TWI626735B - 半導體裝置及其操作方法 - Google Patents

半導體裝置及其操作方法 Download PDF

Info

Publication number
TWI626735B
TWI626735B TW105105938A TW105105938A TWI626735B TW I626735 B TWI626735 B TW I626735B TW 105105938 A TW105105938 A TW 105105938A TW 105105938 A TW105105938 A TW 105105938A TW I626735 B TWI626735 B TW I626735B
Authority
TW
Taiwan
Prior art keywords
potential
transistor
oxide semiconductor
photodiode
layer
Prior art date
Application number
TW105105938A
Other languages
English (en)
Other versions
TW201622127A (zh
Inventor
小山潤
Original Assignee
半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 半導體能源研究所股份有限公司 filed Critical 半導體能源研究所股份有限公司
Publication of TW201622127A publication Critical patent/TW201622127A/zh
Application granted granted Critical
Publication of TWI626735B publication Critical patent/TWI626735B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Dram (AREA)

Abstract

提供一種固態影像感測器，其保持一電位相當長的時間，且包含具有穩定電性特性之一薄膜電晶體。藉由初始該信號電荷儲存部至在固態影像感測器中之該光電轉換元件部之一陰極電位而省略一重設電晶體。當使用包含一氧化物半導體層且具有1x10-13安培或更少之關閉狀態電流的一薄膜電晶體作為該固態影像感測器的一轉移電晶體時，該信號電荷儲存部之電位被保持不變，因此增進動態範圍。當可用為一互補金氧半導體之一矽半導體被用為一週邊電路時，可以製造具有低功率消耗之高速半導體裝置。

Description

半導體裝置及其操作方法
本發明之一個實施例係有關於一種半導體裝置，其包含使用氧化物半導體而形成之場效電晶體。
注意到在此說明書中，半導體裝置指的是可藉由利用半導體特性而運作的所有裝置，且光電裝置、半導體電路、及電子裝置皆為半導體裝置。
使用形成在具有絕緣表面之基板上的半導體薄膜來形成薄膜電晶體之技術已受到注目。薄膜電晶體已使用在顯示裝置中，典型的代表為液晶電視。基於矽之半導體材料已被知道為可應用至薄膜電晶體之半導體薄膜。作為另一材料，氧化物半導體已受到注目。
作為氧化物半導體材料，已知道有氧化鋅及含有氧化鋅之物質。此外，已揭露使用非晶型氧化物(一種氧化物半導體，其載子(電子)濃度低於1018/cm3)而形成之薄膜電晶體(參考文件1至3)。
〔參考文件〕
〔參考文件1〕日本已公開專利申請案2006-165527號。
〔參考文件2〕日本已公開專利申請案2006-165528號。
〔參考文件3〕日本已公開專利申請案2006-165529號。
在固態影像感測器中(其需要絕佳的電子特性，雖然它們具有相似於顯示裝置之結構)，使用SOI基板或塊狀單晶矽基板所形成之場效電晶體通常被使用。
然而，不能說使用單晶矽所形成之場效電晶體就具有理想的電子特性。例如，關閉狀態電流(亦稱為漏電流或類似者)不夠低，而不能被認為是實質上為零。此外，矽之溫度特性相較地會大大地改變。具體地，矽之關閉狀態電流傾向於改變。因此，在電荷保持半導體裝置之實例中(例如形成有固態影像感測器)，所希望的是發展出能夠保持電位達一段長時間而不管週遭環境，且具有較低關閉狀態電流之裝置。
有鑑於上述問題，所揭露之發明之一實施例之目的為提供固態影像感測器，其包含場效電晶體，例如具有穩定之電子特性(例如，相當低的關閉狀態電流)的薄膜電晶體。
本發明之一實施例為固態影像感測器，其包含至少一 光電轉換元件及使用矽半導體所形成之一放大器電晶體，且包含一像素，其中係使用氧化物半導體來形成一轉移電晶體。
在本發明之一實施例中，氧化物半導體係為本質半導體或藉由移除雜質(其為電子施子)之實質上的本質半導體，且具有大於矽半導體之能隙。
換句話說，在本發明之一實施例中，形成包含有薄膜電晶體之固態影像感測器，該薄膜電晶體之通道形成區係使用氧化物半導體膜來形成。在氧化物半導體膜中，包含於氧化物半導體中之氫或O-H基係被移除，使得氧化物半導體中之氫之濃度為5x1019/cm3或更低，較佳為5x1018/cm3或更低，更佳為5x1017/cm3或更低，或低於5x1016/cm3(此為由二次離子質譜(SIMS)所量測之最低值)，且載子濃度為低於1x1014/cm3，較佳為1x1012/cm3或更低。
氧化物半導體之能隙為2eV或更高，較佳為2.5eV或更高，更佳為3eV或更高。諸如氫之雜質(其形成施子)被減少得越多越好。載子濃度係設定為1x1014/cm3或更低，較佳為1x1012/cm3或更低。
當此高純化氧化物半導體被用於薄膜電晶體之通道形成區時，薄膜電晶體具有正常關閉之電子特性。在1至10V之汲極電壓，薄膜電晶體之關閉狀態電流可設定為1x10-13A或更少，或100aA/μm(μm表示薄膜電晶體之通道寬度)或更少，較佳為10aA/μm或更少，更佳為1 aA/μm或更少。
本說明書中所揭露之本發明之一實施例為半導體裝置，其包含一光電轉換元件部，嵌埋於矽半導體中、一信號電荷儲存部，透過轉移電晶體而電連接於光電轉換元件部、以及一放大器電晶體，其閘極電極電連接於該信號電荷儲存部。半導體裝置另外包含一像素部，其中，該轉移電晶體之通道形成區係使用氧化物半導體來形成，且該放大器電晶體之通道形成區係使用矽半導體來形成。
此外，放大器電晶體可為包含氧化物半導體之薄膜電晶體。另外，可設置選擇電晶體於像素部中。此外，在連接至像素部之週邊電路部中，互補(CMOS)電晶體較佳地係使用包含矽半導體之體電晶體(bulk transistor)來形成。
本說明書中所揭露之本發明之另一實施例為用以操作半導體裝置之方法，半導體裝置包含一光電轉換元件部、一轉移電晶體，電連接於該光電轉換元件部、一信號電荷儲存部，電連接於該轉移電晶體、以及一放大器電晶體，電連接於該信號電荷儲存部。該方法包含施加一順向偏壓於該光電轉換元件部之步驟、藉由導通該轉移電晶體，初始該信號電荷儲存部至該光電轉換元件部之一陰極電位之步驟、施加一逆向偏壓於該光電轉換元件部之步驟、藉由以光照射該光電轉換元件部，改變該信號電荷儲存部之電位之步驟、藉由關閉該轉移電晶體，保持該信號電荷儲存部之該電位之步驟、以及根據該信號電荷儲存部之該電 位，輸出來自該放大器電晶體之一訊號之步驟。
在傳統之CMOS(互補金屬氧化物半導體)影像感測器中，信號電荷儲存部之電位係藉由重設電晶體之操作而初始。在本發明之一實施例中，當信號電荷儲存部被初始至光電轉換元件部(光電二極體)之陰極電位時，省略了重設電晶體之設置。
在此說明書中及類似者，術語(例如“電極”及“佈線”)並不限制組件之功能。例如，“電極”可以使用作為“佈線”之部分，且“佈線”可以使用作為“電極”之部分。此外，術語(例如“電極”及“佈線”)亦可例如意指複數“電極”及“佈線”之組合。
此外，使用作為“SOI基板”之基板並不限於半導體基板(例如矽晶圓)，且可為非半導體基板(例如玻璃基板、石英基板、藍寶石基板、或金屬基板)。換句話說，“SOI基板”在其種類亦包含絕緣基板(其上設有使用半導體材料所形成的層)。此外，在此說明書中及類似者，“半導體基板”指的不只是僅使用半導體材料所形成的基板，但亦指所有包含半導體材料的基板。亦即，在此說明書中及類似者，“SOI基板”亦包含在“半導體基板”之種類中。
根據本發明之一實施例，當包含氧化物半導體且具有相當低的關閉狀態電流的薄膜電晶體被使用作為轉移電晶體時，可省略重設電晶體，且信號電荷儲存部之電位可保持恆定，因此增進動態範圍。此外，當可用於互補電晶體 之矽半導體被用於週邊電路時，可獲得具有低功率消耗之高速半導體裝置。
100‧‧‧單晶矽基板
101‧‧‧轉移電晶體
102‧‧‧氧化物半導體層
104‧‧‧源極電極
106‧‧‧汲極電極
108‧‧‧閘極電極
110‧‧‧光電轉換元件
112‧‧‧n型區
114‧‧‧p型區
116‧‧‧信號電荷儲存部
118‧‧‧閘極絕緣層
131‧‧‧放大器電晶體
136‧‧‧閘極絕緣層
138‧‧‧閘極電極
140‧‧‧絕緣膜
142‧‧‧保護絕緣層
152‧‧‧佈線層
154‧‧‧佈線
132a、132b‧‧‧n型區
138a‧‧‧導電層
138b‧‧‧導電層
201‧‧‧電晶體
204‧‧‧源極電極
210‧‧‧光電轉換元件
301‧‧‧電晶體
304‧‧‧源極電極
305‧‧‧緩衝層
306‧‧‧汲極電極
310‧‧‧光電轉換元件
450‧‧‧氮氛圍
501‧‧‧轉移電晶體
510‧‧‧光電轉換元件
516‧‧‧信號電荷儲存部
531‧‧‧放大器電晶體
540‧‧‧電容器電極
541‧‧‧絕緣膜
600‧‧‧透鏡
602‧‧‧濾色片
604‧‧‧佈線層
606‧‧‧層間絕緣膜
608‧‧‧光電轉換元件
610‧‧‧透鏡
612‧‧‧濾色片
618‧‧‧光電轉換元件
1002‧‧‧光電二極體
1004‧‧‧轉移電晶體
1006‧‧‧重設電晶體
1008‧‧‧放大器電晶體
1010‧‧‧信號電荷儲存部
1040‧‧‧重設信號線
1050‧‧‧轉移切換線
1120‧‧‧垂直輸出線
1210‧‧‧信號電荷儲存部
1212‧‧‧光電二極體
1214‧‧‧轉移電晶體
1218‧‧‧放大器電晶體
1220‧‧‧垂直輸出線
1240‧‧‧重設信號線
1250‧‧‧轉移切換線
1408‧‧‧放大器電晶體
1410‧‧‧信號電荷儲存部
1412‧‧‧光電二極體
1414‧‧‧轉移電晶體
1422‧‧‧光電二極體
1424‧‧‧轉移電晶體
1432‧‧‧光電二極體
1434‧‧‧轉移電晶體
1442‧‧‧光電二極體
1444‧‧‧轉移電晶體
1451‧‧‧轉移切換線
1452‧‧‧轉移切換線
1453‧‧‧轉移切換線
1454‧‧‧轉移切換線
1461‧‧‧重設信號線
1470‧‧‧垂直輸出線
1508‧‧‧放大器電晶體
1510‧‧‧信號電荷儲存部
1512‧‧‧光電二極體
1514‧‧‧轉移電晶體
1522‧‧‧光電二極體
1524‧‧‧轉移電晶體
1532‧‧‧光電二極體
1534‧‧‧轉移電晶體
1542‧‧‧光電二極體
1544‧‧‧轉移電晶體
1551‧‧‧轉移切換線
1552‧‧‧轉移切換線
1553‧‧‧轉移切換線
1554‧‧‧轉移切換線
1561‧‧‧重設信號線
1570‧‧‧垂直輸出線
1572‧‧‧轉移切換線
1610‧‧‧信號電荷儲存部
1612‧‧‧光電二極體
1614‧‧‧轉移電晶體
1618‧‧‧放大器電晶體
1620‧‧‧信號電荷儲存部
1622‧‧‧光電二極體
1624‧‧‧轉移電晶體
1628‧‧‧放大器電晶體
1630‧‧‧信號電荷儲存部
1632‧‧‧光電二極體
1634‧‧‧轉移電晶體
1642‧‧‧光電二極體
1644‧‧‧轉移電晶體
1652‧‧‧光電二極體
1654‧‧‧轉移電晶體
1662‧‧‧光電二極體
1664‧‧‧轉移電晶體
1665‧‧‧重設信號線
1666‧‧‧重設信號線
1667‧‧‧重設信號線
1668‧‧‧重設信號線
1672‧‧‧光電二極體
1674‧‧‧重設二極體
1675‧‧‧垂直輸出線
1676‧‧‧垂直輸出線
1682‧‧‧光電二極體
1684‧‧‧轉移電晶體
1751‧‧‧轉移切換線
1753‧‧‧轉移切換線
1754‧‧‧轉移切換線
2000‧‧‧像素部
2020‧‧‧重設端驅動器電路
2040‧‧‧轉移端驅動器電路
2060‧‧‧垂直輸出線驅動器電
2100‧‧‧像素矩陣
2120‧‧‧垂直輸出線
2200‧‧‧移位暫存器
2210‧‧‧移位暫存器
2220‧‧‧移位暫存器
2300‧‧‧緩衝器電路
2310‧‧‧緩衝器電路
2320‧‧‧緩衝器電路
2400‧‧‧類比開關
2500‧‧‧影像輸出線
圖1為剖面視圖，說明固態影像感測器之像素的結構；圖2A與2B為剖面視圖，說明固態影像感測器之像素的結構；圖3為剖面視圖，說明固態影像感測器之像素的結構；圖4A至4C為剖面視圖，說明用以製造固態影像感測器之方法；圖5A至5C為剖面視圖，說明用以製造固態影像感測器之方法；圖6為一圖，說明包含氧化物半導體之薄膜電晶體的Vg-Id特性；圖7A與7B為包含氧化物半導體之薄膜電晶體的照片；圖8A與8B為圖，說明包含氧化物半導體之薄膜電晶體的Vg-Id特性(溫度特性)；圖9為包含氧化物半導體之倒交錯薄膜電晶體的縱向剖面視圖；圖10A與10B為圖9中之A-A’剖面中的能帶圖(示意圖)； 圖11A為圖9中之B-B’剖面中的能帶圖(示意圖)，說明正電位(+VG)施加於閘極(G1)的狀態，且圖11B為圖9中之B-B’剖面中的能帶圖(示意圖)，說明負電位(-VG)施加於閘極(G1)的狀態；圖12說明真空能級、金屬之功函數(φM)、與氧化物半導體之電子親合力(χ)間的關係；圖13說明固態影像感測器之像素的結構；圖14說明固態影像感測器之像素的操作；圖15說明光電二極體之操作；圖16說明固態影像感測器之像素的結構；圖17說明固態影像感測器之像素的操作；圖18說明固態影像感測器之像素的結構；圖19說明固態影像感測器之像素的操作；圖20說明固態影像感測器之像素的結構；圖21說明固態影像感測器之像素的操作；圖22說明固態影像感測器之像素的結構；圖23說明固態影像感測器之像素的操作；圖24說明固態影像感測器之像素的結構；圖25說明重設端驅動器電路與轉移端驅動器電路的結構；圖26說明垂直輸出線驅動器電路的結構；圖27說明移位暫存器與緩衝器電路之範例；圖28A與28B為剖面視圖，說明固態影像感測器之像素的結構； 圖29說明固態影像感測器之像素的結構；及圖30說明固態影像感測器之像素的操作。
本發明之實施例將參照圖式而更詳細地敘述。注意到，本發明並不限於下面敘述，且本領域熟習技藝之人士當可理解到，本發明之細節及模式可用各種方式改變，而不會偏離本發明之精神及範圍。因此，本發明不應被理解為受限於實施例之下面敘述。注意到，在下面所敘述之本發明結構中，相同部份或具有相似功能的部份係在不同的圖式中以相同的參考號碼標示，且其敘述並不重複。
注意到，在此發明書中所敘述之各個圖式中，在某些例子中各個組件或各個區域之尺寸、層厚、及類似者為了清楚起見被誇大。因此，本發明之實施例並不限於此種大小。
注意到，在此發明書中，術語(例如“第一”、“第二”、及“第三”)之使用係為了避免組件間的混淆，且並不限制該順序或類似者。因此，例如，術語“第一”可以適當地用術語“第二”、“第三”、或類似者來取代。
(實施例1)
本發明之一實施例為半導體裝置，其包含金屬絕緣體半導體元件，稱為MIS(metal insulator semiconductor)電晶體。在此發明書中，使用薄膜半導體來形成其通道形 成區的元件係指稱為薄膜電晶體，且使用體半導體(bulk semiconductor)來形成其通道形成區的元件係指稱為體電晶體。注意到，使用SOI(絕緣體上之矽，silicon on insulator)基板所形成之半導體層可指稱為薄膜，且包含該半導體層之電晶體為在此發明書中的一種體電晶體。
下面敘述一範例，其中提供有固態影像感測器的像素，其包含本發明之實施例中之薄膜電晶體。在此實施例中，作為一範例，敘述了包含在固態影像感測器之像素中的薄膜電晶體、連接至薄膜電晶體之光電轉換元件、及使用矽半導體所形成之體電晶體。注意到，像素指的是元件群組，其包含設於固態影像感測器中之元件(例如，光電轉換元件、電晶體、及佈線)，以及用以藉由電子信號之輸入與輸出而輸出影像的元件。
注意到，像素可具有一結構，其中，入射光通過形成於基板表面側上之透鏡600、濾色片602、層間絕緣膜606、及類似者而進入光電轉換元件608，如圖28A中之剖面視圖中所示。注意到，如虛線框所圍繞的區域所指示的，箭頭所指示的一些光徑在某些實例中係被某些佈線層604阻擋。因此，像素可具有一結構，其中，藉由在基板後表面側上形成透鏡610與濾色片612(如圖28B中所示)，入射光可有效率地進入光電轉換元件618。
此外，當描述到“A及B彼此連接”，此包含A及B彼此電連接的實例與A及B彼此直接連接的實例。在此，A及B之每一者係為物體(例如，裝置、元件、電 路、佈線、電極、端子、導電膜、或層)。
圖1為剖面視圖，說明本發明之一實施例之固態影像感測器之像素部的範例。圖1說明一範例，其中包含氧化物半導體之薄膜電晶體係使用作為轉移電晶體101。放大器電晶體131係使用n通道體電晶體來形成，n通道體電晶體係使用單晶矽基板100來形成。光電轉換元件110形成包含n型區112及薄的p型區114的光電二極體，且連接至轉移電晶體101之源極電極104。信號電荷儲存部116(亦稱為浮動擴散(floating diffusion))係形成於轉移電晶體101之汲極電極之下。轉移電晶體101具有頂閘極(top-gate)結構，其中氧化物半導體層充當作通道區。放大器電晶體131係為n通道體電晶體，n通道體電晶體包含n型區132a與132b及閘極電極138。放大器電晶體131之閘極電極138係通過佈線154而電連接至信號電荷儲存部116。
注意到，在圖1所示之結構中，體電晶體之閘極絕緣層136係充當作轉移電晶體101(其為薄膜電晶體)之基底絕緣層，且信號電荷儲存部116形成以閘極絕緣層136使用作為電介質之電容器。此外，該薄膜電晶體之閘極絕緣層118係作用為該體電晶體之層間絕緣層的部分。
包含氧化物半導體於通道形成區的薄膜電晶體係描述為頂閘極薄膜電晶體，以作為一範例；然而，薄膜電晶體可為底閘極薄膜電晶體，例如倒交錯(inverted staggered)薄膜電晶體。此外，需要以光來照射光電轉換 元件110，因此所敘述的範例中，轉移電晶體101之源極電極的部分係連接至光電轉換元件110之光接收部；然而，源極電極可使用透光導電材料來形成，以致於其以不同的方式被連接至光電轉換元件110。例如，如圖2A所示，當包含使用透光導電材料所形成之源極電極204的電晶體201被使用作為轉移電晶體時，源極電極可以被連接至光電轉換元件210之光接收部的部分或全部。替代地，如圖2B所示，為了確保用於光電轉換元件310之光徑，其中堆疊有使用低阻抗金屬層所形成之源極電極304與汲極電極306以及使用透光導電材料層所形成之緩衝層305與307的電晶體301被使用作為轉移電晶體。
當光電二極體形成作為光電轉換元件時，所謂的嵌埋式光電二極體被形成，其中n型區係形成於p型單晶矽基板中(在SOI的實例中，p型單晶矽層)且薄的p型區係形成於p型單晶矽基板之上。藉由在光電二極體之表面上形成p型區，由於表面上所產生之暗電流所導致的雜訊可以被減低。
雖然上述之範例係使用單晶半導體基板，但亦可使用SOI基板。此外，體電晶體之結構並不限於上述之結構。可使用側壁係設於閘極電極之末處的微摻雜汲極(LDD，lightly doped drain)結構，或者可使用低阻抗矽化物或類似者係形成於源極區或汲極區之部分中的結構。
電連接至放大器電晶體131之選擇電晶體可設於像素部中。放大器電晶體及選擇電晶體可使用矽半導體或氧化 物半導體來形成。注意到，放大器電晶體較佳地係使用包含矽半導體層(具有較高的放大係數)之體電晶體來形成。
替代地，絕緣層可被形成於體電晶體之上，且薄膜電晶體可被形成於絕緣層之上。例如，當使用薄膜電晶體所形成之轉移電晶體係設於使用體電晶體所形成之放大器電晶體之上時，每一像素所需之電晶體面積大約為1/2至2/3，因此整合程度可以被改進，光接收面積可以增加，且雜訊可以被減低。圖3說明此一結構的範例。光電轉換元件510及使用體電晶體所形成之放大器電晶體531係形成作為下層，且使用薄膜電晶體所形成之轉移電晶體501係形成作為上層，而絕緣膜541係設於兩者間。形成光電轉換元件與體電晶體之步驟以及形成薄膜電晶體之步驟可以彼此分開來；因此，可容易地控制該等步驟。注意到，較佳地提供有用以形成信號電荷儲存部516之電容器電極540。
在此，在本發明之一實施例中，提供有包含氧化物半導體層之薄膜電晶體，且省略了重設電晶體(其為CMOS(互補金氧半導體)影像感測器(其為固態影像感測器)的通常構件)。在傳統的CMOS影像感測器中，信號電荷儲存部之電位係藉由重設電晶體之操作而初始。在本發明之一實施例中，信號電荷儲存部可被初始至光電二極體之陰極電位。首先，當順向偏壓被施加於光電二極體且轉移電晶體被導通，信號電荷儲存部具有與光電二極體之陰極 相同的電位。之後，當逆向偏壓被施加於光電二極體且光電二極體被用光照射，信號電荷儲存部之電位藉由放電而降低。在此時，轉移電晶體被關閉，且根據所保持的電位，信號可以從放大器電晶體被輸出。
有了具有上述結構之體電晶體及薄膜電晶體的組合，信號電荷儲存部可以保持電位達較長的時間，且可以形成具有寬動態範圍之固態影像感測器的像素部。注意到，為了實現本發明之此實施例，較佳地使用關閉狀態電流很低的薄膜電晶體。下面敘述用以製造此種薄膜電晶體之方法。
在本發明之一實施例中，固態影像感測器的像素部係以包含單晶矽半導體之體電晶體與包含氧化物半導體(具有相當合適的電性特性)之薄膜電晶體的組合來予以形成。因此，主要係詳細地敘述用以形成包含氧化物半導體之薄膜電晶體的方法。
作為一範例，用以形成圖1所示之結構的方法係參照圖4A至4C及圖5A至5C中之剖面視圖而敘述。首先，以絕緣膜140(亦稱為場氧化物膜)隔離之元件形成區係形成於p型單晶矽基板100之上。元件隔離區可藉由矽的局部氧化(local oxidation of silicon,LOCOS)、淺溝道隔離(shallow trench isolation,STI)、或類似者來予以形成。
在此，基板並不限於單晶矽基板。可使用SOI(silicon on insulator)基板或類似者。
注意到，在此實施例中，使用了p型單晶矽基板，因為使用了嵌埋式光電二極體與n通道體電晶體；然而，當形成p井時，可使用n型單晶矽基板。
之後，閘極絕緣層136被形成，以覆蓋元件形成區。例如，藉由以熱處理來氧化設於單晶矽基板100中之元件形成區的表面，可形成氧化矽膜。替代地，藉由熱氧化來形成氧化矽膜且藉由氮化處理來氮化氧化矽膜之表面，閘極絕緣層136可具有氧化矽膜與氮氧化矽膜之層狀結構。
作為另一方法，例如，藉由以高密度電漿處理施行氧化處理或氮化處理於設在單晶矽基板100中之元件形成區的表面上，氧化矽膜或氮化矽膜可被形成作為閘極絕緣層136。此外，在藉由高密度電漿處理施行氧化處理於元件形成區的表面上之後，可藉由高密度電漿處理施行氮化處理。在此實例中，氧化矽膜係形成於元件形成區的表面上並與其相接觸，且氮氧化矽膜係形成於氧化矽膜之上，因此閘極絕緣層136具有氧化矽膜與氮氧化矽膜之層狀結構。
之後，導電層係形成以覆蓋閘極絕緣層136。在此，導電層138a與導電層138b係依序堆疊。不用說，導電層可具有單層結構或包含二或更多層之層狀結構。
導電層138a與138b可使用選自鉭(Ta)、鎢(W)、鈦(Ti)、鉬(Mo)、鋁(Al)、銅(Cu)、鉻(Cr)、或鈮(Nb)之元素、或者含有該元素作為其主要成份之合金材料或化合物材料而形成。替代地，可使用藉 由氮化上述元素所獲得的氮化金屬膜。替代地，可使用以雜質元素(例如磷)摻雜之複晶矽為特徵的半導體材料。
在此，使用層狀結構，其中導電層138a係使用氮化鉭來形成，且導電層138b係使用鎢而形成於導電層138a之上。替代地，單層之氮化鎢、氮化鉬、或氮化鈦或其堆疊膜可使用作為導電層138a，且單層之鉭、鉬、或鈦或其堆疊膜可使用作為導電層138b。
之後，藉由選擇性地蝕刻及移除堆疊之導電層138a與138b，導電層138a與138b係部分地留在閘極絕緣層136之上，因此形成閘極電極138。
之後，抗蝕遮罩係選擇性地形成，以覆蓋除了元件形成區以外的區域，且藉由引進雜質元素並使用抗蝕遮罩與閘極電極138作為遮罩來形成n型區132a與132b。在此，由於形成有n通道體電晶體，會導致n型導電性之雜質元素(例如磷(P)或砷(As))可使用作為該雜質元素。
然後，為了形成光電二極體(其為光電轉換元件)，抗蝕遮罩係選擇性地形成。首先，在藉由引進會導致n型導電性之雜質元素(例如磷(P)或砷(As))進入p型單晶矽基板而形成p-n接面之後，會導致p型導電性之雜質元素(例如硼(B))被引進n型區中之表面層；因此，可形成嵌埋式光電二極體。
在此階段，完成了圖4A之左邊所示之光電二極體以及圖4A之右邊所示之體電晶體的結構。
之後，敘述用以形成薄膜電晶體(其中，氧化物半導體層係使用作為通道區)之方法。
在此實施例中，薄膜電晶體係形成於體電晶體之閘極絕緣層136之上，該體電晶體已設於單晶矽基板100上。亦即，閘極絕緣層136可充當作薄膜電晶體之基底膜與體電晶體之閘極絕緣層。注意到，藉由下述方法可形成絕緣層，且堆疊層可使用作為基底膜。
關於與氧化物半導體層相接觸之絕緣層，較佳地使用氧化物絕緣層，例如氧化矽層、氮氧化矽層、氧化鋁層、或氮氧化鋁層。關於形成絕緣層之方法，可使用電漿增進式CVD、濺鍍、或類似者。為了不使絕緣層中含有大量的氫，絕緣層較佳地係使用濺鍍來形成。
敘述了一範例，其中氧化矽層係藉由濺鍍而形成作為絕緣層。氧化矽層沉積於單晶矽基板100之上以作為絕緣層係以此方式：單晶矽基板100被移至處理室、引進含有高純化氧氣且移除了氫氣及濕氣的濺鍍氣體、及使用矽靶。此外，單晶矽基板100可處於室溫或可被加熱。
例如，氧化矽層係藉由RF濺鍍在下述情況下沉積：石英(較佳地為合成石英)被使用作為靶；基板之溫度為108℃；基板與靶間之距離(T-S距離)為60mm；壓力為0.4Pa；高頻功率為1.5kW；含有氧與氬之氛圍(25sccm之氧流動率：25sccm之氬流動率=1：1)；以及厚度為100nm。除了石英之外，矽亦可使用作為沉積氧化矽層之靶。在此實例中，氧或氧與氬之混合氣體係使用作為濺鍍 氣體。
在此實例中，較佳地當移除了處理室中殘留之濕氣時才形成絕緣層，使得絕緣層中不含有氫、氫氧基、或濕氣。
為了移除處理室中殘留之濕氣，較佳地使用吸附式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。關於排空裝置，可使用添加有冷卻抽集器(cold trap)之渦輪泵。例如，藉由使用低溫泵從處理室排空氫原子、含有氫原子之化合物(例如水(H2O))、及類似者。因此，沉積於處理室中之絕緣層中含有的雜質濃度可被降低。
關於用以沉積絕緣層的濺鍍氣體，較佳地使用高純化氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被移除至大約ppm或ppb之濃度。
濺鍍之範例包含RF濺鍍(其中使用高頻電源作為濺鍍電源)、DC濺鍍(其中使用DC電源)、及脈衝DC濺鍍(其中以脈衝方式施加偏壓)。RF濺鍍主要用於沉積絕緣膜之實例中，且DC濺鍍主要用於沉積導電膜之實例中。
此外，亦有多來源濺鍍設備，其中可設定複數不同材料之靶。有了多來源濺鍍設備，不同材料之多個膜可被沉積而堆疊在相同的室中，或者複數種材料之一個膜可藉由電子放電而在相同的時間在相同的室中被沉積。
此外，還有設有磁系統於室中且用於磁控電子管濺鍍 的濺鍍設備，以及用於ECR濺鍍的濺鍍設備(其中使用微波所產生的電漿被使用，而不使用輝光放電)。
此外，關於使用濺鍍的沉積方法，可使用反應濺鍍(其中靶物質與濺鍍氣體成分在沉積期間彼此化學反應，以形成其薄的化合物膜)、或偏壓濺鍍(其中電壓在沉積期間亦施加至基板)。
此外，絕緣層可具有層狀結構。例如，絕緣層可具有層狀結構，其中氮化物絕緣層(例如氮化矽層、氮化矽氧化物層、氮化鋁層、或氮化鋁氧化物層)及上述氧化物絕緣層係以此順序自基板側堆疊。
例如，氮化矽層係以此方式沉積：含有其中移除了氫與濕氣之高純化氮氣的濺鍍氣體被引進於氧化矽層與基板間，且使用矽靶。亦在此實例中，如同在氧化矽層的實例中，較佳地在移除了殘留在處理室中的濕氣時才沉積氮化矽層。
亦在此實例中(其中沉積有氮化矽層)，基板可在沉積中加熱。
在此實例中(其中氮化矽層與氧化矽層係堆疊作為絕緣層)，氮化矽層與氧化矽層可藉由使用共同的矽靶而在相同的處理室中被沉積。首先，氮化矽層係以此方式沉積：引進含有氮之濺鍍氣體，且使用設於處理室上之矽靶。之後，氧化矽層係以此方式沉積：氣體改變成含有氧之濺鍍氣體，且使用相同的矽靶。氮化矽層與氧化矽層可接續地被沉積，而無曝露至空氣；因此，可防止雜質(例 如氫或濕氣)在氮化矽層之表面上的吸附。
之後，具有厚度2至200nm之氧化物半導體膜係形成於絕緣層(此實施例中之閘極絕緣層136)之上。
為了使氧化物半導體膜中所含之氫、氫氧基、及濕氣越少越好，較佳地在濺鍍設備之預熱室中藉由預熱單晶矽基板100來消除及排除吸附在預熱單晶矽基板100上的雜質(例如氫或濕氣)，此作為沉積之預處理。關於預熱室中所設之排空裝置，較佳地為低溫泵。注意到，可以省略預熱處理。此外，預熱可在稍後形成薄膜電晶體之閘極絕緣層118的沉積之前施行，或可在稍後形成充當作源極電極與汲極電極之導電層的沉積之前施行。
注意到，在藉由濺鍍來沉積氧化物半導體膜之前，較佳地藉由逆濺鍍來移除絕緣層之表面上的灰塵，在逆濺鍍中，引進氬氣且產生電漿。逆濺鍍係指一種方法：其中在氬氣氛圍中藉由使用RF電源來施加電壓至基板側，且離子化之氬氣與基板相碰撞，使得基板表面被調整修飾。注意到，除了氬氣之外，可使用氮、氦、氧、或類似者。
氧化物半導體膜係藉由濺鍍來沉積。關於氧化物半導體膜，可使用四成分金屬氧化物(例如In-Sn-Ga-Zn-O膜)、三成分金屬氧化物(例如In-Ga-Zn-O膜、In-Sn-Zn-O膜、In-Al-Zn-O膜、Sn-Ga-Zn-O膜、Al-Ga-Zn-O膜、或Sn-Al-Zn-O膜)、或者二成分金屬氧化物(例如In-Zn-O膜、Sn-Zn-O膜、Al-Zn-O膜、Zn-Mg-O膜、Sn-Mg-O膜、In-Mg-O膜)、In-O膜、Sn-O膜、或Zn-O 膜。此外，SiO2可包含於上述氧化物半導體膜中。
關於氧化物半導體膜，可使用由InMO3(ZnO)m(m>0)所表示之薄膜。在此，M表示選自Ga、Al、Mn、或Co之一或更多個金屬元素。例如，M可為Ga、Ga與Al、Ga與Mn、Ga與Co、或類似者。在氧化物半導體膜中(其成份式由InMO3(ZnO)m(m>0)表示)，包含Ga作為M之氧化物半導體係指稱為基於In-Ga-Zn-O之氧化物半導體，且基於In-Ga-Zn-O之氧化物半導體的薄膜亦指稱為基於In-Ga-Zn-O之膜。
在此實施例中，藉由使用基於In-Ga-Zn-O之金屬氧化物靶的濺鍍來沉積氧化物半導體膜。替代地，氧化物半導體膜可藉由在稀有氣體(通常為氬)氛圍、氧氣氛圍、或包含稀有氣體(通常為氬)與氧氣之氛圍中的濺鍍來沉積。
關於用以沉積氧化物半導體膜的濺鍍氣體，較佳地使用高純化氣體，其中雜質(例如氫、水、氫氧基、或氫化物)被移除至大約ppm或ppb之濃度。
關於用於藉由濺鍍來形成氧化物半導體膜的靶，可使用含有氧化鋅作為主成分的金屬氧化物靶。例如，可使用具有組成比為In2O3：Ga2O3：ZnO=1：1：1(分子比)的金屬氧化物靶。替代地，可使用具有組成比為In2O3：Ga2O3：ZnO=1：1：2(分子比)的金屬氧化物靶。金屬氧化物靶之填充率(filling rate)為90至100%，較佳地95至99.9%。藉由使用具有高填充率之金屬氧化物靶，所 沉積的氧化物半導體膜具有高密度。
氧化物半導體膜係以此方式沉積於絕緣層之上：基板被保持在維持於減壓狀態中之處理室、留在處理室中之濕氣被移除、引進其中移除氫與濕氣之濺鍍氣體、且金屬氧化物被使用作為靶。為了移除留在處理室中之濕氣，較佳地使用吸附式真空泵。例如，較佳地使用低溫泵、離子泵、或鈦昇華泵。關於排空裝置，可使用添加有冷卻抽集器(cold trap)之渦輪泵。例如，藉由使用低溫泵從處理室排空氫原子、含有氫原子之化合物(例如水(H2O))、及類似者。因此，沉積於處理室中之氧化物半導體膜中含有的雜質濃度可被降低。此外，當氧化物半導體膜被沉積時，基板可被加熱。
關於沉積環境之範例，可使用下述環境：基板之溫度為室溫；基板與靶間之距離為110mm；壓力為0.4Pa；直流(DC)功率為0.5kW；以及使用含有氧與氬之氛圍(氧流動率為15sccm，且氬流動率為30sccm)。注意到，較佳地使用脈衝式直流(DC)功率，因為沉積中所產生之粉末狀物質(亦稱為粒子或灰塵)可被減少，且膜厚度可為均勻。氧化物半導體膜之厚度較佳地為5至30nm。注意到，氧化物半導體膜之合適厚度取決於氧化物半導體材料而有所不同，且該厚度可取決於該材料而設定成適宜。
然後，藉由第一光微影製程與蝕刻製程，氧化物半導體膜被處理成島狀氧化物半導體層102(見圖4B)。
注意到，用以形成島狀氧化物半導體層之抗蝕遮罩可藉由噴墨方法來形成。當抗蝕遮罩藉由噴墨方法來形成時，並未使用光罩；因此，製造成本可降低。此外，關於氧化物半導體膜的蝕刻，可使用乾蝕刻、濕蝕刻、或它們兩者。
關於用於乾蝕刻的蝕刻氣體，較佳地使用含有氯之氣體(一種基於氯之氣體，例如氯氣(Cl2)、氯化硼(BCl3)、氯化矽(SiCl4)、四氯化碳(CCl4))。
替代地，可使用含有氟之氣體(一種基於氟之氣體，例如四氟化碳(CF4)、六氟化硫(SF6)、三氟化氮(NF3)、或三氟甲烷(CHF3))、溴化氫(HBr)、氧氣(O2)、添加有稀有氣體(例如氦(He)、氬(Ar))之任何這些氣體、或類似者。
關於乾蝕刻，可使用平行板RIE(反應離子蝕刻)或ICP(感應耦合電漿)蝕刻。為了蝕刻該膜至具有期望的形狀，蝕刻環境(施加至圈形電極之電力數量、施加至基板側上之電極的電力數量、基板側上之電極的溫度、及類似者)被調整為適宜。
關於用於濕蝕刻的蝕刻劑，可使用藉由磷酸、醋酸、及硝酸之混合物、過氧化氫氨混合物(31wt%之過氧化氫溶液：28wt%之氨水：水=5：2：2)、或類似者所獲得之溶液。替代地，可使用ITO-07N(由KANTO CHEMICAL CO.,INC.所生產)。
用於濕蝕刻的蝕刻劑係藉由清洗而與被蝕刻的材料一 起移除。包含移除之材料的蝕刻劑的廢溶液可被純化，且包含於廢溶液中之材料可被再使用。當包含於氧化物半導體層中之材料(例如銦)被從經蝕刻及再使用之後的廢溶液收集，此資源可有效率地被使用，且成本可被降低。
為了蝕刻該氧化物半導體膜至具有期望的形狀，蝕刻環境(蝕刻劑、蝕刻時間、溫度、及類似者)依據材料而被調整為適宜。
在此實施例中，藉由使用混合有磷酸、醋酸、及硝酸之溶液作為蝕刻劑之濕蝕刻，氧化物半導體膜被處理成島狀氧化物半導體層102。
在此實施例中，氧化物半導體層102在稀有氣體(例如，氮、氦、氖、氬)氛圍中被施以第一熱處理。第一熱處理之溫度為400至750℃，較佳地高於或等於400℃且低於基板之應變點。在此，在基板被置於電爐(其為一種熱處理設備)中之後，氧化物半導體層在氮氣氛圍中、在450℃被施以熱處理達一個小時。當溫度從熱處理溫度被降低，該氛圍可被改變成氧氣氛圍。透過第一熱處理，氧化物半導體層102可被脫水或脫氫。
熱處理設備並不限於電爐，且可提供有用以加熱物體的裝置，該物體被來自加熱器(例如電阻加熱器)之熱傳導或熱照射所處理。例如，可使用快速熱退火(RTA，rapid thermal annealing)設備，例如氣體快速熱退火(GRTA，gas rapid thermal annealing)設備、或燈快速熱退火(LRTA，lamp rapid thermal annealing)設備。 LRTA設備係一種設備，用以加熱物體，該物體被來自燈所發射之光(電磁波)照所處理，該燈例如鹵燈、金屬鹵化物燈、氙弧燈、碳弧燈、高壓鈉燈、或高壓汞燈。GRTA設備係一種設備，其中使用高溫氣體施行熱處理。關於該氣體，使用不與被熱處理所處理之物體起反應的惰性氣體，例如氮氣或稀有氣體(例如氬)。
例如，關於第一熱處理，GRTA可被施行如下。基板被轉移且置入加熱至高溫650至700℃之惰性氣體中，並加熱數分鐘，以及基板被轉移且從加熱至高溫之惰性氣體取出。GRTA使短時間內的高溫熱處理成為可能。
注意到，在第一熱處理中，較佳地，水、氫、及類似者並不包含於例如氮、氦、氖、或氬的氛圍氣體中。此外，氛圍氣體的純度較佳地為6N(99.9999%)或更高，更佳為7N(99.99999%)或更高(亦即，雜質濃度為1ppm或更低，較佳地為0.1ppm或更低)。在氧氣係使用作為氛圍氣體的實例中，氛圍氣體較佳地具有相似的純度。
此外，氧化物半導體層被結晶化，且氧化物半導體層之結晶結構改變成微晶結構或複晶結構，此取決於在某些實例中之第一熱處理的環境或氧化物半導體層的材料。例如，氧化物半導體層可被結晶化而成為具有結晶度90%或更多(或者80%或更多)之微晶氧化物半導體層。此外，取決於第一熱處理的環境或氧化物半導體層的材料，氧化物半導體層可變成不含結晶成分之非結晶氧化物半導 體層。氧化物半導體層可變成其中微晶部分(具有1至20nm之粒子直徑，通常為2至4nm)被混合入非結晶氧化物半導體的氧化物半導體層。
此外，在氧化物半導體膜被處理成島狀氧化物半導體層之前，用於氧化物半導體層之第一熱處理可被施行於氧化物半導體膜上。
用於氧化物半導體層之脫水或脫氫的熱處理可被施行於任何下面時點：氧化物半導體層形成之後、源極電極與汲極電極形成於氧化物半導體層之上以後、以及閘極絕緣層形成於源極電極與汲極電極之上以後。
之後，藉由第二微影製程與蝕刻製程，通達光電二極體之上層中之p型區的開孔被形成於絕緣層中，且導電層形成於絕緣層與氧化物半導體層102之上。導電層可藉由濺鍍或真空蒸鍍來形成。關於導電層之材料，可使用任何下面材料：選自鋁、鉻、銅、鉭、鈦、鉬、或鎢之元素、包含任何這些元素之合金、包含上述元素組合之合金膜、或類似者。此外，可使用選自錳、鎂、鋯、鈹、或釔之一或更多材料。此外，金屬導電層可具有單層結構或者二或更多層之層狀結構。例如，可使用含矽之鋁膜的單層結構、鈦膜堆疊在鋁膜上之二層結構、依此順序堆疊之鈦膜、鋁膜、及鈦膜的三層結構、或類似者。替代地，可使用含有鋁及選自鈦、鉭、鎢、鉬、鉻、釹、或鈧之一或更多元素的膜、合金膜、或氮化膜。
之後，抗蝕遮罩在第三微影製程中形成於導電層之 上；藉由選擇性的蝕刻，形成薄膜電晶體之源極電極104與汲極電極106；然後，抗蝕遮罩被移除(見圖4C)。注意到，當所形成之源極電極與所形成之汲極電極的端部漸縮時，可改進與堆疊在那上面之閘極絕緣層的覆蓋，此係較佳的。
在此實施例中，藉由濺鍍，150nm厚度之鈦膜係形成以作為源極電極104與汲極電極106。
注意到，各個材料與蝕刻環境被調整為適宜，使得在導電層之蝕刻中，氧化物半導體層102之部分並未被移除，且形成於氧化物半導體層之下的絕緣層並未被曝露出。
在此實施例中，鈦膜係使用作為導電層，基於In-Ga-Zn-O之氧化物半導體係用於氧化物半導體層102，且過氧化氫氨混合物(氨、水、與氧化氫氨溶液之混合物)係使用作為蝕刻劑。
注意到，在第三微影製程與蝕刻製程中，只有部分之氧化物半導體層102被蝕刻，使得在某些實例中形成具有溝槽(凹處)之氧化物半導體層。用於形成源極電極104與汲極電極106之抗蝕遮罩可藉由噴墨方法來形成。當抗蝕遮罩係藉由噴墨方法來形成時，並未使用光罩；因此，製造成本可降低。
當抗蝕遮罩形成於第三微影製程中時，紫外線、KrF雷射束、或ArF雷射束係用於曝光。稍後將被形成之薄膜電晶體的通道長度L係取決於源極電極之下端與汲極電極 之下端(兩者相鄰於彼此，且在氧化物半導體層102之上)間的間距。注意到，當曝光係在通道長度L小於25nm之情況下被施行時，該曝光(當抗蝕遮罩形成於第二微影製程中時)係使用波長極端短的極紫外線來施行(數奈米至數十奈米)。在使用極紫外線的曝光中，解析度高且焦點深度大。因此，稍後將被形成之薄膜電晶體的通道長度L可為10至1000nm，且電路可以操作在高速。此外，由於關閉狀態電流之數量相當小，功率消耗可以被減低。
之後，閘極絕緣層118係形成於絕緣層、氧化物半導體層102、源極電極104、與汲極電極106之上(見圖5A)。在此實例中，閘極絕緣層118亦沉積於體電晶體之上，且充當作層間絕緣膜之部分。
在此，藉由移除雜質而成為本質(i型)或實質上本質的氧化物半導體(高純化氧化物半導體)對於介面狀態與介面電荷係高度敏感；因此，氧化物半導體與閘極絕緣層間之介面係重要的。因此，與高純化氧化物半導體相接觸之閘極絕緣層(GI)需要高度的品質。
例如，使用微波(2.45GHz)之高密度電漿增進式CVD係較佳的，因為可以形成具有高耐壓之密集的高品質絕緣層。這是因為當高純化氧化物半導體緊密接觸於高品質閘極絕緣層時，介面狀態可被減低，且介面特性為想要的。不需要說，只要高品質絕緣層可以被形成作為閘極絕緣層，可使用不同的沉積方式(例如濺鍍或電漿增進式 CVD)。此外，任何閘極絕緣層可被使用，只要閘極絕緣層之與氧化物半導體的介面特性與膜品質在沉積之後藉由施行熱處理來加以修飾改變。在任一實例中，任何閘極絕緣層可被使用，只要作為閘極絕緣層之膜品質為高、與氧化物半導體之介面狀態密度被降低、且形成期望的介面。
在85℃及2x106V/cm下之偏壓溫度測試(BT測試)中達12小時，如果雜質已被加入氧化物半導體，雜質與氧化物半導體之主成分之間的鍵結藉由高電場(B：偏壓)與高溫(T：溫度)而被打破，使得產生的自由鍵導致臨界值電壓(Vth)的偏移。關於對抗此狀況的對策，在本發明之一實施例中，氧化物半導體中之雜質(例如氫、水、或類似者)係儘可能地被移除，使得與閘極絕緣層之介面特性係如上述所期望的。因此，可能獲得甚至在施行BT測試時仍係穩定的薄膜電晶體。
在此實施例中，閘極絕緣層118係利用使用微波(2.45GHz)之高密度電漿增進式CVD設備而形成。在此，高密度電漿增進式CVD設備係指可以實現1x1011/cm3或更高之電漿密度的設備。例如，藉由施用3至6kW之微波功率來產生電漿，使得絕緣層被形成。
矽烷氣體(SiH4)、一氧化二氮(N2O)、與稀有氣體被引入室中以作為源氣體，且高密度電漿在10至30Pa之壓力下被產生，使得絕緣層被形成於基板之上。在那之後，停止供應矽烷氣體，且一氧化二氮(N2O)與稀有氣體被引入而沒有曝露至空氣，使得電漿處理可施行於絕緣 層之表面上。藉由至少一氧化二氮(N2O)與稀有氣體之引入而施行於絕緣層之表面上的電漿處理係施行於絕緣層被形成之後。透過上述製程形成之絕緣層係對應於甚至具有小厚度(例如，小於100nm之厚度)依然能確保可靠度之絕緣層。
當閘極絕緣層118被形成，被引入室中之矽烷氣體(SiH4)對於一氧化二氮(N2O)的流量比係在1：10至1：200之範圍中。此外，關於被引入室中之稀有氣體，可使用氦、氬、氪、氙、或類似者。具體地，較佳地使用氬，其較便宜。
此外，由於使用高密度電漿增進式CVD設備形成之絕緣層可具有一致的厚度，該絕緣層具有極佳的步階覆蓋。此外，對於使用高密度電漿增進式CVD設備形成之絕緣層，薄膜之厚度可被精準地控制。
透過上述製程所形成之絕緣層的膜品質係極不同於使用傳統平行板PECVD設備所形成之絕緣層的膜品質。透過上述製程所形成之絕緣層的蝕刻率係低於使用傳統平行板PECVD設備所形成之絕緣層的蝕刻率達10%或更多、或者20%或更多，此係在該等蝕刻率都用了相同的蝕刻劑的情況下彼此比較。因此，可以說，使用高密度電漿增進式CVD設備所形成之絕緣層係為密集的層。
在此實施例中，關於閘極絕緣層118，使用了利用高密度電漿增進式CVD設備所形成之100nm厚度的氮氧化矽層(亦指，SiOxNy，其中x>y>0)。
藉由電漿增進式CVD、濺鍍、或類似者來作為不同的方法，閘極絕緣層118可被形成為具有單層結構或者包含氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、及氧化鋁層之一或更多者的層狀結構。注意到，閘極絕緣層118較佳地係藉由濺鍍來形成，以避免包含大量的氫。在氧化矽層藉由濺鍍來形成的實例中，矽靶或石英靶可被使用作為靶，且氧或氧與氬之混合氣體可被使用作為濺鍍氣體。
閘極絕緣層118可具有一種結構，其中氧化矽層與氮化矽層係堆疊自源極電極104與汲極電極106。例如，100nm厚度的閘極絕緣層可以此方式形成：藉由濺鍍，具有5至300nm厚度之氧化矽層(SiOx(x>0))被形成作為第一閘極絕緣層，且具有50至200nm厚度之氮化矽層(SiNy(y>0))被堆疊於第一閘極絕緣層之上，以作為第二閘極絕緣層。
之後，在第四微影製程中形成抗蝕遮罩，且藉由選擇性蝕刻來移除部分之閘極絕緣層118，使得通達充當作體電晶體之源極電極與汲極電極的n型區132a與132b的多個開孔被形成(見圖5B)。
然後，導電層被形成於其中形成有多個開孔的閘極絕緣層118之上，且然後在第五微影製程中形成閘極電極108與佈線層152及153。注意到，抗蝕遮罩可藉由噴墨方法來形成。當抗蝕遮罩藉由噴墨方法來形成時，並未使用光罩；因此，製造成本可降低。
閘極電極108與佈線層152及153可形成為具有金屬材料(例如，鉬、鈦、鉻、鉭、鎢、鋁、銅、釹、或鈧)或合金材料(包含任何這些材料作為主成分)之單層或者堆疊層。
例如，關於閘極電極108與佈線層152及153的兩層結構，較佳地為下述結構：鉬層堆疊於鋁層之上的兩層結構、鉬層堆疊於銅層之上的兩層結構、氮化鈦層或氮化鉭層堆疊於銅層之上的兩層結構、以及堆疊有氮化鈦層與鉬層的兩層結構。關於三層結構，較佳地係堆疊有鎢層或氮化鎢層、鋁及矽之合金或鋁及鈦之合金、以及氮化鈦層或鈦層的三層結構。注意到，閘極電極可使用透光導電層來形成。關於透光導電層之材料之範例，可舉出透光導電氧化物或類似者。
在此實施例中，關於閘極電極108與佈線層152及153，藉由濺鍍來形成150nm厚度之鈦膜。
之後，第二熱處理(較佳地在200至400℃，例如，250至350℃)被施行於惰性氣體氛圍中或氧氣氛圍中。在此實施例中，第二熱處理係於氮氣氛圍中在250℃被施行達一小時。替代地，第二熱處理係在保護絕緣層或平坦絕緣層形成於薄膜電晶體與體電晶體之上之後才被施行。
此外，熱處理可於空氣氛圍中在100至200℃被施行達1至30小時。此熱處理可在固定的加熱溫度被施行。替代地，加熱溫度的下述改變可被重複施行數次：加熱溫度從室溫被增加至100至200℃的溫度，且然後減低至室 溫。此外，此熱處理可在形成氧化物絕緣層之前被施行於減壓下。當熱處理被施行於減壓下時，加熱時間可被縮短。
透過上述步驟，可形成包含氧化物半導體層(其氫、濕氣、氫化物、或氫氧化物之濃度被降低)之薄膜電晶體(見圖5C)。在此，薄膜電晶體可使用作為轉移電晶體101，且體電晶體可使用作為放大器電晶體131。
保護絕緣層142或用於平坦化之平坦絕緣層(未示)可設於薄膜電晶體與體電晶體之上。例如，保護絕緣層142可被形成為具有單層結構或者包含氧化矽層、氮化矽層、氮氧化矽層、氮化矽氧化物層、或氧化鋁層的層狀結構。
平坦絕緣層可使用耐熱的有機材料來形成，例如，聚酰亞胺、壓克力、苯並環丁烯、聚酰胺、或環氧樹脂。除了此種有機材料之外，可能使用低介電常數材料(低k材料)、基於矽氧烷之樹脂、磷矽酸玻璃(PSG，phosphosilicate glass)、硼磷矽酸鹽玻璃(BPSG，borophosphosilicate glass)、或類似者。注意到，平坦絕緣層可藉由堆疊複數個使用這些材料所形成之絕緣膜來予以形成。
注意到，基於矽氧烷之樹脂係對應於使用基於矽氧烷之材料作為起始材料所形成之包含Si-O-Si鍵的樹脂。基於矽氧烷之樹脂可包含有機基(例如，烷基或烴基)以作為取代基。此外，有機基可包含氟基。
對於用以形成平坦絕緣層之方法並無特別限制。取決於材料，平坦絕緣層可藉由下述來形成：藉由一種方法(例如，濺鍍、SOG法、旋塗法、浸漬法、噴塗法、或滴放電法(例如噴墨法、絲網印刷、或膠印))、或者一種工具(例如，醫生刀、軋輥塗佈機、簾塗佈機、或刀塗佈機)。
當氛圍中遺留的濕氣在沉積氧化物半導體膜的時刻被移除，可降低氧化物半導體膜中之氫與氫化物的濃度。因此，氧化物半導體膜可被穩定化。
在上述方式中，可提供具有穩定電性特性之高可靠度半導體裝置，其包含具有氧化物半導體層之薄膜電晶體。
此實施例模式可與任何其它實施例組合，此係適宜的。
(實施例2)
在本發明之一實施例中，藉由移除雜質(其可能為氧化物半導體中之載子施子(或受子))至非常低的程度而成為本質或實質上本質半導體的氧化物半導體係被用於薄膜電晶體。在此實施例中，在測試式元件組(test element group，亦稱為TEG)中所量測之關閉狀態電流值係描述於下。
圖6說明具有L/W=3μm/10000μm之薄膜電晶體的初始特性，其中200個各具有L/W=3μm/50μm之薄膜電晶體係並聯地連接。此外，薄膜電晶體之上視圖係說明於圖 7A中，且其部分放大上視圖係說明於圖7B中。圖7B中由虛點線所圍繞的區域係為一階的薄膜電晶體(具有L/W=3μm/50μm，且Lov=1.5μm)。為了量測薄膜電晶體的初始特性，源極-汲極電流(此後稱為汲極電流或Id)之改變特性係在下述情況下被量測：基板溫度設定為室溫、源極-汲極電壓(此後稱為汲極電壓或Vd)設定為10V、以及源極-閘極電壓(此後稱為閘極電壓或Vg)從-20V改變為+20V。換句話說，量測了Vg-Id特性。注意到，圖7A與7B在從-20至+5V之範圍中說明Vg。
如圖6中所示，具有通道寬度W為10000μm之薄膜電晶體在Vd為1V與10V時具有1x10-13A或更少的關閉狀態電流，其係小於或等於量測裝置(Agilent 4156C，一種半導體參數分析器，由Agilent Technologies Inc.所製造)之分辨率(100fA)。
換句話說，該薄膜電晶體具有正常關閉之電子特性。在1至10V之汲極電壓下，該薄膜電晶體可以操作，使得每微米通道寬度之關閉狀態電流係為100aA/μm或更少，較佳地10aA/μm或更少，更佳地1aA/μm或更少。
用以製造用於量測之薄膜電晶體的方法係描述於下。
首先，關於基底層，藉由CVD，形成氮化矽層於玻璃基板之上，且形成氮氧化矽層於氮化矽層之上。在氮氧化矽層之上，藉由濺鍍形成作為閘極電極之鎢層。在此，鎢層被選擇性地蝕刻，因此形成閘極電極。
之後，在閘極電極之上，藉由CVD形成作為閘極絕 緣層之100nm厚度的氮氧化矽層。
然後，使用基於In-Ga-Zn-O之金屬氧化物靶(In2O3：Ga2O3：ZnO=1：1：2，此係分子比)，藉由濺鍍形成50nm厚度的氧化物半導體層於閘極絕緣層之上。在此，藉由選擇性地蝕刻氧化物半導體層而形成島狀氧化物半導體層。
然後，在無塵爐中、於450℃、在氮氛圍中施行第一熱處理於氧化物半導體層上達1個小時。
然後，關於源極電極與汲極電極，藉由濺鍍形成150nm厚度的鈦層於氧化物半導體層之上。在此，源極電極與汲極電極係藉由選擇性地蝕刻鈦層而形成，且各具有通道長度L為3μm與通道寬度W為50μm的200個薄膜電晶體係並聯地連接，以獲得具有L/W=3μm/10000μm之薄膜電晶體。
然後，關於保護絕緣層，藉由反應濺鍍，300nm厚度的氧化矽層被形成，以與氧化物半導體層相接觸。在此，作為保護層之氧化矽層被選擇性地蝕刻，使得開孔形成於閘極電極、源極電極、與汲極電極之上。在那之後，於250℃、在氮氛圍中施行第二熱處理達1個小時。
然後，在量測Vg-Id特性之前，於150℃施行熱處理達10個小時。
透過上述步驟，製造了底閘極薄膜電晶體。
為何薄膜電晶體之關閉狀態電流係如圖6中所示的大約1x10-13A的原因在於：在上述製造步驟中，氧化物半導 體層中之氫濃度可被充分地減低。氧化物半導體層中之氫濃度係為5x1019原子/cm3或更低，較佳地5x1018原子/cm3或更低，更佳地5x1017原子/cm3或更低，或者低於1x1016原子/cm3。注意到，氧化物半導體層中之氫濃度係藉由二次離子質譜(SIMS)來量測。
雖然描述了使用基於In-Ga-Zn-O之氧化物半導體的範例，此實施例並不特別限制於此。可使用另外的氧化物半導體材料，例如，基於In-Sn-Zn-O之氧化物半導體、基於Sn-Ga-Zn-O之氧化物半導體、基於Al-Ga-Zn-O之氧化物半導體、基於Sn-Al-Zn-O之氧化物半導體、基於In-Zn-O之氧化物半導體、基於In-Sn-O之氧化物半導體、基於Sn-Zn-O之氧化物半導體、基於Al-Zn-O之氧化物半導體、基於In-O之氧化物半導體、基於Sn-O之氧化物半導體、基於Zn-O之氧化物半導體、或類似者。此外，關於氧化物半導體材料，可使用混合有2.5至10wt%之鋁的基於In-Al-Zn-O之氧化物半導體、或混合有2.5至10wt%之矽的基於In-Zn-O之氧化物半導體。
由載子量測裝置所量測之氧化物半導體層中的載子濃度係為5x1014/cm3或更低，較佳地為5x1012/cm3或更低，更佳地低於或等於矽之載子濃度，1.45x1010/cm3。亦即，氧化物半導體層中的載子濃度可以盡可能地趨近零。
此外，薄膜電晶體之通道長度L可為10至1000nm，且電路可操作在高速。此外，由於關閉狀態電流之數量極小，功率消耗可進一步被降低。
在電路設計中，當薄膜電晶體為關閉，氧化物半導體層可被視為絕緣體。
在那之後，所製造之薄膜電晶體的關閉狀態電流之溫度特性被估量。考慮到使用此薄膜電晶體之終端產品的環境電阻、性能維持、或類似者，溫度特性係重要的。應理解到，較佳的是較少量的改變，其增加產品設計之自由度。
為了溫度特性，使用恆溫室在下述情況下獲得Vg-Id特性：設有薄膜電晶體之基板被保持在-30℃、0℃、25℃、40℃、60℃、80℃、100℃、與120℃之個別恆溫下、汲極電壓設定為6V、以及閘極電壓從-20V改變至+20V。
圖8A說明在上面的多個溫度所量測之多個Vg-Id特性且彼此重疊，且圖8B說明圖8A中由虛點線所圍繞之關閉狀態電流之範圍的放大視圖。圖中由箭頭所指之最右邊的曲線係為在-30℃所獲得的曲線；最左邊的曲線係為在120℃所獲得的曲線；且在其它溫度所獲得的曲線係位在它們之間。導通狀態電流之溫度相關性幾乎難以被觀察到。另一方面，如同在圖8B的放大視圖中亦清楚說明的，除了閘極電壓在20V左右的情況之外，在所有溫度下，關閉狀態電流為1x10-12A或更低(其接近量測裝置的分辨度)，且其溫度相關性沒有被觀察到。換句話說，甚至在高溫120℃下，關閉狀態電流保持在1x10-12A或更低，且在通道寬度W為10000μm之條件下，可看出關閉 狀態電流非常地低。
包含高純化氧化物半導體之薄膜電晶體顯現出關閉狀態電流對於溫度幾乎沒有相關性。可以說，當氧化物半導體為高純化時，其並未顯現出溫度相關性，因為導電型變得極端靠近本質型，且費米能階(Fermi level)係位於禁帶(forbidden band)之中間，如圖10A之能帶圖所示。 此亦因為氧化物半導體具有之能隙為3eV或更高，且包含非常少的熱激載子。此外，源極區與汲極區係處於衰退狀態，此亦為沒有顯現溫度相關性的一個因素。薄膜電晶體主要以從衰退之源極區射至氧化物半導體的載子來操作，且上述特性(關閉狀態電流跟溫度沒有相關性)可藉由載子密度跟溫度沒有相關性來加以解釋。此外，此極端低的關閉狀態電流係參照能帶圖而敘述於下。
圖9為包含氧化物半導體之倒交錯薄膜電晶體的縱向剖面視圖。氧化物半導體層(OS)係設於閘極電極(GE1)之上，且閘極絕緣膜(GI)設於其間。源極電極(S)與汲極電極(D)設於它們之上。
圖10A與10B為圖9中之A-A’剖面中的能帶圖(示意圖)。圖10A說明源極電壓與汲極電壓相等的實例(VD=0V)，且圖10B說明正電位(VD>0V)施加於汲極的實例。
圖11A與11B為圖9中之B-B’剖面中的能帶圖(示意圖)。圖11A說明正電位(+VG)施加於閘極(G1)且載子(電子)流動於源極與汲極間的狀態。此外，圖11B 說明負電位(-VG)施加於閘極(G1)且薄膜電晶體為關閉(少數載子不流動)的狀態。
圖12說明真空能級(vacuum level)、金屬之功函數(φM)、與氧化物半導體之電子親合力(χ)間的關係。
傳統之氧化物半導體通常具有n型導電性，且在此狀況中費米能階(EF)係遠離位於帶隙中央的本質費米能階(Ei)，且係位於靠近導通帶。注意到，已知氧化物半導體中之部分的氫係充當作施子，且此係使氧化物半導體通常具有n型導電性的因素。
相反地，本發明之實施例中之氧化物半導體為本質(i型)或實質上本質氧化物半導體，其藉由從氧化物半導體移除氫(其為n型雜質)且增加純度而獲得，使得除了氧化物半導體之主成分以外的雜質盡可能地不被包含。換句話說，氧化物半導體為高純化本質(i型)半導體或不藉由加入雜質而藉由盡可能地移除雜質(例如氫或水)，而接近高純化i型半導體之半導體。以此方式，費米能階(EF)可為與本質費米能階(Ei)相同之能階。
在氧化物半導體之帶隙(Eg)為3.15eV的該情形中，電子親合力(χ)為4.3eV。用於源極電極與汲極電極之鈦(Ti)的功函數係實質上相同於氧化物半導體之電子親合力(χ)。在此實例中，蕭特基(Schottky)電子障壁並未形成於金屬與氧化物半導體間之介面處。
換句話說，在金屬之功函數(φM)相同於氧化物半導體之電子親合力(χ)的實例中，金屬與氧化物半導體彼 此相接觸之狀態係顯示如圖10A中所示之能帶圖(示意圖)。
在圖10B中，一個黑圓圈(‧)表示一個電子。當正電位施加於汲極，電子越過障壁(h)射入氧化物半導體，且流向汲極。在此實例中，障壁(h)之高度依據閘極電壓與汲極電壓而改變；在施加正的汲極電壓的實例中，障壁(h)之高度小於圖10A中沒有施加電壓時的障壁之高度，亦即一半的帶隙(Eg)。
射入氧化物半導體之電子在此時流經氧化物半導體，如圖11A所示。此外，在圖11B中，當負電位施加於閘極(G1)，身為少數載子的電洞實質上為零；因此，幾乎沒有電流流動。
例如，甚至在薄膜電晶體之通道寬度W為1x104μm且通道長度L為3μm的實例中，室溫下之關閉狀態電流為10-13A或更少，且次臨界振幅(subthreshold swing，S值)為0.1V/dec(閘極絕緣膜之厚度為100nm)。
矽半導體之本質載子濃度為1.45x1010/cm3(300K)，且載子甚至在室溫下存在。此意味著熱激載子甚至在室溫下存在。此外，矽半導體之帶隙為1.12eV；因此，包含矽半導體之電晶體的關閉狀態電流取決於溫度而顯著地改變。
因此，不僅藉由使用具有寬帶隙之氧化物半導體以用於電晶體，而是藉由高純化氧化物半導體，使得除了氧化物半導體之主成分以外的雜質盡可能地不被包含。因此， 在此種氧化物半導體中，載子濃度變為1x1014/cm3或更低，較佳地1x1012/cm3或更低，使得在實際操作溫度下幾乎不包含被熱激之載子，且電晶體可僅以從源極側射出之電子來操作。此使得將關閉狀態電流降低至1x10-13A或更少成為可能，且可能獲得關閉狀態電流幾乎不隨溫度變化而改變的極穩定電晶體。
本發明之一實施例之技術概念為：雜質未被加入至氧化物半導體，且氧化物半導體本身藉由移除雜質(例如，水或氫，其不期待地存在於氧化物半導體中)而高度純化。換句話說，本發明之一實施例之特徵為：藉由移除水或氫(其形成施子能階)且藉由供應氧至氧化物半導體(其在移除的時刻處於缺氧狀態)，氧化物半導體本身被高度純化。
在氧化物半導體中，甚至就在沉積之後，藉由二次離子質譜(SIMS)所觀測到的氫係在1020/cm3的級數。本發明之一技術概念為：藉由刻意移除雜質(例如水或氫(其形成施子能階))且藉由對於缺氧(其產生於移除的時刻)的補償，高度純化氧化物半導體並且獲得電性上i型(本質)半導體。
因此，較佳地，氫之數量愈少愈好，且亦較佳地，氧化物半導體中之載子數量愈少愈好。該氧化物半導體為所謂的高純化i型(本質)半導體，其中消除了載子，且其作用為供應自源極之載子(電子)的路徑，而非當用於薄膜電晶體時，刻意地包含載子以用於流動電流。
因此，藉由從氧化物半導體消除載子或者顯著地減少其中的載子，可減少TFT之關閉狀態電流，此為本發明之一實施例之技術概念。換句話說，作為一準則，氫之濃度應為5x1019/cm3或更低，較佳地為5x1018/cm3或更低，更佳地為5x1017/cm3或更低，或者低於1x1016/cm3。載子濃度應該低於1x1014/cm3，較佳地1x1012/cm3或更低。
此外，因此，氧化物半導體作用為路徑、氧化物半導體本身為i型(本質)半導體(其被高度純化，以致於不供應載子、或幾乎沒有供應載子)、且載子係供應自源極與汲極。
因此，較佳地，關閉狀態電流係愈低愈好，且作為施加有1至10V範圍之汲極電壓的電晶體之特性，關閉狀態電流為100aA/μm或更低(通道寬度W=每微米之電流)，較佳地為10aA/μm或更低，更佳地為1aA/μm或更低。
在使用此種具有極低關閉狀態電流之薄膜電晶體所形成的記憶體電路(記憶體元件)或類似者的實例中，滲漏(leakage)係很少。因此，電位可被保持一相當長的時間，且儲存之資料可被保持一相當長的時間。
此實施例可與其它實施例中所述之任何結構相組合，此係適宜的。
(實施例3)
將敘述本發明之一實施例中之包含薄膜電晶體的固態 影像感測器的操作。
CMOS(互補金屬氧化物半導體)影像感測器(其為固態影像感測器)在信號電荷儲存部中保持一電位，且通過放大器電晶體而輸出該電位至垂直輸出線。在一般的CMOS影像感測器中，當漏電流發生於重設電晶體及/或轉移電晶體中時，由於漏電流而產生充電或放電，使得信號電荷儲存部之電位被改變。當信號電荷儲存部之電位被改變時，放大器電晶體之電位亦被改變；因此，電位之位準從原始的電位偏離，且所攝取的影像會劣化，此係會產生問題的。
在此實施例中，將敘述實施例1及2中所述之薄膜電晶體被使用作為CMOS影像感測器中之轉移電晶體的實例的作用。注意到，如實施例1中所述，在本發明之一實施例中可省略重設電晶體之提供。此外，薄膜電晶體或體電晶體都可被使用作為放大器電晶體。
圖29說明傳統CMOS影像感測器之像素結構之範例。像素包含光電二極體1002(其為光電轉換元件)、轉移電晶體1004、重設電晶體1006、放大器電晶體1008、與許多佈線。複數像素被配置成矩陣以形成感測器。
在此，光電二極體1002係連接至轉移電晶體1004之源極側。信號電荷儲存部1010(亦稱為浮動擴散(FD，floating diffusion))係形成於轉移電晶體1004之汲極側上。重設電晶體1006之源極與放大器電晶體1008之閘極 係連接至信號電荷儲存部1010。關於另一結構，選擇電晶體可連接至放大器電晶體。
之後，參照圖30中之時序圖敘述該操作。首先，電源供應電壓被供應至電源供應端。然後，重設脈衝被輸入至重設電晶體1006之閘極，使得重設電晶體1006導通。重設電源供應電位被儲存於信號電荷儲存部1010中。然後，重設電晶體1006被關閉，且信號電荷儲存部1010被保持在重設電源供應電位。然後，當轉移電晶體1004導通時，電流從信號電荷儲存部1010流至光電二極體，使得信號電荷儲存部1010之電位被降低。當轉移電晶體1004關閉時，轉移電晶體1004被關閉時之電位被保持在信號電荷儲存部1010中。然後，該電位通過放大器電晶體1008而輸出至垂直輸出線1120。在那之後，中斷對於電源供應端的電源供應電壓之供應。以此方式，信號被輸出。
圖13說明本發明之一實施例中之CMOS影像感測器之像素結構的範例。像素包含光電二極體1002(其為光電轉換元件)、轉移電晶體1004、放大器電晶體1008、與許多佈線。複數像素被配置成矩陣以形成感測器。此外，可設置電連接至放大器電晶體1008之選擇電晶體。在本發明之一實施例中，省略了重設電晶體之設置。
在此，光電二極體1002係連接至轉移電晶體1004之源極側。信號電荷儲存部1010係形成於轉移電晶體1004之汲極側上。放大器電晶體1008之閘極係連接至信號電 荷儲存部1010。
之後，參照圖14中之時序圖敘述該操作。首先，電源供應電壓被供應至電源供應端。然後，當重設信號線1040之電位(RST1)變成高位準，順向偏壓被施於光電二極體1002，且光電二極體1002之陰極之電位係低於重設信號線1040之高位準電位，差了光電二極體1002之順向電壓(Vf)。然後，當轉移切換線1050之電位變成高位準且轉移電晶體1004導通時，信號電荷儲存部1010之電位(FD)係相同於光電二極體1002之陰極之電位(一段期間T1)。然後，當重設信號線1040之電位(RST1)變成低位準，光電二極體1002之陽極之電位變成低位準，使得逆向偏壓被施於光電二極體1002。在此，對應於進入光電二極體1002之光的電流流至光電二極體1002與轉移電晶體1004，使得信號電荷儲存部1010之電位被降低(一段期間T2)。當轉移切換線1050之電位變成低位準且轉移電晶體1004關閉時，轉移電晶體1004關閉時之電位被保持在信號電荷儲存部1010中(一段期間T3)。在此，當幾乎沒有漏電流流至轉移電晶體1004時，信號電荷儲存部1010之電位(FD)被保持，直到電晶體之下個操作開始。然後，該電位通過放大器電晶體1008而輸出至垂直輸出線1120。在那之後，中斷對於電源供應端的電源供應電壓之供應。以此方式，信號被輸出。
換句話說，該操作可被施行而無需設置重設電晶體； 當使用實施例1及2中所述之包含關閉狀態電流相當低之氧化物半導體的薄膜電晶體作為轉移電晶體1004時，幾乎沒有漏電流從信號電荷儲存部1010流經薄膜電晶體；且該電位可在期間T3中之保持期間中保持相當長的時間。
之後，參照圖15敘述光電二極體1002之操作。當光沒有進入光電二極體，光電二極體具有如同正常二極體之相同的電壓-電流特性(圖15中之曲線A)。相較於光沒有進入光電二極體的實例，當光進入光電二極體，有較大量的電流流動，特別是當施加逆向偏壓時(圖15中之曲線B)。光電二極體之操作點之移動係參照圖13所示之像素中的操作而敘述。當重設信號線1040與轉移電晶體1004處於關閉狀態，用於流動電流之路徑並不存在於光電二極體1002中；因此，甚至當光進入光電二極體時，光電二極體1002之陰極係位於圖15中之點c。當重設信號線1040之電位變成高位準，順向偏壓被施於光電二極體1002，且光電二極體之陰極之電位係低於重設電位，差了光電二極體之順向電壓。當轉移電晶體1004導通時，信號電荷儲存部1010之電位係相同於光電二極體1002之陰極之電位。在此，當重設信號線1040之電位變成低位準，逆向偏壓被施於光電二極體1002，且光電二極體1002之陰極係位於圖15中之點d。然後，當光進入光電二極體1002，放電電流從信號電荷儲存部1010流經轉移電晶體1004，使得信號電荷儲存部1010之電位被降 低。當轉移電晶體1004關閉，則放電停止。當假設在此時之操作點在圖15中由e標示，操作點d與操作點e間之電位差係對應於藉由光電二極體1002之放電所獲得的信號之電位差。
之後，將敘述在複數像素中共用信號線與放大器電晶體時之操作。圖16為基本結構，其中在每一像素中設有一個轉移電晶體、一個放大器電晶體、一個光電二極體，且重設信號線、轉移切換線、與垂直輸出線係連接至該像素。
在該基本結構中之操作係參照圖17中之時序圖而敘述。在驅動第一線中，首先，當第一重設信號線1240之電位(RST1)變成高位準，順向偏壓被施於第一光電二極體1212，且第一光電二極體1212之陰極之電位係低於第一重設信號線1240之高位準電位，差了光電二極體之順向電壓(Vf)。然後，當第一轉移切換線1250之電位(TRF1)變成高位準，第一轉移電晶體1214導通，使得信號電荷儲存部1210之電位(FD)係相同於第一光電二極體1212之陰極之電位。然後，當第一重設信號線1240之電位(RST1)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第一光電二極體1212。在此，對應於進入第一光電二極體1212之光的電流流至第一光電二極體1212與第一轉移電晶體1214，使得信號電荷儲存部1210之電位(FD)藉由放電而被降低。當第一轉移切換線1250之電位(TRF1)變成低位 準，第一轉移電晶體1214關閉，使得信號電荷儲存部1210之電位(FD)被保持，因為電流路徑被中斷。該電位通過第一放大器電晶體1218而輸出至垂直輸出線1220。之後，施行第二線之驅動。以此方式，施行順序的驅動。
不像上述的基本結構，圖18說明縱向配置之四個像素的結構，其中共用了一放大器電晶體與一重設信號線。當電晶體的數目與佈線的數目被減少，可實現由於像素面積減小所導致的微型化、及由於光電二極體之光接收面積的增加所導致的雜訊減低。縱向配置之四個像素中之該等轉移電晶體的該等汲極彼此電連接，因此形成信號電荷儲存部1410。放大器電晶體1408之閘極係連接至信號電荷儲存部1410。
縱向配置之四個像素的結構中的操作係參照圖19中的時序圖來敘述。在驅動第一線中，首先，當第一重設信號線1461之電位(RST1)變成高位準，順向偏壓被施於第一光電二極體1412，且第一光電二極體1412之陰極之電位係低於第一重設信號線1461之高位準電位，差了光電二極體之順向電壓(Vf)。然後，當第一轉移切換線1451之電位(TRF1)變成高位準，第一轉移電晶體1414導通，使得信號電荷儲存部1410之電位(FD1)係相同於第一光電二極體1412之陰極之電位。然後，當第一重設信號線1461之電位(RST1)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第一 光電二極體1412。在此，對應於進入第一光電二極體1412之光的電流流至第一光電二極體1412與第一轉移電晶體1414，使得信號電荷儲存部1410之電位(FD1)藉由放電而被降低。當第一轉移切換線1451之電位(TRF1)變成低位準，第一轉移電晶體1414關閉，使得信號電荷儲存部1410之電位(FD1)被保持，因為電流路徑被中斷。該電位通過第一放大器電晶體1408而輸出至垂直輸出線1470。
在驅動第二線中，首先，當第一重設信號線1461之電位(RST1)變成高位準，順向偏壓被施於第二光電二極體1422，且第二光電二極體1422之陰極之電位係低於第一重設信號線1461之高位準電位，差了光電二極體之順向電壓(Vf)。然後，當第二轉移切換線1452之電位(TRF2)變成高位準，第二轉移電晶體1424導通，使得信號電荷儲存部1410之電位(FD1)係相同於第二光電二極體1422之陰極之電位。然後，當第一重設信號線1461之電位(RST1)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第二光電二極體1422。在此，對應於進入第二光電二極體1422之光的電流流至第二光電二極體1422與第二轉移電晶體1424，使得信號電荷儲存部1410之電位(FD1)藉由放電而被降低。當第二轉移切換線1452之電位(TRF2)變成低位準，第二轉移電晶體1424關閉，使得信號電荷儲存部1410之電位(FD1)被保持，因為電流路徑被中斷。該電 位通過第一放大器電晶體1408而輸出至垂直輸出線1470。
在驅動第三線中，首先，當第一重設信號線1461之電位(RST1)變成高位準，順向偏壓被施於第三光電二極體1432，且第三光電二極體1432之陰極之電位係低於第一重設信號線1461之高位準電位，差了光電二極體之順向電壓(Vf)。然後，當第三轉移切換線1453之電位(TRF3)變成高位準，第三轉移電晶體1434導通，使得信號電荷儲存部1410之電位(FD1)係相同於第三光電二極體1432之陰極之電位。然後，當第一重設信號線1461之電位(RST1)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第三光電二極體1432。在此，對應於進入第三光電二極體1432之光的電流流至第三光電二極體1432與第三轉移電晶體1434，使得信號電荷儲存部1410之電位(FD1)藉由放電而被降低。當第三轉移切換線1453之電位(TRF3)變成低位準，第三轉移電晶體1434關閉，使得信號電荷儲存部1410之電位(FD1)被保持，因為電流路徑被中斷。該電位通過第一放大器電晶體1408而輸出至垂直輸出線1470。
在驅動第四線中，首先，當第一重設信號線1461之電位(RST1)變成高位準，順向偏壓被施於第四光電二極體1442，且第四光電二極體1442之陰極之電位係低於第一重設信號線1461之高位準電位，差了光電二極體之 順向電壓(Vf)。然後，當第四轉移切換線1454之電位(TRF4)變成高位準，第四轉移電晶體1444導通，使得信號電荷儲存部1410之電位(FD1)係相同於第四光電二極體1442之陰極之電位。然後，當第一重設信號線1461之電位(RST1)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第四光電二極體1442。在此，對應於進入第四光電二極體1442之光的電流流至第四光電二極體1442與第四轉移電晶體1444，使得信號電荷儲存部1410之電位(FD1)藉由放電而被降低。當第四轉移切換線1454之電位(TRF4)變成低位準，第四轉移電晶體1444關閉，使得信號電荷儲存部1410之電位(FD1)被保持，因為電流路徑被中斷。該電位通過第一放大器電晶體1408而輸出至垂直輸出線1470。在驅動第五至第八線中，第二重設信號線之電位變成高位準，且連續的驅動被相似地施行。
圖20說明縱向及橫向配置之四個像素的結構，其不同於圖18中之結構。在圖20所示之結構中，縱向配置的兩個像素與橫向配置的兩個像素間共用了一重設信號線與一放大器電晶體。如同縱向配置之四個像素的結構中，當電晶體的數目與佈線的數目被減少，可實現由於像素面積減小所導致的微型化、及由於光電二極體之光接收面積的增加所導致的雜訊減低。縱向及橫向配置之四個像素中之該等轉移電晶體的該等汲極彼此電連接，因此形成信號電荷儲存部1510。放大器電晶體1508之閘極係連接至信號 電荷儲存部1510。
縱向及橫向配置之四個像素的結構中的操作係參照圖21中的時序圖來敘述。在驅動第一線中，首先，當第一重設信號線1561之電位(RST1)變成高位準，順向偏壓被施於第一光電二極體1512，且第一光電二極體1512之陰極之電位係低於第一重設信號線1561之高位準電位，差了光電二極體之順向電壓(Vf)。然後，當第一轉移切換線1551之電位(TRF1)變成高位準，第一轉移電晶體1514導通，使得信號電荷儲存部1510之電位(FD1)係相同於第一光電二極體1512之陰極之電位。
然後，當第一重設信號線1561之電位(RST1)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第一光電二極體1512。在此，對應於進入第一光電二極體1512之光的電流流至第一光電二極體1512與第一轉移電晶體1514，使得信號電荷儲存部1510之電位(FD1)藉由放電而被降低。當第一轉移切換線1551之電位(TRF1)變成低位準，第一轉移電晶體1514關閉，使得信號電荷儲存部1510之電位(FD1)被保持，因為電流路徑被中斷。該電位通過第一放大器電晶體1508而輸出至垂直輸出線1570。
然後，當第一重設信號線1561之電位(RST1)再次變成高位準，順向偏壓被施於第二光電二極體1522，且第二光電二極體1522之陰極之電位係低於第一重設信號線1561之高位準電位，差了光電二極體之順向電壓 (Vf)。然後，當第二轉移切換線1552之電位(TRF2)變成高位準，第二轉移電晶體1524導通，使得信號電荷儲存部1510之電位(FD1)係相同於第二光電二極體1522之陰極之電位。
然後，當第一重設信號線1561之電位(RST1)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第二光電二極體1522。在此，對應於進入第二光電二極體1522之光的電流流至第二光電二極體1522與第二轉移電晶體1524，使得信號電荷儲存部1510之電位(FD1)藉由放電而被降低。當第二轉移切換線1552之電位(TRF2)變成低位準，第二轉移電晶體1524關閉，使得信號電荷儲存部1510之電位(FD1)被保持，因為電流路徑被中斷。該電位通過第一放大器電晶體1508而輸出至垂直輸出線1570。在第一線之像素的輸出係通過那兩個操作而連續地輸出至垂直輸出線1570。
在驅動第二線中，首先，當第一重設信號線1561之電位(RST1)變成高位準，順向偏壓被施於第三光電二極體1532，且第三光電二極體1532之陰極之電位係低於第一重設信號線1561之高位準電位，差了光電二極體之順向電壓(Vf)。然後，當第三轉移切換線1553之電位(TRF3)變成高位準，第三轉移電晶體1534導通，使得信號電荷儲存部1510之電位(FD1)係相同於第三光電二極體1532之陰極之電位。
然後，當第一重設信號線1561之電位(RST1)變成 低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第三光電二極體1532。在此，對應於進入第三光電二極體1532之光的電流流至第三光電二極體1532與第三轉移電晶體1534，使得信號電荷儲存部1510之電位(FD1)藉由放電而被降低。當第三轉移切換線1553之電位(TRF3)變成低位準，第三轉移電晶體1534關閉，使得信號電荷儲存部1510之電位(FD1)被保持，因為電流路徑被中斷。該電位通過第一放大器電晶體1508而輸出至垂直輸出線1570。
然後，當第一重設信號線1561之電位(RST1)再次變成高位準，順向偏壓被施於第四光電二極體1542，且第四光電二極體1542之陰極之電位係低於第一重設信號線1561之高位準電位，差了光電二極體之順向電壓(Vf)。然後，當第四轉移切換線1554之電位(TRF4)變成高位準，第四轉移電晶體1544導通，使得信號電荷儲存部1510之電位(FD1)係相同於第四光電二極體1542之陰極之電位。
然後，當第一重設信號線1561之電位(RST1)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第四光電二極體1542。在此，對應於進入第四光電二極體1542之光的電流流至第四光電二極體1542與第四轉移電晶體1544，使得信號電荷儲存部1510之電位(FD1)藉由放電而被降低。當第四轉移切換線1554之電位(TRF4)變成低位準，第四轉移電晶體1544 關閉，使得信號電荷儲存部1510之電位(FD1)被保持，因為電流路徑被中斷。該電位通過第一放大器電晶體1508而輸出至垂直輸出線1570。在第二線之像素的輸出係通過那兩個操作而連續地輸出至垂直輸出線1570。然後，第二重設信號線之電位變成高位準，且連續的驅動被相似地施行。
圖22說明共用轉移切換線的結構。在圖22所示之結構中，縱向配置的兩個像素與橫向配置的兩個像素間共用了一重設信號線、一轉移切換線與一放大器電晶體。共用之轉移切換線被加入至上述共用了重設信號線與放大器電晶體的結構中。當電晶體的數目與佈線的數目被減少，可實現由於像素面積減小所導致的微型化、及由於光電二極體之光接收面積的增加所導致的雜訊減低。縱向及橫向配置之四個像素中之該等轉移電晶體的該等汲極彼此電連接，因此形成信號電荷儲存部。放大器電晶體之閘極係連接至信號電荷儲存部。在該等結構中，在縱向定位的兩個轉移電晶體之間共用該轉移切換線，使得操作在橫向方向中與縱向方向中之多個電晶體同時被提供。
共用該轉移切換線的結構的操作係參照圖23中的時序圖來敘述。在驅動第一線與第二線中，首先，當第一重設信號線1665之電位(RST1)與第二重設信號線1666之電位(RST2)變成高位準，順向偏壓被施於第一光電二極體1612與第三光電二極體1632，使得第一光電二極體1612之陰極之電位與第三光電二極體1632之陰極之電 位係分別低於第一重設信號線1665之高位準電位與第二重設信號線1666之高位準電位，差了光電二極體之順向電壓(Vf)。
然後，當第一轉移切換線1751之電位(TRF1)變成高位準，第一轉移電晶體1614導通，使得第一信號電荷儲存部1610之電位(FD1)係相同於第一光電二極體1612之陰極之電位，且第二信號電荷儲存部1620之電位(FD2)係相同於第三光電二極體1632之陰極之電位。然後，當第一重設信號線1665之電位(RST1)與第二重設信號線1666之電位(RST2)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第一光電二極體1612與第三光電二極體1632。在此，對應於進入第一光電二極體1612之光的電流流至第一光電二極體1612與第一轉移電晶體1614，且對應於進入第三光電二極體1632之光的電流流至第三光電二極體1632與第三轉移電晶體1634，使得第一信號電荷儲存部1610之電位(FD1)與第二信號電荷儲存部1620之電位(FD2)藉由放電而被降低。當第一轉移切換線1751之電位(TRF1)變成低位準，第一轉移電晶體1614與第三轉移電晶體1634關閉，使得第一信號電荷儲存部1610之電位(FD1)與第二信號電荷儲存部1620之電位(FD2)被保持，因為電流路徑被中斷。該等電位通過第一放大器電晶體1618而輸出至第一垂直輸出線1675，且通過第二放大器電晶體1628而輸出至第二垂直輸出線1676。
然後，當第一重設信號線1665之電位(RST1)與第二重設信號線1666之電位(RST2)再次變成高位準，順向偏壓被施於第二光電二極體1622與第四光電二極體1642，使得第二光電二極體1622之陰極之電位與第四光電二極體1642之陰極之電位係分別低於第一重設信號線1665之高位準電位與第二重設信號線1666之高位準電位，差了光電二極體之順向電壓(Vf)。
然後，當第二轉移切換線1752之電位(TRF2)變成高位準，第二轉移電晶體1624與第四轉移電晶體1644導通，使得第一信號電荷儲存部1610之電位(FD1)係相同於第二光電二極體1622之陰極之電位，且第二信號電荷儲存部1620之電位(FD2)係相同於第四光電二極體1642之陰極之電位。然後，當第一重設信號線1665之電位(RST1)與第二重設信號線1666之電位(RST2)變成低位準，該等光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第二光電二極體1622與第四光電二極體1642。在此，對應於進入第二光電二極體1622之光的電流流至第二光電二極體1622與第二轉移電晶體1624，且對應於進入第四光電二極體1642之光的電流流至第四光電二極體1642與第四轉移電晶體1644，使得第一信號電荷儲存部1610之電位(FD1)與第二信號電荷儲存部1620之電位(FD2)藉由放電而被降低。當第二轉移切換線1572之電位(TRF2)變成低位準，第二轉移電晶體1624與第四轉移電晶體1644關閉，使得第一信號 電荷儲存部1610之電位(FD1)與第二信號電荷儲存部1620之電位(FD2)被保持，因為電流路徑被中斷。該等電位通過第一放大器電晶體1618而輸出至第一垂直輸出線1675，且通過第二放大器電晶體1628而輸出至第二垂直輸出線1676。在第一線與第二線之像素的輸出係通過那兩個操作而連續地輸出至第一垂直輸出線1675與第二垂直輸出線1676。
將敘述驅動第三線與第四線的操作。首先，當第三重設信號線1667之電位(RST3)與第四重設信號線1668之電位(RST4)變成高位準，順向偏壓被施於第五光電二極體1652與第七光電二極體1672，使得第五光電二極體1652之陰極之電位與第七光電二極體1672之陰極之電位係分別低於第三重設信號線1667之高位準電位與第四重設信號線1668之高位準電位，差了光電二極體之順向電壓(Vf)。
然後，當第三轉移切換線1753之電位(TRF3)變成高位準，第五轉移電晶體1654與第七轉移電晶體1674導通，使得第二信號電荷儲存部1620之電位(FD2)係相同於第五光電二極體1652之陰極之電位，且第三信號電荷儲存部1630之電位(FD3)係相同於第七光電二極體1672之陰極之電位。然後，當第三重設信號線1667之電位(RST3)與第四重設信號線1668之電位(RST4)變成低位準，光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第五光電二極體1652與第七光電二極體 1672。在此，對應於進入第五光電二極體1652之光的電流流至第五光電二極體1652與第五轉移電晶體1654，且對應於進入第七光電二極體1672之光的電流流至第七光電二極體1672與第七轉移電晶體1674，使得第二信號電荷儲存部1620之電位(FD2)與第三信號電荷儲存部1630之電位(FD3)藉由放電而被降低。當第三轉移切換線1753之電位(TRF3)變成低位準，第五轉移電晶體1654與第七轉移電晶體1674關閉，使得第二信號電荷儲存部1620之電位(FD2)與第三信號電荷儲存部1630之電位(FD3)被保持，因為電流路徑被中斷。該電位通過第二放大器電晶體而輸出至第二垂直輸出線1676，且通過第三放大器電晶體而輸出至第一垂直輸出線1675。
然後，當第三重設信號線1667之電位(RST3)與第四重設信號線1668之電位(RST4)再次變成高位準，順向偏壓被施於第六光電二極體1662與第八光電二極體1682，使得第六光電二極體1662之陰極之電位與第八光電二極體1682之陰極之電位係分別低於第三重設信號線1667之高位準電位與第四重設信號線1668之高位準電位，差了光電二極體之順向電壓(Vf)。
然後，當第四轉移切換線1754之電位(TRF4)變成高位準，第六轉移電晶體1664與第八轉移電晶體1684導通，使得第二信號電荷儲存部1620之電位(FD2)係相同於第六光電二極體1662之陰極之電位，且第三信號電荷儲存部1630之電位(FD3)係相同於第八光電二極體 1682之陰極之電位。然後，當第三重設信號線1667之電位(RST3)與第四重設信號線1668之電位(RST4)變成低位準，該等光電二極體之陽極之電位變成低位準。在此時，逆向偏壓被施於第六光電二極體1662與第八光電二極體1682。在此，對應於進入第六光電二極體1662之光的電流流至第六光電二極體1662與第六轉移電晶體1664，且對應於進入第八光電二極體1682之光的電流流至第八光電二極體1682與第八轉移電晶體1684，使得第二信號電荷儲存部1620之電位(FD2)與第三信號電荷儲存部1630之電位(FD3)藉由放電而被降低。當第四轉移切換線1754之電位(TRF4)變成低位準，第六轉移電晶體1664與第八轉移電晶體1684關閉，使得第二信號電荷儲存部1620之電位(FD2)與第三信號電荷儲存部1630之電位(FD3)被保持，因為電流路徑被中斷。該電位通過第二放大器電晶體而輸出至第二垂直輸出線1676，且通過第三放大器電晶體而輸出至第一垂直輸出線1675。在第三線與第四線之像素的輸出係通過那兩個操作而連續地輸出至第二垂直輸出線1676與第一垂直輸出線1675。之後的操作係相繼地以此方式施行。
圖24例示整個CMOS影像感測器。重設端驅動器電路2020與轉移端驅動器電路2040係設於包含像素部2000之像素矩陣2100的相對側上。該等驅動器電路係設於圖24中之像素矩陣2100的相對側上；然而，該等驅動器電路可僅設於一側。此外，垂直輸出線驅動器電路 2060係設於垂直於佈線的方向中，以從驅動器電路輸出信號。重設端驅動器電路2020與轉移端驅動器電路2040係為用以輸出具有二元值之信號(一低電位與一高電位)的驅動器電路；因此，驅動可用移位暫存器2200與緩衝器電路2300之組合來施行，如圖25所示。這些驅動器電路可使用體電晶體或薄膜電晶體來形成。具體地，這些驅動器電路較佳地係使用包含矽半導體之體電晶體來形成，該矽半導體可用於互補電晶體之形成。
垂直輸出線驅動器電路2060可包含移位暫存器2210、緩衝器電路2310、與類比開關2400，如圖26所示。垂直輸出線2120係以類比開關2400來選擇，且影像信號係輸出至影像輸出線2500。類比開關2400係由移位暫存器2210與緩衝器電路2310來連續地選擇。垂直輸出線驅動器電路2060可使用體電晶體或薄膜電晶體來形成。具體地，垂直輸出線驅動器電路2060較佳地係使用包含矽半導體之體電晶體來形成，該矽半導體可用於互補電晶體之形成。
圖27說明移位暫存器與緩衝器電路之範例。具體地，圖27說明包含時脈化的反相器之移位暫存器2220與包含反相器之緩衝器電路2320的範例。移位暫存器與緩衝器電路並不限於這些電路。此外，重設端驅動器電路2020、轉移端驅動器電路2040、與垂直輸出線驅動器電路2060之結構並不限於上述結構。
任何上述實施例中之固態影像感測器可用於多種電子 裝置中(包含娛樂機)。例如，固態影像感測器可用於一電子裝置中，該電子裝置具有用以獲取影像資料的單元，例如數位攝影機、數位視訊攝影機、行動電話、可攜式遊戲機、或可攜式資訊終端。
此實施例模式可與任何其它實施例組合，此係適宜的。
此申請案係根據在2009年11月6日向日本專利局申請之日本專利申請案(案號2009-255253)，在此藉由參照將整個內容併入。

Claims (10)

  1. 一種半導體裝置，包含：光電轉換元件；第一電晶體，包含通道形成區域，該通道形成區域包含氧化物半導體材料，其中該第一電晶體的源極電極電連接至該光電轉換元件；及第二電晶體，包含通道形成區域，該第二電晶體的通道形成區域包含氧化物半導體材料，其中該第二電晶體的閘極連接至該第一電晶體的汲極，其中該第一電晶體的關閉狀態電流為1×10-13A或更低。
  2. 如申請專利範圍第1項所述之半導體裝置，其中該光電轉換元件包含光二極體。
  3. 如申請專利範圍第1項所述之半導體裝置，其中該第一電晶體的該氧化物半導體材料包含有5×1019/cm3或更低濃度的氫。
  4. 如申請專利範圍第1項所述之半導體裝置，其中該光電轉換元件包含矽。
  5. 如申請專利範圍第1項所述之半導體裝置，其中該第一電晶體的該氧化物半導體材料包含銦、鋅及鎵。
  6. 一種半導體裝置，包含：光電轉換元件；第一電晶體，包含通道形成區域，該通道形成區域包含氧化物半導體材料，其中該第一電晶體的源極電極電連 接至該光電轉換元件；及第二電晶體，其中該第二電晶體的閘極連接至該第一電晶體的汲極，其中該第一電晶體的關閉狀態電流為1×10-13A或更低。
  7. 如申請專利範圍第6項所述之半導體裝置，其中該光電轉換元件包含光二極體。
  8. 如申請專利範圍第6項所述之半導體裝置，其中該第一電晶體的該氧化物半導體材料包含有5×1019/cm3或更低濃度的氫。
  9. 如申請專利範圍第6項所述之半導體裝置，其中該光電轉換元件包含矽。
  10. 如申請專利範圍第6項所述之半導體裝置，其中該第一電晶體的該氧化物半導體材料包含銦、鋅及鎵。
TW105105938A 2009-11-06 2010-10-27 半導體裝置及其操作方法 TWI626735B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009255253 2009-11-06
JP2009-255253 2009-11-06

Publications (2)

Publication Number Publication Date
TW201622127A TW201622127A (zh) 2016-06-16
TWI626735B true TWI626735B (zh) 2018-06-11

Family

ID=43969865

Family Applications (3)

Application Number Title Priority Date Filing Date
TW105105938A TWI626735B (zh) 2009-11-06 2010-10-27 半導體裝置及其操作方法
TW103119537A TWI534998B (zh) 2009-11-06 2010-10-27 半導體裝置及其操作方法
TW099136689A TWI512957B (zh) 2009-11-06 2010-10-27 半導體裝置及其操作方法

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW103119537A TWI534998B (zh) 2009-11-06 2010-10-27 半導體裝置及其操作方法
TW099136689A TWI512957B (zh) 2009-11-06 2010-10-27 半導體裝置及其操作方法

Country Status (5)

Country Link
US (2) US9117713B2 (zh)
JP (11) JP5489955B2 (zh)
KR (3) KR101605984B1 (zh)
TW (3) TWI626735B (zh)
WO (1) WO2011055625A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723652B (zh) * 2019-10-12 2021-04-01 大陸商長江存儲科技有限責任公司 半導體裝置及其製作方法

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011055625A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011077967A1 (en) 2009-12-25 2011-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101613701B1 (ko) 2009-12-25 2016-04-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치의 구동 방법
EP3550604A1 (en) 2009-12-25 2019-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011102205A1 (en) 2010-02-19 2011-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8664658B2 (en) 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9343480B2 (en) 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2012256821A (ja) 2010-09-13 2012-12-27 Semiconductor Energy Lab Co Ltd 記憶装置
KR101843559B1 (ko) 2010-11-05 2018-03-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 기능을 구비한 표시 장치 및 그 구동 방법
US8546732B2 (en) 2010-11-10 2013-10-01 Lam Research Corporation Heating plate with planar heater zones for semiconductor processing
US9048788B2 (en) 2011-05-13 2015-06-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a photoelectric conversion portion
KR102081792B1 (ko) 2011-05-19 2020-02-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 연산회로 및 연산회로의 구동방법
JP6231735B2 (ja) * 2011-06-01 2017-11-15 株式会社半導体エネルギー研究所 半導体装置
JP6024103B2 (ja) * 2011-06-30 2016-11-09 ソニー株式会社 撮像素子、撮像素子の駆動方法、撮像素子の製造方法、および電子機器
KR101900847B1 (ko) * 2011-07-08 2018-09-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2013011844A1 (en) * 2011-07-15 2013-01-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
US9307578B2 (en) 2011-08-17 2016-04-05 Lam Research Corporation System and method for monitoring temperatures of and controlling multiplexed heater array
US10388493B2 (en) 2011-09-16 2019-08-20 Lam Research Corporation Component of a substrate support assembly producing localized magnetic fields
JP6204917B2 (ja) * 2011-10-07 2017-09-27 アプライド マテリアルズ インコーポレイテッドＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ，Ｉｎｃｏｒｐｏｒａｔｅｄ アルゴンガス希釈によるシリコン含有層を堆積するための方法
JP6081171B2 (ja) 2011-12-09 2017-02-15 株式会社半導体エネルギー研究所 記憶装置
US9324589B2 (en) * 2012-02-28 2016-04-26 Lam Research Corporation Multiplexed heater array using AC drive for semiconductor processing
US9541386B2 (en) * 2012-03-21 2017-01-10 Semiconductor Energy Laboratory Co., Ltd. Distance measurement device and distance measurement system
US9208849B2 (en) 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
US8809747B2 (en) 2012-04-13 2014-08-19 Lam Research Corporation Current peak spreading schemes for multiplexed heated array
US9236408B2 (en) 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode
JP5965338B2 (ja) * 2012-07-17 2016-08-03 出光興産株式会社 スパッタリングターゲット、酸化物半導体薄膜及びそれらの製造方法
KR102148549B1 (ko) 2012-11-28 2020-08-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US8962377B2 (en) * 2012-12-13 2015-02-24 Cbrite Inc. Pixelated imager with motfet and process
US9379138B2 (en) 2013-07-19 2016-06-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device with drive voltage dependent on external light intensity
KR20150091900A (ko) * 2014-02-04 2015-08-12 주식회사 레이언스 이미지센서 및 이의 제조방법
KR102528615B1 (ko) * 2014-03-13 2023-05-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TWI656631B (zh) * 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
US9674470B2 (en) 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
KR102380829B1 (ko) * 2014-04-23 2022-03-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
KR102418666B1 (ko) 2014-05-29 2022-07-11 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법
KR102419715B1 (ko) 2014-06-09 2022-07-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TWI757788B (zh) 2014-06-27 2022-03-11 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
JP6581825B2 (ja) * 2014-07-18 2019-09-25 株式会社半導体エネルギー研究所 表示システム
US11027684B2 (en) 2015-01-27 2021-06-08 Semiconductor Energy Laboratory Co., Ltd. Occupant protection device
TWI792065B (zh) * 2015-01-30 2023-02-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置
CN106033731B (zh) * 2015-03-13 2019-11-05 联华电子股份有限公司 半导体元件及其制作方法
US9685476B2 (en) 2015-04-03 2017-06-20 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2016170442A1 (en) 2015-04-22 2016-10-27 Semiconductor Energy Laboratory Co., Ltd. Imaging device, method for driving imaging device, and electronic device
JP6986831B2 (ja) 2015-07-17 2021-12-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US10163948B2 (en) 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
KR102660456B1 (ko) * 2015-09-10 2024-04-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
KR102458660B1 (ko) 2016-08-03 2022-10-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
KR20180030286A (ko) 2016-09-12 2018-03-22 삼성디스플레이 주식회사 테스트부를 갖는 표시장치
JP2018093297A (ja) * 2016-11-30 2018-06-14 キヤノン株式会社 光電変換装置、撮像システム
US10714400B2 (en) 2017-08-30 2020-07-14 Micron Technology, Inc. Methods of forming semiconductor structures comprising thin film transistors including oxide semiconductors
WO2019050024A1 (ja) * 2017-09-11 2019-03-14 パナソニックＩｐマネジメント株式会社 距離測定方法および距離測定装置
JPWO2021048669A1 (zh) * 2019-09-11 2021-03-18

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593320A (en) * 1984-03-23 1986-06-03 Jun-Ichi Nishizawa Two-dimensional solid-state image pickup device
US7459760B2 (en) * 2006-07-10 2008-12-02 Canon Kabushiki Kaisha Photoelectric conversion device and image pickup system with photoelectric conversion device
US20090065771A1 (en) * 2006-03-17 2009-03-12 Canon Kabushiki Kaisha Field effect transistor using oxide film for channel and method of manufacturing the same

Family Cites Families (165)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH02208974A (ja) * 1989-02-09 1990-08-20 Hitachi Ltd 固体撮像装置
JPH04257263A (ja) 1991-02-12 1992-09-11 Matsushita Electric Ind Co Ltd 固体撮像装置
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JPH0864795A (ja) 1994-08-19 1996-03-08 Fuji Xerox Co Ltd 薄膜トランジスタ及びイメージセンサ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0757475B1 (en) 1995-08-02 2004-01-21 Canon Kabushiki Kaisha Solid-state image sensing device with common output line
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3410976B2 (ja) * 1998-12-08 2003-05-26 インターナショナル・ビジネス・マシーンズ・コーポレーション 薄膜及びバルク・シリコン・トランジスタを組み合わせる併合化論理及びメモリ集積回路チップとその形成方法
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6960817B2 (en) 2000-04-21 2005-11-01 Canon Kabushiki Kaisha Solid-state imaging device
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3899236B2 (ja) * 2001-02-16 2007-03-28 シャープ株式会社 イメージセンサの製造方法
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP2002353431A (ja) * 2001-05-22 2002-12-06 Canon Inc 光電変換装置及びその製造方法
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4115128B2 (ja) * 2001-12-26 2008-07-09 キヤノン株式会社 光電変換装置及び画像形成システム
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
JP2003258227A (ja) 2002-02-27 2003-09-12 Canon Inc 放射線検出装置及びその製造方法
JP2003264273A (ja) * 2002-03-08 2003-09-19 Canon Inc 放射線検出装置
US7049190B2 (en) * 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4304927B2 (ja) * 2002-07-16 2009-07-29 ソニー株式会社 固体撮像素子及びその製造方法
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7115923B2 (en) * 2003-08-22 2006-10-03 Micron Technology, Inc. Imaging with gate controlled charge storage
US7253392B2 (en) * 2003-09-08 2007-08-07 Micron Technology, Inc. Image sensor with photo diode gate
JP4578792B2 (ja) * 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
US7332786B2 (en) * 2003-11-26 2008-02-19 Micron Technology, Inc. Anti-blooming storage pixel
JP2005228997A (ja) * 2004-02-13 2005-08-25 Matsushita Electric Ind Co Ltd 固体撮像装置およびその製造方法
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7427776B2 (en) * 2004-10-07 2008-09-23 Hewlett-Packard Development Company, L.P. Thin-film transistor and methods
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
EP2453480A2 (en) * 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
JP2006165530A (ja) * 2004-11-10 2006-06-22 Canon Inc センサ及び非平面撮像装置
JP5138163B2 (ja) 2004-11-10 2013-02-06 キヤノン株式会社 電界効果型トランジスタ
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP5126730B2 (ja) * 2004-11-10 2013-01-23 キヤノン株式会社 電界効果型トランジスタの製造方法
KR100911698B1 (ko) * 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
RU2358354C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI481024B (zh) * 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
JP4224036B2 (ja) * 2005-03-17 2009-02-12 富士通マイクロエレクトロニクス株式会社 フォトダイオード領域を埋め込んだイメージセンサ及びその製造方法
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
JP4459099B2 (ja) * 2005-03-18 2010-04-28 キヤノン株式会社 固体撮像装置及びカメラ
WO2006105077A2 (en) * 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) * 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) * 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998374A3 (en) * 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP4720414B2 (ja) 2005-10-06 2011-07-13 日本ビクター株式会社 固体撮像素子及びその製造方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP4752447B2 (ja) * 2005-10-21 2011-08-17 ソニー株式会社 固体撮像装置およびカメラ
CN101667544B (zh) * 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
JP4777772B2 (ja) * 2005-12-28 2011-09-21 富士通セミコンダクター株式会社 半導体撮像装置
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4894275B2 (ja) * 2006-01-20 2012-03-14 ソニー株式会社 固体撮像装置
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
US7419844B2 (en) * 2006-03-17 2008-09-02 Sharp Laboratories Of America, Inc. Real-time CMOS imager having stacked photodiodes fabricated on SOI wafer
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP5127183B2 (ja) 2006-08-23 2013-01-23 キヤノン株式会社 アモルファス酸化物半導体膜を用いた薄膜トランジスタの製造方法
US7663165B2 (en) * 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
JP4479736B2 (ja) * 2007-03-02 2010-06-09 ソニー株式会社 撮像装置およびカメラ
US7916195B2 (en) * 2006-10-13 2011-03-29 Sony Corporation Solid-state imaging device, imaging apparatus and camera
JP5116290B2 (ja) 2006-11-21 2013-01-09 キヤノン株式会社 薄膜トランジスタの製造方法
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP2008198648A (ja) 2007-02-08 2008-08-28 Toshiba Corp Ｘ線撮像装置
TWI478347B (zh) 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
WO2008117739A1 (ja) * 2007-03-23 2008-10-02 Idemitsu Kosan Co., Ltd. 半導体デバイス、多結晶半導体薄膜、多結晶半導体薄膜の製造方法、電界効果型トランジスタ、及び、電界効果型トランジスタの製造方法
WO2008126879A1 (en) 2007-04-09 2008-10-23 Canon Kabushiki Kaisha Light-emitting apparatus and production method thereof
JP5197058B2 (ja) 2007-04-09 2013-05-15 キヤノン株式会社 発光装置とその作製方法
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) * 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5361249B2 (ja) * 2007-05-31 2013-12-04 キヤノン株式会社 酸化物半導体を用いた薄膜トランジスタの製造方法
US7759628B2 (en) 2007-06-22 2010-07-20 Seiko Epson Corporation Detection device and electronic apparatus having plural scanning lines, detection lines, power supply lines and plural unit circuits arranged on a substrate
JP5109687B2 (ja) 2007-06-22 2012-12-26 セイコーエプソン株式会社 検出装置及び電子機器
KR20090002841A (ko) 2007-07-04 2009-01-09 삼성전자주식회사 산화물 반도체, 이를 포함하는 박막 트랜지스터 및 그 제조방법
JP5151375B2 (ja) 2007-10-03 2013-02-27 ソニー株式会社 固体撮像装置およびその製造方法および撮像装置
KR20090040158A (ko) * 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP5292787B2 (ja) * 2007-11-30 2013-09-18 ソニー株式会社 固体撮像装置及びカメラ
KR101518091B1 (ko) * 2007-12-13 2015-05-06 이데미쓰 고산 가부시키가이샤 산화물 반도체를 이용한 전계 효과형 트랜지스터 및 그 제조방법
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
WO2009081796A1 (ja) 2007-12-20 2009-07-02 Konica Minolta Holdings, Inc. 電子デバイスおよび電子デバイスの製造方法
WO2009084537A1 (ja) 2007-12-27 2009-07-09 Nippon Mining & Metals Co., Ltd. ａ－ＩＧＺＯ酸化物薄膜の製造方法
JP5061915B2 (ja) 2008-01-18 2012-10-31 ソニー株式会社 固体撮像素子及び撮像装置
WO2009093625A1 (ja) * 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5038188B2 (ja) 2008-02-28 2012-10-03 キヤノン株式会社 撮像装置及びそれを用いた撮像システム
US8709855B2 (en) * 2008-06-05 2014-04-29 International Business Machines Corporation Intralevel conductive light shield
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR101776955B1 (ko) * 2009-02-10 2017-09-08 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP4835710B2 (ja) * 2009-03-17 2011-12-14 ソニー株式会社 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、及び電子機器
JP4499819B2 (ja) * 2009-04-23 2010-07-07 国立大学法人東北大学 固体撮像装置
KR101584664B1 (ko) * 2009-05-08 2016-01-13 삼성전자주식회사 씨모스 이미지 센서
KR102377866B1 (ko) * 2009-10-21 2022-03-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 아날로그 회로 및 반도체 장치
WO2011048968A1 (en) * 2009-10-21 2011-04-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2011055625A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and operating method thereof
WO2011055626A1 (en) * 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US9236408B2 (en) * 2012-04-25 2016-01-12 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor device including photodiode

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4593320A (en) * 1984-03-23 1986-06-03 Jun-Ichi Nishizawa Two-dimensional solid-state image pickup device
US20090065771A1 (en) * 2006-03-17 2009-03-12 Canon Kabushiki Kaisha Field effect transistor using oxide film for channel and method of manufacturing the same
US7459760B2 (en) * 2006-07-10 2008-12-02 Canon Kabushiki Kaisha Photoelectric conversion device and image pickup system with photoelectric conversion device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI723652B (zh) * 2019-10-12 2021-04-01 大陸商長江存儲科技有限責任公司 半導體裝置及其製作方法

Also Published As

Publication number Publication date
JP6879646B2 (ja) 2021-06-02
JP6964165B2 (ja) 2021-11-10
KR101952065B1 (ko) 2019-02-25
US20110108706A1 (en) 2011-05-12
TW201436189A (zh) 2014-09-16
JP2022032053A (ja) 2022-02-24
KR20120093947A (ko) 2012-08-23
JP2011119710A (ja) 2011-06-16
JP2022033158A (ja) 2022-02-28
JP6976478B1 (ja) 2021-12-08
JP2015111727A (ja) 2015-06-18
JP5489955B2 (ja) 2014-05-14
TWI534998B (zh) 2016-05-21
JP6435394B2 (ja) 2018-12-05
JP2019024126A (ja) 2019-02-14
JP2014112720A (ja) 2014-06-19
TW201143047A (en) 2011-12-01
JP7349485B2 (ja) 2023-09-22
TW201622127A (zh) 2016-06-16
TWI512957B (zh) 2015-12-11
JP6246278B2 (ja) 2017-12-13
JP5701417B2 (ja) 2015-04-15
US20140246670A1 (en) 2014-09-04
JP5980356B2 (ja) 2016-08-31
JP2023164550A (ja) 2023-11-10
US9905596B2 (en) 2018-02-27
JP2018041975A (ja) 2018-03-15
US9117713B2 (en) 2015-08-25
JP2016189490A (ja) 2016-11-04
JP2022002329A (ja) 2022-01-06
KR101810254B1 (ko) 2017-12-18
WO2011055625A1 (en) 2011-05-12
KR20140082844A (ko) 2014-07-02
KR20170139697A (ko) 2017-12-19
JP6993535B1 (ja) 2022-02-03
JP2020170869A (ja) 2020-10-15
KR101605984B1 (ko) 2016-03-23

Similar Documents

Publication Publication Date Title
JP7349485B2 (ja) イメージセンサ
US9773814B2 (en) Semiconductor device

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees