TWI792065B - 成像裝置及電子裝置 - Google Patents

成像裝置及電子裝置 Download PDF

Info

Publication number
TWI792065B
TWI792065B TW109134622A TW109134622A TWI792065B TW I792065 B TWI792065 B TW I792065B TW 109134622 A TW109134622 A TW 109134622A TW 109134622 A TW109134622 A TW 109134622A TW I792065 B TWI792065 B TW I792065B
Authority
TW
Taiwan
Prior art keywords
transistor
layer
oxide semiconductor
wiring
semiconductor layer
Prior art date
Application number
TW109134622A
Other languages
English (en)
Other versions
TW202105707A (zh
Inventor
黒川義元
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202105707A publication Critical patent/TW202105707A/zh
Application granted granted Critical
Publication of TWI792065B publication Critical patent/TWI792065B/zh

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H01L27/14616Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14618Containers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • H01L27/14658X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663Indirect radiation imagers, e.g. using luminescent members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14665Imagers using a photoconductor layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14696The active layers comprising only AIIBVI compounds, e.g. CdS, ZnS, CdTe
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14625Optical elements or arrangements associated with the device
    • H01L27/14627Microlenses
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14641Electronic components shared by two or more pixel-elements, e.g. one amplifier shared by two pixel elements

Abstract

本發明的一個實施例提供一種在低照度下也能夠進行成像的高靈敏度的成像裝置。光電轉換元件中的一個電極與第一電晶體的源極電極和汲極電極中的一個以及第三電晶體的源極電極和汲極電極中的一個電連接。第一電晶體的源極電極和汲極電極中的另一個與第二電晶體的閘極電極電連接,光電轉換元件中的另一個電極與第一佈線電連接。第一電晶體的閘極電極與第二佈線電連接。在供應到第一佈線的電位為HVDD時,供應到第二佈線的電位的最大值小於HVDD。

Description

成像裝置及電子裝置
本發明的一個實施例係關於一種使用氧化物半導體的成像裝置。
注意,本發明的一個實施例不侷限於上述技術領域。本說明書等所公開的發明的一個實施例的技術領域係關於一種物體、方法或製造方法。本發明的一個實施例係關於一種製程(process)、機器(machine)、產品(manufacture)或者組成物(composition of matter)。具體地,本說明書所公開的本發明的一個實施例的技術領域的範例包括半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、成像裝置、這些裝置的驅動方法或者這些裝置的製造方法。
本說明書等中的半導體裝置通常是指藉由利用半導體特性而能夠工作的所有裝置。電晶體及半導體電路為半導體裝置的實施例。在某些情況下,儲存裝置、顯示裝置、成像裝置或電子裝置包括半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及顯示裝置等的電子裝置。作為可以應用於電晶體的半導體材料,矽基半導體被周知。作為其他材料,氧化物半導體受到注目。
例如,公開了使用氧化鋅或In-Ga-Zn基氧化物半導體作為氧化物半導體來製造電晶體的技術(參照專利文獻1及專利文獻2)。
專利文獻3公開了一種成像裝置,其中在像素電路的一部分中使用包含氧化物半導體並具有極低的關態電流(off-state current)的電晶體,且在週邊電路中使用能夠製造互補金屬氧化物半導體(CMOS)電路的包含矽的電晶體。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-096055號公報
[專利文獻3]日本專利申請公開第2011-119711號公報
為了得到高解析度的影像,需要包括高度集成的像素陣列的影像感測器。為了高度集成像素,需要縮小每一個像素的面積。
當縮小像素的面積時,必須縮小該像素所包 括的光電轉換元件的受光部面積。當縮小光電轉換元件的受光部面積時,對光的靈敏度降低,因此有時難以在低照度下進行成像。
本發明的一個實施例的目的是:提供一種在低照度下容易進行成像的成像裝置。本發明的一個實施例的另一目的是:提供一種低功耗的成像裝置。本發明的一個實施例的另一目的是:提供一種適合於高速操作的成像裝置。本發明的一個實施例的另一目的是:提供一種高解析度的成像裝置。本發明的一個實施例的另一目的是:提供一種高度集成的成像裝置。本發明的一個實施例的另一目的是:提供一種動態範圍寬的成像裝置。本發明的一個實施例的另一目的是:提供一種能夠在寬的溫度範圍中使用的成像裝置。本發明的一個實施例的另一目的是:提供一種高孔徑比的成像裝置。本發明的一個實施例的另一目的是:提供一種高可靠性的成像裝置。本發明的一個實施例的另一目的是:提供一種新穎的成像裝置等。本發明的一個實施例的另一目的是:提供一種新穎的半導體裝置等。
這些目的之記載並不妨礙其他目的之存在。在本發明的一個實施例方式中,並不需要達到所有上述目的。可從說明書、圖式以及申請專利範圍等的記載顯而易見並得到其他的目的。
本發明的一個實施例係關於一種在低照度下也能夠進行成像的高靈敏度的成像裝置。
本發明的一個實施例是一種成像裝置,包括:第一電晶體、第二電晶體、第三電晶體、第四電晶體以及光電轉換元件。光電轉換元件中的一個電極與第一電晶體的源極電極和汲極電極中的一個電連接。光電轉換元件中的該一個電極與第三電晶體的源極電極和汲極電極中的一個電連接。第一電晶體的源極電極和汲極電極中的另一個與第二電晶體的閘極電極電連接。第二電晶體的源極電極和汲極電極中的一個與第四電晶體的源極電極和汲極電極中的一個電連接。光電轉換元件中的另一個電極與第一佈線電連接。第一電晶體的閘極電極與第二佈線電連接。當供應到第一佈線的電位為HVDD時,供應到第二佈線的電位的最大值小於HVDD。
在上述結構中,第二電晶體的源極和汲極中的另一個與第三佈線電連接。當供應到第一佈線的電位為HVDD,供應到第三佈線的電位為VDD,且HVDD大於VDD時,供應到第二佈線的電位的最大值可以為VDD。
第一電晶體和第三電晶體都可以在活性層中包括氧化物半導體。該氧化物半導體較佳為包括In、Zn及M(M為Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
第二電晶體和第四電晶體都可以在活性層或活性區域中包括矽。
依據本發明的一個實施例,可以提供一種在低照度下容易進行成像的成像裝置。可以提供一種低功耗的成像裝置。可以提供一種適合於高速操作的成像裝置。可以提供一種高解析度的成像裝置。可以提供一種高度集成的成像裝置。可以提供一種動態範圍寬的成像裝置。可以提供一種能夠在寬的溫度範圍中使用的成像裝置。可以提供一種高孔徑比的成像裝置。可以提供一種高可靠性的成像裝置。可以提供一種新穎的成像裝置等。可以提供一種新穎的半導體裝置等。
注意,本發明的一個實施例不侷限於上述效果。例如,本發明的一個實施例根據情況或狀況而可能產生其他的效果。此外,本發明的一個實施例根據情況或狀況而可能不產生上述效果。
11:成像操作
12:資料保持操作
13:讀出操作
30:矽基板
31:電晶體
32:電晶體
35:活性層
41:電晶體
42:電晶體
51:電晶體
52:電晶體
53:電晶體
54:電晶體
55:電晶體
56:高電壓電源
57:電容器
58:電容器
60:光電轉換元件
61:光電轉換層
62:透光導電層
63:半導體層
64:半導體層
65:半導體層
66:電極
66a:導電層
66b:導電層
67:分隔壁
71:佈線
72:佈線
72a:導電層
72b:導電層
73:佈線
75:佈線
76:佈線
77:佈線
78:佈線
79:佈線
80:絕緣層
81:導電體
82:絕緣層
82a:絕緣層
82b:絕緣層
83:絕緣層
88:佈線
93:佈線
96:佈線
99:佈線
101:電晶體
102:電晶體
103:電晶體
104:電晶體
105:電晶體
106:電晶體
107:電晶體
108:電晶體
109:電晶體
110:電晶體
111:電晶體
112:電晶體
115:基板
120:絕緣層
130:氧化物半導體層
130a:氧化物半導體層
130b:氧化物半導體層
130c:氧化物半導體層
140:導電層
141:導電層
142:導電層
150:導電層
151:導電層
152:導電層
160:絕緣層
170:導電層
171:導電層
172:導電層
173:導電層
175:絕緣層
180:絕緣層
231:區域
232:區域
233:區域
331:區域
332:區域
333:區域
334:區域
335:區域
901:外殼
902:外殼
903:顯示部
904:顯示部
905:麥克風
906:揚聲器
907:操作鍵
908:觸控筆
909:相機
911:外殼
912:顯示部
919:相機
931:外殼
932:顯示部
933:腕帶
939:相機
951:外殼
952:顯示部
954:揚聲器
955:按鈕
956:輸入輸出端子
957:麥克風
959:相機
961:外殼
962:快門按鈕
963:麥克風
965:透鏡
967:發光部
971:外殼
972:外殼
973:顯示部
974:操作鍵
975:透鏡
976:連接部
1100:層
1200:層
1400:層
1500:繞射光柵
1600:層
2500:絕緣層
2510:遮光層
2520:有機樹脂層
2530:濾色片
2530a:濾色片
2530b:濾色片
2530c:濾色片
2540:微透鏡陣列
2550:光學轉換層
2560:絕緣層
在圖式中:
圖1是說明像素電路的圖;
圖2是示出OS電晶體的Id-Vg特性的圖;
圖3是示出OS電晶體的耐壓特性的圖;
圖4是示出OS電晶體的耐壓特性的圖;
圖5是示出OS電晶體的耐壓特性的圖;
圖6是說明成像的操作的時序圖;
圖7A至圖7H是說明像素電路的電路圖;
圖8是說明像素電路的電路圖;
圖9A至圖9C是說明成像裝置的結構的剖面圖;
圖10A和圖10B是說明全域快門系統及滾動快門系統的操作的圖;
圖11A至圖11D是說明光電轉換元件的連接的剖面圖;
圖12A和圖12B是說明光電轉換元件的連接的剖面圖;
圖13是說明成像裝置的結構的剖面圖;
圖14A至圖14F是說明光電轉換元件的連接的剖面圖;
圖15是說明成像裝置的結構的剖面圖;
圖16A至圖16C是說明成像裝置的結構的剖面圖及電路圖;
圖17是說明成像裝置的結構的剖面圖;
圖18A至圖18C是說明成像裝置的結構的剖面圖;
圖19是說明成像裝置的結構的剖面圖;
圖20是說明成像裝置的結構的剖面圖;
圖21是說明成像裝置的結構的剖面圖;
圖22是說明成像裝置的結構的剖面圖;
圖23A1、圖23A2、圖23A3、圖23B1、圖23B2以及圖23B3是說明彎曲的成像裝置的圖;
圖24A至圖24F是說明電晶體的俯視圖及剖面圖;
圖25A至圖25F是說明電晶體的俯視圖及剖面圖;
圖26A至圖26D是說明電晶體在通道寬度方向上的 剖面的圖;
圖27A至圖27F是說明電晶體在通道長度方向上的剖面的圖;
圖28A至圖28E是說明半導體層的俯視圖及剖面圖;
圖29A至圖29F是說明電晶體的俯視圖及剖面圖;
圖30A至圖30F是說明電晶體的俯視圖及剖面圖;
圖31A至圖31D是說明電晶體在通道寬度方向上的剖面的圖;
圖32A至圖32F是說明電晶體在通道長度方向上的剖面的圖;
圖33A至圖33C是說明電晶體的俯視圖;
圖34A至圖34F是說明電子裝置的圖;
圖35是說明像素電路的圖;
圖36是說明像素電路的圖;
圖37A和圖37B是說明像素電路的圖;
圖38是說明像素電路的圖。
參照圖式對實施例進行詳細說明。注意,本發明不侷限於以下的說明。所屬技術領域的通常知識者可以很容易地理解一個事實就是,本發明的方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此,本發明不應該被解釋為僅限定於以 下所示的實施例的記載內容中。在下面所說明的發明的結構中,在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分,而省略其重複說明。在某些情況下,在不同的圖式以不同的影線圖案標示相同的元件,或者省略影線圖案。
例如,在本說明書等中,當明確地記載為“X與Y連接”時,意味著如下情況:X與Y電連接;X與Y在功能上連接;X與Y直接連接。因此,不侷限於規定的連接關係(例如,圖式或文中所示的連接關係等),圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡,X和Y各為物件(例如,裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
作為X與Y直接連接的情況的一個例子,可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等),並且X與Y沒有藉由能夠電連接X與Y的元件連接的情況。
作為X與Y電連接的情況的一個例子,例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容器、電感器、電阻器、二極體、顯示元件、發光元件及負載等)。注意,開關具有控制開啟和關閉的功能。換言之,藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使 電流流過。或者,開關具有選擇並切換電流路徑的功能。注意,X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子,例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如,邏輯電路(如反相器、NAND電路或NOR電路等)、信號轉換電路(如D/A轉換電路、A/D轉換電路、伽瑪校正電路等)、電位位準轉換電路(如電源電路(例如,升壓電路或降壓電路)或用於改變信號的電位位準的位準轉移電路)、電壓源、電流源、切換電路、放大電路(如能夠增大信號振幅或電流量等的電路、運算放大器、差動放大器電路、源極隨耦電路或緩衝電路等)、信號產生電路、記憶體電路或控制電路)。注意,例如,即使在X與Y之間夾有其他電路,當從X輸出的信號傳送到Y時,也可以說X與Y在功能上是連接著的。另外,X與Y在功能上連接的情況包括X與Y直接連接的情況及X與Y電連接的情況。
注意,當明確地記載為“X與Y電連接”時,在本說明書等中意味著如下情況:X與Y電連接(亦即,以中間夾有其他元件或其他電路的方式連接X與Y);X與Y在功能上連接(亦即,以中間夾有其他電路的方式在功能上連接X與Y);X與Y直接連接(亦即,以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即,在本說明書等中,當明確地記載為“X與Y電連接”時與只明 確地記載為“X與Y連接”時的情況相同。
例如,在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接,電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下或在電晶體的源極(或第一端子等)與Z1的一部分直接連接,Z1的另一部分與X直接連接,同時電晶體的汲極(或第二端子等)與Z2的一部分直接連接,Z2的另一部分與Y直接連接的情況下,可以表示為如下。
例如,可以表示為「X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接,以及X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依此順序互相電連接」、「電晶體的源極(或第一端子等)與X電連接,電晶體的汲極(或第二端子等)與Y電連接,以及X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依此順序互相電連接」、以及「X藉由電晶體的源極(或第一端子等)及汲極(或第二端子等)與Y電連接,以及X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依此順序連接」。藉由使用與上述範例相同的表示方法規定電路結構中的連接順序,可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
作為其他表示方法,例如可以表示為「電晶體的源極(或第一端子等)至少經過第一連接路徑與X電 連接,該第一連接路徑不具有第二連接路徑,該第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑,Z1在該第一連接路徑上,電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接,該第三連接路徑不具有該第二連接路徑,及Z2在該第三連接路徑上」。也可以表示為「電晶體的源極(或第一端子等)至少經過第一連接路徑上的Z1與X電連接,該第一連接路徑不具有第二連接路徑,該第二連接路徑具有經由電晶體的連接路徑,電晶體的汲極(或第二端子等)至少經過第三連接路徑上的Z2與Y電連接,該第三連接路徑不具有該第二連接路徑」。也可以表示為「電晶體的源極(或第一端子等)至少經過第一電路徑上的Z1與X電連接,該第一電路徑不具有第二電路徑,該第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑,電晶體的汲極(或第二端子等)至少經過第三電路徑上的Z2與Y電連接,該第三電路徑不具有第四電路徑,該第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑」。藉由使用與上述範例同樣的表示方法規定電路結構中的連接路徑,可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意,這些表示方法只是範例而已,不侷限於上述表示方法。在此,X、Y、Z1及Z2各表示物件 (例如,裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
即使圖式示出在電路圖上獨立的組件彼此電連接,也有一個組件兼有多個組件的功能的情況。例如,當佈線的一部分被用作電極時,一個導電膜用作為佈線和電極。因此,本說明書中的“電連接”一詞亦指這種一個導電膜兼有多個組件的功能的情況。
注意,根據情況或狀態,可以互相調換“膜”和“層”這兩個詞。例如,有時可以將“導電層”調換為“導電膜”。此外,有時可以將“絕緣膜”調換為“絕緣層”。
注意,一般而言,電位(電壓)是相對的,且是根據相對於特定電位之量決定。因此,在記載為“接地”、“GND”等的情況下,電位也不必須侷限於0V。例如,也有以電路中的最低電位為基準而定義“接地”或“GND”的情況。或者,也有以電路中的中間電位為基準而定義“接地”或“GND”的情況。在該情況下,以該電位為基準規定正電位及負電位。
實施例1
在本實施例中,參照圖式說明本發明的一個實施例的成像裝置。
圖1是說明可以用於本發明的一個實施例的成像裝置的像素電路的圖。該像素電路包括電晶體51、 電晶體52、電晶體53、電晶體54以及光電轉換元件60。
光電轉換元件60中的一個電極與電晶體51的源極電極和汲極電極中的一個電連接。光電轉換元件60中的一個電極與電晶體53的源極電極和汲極電極中的一個電連接。電晶體51的源極電極和汲極電極中的另一個與電晶體52的閘極電極電連接。電晶體52的源極電極和汲極電極中的一個與電晶體54的源極電極和汲極電極中的一個電連接。
光電轉換元件60中的另一個電極與佈線72(HVDD)電連接。電晶體51的閘極電極與佈線75(TX)電連接。電晶體52的源極電極和汲極電極中的另一個與佈線79(VDD)電連接。電晶體53的閘極電極與佈線76(RS)電連接。電晶體53的源極電極和汲極電極中的另一個與佈線73(GND)電連接。電晶體54的源極電極和汲極電極中的另一個與佈線71(OUT)電連接。電晶體54的閘極電極與佈線78(SE)電連接。佈線72(HVDD)與高電壓電源56中的一個端子電連接。高電壓電源56中的另一個端子與佈線77(GND)電連接。
佈線71(OUT)可以具有從像素輸出信號的輸出線的功能。可以將佈線73(GND)、佈線77(GND)、佈線79(VDD)用作電源線。例如,可以將佈線73(GND)及佈線77(GND)用作低電位電源線,而可以將佈線79(VDD)用作高電位電源線。可以將佈 線75(TX)、佈線76(RS)及佈線78(SE)用作控制各電晶體的開啟和關閉的信號線。
注意,可以設置佈線73(GND)及佈線77(GND)作為一個佈線。另外,該兩個佈線的電位只要是充分地低於供應到佈線79(VDD)的電位,就不侷限於GND。
當施加作為高電壓的電位HVDD時,光電轉換元件60呈現光電特性。注意在本實施例中,電位HVDD大於施加到佈線79(VDD)的電位VDD。作為光電轉換元件60,較佳為使用由產生雪崩電荷倍增(avalanche charge multiplication)的材料形成的光電轉換元件,以提高低照度下的光檢測靈敏度。為產生雪崩電荷倍增而需要較高的電壓(HVDD)。因此,高電壓電源56能夠供應HVDD,而HVDD藉由佈線72(HVDD)被供應到光電轉換元件60中的另一個電極。
可以將電晶體51用作用來將回應於光電轉換元件60的輸出而改變的電荷累積部(NR)的電位傳送到電荷累積部(ND)的傳送電晶體。可以將電晶體53用作使電荷累積部(NR)及電荷累積部(ND)的電位初始化的重設電晶體。可以將電晶體52用作輸出根據電荷累積部(ND)的電位的信號的放大電晶體。可以將電晶體54用作選擇讀出信號的像素的選擇電晶體。
當對光電轉換元件60施加高電壓時,與光電轉換元件60連接的電晶體需要耐受高電壓。作為該高耐 受電壓的電晶體,例如可以使用將氧化物半導體用於活性層的電晶體(以下稱為OS電晶體)等。明確而言,作為電晶體51及電晶體53,較佳為適用OS電晶體。
在此,圖2示出一種OS電晶體的靜態特性(汲極電壓(Vd)=0.1V及3.3V),在該OS電晶體中,通道長度L/通道寬度W=0.35μm/0.8μm,且閘極絕緣膜厚度(由轉換而得)為20nm(物理膜厚度為31nm)。圖3示出該電晶體中的閘極電壓(Vg)=0V,源極電壓(Vs)=0V時的汲極擊穿電壓特性。圖4示出Vs=Vd=0V時的該電晶體的正電壓下的閘極擊穿電壓特性。圖5示出Vs=Vd=0V時的該電晶體的負電壓下的閘極擊穿電壓特性。由圖2至圖5可知,OS電晶體具有高耐受電壓的電特性。
因為OS電晶體是寬能帶間隙(>3.0eV)半導體,所以汲極耐壓依賴於閘極絕緣膜的膜厚度,而不依賴於接面耐受電壓(junction withstand voltage)。另一方面,因為在OS電晶體中不容易產生短通道效果,所以使閘極絕緣膜變厚來提高汲極耐壓且可以容易得到常關閉的電晶體特性。可知OS電晶體對光電轉換元件的雪崩電荷倍增所需的超過20V的偏壓具有耐性。注意,OS電晶體的故障模式為絕緣擊穿。
注意,本說明書中所示的高耐受電壓的電晶體是指具有不被電損壞地耐受所希望的高電壓的電特性的電晶體。例如,在高耐受電壓的電晶體中:在將GND供 應到源極電極及汲極電極時能夠不損壞地對閘極電極施加所希望的高電壓。或者,在將GND供應到源極電極及閘極電極時能夠不損壞地對汲極電極施加所希望的高電壓。或者,在將GND供應到源極電極且將VDD供應到閘極電極時能夠不損壞地對汲極電極施加所希望的高電壓。
雖然在電晶體51及電晶體53中開關特性是優先的,但是在電晶體52中放大特性是優先的,因此較佳為使用通態電流高的電晶體。由此,作為電晶體52較佳為適用將矽用於活性層或活性區域的電晶體(下面稱為Si電晶體)。
注意,電荷累積部(NR)的最大電位可能為HVDD。但是在作為電晶體51使用n通道型電晶體時,電荷累積部(ND)的電位不大於施加到電晶體51的閘極電極的最大電位。更正確地說,該電荷累積部(ND)的電位不大於比施加到電晶體51的閘極電極的最大電位小電晶體51的臨界電壓(V th)的電位。例如,即使電荷累積部(NR)的電位為HVDD,在施加到佈線75(TX)的最大電位為VDD的情況下,電荷累積部(ND)的最大電位也為VDD。進一步正確地說,該電荷累積部(ND)的電位為VDD-V th。注意,在下面的說明中,將電晶體51的V th認為低電壓,而在描述電荷累積部(ND)的電位時省略關於該V th的記載。
也就是說,如果電晶體51為常關閉的,則低於電位HVDD的電位VDD成為讀出用電源電壓。由此, 電晶體52的閘極電極不被施加高電壓,因此即使作為電晶體52使用包括薄的閘極絕緣膜並耐壓較不大的Si電晶體也不發生問題。
藉由使電晶體51至電晶體54具有上述結構,可以製造低照度下的光檢測靈敏度高且能夠輸出噪音少的信號的成像裝置。此外,因為成像裝置具有高光檢測靈敏度,所以可以縮短提取光所需的時間而高速地進行成像。
接著,參照圖6的時序圖來說明像素的操作。注意,在下面說明的一個操作範例中,對連接到電晶體53的閘極電極的佈線76(RS)供應HVDD的電位作為“H”電位,而供應GND的電位作為“L”電位。此外,對連接到電晶體51的閘極電極的佈線75(TX)供應VDD的電位作為“H”電位,而供應GND的電位作為“L”電位。更進一步地,對連接到電晶體52的源極電極的佈線79(VDD)供應VDD。注意,也可以對各佈線供應上述以外的電位。
首先,若將佈線76(RS)設定為“H”並將佈線75(TX)設定為“H”,將電荷累積部(NR)及電荷累積部(ND)的電位各設定為重設電位(GND)(即,重設操作)。注意,在重設操作時,也可以對佈線76(RS)供應VDD作為“H”電位。
接著,若將使佈線76(RS)設定為“L”,並使佈線75(TX)設定為“L”,電荷累積部(NR)的 電位改變(即,累積操作)。電荷累積部(NR)的電位根據入射到光電轉換元件60的光的強度從GND改變至最大值的HVDD。
若在累積操作之後,將佈線75(TX)設定為“H”,電荷累積部(NR)的電荷被傳送到電荷累積部(ND)(即,傳送操作)。
雖然在累積操作中,電荷累積部(NR)的電位根據入射到光電轉換元件60的光的強度改變,但是電晶體51的閘極電極被供應VDD,所以在電荷累積部(ND)的電位到達VDD時,電晶體51成為關閉狀態。由此,電荷累積部(ND)的電位從重設電位(GND)改變至最大值的VDD。也就是說,施加到電晶體52的閘極電極的最大電位為VDD。
注意,雖然在圖6所示的累積操作中,將佈線75(TX)設定為“L”,但是也可以將佈線75(TX)設定為“H”。在此情況下,隨著電荷累積部(NR)的電位改變,電荷累積部(ND)的電位也改變,但是電晶體51的閘極電極被供應VDD。所以在電荷累積部(ND)的電位到達VDD時,電晶體51成為關閉狀態。由此,電荷累積部(ND)的電位從重設電位(GND)改變至最大值的VDD。也就是說,在此情況下,施加到電晶體52的閘極電極的最大電位也為VDD。
注意,若在累積操作中,將佈線75(TX)設定為“L”,可以減少起因於電晶體51的噪音所帶來的影 響。另一方面,若將佈線75(TX)設定為“H”,可以減少起因於電晶體51的開關的噪音所帶來的影響。
若在傳送操作之後,將佈線76(RS)設定為“L”,將佈線75(TX)設定為“L”,並將佈線78(SE)設定為“H”,可以對佈線71(OUT)輸出根據電荷累積部(ND)的電位的信號。也就是說,可以得到在累積操作中根據入射到光電轉換元件60的光的強度的輸出信號。
在上述操作中,施加到各電晶體的端子的電壓的最大值為如下所述。在某些情況下,電晶體51的源極電極被施加HVDD,電晶體51的閘極電極及汲極電極被施加VDD。在某些情況下,電晶體53的閘極電極及汲極電極被施加HVDD,電晶體53的源極電極被施加GND。在某些情況下,電晶體52的源極電極、汲極電極及閘極電極被施加VDD。在某些情況下,電晶體54的源極電極、汲極電極及閘極電極被施加VDD。由此,電晶體51及電晶體53需要耐受高電壓HVDD。另一方面,電晶體52及電晶體54只要耐受VDD,就足夠了。
注意,用於本發明的一個實施例中的成像裝置的像素電路也可以具有圖35所示的結構。圖35所示的像素電路中,將電晶體55的源極電極和汲極電極中的一個連接到圖1的結構中的電荷累積部(ND)。電晶體55的源極電極和汲極電極中的另一個與佈線93(GND)連接。電晶體55的閘極電極與佈線96(RS)連接。佈線93 (GND)可以具有與佈線73(GND)相同的電位。佈線96(RS)是用來控制電晶體55的信號線,它可以供應與佈線76(RS)相同的電位。可以對佈線76(RS)及佈線96(RS)供應互不相同的電位。而且,佈線76(RS)及佈線96可以相互電連接。
在圖1所示的像素電路的結構中,藉由使電晶體51及電晶體53成為開啟狀態進行電荷累積部(ND)的重設操作。然而,在圖35所示的結構中可以不使電晶體51進行操作地使電荷累積部(ND)重設,從而可以減少成像的噪音。
在圖1所示的電路結構中,將電晶體54設置於電晶體52和佈線71(OUT)之間。然而,如圖36所示,也可以將電晶體54設置於電晶體52和佈線79(VDD)之間。
在圖1所示的電路結構中,將電晶體52的源極電極和汲極電極中的另一個連接到高電位電源線(佈線79(VDD))。然而,如圖37A所示,也可以將電晶體52的源極電極和汲極電極中的另一個連接到低電位電源線(佈線99(GND))。如圖37B所示,也可以將電晶體52置換為p通道型電晶體。
作為本發明的一個實施例的像素電路的其他結構,可以採用圖7A所示的省略電晶體54的結構。如圖7B所示,也可以在電荷累積部(NR)中設置電容器57。如圖7C所示,也可以在電荷累積部(ND)設置電容器 58。如圖7D所示,也可以設置電容器57及電容器58。注意,可以將圖7A至圖7D所示的結構與圖35、圖36、以及圖37A和圖37B所示的結構任意組合。
如圖7E或圖7F所示,像素電路中的電晶體51及電晶體53各可包括背後閘極。在圖7E所示的結構中對背後閘極施加恆電位,可以控制臨界電壓。在圖7F的結構中對背後閘極施加與前閘極相同的電位,可以增加通態電流。如圖7G及圖7H所示,電晶體51至電晶體54各可包括背後閘極。也可以將在電晶體設置背後閘極的結構適用於圖1、圖7A至圖7D、圖35、圖36、以及圖37A和圖37B所示的電路。此外,對於一個像素電路所包括的電晶體,也可以採用根據需要任意組合背後閘極被施加與前閘極相同的電位的結構、背後閘極被施加恆電位的結構或不設置背後閘極的結構的電路結構。
注意,如圖8所示,在像素電路中,多個像素也可以共同使用電晶體52及電晶體54。雖然圖8例示垂直方向上的多個像素共同使用電晶體52及電晶體54的結構,但是水平方向或水平垂直方向上的多個像素也可以共同使用電晶體52及電晶體54。藉由採用這種結構,可以減少每一個像素所包括的電晶體的數量。如圖38所示,也可以在電荷累積部(ND)設置重設電晶體55。
雖然在圖8和圖38中描述四個像素共同使用電晶體52及電晶體54的結構,但是兩個像素、三個像素或五個以上的像素也可以共同使用電晶體52及電晶體 54。注意,可以任意組合圖8或圖38的結構和圖7A至圖7H、圖36及圖37A和圖37B所示的結構。
此種結構可以提供包括高度集成的像素陣列的成像裝置。此外,可以提供容易在低照度下進行成像的成像裝置。
接著,參照圖式說明本發明的一個實施例的成像裝置的具體結構例子。圖9A是本發明的一個實施例的成像裝置的剖面圖的一個例子,其示出圖1所示的像素中的光電轉換元件60、電晶體51及電晶體53的具體的連接方式的一個例子。注意,在圖9A中未圖示電晶體52及電晶體54。該成像裝置包括設置有電晶體51至電晶體54的層1100及設置有光電轉換元件60的層1200。
雖然在本實施例所說明的剖面圖中,各佈線、各電極及各導電體81為彼此不同的組件,但是在圖式上彼此電連接的組件有時在實際的電路中被認作為同一個組件。此外,電晶體的閘極電極、源極電極或汲極電極藉由導電體81與各佈線連接的結構是一個例子,而有時電晶體的閘極電極、源極電極和汲極電極都具有佈線的功能。
此外,在各組件上設置有用作保護膜、層間絕緣膜或平坦化膜的絕緣層82及絕緣層83等。例如,絕緣層82及絕緣層83等可以使用氧化矽膜或氧氮化矽膜等無機絕緣膜。或者,也可以使用丙烯酸樹脂膜或聚醯亞胺樹脂膜等有機絕緣膜。較佳的是,根據需要藉由CMP (Chemical Mechanical Polishing:化學機械拋光)法等對絕緣層82及絕緣層83等的頂面進行平坦化處理。
在某些情況中,不設置圖式所示的佈線等的一部分,或各層包括在圖式中未圖示的佈線等及電晶體等。此外,可能包括在圖式中未圖示的層。此外,在某些情況中不包括圖式所示的層的一部分。
作為電晶體51及電晶體53,特別佳為採用OS電晶體。
OS電晶體的極低的關態電流可以使成像的動態範圍擴大。在圖1所示的像素的電路結構中,入射到光電轉換元件60的光的強度的減少會降低電荷累積部(ND)的電位。由於OS電晶體的關態電流極低,因此在閘極電位極小時也可以正確地輸出根據該閘極電位的電流。由此,可以擴大能夠檢測出的照度範圍,亦即擴大動態範圍。
因電晶體51及電晶體53關態電流低,而可以使在電荷累積部(ND)及電荷累積部(NR)中能夠保持電荷的期間為極長。因此,可以適用在全像素中同時進行累積操作的全域快門(Global shutter)系統,而沒有複雜的電路結構或操作方法。
一般而言,如圖10A所示,在將像素設置為矩陣狀的成像裝置中採用滾動快門(Rolling shutter)系統,其中在逐行進行成像操作11、資料保持操作12及讀出操作13。當採用滾動快門系統時,失掉成像的同時 性,因此在拍攝物件移動時產生影像的畸變。
由此,本發明的一個實施例較佳為採用圖10B所示的全域快門系統,其中可以在所有行中同時進行成像操作11,然後逐行依次進行讀出操作13。藉由採用全域快門系統,成像裝置的各像素能夠確保成像的同時性,因此在拍攝物件移動時也可以容易得到畸變小的影像。
此外,因為OS電晶體的電特性中對變動的溫度依賴性比Si電晶體小,所以可以在極寬的溫度範圍中使用OS電晶體。因此,包括OS電晶體的成像裝置及半導體裝置適合安裝於汽車、飛機、太空船等。
此外,OS電晶體的汲極擊穿電壓比Si電晶體高。較佳為對將硒基材料用於光電轉換層的光電轉換元件施加較高的電壓(例如,10V以上),以容易產生雪崩現象。由此,藉由組合OS電晶體和將硒基材料用於光電轉換層的光電轉換元件,可以實現高可靠性的成像裝置。
注意,雖然圖9A例示各電晶體包括背後閘極,但是如圖9B所示,也可以不包括背後閘極。另外,如圖9C所示,也可以電晶體的一部分,例如只有電晶體51包括背後閘極。該背後閘極可能與電晶體之對應設置的前閘極電連接。或者,對該背後閘極供應與前閘極不同的固定電位。注意,還可以將該背後閘極的有無適用於本實施例所說明的其他成像裝置。
作為設置於層1200的光電轉換元件60可以 採用各種方式的元件。圖9A示出光電轉換元件60包括硒基材料用於光電轉換層61。包括硒基材料的光電轉換元件60對可見光具有高外部量子效率。在該光電轉換元件中,可以得到因雪崩現象而使電子放大量相對於入射光量大的高靈敏度的感測器。另外,由於硒基材料的光吸收係數高,而具有易於將光電轉換層61形成得較薄的優點。
作為硒基材料,可以使用非晶硒或結晶硒。作為結晶硒的一個例子,可以藉由形成非晶硒之後進行加熱處理而形成。另外,藉由使結晶硒的結晶粒徑小於像素間距,可以減少各像素的特性偏差。另外,與非晶硒相比,結晶硒具有較高的光譜靈敏度及光吸收係數。
另外,光電轉換層61可以為含有銅、銦及硒的化合物(CIS)的層。或者,可以使用含有銅、銦、鎵及硒的化合物(CIGS)的層。在CIS層及CIGS層中,可以與硒的單層同樣地形成能夠利用雪崩現象的光電轉換元件。
作為採用硒基材料的光電轉換元件60,例如可以採用在由金屬材料等形成的電極66與透光導電層62之間具有光電轉換層61的結構。CIS及CIGS是p型半導體,而也可以與其接觸地設置n型半導體的硫化鎘或硫化鋅等以形成鍵合。
為了使雪崩現象發生,較佳為對光電轉換元件施加較高的電壓(例如,10V以上)。由於OS電晶體具有高於Si電晶體的汲極擊穿電壓,因此可以更容易地 對光電轉換元件施加較高的電壓。因此,藉由組合高汲極擊穿電壓的OS電晶體與將硒基材料用於光電轉換層的光電轉換元件,可以實現高靈敏度且高可靠性的成像裝置。
在圖9A中雖然採用不使光電轉換層61與透光導電層62在像素電路間分離的結構,但是也可以如圖11A所示採用在電路間分離光電轉換層61與透光導電層62的結構。此外,在像素間的不具有電極66的區域中,較佳為以絕緣體形成分隔壁67,以不使光電轉換層61及透光導電層62產生裂縫,然而,也可以如圖11B所示採用不設置分隔壁67的結構。雖然圖9A示出透光導電層62和佈線72經由佈線88及導電體81彼此相互連接,但是也可以如圖11C和圖11D所示透光導電層62與佈線72相互直接連接。
電極66及佈線72等也可以採用多層結構。例如,如圖12A所示,電極66也可以採用導電層66a和導電層66b的兩層結構,而佈線72也可以採用導電層72a和導電層72b的兩層結構。在圖12A的結構中,例如,較佳為選擇低電阻的金屬等來形成導電層66a及導電層72a,而選擇與光電轉換層61的接觸特性好的金屬等來形成導電層66b及導電層72b。藉由採用這種結構,可以提高光電轉換元件的電特性。此外,一些種類的金屬因與透光導電層62接觸而會產生電蝕。即使將這種金屬用於導電層72a,也藉由設置在導電層72a與透光導電層62之間的導電層72b可以防止電蝕。
作為導電層66b及導電層72b,例如可以使用鉬或鎢等。此外,作為導電層66a及導電層72a,例如可以使用鋁、鈦或依序層疊鈦、鋁和鈦的疊層。
絕緣層82等也可以採用多層結構。例如,如圖12B所示,在絕緣層82包括絕緣層82a和絕緣層82b,且絕緣層82a和絕緣層82b的蝕刻速率等不同的情況下,導電體81具有步階。在用作層間絕緣膜或平坦化膜的其他絕緣層採用多層結構的情況下,導電體81同樣地具有步階。雖然在此示出絕緣層82採用兩層結構的例子,但是絕緣層82及其他絕緣層也可以採用三層以上的疊層結構。
注意,分隔壁67可以使用無機絕緣體或絕緣有機樹脂等形成。分隔壁67也可以著色成黑色等以遮蔽照射到電晶體等的光及/或確定每一個像素的受光部的面積。
另外,光電轉換元件60也可以採用使用了如非晶矽膜或微晶矽膜等的PIN型二極體元件等。
例如,圖13是作為光電轉換元件60使用PIN型薄膜光電二極體的例子。該光電二極體包括依次層疊的p型半導體層65、i型半導體層64及n型半導體層63。i型半導體層64較佳為使用非晶矽。n型半導體層63及p型半導體層65可以使用包含賦予對應導電型的摻雜物的非晶矽或者微晶矽等。以非晶矽為光電轉換層的光電二極體在可見光波長區域內的靈敏度較高,而易於檢測微弱的 可見光。
在圖13所示的光電轉換元件60中,p型半導體層65與電極66電連接,該電極66與電晶體51及電晶體53電連接。此外,n型半導體層63藉由導電體81與佈線72電連接。
此外,具有pin型薄膜光電二極體的形態的光電轉換元件60的結構以及光電轉換元件60與佈線的連接方式可以採用圖14A至圖14F所示的例子。注意,光電轉換元件60的結構以及光電轉換元件60與佈線的連接方式不侷限於此,也可以採用其他方式。
圖14A示出設置有與光電轉換元件60的n型半導體層63接觸的透光導電層62的結構。透光導電層62用作電極,而可以提高光電轉換元件60的輸出電流。
透光導電層62例如可以使用銦錫氧化物、包含矽的銦錫氧化物、包含鋅的氧化銦、氧化鋅、包含鎵的氧化鋅、包含鋁的氧化鋅、氧化錫、包含氟的氧化錫、包含銻的氧化錫或石墨烯等。此外,透光導電層62不侷限於單層,而也可以為不同膜的疊層。
圖14B示出光電轉換元件60的n型半導體層63與佈線88直接連接的結構。
圖14C示出設置有與光電轉換元件60的n型半導體層63接觸的透光導電層62且佈線88與透光導電層62電連接的結構。
圖14D示出在覆蓋光電轉換元件60的絕緣層 中設置有使n型半導體層63露出的開口部且覆蓋該開口部的透光導電層62與佈線88電連接的結構。
圖14E示出設置有穿過光電轉換元件60的導電體81的結構。在該結構中,佈線72藉由導電體81與n型半導體層63電連接。注意,雖然在圖式中在外觀上佈線72藉由p型半導體層65電連接到電極66。但是,由於p型半導體層65的橫向方向上的電阻較高,因此藉由在佈線72與電極66之間設置適當的間隔,可以大大提高兩者之間的電阻。由此,可以防止陽極與陰極的短路而確保光電轉換元件60的二極體特性。注意,也可以設置多個與n型半導體層63電連接的導電體81。
圖14F示出在圖14E的光電轉換元件60中設置與n型半導體層63接觸的透光導電層62的結構。
注意,在圖14D至圖14F所示的光電轉換元件60中,受光區域不與佈線等重疊,因此可以確保較大的受光面積。
此外,如圖15所示,光電轉換元件60也可以採用將矽基板30用作光電轉換層的光電二極體。
使用上述硒基材料或非晶矽等形成的光電轉換元件60可以利用沉積製程、光微影製程、蝕刻製程等一般的半導體製程製造。另外,由於硒基材料具有高電阻,也可以如圖9A所示那樣採用光電轉換層61不在電路間分離的結構。因此,本發明的一個實施例的成像裝置可以以高良率及低成本製造。另一方面,在形成將矽基板 30用作光電轉換層的光電二極體時,需要拋光製程或貼合製程等難度較高的製程。
此外,在本發明的一個實施例的成像裝置中也可以層疊有矽基板30,在該矽基板30中形成有電路。例如,如圖16A所示,層1400可以與像素電路重疊,該層1400包括在矽基板30中具有活性區域的電晶體31及電晶體32。
形成在矽基板30的電路能夠讀出像素電路所輸出的信號並轉換該信號,例如,也可以包括如圖16B所示的電路圖那樣的CMOS反相器。電晶體31(n通道型電晶體)及電晶體32(p通道型電晶體)的閘極電極彼此電連接。一個電晶體中的源極電極和汲極電極中的一個電連接到另一個電晶體的源極電極和汲極電極中的一個。該一個電晶體中的源極電極和汲極電極中的另一個電連接到一佈線,且該另一個電晶體中的源極電極和汲極電極中的另一個電連接到另一個佈線。
此外,矽基板30不侷限於塊狀矽基板,也可以使用以鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或有機半導體為材料的基板。
如圖16C所示,電晶體31及電晶體32也可以為包括使用矽薄膜形成的活性層35的電晶體。活性層35可以使用多晶矽或SOI(Silicon on Insulator:絕緣層上覆矽)結構的單晶矽。
在此,如圖15和圖16A所示,在包括氧化物 半導體電晶體的區域和包括Si電晶體(圖15中的Si光電二極體)的區域之間設置有絕緣層80。
設置在電晶體31及電晶體32的活性區域附近的絕緣層中的氫使矽的懸空鍵終結。因此,氫提高電晶體31及電晶體32的可靠性。另一方面,設置在電晶體51等的活性層的氧化物半導體層附近的絕緣層中的氫有可能成為在氧化物半導體層中生成載子的原因之一。因此,氫可能引起電晶體51等的可靠性的下降。因此,當層疊包含使用矽基半導體材料的電晶體的一個層與包含OS電晶體的另一個層時,較佳為在它們之間設置具有防止氫擴散的功能的絕緣層80。藉由設置絕緣層80將氫封閉在一個層中,可以提高電晶體31及電晶體32的可靠性。同時,由於能夠抑制氫從一個層擴散到另一個層,所以可以提高電晶體51等的可靠性。
絕緣層80例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿或釔安定氧化鋯(YSZ)等。
注意,在如圖16A所示的結構中,可以將形成在矽基板30的電路(例如,驅動電路)、電晶體51等與光電轉換元件60相互重疊地形成,由此可以提高像素的集成度。換言之,可以提高成像裝置的解析度。例如,可以用於像素數為4K2K、8K4K或者16K8K等的成像裝置。注意,像素電路所包括的電晶體52及電晶體54等也可以包括與電晶體51等及光電轉換元件60重疊的區域。
在圖16A所示的成像裝置中,不在矽基板30上設置光電轉換元件。因此,可以在不受到各種電晶體或佈線等的影響的情況下確保照射到光電轉換元件60的光的光路徑,因此可以形成高孔徑比的像素。
本發明的一個實施例的成像裝置可以採用圖17所示的結構。
圖17所示的成像裝置是圖16A所示的成像裝置的變形例子。示出由OS電晶體及Si電晶體形成CMOS反相器的例子。
在此,電晶體32為設置於層1400中的p通道型Si電晶體,且電晶體31為設置於層1100中的n通道型OS電晶體。藉由只將p通道型電晶體設置於矽基板30上,可以省略井的形成或n型雜質層的形成等步驟。
雖然圖17的成像裝置示出將硒用於光電轉換元件60的例子,但是也可以採用與圖13同樣的使用PIN型薄膜光電二極體的結構。
在圖17所示的成像裝置中,電晶體31可以藉由與形成在層1100中的電晶體51及電晶體52相同的製程製造。因此,可以簡化成像裝置的製程。
注意,本實施例中的成像裝置所包括的電晶體及光電轉換元件的結構是一個例子。因此,例如電晶體51至電晶體54中的一個以上也可以由活性區域或活性層包含矽等的電晶體構成。此外,電晶體31和電晶體32中的兩個或一個也可以由包括氧化物半導體層作為活性層的 電晶體構成。
圖18A為對成像裝置追加濾色片等的結構的一個例子的剖面圖。該剖面圖示出包括相當於三個像素的像素電路的區域的一部分。形成有光電轉換元件60的層1200上形成有絕緣層2500。絕緣層2500例如可以使用可見光透射性高的氧化矽膜等。另外,也可以層疊氮化矽膜作為鈍化膜。此外,也可以層疊氧化鉿等介電膜作為反射防止膜。
在絕緣層2500上也可以形成有遮光層2510。遮光層2510具有防止透過濾色片的光的色彩混合的功能。遮光層2510可以為鋁、鎢等的金屬層或者層疊該金屬層與被用作反射防止膜的介電膜的結構。
在絕緣層2500及遮光層2510上也可以設置被用作平坦化膜的有機樹脂層2520。在每個像素中分別形成有濾色片2530。例如,使濾色片2530a、濾色片2530b及濾色片2530c具有R(紅色)、G(綠色)、B(藍色)、Y(黃色)、C(青色)和M(洋紅)等的顏色,由此可以獲得彩色影像。
在濾色片2530上也可以設置具有透光性的絕緣層2560等。
此外,如圖18B所示,也可以使用光學轉換層2550代替濾色片2530。藉由採用這種結構,可以形成能夠在各種各樣的波長區域內捕捉影像的成像裝置。
例如,藉由作為光學轉換層2550使用阻擋可 見光線的波長以下的光的濾光片,可以形成紅外線成像裝置。藉由作為光學轉換層2550使用阻擋紅外線的波長以下的光的濾光片,可以形成遠紅外線成像裝置。藉由作為光學轉換層2550使用阻擋可見光線的波長以上的光的濾光片,可以形成紫外線成像裝置。
另外,藉由將閃爍體用於光學轉換層2550,可以獲得例如用於X射線成像裝置及捕捉使輻射強度視覺化的影像的成像裝置。當透過拍攝物件的X射線等輻射入射到閃爍體時,由於被稱為光致發光的現象而轉換為可見光線或紫外光線等的光(螢光)。藉由由光電轉換元件60檢測該光來獲得影像資料。此外,也可以將該結構的成像裝置用於輻射探測器等。
閃爍體含有如下物質:當閃爍體被照射X射線或伽瑪射線等放射線時吸收放射線的能量而發射可見光或紫外線的物質。例如,可以使用將Gd2O2S:Tb、Gd2O2S:Pr、Gd2O2S:Eu、BaFCl:Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI及ZnO分散到樹脂或陶瓷中的材料。
在使用硒基材料的光電轉換元件60中,由於可以將X射線等的放射線直接轉換為電荷,因此可以不使用閃爍體。
在濾色片2530a、濾色片2530b及濾色片2530c上也可以設置有微透鏡陣列2540。透過微透鏡陣列2540所具有的各透鏡的光經由設置在其下的濾色片而照 射到光電轉換元件60。注意,圖18A至圖18C所示的層1200之外的區域被稱為層1600。
以圖9A所示的成像裝置為例子來將圖18C所示的成像裝置的具體結構示出於圖19。另外,以圖15所示的成像裝置為例子來將圖18C所示的成像裝置的具體結構示出於圖20。
此外,如圖21和圖22所示,本發明的一個實施例的成像裝置也可以與繞射光柵1500組合。可以將經由繞射光柵1500的拍攝物件的影像(繞射影像)掃描到像素中,然後藉由運算處理從像素中的捕捉到的影像構成輸入影像(拍攝物件的影像)。此外,可以藉由使用繞射光柵1500代替透鏡來降低成像裝置的成本。
繞射光柵1500可以由具有透光性的材料形成。例如,可以使用無機絕緣膜諸如氧化矽膜或氧氮化矽膜等。或者,還可以使用有機絕緣膜諸如丙烯酸樹脂或聚醯亞胺樹脂等。或者,也可以使用無機絕緣膜和有機絕緣膜的疊層。
此外,可以藉由使用感光樹脂等的光微影製程形成繞射光柵1500。或者,也可以藉由光微影製程和蝕刻製程形成繞射光柵1500。或者,也可以藉由奈米壓印微影法或雷射劃片法等形成繞射光柵1500。
注意,也可以在繞射光柵1500和微透鏡陣列2540之間設置間隔X。間隔X可以為1mm以下,較佳為100μm以下。該間隔既可以為空間,又可以將具有透光性 的材料用作密封層或黏合層地設置。例如,將氮或稀有氣體等惰性氣體密封到該間隔中。或者,也可以將丙烯酸樹脂、環氧樹脂或聚醯亞胺樹脂等設置在該間隔中。或者,也可以設置矽酮油等液體。另外,在不設置微透鏡陣列2540的情況下也可以在濾色片2530和繞射光柵1500之間具有間隔X。
成像裝置可以如圖23A1和圖23B1所示地彎曲。圖23A1示出使成像裝置沿著同圖中的雙點劃線X1-X2的方向彎曲的狀態。圖23A2示出圖23A1中的雙點劃線X1-X2所示的部分的剖面圖。圖23A3示出圖23A1中的雙點劃線Y1-Y2所示的部分的剖面圖。
圖23B1示出使成像裝置在雙點劃線X3-X4的方向及雙點劃線Y3-Y4的方向上彎曲的狀態。圖23B2是圖23B1中的雙點劃線X3-X4所示的部分的剖面圖。圖23B3是圖23B1中的雙點劃線Y3-Y4所示的部分的剖面圖。
藉由使成像裝置彎曲,可以降低像場彎曲或像散(astigmatism)。因此,可以容易進行與成像裝置組合使用的透鏡等的光學設計。例如,由於可以減少用於像差校正的透鏡的數量,所以可以容易地實現使用成像裝置的半導體裝置等的小型化或輕量化。此外,可以提高成像影像的品質。
在本實施例中,描述了本發明的一個實施例。在其他實施例中,描述本發明的一個實施例。注意, 本發明的一個實施例不侷限於此。換而言之,在本實施例及其他的實施例中,記載有各種各樣的發明的方式,因此本發明的一個實施例不侷限於特定的方式。例如,雖然作為例子示出將本發明的一個實施例適用於成像裝置的情況,但是本發明的一個實施例不侷限於此。根據情況或狀況,也可以不將本發明的一個實施例適用於成像裝置。例如,也可以將本發明的一個實施例適用於具有其他功能的半導體裝置。例如,作為本發明的一個實施例,示出電晶體的通道形成區域、源極區域、汲極區域等包含氧化物半導體的例子,但是本發明的一個實施例不侷限於此。根據情況或狀況,本發明的一個實施例的各種電晶體、電晶體的通道形成區域、電晶體的源極區域、汲極區域等可以包含各種半導體。根據情況或狀況,本發明的一個實施例的各種電晶體、電晶體的通道形成區域、或者電晶體的源極區域、汲極區域等可以包含矽、鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵和有機半導體等中的至少一個。另外,例如,根據情況或狀況,本發明的一個實施例的各種電晶體、電晶體的通道形成區域、電晶體的源極區域、汲極區域等可以不包含氧化物半導體。例如,根據情況或狀況,電晶體51和電晶體53中的兩個或一個也可以在活性層不包括氧化物半導體層。
本實施例可以與其他實施例所記載的結構適當地組合而實施。
實施例2
在本實施例中,參照圖式對能夠用於本發明的一個實施例的具有氧化物半導體的電晶體進行說明。注意,在本實施例的圖式中,為了明確起見,放大、縮小或省略部分組件。
圖24A和圖24B是本發明的一個實施例的電晶體101的俯視圖及剖面圖。圖24A是俯視圖,圖24A所示的點劃線B1-B2方向上的剖面相當於圖24B。另外,圖24A所示的點劃線B3-B4方向上的剖面相當於圖26A。另外,將點劃線B1-B2方向稱為通道長度方向,將點劃線B3-B4方向稱為通道寬度方向。
電晶體101包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層140及導電層150、與氧化物半導體層130、導電層140及導電層150接觸的絕緣層160、與絕緣層160接觸的導電層170、與導電層140、導電層150、絕緣層160及導電層170接觸的絕緣層175以及與絕緣層175接觸的絕緣層180。根據需要也可以使絕緣層180具有平坦化膜的功能。
導電層140、導電層150、絕緣層160及導電層170分別可以用作源極電極層、汲極電極層、閘極絕緣膜及閘極電極層。
圖24B所示的區域231、區域232及區域233分別可以用作源極區域、汲極區域及通道形成區域。區域 231與導電層140接觸且區域232與導電層150接觸。藉由使用容易與氧鍵合的導電材料作為導電層140及導電層150,可以降低區域231及區域232的電阻。
明確而言,由於氧化物半導體層130與導電層140及導電層150接觸,在氧化物半導體層130中產生氧缺陷,該氧缺陷與殘留在氧化物半導體層130中或從外部擴散進入氧化物半導體層130的氫之間的相互作用使區域231及區域232成為低電阻的n型。
注意,電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況下或在電路工作中電流方向變化的情況等下,有時互相調換。因此,在本說明書中,“源極”和“汲極”可以互相調換。此外,“電極層”也可以稱為“佈線”。
導電層170包括導電層171及導電層172的兩層,但也可以是單層或三層以上的疊層。同樣也可以應用於本實施例所說明的其他電晶體。
導電層140及導電層150各為單層,但也可以是兩層以上的疊層。同樣也可以應用於本實施例所說明的其他電晶體。
本發明的一個實施例的電晶體也可以採用圖24C和圖24D所示的結構。圖24C是電晶體102的俯視圖,圖24C所示的點劃線C1-C2方向上的剖面相當於圖24D。另外,圖24C所示的點劃線C3-C4方向上的剖面相當於圖26B。另外,將點劃線C1-C2方向稱為通道長度方 向,將點劃線C3-C4方向稱為通道寬度方向。
電晶體102除了用作閘極絕緣膜的絕緣層160的端部不與用作閘極電極層的導電層170的端部對齊之處以外其他結構與電晶體101相同。在電晶體102中,由於導電層140及導電層150的較寬的部分由絕緣層160覆蓋,所以在導電層140、導電層150與導電層170之間的電阻高,因此電晶體102具有閘極漏電流少的特徵。
電晶體101及電晶體102是具有導電層170與導電層140及導電層150重疊的區域的頂閘極結構。為了減少寄生電容,較佳為將該區域的通道長度方向上的寬度設定為大於或等於3nm且小於300nm。在該結構中,由於不在氧化物半導體層130中形成偏置區域,所以容易形成通態電流高的電晶體。
本發明的一個實施例的電晶體也可以採用圖24E和圖24F所示的結構。圖24E是電晶體103的俯視圖,圖24E所示的點劃線D1-D2方向上的剖面相當於圖24F。另外,圖24E所示的點劃線D3-D4方向上的剖面相當於圖26A。另外,將點劃線D1-D2方向稱為通道長度方向,將點劃線D3-D4方向稱為通道寬度方向。
電晶體103包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130接觸的絕緣層160、與絕緣層160接觸的導電層170、覆蓋氧化物半導體層130、絕緣層160及導電層170的絕緣層175、與絕緣層175接觸的絕緣層180 以及藉由設置在絕緣層175及絕緣層180中的開口部與氧化物半導體層130電連接的導電層140及導電層150。根據需要也可以包括與絕緣層180、導電層140及導電層150接觸的絕緣層(平坦化膜)等。
導電層140、導電層150、絕緣層160及導電層170分別可以用作源極電極層、汲極電極層、閘極絕緣膜及閘極電極層。
圖24F所示的區域231、區域232及區域233分別可以用作源極區域、汲極區域及通道形成區域。區域231及區域232與絕緣層175接觸。例如當絕緣層175使用含氫的絕緣材料時,可以降低區域231及區域232的電阻。
明確而言,透過直到形成絕緣層175為止的製程在區域231及區域232中產生的氧缺陷與從絕緣層175擴散到區域231及區域232的氫之間的相互作用使區域231及區域232成為低電阻的n型。作為含氫的絕緣材料,例如可以使用氮化矽、氮化鋁等。
本發明的一個實施例的電晶體也可以採用圖25A和圖25B所示的結構。圖25A是電晶體104的俯視圖,圖25A所示的點劃線E1-E2方向上的剖面相當於圖25B。另外,圖25A所示的點劃線E3-E4方向上的剖面相當於圖26A。另外,將點劃線E1-E2方向稱為通道長度方向,將點劃線E3-E4方向稱為通道寬度方向。
電晶體104除了導電層140及導電層150覆 蓋氧化物半導體層130的端部且與氧化物半導體層130接觸之處以外其他結構與電晶體103相同。
圖25B所示的區域331及區域334可以用作源極區域,區域332及區域335可以用作汲極區域,區域333可以用作通道形成區域。
可以以與電晶體101中的區域231及區域232相同的方式降低區域331及區域332的電阻。
可以以與電晶體103中的區域231及區域232相同的方式降低區域334及區域335的電阻。另外,當通道長度方向上的區域334及區域335的長度為小於或等於100nm,較佳為小於或等於50nm時,由於閘極電場有助於防止通態電流大幅度地下降,所以也可以不降低區域334及區域335的電阻。
電晶體103及電晶體104的結構是不具有導電層170與導電層140及導電層150重疊的區域的自對準結構。自對準結構的電晶體由於閘極電極層與源極電極層及汲極電極層之間的寄生電容極小,所以適合於需要高速操作的應用。
本發明的一個實施例的電晶體也可以採用圖25C和圖25D所示的結構。圖25C是電晶體105的俯視圖,圖25C所示的點劃線F1-F2方向上的剖面相當於圖25D。另外,圖25C所示的點劃線F3-F4方向上的剖面相當於圖26A。另外,將點劃線F1-F2方向稱為通道長度方向,將點劃線F3-F4方向稱為通道寬度方向。
電晶體105包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層141及導電層151、與氧化物半導體層130、導電層141及導電層151接觸的絕緣層160、與絕緣層160接觸的導電層170、與氧化物半導體層130、導電層141、導電層151、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180以及藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。根據需要也可以包括與絕緣層180、導電層142及導電層152接觸的絕緣層等。
導電層141及導電層151與氧化物半導體層130的頂面接觸而不與氧化物半導體層130的側面接觸。
電晶體105除了包括導電層141及導電層151、以及包括設置在絕緣層175及絕緣層180中的開口部、包括藉由該開口部分別與導電層141及導電層151電連接的導電層142及導電層152之處以外,其他結構與電晶體101相同。可以將導電層140(導電層141及導電層142)用作源極電極層,且可以將導電層150(導電層151及導電層152)用作汲極電極層。
本發明的一個實施例的電晶體也可以採用圖25E和圖25F所示的結構。圖25E是電晶體106的俯視圖,圖25E所示的點劃線G1-G2方向上的剖面相當於圖25F。圖25E所示的點劃線G3-G4方向上的剖面相當於圖 26A。將點劃線G1-G2方向稱為通道長度方向,將點劃線G3-G4方向稱為通道寬度方向。
電晶體106包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層141及導電層151、與氧化物半導體層130接觸的絕緣層160、與絕緣層160接觸的導電層170、與絕緣層120、氧化物半導體層130、導電層141、導電層151、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180以及藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。根據需要也可以包括與絕緣層180、導電層142及導電層152接觸的絕緣層(平坦化膜)等。
導電層141及導電層151與氧化物半導體層130的頂面接觸而不與氧化物半導體層130的側面接觸。
電晶體106除了包括導電層141及導電層151之處以外其他結構與電晶體103相同。可以將導電層140(導電層141及導電層142)用作源極電極層,且可以將導電層150(導電層151及導電層152)用作汲極電極層。
在電晶體105及電晶體106中,由於導電層140及導電層150不與絕緣層120接觸。此使絕緣層120中的氧不容易被導電層140及導電層150奪取,容易將氧從絕緣層120供應給氧化物半導體層130中。
可以對電晶體103中的區域231及區域232、電晶體104及電晶體106中的區域334及區域335添加用來形成氧缺陷來提高導電率的雜質。作為在氧化物半導體層中形成氧缺陷的雜質,例如可以使用選自磷、砷、銻、硼、鋁、矽、氮、氦、氖、氬、氪、氙、銦、氟、氯、鈦、鋅及碳中的一種以上。作為該雜質的添加方法,可以使用電漿處理法、離子植入法、離子摻雜法、電漿浸沒離子佈植技術(Plasma-immersion ion implantation method)等。
藉由將上述元素作為雜質元素添加到氧化物半導體層,氧化物半導體層中的金屬元素與氧之間的鍵合被切斷,形成氧缺陷。藉由包含在氧化物半導體層中的氧缺陷與殘留在氧化物半導體層中或在之後添加到氧化物半導體層的氫之間的相互作用,可以提高氧化物半導體層的導電率。
當對添加雜質元素形成有氧缺陷的氧化物半導體添加氫時,氫進入氧缺陷處而在導帶附近形成施體能階。其結果是,可以形成氧化物導電體。這裡氧化物導電體是指導電體化的氧化物半導體。注意,氧化物導電體與氧化物半導體同樣地具有透光性。
氧化物導電體是簡併半導體,可以推測其導帶端與費米能階一致或大致一致。因此,氧化物導電體層與用作源極電極層及汲極電極層的導電層之間的接觸是歐姆接觸,可以降低氧化物導電體層與用作源極電極層及汲 極電極層的導電層之間的接觸電阻。
如圖27A至圖27F的通道長度方向的剖面圖以及圖26C和圖26D的通道寬度方向的剖面圖所示,本發明的一個實施例的電晶體也可以包括氧化物半導體層130與基板115之間的導電層173。藉由將導電層173用作第二閘極電極層(背後閘極),能夠增加通態電流或控制臨界電壓。在圖27A至圖27F所示的剖面圖中,也可以使導電層173的寬度比氧化物半導體層130短。再者,也可以使導電層173的寬度比導電層170短。
當想要增加通態電流時,例如,對導電層170及導電層173供應相同的電位來實現雙閘極電晶體即可。另外,當想要控制臨界電壓時,對導電層173供應與導電層170不同的固定電位即可。為了對導電層170及導電層173設定相同的電位,例如,如圖26D所示,藉由接觸孔使導電層170與導電層173電連接即可。
圖24A至圖24F及圖25A至圖25F中的電晶體101至電晶體106是氧化物半導體層130為單層的例子,但是氧化物半導體層130也可以為疊層。電晶體101至電晶體106中的氧化物半導體層130可以與圖28B、圖28C、圖28D或圖28E所示的氧化物半導體層130調換。
圖28A是氧化物半導體層130的俯視圖,圖28B和圖28C是兩層結構的氧化物半導體層130的剖面圖。圖28D和圖28E是三層結構的氧化物半導體層130的剖面圖。
具有不同組成的氧化物半導體層可被用作,例如,氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c。
本發明的一個實施例的電晶體也可以採用圖29A和圖29B所示的結構。圖29A是電晶體107的俯視圖,圖29A所示的點劃線H1-H2方向上的剖面相當於圖29B。圖29A所示的點劃線H3-H4方向上的剖面相當於圖31A。將點劃線H1-H2方向稱為通道長度方向,將點劃線H3-H4方向稱為通道寬度方向。
電晶體107包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層電連接的導電層140及導電層150、與該疊層、導電層140及導電層150接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、與導電層140、導電層150、氧化物半導體層130c、絕緣層160及導電層170接觸的絕緣層175以及與絕緣層175接觸的絕緣層180。根據需要也可以使絕緣層180具有平坦化膜的功能。
電晶體107除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、以及在導電層140及導電層150 與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)之處以外其他結構與電晶體101相同。
本發明的一個實施例的電晶體也可以採用圖29C和圖29D所示的結構。圖29C是電晶體108的俯視圖,圖29C所示的點劃線I1-I2方向上的剖面相當於圖29D。另外,圖29C所示的點劃線I3-I4方向上的剖面相當於圖31B。另外,將點劃線I1-I2方向稱為通道長度方向,將點劃線I3-I4方向稱為通道寬度方向。
電晶體108與電晶體107不同之處是如下:絕緣層160及氧化物半導體層130c的端部與導電層170的端部不一致。
本發明的一個實施例的電晶體也可以採用圖29E和圖29F所示的結構。圖29E是電晶體109的俯視圖,圖29E所示的點劃線J1-J2方向上的剖面相當於圖29F。圖29E所示的點劃線J3-J4方向上的剖面相當於圖31A。將點劃線J1-J2方向稱為通道長度方向,將點劃線J3-J4方向稱為通道寬度方向。
電晶體109包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、覆蓋該疊層、氧化物半導體層130c、絕緣層160及導電層170的絕緣層175、與絕緣層175接觸的絕緣層180以及藉由設置在絕 緣層175及絕緣層180中的開口部與該疊層電連接的導電層140及導電層150。根據需要電晶體109也可以包括與絕緣層180、導電層140及導電層150接觸的絕緣層(平坦化膜)等。
電晶體109除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a至氧化物半導體層130c)之處以外其他結構與電晶體103相同。
本發明的一個實施例的電晶體也可以採用圖30A和圖30B所示的結構。圖30A是電晶體110的俯視圖,圖30A所示的點劃線K1-K2方向上的剖面相當於圖30B。圖30A所示的點劃線K3-K4方向上的剖面相當於圖31A。將點劃線K1-K2方向稱為通道長度方向,將點劃線K3-K4方向稱為通道寬度方向。
電晶體110除了在區域331及區域332中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域333中氧化物半導體層130為三層(氧化物半導體層130a至氧化物半導體層130c)之處以外其他結構與電晶體104相同。
本發明的一個實施例的電晶體也可以採用圖30C和圖30D所示的結構。圖30C是電晶體111的俯視圖。圖30C所示的點劃線L1-L2方向上的剖面相當於圖30D。圖30C所示的點劃線L3-L4方向上的剖面相當於圖 31A。將點劃線L1-L2方向稱為通道長度方向,將點劃線L3-L4方向稱為通道寬度方向。
電晶體111包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層電連接的導電層141及導電層151、與該疊層、導電層141及導電層151接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、與該疊層、導電層141、導電層151、氧化物半導體層130c、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180以及藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。根據需要電晶體111也可以包括與絕緣層180、導電層142及導電層152接觸的絕緣層(平坦化膜)等。
電晶體111除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a至氧化物半導體層130c)、以及在導電層141及導電層151與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)之處以外其他結構與電晶體105相同。
本發明的一個實施例的電晶體也可以採用圖30E和圖30F所示的結構。圖30E是電晶體112的俯視 圖,圖30E所示的點劃線M1-M2方向上的剖面相當於圖30F。圖30E所示的點劃線M3-M4方向上的剖面相當於圖31A。將點劃線M1-M2方向稱為通道長度方向,將點劃線M3-M4方向稱為通道寬度方向。
電晶體112除了在區域331、區域332、區域334及區域335中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域333中氧化物半導體層130為三層(氧化物半導體層130a至氧化物半導體層130c)之處以外其他結構與電晶體106相同。
如圖32A至圖32F的通道長度方向的剖面圖以及圖31C和圖31D的通道寬度方向的剖面圖所示,本發明的一個實施例的電晶體也可以包括氧化物半導體層130與基板115之間的導電層173。當將該導電層用作第二閘極電極層(背後閘極)時,能夠增加通態電流或控制臨界電壓。在圖32A至圖32F所示的剖面圖中,也可以使導電層173的寬度比氧化物半導體層130短。再者,也可以使導電層173的寬度比導電層170短。
如圖33A和圖33B所示(僅示出氧化物半導體層130、導電層140及導電層150),可以使本發明的一個實施例的電晶體中的導電層140(源極電極層)及導電層150(汲極電極層)的寬度(WSD)比氧化物半導體層130的寬度(WOS)長或短。當滿足WOS
Figure 109134622-A0101-12-0051-115
WSD(WSD為小於或等於WOS)的關係時,閘極電場容易施加到氧化物 半導體層130整體,可以提高電晶體的電特性。如圖33C所示,導電層140及導電層150也可以僅形成於與氧化物半導體層130重疊的區域。
在本發明的一個實施例的電晶體(電晶體101至電晶體112)中的任何結構中,作為閘極電極層的導電層170隔著作為閘極絕緣膜的絕緣層160在通道寬度方向上電性上包圍氧化物半導體層130,由此可以提高通態電流。將這種電晶體結構稱為包圍通道(s-channel)結構。
在具有氧化物半導體層130a及氧化物半導體層130b的電晶體以及具有氧化物半導體層130a至氧化物半導體層130c的電晶體中,藉由適當地選擇構成氧化物半導體層130的兩層或三層的材料,可以將電流流過在氧化物半導體層130b中。由於電流流過氧化物半導體層130b,因此不容易受到介面散射的影響,所以可以獲得很大的通態電流。由此,藉由增加氧化物半導體層130b的厚度可能增加通態電流。
藉由使用上述結構的電晶體,可以使半導體裝置具有良好的電特性。
本實施例所示的結構可以與其他實施例所示的結構適當地組合而實施。
實施例3
在本實施例中對實施例2所示的電晶體的組件進行詳細的說明。
作為基板115,可以使用玻璃基板、石英基板、半導體基板、陶瓷基板、對表面進行絕緣處理的金屬基板等。基板115可以使用設置有電晶體及/或光電二極體的矽基板,該矽基板上設置有絕緣層、佈線、用作接觸插頭的導電體等。注意,當使用矽基板形成p通道型電晶體時,較佳為使用具有n-型導電型的矽基板。或者,也可以使用包括n-型或i型矽層的SOI基板。當使用矽基板形成p通道型電晶體時,較佳為使用如下矽基板:形成電晶體的表面的晶體配向為(110)面。藉由在(110)面形成p通道型電晶體,可以提高移動率。
絕緣層120除了防止雜質從包含在基板115中的組件擴散的功能以外,還可以具有對氧化物半導體層130供應氧的功能。因此,絕緣層120較佳為含氧的絕緣膜,更佳為包含氧含量比化學計量組成多的氧的絕緣膜。絕緣層120為在TDS分析法中當轉換為氧原子時氧釋放量為大於或等於1.0×1019atoms/cm3的膜。在TDS分析法中,膜表面溫度為高於或等於100℃且低於或等於700℃,或者高於或等於100℃且低於或等於500℃。當基板115設置有其他裝置時,絕緣層120還用作層間絕緣膜。在此情況下,較佳為利用CMP法等進行平坦化處理,以使絕緣層120表面平坦。
例如,作為絕緣層120可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等氧化物絕緣 膜、氮化矽、氮氧化矽、氮化鋁和氮氧化鋁等氮化物絕緣膜或者這些的混合材料。絕緣層120也可以是使用上述任何材料的疊層。
在本實施例中,以電晶體所具有的氧化物半導體層130具有從絕緣層120一側依次層疊氧化物半導體層130a至氧化物半導體層130c的三層結構的情況為主而進行詳細的說明。
注意,當氧化物半導體層130為單層時,使用相當於本實施例所示的氧化物半導體層130b的層即可。
當氧化物半導體層130為兩層結構時,使用從本實施例所示的絕緣層120一側依次層疊相當於氧化物半導體層130a的層及相當於氧化物半導體層130b的層的疊層即可。在此情形中,也可以調換氧化物半導體層130a與氧化物半導體層130b。
當氧化物半導體層130為四層以上時,例如可以採用對本實施例所說明的三層結構的氧化物半導體層130追加其他氧化物半導體層的結構。
例如,氧化物半導體層130b使用其電子親和力(真空能階與導帶底之間的能量差)大於氧化物半導體層130a及氧化物半導體層130c的氧化物半導體。電子親和力是從真空能階與價帶頂之間的能量差(游離電位)減去導帶底與價帶頂之間的能量差(能隙)的值。
氧化物半導體層130a及氧化物半導體層130c 各包含一種以上的構成氧化物半導體層130b的金屬元素。例如,氧化物半導體層130a及氧化物半導體層130c較佳為使用其導帶底的能量比氧化物半導體層130b的導帶底的能量更接近真空能階0.05eV以上、0.07eV以上、0.1eV以上或0.15eV以上且2eV以下、1eV以下、0.5eV以下或0.4eV以下的氧化物半導體形成。
在上述結構中,當對導電層170施加電場時,通道形成在氧化物半導體層130中的導帶底的能量最低的氧化物半導體層130b中。
另外,氧化物半導體層130a包含一種以上的構成氧化物半導體層130b的金屬元素,因此,與氧化物半導體層130b與絕緣層120接觸時的兩者的介面相比,在氧化物半導體層130b與氧化物半導體層130a的介面不容易形成介面能階。上述介面能階有時形成通道,因此有時導致電晶體的臨界電壓的變動。所以,藉由設置氧化物半導體層130a,能夠抑制電晶體的臨界電壓等電特性的偏差。此外,可以提高該電晶體的可靠性。
另外,氧化物半導體層130c包含一種以上的構成氧化物半導體層130b的金屬元素,因此,與氧化物半導體層130b與閘極絕緣膜(絕緣層160)接觸時的兩者的介面相比,在氧化物半導體層130b與氧化物半導體層130c的介面不容易發生載子散射。所以,藉由設置氧化物半導體層130c,能夠提高電晶體的場效移動率。
例如,氧化物半導體層130a及氧化物半導體 層130c可以使用如下材料:包含Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf且該元素的原子數比高於氧化物半導體層130b的材料。明確而言,上述元素的原子數比為氧化物半導體層130b的1.5倍以上,較佳為2倍以上,更佳為3倍以上。上述任何金屬元素與氧堅固地鍵合,所以具有抑制在氧化物半導體層中產生氧缺陷的功能。由此可說,與氧化物半導體層130b相比,在氧化物半導體層130a及氧化物半導體層130c中不容易產生氧缺陷。
能夠用於氧化物半導體層130a至氧化物半導體層130c的氧化物半導體較佳為至少包含In或Zn。較佳為包含In和Zn的兩者。為了減少使用該氧化物半導體的電晶體的電特性偏差,除了上述元素以外,較佳為還包含穩定劑(stabilizer)。
作為穩定劑,可以舉出Ga、Sn、Hf、Al或Zr等。另外,作為其他穩定劑,可以舉出鑭系元素的La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等。
例如,作為氧化物半導體,可以使用氧化銦、氧化錫、氧化鎵、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化 物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In-Sn-Hf-Zn氧化物、及In-Hf-Al-Zn氧化物。
例如In-Ga-Zn氧化物是指作為主要成分包含In、Ga和Zn的氧化物。另外,也可以包含In、Ga、Zn以外的金屬元素。此外,在本說明書中,將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
也可以使用以InMO3(ZnO)m(m>0,且m不是整數)表示的材料。注意,M表示選自Ga、Y、Zr、La、Ce或Nd中的一種金屬元素或多種金屬元素。另外,也可以使用以In2SnO5(ZnO)n(n>0,且n是整數)表示的材料。
注意,在氧化物半導體層130a至氧化物半導體層130c為至少包含銦、鋅及M(M為Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物,且氧化物半導體層130a的原子數比為In:M:Zn=x1:y1:z1,氧化物半導體層130b的原子數比為In:M:Zn=x2:y2:z2,氧化物半導體層130c的原子數比為In:M:Zn=x3:y3:z3的情況下,y1/x1及y3/x3較佳為大於y2/x2。y1/x1及y3/x3為y2/x2的1.5倍以上,較佳為2倍以上,更佳為3倍以上。此時,在氧化物半導體層130b 中,在y2為x2以上的情況下,能夠使電晶體的電特性變得穩定。然而,在y2為x2的3倍以上的情況下,電晶體的場效移動率降低,因此y2較佳為小於x2的3倍。
氧化物半導體層130a及氧化物半導體層130c中的除了Zn及O之外的In與M的百分比較佳為In的比率低於50atomic%且M的比率為大於或等於50atomic%,更佳為In的比率低於25atomic%且M的比率為大於或等於75atomic%。另外,氧化物半導體層130b中的除了Zn及O之外的In與M的原子百分比較佳為In的比率為大於或等於25atomic%且M的比率低於75atomic%,更佳為In的比率為大於或等於34atomic%且M的比率低於66atomic%。
較佳的是,氧化物半導體層130b的銦含量多於氧化物半導體層130a及氧化物半導體層130c的銦含量。在氧化物半導體中,重金屬的s軌域主要有助於載子傳導,並且,藉由增加In的比率來增加s軌域的重疊。由此In的比率多於M的氧化物的移動率比In的比率等於或少於M的氧化物高。因此,藉由將銦含量高的氧化物用於氧化物半導體層130b,可以實現高場效移動率的電晶體。
氧化物半導體層130a的厚度為3nm以上且100nm以下,較佳為5nm以上且50nm以下,更佳為5nm以上且25nm以下。另外,氧化物半導體層130b的厚度為3nm以上且200nm以下,較佳為5nm以上且150nm以 下,更佳為10nm以上且100nm以下。氧化物半導體層130c的厚度為1nm以上且50nm以下,較佳為2nm以上且30nm以下,更佳為3nm以上且15nm以下。另外,氧化物半導體層130b較佳為比氧化物半導體層130c厚。
為了對將氧化物半導體層中形成通道的電晶體賦予穩定的電特性,較有效的是藉由降低氧化物半導體層中的雜質濃度來使氧化物半導體層成為本質或實質上本質。“實質上本質”一詞是指氧化物半導體層的載子密度低於1×1015/cm3,較佳為低於1×1013/cm3,更佳為低於8×1011/cm3,進一步較佳為低於1×108/cm3且高於或等於1×10-9/cm3
此外,對氧化物半導體層來說,氫、氮、碳、矽以及主要成分以外的金屬元素是雜質。例如,氫和氮引起施體能階的形成,而增高載子密度。此外,矽引起氧化物半導體層中的雜質能階的形成。該雜質能階成為陷阱,有可能使電晶體的電特性劣化。因此,較佳為降低氧化物半導體層130a至氧化物半導體層130c中或各層的介面的雜質濃度。
為了使氧化物半導體層成為本質或實質上本質,以使氧化物半導體層具有如下區域的方式進行控制:藉由二次離子質譜(SIMS)分析測定出的氫濃度為2×1020atoms/cm3以下,較佳為5×1019atoms/cm3以下,更佳為1×1019atoms/cm3以下,進一步較佳為5×1018atoms/cm3以下,並且為1×1017atoms/cm3以上的區域;氮 濃度低於5×1019atoms/cm3,較佳為5×1018atoms/cm3以下,更佳為1×1018atoms/cm3以下,進一步較佳為5×1017atoms/cm3以下,並且為5×1016atoms/cm3以上的區域。
當以高濃度包含矽或碳時,有可能降低氧化物半導體層的結晶性。為了不使氧化物半導體層的結晶性降低,以使氧化物半導體層具有如下區域的方式進行控制:矽濃度低於1×1019atoms/cm3,較佳為低於5×1018atoms/cm3,並且為1×1018atoms/cm3以上的區域;碳濃度低於1×1019atoms/cm3,較佳為低於5×1018atoms/cm3,更佳為低於1×1018atoms/cm3,並且為6×1017atoms/cm3以上的區域。
將如上述那樣的被高度純化了的氧化物半導體膜用於通道形成區域的電晶體的關態電流極小。例如,可以使以源極與汲極之間的電壓為0.1V、5V或10V左右時的電晶體的每通道寬度的關態電流降低到幾yA/μm至幾zA/μm。
作為電晶體的閘極絕緣膜,大多使用包含矽的絕緣膜,因此較佳為如本發明的一個實施例的電晶體那樣不使氧化物半導體層的用作通道的區域與閘極絕緣膜接觸。當通道形成在閘極絕緣膜與氧化物半導體層之間的介面時,有時在該介面產生載子散射而使電晶體的場效移動率降低。從上述觀點來看,可以說較佳為使氧化物半導體層的用作通道的區域與閘極絕緣膜分開。
因此,藉由使氧化物半導體層130具有氧化 物半導體層130a至氧化物半導體層130c的疊層結構,能夠將通道形成在氧化物半導體層130b中,由此能夠形成具有高場效移動率及穩定的電特性的電晶體。
在氧化物半導體層130a至氧化物半導體層130c的能帶結構中,導帶底的能量連續地變化。這從由於氧化物半導體層130a至氧化物半導體層130c的組成相互相似,氧容易在上述三者中互相擴散的情況上,也可以得到理解。由此可以說,雖然氧化物半導體層130a至氧化物半導體層130c是組成互不相同的疊層體,但是在物性上是連續的。在圖式中,被層疊的各氧化物半導體層的介面由虛線表示。
其中層疊含有相同主要成分之層的氧化物半導體層130被形成為不只是具有多層的簡單層疊結構,也具有連續能量帶(在此,尤其是指各層之間的導帶底為連續的U型井結構(U型井))。換言之,以在各層的介面之間不存在會形成俘獲中心或再結合中心等缺陷能階的雜質的方式形成疊層結構。如果,雜質混入被層疊的氧化物半導體層的層間,能帶則失去連續性,因此載子在介面被俘獲或者再結合而消失。
例如,氧化物半導體層130a及氧化物半導體層130c可以使用In:Ga:Zn=1:3:2、1:3:3、1:3:4、1:3:6、1:4:5、1:6:4或1:9:6(原子數比)的In-Ga-Zn氧化物等,氧化物半導體層130b可以使用In:Ga:Zn=1:1:1、2:1:3、5:5:6或3:1:2(原子數比)等的In-Ga-Zn氧化物 等。另外,當以上述氧化物為濺射靶材進行成膜時,濺射靶材的原子數比與所形成的氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的原子數比不一定相同。
氧化物半導體層130中的氧化物半導體層130b用作井(well),使得通道形成在氧化物半導體層130b中。由於氧化物半導體層130的導帶底為連續的,也可以將氧化物半導體層130稱為U型井。另外,也可以將具有上述結構的通道稱為埋入通道。
雖然在氧化物半導體層130a與氧化矽膜等絕緣層之間以及氧化物半導體層130c與氧化矽膜等絕緣層之間的介面附近有可能形成起因於雜質或缺陷的陷阱能階。由於氧化物半導體層130a及氧化物半導體層130c的存在,可以使氧化物半導體層130b和該陷阱能階相隔。
然而,氧化物半導體層130a及氧化物半導體層130c的導帶底的能量與氧化物半導體層130b的導帶底的能量之間的能量差小時,有時氧化物半導體層130b的電子越過該能量差到達陷阱能階。當電子被陷阱能階俘獲時,在絕緣層介面產生負電荷,使得電晶體的臨界電壓向正方向漂移。
氧化物半導體層130a至氧化物半導體層130c較佳為包含結晶部。尤其是,藉由使用c軸配向結晶,能夠對電晶體賦予穩定的電特性。另外,c軸配向的結晶抗彎曲,由此可以提高使用撓性基板的半導體裝置的可靠 性。
作為用作源極電極層的導電層140及用作汲極電極層的導電層150,例如可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc及該金屬材料的合金中的材料的單層或疊層。典型的是,特別佳為使用容易與氧鍵合的Ti或在後面能以較高的溫度進行處理的熔點高的W。也可以使用低電阻的Cu或Cu-Mn等合金與上述材料的疊層。在電晶體105、電晶體106、電晶體111、電晶體112中,例如可以作為導電層141及導電層151使用W,作為導電層142及導電層152使用Ti及Al的疊層膜等。
上述材料能夠從氧化物半導體膜抽出氧。由此,在與上述材料接觸的氧化物半導體層的一部分的區域中,氧化物半導體膜中的氧被脫離,而在氧化物半導體膜中形成氧缺陷。包含於膜中的微量的氫與該氧缺陷鍵合而使該區域明顯地變為n型化的區域。因此,可以將該n型化的區域用作電晶體的源極或汲極。
當導電層140及導電層150使用W時,也可以對導電層140及導電層150摻雜氮。藉由摻雜氮可以適度地降低抽出氧的性質,由此可以防止n型化的區域擴展到通道區域。藉由作為上述導電層140及導電層150使用W與n型半導體層的疊層,使n型半導體層與氧化物半導體層接觸,可以防止n型化的區域擴展到通道區域。作為n型半導體層可以使用添加有氮的In-Ga-Zn氧化物、氧化 鋅、氧化銦、氧化錫、氧化銦錫等。
作為用作閘極絕緣膜的絕緣層160,可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。絕緣層160也可以是上述材料的疊層。絕緣層160也可以包含La、N、Zr等作為雜質。
說明絕緣層160的疊層結構的一個例子。絕緣層160例如包含氧、氮、矽、鉿等。具體地,較佳為包含氧化鉿及氧化矽或者氧化鉿及氧氮化矽。
氧化鉿及氧化鋁的相對介電常數比氧化矽或氧氮化矽高。因此,與使用氧化矽的情況相比可以使絕緣層160的厚度更大,由此可以減少穿隧電流引起的洩漏電流。也就是說,可以實現關態電流小的電晶體。再者,與包括非晶結構的氧化鉿相比,包括結晶結構的氧化鉿具有高相對介電常數。因此,為了形成關態電流小的電晶體,較佳為使用具有結晶結構的氧化鉿。作為結晶結構的例子,可以舉出單斜晶結構或立方體晶結構等。注意,本發明的一個實施例不侷限於此。
作為與氧化物半導體層130接觸的絕緣層120及絕緣層160較佳為使用氮氧化物的釋放量少的膜。當氮氧化物的釋放量多的絕緣層與氧化物半導體接觸時,有時因氮氧化物導致能階密度變高。作為絕緣層120及絕緣層160,例如可以使用氮氧化物的釋放量少的氧氮化矽膜或 氧氮化鋁膜等的氧化物絕緣層。
氮氧化物的釋放量少的氧氮化矽膜是在TDS分析法中氨釋放量比氮氧化物的釋放量多的膜,典型的是氨釋放量為1×1018分子/cm3以上且5×1019分子/cm3以下。此外,上述氨釋放量是藉由膜表面溫度為50℃以上且650℃以下,較佳為50℃以上且550℃以下的加熱處理而得到的釋放量。
藉由作為絕緣層120及絕緣層160使用上述氧化物絕緣層,可以降低電晶體的臨界電壓的漂移,由此可以降低電晶體的電特性變動。
作為用作閘極電極層的導電層170例如可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、Ta及W等的導電膜。另外,也可以使用上述材料的合金或上述材料的導電氮化物。此外,也可以使用選自上述材料、上述材料的合金及上述材料的導電氮化物中的多種材料的疊層。典型的是,可以使用鎢、鎢與氮化鈦的疊層、鎢與氮化鉭的疊層等。另外,也可以使用低電阻的Cu或Cu-Mn等合金或者上述材料與Cu或Cu-Mn等合金的疊層。在本實施例中,作為導電層171使用氮化鉭,作為導電層172使用鎢,以便形成導電層170。
作為絕緣層175可以使用含氫的氮化矽膜或氮化鋁膜等。在實施例2所示的電晶體103、電晶體104、電晶體106、電晶體109、電晶體110及電晶體112中,藉由作為絕緣層175使用含氫的絕緣膜可以使氧化物 半導體層的一部分n型化。另外,氮化絕緣膜還用作阻擋水分等的膜,可以提高電晶體的可靠性。
作為絕緣層175也可以使用氧化鋁膜。尤其是,較佳為在實施例2所示的電晶體101、電晶體102、電晶體105、電晶體107、電晶體108及電晶體111中作為絕緣層175使用氧化鋁膜。氧化鋁膜的不使氫、水分等雜質以及氧透過的阻擋效果高。因此,將氧化鋁膜適合用作具有如下效果的保護膜:在電晶體的製程中及製造電晶體之後,防止氫、水分等雜質向氧化物半導體層130混入;防止從氧化物半導體層釋放氧;防止氧的從絕緣層120的不需要的釋放。此外,也可以將包含於氧化鋁膜的氧擴散到氧化物半導體層中。
另外,在絕緣層175上較佳為形成有絕緣層180。作為該絕緣層可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣膜。該絕緣層也可以是上述材料的疊層。
在此,絕緣層180較佳為與絕緣層120同樣地包含比化學計量組成多的氧。能夠將從絕緣層180釋放的氧穿過絕緣層160擴散到氧化物半導體層130的通道形成區域,因此能夠對形成在通道形成區域中的氧缺陷填補氧。由此,能夠獲得穩定的電晶體電特性。
為了實現半導體裝置的高度集成,必須進行電晶體的微型化。然而,已知伴隨著電晶體的微型化,電 晶體的電特性劣化。尤其是通道寬度的縮短導致通態電流的降低。
在本發明的一個實施例的電晶體107至電晶體112中,以覆蓋其中形成通道的氧化物半導體層130b的方式形成有氧化物半導體層130c,通道形成層與閘極絕緣膜沒有接觸。因此,能夠抑制在通道形成層與閘極絕緣膜的介面產生的載子散射,而可以增高電晶體的通態電流。
在本發明的一個實施例的電晶體中,如上所述,以在通道寬度方向上電性上包圍氧化物半導體層130的方式形成有閘極電極層(導電層170),因此氧化物半導體層130除了垂直於頂面的方向上被施加閘極電場之外,垂直於側面的方向上也被施加閘極電場。換言之,對通道形成層整體施加閘極電場而實效通道寬度擴大,由此可以進一步提高通態電流。
另外,在本發明的一個實施例的氧化物半導體層130具有兩層或三層結構的電晶體中,藉由將形成有通道的氧化物半導體層130b形成於氧化物半導體層130a上,可以獲得不容易形成介面能階的效果。在本發明的一個實施例的氧化物半導體層130具有三層結構的電晶體中,由於氧化物半導體層130b位於三層結構的中間,還可得到消除從上下層混入的雜質的影響的效果等。因此,除了可以增高上述電晶體的通態電流之外,還可以實現臨界電壓的穩定化及S值(次臨界值)的下降。因此,可以 降低閘極電壓VG為0V時的電流,而可以降低功耗。另外,由於電晶體的臨界電壓穩定,所以可以提高半導體裝置的長期可靠性。此外,本發明的一個實施例的電晶體可以抑制隨著微細化導致的電特性劣化,由此可以說適合於集成度高的半導體裝置。
雖然本實施例所說明的金屬膜、半導體膜及無機絕緣膜等各種膜可以典型地利用濺射法或電漿CVD法形成,但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子,可以舉出有機金屬化學氣相沉積(MOCVD)法或原子層沉積(ALD)法等。
由於熱CVD法是不使用電漿的成膜方法,因此具有不產生電漿損傷所引起的缺陷的優點。
此外,可以以如下方法進行利用熱CVD法的成膜:將源氣體及氧化劑同時供應到腔室內,將腔室內的壓力設定為大氣壓或減壓,使其在基板附近或在基板上起反應。
可以以如下方法進行利用ALD法的成膜:將腔室內的壓力設定為大氣壓或減壓,將用於反應的源氣體引入腔室並起反應,並且按該順序反復地引入氣體。也可以將源氣體與惰性氣體(氬或氮等)用作載子氣體一併地進行引入。例如,也可以將兩種以上的源氣體依次供應到腔室內。此時,在第一源氣體起反應之後引入惰性氣體,然後引入第二源氣體,以防止多種源氣體混合。或者,也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出, 然後引入第二源氣體。第一源氣體附著到基板表面且起反應來形成第一層,之後引入的第二源氣體附著且起反應,由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止,可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據反復引入氣體的次數來進行調節,因此,ALD法可以準確地調節厚度而適用於製造微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施例所公開的金屬膜、半導體膜、無機絕緣膜等各種膜。例如,當形成In-Ga-Zn-O膜時,可以使用三甲基銦(In(CH3)3)、三甲基鎵(Ga(CH3)3)及二甲基鋅(Zn(CH3)2)。不侷限於上述組合,也可以使用三乙基鎵(Ga(C2H5)3)代替三甲基鎵,並使用二乙基鋅(Zn(C2H5)2)代替二甲基鋅。
例如,在使用利用ALD法的沉積裝置形成氧化鉿膜時,使用如下兩種氣體:藉由使包含溶劑和鉿前體的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH,Hf[N(CH3)2]4)或四(乙基甲基醯胺)鉿等鉿醯胺)氣化而得到的源氣體;以及用作氧化劑的臭氧(O3)。
例如,在使用利用ALD法的沉積裝置形成氧化鋁膜時,使用如下兩種氣體:藉由使包含溶劑和鋁前體的液體(三甲基鋁(TMA,Al(CH3)3)等)氣化而得到的源氣體;以及用作氧化劑的H2O。作為其他材料有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5- 庚二酮酸)等。
例如,在使用利用ALD法的沉積裝置形成氧化矽膜時,使六氯乙矽烷附著在被成膜面上,供應氧化氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如,在使用利用ALD法的沉積裝置形成鎢膜時,依次引入WF6氣體和B2H6氣體形成初始鎢膜,然後依次引入WF6氣體和H2氣體形成鎢膜。注意,也可以使用SiH4氣體代替B2H6氣體。
例如,在使用利用ALD法的沉積裝置形成氧化物半導體膜如In-Ga-Zn-O膜時,依次引入In(CH3)3氣體和O3氣體形成In-O層,然後依次引入Ga(CH3)3氣體和O3氣體形成GaO層,之後依次引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意,這些層的順序不侷限於上述例子。也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體,但是較佳為使用不包含H的O3氣體。
當形成氧化物半導體層時,也可以使用對向靶材式濺射裝置。也可以將使用該對向靶材式濺射裝置的成膜方法稱為VDSP(vapor deposition SP)。
藉由使用對向靶材式濺射裝置形成氧化物半導體層,可以減少在形成氧化物半導體層時產生的電漿損傷。因此,可以減少膜中的氧缺陷。此外,藉由使用對向靶材式濺射裝置可以在低壓下進行沉積。從而可以減少所 形成的氧化物半導體層中的雜質濃度(例如,氫、稀有氣體(氬等)、水等)。
本實施例所示的結構可以與其他實施例所示的結構適當地組合而實施。
實施例4
下面,說明可用於本發明的一個實施例的氧化物半導體膜的結構。
在本說明書中,“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態,因此,也包括該角度為-5°以上且5°以下的狀態。此外,“垂直”是指兩條直線的角度為80°以上且100°以下的狀態,因此,也包括該角度為85°以上且95°以下的狀態。
在本說明書中,六方晶系包括三方晶系和菱方晶系。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜包括CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor:c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。
首先,對CAAC-OS膜進行說明。
CAAC-OS膜是包含多個c軸配向的結晶部的氧化物半導體膜之一。
在利用穿透式電子顯微鏡(TEM: Transmission Electron Microscope)觀察CAAC-OS膜的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)。於是觀察到多個結晶部。然而,即使在高解析度TEM影像中,也觀察不到結晶部與結晶部之間的邊界,亦即晶界(grain boundary)。因此,可以說在CAAC-OS膜中,不容易發生起因於晶界的電子移動率的降低。
當從大致平行於樣本面的方向觀察CAAC-OS膜的剖面的高解析度TEM影像時,觀察到在結晶部中金屬原子配列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面,根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的平面的高解析度TEM影像可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是,在不同的結晶部之間金屬原子的排列沒有規律性。
使用X射線繞射(XRD:X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如,當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時,在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面,由此可知CAAC-OS膜中的結晶具有c軸配向性,並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
注意,當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時,除了在2θ為31°附近的峰值之外,有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是,在CAAC-OS膜中在2θ為31°附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、或過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是,矽等元素因為其與氧的結合力比構成氧化物半導體膜的金屬元素與氧的結合力更強而成為因從氧化物半導體膜奪取氧而打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。此外,鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大而在包含在氧化物半導體膜內部時成為打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。注意,包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如,氧化物半導體膜中的氧缺陷有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺陷的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子發生源,因此可以具有較低的載子密度。 因此,使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子陷阱。因此,使用該氧化物半導體膜的電晶體的電特性變動小,而成為高可靠性電晶體。被氧化物半導體膜的載子陷阱俘獲的電荷到被釋放需要長時間,有時像固定電荷那樣動作。因此,使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
在使用CAAC-OS膜的電晶體中,起因於可見光或紫外光的照射的電特性的變動小。
接下來,說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部的區域及觀察不到明確的結晶部的區域。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下,或1nm以上且10nm以下。尤其是,將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc:nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor:奈米晶氧化物半導體)膜。另外,例如在nc-OS膜的高解析度TEM影像中,不經常觀察到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域,特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外,nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此,在膜整體上觀察不 到配向性。所以,有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如,在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時,檢測不出表示結晶面的峰值。此外,在對nc-OS膜進行使用其束徑比結晶部大(例如,50nm以上)的電子射線的電子繞射(選區域電子繞射)時,觀察到類似光暈圖案的繞射圖案。另一方面,在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時,觀察到斑點。另外,在nc-OS膜的奈米束電子繞射圖案中,有時觀察到如圓圈那樣的(環狀的)亮度高的區域。而且,在nc-OS膜的奈米束電子繞射圖案中,有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此,nc-OS膜的缺陷能階密度比非晶氧化物半導體膜低。注意,nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以,nc-OS膜的缺陷能階密度比CAAC-OS膜高。
接著,對非晶氧化物半導體膜進行說明。
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如石英那樣的無定形態的氧化物半導體膜。
在非晶氧化物半導體膜的高解析度TEM影像中,觀察不到結晶部。
當使用XRD裝置以out-of-plane法對非晶氧化物半導體膜進行結構分析時,檢測不到表示結晶面的峰值。在非晶氧化物半導體膜的電子繞射圖案中,觀察到光暈圖案。另外,在非晶氧化物半導體膜的奈米束電子繞射圖案中,觀察不到斑點,而觀察到光暈圖案。
注意,氧化物半導體膜有時具有呈現nc-OS膜與非晶氧化物半導體膜之間的物性的結構。將具有這種結構的氧化物半導體膜特別稱為類非晶氧化物半導體(amorphous-like OS)膜。
在類非晶OS膜的高解析度TEM影像中,有時觀察到空洞。此外,在高解析度TEM影像中,有明確地確認到結晶部的區域及確認不到結晶部的區域。類非晶OS膜有時因TEM觀察時的微量的電子照射而產生晶化,由此觀察到結晶部的生長。另一方面,在優質的nc-OS膜中,幾乎觀察不到因TEM觀察時的微量的電子照射而產生晶化。
注意,類非晶OS膜及nc-OS膜的結晶部的大小的測量可以使用高解析度TEM影像進行。例如,InGaZnO4的結晶具有層狀結構,在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4的結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此,這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等,從結晶結構分析求出其值,即0.29nm。因此,著眼於高解 析度TEM影像的晶格條紋,在晶格條紋的間隔為0.28nm以上且0.30nm以下的區域,每個晶格條紋都被認為是對應於InGaZnO4的結晶的a-b面。
注意,氧化物半導體膜例如也可以是包括非晶氧化物半導體膜、類非晶OS膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
本實施例所示的結構可以與其他實施例所示的結構適當地組合而使用。
實施例5
本發明的一個實施例的成像裝置及包含該成像裝置的半導體裝置可以用於顯示裝置、個人電腦或具備儲存媒體的影像再現裝置(典型的是,能夠播放儲存媒體如數位影音光碟(DVD)等並具有可以顯示該影像的顯示器的裝置)中。另外,作為可以使用本發明的一個實施例的成像裝置及包含該成像裝置的半導體裝置的電子裝置,可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖34A至圖34F示出這些電子裝置的具體例子。
圖34A是可攜式遊戲機,該可攜式遊戲機包 括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907、觸控筆908以及相機909等。雖然圖34A所示的可攜式遊戲機包括兩個顯示部903和顯示部904,但是可攜式遊戲機所包括的顯示部的個數不限於此。可以將本發明的一個實施例的成像裝置用於相機909。
圖34B是可攜式資料終端,該可攜式資料終端包括第一外殼911、顯示部912、相機919等。藉由顯示部912所具有的觸摸功能可以進行資訊的輸入或輸出。可以將本發明的一個實施例的成像裝置用於相機919。
圖34C是手錶型資訊終端,該手錶型資訊終端包括外殼931、顯示部932、腕帶933以及相機939等。顯示部932也可以是觸控面板。可以將本發明的一個實施例的成像裝置用於相機939。
圖34D是行動電話,在外殼951中設置有顯示部952、麥克風957、揚聲器954、相機959、輸入輸出端子956以及操作用的按鈕955等。可以將本發明的一個實施例的成像裝置用於相機959。
圖34E是數位相機,該數位相機包括外殼961、快門按鈕962、麥克風963、發光部967以及透鏡965等。可以將本發明的一個實施例的成像裝置設置在透鏡965的焦點的位置上。
圖34F是視頻攝影機,該視頻攝影機包括第一外殼971、第二外殼972、顯示部973、操作鍵974、透 鏡975、連接部976等。操作鍵974及透鏡975設置在第一外殼971中,顯示部973設置在第二外殼972中。並且,第一外殼971和第二外殼972由連接部976連接,由連接部976可以改變第一外殼971和第二外殼972之間的角度。顯示部973的影像也可以根據連接部976所形成的第一外殼971和第二外殼972之間的角度切換。可以將本發明的一個實施例的成像裝置設置在透鏡975的焦點的位置上。
另外,本實施例可以與本說明書所示的其他實施例適當地組合。
51:電晶體
52:電晶體
53:電晶體
54:電晶體
56:高電壓電源
60:光電轉換元件
71:佈線
72:佈線
73:佈線
75:佈線
76:佈線
77:佈線
78:佈線
79:佈線

Claims (10)

  1. 一種電子裝置,包含:透鏡;光電轉換元件;第一電晶體;第二電晶體;第一佈線;以及第二佈線,其中該透鏡和該光電轉換元件彼此重疊,其中該光電轉換元件中的一個電極電連接到該第一佈線,其中該光電轉換元件中的另一個電極電連接到該第一電晶體的源極電極和汲極電極中的一個,其中該第一電晶體的該源極電極和該汲極電極中的另一個電連接到該第二電晶體的閘極電極,其中該第一電晶體的閘極電極電連接到該第二佈線,其中該第一電晶體是n通道型電晶體,並且其中供應到該第二佈線的最高電位低於供應到該第一佈線的電位。
  2. 一種電子裝置,包含:外殼;設置在該外殼中的顯示部;以及設置在該外殼中的相機,該相機包含:透鏡; 光電轉換元件;第一電晶體;第二電晶體;第一佈線;以及第二佈線,其中該透鏡和該光電轉換元件彼此重疊,其中該光電轉換元件中的一個電極電連接到該第一佈線,其中該光電轉換元件中的另一個電極電連接到該第一電晶體的源極電極和汲極電極中的一個,其中該第一電晶體的該源極電極和該汲極電極中的另一個電連接到該第二電晶體的閘極電極,其中該第一電晶體的閘極電極電連接到該第二佈線,其中該第一電晶體是n通道型電晶體,其中供應到該第二佈線的最高電位低於供應到該第一佈線的電位,並且其中該相機和該顯示部被設置在該電子裝置的相同側。
  3. 根據請求項1或2之電子裝置,其中穿過該透鏡的光到達該光電轉換元件。
  4. 根據請求項1或2之電子裝置,其中該第一電晶體的通道形成區域包含氧化物半導體。
  5. 根據請求項4之電子裝置,其中該氧化物半導體包括In、Zn和Ga。
  6. 根據請求項1或2之電子裝置,其中該第一電晶體的通道形成區域和該第二電晶體的通道形成區域各包含矽。
  7. 一種成像裝置,包含:光電轉換元件;第一電晶體;第二電晶體;第一佈線;以及第二佈線,其中該光電轉換元件中的一個電極電連接到該第一佈線,其中該光電轉換元件中的另一個電極電連接到該第一電晶體的源極電極和汲極電極中的一個,其中該第一電晶體的該源極電極和該汲極電極中的另一個電連接到該第二電晶體的閘極電極,其中該第一電晶體的閘極電極電連接到該第二佈線,其中該第一電晶體是n通道型電晶體,並且其中供應到該第二佈線的最高電位低於供應到該第一佈線的電位。
  8. 根據請求項7之成像裝置,其中該第一電晶體的通道形成區域包含氧化物半導體。
  9. 根據請求項8之成像裝置,其中該氧化物半導體包括In、Zn和Ga。
  10. 根據請求項7之成像裝置,其中該第 一電晶體的通道形成區域和該第二電晶體的通道形成區域各包含矽。
TW109134622A 2015-01-30 2016-01-21 成像裝置及電子裝置 TWI792065B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2015016743 2015-01-30
JP2015-016743 2015-01-30

Publications (2)

Publication Number Publication Date
TW202105707A TW202105707A (zh) 2021-02-01
TWI792065B true TWI792065B (zh) 2023-02-11

Family

ID=56554648

Family Applications (2)

Application Number Title Priority Date Filing Date
TW109134622A TWI792065B (zh) 2015-01-30 2016-01-21 成像裝置及電子裝置
TW105101870A TWI710124B (zh) 2015-01-30 2016-01-21 成像裝置及電子裝置

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW105101870A TWI710124B (zh) 2015-01-30 2016-01-21 成像裝置及電子裝置

Country Status (4)

Country Link
US (3) US20160225808A1 (zh)
JP (4) JP6647884B2 (zh)
KR (2) KR102502316B1 (zh)
TW (2) TWI792065B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI792065B (zh) * 2015-01-30 2023-02-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置
TWI738569B (zh) 2015-07-07 2021-09-01 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
JP6791667B2 (ja) 2015-07-16 2020-11-25 株式会社半導体エネルギー研究所 撮像装置
KR102618850B1 (ko) 2015-09-10 2023-12-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치, 모듈, 전자 기기, 및 촬상 장치의 동작 방법
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
WO2018069785A1 (en) * 2016-10-12 2018-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and system using the same
DE102021114314A1 (de) * 2021-06-02 2022-12-08 Universität Siegen, Körperschaft des öffentlichen Rechts Photonendetektion

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040917A (ja) * 2009-08-10 2011-02-24 Rohm Co Ltd 光電変換回路及びそれに用いる光電変換素子
JP2011119710A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその動作方法
JP2012034354A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 固体撮像装置、半導体表示装置

Family Cites Families (123)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
JP3834841B2 (ja) * 1995-08-03 2006-10-18 株式会社日立製作所 固体撮像素子
EP0820644B1 (en) 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
KR20070116888A (ko) 2004-03-12 2007-12-11 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
BRPI0517568B8 (pt) 2004-11-10 2022-03-03 Canon Kk Transistor de efeito de campo
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
JP5118811B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 発光装置及び表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US8354724B2 (en) * 2007-03-26 2013-01-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8901541B2 (en) * 2009-04-07 2014-12-02 Rohm Co., Ltd. Photoelectric conversion device and image pick-up device
EP2487713B1 (en) * 2009-10-09 2018-05-30 Canon Kabushiki Kaisha Solid-state image pickup device and method for manufacturing same
KR102369024B1 (ko) 2009-10-29 2022-02-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101488521B1 (ko) 2009-11-06 2015-02-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP2012151369A (ja) * 2011-01-20 2012-08-09 Panasonic Corp 固体撮像装置
WO2013042643A1 (en) * 2011-09-22 2013-03-28 Semiconductor Energy Laboratory Co., Ltd. Photodetector and method for driving photodetector
JP2013089869A (ja) * 2011-10-20 2013-05-13 Canon Inc 検出装置及び検出システム
JP2014063557A (ja) * 2012-02-24 2014-04-10 Semiconductor Energy Lab Co Ltd 記憶装置及び半導体装置
US9006024B2 (en) * 2012-04-25 2015-04-14 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
JP2015023079A (ja) 2013-07-17 2015-02-02 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
US9362320B2 (en) * 2014-06-03 2016-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit having a level shifter and method of making the same
KR102388997B1 (ko) 2014-08-29 2022-04-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
KR102393272B1 (ko) 2014-09-02 2022-05-03 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9548327B2 (en) 2014-11-10 2017-01-17 Semiconductor Energy Laboratory Co., Ltd. Imaging device having a selenium containing photoelectric conversion layer
US9584707B2 (en) 2014-11-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9773832B2 (en) 2014-12-10 2017-09-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TWI792065B (zh) * 2015-01-30 2023-02-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040917A (ja) * 2009-08-10 2011-02-24 Rohm Co Ltd 光電変換回路及びそれに用いる光電変換素子
JP2011119710A (ja) * 2009-11-06 2011-06-16 Semiconductor Energy Lab Co Ltd 半導体装置及びその動作方法
JP2012034354A (ja) * 2010-07-01 2012-02-16 Semiconductor Energy Lab Co Ltd 固体撮像装置、半導体表示装置

Also Published As

Publication number Publication date
JP6913773B2 (ja) 2021-08-04
KR20160094290A (ko) 2016-08-09
US20240079424A1 (en) 2024-03-07
JP2016146626A (ja) 2016-08-12
US20200403016A1 (en) 2020-12-24
JP2020074564A (ja) 2020-05-14
JP2021108474A (ja) 2021-07-29
TW202105707A (zh) 2021-02-01
TW201633523A (zh) 2016-09-16
JP6647884B2 (ja) 2020-02-14
JP2023073250A (ja) 2023-05-25
US11848341B2 (en) 2023-12-19
US20160225808A1 (en) 2016-08-04
TWI710124B (zh) 2020-11-11
KR20230021061A (ko) 2023-02-13
KR102502316B1 (ko) 2023-02-23

Similar Documents

Publication Publication Date Title
JP7122430B2 (ja) 撮像装置
JP7432644B2 (ja) 撮像装置
KR102514007B1 (ko) 촬상 장치, 촬상 장치의 구동 방법, 및 전자 기기
TWI792119B (zh) 攝像裝置
JP6655373B2 (ja) 半導体装置および電子機器
JP6688116B2 (ja) 撮像装置および電子機器
TWI792065B (zh) 成像裝置及電子裝置
JP7085595B2 (ja) 撮像装置
TWI713367B (zh) 成像裝置及其運作方法
TWI836481B (zh) 攝像裝置