TWI836481B - 攝像裝置 - Google Patents

攝像裝置 Download PDF

Info

Publication number
TWI836481B
TWI836481B TW111123267A TW111123267A TWI836481B TW I836481 B TWI836481 B TW I836481B TW 111123267 A TW111123267 A TW 111123267A TW 111123267 A TW111123267 A TW 111123267A TW I836481 B TWI836481 B TW I836481B
Authority
TW
Taiwan
Prior art keywords
transistor
layer
oxide semiconductor
circuit
photoelectric conversion
Prior art date
Application number
TW111123267A
Other languages
English (en)
Other versions
TW202240877A (zh
Inventor
池田𨺓之
黒川義元
Original Assignee
日商半導體能源研究所股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商半導體能源研究所股份有限公司 filed Critical 日商半導體能源研究所股份有限公司
Publication of TW202240877A publication Critical patent/TW202240877A/zh
Application granted granted Critical
Publication of TWI836481B publication Critical patent/TWI836481B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14634—Assemblies, i.e. Hybrid structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14659—Direct radiation imagers structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H01L27/14663—Indirect radiation imagers, e.g. using luminescent members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/0272—Selenium or tellurium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
    • H01L31/0256—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by the material
    • H01L31/0264—Inorganic materials
    • H01L31/032—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312
    • H01L31/0322—Inorganic materials including, apart from doping materials or other impurities, only compounds not provided for in groups H01L31/0272 - H01L31/0312 comprising only AIBIIICVI chalcopyrite compounds, e.g. Cu In Se2, Cu Ga Se2, Cu In Ga Se2
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02S—GENERATION OF ELECTRIC POWER BY CONVERSION OF INFRARED RADIATION, VISIBLE LIGHT OR ULTRAVIOLET LIGHT, e.g. USING PHOTOVOLTAIC [PV] MODULES
    • H02S40/00—Components or accessories in combination with PV modules, not provided for in groups H02S10/00 - H02S30/00
    • H02S40/40—Thermal components
    • H02S40/44—Means to utilise heat energy, e.g. hybrid systems producing warm water and electricity at the same time
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/541—CuInSe2 material PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/60—Thermal-PV hybrids

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Inorganic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Fluid-Damping Devices (AREA)
  • Vehicle Body Suspensions (AREA)
  • Eye Examination Apparatus (AREA)

Abstract

提供一種撮像品質高的適於高速工作的攝像裝置。該攝像裝置包括第一區域至第n區域(n為2以上且16以下的自然數)，各區域包括第一電路、第二電路、第三電路和第四電路，第一至第三電路包括將矽用作活性層或活性區域的電晶體，第四電路包括將氧化物半導體用作活性層的電晶體及光電轉換元件，第一電路具有與第四電路重疊的區域，第三電路具有與所述第四電路重疊的區域。

Description

攝像裝置
本發明的一個實施方式係關於一種使用氧化物半導體的攝像裝置。
注意，本發明的一個實施方式不侷限於上述技術領域。本說明書等所公開的發明的一個實施方式的技術領域係關於一種物體、方法或製造方法。或者，本發明的一個實施方式係關於一種程式(process)、機器(machine)、產品(manufacture)或者組成物(composition of matter)。由此，更明確而言，作為本說明書所公開的本發明的一個實施方式的技術領域的一個例子可以舉出半導體裝置、顯示裝置、液晶顯示裝置、發光裝置、照明設備、蓄電裝置、記憶體裝置、攝像裝置、這些裝置的驅動方法或者這些裝置的製造方法。
注意，本說明書等中的半導體裝置是指藉由利用半導體特性而能夠工作的所有裝置。電晶體、半導體電路為半導體裝置的一個實施方式。另外，記憶體裝置、顯示裝置、攝像裝置、電子裝置有時包括半導體裝置。
使用形成在具有絕緣表面的基板上的半導體薄膜構成電晶體的技術受到關注。該電晶體被廣泛地應用於如積體電路(IC)及顯示裝置等的電子裝置。作為可以應用於電晶體的半導體材料，矽類半導體被周知。另外，作為其他材料，氧化物半導體受到注目。
例如，公開了作為氧化物半導體使用氧化鋅或In-Ga-Zn類氧化物半導體來製造電晶體的技術(參照專利文獻1及專利文獻2)。
專利文獻3公開了一種攝像裝置，其中在像素電路的一部分中使用包含氧化物半導體的關態電流(off-state current)極低的電晶體，在週邊電路中使用能夠製造CMOS(Complementary Metal Oxide Semiconductor)電路的包含矽的電晶體。
專利文獻4公開了一種攝像裝置，其中層疊有包含矽的電晶體、包含氧化物半導體的電晶體以及包含晶體矽層的光電二極體。
[專利文獻1]日本專利申請公開第2007-123861號公報
[專利文獻2]日本專利申請公開第2007-96055號公報
[專利文獻3]日本專利申請公開第2011-119711號公報
[專利文獻4]日本專利申請公開第2013-243355號公報
攝像裝置被組裝於各種各樣的可攜式資訊設備中，要求高清晰化、小型化、低功耗化等。另外，對攝像裝置還要求在滿足上述要求的同時可以以更低成本製造。
當攝像裝置的清晰度得到提高時，亦即，當像素數增加時需要進行高速驅動。為了使攝像裝置高速驅動，除了半導體材料的物性的改善等之外還需要改善電路結構的設計。
因此，本發明的一個實施方式的目的之一是提供一種適用於高速工作的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種高解析度的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種高集成度的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種低功耗的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種低成本的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種可以在低照度環境下進行攝像的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種動態範圍廣的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種能夠在較寬的溫度範圍內使用的攝像裝置。另外，本發明的一個 實施方式的目的之一是提供一種高開口率的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種可靠性高的攝像裝置。另外，本發明的一個實施方式的目的之一是提供一種新穎的攝像裝置等。另外，本發明的一個實施方式的目的之一是提供一種新穎的半導體裝置等。
注意，這些課題的記載並不妨礙其他課題的存在。此外，本發明的一個實施方式並不需要解決所有上述課題。另外，說明書、圖式以及申請專利範圍等的記載中顯然存在上述課題以外的課題，可以從說明書、圖式以及申請專利範圍等的記載中獲得上述課題以外的課題。
本發明的一個實施方式係關於一種攝像裝置，該攝像裝置層疊有：包括形成於半導體基板的電晶體的電路；包括使用氧化物半導體形成的電晶體的電路；以及光電轉換元件。
本發明的一個實施方式是一種攝像裝置，該攝像裝置包括第一區域至第n區域(n為2以上且16以下的自然數)，各區域包括第一電路、第二電路、第三電路和第四電路，第一至第三電路包括將矽用於活性層或活性區域的電晶體，第四電路包括將氧化物半導體用於活性層的電晶體及光電轉換元件，第一電路具有從第三電路讀出信號的功能，第二電路具有輸出驅動第四電路的信號的功能，第三電路具有對從第四電路輸出的信號進行處理的功能，第四電路具有將光轉換為信號的功能，第一電路具有與第四電路重疊的區域，第三電路具有與所述第四電路 重疊的區域。
上述氧化物半導體較佳為包含In、Zn以及M(M為Al、Ti、Ga、Sn、Y、Zr、La、Ce、Nd或Hf)。
另外，光電轉換元件可以在光電轉換層中包含硒。
另外，第一電路及第二電路可以包括移位暫存器電路及緩衝電路。
另外，第三電路可以包括相關雙取樣(CDS)電路、類比-數位轉換(ADC)電路及閂鎖電路。
另外，可以將第一電路分割為二個區域地配置。
另外，可以將第二電路分割為二個區域地配置。
另外，可以將第一電路、第二電路及第三電路設置於第一層，將第四電路中的將氧化物半導體用作活性層的電晶體設置於第二層，將光電轉換元件設置於第三層，並將第二層設置於第一層與第三層之間。
藉由本發明的一個實施方式，可以提供一種適用於高速工作的攝像裝置。藉由本發明的一個實施方式，可以提供一種高解析度的攝像裝置。藉由本發明的一個實施方式，可以提供一種高集成度的攝像裝置。另外，可以提供一種低功耗的攝像裝置。藉由本發明的一個實施方式，可以提供一種低成本的攝像裝置。藉由本發明的一個實施方式，可以提供一種可以在低照度環境下進行攝像 的攝像裝置。藉由本發明的一個實施方式，可以提供一種動態範圍廣的攝像裝置。藉由本發明的一個實施方式，可以提供一種能夠在較寬的溫度範圍內使用的攝像裝置。藉由本發明的一個實施方式，可以提供一種高開口率的攝像裝置。另外，可以提供一種可靠性高的攝像裝置。另外，可以提供一種新穎的攝像裝置等。另外，可以提供一種新穎的半導體裝置等。
注意，本發明的一個實施方式不侷限於上述效果。例如，本發明的一個實施方式有時根據情況或狀況而具有上述效果以外的效果。或者，例如，本發明的一個實施方式有時根據情況或狀況而不具有上述效果。
40:矽基板
41:基板
51:電晶體
52:電晶體
53:電晶體
54:電晶體
55:電晶體
56:電晶體
58:電容元件
59:活性層
60:光電轉換元件
61:光電轉換層
62:透光性導電層
63:半導體層
64:半導體層
65:半導體層
70:導電體
71:佈線
72:佈線
73:佈線
74:分隔壁
75:佈線
80:絕緣層
91:像素電路
91a:電路
91b:電路
92a:電路
92b:電路
93:電路
93a:區域
93b:區域
93c:區域
94:電路
95:電路
96:區域
101:電晶體
102:電晶體
103:電晶體
104:電晶體
105:電晶體
106:電晶體
107:電晶體
108:電晶體
109:電晶體
110:電晶體
111:電晶體
112:電晶體
115:基板
120:絕緣層
130:氧化物半導體層
130a:氧化物半導體層
130b:氧化物半導體層
130c:氧化物半導體層
140:導電層
141:導電層
142:導電層
150:導電層
151:導電層
152:導電層
160:絕緣層
170:導電層
171:導電層
172:導電層
173:導電層
175:絕緣層
180:絕緣層
231:區域
232:區域
233:區域
311:佈線
312:佈線
313:佈線
314:佈線
315:佈線
316:佈線
317:佈線
331:區域
332:區域
333:區域
334:區域
335:區域
400:像素部
400a:像素部
400b:像素部
400d:像素部
400h:像素部
400p:像素部
411:電路
412:電路
413:電路
414:電路
421:電路
422:電路
423:電路
424:電路
431:電路
432:電路
433:電路
434:電路
435:電路
438:電路
441:資料線
442:資料線
443:資料線
444:資料線
445:資料線
448:資料線
450:電路
501:信號
502:信號
503:信號
504:信號
505:信號
506:信號
507:信號
508:信號
509:信號
510:期間
511:期間
520:期間
531:期間
610:期間
611:期間
612:期間
621:期間
622:期間
623:期間
631:期間
701:信號
702:信號
703:信號
704:信號
705:信號
901:外殼
902:外殼
903:顯示部
904:顯示部
905:麥克風
906:揚聲器
907:操作鍵
908:觸控筆
909:照相機
911:外殼
912:顯示部
919:照相機
921:外殼
922:快門按鈕
923:麥克風
925:透鏡
927:發光部
931:外殼
932:顯示部
933:腕帶
939:照相機
941:外殼
942:外殼
943:顯示部
944:操作鍵
945:透鏡
946:連接部
951:外殼
952:顯示部
954:揚聲器
955:按鈕
956:輸入輸出端子
957:麥克風
959:照相機
1100:層
1200:層
1300:層
1400:層
1500:絕緣層
1510:遮光層
1520:有機樹脂層
1530a:濾色片
1530b:濾色片
1530c:濾色片
1540:微透鏡陣列
1550:光學轉換層
在圖式中：
圖1A和圖1B是說明攝像裝置的剖面圖；
圖2是說明攝像裝置的剖面圖；
圖3A至圖3F是說明光電轉換元件的連接方式的剖面圖；
圖4A和圖4B是說明攝像裝置所具有的電路的圖；
圖5是說明攝像裝置的結構的俯視圖；
圖6A至圖6C是說明攝像裝置所具有的電路的圖；
圖7是說明攝像裝置所具有的電路的圖；
圖8A和圖8B是說明攝像裝置所具有的電路的圖；
圖9A和圖9B是說明攝像裝置所具有的電路的圖；
圖10是說明攝像裝置所具有的電路的圖；
圖11A和圖11B是說明攝像裝置的結構的俯視圖；
圖12是說明攝像裝置的結構的俯視圖；
圖13是說明攝像裝置的結構的俯視圖；
圖14A至圖14D是說明像素部的分割方式的圖；
圖15是說明攝像裝置的結構的俯視圖；
圖16是說明攝像裝置的結構的俯視圖；
圖17是說明攝像裝置的結構的俯視圖；
圖18A和圖18B是說明攝像裝置的結構的剖面圖；
圖19A1至圖19B3是說明彎曲的攝像裝置的圖；
圖20A和圖20B是說明像素電路的結構的圖；
圖21A至圖21C是說明像素電路的工作的時序圖；
圖22A和圖22B是說明像素電路的結構的圖；
圖23A和圖23B是說明像素電路的結構的圖；
圖24A和圖24B是說明像素電路的結構的圖；
圖25A和圖25B是說明全域快門方式及滾動快門方式的工作的時序圖；
圖26A和圖26B是說明電晶體的俯視圖及剖面圖；
圖27A和圖27B是說明電晶體的俯視圖及剖面圖；
圖28A和圖28B是說明電晶體的俯視圖及剖面圖；
圖29A和圖29B是說明電晶體的俯視圖及剖面圖；
圖30A和圖30B是說明電晶體的俯視圖及剖面圖；
圖31A和圖31B是說明電晶體的俯視圖及剖面圖；
圖32A至圖32D是說明電晶體的通道寬度方向的剖 面的圖；
圖33A至圖33F是說明電晶體的通道長度方向的剖面的圖；
圖34A至圖34E是說明半導體層的俯視圖及剖面圖；
圖35A和圖35B是說明電晶體的俯視圖及剖面圖；
圖36A和圖36B是說明電晶體的俯視圖及剖面圖；
圖37A和圖37B是說明電晶體的俯視圖及剖面圖；
圖38A和圖38B是說明電晶體的俯視圖及剖面圖；
圖39A和圖39B是說明電晶體的俯視圖及剖面圖；
圖40A和圖40B是說明電晶體的俯視圖及剖面圖；
圖41A至圖41D是說明電晶體的通道寬度方向的剖面的圖；
圖42A至圖42F是說明電晶體的通道長度方向的剖面的圖；
圖43A和圖43B是說明電晶體的俯視圖；
圖44A至圖44F是說明電子裝置的圖；
圖45A至圖45D是說明光電轉換元件的連接方式的剖面圖；
圖46是說明像素電路的結構的圖；
圖47是說明像素電路的結構的圖；
圖48是說明像素電路的結構的圖；
圖49是說明像素電路的結構的圖。
參照圖式對實施方式進行詳細說明。但是，本發明不侷限於以下的說明，所屬技術領域的普通技術人員可以很容易地理解一個事實就是，本發明的方式及詳細內容在不脫離本發明的精神及其範圍的情況下可以被變換為各種各樣的形式。因此，本發明不應該被解釋為僅限定於以下所示的實施方式的記載內容中。注意，在下面所說明的發明的結構中，在不同的圖式中共同使用相同的元件符號來表示相同的部分或具有相同功能的部分，而省略其重複說明。注意，有時在不同的圖式中適當地省略或改變相同構成要素的陰影。
例如，在本說明書等中，當明確地記載為“X與Y連接”時，意味著如下情況：X與Y電連接；X與Y在功能上連接；X與Y直接連接。因此，不侷限於規定的連接關係(例如，圖式或文中所示的連接關係等)，圖式或文中所示的連接關係以外的連接關係也包含於圖式或文中所記載的內容中。
這裡，X和Y為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
作為X與Y直接連接的情況的一個例子，可以舉出在X與Y之間沒有連接能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)，並且X與Y沒有藉由能夠電連接X與Y的元件(例如開關、電晶體、 電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)連接的情況。
作為X與Y電連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠電連接X與Y的元件(例如開關、電晶體、電容元件、電感器、電阻元件、二極體、顯示元件、發光元件及負載等)。另外，開關具有控制開啟和關閉的功能。換言之，藉由使開關處於導通狀態(開啟狀態)或非導通狀態(關閉狀態)來控制是否使電流流過。或者，開關具有選擇並切換電流路徑的功能。另外，X與Y電連接的情況包括X與Y直接連接的情況。
作為X與Y在功能上連接的情況的一個例子，例如可以在X與Y之間連接一個以上的能夠在功能上連接X與Y的電路(例如，邏輯電路(反相器、NAND電路、NOR電路等)、信號轉換電路(DA轉換電路、AD轉換電路、伽瑪校正電路等)、電位位準轉換電路(電源電路(升壓電路、降壓電路等)、改變信號的電位位準的位準轉移電路等)、電壓源、電流源、切換電路、放大電路(能夠增大信號振幅或電流量等的電路、運算放大器、差動放大電路、源極隨耦電路、緩衝電路等)、信號產生電路、記憶體電路、控制電路等)。注意，例如，即使在X與Y之間夾有其他電路，當從X輸出的信號傳送到Y時，也可以說X與Y在功能上是連接著的。另外，X與Y在功能上連接的情況包括X與Y直接連接的情況及X與 Y電連接的情況。
此外，當明確地記載為“X與Y電連接”時，在本說明書等中意味著如下情況：X與Y電連接(亦即，以中間夾有其他元件或其他電路的方式連接X與Y)；X與Y在功能上連接(亦即，以中間夾有其他電路的方式在功能上連接X與Y)；X與Y直接連接(亦即，以中間不夾有其他元件或其他電路的方式連接X與Y)。亦即，在本說明書等中，當明確地記載為“電連接”時與只明確地記載為“連接”時的情況相同。
注意，例如，在電晶體的源極(或第一端子等)藉由Z1(或沒有藉由Z1)與X電連接，電晶體的汲極(或第二端子等)藉由Z2(或沒有藉由Z2)與Y電連接的情況下以及在電晶體的源極(或第一端子等)與Z1的一部分直接連接，Z1的另一部分與X直接連接，電晶體的汲極(或第二端子等)與Z2的一部分直接連接，Z2的另一部分與Y直接連接的情況下，可以表示為如下。
例如，可以表示為“X、Y、電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)互相電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表示為“電晶體的源極(或第一端子等)與X電連接，電晶體的汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)與Y依次電連接”。或者，可以表示為“X藉由電晶體的源極 (或第一端子等)及汲極(或第二端子等)與Y電連接，X、電晶體的源極(或第一端子等)、電晶體的汲極(或第二端子等)、Y依次設置為相互連接”。藉由使用與這種例子相同的表示方法規定電路結構中的連接順序，可以區別電晶體的源極(或第一端子等)與汲極(或第二端子等)而決定技術範圍。
另外，作為其他表示方法，例如可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑是電晶體的源極(或第一端子等)與電晶體的汲極(或第二端子等)之間的路徑，所述第一連接路徑是藉由Z1的路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑與Y電連接，所述第三連接路徑不具有所述第二連接路徑，所述第三連接路徑是藉由Z2的路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一連接路徑，藉由Z1與X電連接，所述第一連接路徑不具有第二連接路徑，所述第二連接路徑具有藉由電晶體的連接路徑，電晶體的汲極(或第二端子等)至少經過第三連接路徑，藉由Z2與Y電連接，所述第三連接路徑不具有所述第二連接路徑”。或者，也可以表示為“電晶體的源極(或第一端子等)至少經過第一電路徑，藉由Z1與X電連接，所述第一電路徑不具有第二電路徑，所述第二電路徑是從電晶體的源極(或第一端子等)到電晶體的汲極(或第二端子等)的電路徑，電晶體 的汲極(或第二端子等)至少經過第三電路徑，藉由Z2與Y電連接，所述第三電路徑不具有第四電路徑，所述第四電路徑是從電晶體的汲極(或第二端子等)到電晶體的源極(或第一端子等)的電路徑”。藉由使用與這種例子同樣的表示方法規定電路結構中的連接路徑，可以區別電晶體的源極(或第一端子等)和汲極(或第二端子等)來決定技術範圍。
注意，這種表示方法只是一個例子而已，不侷限於上述表示方法。在此，X、Y、Z1及Z2為物件(例如，裝置、元件、電路、佈線、電極、端子、導電膜及層等)。
另外，即使圖式示出在電路圖上獨立的構成要素彼此電連接，也有一個構成要素兼有多個構成要素的功能的情況。例如，在佈線的一部分被用作電極時，一個導電膜兼有佈線和電極的兩個構成要素的功能。因此，本說明書中的“電連接”的範疇內還包括這種一個導電膜兼有多個構成要素的功能的情況。
另外，根據情況或狀態，可以互相調換“膜”和“層”這兩個詞。例如，有時可以將“導電層”調換為“導電膜”。此外，有時可以將“絕緣膜”調換為“絕緣層”。
實施方式1
在本實施方式中，參照圖式對本發明的一個實施方式的攝像裝置進行說明。
圖1A是示出本發明的一個實施方式的攝像裝置的結構的剖面圖，示出了形成有電路91a、電路91b、電路92a、電路92b的區域的一部分的剖面。電路91a包括以氧化物半導體層為活性層的電晶體53以及具有光電轉換層61的光電轉換元件60。另外，以包括與電路91a重疊的區域的方式設置電路92a。電路92a包括矽基板40中具有活性區域的電晶體51及電晶體52。另外，上述各電晶體及光電轉換元件60與埋入絕緣層中的導電體70及各佈線電連接。
另外，電路91b與電路91a具有相同的結構，並與包括矽基板40中具有活性區域的電晶體的電路92b具有重疊的區域。另外，雖然示出電路92b與電路92a具有相同結構的例子，但是電路92a與電路92b的結構也可以不同。
注意，上述構成要素的電連接的方式是一個例子。另外，由一個元件符號表示設置在同一面上或者以同一製程設置的佈線及電極等，由一個元件符號示出所有的填埋於絕緣層中的導電體70。另外，雖然在圖式上各佈線、各電極和各導電體70為彼此不同的構成要素，但是在圖式上彼此電連接的構成要素有時在實際的電路中被認作為同一個構成要素。
上述攝像裝置包括：具有設置在矽基板40中的電晶體51、電晶體52、絕緣層及導電體70等的第一層1100；具有佈線71、導電體70及絕緣層等的第二層 1200；具有電晶體53、導電體70及絕緣層等的第三層1300；具有佈線72、佈線73、佈線75、導電體70及絕緣層等的第四層1400。按第一層1100、第二層1200、第三層1300、第四層1400的順序層疊這些層。
在此，第二層1200可以採用具有多層佈線的結構。另外，第二層1200兼具靜電屏蔽(electric shielding)、熱屏蔽及光學屏蔽的作用，有助於形成於第一層1100中的電晶體及形成於第三層1300中的電晶體的穩定工作。
注意，也有不設置上述佈線等中的一個以上或者各層包括上述以外的佈線或電晶體等的情況。此外，也有該疊層結構包括上述以外的層或者不包括上述層中的一個以上的情況。另外，上述絕緣層具有層間絕緣膜或鈍化膜的功能。
矽基板40不侷限於塊狀矽基板，也可以使用以鍺、矽鍺、碳化矽、砷化鎵、砷化鋁鎵、磷化銦、氮化鎵或有機半導體為材料的基板。
如圖1B所示，電晶體51及電晶體52也可以為具有矽薄膜的活性層59的電晶體。此時，作為基板41可以使用玻璃基板或半導體基板等。活性層59可以使用多晶矽或SOI(Silicon on Insulator：絕緣層上覆矽)結構的單晶矽。
在上述疊層中，具有電晶體51及電晶體52的第一層1100與具有電晶體53的第三層1300之間設置 有絕緣層80。
設置在電晶體51及電晶體52的活性區域附近的絕緣層中的氫使矽的懸空鍵終結。因此，該氫提高電晶體51及電晶體52的可靠性。另一方面，設置在電晶體53等的活性層的氧化物半導體層附近的絕緣層中的氫有可能成為在氧化物半導體層中生成載子的原因之一。因此，該氫有時引起電晶體53等的可靠性的下降。因此，當層疊包含使用矽類半導體材料的電晶體的一個層與包含使用氧化物半導體的電晶體的另一個層時，較佳的是在它們之間設置具有防止氫擴散的功能的絕緣層80。藉由設置絕緣層80將氫封閉在一個層中，可以提高電晶體51及電晶體52的可靠性。同時，由於能夠抑制氫從一個層擴散到另一個層，所以可以提高電晶體53等的可靠性。
絕緣層80例如可以使用氧化鋁、氧氮化鋁、氧化鎵、氧氮化鎵、氧化釔、氧氮化釔、氧化鉿、氧氮化鉿、釔安定氧化鋯(YSZ)等。
在光電轉換元件60中，較佳的是作為光電轉換層61使用對可見光的量子效率高的硒類材料。藉由將硒類材料用於光電轉換層61，可以得到利用突崩潰現象相對於入射光量電子放大量大的高靈敏度光電轉換元件。因此，可以認為採用硒類材料的光電轉換元件適用於低照度環境下的攝像。另外，由於硒類材料的光吸收係數高，而具有易於將光電轉換層61形成得較薄的優點。
作為硒類材料，可以使用非晶硒或結晶硒。 作為結晶硒的一個例子，可以藉由形成非晶硒之後進行加熱處理而形成。另外，藉由使結晶硒的結晶粒徑小於像素間距，可以減少各像素的特性偏差。另外，與非晶硒相比，結晶硒具有對於可見光的光譜靈敏度及光吸收係數高的特性。
另外，光電轉換層61可以為含有銅、銦、硒的化合物(CIS)的層，也可以為含有銅、銦、鎵、硒的化合物(CIGS)的層。在CIS層及CIGS層中，可以與硒的單層同樣地形成能夠利用突崩潰現象的光電轉換元件。
作為採用硒類材料的光電轉換元件60，例如可以採用在由金屬材料等形成的佈線72與透光性導電層62之間具有光電轉換層61的結構。另外，為了防止洩漏電流等，可以將包含氧化鋅等的氧化物半導體層以與光電轉換層61接觸的方式設置。
另外，在圖1A中雖然採用不使光電轉換層61與透光性導電層62在電路間分離的結構，但是也可以如圖45A所示採用在電路間分離的結構。另外，在像素間的不具有佈線72的區域中，較佳的是以絕緣體形成分隔壁74，以使光電轉換層61及透光性導電層62不產生裂縫，但是也可以如圖45B所示採用不設置分隔壁74的結構。另外，也可以如圖45C及圖45D所示採用透光性導電層62與佈線72直接連接的結構。
另外，作為光電轉換元件60，可以採用矽基板中形成有pn接面或pin接面的二極體元件，或者也可 以採用使用了如非晶矽膜或微晶矽膜等的pin型二極體元件等。
例如，圖2是作為光電轉換元件60使用pin型薄膜光電二極體的例子。該光電二極體包括依次層疊的n型半導體層65、i型半導體層64及p型半導體層63。i型半導體層64較佳為使用非晶矽。p型半導體層63及n型半導體層65可以使用包含賦予各導電型的摻雜物的非晶矽或者微晶矽等。以非晶矽為光電轉換層的光電二極體在可見光波長區域內的靈敏度較高，而易於檢測微弱的可見光。
在圖2所示的光電轉換元件60中，用作陰極的n型半導體層65電連接到與電晶體53電連接的佈線72，用作陽極的p型半導體層63藉由導電體70及佈線73與佈線75電連接。
另外，在圖2所示的電路91a及電路91b中，有時與光電轉換元件60的陽極及陰極連接的佈線等的連接目標與圖2相反。
注意，無論在哪種情況下，較佳的是以p型半導體層63為受光面的方式形成光電轉換元件60。藉由以p型半導體層63為受光面，可以提高光電轉換元件60的輸出電流。
另外，具有pin型薄膜光電二極體的形態的光電轉換元件60的結構以及光電轉換元件60與電晶體53及佈線的連接方式可以採用圖3A至圖3F所示的例子。 另外，光電轉換元件60的結構、光電轉換元件60與佈線的連接方式以及電晶體53與佈線的連接方式不侷限於此，也可以採用其他方式。
圖3A示出設置有與光電轉換元件60的p型半導體層63接觸的透光性導電層62的結構。透光性導電層62用作電極，而可以提高光電轉換元件60的輸出電流。
透光導電層62例如可以使用銦錫氧化物、包含矽的銦錫氧化物、包含鋅的氧化銦、氧化鋅、包含鎵的氧化鋅、包含鋁的氧化鋅、氧化錫、包含氟的氧化錫、包含銻的氧化錫或石墨烯等。此外，透光導電層62不侷限於單層，而也可以為不同膜的疊層。
圖3B示出光電轉換元件60的p型半導體層63與佈線73直接電連接的結構。
圖3C示出設置有與光電轉換元件60的p型半導體層63接觸的透光導電層62且佈線73與透光導電層62電連接的結構。
圖3D示出在覆蓋光電轉換元件60的絕緣層中設置有使p型半導體層63露出的開口部且覆蓋該開口部的透光導電層62與佈線73電連接的結構。
圖3E示出設置有穿過光電轉換元件60的導電體70的結構。在該結構中，佈線75藉由導電體70與p型半導體層63電連接。注意，雖然在圖式中在外觀上佈線75藉由n型半導體層65電連接到與電晶體53電連 接的佈線72，但是，由於n型半導體層65的橫向方向上的電阻較高，因此藉由在佈線75與佈線72之間設置適當的間隔，可以大大提高兩者之間的電阻。由此，可以防止陽極與陰極的短路而確保光電轉換元件60的二極體特性。另外，也可以設置多個與p型半導體層63電連接的導電體70。
圖3F示出在圖3E的光電轉換元件60中追加與p型半導體層63接觸的透光導電層62的結構。
另外，在圖3D、圖3E及圖3F所示的光電轉換元件60中，受光區域不與佈線等重疊，因此可以確保較大的受光面積。
使用上述硒類材料或非晶矽等形成的光電轉換元件60可以利用成膜製程、光微影製程、蝕刻製程等一般的半導體製程製造。另外，由於硒類材料具有高電阻，也可以如圖1A所示那樣採用光電轉換層61不在電路間分離的結構。因此，本發明的一個實施方式的攝像裝置可以以高良率及低成本製造。另一方面，其光電轉換層61包含晶體矽的光電二極體需要拋光製程或貼合製程等難度較高的製程。
電路91a可以用作像素電路，例如可以採用圖4A所示的電路圖那樣的結構。電晶體53的源極和汲極中的一個與光電轉換元件60的陰極電連接。另外，電晶體53的源極和汲極中的另一個、電晶體54(在圖1A中未圖示)的閘極及電晶體55(在圖1A中未圖示)的源極 和汲極中的一個與電荷儲存部(FD)電連接。另外，電路91b也可以採用同樣的電路結構。
明確而言，電荷儲存部(FD)由電晶體53及電晶體55的源極或者汲極的空乏層電容、電晶體54的閘極電容以及佈線電容等構成。另外，在圖4A中，雖然示出設置有用作電荷儲存部(FD)的一部分的電容元件58的例子，但是也可以採用不設置該電容元件的結構。
可以將電晶體53用作根據光電轉換元件60的輸出控制電荷儲存部(FD)的電位的轉移電晶體。可以將電晶體54用作輸出對應於電荷儲存部(FD)的電位的信號的放大電晶體。可以將電晶體55用作將電荷儲存部(FD)的電位初始化的重設電晶體。
電路92a讀出從電路91a等輸出的信號並進行上述信號的轉換等處理，例如，其可以具有如圖4B的電路圖中示出的CMOS反相器。電晶體51(p通道型)及電晶體52(n通道型)的閘極彼此電連接。電晶體51和電晶體52中的一個電晶體的源極和汲極中的一個電連接到另一個電晶體的源極和汲極中的一個。另外，電晶體51和電晶體52的源極和汲極中的另一個分別與不同的佈線電連接。注意，電路92b可以採用與電路92a同樣的電路結構，也可以採用其他的電路結構。
在圖4A的電路中，較佳的是使用活性層由氧化物半導體形成的電晶體(以下稱為OS電晶體)。另外，在圖4B的電路中，典型地可以使用活性區域包括於 矽基板中的電晶體或者活性層為矽的電晶體(以下稱為Si電晶體)，但是n通道型電晶體也可以為OS電晶體。
OS電晶體具有關態電流極低的特性，因此可以擴大攝像的動態範圍。在圖4A所示的電路結構中，在照射到光電轉換元件60的光量較大時，電荷儲存部(FD)的電位較低。由於OS電晶體的關態電流極低，所以即使在閘極電位極低的情況下也可以準確地輸出對應於該閘極電位的電流。由此，可以擴大能夠檢測出的照度的範圍，亦即，動態範圍。
藉由利用電晶體53及電晶體55的關態電流較低的特性，可以在極長的時間內保持電荷儲存部(FD)的電荷。因此，可以採用在所有的像素中同時進行電荷儲存工作的全域快門方式而無需採用複雜的電路結構或工作方式。因此，在拍攝物件為運動物體的情況下也容易獲得畸變較小的影像。
另外，OS電晶體的電特性變動的溫度依賴性小於Si電晶體，因此可以在極廣的溫度範圍內使用。因此，具有OS電晶體的攝像裝置及半導體裝置適合安裝在汽車、飛機、太空船等。
另外，OS電晶體的汲極耐壓比Si電晶體高。在作為光電轉換層使用上文所述的硒類材料的光電轉換元件中，較佳的是施加相對來說較高的電壓(例如，10V以上)以使突崩潰現象容易產生。因此，藉由組合OS電晶體和作為光電換轉層使用硒類材料的光電轉換元件，可以 製造可靠性高的攝像裝置。
在電路91a中，可以將光電轉換元件60與電晶體53重疊地形成，由此可以提高像素的集成度。換言之，可以提高攝像裝置的解析度。例如，可以將本發明的一個實施方式的攝像裝置用於像素數為4k2k、8k4k或者16k8k等的攝像裝置。
在圖1A所示的攝像裝置中，不在矽基板40上/中設置光電轉換元件。因此，可以在不受到各種電晶體或佈線等的影響的情況下確保照射到光電轉換元件的光的光路，因此可以形成高開口率的像素。
本實施方式所示的攝像裝置中的電晶體及光電轉換元件的結構是一個例子。因此，例如，也可以由其活性區域或活性層包含矽等的電晶體構成電路91a及電路91b。另外，也可以由其活性層為氧化物半導體層的電晶體構成電路92a及電路92b。另外，也可以使用矽基板40作為光電轉換元件60的光電轉換層。
另外，本發明的一個實施方式的攝像裝置具有電路91a與電路92a彼此重疊的區域，由此可以實現攝像裝置的小型化。
圖5是一般的攝像裝置的方塊圖，示出了該攝像裝置所具有的構成要素的一部分(像素部400、電路411、電路412、電路421、電路422、電路431、電路432、電路433、電路434、資料線441、442、443、444)。
在像素部400中，電路91a、電路91b等的像素電路以矩陣狀排列，該像素電路的輸出部與資料線441至資料線444等電連接。例如，圖5的水平方向上排列的像素數為7680個，當各資料線由水平方向上排列的兩個像素共用時，資料線數為3840個。
資料線441與電路431電連接，資料線442與電路432電連接，資料線443與電路433電連接，資料線444與電路434電連接。
另外，電路431及電路433與電路411電連接，並且電路432及電路434與電路412電連接。由電路411及電路412讀出的信號從電路411及電路412的一端或兩端輸出並輸入到外部電路。
另外，電路421及電路422與像素部400所具有的各像素電路電連接。此外，可以將電路421及電路422合併地配置於一個區域內。
在此，電路411及電路412可以用作列驅動器。例如，電路411及電路412可以採用圖6A所示的方塊圖的結構。該電路包括圖6B所示的移位暫存器電路(SR)及圖6C所示的緩衝電路(BUF)。
另外，電路431至電路434可以進行由像素電路輸出的信號的轉換等的處理。例如，電路431至電路434包括相關雙取樣(CDS)電路、類比-數位轉換(ADC)電路及閂鎖電路等。
如圖7所示，相關雙取樣(CDS)電路94藉 由資料線與像素電路91的輸出部連接。另外，電路93為電流源等的電路。
如圖8A所示，類比-數位轉換(ADC)電路95包括比較器及計數電路的一部分。比較器例如可以採用圖8B所示的電路結構。另外，圖7所示的相關雙取樣(CDS)電路94的輸出部(OUT)可以與比較器的IN2連接。
計數電路例如可以採用圖9A所示的電路結構。注意，圖9A中由虛線圍繞的區域相當於類比-數位轉換(ADC)電路95的一部分。
計數電路包括圖9B中的由虛線圍繞的區域所示的閂鎖電路(LAT)。另外，時脈反相器包含於列驅動器中，佈線SEL及SEL_B與圖6A至圖6C所示的緩衝電路的輸出部out連接。
另外，電路421及電路422可以用作行驅動器。例如，電路421及電路422可以採用圖10所示的方塊圖的結構。該電路中的緩衝電路的輸出部out與圖7所示的佈線SE連接。
圖5所示的攝像裝置包括上文所述的電路，但是，隨著攝像的高清晰化像素數增加，而使用來從像素讀出信號的電路(電路411及電路412等)及用來處理信號的電路(電路431至電路434等)的面積增大，有時攝像裝置的小型化較為困難。另外，當像素數增加時需要進行高速工作，但是當電路面積增大時寄生電阻及寄生電容 等也變大，有時對高速工作造成阻礙。
因此，在本發明的一個實施方式的攝像裝置中，如圖11A所示將電路411及電路412與像素部400重疊地配置。另外，將電路431至電路434與像素部400重疊地配置。藉由這樣配置可以使攝像裝置小型化。另外，電路411及電路412也可以共用移位暫存器電路等。另外，雖然示出電路431至電路434與各資料線在像素部的端側連接的結構，但是也可以採用在像素部的靠近中央的一側連接的結構。
另外，本發明的一個實施方式的攝像裝置也可以採用圖11B所示的結構。在圖11B中，電路431至電路434與各資料線的連接部在像素部的中央部附近，由此可以降低各資料線的佈線電阻的影響。
另外，本發明的一個實施方式的攝像裝置也可以採用圖12所示的結構。圖12示出將像素部分割為像素部400a與像素部400b的結構。像素部400a與用作列驅動器的電路411及電路412、用作用來處理信號的電路的電路431至電路434以及資料線441至資料線444重疊。另外，像素部400a與用作行驅動器的電路421及電路422連接。像素部400b與用作列驅動器的電路413及電路414、用作用來處理信號的電路的電路435至電路438以及資料線445至資料線448重疊。另外，像素部400b與用作行驅動器的電路423及電路424連接。
在圖12中，如上所述可以利用不同的電路對 像素部400a與像素部400b進行驅動及信號處理。因此，可以同時進行像素部400a與像素部400b的信號處理及信號讀出，即便在工作頻率降低的情況下也可以在實質上使攝像裝置進行高速工作。因此，在具有4k2k以上的像素數的攝像裝置中也可以進行2倍速驅動、4倍速驅動或8倍速驅動等。另外，與圖11A和圖11B所示的結構同樣，圖12所示的結構也具有能夠實現攝像裝置的小型化等的效果。
雖然OS電晶體具有其關態電流比Si電晶體小等優點，但是OS電晶體的電流驅動能力不及Si電晶體。因此，例如，當作為圖4A所示的像素電路的電晶體54使用OS電晶體時，受到資料線的佈線電阻及寄生電容等的強烈影響，而難以實現高速工作及低功耗化。因此，藉由如圖12所示地採用將像素部分割的結構，可以加強OS電晶體的電流驅動能力，從而可以實現攝像裝置的高速工作及低功耗化。
另外，本發明的一個實施方式的攝像裝置也可以採用圖13所示的結構。圖13與圖12同樣地具有將像素部分割的結構，而具有能夠實現高速工作的效果。另外，與圖11B所示的結構同樣地具有能夠實現攝像裝置的小型化等效果以及降低各資料線的佈線電阻的影響的效果。
另外，在圖12及圖13中，像素部如圖14A所示被分割為兩份(像素部400a及像素部400b)，但是 不侷限於該分割數。例如，也可以如圖14B所示地將像素部分割為四份(像素部400a至像素部400d)。或者，也可以如圖14C所示地分割為八份(像素部400a至像素部400h)。或者，也可以如圖14D所示地分割為十六份(像素部400a至像素部400p)。或者，可以將其分割為垂直方向上的像素數能夠被等分成的任意份。
另外，本發明的一個實施方式的攝像裝置可以採用圖15所示的結構。圖15示出對圖11A附加了電路450並將電路450與像素部400重疊地配置的結構。電路450可以包括電源電路、時序電路、記憶體電路及/或影像處理電路等。另外，雖然圖15示出將電路450設置於一個區域中的結構，但是也可以將電路450分割地設置於多個區域中。
另外，本發明的一個實施方式的攝像裝置可以採用圖16所示的結構。圖16所示的結構與圖12所示的結構都將像素部分割成兩份，但是行驅動器沒有被分割。這種情況下，被分割的像素部400a及像素部400b不能同時進行工作而在垂直方向上依次進行讀出工作。但是，可以關閉不進行讀出的像素部的列驅動器及用來處理信號的電路的電源，由此可以降低功耗。例如，在進行像素部400a的讀出時，可以停止對電路413、電路414、電路435至電路438的電源供應。另外，也可以如圖17所示那樣，與圖13所示的結構同樣地將像素部分割成兩份而不分割行驅動器。注意，像素部的分割數不侷限於兩 個，可以將其分割為垂直方向上的像素數能夠被等分成的任意份。
圖18A為對圖1A所示的攝像裝置追加濾色片等的結構的一個例子的剖面圖。該剖面圖示出相當於三個像素且包含像素電路(電路91a等)的區域(區域93a、區域93b、區域93c)以及包含電路92a等的區域96。在第四層1400中的光電轉換元件60上形成有絕緣層1500。絕緣層1500可以使用可見光透射性高的氧化矽膜等。另外，也可以作為鈍化膜層疊氮化矽膜。此外，也可以作為反射防止膜層疊氧化鉿等介電膜。
在絕緣層1500上形成有遮光層1510。遮光層1510具有防止透過上部的濾色片的光的混合的功能。遮光層1510可以為鋁、鎢等的金屬層或者層疊該金屬層與被用作反射防止膜的介電膜的結構。
在絕緣層1500及遮光層1510上形成有被用作平坦化膜的有機樹脂層1520。另外，在區域93a、區域93b及區域93c上分別形成有濾色片1530a、濾色片1530b及濾色片1530c。使上述各濾色片具有R(紅色)、G(綠色)、B(藍色)、Y(黃色)、C(青色)和M(洋紅)等的顏色，由此可以獲得彩色影像。
在濾色片1530a、濾色片1530b及濾色片1530c上設置有微透鏡陣列1540。因此，透過微透鏡陣列1540所具有的各透鏡的光經由設置在其下的濾色片而照射到光電轉換元件。
在上述攝像裝置的結構中，也可以使用光學轉換層1550代替濾色片1530a、濾色片1530b及濾色片1530c(參照圖18B)。藉由採用這種結構，可以形成能夠獲得各種各樣的波長區域內的影像的攝像裝置。
例如，藉由作為光學轉換層1550使用阻擋可見光線的波長以下的光的濾光片，可以形成紅外線攝像裝置。另外，藉由作為光學轉換層1550使用阻擋紅外線的波長以下的光的濾光片，可以形成遠紅外線攝像裝置。另外，藉由作為光學轉換層1550使用阻擋可見光線的波長以上的光的濾光片，可以形成紫外線攝像裝置。
另外，藉由將閃爍體用於光學轉換層1550，可以形成用於X射線攝像裝置等的獲得使輻射強度視覺化的影像的攝像裝置。當透過拍攝物件的X射線等輻射入射到閃爍體時，由於被稱為光致發光的現象而轉換為可見光線或紫外光線等的光(螢光)。藉由由光電轉換元件60檢測該光來獲得影像資料。也可以將該結構的攝像裝置用於輻射探測器等。
閃爍體含有如下物質：當閃爍體被照射X射線或伽瑪射線等放射線時吸收放射線的能量而發射可見光或紫外線的物質。例如，可以使用Gd2O2S：Tb、Gd2O2S：Pr、Gd2O2S：Eu、BaFCl：Eu、NaI、CsI、CaF2、BaF2、CeF3、LiF、LiI、ZnO等的材料或者將其分散到樹脂或陶瓷中的材料。
在使用硒類材料的光電轉換元件60中，由於 可以將X射線等的放射線直接轉換為電荷，因此可以不使用閃爍體。
另外，攝像裝置可以如圖19A1及圖19B1所示地彎曲。圖19A1示出使攝像裝置沿著同圖中的雙點劃線X1-X2的方向彎曲的狀態。圖19A2示出圖19A1中的雙點劃線X1-X2所示的部分的剖面圖。圖19A3示出圖19A1中的雙點劃線Y1-Y2所示的部分的剖面圖。
圖19B1示出使攝像裝置沿著同圖中的雙點劃線X3-X4的方向彎曲且沿著同圖中的雙點劃線Y3-Y4的方向彎曲的狀態。圖19B2是圖19B1中的雙點劃線X3-X4所示的部分的剖面圖。圖19B3是圖19B1中的雙點劃線Y3-Y4所示的部分的剖面圖。
藉由使攝像裝置彎曲，可以降低像場彎曲或像散(astigmatism)。因此，可以容易進行與攝像裝置組合使用的透鏡等的光學設計。例如，由於可以減少用於像差校正的透鏡的數量，所以可以容易地實現使用攝像裝置的半導體裝置等的小型化或輕量化。此外，可以提高成像影像的品質。
注意，在本實施方式中，說明本發明的一個實施方式。或者，在其他的實施方式中，說明本發明的一個實施方式。注意，本發明的一個實施方式不侷限於這些。例如，雖然示出將本發明的一個實施方式應用於攝像裝置的例子，但是本發明的一個實施方式不侷限於此。在一些情況下，或者，根據情況，也可以不將本發明的一個 實施方式應用於攝像裝置。例如，可以將本發明的一個實施方式應用於具有其他的功能的半導體裝置。
本實施方式可以與其他實施方式所示的結構適當地組合而實施。
實施方式2
在本實施方式中，對在實施方式1中說明的像素電路進行說明。
圖20A示出圖4A所示的像素電路(相當於電路91a)與各佈線的詳細的連接方式。圖20A所示的電路包括光電轉換元件60、電晶體53、電晶體54、電晶體55以及電晶體56。
光電轉換元件60的陽極連接到佈線316，光電轉換元件60的陰極連接到電晶體53的源極和汲極中的一個。電晶體53的源極和汲極中的另一個連接到電荷記憶部(FD)，電晶體53的閘極連接到佈線312(TX)。電晶體54的源極和汲極中的一個連接到佈線314(GND)，電晶體54的源極和汲極中的另一個連接到電晶體56的源極和汲極中的一個，電晶體54的閘極連接到電荷記憶部(FD)。電晶體55的源極和汲極中的一個連接到電荷記憶部(FD)，電晶體55的源極和汲極中的另一個連接到佈線317，電晶體55的閘極連接到佈線311(RS)。電晶體56的源極和汲極中的另一個連接到佈線315(OUT)，電晶體56的閘極連接到佈線313(SE)。 注意，上述連接都是電連接。
注意，也可以對佈線314供應GND、VSS、VDD等的電位。在此，電位或電壓是相對的。因此，GND不侷限於0V。
光電轉換元件60是受光元件，具有生成對應於入射到像素電路的光的電流的功能。電晶體53具有控制電荷從光電轉換元件60到電荷記憶部(FD)的供應的功能。電晶體54具有將對應於電荷記憶部(FD)的電位的信號輸出的功能。電晶體55具有將電荷記憶部(FD)的電位重設的功能。電晶體56具有在讀出時控制像素電路的選擇的功能。
注意，電荷記憶部(FD)是保持電荷的節點，保持根據光電轉換元件60所受到的光量而變化的電荷。
電晶體54與電晶體56在佈線315與佈線314之間串聯連接即可。因此，既可以按佈線314、電晶體54、電晶體56、佈線315的順序配置，又可以按佈線314、電晶體56、電晶體54、佈線315的順序配置。
佈線311(RS)具有控制電晶體55的信號線的功能。佈線312(TX)具有控制電晶體53的信號線的功能。佈線313(SE)具有控制電晶體56的信號線的功能。佈線314(GND)具有供應參考電位(例如，GND)的信號線的功能。佈線315(OUT)具有讀出從電晶體54輸出的信號的信號線的功能。佈線316具有將電荷從電荷 記憶部(FD)經由光電轉換元件60輸出的信號線的功能，在圖20A的電路中為低電位線。佈線317是將電荷記憶部(FD)的電位重設的信號線，在圖20A的電路中為高電位線。
另外，本發明的一個實施方式的像素電路也可以採用圖20B所示的結構。圖20B所示的電路的構成要素與圖20A所示的電路相同，但是兩者之間有下列不同點：在圖20B所示的電路中光電轉換元件60的陽極電連接到電晶體53的源極和汲極中的一個，光電轉換元件60的陰極電連接到佈線316。此時，佈線316是將電荷經由光電轉換元件60供應到電荷記憶部(FD)的信號線，在圖20B的電路中為高電位線。另外，佈線317為低電位線。
接著，對圖20A和圖20B所示的各元件的結構進行說明。
如實施方式1所說明的那樣，光電轉換元件60可以使用由硒類材料和導電層構成的元件或者使用矽層形成有pin接面的元件。
電晶體53、電晶體54、電晶體55及電晶體56雖然可以為使用非晶矽、微晶矽、多晶矽、單晶矽等矽半導體形成的電晶體，但是較佳為使用氧化物半導體形成的電晶體。由氧化物半導體形成通道形成區域的電晶體具有關態電流極低的特性。
尤其是，在電連接到電荷記憶部(FD)的電 晶體53及電晶體55的洩漏電流大的情況下，不能在足夠的時間內保持儲存在電荷記憶部(FD)中的電荷。因此，藉由將使用氧化物半導體的電晶體至少用於該兩個電晶體，可以防止電荷不必要地從電荷記憶部(FD)流出。
此外，在電晶體54及電晶體56的洩漏電流大的情況下，電荷也不必要地輸出到佈線314或佈線315，因此，作為這些電晶體，較佳為使用由氧化物半導體形成通道形成區域的電晶體。
參照圖21A所示的時序圖對圖20A的電路的工作的一個例子進行說明。
為了簡化起見，在圖21A中，對各佈線供應二值信號。注意，因為該信號是類比信號，因此實際上該信號的電位根據情況有可能具有各種各樣的值，而不侷限於兩個值。另外，圖式所示的信號701相當於佈線311(RS)的電位，信號702相當於佈線312(TX)的電位，信號703相當於佈線313(SE)的電位，信號704相當於電荷記憶部(FD)的電位，信號705相當於佈線315(OUT)的電位。注意，佈線316的電位一直是“Low”，佈線317的電位一直是“High”。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此將電荷記憶部(FD)的電位(信號704)初始化為佈線317的電位(“High”)，開始重設工作。注 意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電轉換元件60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始下降。反向電流在光照射到光電轉換元件60時增大，因此電荷記憶部(FD)的電位(信號704)的下降速度根據被照射的光量而變化。換而言之，電晶體54的源極與汲極之間的通道電阻根據照射到光電轉換元件60的光量而變化。
在時刻C，將佈線312的電位(信號702)設定為“Low”，由此結束積蓄工作，電荷記憶部(FD)的電位(信號704)被固定。此時的該電位取決於在積蓄工作中由光電轉換元件60所生成的電荷的量。換而言之，該電位根據照射到光電轉換元件60的光量而不同。另外，電晶體53及電晶體55為由氧化物半導體層形成通道形成區域的關態電流極低的電晶體，因此直到後面的選擇工作(讀出工作)為止能夠將電荷記憶部(FD)的電位保持為恆定。
注意，在將佈線312的電位(信號702)設定為“Low”時，有時由於佈線312與電荷記憶部(FD)之間的寄生電容，電荷記憶部(FD)的電位發生變化。在該電位的變化量較大的情況下，不能準確地取得在積蓄工作中由光電轉換元件60生成的電荷的量。為了降低該電位的變化量而有效的是降低電晶體53的閘極與源極(或閘 極與汲極)之間的電容、增大電晶體54的閘極電容、在電荷記憶部(FD)中設置儲存電容器等。注意，在本實施方式中，藉由實施上述對策，可以不考慮該電位的變化。
在時刻D，將佈線313的電位(信號703)設定為“High”，由此使電晶體56處於導通狀態而開始選擇工作，佈線314與佈線315藉由電晶體54及電晶體56導通。於是，佈線315的電位(信號705)開始下降。佈線315的預充電在開始時刻D之前結束即可。在此，佈線315的電位(信號705)的下降速度依賴於電晶體54的源極與汲極之間的電流。換而言之，佈線315的電位(信號705)根據在積蓄工作中照射到光電轉換元件60的光量而變化。
在時刻E，將佈線313的電位(信號703)設定為“Low”，由此使電晶體56處於關閉狀態而結束選擇工作，佈線315的電位(信號705)被固定。此時的電位根據照射到光電轉換元件60的光量而不同。因此，藉由取得佈線315的電位，可以得知在積蓄工作中照射到光電轉換元件60的光量。
更明確地說，在照射到光電轉換元件60的光量較大時，電荷記憶部(FD)的電位(亦即，電晶體54的閘極電壓)較低。因此，流過電晶體54的源極與汲極之間的電流減少，佈線315的電位(信號705)緩慢下降。因此，從佈線315讀出的電位比較高。
反之，在照射到光電轉換元件60的光量較小時，電荷記憶部(FD)的電位(亦即，電晶體54的閘極電壓)較高。因此，流過電晶體54的源極與汲極之間的電流增加，佈線315的電位(信號705)迅速下降。因此，從佈線315讀出的電位比較低。
接著，參照圖21B所示的時序圖對圖20B的電路的工作的例子進行說明。注意，佈線316的電位一直是“High”，佈線317的電位一直是“Low”。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此將電荷記憶部(FD)的電位(信號704)初始化為佈線317的電位(“Low”)，開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電轉換元件60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始上升。
關於時刻C之後的工作可以參照圖21A的時序圖的說明，藉由在時刻E取得佈線315的電位，可以得知在積蓄工作中照射到光電轉換元件60的光量。
另外，圖20A所示的像素電路也可以如圖46所示那樣採用電晶體54至電晶體56被多個像素共用的結構。雖然圖46例示出垂直方向上的多個像素共用電晶體54至電晶體56的結構，但是也可以採用水平方向或水平 垂直方向上的多個像素共用電晶體54至電晶體56的結構。藉由採用這種結構，可以減少一個像素所具有的電晶體數。另外，雖然圖46示出電晶體54至電晶體56被四個像素共用的結構，但是也可以採用被兩個像素、三個像素或五個以上的像素共用的結構。另外，圖20B所示的像素電路也可以採用同樣的結構。
另外，本發明的一個實施方式的像素電路也可以採用圖22A及圖22B所示的結構。
圖22A所示的電路是從圖20A所示的電路的結構中省略掉電晶體55、佈線316及佈線317的結構，佈線311(RS)電連接到光電轉換元件60的陽極。其他的結構與圖20A所示的電路相同。
圖22B所示的電路的構成要素與圖22A所示的電路相同，但是兩者之間有下列不同點：在圖22B所示的電路中光電轉換元件60的陽極電連接到電晶體53的源極和汲極中的一個，光電轉換元件60的陰極電連接到佈線311(RS)。
圖22A的電路可以與圖20A的電路同樣地按圖21A所示的時序圖進行工作。
在時刻A，將佈線311的電位(信號701)設定為“High”，將佈線312的電位(信號702)設定為“High”，由此正向偏壓施加到光電轉換元件60，電荷記憶部(FD)的電位(信號704)成為“High”。換而言之，將電荷記憶部(FD)的電位初始化為佈線311(RS)的電位 (“High”)，處於重設狀態。藉由上述工作開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“Low”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電轉換元件60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始下降。
關於時刻C之後的工作可以參照圖20A的電路工作的說明，藉由在時刻E取得佈線315的電位，可以得知在積蓄工作中照射到光電轉換元件60的光量。
圖22B的電路可以按圖21C所示的時序圖進行工作。
在時刻A，將佈線311的電位(信號701)設定為“Low”，將佈線312的電位(信號702)設定為“High”，由此正向偏壓施加到光電轉換元件60，電荷記憶部(FD)的電位(信號704)成為“Low”(處於重設狀態)。藉由上述工作開始重設工作。注意，將佈線315的電位(信號705)預充電至“High”。
在時刻B，將佈線311的電位(信號701)設定為“High”，由此結束重設工作，開始積蓄工作。在此，反向偏壓施加到光電轉換元件60，因此產生反向電流，電荷記憶部(FD)的電位(信號704)開始上升。
關於時刻C之後的工作可以參照圖20A的電路工作的說明，藉由在時刻E，取得佈線315的電位，可 以得知在積蓄工作中照射到光電轉換元件60的光量。
另外，圖22A所示的像素電路也可以如圖47所示那樣採用電晶體54至電晶體56被多個像素共用的結構。雖然圖47例示出垂直方向上的多個像素共用電晶體54至電晶體56的結構，但是也可以採用水平方向或水平垂直方向上的多個像素共用電晶體54至電晶體56的結構。另外，雖然圖47示出電晶體54至電晶體56被四個像素共用的結構，但是也可以採用被兩個像素、三個像素或五個以上的像素共用的結構。另外，圖22B所示的像素電路也可以採用同樣的結構。
注意，在圖20A、圖20B、圖22A及圖22B中，示出設置有電晶體53的結構，但是本發明的一個實施方式不侷限於此。如圖23A和圖23B所示，也可以不設置電晶體53。
另外，如圖24A或圖24B所示，用於像素電路的電晶體53、電晶體54及電晶體56也可以具有背閘極。圖24A示出對背閘極施加恆電位的結構，由此可以控制臨界電壓。圖24B示出對背閘極施加與前閘極相同的電位的結構，由此可以增加通態電流(on-state current)。注意，在圖24A中，背閘極電連接到佈線314(GND)，但是也可以電連接到被供應恆電位的其他的佈線。注意，圖24A和圖24B示出在圖22A所示的電路的電晶體中設置背閘極的例子，但是也可以在圖20A、圖20B、圖22B、圖23A和圖23B所示的電路的電晶體中設置背閘 極。另外，在一個電路中，根據需要也可以適當地組合使用對背閘極施加與前閘極相同電位的電晶體、對背閘極施加恆電位的電晶體和不具有背閘極的電晶體。
另外，圖24A所示的像素電路也可以如圖48所示那樣採用電晶體54至電晶體56被多個像素共用的結構。另外，圖24B所示的像素電路也可以如圖49所示那樣採用電晶體54至電晶體56被多個像素共用的結構。
本實施方式可以與其他實施方式所示的結構適當地組合而使用。
實施方式3
在本實施方式中說明像素電路的驅動方法的一個例子。
如在實施方式2中所說明的那樣，像素電路的工作就是反復進行重設工作、積蓄工作以及選擇工作。作為控制整個像素矩陣的攝像方法，已知全域快門方式及滾動快門方式。
圖25A是利用全域快門方式時的時序圖。以以矩陣狀具有多個像素電路且在該影像電路中具有圖20A的電路的攝像裝置為例子，圖25A示出從第一行至第n行(n為3以上的自然數)的該影像電路的工作。另外，下面的工作說明可以適用於圖20B、圖22A和圖22B以及圖23A和圖23B所示的電路。
在圖25A中，信號501、信號502以及信號 503為輸入到連接於第一行、第二行以及第n行的各像素電路的佈線311(RS)的信號。此外，信號504、信號505以及信號506為輸入到連接於第一行、第二行以及第n行的各像素電路的佈線312(TX)的信號。此外，信號507、信號508以及信號509為輸入到連接於第一行、第二行以及第n行的各像素電路的佈線313(SE)的信號。
另外，期間510是一次拍攝所要的期間。期間511是各行的像素電路一齊進行重設工作的期間。期間520是各行的像素電路一齊進行積蓄工作的期間。此外，各行的像素電路依次進行選擇工作。作為一個例子，期間531是第一行的像素電路進行選擇工作的期間。如此，在全域快門方式中，在所有像素電路大致同時進行了重設工作之後，所有像素電路大致同時進行積蓄工作，並按行依次進行讀出工作。
也就是說，在全域快門方式中，由於在所有像素電路中大致同時進行積蓄工作，因此確保各行的像素電路之間的攝像的同時性。因此，即使拍攝物件為運動物體也可以獲得畸變小的影像。
另一方面，圖25B是使用滾動快門方式時的時序圖。關於信號501至509，可以參照圖25A的說明。期間610是一次拍攝所要的期間。期間611、期間612以及期間613分別是第一行、第二行以及第n行的重設期間。期間621、期間622以及期間623分別是第一行、第二行以及第n行的積蓄工作期間。此外，期間631是第一 行的像素電路進行選擇工作的期間。如上所述，在滾動快門方式中，由於積蓄工作不是在所有像素電路中同時進行，而是按行依次進行，因此不能確保各行的像素電路之間的攝像的同時性。因此，在第一行與最終行的攝像的時序不同，由此在拍攝物件為運動物體時影像的畸變變大。
為了實現全域快門方式，需要直到來自各像素的信號的讀出結束為止長時間保持電荷記憶部(FD)的電位。藉由將由氧化物半導體形成通道形成區域的關態電流極低的電晶體用於電晶體53等，可以長時間保持電荷記憶部(FD)的電位。另一方面，在將由矽等形成通道形成區域的電晶體用於電晶體53等時，因為關態電流高所以無法長時間保持電荷記憶部(FD)的電位，因此無法使用全域快門方式。
如上所述，藉由將由氧化物半導體形成通道形成區域的電晶體用於像素電路，容易實現全域快門方式。
本實施方式可以與其他實施方式所記載的結構適當地組合而實施。
實施方式4
在本實施方式中，參照圖式對能夠用於本發明的一個實施方式的具有氧化物半導體的電晶體進行說明。注意，在本實施方式的圖式中，為了明確起見，放大、縮小或省略部分構成要素。
圖26A及圖26B是本發明的一個實施方式的電晶體101的俯視圖及剖面圖。圖26A是俯視圖，圖26A所示的點劃線B1-B2方向上的剖面相當於圖26B。另外，圖26A所示的點劃線B3-B4方向上的剖面相當於圖32A。另外，有時將點劃線B1-B2方向稱為通道長度方向，將點劃線B3-B4方向稱為通道寬度方向。
電晶體101包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層140及導電層150、與氧化物半導體層130、導電層140及導電層150接觸的絕緣層160、與絕緣層160接觸的導電層170、與導電層140、導電層150、絕緣層160及導電層170接觸的絕緣層175以及與絕緣層175接觸的絕緣層180。此外，根據需要也可以使絕緣層180具有平坦化膜的功能。
這裡，導電層140、導電層150、絕緣層160及導電層170分別可以用作源極電極層、汲極電極層、閘極絕緣膜及閘極電極層。
此外，圖26B所示的區域231、區域232及區域233分別可以用作源極區域、汲極區域及通道形成區域。區域231與導電層140接觸且區域232與導電層150接觸，例如藉由作為導電層140及導電層150使用容易與氧鍵合的導電材料可以降低區域231及區域232的電阻。
明確而言，由於氧化物半導體層130與導電層140及導電層150接觸，在氧化物半導體層130中產生 氧缺陷，該氧缺陷與殘留在氧化物半導體層130中或從外部擴散的氫之間的相互作用使區域231及區域232成為低電阻的n型。
另外，電晶體的“源極”和“汲極”的功能在使用極性不同的電晶體的情況下或在電路工作中電流方向變化的情況等下，有時互相調換。因此，在本說明書中，“源極”和“汲極”可以互相調換。此外，“電極層”也可以稱為“佈線”。
此外，示出導電層170由導電層171及導電層172的兩層形成的例子，但也可以採用一層或三層以上的疊層。同樣也可以應用於本實施方式所說明的其他電晶體。
此外，示出導電層140及導電層150為單層的例子，但也可以採用兩層以上的疊層。同樣也可以應用於本實施方式所說明的其他電晶體。
此外，本發明的一個實施方式的電晶體也可以採用圖27A及圖27B所示的結構。圖27A是電晶體102的俯視圖，圖27A所示的點劃線C1-C2方向上的剖面相當於圖27B。另外，圖27A所示的點劃線C3-C4方向上的剖面相當於圖32B。另外，有時將點劃線C1-C2方向稱為通道長度方向，將點劃線C3-C4方向稱為通道寬度方向。
電晶體102除了用作閘極絕緣膜的絕緣層160的端部不與用作閘極電極層的導電層170的端部對齊之處 以外其他結構與電晶體101相同。在電晶體102中，由於導電層140及導電層150的較寬的部分由絕緣層160覆蓋，所以在導電層140、導電層150與導電層170之間的電阻高，因此電晶體102具有閘極漏電流少的特徵。
電晶體101及電晶體102是具有導電層170與導電層140及導電層150重疊的區域的頂閘極結構。為了減少寄生電容，較佳的是將該區域的通道長度方向上的寬度設定為3nm以上且小於300nm。在該結構中，由於不在氧化物半導體層130中形成偏置區域，所以容易形成通態電流高的電晶體。
此外，本發明的一個實施方式的電晶體也可以採用圖28A及圖28B所示的結構。圖28A是電晶體103的俯視圖，圖28A所示的點劃線D1-D2方向上的剖面相當於圖28B。另外，圖28A所示的點劃線D3-D4方向上的剖面相當於圖32A。另外，有時將點劃線D1-D2方向稱為通道長度方向，將點劃線D3-D4方向稱為通道寬度方向。
電晶體103包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130接觸的絕緣層160、與絕緣層160接觸的導電層170、覆蓋氧化物半導體層130、絕緣層160及導電層170的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部與氧化物半導體層130電連接的導電層140及導電層150。 此外，根據需要也可以包括與絕緣層180、導電層140及導電層150接觸的絕緣層(平坦化膜)等。
這裡，導電層140、導電層150、絕緣層160及導電層170分別可以用作源極電極層、汲極電極層、閘極絕緣膜及閘極電極層。
此外，圖28B所示的區域231、區域232及區域233分別可以用作源極區域、汲極區域及通道形成區域。區域231及區域232與絕緣層175接觸，例如藉由作為絕緣層175使用含氫的絕緣材料可以降低區域231及區域232的電阻。
明確而言，經過直到形成絕緣層175為止的製程在區域231及區域232中產生的氧缺陷與從絕緣層175擴散到區域231及區域232的氫之間的相互作用使區域231及區域232成為低電阻的n型。此外，作為含氫的絕緣材料，例如可以使用氮化矽、氮化鋁等。
此外，本發明的一個實施方式的電晶體也可以採用圖29A及圖29B所示的結構。圖29A是電晶體104的俯視圖，圖29A所示的點劃線E1-E2方向上的剖面相當於圖29B。另外，圖29A所示的點劃線E3-E4方向上的剖面相當於圖32A。另外，有時將點劃線E1-E2方向稱為通道長度方向，將點劃線E3-E4方向稱為通道寬度方向。
電晶體104除了導電層140及導電層150覆蓋氧化物半導體層130的端部且與其接觸之處以外其他結 構與電晶體103相同。
此外，圖29B所示的區域331及區域334可以用作源極區域，區域332及區域335可以用作汲極區域，區域333可以用作通道形成區域。
可以以與電晶體101中的區域231及區域232相同的方式降低區域331及區域332的電阻。
此外，可以以與電晶體103中的區域231及區域232相同的方式降低區域334及區域335的電阻。另外，當通道長度方向上的區域334及區域335的寬度為100nm以下，較佳為50nm以下時，由於閘極電場有助於防止通態電流大幅度地下降，所以也可以不降低區域334及區域335的電阻。
電晶體103及電晶體104的結構是不具有導電層170與導電層140及導電層150重疊的區域的自對準結構。自對準結構的電晶體由於閘極電極層與源極電極層及汲極電極層之間的寄生電容極小，所以適用於高速工作。
此外，本發明的一個實施方式的電晶體也可以採用圖30A及圖30B所示的結構。圖30A是電晶體105的俯視圖，圖30A所示的點劃線F1-F2方向上的剖面相當於圖30B。另外，圖30A所示的點劃線F3-F4方向上的剖面相當於圖32A。另外，有時將點劃線F1-F2方向稱為通道長度方向，將點劃線F3-F4方向稱為通道寬度方向。
電晶體105包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層141及導電層151、與氧化物半導體層130、導電層141及導電層151接觸的絕緣層160、與絕緣層160接觸的導電層170、與氧化物半導體層130、導電層141、導電層151、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層等。
這裡，導電層141及導電層151與氧化物半導體層130的頂面接觸而不與側面接觸。
電晶體105除了包括導電層141及導電層151、以及包括設置在絕緣層175及絕緣層180中的開口部、包括藉由該開口部分別與導電層141及導電層151電連接的導電層142及導電層152之處以外，其他結構與電晶體101相同。可以將導電層140(導電層141及導電層142)用作源極電極層，且可以將導電層150(導電層151及導電層152)用作汲極電極層。
此外，本發明的一個實施方式的電晶體也可以採用圖31A及圖31B所示的結構。圖31A是電晶體106的俯視圖，圖31A所示的點劃線G1-G2方向上的剖面相當於圖31B。另外，圖31A所示的點劃線G3-G4方向 上的剖面相當於圖32A。另外，有時將點劃線G1-G2方向稱為通道長度方向，將點劃線G3-G4方向稱為通道寬度方向。
電晶體106包括與基板115接觸的絕緣層120、與絕緣層120接觸的氧化物半導體層130、與氧化物半導體層130電連接的導電層141及導電層151、與氧化物半導體層130接觸的絕緣層160、與絕緣層160接觸的導電層170、與絕緣層120、氧化物半導體層130、導電層141、導電層151、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層等。
這裡，導電層141及導電層151與氧化物半導體層130的頂面接觸而不與側面接觸。
電晶體106除了包括導電層141及導電層151之處以外其他結構與電晶體103相同。可以將導電層140(導電層141及導電層142)用作源極電極層，且可以將導電層150(導電層151及導電層152)用作汲極電極層。
在電晶體105及電晶體106中，由於導電層140及導電層150不與絕緣層120接觸，所以絕緣層120中的氧不容易被導電層140及導電層150奪取，容易將氧 從絕緣層120供應給氧化物半導體層130。
此外，也可以對電晶體103中的區域231及區域232、電晶體104及電晶體106中的區域334及區域335添加用來形成氧缺陷來提高導電率的雜質。作為在氧化物半導體層中形成氧缺陷的雜質，例如可以使用選自磷、砷、銻、硼、鋁、矽、氮、氦、氖、氬、氪、氙、銦、氟、氯、鈦、鋅及碳中的一種以上。作為該雜質的添加方法，可以使用電漿處理法、離子植入法、離子摻雜法、電漿浸沒離子佈植技術(Plasma-immersion ion implantation method)等。
藉由將上述元素作為雜質元素添加到氧化物半導體層，氧化物半導體層中的金屬元素與氧之間的鍵合被切斷，形成氧缺陷。藉由包含在氧化物半導體層中的氧缺陷與殘留在氧化物半導體層中或在後面添加的氫之間的相互作用，可以提高氧化物半導體層的導電率。
當對添加雜質元素形成有氧缺陷的氧化物半導體添加氫時，氫進入氧缺陷處而在導帶附近形成施體能階。其結果是，可以形成氧化物導電體。注意，這裡氧化物導電體是指導電體化的氧化物半導體。另外，氧化物導電體與氧化物半導體同樣地具有透光性。
氧化物導電體是簡併半導體，可以推測其導帶端與費米能階一致或大致一致。因此，氧化物導電體層與用作源極電極層及汲極電極層的導電層之間的接觸是歐姆接觸，可以降低氧化物導電體層與用作源極電極層及汲 極電極層的導電層之間的接觸電阻。
另外，如圖33A至圖33F的通道長度方向的剖面圖以及圖32C及圖32D的通道寬度方向的剖面圖所示，本發明的一個實施方式的電晶體也可以包括氧化物半導體層130與基板115之間的導電層173。藉由將導電層173用作第二閘極電極層(背閘極)，進一步能夠增加通態電流或控制臨界電壓。此外，在圖33A至圖33F所示的剖面圖中，也可以使導電層173的寬度比氧化物半導體層130短。再者，也可以使導電層173的寬度比導電層170短。
當想要增加通態電流時，例如，對導電層170及導電層173供應相同的電位來實現雙閘極電晶體即可。另外，當想要控制臨界電壓時，對導電層173供應與導電層170不同的恆電位即可。為了對導電層170及導電層173供應相同的電位，例如，如圖32D所示，藉由接觸孔使導電層170與導電層173電連接即可。
此外，在圖26A至圖31B的電晶體101至電晶體106中示出氧化物半導體層130為單層的例子，但是氧化物半導體層130也可以為疊層。電晶體101至電晶體106的氧化物半導體層130可以與圖34B、圖34C或圖34D、圖34E所示的氧化物半導體層130調換。
圖34A是氧化物半導體層130的俯視圖，圖34B和圖34C是兩層結構的氧化物半導體層130的剖面圖。另外，圖34D和圖34E是三層結構的氧化物半導體 層130的剖面圖。
作為氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c可以使用其組成彼此不同的氧化物半導體層等。
此外，本發明的一個實施方式的電晶體也可以採用圖35A及圖35B所示的結構。圖35A是電晶體107的俯視圖，圖35A所示的點劃線H1-H2方向上的剖面相當於圖35B。另外，圖35A所示的點劃線H3-H4方向上的剖面相當於圖41A。另外，有時將點劃線H1-H2方向稱為通道長度方向，將點劃線H3-H4方向稱為通道寬度方向。
電晶體107包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層電連接的導電層140及導電層150、與該疊層、導電層140及導電層150接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、與導電層140、導電層150、氧化物半導體層130c、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180。此外，根據需要也可以使絕緣層180具有平坦化膜的功能。
電晶體107除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130 為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、以及在導電層140及導電層150與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)之處以外其他結構與電晶體101相同。
此外，本發明的一個實施方式的電晶體也可以採用圖36A及圖36B所示的結構。圖36A是電晶體108的俯視圖，圖36A所示的點劃線I1-I2方向上的剖面相當於圖36B。另外，圖36A所示的點劃線I3-I4方向上的剖面相當於圖41B。另外，有時將點劃線I1-I2方向稱為通道長度方向，將點劃線I3-I4方向稱為通道寬度方向。
除了以下幾點之外電晶體108與電晶體102的結構都相同：在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)；在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)；在導電層140及導電層150與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)。
此外，本發明的一個實施方式的電晶體也可以採用圖37A及圖37B所示的結構。圖37A是電晶體109的俯視圖，圖37A所示的點劃線J1-J2方向上的剖面相當於圖37B。另外，圖37A所示的點劃線J3-J4方向上的剖面相當於圖41A。另外，有時將點劃線J1-J2方向稱 為通道長度方向，將點劃線J3-J4方向稱為通道寬度方向。
電晶體109包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、覆蓋該疊層、氧化物半導體層130c、絕緣層160及導電層170的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層180中的開口部與該疊層電連接的導電層140及導電層150。此外，根據需要也可以包括與絕緣層180、導電層140及導電層150接觸的絕緣層(平坦化膜)等。
電晶體109除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體103相同。
此外，本發明的一個實施方式的電晶體也可以採用圖38A及圖38B所示的結構。圖38A是電晶體110的俯視圖，圖38A所示的點劃線K1-K2方向上的剖面相當於圖38B。另外，圖38A所示的點劃線K3-K4方向上的剖面相當於圖41A。另外，有時將點劃線K1-K2方向 稱為通道長度方向，將點劃線K3-K4方向稱為通道寬度方向。
電晶體110除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體104相同。
此外，本發明的一個實施方式的電晶體也可以採用圖39A及圖39B所示的結構。圖39A是電晶體111的俯視圖，圖39A所示的點劃線L1-L2方向上的剖面相當於圖39B。另外，圖39A所示的點劃線L3-L4方向上的剖面相當於圖41A。另外，有時將點劃線L1-L2方向稱為通道長度方向，將點劃線L3-L4方向稱為通道寬度方向。
電晶體111包括與基板115接觸的絕緣層120、與絕緣層120接觸的由氧化物半導體層130a及氧化物半導體層130b形成的疊層、與該疊層電連接的導電層141及導電層151、與該疊層、導電層141及導電層151接觸的氧化物半導體層130c、與氧化物半導體層130c接觸的絕緣層160、與絕緣層160接觸的導電層170、與該疊層、導電層141、導電層151、氧化物半導體層130c、絕緣層160及導電層170接觸的絕緣層175、與絕緣層175接觸的絕緣層180、藉由設置在絕緣層175及絕緣層 180中的開口部分別與導電層141及導電層151電連接的導電層142及導電層152。此外，根據需要也可以具有與絕緣層180、導電層142及導電層152接觸的絕緣層(平坦化膜)等。
電晶體111除了在區域231及區域232中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域233中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)、以及在導電層141及導電層151與絕緣層160之間夾有氧化物半導體層的一部分(氧化物半導體層130c)之處以外其他結構與電晶體105相同。
此外，本發明的一個實施方式的電晶體也可以採用圖40A及圖40B所示的結構。圖40A是電晶體112的俯視圖，圖40A所示的點劃線M1-M2方向上的剖面相當於圖40B。另外，圖40A所示的點劃線M3-M4方向上的剖面相當於圖41A。另外，有時將點劃線M1-M2方向稱為通道長度方向，將點劃線M3-M4方向稱為通道寬度方向。
電晶體112除了在區域331、區域332、區域334及區域335中氧化物半導體層130為兩層(氧化物半導體層130a、氧化物半導體層130b)、在區域333中氧化物半導體層130為三層(氧化物半導體層130a、氧化物半導體層130b、氧化物半導體層130c)之處以外其他結構與電晶體106相同。
另外，如圖42A至圖42F的通道長度方向的剖面圖以及圖41C及圖41D的通道寬度方向的剖面圖所示，本發明的一個實施方式的電晶體也可以包括氧化物半導體層130與基板115之間的導電層173。藉由將該導電層用作第二閘極電極層(背閘極)，進一步能夠增加通態電流或控制臨界電壓。此外，在圖42A至圖42F所示的剖面圖中，也可以使導電層173的寬度比氧化物半導體層130短。再者，也可以使導電層173的寬度比導電層170短。
如圖43A和圖43B所示的俯視圖(僅示出氧化物半導體層130、導電層140及導電層150)那樣，可以使本發明的一個實施方式的電晶體中的導電層140(源極電極層)及導電層150(汲極電極層)的寬度(WSD)比氧化物半導體層130的寬度(WOS)長或短。當滿足WOS
Figure 111123267-A0101-12-0059-123
WSD(WSD為WOS以下)的關係時，閘極電場容易施加到氧化物半導體層130整體，可以提高電晶體的電特性。
在本發明的一個實施方式的電晶體(電晶體101至電晶體112)中的任何結構中，作為閘極電極層的導電層170隔著作為閘極絕緣膜的絕緣層160在通道寬度方向上電性上包圍氧化物半導體層130，由此可以提高通態電流。將這種電晶體結構稱為surrounded channel(s-channel)結構。
在具有氧化物半導體層130a及氧化物半導體 層130b的電晶體以及具有氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的電晶體中，藉由適當地選擇構成氧化物半導體層130的兩層或三層的材料，可以將電流流過在氧化物半導體層130b中。由於電流流過氧化物半導體層130b，因此不容易受到介面散射的影響，所以可以獲得很大的通態電流。另外，藉由增加氧化物半導體層130b的厚度，可以增加通態電流。例如，也可以將氧化物半導體層130b的厚度設定為100nm至200nm。
藉由使用上述結構的電晶體，可以使半導體裝置具有良好的電特性。
注意，本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式5
在本實施方式中對實施方式4所示的電晶體的構成要素進行詳細的說明。
作為基板115，可以使用形成有電晶體的矽基板，該矽基板上形成有絕緣層、佈線、用作接觸插頭的導電體等。另外，當對矽基板形成p通道型電晶體時，較佳為使用具有n-型導電型的矽基板。另外，也可以使用包括n-型或i型矽層的SOI基板。另外，當對矽基板設置的電晶體為p通道型電晶體時，較佳為使用如下矽基板：形成電晶體的表面的晶體配向為(110)面。藉由在(110)面 形成p通道型電晶體，可以提高移動率。
絕緣層120除了防止雜質從包含在基板115中的構成要素擴散的功能以外，還可以具有對氧化物半導體層130供應氧的功能。因此，絕緣層120較佳為含氧的絕緣膜，更佳為包含比化學計量組成多的氧的絕緣膜。例如，絕緣層120為藉由在膜表面溫度為100℃以上且700℃以下，較佳為100℃以上且500℃以下的加熱處理中利用TDS(Thermal Desorption Spectroscopy：熱脫附譜)法而得到的換算為氧原子的氧釋放量為1.0×1019atoms/cm3以上的膜。另外，上述TDS分析時的膜的表面溫度較佳為在100℃以上且700℃以下或者100℃以上且500℃以下的範圍內。此外，如上所述當基板115是形成有其他裝置的基板時，絕緣層120還用作層間絕緣膜。在此情況下，較佳的是利用CMP(Chemical Mechanical Polishing：化學機械拋光)法等進行平坦化處理，以使其表面平坦。
例如，作為絕緣層120可以使用氧化鋁、氧化鎂、氧化矽、氧氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭等氧化物絕緣膜、氮化矽、氮氧化矽、氮化鋁和氮氧化鋁等氮化物絕緣膜或者這些的混合材料。此外，也可以使用上述材料的疊層。
注意，在本實施方式中，以電晶體所具有的氧化物半導體層130具有從絕緣層120一側依次層疊氧化物半導體層130a、氧化物半導體層130b及氧化物半導體 層130c的三層結構的情況為主而進行詳細的說明。
此外，當氧化物半導體層130為單層時，使用相當於本實施方式所示的氧化物半導體層130b的層即可。
此外，當氧化物半導體層130為兩層時，使用從絕緣層120一側依次層疊相當於本實施方式所示的氧化物半導體層130a的層及相當於氧化物半導體層130b的層的疊層即可。當採用該結構時，也可以調換氧化物半導體層130a與氧化物半導體層130b。
當氧化物半導體層130為四層以上時，例如可以採用對本實施方式所說明的三層結構的氧化物半導體層130追加其他氧化物半導體層的結構。
例如，氧化物半導體層130b使用其電子親和力(真空能階與導帶底之間的能量差)大於氧化物半導體層130a及氧化物半導體層130c的氧化物半導體。電子親和力是從真空能階與價帶頂之間的能量差(游離電位)減去導帶底與價帶頂之間的能量差(能隙)的值。
氧化物半導體層130a及氧化物半導體層130c較佳為包含一種以上的構成氧化物半導體層130b的金屬元素。例如，氧化物半導體層130a及氧化物半導體層130c較佳為使用其導帶底的能量比氧化物半導體層130b的導帶底的能量更接近真空能階0.05eV、0.07eV、0.1eV或0.15eV以上且2eV、1eV、0.5eV或0.4eV以下的氧化物半導體形成。
在上述結構中，當對導電層170施加電場時，通道形成在氧化物半導體層130中的導帶底的能量最低的氧化物半導體層130b中。
另外，氧化物半導體層130a包含一種以上的構成氧化物半導體層130b的金屬元素，因此，與氧化物半導體層130b與絕緣層120接觸時的兩者的介面相比，在氧化物半導體層130b與氧化物半導體層130a的介面不容易形成介面能階。上述介面能階有時形成通道，因此有時導致電晶體的臨界電壓的變動。所以，藉由設置氧化物半導體層130a，能夠抑制電晶體的臨界電壓等電特性的偏差。此外，可以提高該電晶體的可靠性。
另外，氧化物半導體層130c包含一種以上的構成氧化物半導體層130b的金屬元素，因此，與氧化物半導體層130b與閘極絕緣膜(絕緣層160)接觸時的兩者的介面相比，在氧化物半導體層130b與氧化物半導體層130c的介面不容易發生載子散射。所以，藉由設置氧化物半導體層130c，能夠提高電晶體的場效移動率。
例如，氧化物半導體層130a及氧化物半導體層130c可以使用如下材料：包含Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf且該元素的原子數比高於氧化物半導體層130b的材料。明確而言，上述元素的原子數比為氧化物半導體層130b的1.5倍以上，較佳為2倍以上，更佳為3倍以上。上述元素與氧堅固地鍵合，所以具有抑制在氧化物半導體層中產生氧缺陷的功能。由此可說，與 氧化物半導體層130b相比，在氧化物半導體層130a及氧化物半導體層130c中不容易產生氧缺陷。
另外，能夠用於氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的氧化物半導體較佳為至少包含In或Zn。或者，較佳為包含In和Zn的兩者。另外，為了減少使用該氧化物半導體的電晶體的電特性偏差，除了上述元素以外，較佳的是還包含穩定劑(stabilizer)。
作為穩定劑，可以舉出Ga、Sn、Hf、Al或Zr等。另外，作為其他穩定劑，可以舉出鑭系元素的La、Ce、Pr、Nd、Sm、Eu、Gd、Tb、Dy、Ho、Er、Tm、Yb、Lu等。
例如，作為氧化物半導體，可以使用氧化銦、氧化錫、氧化鎵、氧化鋅、In-Zn氧化物、Sn-Zn氧化物、Al-Zn氧化物、Zn-Mg氧化物、Sn-Mg氧化物、In-Mg氧化物、In-Ga氧化物、In-Ga-Zn氧化物、In-Al-Zn氧化物、In-Sn-Zn氧化物、Sn-Ga-Zn氧化物、Al-Ga-Zn氧化物、Sn-Al-Zn氧化物、In-Hf-Zn氧化物、In-La-Zn氧化物、In-Ce-Zn氧化物、In-Pr-Zn氧化物、In-Nd-Zn氧化物、In-Sm-Zn氧化物、In-Eu-Zn氧化物、In-Gd-Zn氧化物、In-Tb-Zn氧化物、In-Dy-Zn氧化物、In-Ho-Zn氧化物、In-Er-Zn氧化物、In-Tm-Zn氧化物、In-Yb-Zn氧化物、In-Lu-Zn氧化物、In-Sn-Ga-Zn氧化物、In-Hf-Ga-Zn氧化物、In-Al-Ga-Zn氧化物、In-Sn-Al-Zn氧化物、In- Sn-Hf-Zn氧化物、In-Hf-Al-Zn氧化物。
注意，例如In-Ga-Zn氧化物是指作為主要成分包含In、Ga和Zn的氧化物。另外，也可以包含In、Ga、Zn以外的金屬元素。此外，在本說明書中，將由In-Ga-Zn氧化物構成的膜稱為IGZO膜。
另外，也可以使用以InMO3(ZnO)m(m>0，且m不是整數)表示的材料。注意，M表示選自Ga、Y、Zr、La、Ce或Nd中的一種金屬元素或多種金屬元素。另外，也可以使用以In2SnO5(ZnO)n(n>0，且n是整數)表示的材料。
另外，在氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c為至少包含銦、鋅及M(M為Al、Ti、Ga、Ge、Y、Zr、Sn、La、Ce或Hf等金屬)的In-M-Zn氧化物，且氧化物半導體層130a的原子數比為In：M：Zn=x1：y1：z1，氧化物半導體層130b的原子數比為In：M：Zn=x2：y2：z2，氧化物半導體層130c的原子數比為In：M：Zn=x3：y3：z3的情況下，y1/x1及y3/x3較佳為大於y2/x2。y1/x1及y3/x3為y2/x2的1.5倍以上，較佳為2倍以上，更佳為3倍以上。此時，在氧化物半導體層130b中，在y2為x2以上的情況下，能夠使電晶體的電特性變得穩定。注意，在y2為x2的3倍以上的情況下，電晶體的場效移動率降低，因此y2較佳為小於x2的3倍。
氧化物半導體層130a及氧化物半導體層130c 中的除了Zn及O之外的In與M的原子百分比較佳為In的比率低於50atomic%且M的比率為50atomic%以上，更佳為In的比率低於25atomic%且M的比率為75atomic%以上。另外，氧化物半導體層130b中的除了Zn及O之外的In與M的原子百分比較佳為In的比率為25atomic%以上且M的比率低於75atomic%，更佳為In的比率為34atomic%以上且M的比率低於66atomic%。
另外，較佳的是，氧化物半導體層130b的銦的含量多於氧化物半導體層130a及氧化物半導體層130c的銦的含量。在氧化物半導體中，重金屬的s軌域主要有助於載子傳導，並且，藉由增加In的比率來增加s軌域的重疊，由此In的比率多於M的氧化物的移動率比In的比率等於或少於M的氧化物高。因此，藉由將銦含量高的氧化物用於氧化物半導體層130b，可以實現高場效移動率的電晶體。
氧化物半導體層130a的厚度為3nm以上且100nm以下，較佳為5nm以上且50nm以下，更佳為5nm以上且25nm以下。另外，氧化物半導體層130b的厚度為3nm以上且200nm以下，較佳為10nm以上且150nm以下，更佳為15nm以上且100nm以下。此外，氧化物半導體層130c的厚度為1nm以上且50nm以下，較佳為2nm以上且30nm以下，更佳為3nm以上且15nm以下。另外，氧化物半導體層130b較佳為比氧化物半導體層130a及氧化物半導體層130c厚。
另外，為了對將氧化物半導體層用作通道的電晶體賦予穩定的電特性，較有效的是藉由降低氧化物半導體層中的雜質濃度來使氧化物半導體層成為本質或實質上本質。在此，“實質上本質”是指氧化物半導體層的載子密度低於1×1017/cm3、低於1×1015/cm3或者低於1×1013/cm3。
此外，對氧化物半導體層來說，氫、氮、碳、矽以及主要成分以外的金屬元素是雜質。例如，氫和氮引起施體能階的形成，而增高載子密度。此外，矽引起氧化物半導體層中的雜質能階的形成。該雜質能階成為陷阱，有可能使電晶體的電特性劣化。因此，較佳的是降低氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c中或各層的介面的雜質濃度。
為了使氧化物半導體層成為本質或實質上本質，以使其具有如下區域的方式進行控制：藉由SIMS(Secondary Ion Mass Spectrometry：二次離子質譜)分析測定出的矽濃度低於1×1019atoms/cm3，較佳的是低於5×1018atoms/cm3，更較佳的是低於1×1018atoms/cm3的區域；氫濃度為2×1020atoms/cm3以下，較佳為5×1019atoms/cm3以下，更佳為1×1019atoms/cm3以下，進一步較佳為5×1018atoms/cm3以下的區域；氮濃度低於5×1019atoms/cm3，較佳為5×1018atoms/cm3以下，更佳為1×1018atoms/cm3以下，進一步較佳為5×1017atoms/cm3以下的區域。
此外，當以高濃度包含矽或碳時，有可能降低氧化物半導體層的結晶性。為了不使氧化物半導體層的結晶性降低，例如以使氧化物半導體層具有如下區域的方式進行控制：矽濃度低於1×1019atoms/cm3，較佳的是低於5×1018atoms/cm3，更較佳的是低於1×1018atoms/cm3的區域；碳濃度低於1×1019atoms/cm3，較佳的是低於5×1018atoms/cm3，更較佳的是低於1×1018atoms/cm3的區域。
此外，將如上述那樣的被高度純化了的氧化物半導體膜用於通道形成區域的電晶體的關態電流極小。例如，可以使以源極與汲極之間的電壓為0.1V、5V或10V左右時的電晶體的每通道寬度的關態電流降低到幾yA/μm至幾zA/μm。
另外，作為電晶體的閘極絕緣膜，大多使用包含矽的絕緣膜，因此較佳的是如本發明的一個實施方式的電晶體那樣不使氧化物半導體層的用作通道的區域與閘極絕緣膜接觸。另外，當通道形成在閘極絕緣膜與氧化物半導體層的介面時，有時在該介面產生載子散射而使電晶體的場效移動率降低。從上述觀點來看，可以說較佳為使氧化物半導體層的用作通道的區域與閘極絕緣膜分開。
因此，藉由使氧化物半導體層130具有氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的疊層結構，能夠將通道形成在氧化物半導體層130b中，由此能夠形成具有高場效移動率及穩定的電特 性的電晶體。
在氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的能帶結構中，導帶底的能量連續地變化。這從由於氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的組成相互相似，氧容易在上述三者中互相擴散的情況上，也可以得到理解。由此可以說，雖然氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c是組成互不相同的疊層體，但是在物性上是連續的。因此，在圖式中，被層疊的各氧化物半導體層的介面由虛線表示。
主要成分相同而層疊的氧化物半導體層130不是簡單地將各層層疊，而以形成連續結合(在此，尤其是指各層之間的導帶底的能量連續地變化的U型井(U-shape well)結構)的方式形成。換言之，以在各層的介面之間不存在會形成俘獲中心或再結合中心等缺陷能階的雜質的方式形成疊層結構。如果，雜質混入被層疊的氧化物半導體層的層間，能帶則失去連續性，因此載子在介面被俘獲或者再結合而消失。
例如，氧化物半導體層130a及氧化物半導體層130c可以使用In：Ga：Zn=1：3：2、1：3：3、1：3：4、1：3：6、1：4：5、1：6：4或1：9：6(原子數比)的In-Ga-Zn氧化物等。氧化物半導體層130b可以使用In：Ga：Zn=1：1：1、2：1：3、5：5：6或3：1：2(原子數比)等的In-Ga-Zn氧化物等。另外，當以上述 氧化物為濺射靶材進行成膜時，濺射靶材的原子數比與所形成的氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c的原子數比不一定相同，有±40%左右的差。
氧化物半導體層130中的氧化物半導體層130b用作井(well)，通道形成在氧化物半導體層130b中。另外，氧化物半導體層130的導帶底的能量連續地變化，因此，也可以將氧化物半導體層130稱為U型井。另外，也可以將具有上述結構的通道稱為埋入通道。
另外，雖然在氧化物半導體層130a與氧化矽膜等絕緣層之間以及氧化物半導體層130c與氧化矽膜等絕緣層的介面附近有可能形成起因於雜質或缺陷的陷阱能階，但是藉由設置氧化物半導體層130a及氧化物半導體層130c，可以使氧化物半導體層130b和該陷阱能階相隔。
注意，氧化物半導體層130a及氧化物半導體層130c的導帶底的能量與氧化物半導體層130b的導帶底的能量之間的能量差小時，有時氧化物半導體層130b的電子越過該能量差到達陷阱能階。當電子被陷阱能階俘獲時，在絕緣層介面產生負電荷，使得電晶體的臨界電壓向正方向漂移。
氧化物半導體層130a、氧化物半導體層130b及氧化物半導體層130c較佳為包含結晶部。尤其是，藉由使用c軸配向結晶，能夠對電晶體賦予穩定的電特性。 另外，c軸配向的結晶抗彎曲，由此可以提高使用撓性基板的半導體裝置的可靠性。
作為用作源極電極層的導電層140及用作汲極電極層的導電層150，例如可以使用選自Al、Cr、Cu、Ta、Ti、Mo、W、Ni、Mn、Nd、Sc及該金屬材料的合金的材料的單層或疊層。典型的是，特別較佳為使用容易與氧鍵合的Ti或在後面能以較高的溫度進行處理的熔點高的W。此外，也可以使用低電阻的Cu或Cu-Mn等合金與上述材料的疊層。另外，在電晶體105、電晶體106、電晶體111、電晶體112中，例如可以作為導電層141及導電層151使用W，作為導電層142及導電層152使用Ti及Al的疊層膜等。
上述材料具有從氧化物半導體膜抽出氧的性質。由此，在與上述材料接觸的氧化物半導體膜的一部分的區域中，氧化物半導體膜中的氧被脫離，而在氧化物半導體膜中形成氧缺陷。包含於膜中的微量的氫與該氧缺陷鍵合而使該區域明顯地n型化。因此，可以將該n型化的區域用作電晶體的源極或汲極。
此外，當導電層140及導電層150使用W形成時，也可以對導電層140及導電層150摻雜氮。藉由摻雜氮可以適度地降低抽出氧的性質，由此可以防止n型化的區域擴展到通道區域。另外，藉由作為上述導電層140及導電層150使用W與n型半導體層的疊層，使n型半導體層與氧化物半導體層接觸，可以防止n型化的區域擴 展到通道區域。作為n型半導體層可以使用添加有氮的In-Ga-Zn氧化物、氧化鋅、氧化銦、氧化錫、氧化銦錫等。
作為用作閘極絕緣膜的絕緣層160，可以使用包含氧化鋁、氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿和氧化鉭中的一種以上的絕緣膜。此外，絕緣層160也可以是上述材料的疊層。另外，絕緣層160也可以包含La、N、Zr等作為雜質。
另外，說明絕緣層160的疊層結構的一個例子。絕緣層160例如包含氧、氮、矽、鉿等。具體地，較佳為包含氧化鉿及氧化矽或者氧化鉿及氧氮化矽。
氧化鉿及氧化鋁的相對介電常數比氧化矽或氧氮化矽高。因此，與使用氧化矽的情況相比可以使絕緣層160的厚度更大，由此可以減少穿隧電流引起的洩漏電流。就是說，可以實現關態電流小的電晶體。再者，與包括非晶結構的氧化鉿相比，包括結晶結構的氧化鉿具有高相對介電常數。因此，為了形成關態電流小的電晶體，較佳為使用具有晶體結構的氧化鉿。作為晶體結構的例子，可以舉出單斜晶結構或立方體晶結構等。但是，本發明的一個實施方式不侷限於此。
此外，作為與氧化物半導體層130接觸的絕緣層120及絕緣層160較佳為使用氮氧化物的釋放量少的膜。當氮氧化物的釋放量多的絕緣層與氧化物半導體接觸 時，有時因氮氧化物導致能階密度變高。作為絕緣層120及絕緣層160，例如可以使用氮氧化物的釋放量少的氧氮化矽膜或氧氮化鋁膜等的氧化物絕緣層。
此外，氮氧化物的釋放量少的氧氮化矽膜是在TDS分析法中氨釋放量比氮氧化物的釋放量多的膜，典型的是氨釋放量為1×1018個/cm3以上且5×1019個/cm3以下。此外，上述氨釋放量是藉由膜表面溫度為50℃以上且650℃以下，較佳為50℃以上且550℃以下的加熱處理而得到的釋放量。
藉由作為絕緣層120及絕緣層160使用上述氧化物絕緣層，可以降低電晶體的臨界電壓的漂移，由此可以降低電晶體的電特性變動。
作為用作閘極電極層的導電層170例如可以使用Al、Ti、Cr、Co、Ni、Cu、Y、Zr、Mo、Ru、Ag、Mn、Nd、Sc、Ta及W等的導電膜。另外，也可以使用上述材料的合金或上述材料的導電氮化物。此外，也可以使用選自上述材料、上述材料的合金及上述材料的導電氮化物中的多種材料的疊層。典型的是，可以使用鎢、鎢與氮化鈦的疊層、鎢與氮化鉭的疊層等。另外，也可以使用低電阻的Cu或Cu-Mn等合金或者上述材料與Cu或Cu-Mn等合金的疊層。在本實施方式中，作為導電層171使用氮化鉭，作為導電層172使用鎢，以便形成導電層170。
作為絕緣層175可以使用含氫的氮化矽膜或氮化鋁膜等。在實施方式4所示的電晶體103、電晶體 104、電晶體106、電晶體109、電晶體110及電晶體112中，藉由作為絕緣層175使用含氫的絕緣膜可以使氧化物半導體層的一部分n型化。另外，氮化絕緣膜還用作阻擋水分等的膜，可以提高電晶體的可靠性。
作為絕緣層175也可以使用氧化鋁膜。尤其是，較佳為在實施方式4所示的電晶體101、電晶體102、電晶體105、電晶體107、電晶體108及電晶體111中作為絕緣層175使用氧化鋁膜。氧化鋁膜的不使氫、水分等雜質以及氧透過的阻擋效果高。因此，將氧化鋁膜適合用作具有如下效果的保護膜：在電晶體的製程中及製造電晶體之後，防止氫、水分等雜質向氧化物半導體層130混入；防止從氧化物半導體層釋放氧；防止氧的從絕緣層120的不需要的釋放。也可以將包含於氧化鋁膜的氧擴散到氧化物半導體層中。
在絕緣層175上較佳的是形成有絕緣層180。作為該絕緣層可以使用包含氧化鎂、氧化矽、氧氮化矽、氮氧化矽、氮化矽、氧化鎵、氧化鍺、氧化釔、氧化鋯、氧化鑭、氧化釹、氧化鉿及氧化鉭中的一種以上的絕緣膜。此外，該絕緣層也可以是上述材料的疊層。
在此，絕緣層180較佳的是與絕緣層120同樣地包含比化學計量組成多的氧。能夠將從絕緣層180釋放的氧穿過絕緣層160擴散到氧化物半導體層130的通道形成區域，因此能夠對形成在通道形成區域中的氧缺陷填補氧。由此，能夠獲得穩定的電晶體電特性。
為了實現半導體裝置的高集成化，必須進行電晶體的微型化。另一方面，已知伴隨著電晶體的微型化，電晶體的電特性劣化，尤其是通道寬度的縮短導致通態電流的降低。
在本發明的一個實施方式的電晶體107至電晶體112中，以覆蓋其中形成通道的氧化物半導體層130b的方式形成有氧化物半導體層130c，通道形成層與閘極絕緣膜沒有接觸。因此，能夠抑制在通道形成層與閘極絕緣膜的介面產生的載子散射，而可以增高電晶體的通態電流。
在本發明的一個實施方式的電晶體中，如上所述，以在通道寬度方向上電性上包圍氧化物半導體層130的方式形成有閘極電極層(導電層170)，因此氧化物半導體層130除了垂直於頂面的方向上被施加閘極電場之外，垂直於側面的方向上也被施加閘極電場。換言之，對通道形成層整體施加閘極電場而實效通道寬度擴大，由此可以進一步提高通態電流。
在本發明的一個實施方式的氧化物半導體層130具有兩層或三層結構的電晶體中，藉由將形成有通道的氧化物半導體層130b形成於氧化物半導體層130a上，可以獲得不容易形成介面能階的效果。此外，在本發明的一個實施方式的氧化物半導體層130具有三層結構的電晶體中，藉由將氧化物半導體層130b位於三層結構的中間，來同時得到消除從上下方混入的雜質的影響的效果 等。因此，除了可以增高上述電晶體的通態電流之外，還可以實現臨界電壓的穩定化及S值(次臨界值)的下降。因此，可以降低閘極電壓VG為0V時的電流，而可以降低功耗。另外，由於電晶體的臨界電壓穩定，所以可以提高半導體裝置的長期可靠性。此外，本發明的一個實施方式的電晶體可以抑制隨著微細化導致的電特性劣化，由此可以說適合於集成度高的半導體裝置。
雖然本實施方式所說明的金屬膜、半導體膜及無機絕緣膜等各種膜可以典型地利用濺射法或電漿CVD法形成，但是也可以利用熱CVD法等其他方法形成。作為熱CVD法的例子，可以舉出MOCVD(Metal Organic Chemical Vapor Deposition：有機金屬化學氣相沉積)法或ALD(Atomic Layer Deposition：原子層沉積)法等。
由於熱CVD法是不使用電漿的成膜方法，因此具有不產生電漿損傷所引起的缺陷的優點。
可以以如下方法進行利用熱CVD法的成膜：將源氣體及氧化劑同時供應到腔室內，將腔室內的壓力設定為大氣壓或減壓，使其在基板附近或在基板上起反應。
另外，可以以如下方法進行利用ALD法的成膜：將腔室內的壓力設定為大氣壓或減壓，將用於反應的源氣體引入腔室並起反應，並且按該順序反復地引入氣體。也可以將源氣體與惰性氣體(氬或氮等)用作載子氣體一併地進行引入。例如，也可以將兩種以上的源氣體依 次供應到腔室內。此時，在第一源氣體起反應之後引入惰性氣體，然後引入第二源氣體，以防止多種源氣體混合。或者，也可以不引入惰性氣體而藉由真空抽氣將第一源氣體排出，然後引入第二源氣體。第一源氣體附著到基板表面且起反應來形成第一層，之後引入的第二源氣體附著且起反應，由此第二層層疊在第一層上而形成薄膜。藉由按該順序反復多次地引入氣體直到獲得所希望的厚度為止，可以形成步階覆蓋性良好的薄膜。由於薄膜的厚度可以根據反復引入氣體的次數來進行調節，因此，ALD法可以準確地調節厚度而適用於製造微型FET。
利用MOCVD法或ALD法等熱CVD法可以形成以上所示的實施方式所公開的金屬膜、半導體膜、無機絕緣膜等各種膜，例如，當形成In-Ga-Zn-O膜時，可以使用三甲基銦(In(CH3)3)、三甲基鎵(Ga(CH3)3)及二甲基鋅(Zn(CH3)2)。不侷限於上述組合，也可以使用三乙基鎵(Ga(C2H5)3)代替三甲基鎵，並使用二乙基鋅(Zn(C2H5)2)代替二甲基鋅。
例如，在使用利用ALD法的沉積装置形成氧化鉿膜時，使用如下兩種氣體：藉由使包含溶劑和鉿前體的液體(鉿醇鹽、四二甲基醯胺鉿(TDMAH，Hf[N(CH3)2]4)或四(乙基甲基醯胺)鉿等鉿醯胺)氣化而得到的源氣體；以及用作氧化劑的臭氧(O3)。
例如，在使用利用ALD法的沉積装置形成氧化鋁膜時，使用如下兩種氣體：藉由使包含溶劑和鋁前體 的液體(三甲基鋁(TMA，Al(CH3)3)等)氣化而得到的源氣體；以及用作氧化劑的H2O。作為其它材料有三(二甲基醯胺)鋁、三異丁基鋁、鋁三(2,2,6,6-四甲基-3,5-庚二酮)等。
例如，在使用利用ALD法的沉積装置形成氧化矽膜時，使六氯乙矽烷附著在被成膜面上，供應氧化氣體(O2、一氧化二氮)的自由基使其與附著物起反應。
例如，在使用利用ALD法的沉積装置形成鎢膜時，依次引入WF6氣體和B2H6氣體形成初始鎢膜，然後依次引入WF6氣體和H2氣體形成鎢膜。注意，也可以使用SiH4氣體代替B2H6氣體。
例如，在使用利用ALD法的沉積装置形成氧化物半導體膜如In-Ga-Zn-O膜時，依次引入In(CH3)3氣體和O3氣體形成In-O層，然後依次引入Ga(CH3)3氣體和O3氣體形成GaO層，之後依次引入Zn(CH3)2氣體和O3氣體形成ZnO層。注意，這些層的順序不侷限於上述例子。也可以使用這些氣體來形成混合化合物層如In-Ga-O層、In-Zn-O層、Ga-Zn-O層等。注意，雖然也可以使用利用Ar等惰性氣體進行起泡而得到的H2O氣體代替O3氣體，但是較佳為使用不包含H的O3氣體。
注意，本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而實施。
實施方式6
下面，說明可用於本發明的一個實施方式的氧化物半導體膜的結構。
在本說明書中，“平行”是指兩條直線形成的角度為-10°以上且10°以下的狀態。因此，也包括該角度為-5°以上且5°以下的狀態。此外，“垂直”是指兩條直線的角度為80°以上且100°以下的狀態。因此，也包括該角度為85°以上且95°以下的狀態。
在本說明書中，六方晶系包括三方晶系和菱方晶系。
氧化物半導體膜大致分為非單晶氧化物半導體膜和單晶氧化物半導體膜。非單晶氧化物半導體膜包括CAAC-OS(C Axis Aligned Crystalline Oxide Semiconductor：c軸配向結晶氧化物半導體)膜、多晶氧化物半導體膜、微晶氧化物半導體膜以及非晶氧化物半導體膜等。
首先，對CAAC-OS進行說明。
CAAC-OS膜是包含多個c軸配向的結晶部的氧化物半導體膜之一。
在利用穿透式電子顯微鏡(TEM：Transmission Electron Microscope)觀察CAAC-OS膜的明視野影像與繞射圖案的複合分析影像(也稱為高解析度TEM影像)中，觀察到多個結晶部。然而，即使在高解析度TEM影像中，也觀察不到結晶部與結晶部之間的邊界，亦即，晶界(grain boundary)。因此，可以說在 CAAC-OS膜中，不容易發生起因於晶界的電子移動率的降低。
當從大致平行於樣本面的方向觀察CAAC-OS膜的剖面的高解析度TEM影像時，觀察到在結晶部中金屬原子配列為層狀。各金屬原子層具有反映了形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀並以平行於CAAC-OS膜的被形成面或頂面的方式排列。
另一方面，根據從大致垂直於樣本面的方向觀察的CAAC-OS膜的平面的高解析度TEM影像可知在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間金屬原子的排列沒有規律性。
使用X射線繞射(XRD：X-Ray Diffraction)裝置對CAAC-OS膜進行結構分析。例如，當利用out-of-plane法分析包括InGaZnO4的結晶的CAAC-OS膜時，在繞射角(2θ)為31°附近時會出現峰值。由於該峰值來源於InGaZnO4結晶的(009)面，由此可知CAAC-OS膜中的結晶具有c軸配向性，並且c軸朝向大致垂直於CAAC-OS膜的被形成面或頂面的方向。
注意，當利用out-of-plane法分析包括InGaZnO4結晶的CAAC-OS膜時，除了在2θ為31°附近的峰值之外，有時還在2θ為36°附近觀察到峰值。2θ為36°附近的峰值意味著CAAC-OS膜的一部分中含有不具有c軸配向的結晶。較佳的是，在CAAC-OS膜中在2θ為31° 附近時出現峰值而在2θ為36°附近時不出現峰值。
CAAC-OS膜是雜質濃度低的氧化物半導體膜。雜質是指氫、碳、矽、過渡金屬元素等氧化物半導體膜的主要成分以外的元素。尤其是，矽等元素因為其與氧的結合力比構成氧化物半導體膜的金屬元素與氧的結合力更強而成為因從氧化物半導體膜奪取氧而打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。此外，鐵或鎳等重金屬、氬、二氧化碳等因為其原子半徑(分子半徑)大而在包含在氧化物半導體膜內部時成為打亂氧化物半導體膜的原子排列使得結晶性降低的主要因素。注意，包含在氧化物半導體膜中的雜質有時成為載子陷阱或載子發生源。
此外，CAAC-OS膜是缺陷態密度低的氧化物半導體膜。例如，氧化物半導體膜中的氧缺損有時成為載子陷阱或者藉由俘獲氫而成為載子發生源。
將雜質濃度低且缺陷態密度低(氧缺損的個數少)的狀態稱為“高純度本質”或“實質上高純度本質”。高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子發生源，因此可以具有較低的載子密度。因此，使用該氧化物半導體膜的電晶體很少具有負臨界電壓的電特性(也稱為常開啟特性)。此外，高純度本質或實質上高純度本質的氧化物半導體膜具有較少的載子陷阱。因此，使用該氧化物半導體膜的電晶體的電特性變動小，而成為高可靠性電晶體。此外，被氧化物半導體膜的載子陷 阱俘獲的電荷到被釋放需要長時間，有時像固定電荷那樣動作。因此，使用雜質濃度高且缺陷態密度高的氧化物半導體膜的電晶體的電特性有時不穩定。
此外，在使用CAAC-OS膜的電晶體中，起因於可見光或紫外光的照射的電特性的變動小。
接下來，說明微晶氧化物半導體膜。
在微晶氧化物半導體膜的高解析度TEM影像中有觀察到結晶部及觀察不到明確的結晶部的區域。微晶氧化物半導體膜中含有的結晶部的尺寸大多為1nm以上且100nm以下，或1nm以上且10nm以下。尤其是，將具有尺寸為1nm以上且10nm以下或1nm以上且3nm以下的微晶的奈米晶(nc：nanocrystal)的氧化物半導體膜稱為nc-OS(nanocrystalline Oxide Semiconductor：奈米晶氧化物半導體)膜。另外，例如在nc-OS膜的高解析度TEM影像中，不經常觀察到明確的晶界。
nc-OS膜在微小區域(例如1nm以上且10nm以下的區域，特別是1nm以上且3nm以下的區域)中其原子排列具有週期性。另外，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。因此，在膜整體上觀察不到配向性。所以，有時nc-OS膜在某些分析方法中與非晶氧化物半導體膜沒有差別。例如，在藉由利用使用其束徑比結晶部大的X射線的XRD裝置的out-of-plane法對nc-OS膜進行結構分析時，檢測不出表示結晶面的峰值。此外，在對nc-OS膜進行使用其束徑比結晶部大(例如， 50nm以上)的電子射線的電子繞射(選區域電子繞射)時，觀察到類似光暈圖案的繞射圖案。另一方面，在對nc-OS膜進行使用其束徑近於結晶部或者比結晶部小的電子射線的奈米束電子繞射時，觀察到斑點。另外，在nc-OS膜的奈米束電子繞射圖案中，有時觀察到分佈為圓圈狀的斑點。而且，在nc-OS膜的奈米束電子繞射圖案中，有時還觀察到環狀的區域內的多個斑點。
nc-OS膜是其規律性比非晶氧化物半導體膜高的氧化物半導體膜。因此，nc-OS膜的缺陷態密度比非晶氧化物半導體膜低。但是，nc-OS膜在不同的結晶部之間觀察不到晶體配向的規律性。所以，nc-OS膜的缺陷態密度比CAAC-OS膜高。
接著，對非晶氧化物半導體膜進行說明。
非晶氧化物半導體膜是具有無序的原子排列並不具有結晶部的氧化物半導體膜。其一個例子為具有如石英那樣的無定形態的氧化物半導體膜。
在非晶氧化物半導體膜的高解析度TEM影像中，觀察不到結晶部。
使用XRD裝置對非晶氧化物半導體膜進行結構分析。當利用out-of-plane法分析時，檢測不到表示結晶面的峰值。另外，在非晶氧化物半導體膜的電子繞射圖案中，觀察到光暈圖案。另外，在非晶氧化物半導體膜的奈米束電子繞射圖案中，觀察不到斑點，而觀察到光暈圖案。
此外，氧化物半導體膜有時具有呈現nc-OS膜與非晶氧化物半導體膜之間的物性的結構。將具有這種結構的氧化物半導體膜特別稱為amorphous-like氧化物半導體(amorphous-like OS：amorphous-like Oxide Semiconductor)膜。
在amorphous-like OS膜的高解析度TEM影像中，有時觀察到空洞(也稱為空隙)。此外，在高解析度TEM影像中，有明確地確認到結晶部的區域及確認不到結晶部的區域。amorphous-like OS膜有時因TEM觀察時的微量的電子照射而產生晶化，由此觀察到結晶部的生長。另一方面，在優質的nc-OS膜中，幾乎觀察不到因TEM觀察時的微量的電子照射而產生晶化。
此外，amorphous-like OS膜及nc-OS膜的結晶部的大小的測量可以使用高解析度TEM影像進行。例如，InGaZnO4的結晶具有層狀結構，在In-O層之間具有兩個Ga-Zn-O層。InGaZnO4的結晶的單位晶格具有三個In-O層和六個Ga-Zn-O層的一共九個層在c軸方向上重疊為層狀的結構。因此，這些彼此相鄰的層之間的間隔與(009)面的晶格表面間隔(也稱為d值)大致相等，從結晶結構分析求出其值，亦即，0.29nm。因此，著眼於高解析度TEM影像的晶格條紋，在晶格條紋的間隔為0.28nm以上且0.30nm以下的區域，每個晶格條紋都被認為是對應於InGaZnO4的結晶的a-b面。
注意，氧化物半導體膜例如也可以是包括非 晶氧化物半導體膜、amorphous-like OS膜、微晶氧化物半導體膜和CAAC-OS膜中的兩種以上的疊層膜。
本實施方式所示的結構可以與其他實施方式所示的結構適當地組合而使用。
實施方式7
本發明的一個實施方式的攝像裝置及包含該攝像裝置的半導體裝置可以用於顯示裝置、個人電腦或具備儲存介質的影像再現裝置(典型的是，能夠播放儲存介質如數位影音光碟(DVD：Digital Versatile Disc)等並具有可以顯示該影像的顯示器的裝置)中。另外，作為可以使用本發明的一個實施方式的攝像裝置及包含該攝像裝置的半導體裝置的電子裝置，可以舉出行動電話、包括可攜式的遊戲機、可攜式資料終端、電子書閱讀器、拍攝裝置諸如視頻攝影機或數位相機等、護目鏡型顯示器(頭戴式顯示器)、導航系統、音頻再生裝置(汽車音響系統、數位聲訊播放機等)、影印機、傳真機、印表機、多功能印表機、自動櫃員機(ATM)以及自動販賣機等。圖44A至圖44F示出這些電子裝置的具體例子。
圖44A是可攜式遊戲機，該可攜式遊戲機包括外殼901、外殼902、顯示部903、顯示部904、麥克風905、揚聲器906、操作鍵907、觸控筆908以及相機909等。注意，雖然圖44A所示的可攜式遊戲機包括兩個顯示部903和顯示部904，但是可攜式遊戲機所包括的顯示部 的個數不限於此。可以將本發明的一個實施方式的攝像裝置用於相機909。
圖44B是可攜式資料終端，該可攜式資料終端包括第一外殼911、顯示部912、相機919等。藉由顯示部912所具有的觸摸功能可以進行資訊的輸入或輸出。可以將本發明的一個實施方式的攝像裝置用於相機919。
圖44C是數位相機，該數位相機包括外殼921、快門按鈕922、麥克風923、發光部927以及透鏡925等。可以將本發明的一個實施方式的攝像裝置設置在透鏡925的焦點的位置上。
圖44D是手錶型資訊終端，該手錶型資訊終端包括外殼931、顯示部932、腕帶933以及相機939等。顯示部932也可以是觸控面板。可以將本發明的一個實施方式的攝像裝置用於相機939。
圖44E是視頻攝影機，該視頻攝影機包括第一外殼941、第二外殼942、顯示部943、操作鍵944、透鏡945、連接部946等。操作鍵944及透鏡945設置在第一外殼941中，顯示部943設置在第二外殼942中。並且，第一外殼941和第二外殼942由連接部946連接，由連接部946可以改變第一外殼941和第二外殼942之間的角度。顯示部943的影像也可以根據連接部946所形成的第一外殼941和第二外殼942之間的角度切換。可以將本發明的一個實施方式的攝像裝置設置在透鏡945的焦點的位置上。
圖44F是行動電話，在外殼951中設置有顯示部952、麥克風957、揚聲器954、相機959、輸入輸出端子956以及操作用的按鈕955等。可以將本發明的一個實施方式的攝像裝置用於相機959。
本實施方式可以與本說明書所示的其他實施方式適當地組合。
40:矽基板
41:基板
51:電晶體
52:電晶體
53:電晶體
59:活性層
60:光電轉換元件
61:光電轉換層
62:透光性導電層
70:導電體
71:佈線
72:佈線
73:佈線
74:分隔壁
75:佈線
80:絕緣層
91a:電路
91b:電路
92a:電路
92b:電路
1100:層
1200:層
1300:層
1400:層

Claims (5)

  1. 一種攝像裝置，其具有：
    具有第一光電轉換元件及第一電晶體的第一像素電路，前述第一電晶體的源極或汲極的一方與前述第一光電轉換元件的陰極電連接；
    具有第二光電轉換元件及第二電晶體的第二像素電路，前述第二電晶體的源極或汲極的一方與前述第二光電轉換元件的陰極電連接；以及
    進行從前述第一像素電路及前述第二像素電路輸出的信號的處理的電路；
    前述電路具有第三電晶體，
    前述第三電晶體在矽基板具有通道區域，
    在前述第三電晶體之上方具有第一絕緣層，
    在前述第一絕緣層之上方配置前述第一像素電路與前述第二像素電路，
    前述第一光電轉換元件的陽極與前述第二光電轉換元件的陽極未分離，經由相對於受光面側凹入的區域而與第一導電層電連接，
    第二絕緣層在前述凹入的區域之上方配置為將凹入填埋，
    於前述第一像素電路與前述第二像素電路，於前述第二絕緣層的受光面側不具有佈線，
    前述第一導電層、與前述第一電晶體的源極或汲極電連接的第二導電層及與前述第二電晶體的源極或汲極電連 接的第三導電層被配置為接於一絕緣層之頂面。
  2. 一種攝像裝置，其具有：
    具有第一光電轉換元件及第一電晶體的第一像素電路，前述第一電晶體的源極或汲極的一方與前述第一光電轉換元件的陰極電連接；
    具有第二光電轉換元件及第二電晶體的第二像素電路，前述第二電晶體的源極或汲極的一方與前述第二光電轉換元件的陰極電連接；以及
    進行從前述第一像素電路及前述第二像素電路輸出的信號的處理的電路；
    前述電路具有第三電晶體，
    前述第三電晶體在矽基板具有通道區域，
    在前述第三電晶體之上方具有第一絕緣層，
    在前述第一絕緣層之上方配置前述第一像素電路與前述第二像素電路，
    前述第一光電轉換元件的陽極與前述第二光電轉換元件的陽極未分離，經由相對於受光面側凹入的區域而與第一導電層電連接，
    第二絕緣層在前述凹入的區域之上方配置為將凹入填埋，
    於前述第一像素電路與前述第二像素電路，於前述第二絕緣層的受光面側不具有佈線，
    前述第一導電層、與前述第一電晶體的源極或汲極電連接的第二導電層及與前述第二電晶體的源極或汲極電連 接的第三導電層被配置為接於一絕緣層之頂面，
    具有配置為與前述第一光電轉換元件的陰極及前述第二光電轉換元件的陰極之間的區域重疊的絕緣體。
  3. 一種攝像裝置，其具有：
    具有第一光電轉換元件及第一電晶體的第一像素電路，前述第一電晶體的源極或汲極的一方與前述第一光電轉換元件的陰極電連接；
    具有第二光電轉換元件及第二電晶體的第二像素電路，前述第二電晶體的源極或汲極的一方與前述第二光電轉換元件的陰極電連接；以及
    進行從前述第一像素電路及前述第二像素電路輸出的信號的處理的電路；
    前述電路具有第三電晶體，
    前述第三電晶體在矽基板具有通道區域，
    在前述第三電晶體之上方具有第一絕緣層，
    在前述第一絕緣層之上方配置前述第一像素電路與前述第二像素電路，
    前述第一光電轉換元件的陽極與前述第二光電轉換元件的陽極未分離，經由相對於受光面側凹入的區域而與第一導電層電連接，
    第二絕緣層在前述凹入的區域之上方配置為將凹入填埋，
    於前述第一像素電路與前述第二像素電路，於前述第二絕緣層的受光面側不具有佈線，
    前述第一導電層、與前述第一電晶體的源極或汲極電連接的第二導電層及與前述第二電晶體的源極或汲極電連接的第三導電層被配置為同層。
  4. 一種攝像裝置，其具有：
    具有第一光電轉換元件及第一電晶體的第一像素電路，前述第一電晶體的源極或汲極的一方與前述第一光電轉換元件的陰極電連接；
    具有第二光電轉換元件及第二電晶體的第二像素電路，前述第二電晶體的源極或汲極的一方與前述第二光電轉換元件的陰極電連接；以及
    進行從前述第一像素電路及前述第二像素電路輸出的信號的處理的電路；
    前述電路具有第三電晶體，
    前述第三電晶體在矽基板具有通道區域，
    在前述第三電晶體之上方具有第一絕緣層，
    在前述第一絕緣層之上方配置前述第一像素電路與前述第二像素電路，
    前述第一光電轉換元件的陽極與前述第二光電轉換元件的陽極未分離，經由相對於受光面側凹入的區域而與第一導電層電連接，
    第二絕緣層在前述凹入的區域之上方配置為將凹入填埋，
    於前述第一像素電路與前述第二像素電路，於前述第二絕緣層的受光面側不具有佈線，
    前述第一導電層、與前述第一電晶體的源極或汲極電連接的第二導電層及與前述第二電晶體的源極或汲極電連接的第三導電層被配置為同層，
    具有配置為與前述第一光電轉換元件的陰極及前述第二光電轉換元件的陰極之間的區域重疊的絕緣體。
  5. 如請求項1~4中任一項之攝像裝置，其中，
    在比前述第二絕緣層靠受光面側具有遮光層，
    在前述第二絕緣層與前述遮光層之間具有氧化鉿層。
TW111123267A 2014-09-26 2015-09-14 攝像裝置 TWI836481B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2014196247 2014-09-26
JP2014-196247 2014-09-26

Publications (2)

Publication Number Publication Date
TW202240877A TW202240877A (zh) 2022-10-16
TWI836481B true TWI836481B (zh) 2024-03-21

Family

ID=55580384

Family Applications (3)

Application Number Title Priority Date Filing Date
TW111123267A TWI836481B (zh) 2014-09-26 2015-09-14 攝像裝置
TW104130307A TW201614823A (en) 2014-09-26 2015-09-14 Imaging device
TW109144114A TWI792119B (zh) 2014-09-26 2015-09-14 攝像裝置

Family Applications After (2)

Application Number Title Priority Date Filing Date
TW104130307A TW201614823A (en) 2014-09-26 2015-09-14 Imaging device
TW109144114A TWI792119B (zh) 2014-09-26 2015-09-14 攝像裝置

Country Status (4)

Country Link
US (2) US9748291B2 (zh)
JP (4) JP2016072623A (zh)
TW (3) TWI836481B (zh)
WO (1) WO2016046685A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9891102B2 (en) * 2010-04-22 2018-02-13 Samsung Electronics Co., Ltd. Simplified light sensing circuit, light sensing apparatus including the light sensing circuit, method of driving the light sensing apparatus, and image acquisition apparatus and optical touch screen apparatus including the light sensing apparatus
DE112016000496B4 (de) 2015-01-27 2022-06-30 Semiconductor Energy Laboratory Co., Ltd. Insassenschutzvorrichtung
TWI792065B (zh) 2015-01-30 2023-02-11 日商半導體能源研究所股份有限公司 成像裝置及電子裝置
JP6688116B2 (ja) 2015-03-24 2020-04-28 株式会社半導体エネルギー研究所 撮像装置および電子機器
TWI713367B (zh) 2015-07-07 2020-12-11 日商半導體能源研究所股份有限公司 成像裝置及其運作方法
JP6791667B2 (ja) 2015-07-16 2020-11-25 株式会社半導体エネルギー研究所 撮像装置
US10163948B2 (en) * 2015-07-23 2018-12-25 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
WO2017042658A1 (en) 2015-09-10 2017-03-16 Semiconductor Energy Laboratory Co., Ltd. Imaging device, module, electronic device, and method of operating the imaging device
EP3840364A1 (en) * 2015-12-03 2021-06-23 Panasonic Intellectual Property Management Co., Ltd. Image-capture device
US10020336B2 (en) 2015-12-28 2018-07-10 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device using three dimentional (3D) integration
WO2017145404A1 (ja) 2016-02-25 2017-08-31 三菱日立パワーシステムズ株式会社 復水器、及びこれを備える蒸気タービンプラント
JP2018074077A (ja) * 2016-11-02 2018-05-10 ソニー株式会社 撮像素子、固体撮像装置及び電子デバイス
GB201704203D0 (en) * 2017-03-16 2017-05-03 Pixquanta Ltd An electromagnetic radiation detection device
EP3422413A1 (en) * 2017-06-26 2019-01-02 Nederlandse Organisatie voor toegepast- natuurwetenschappelijk onderzoek TNO Photodetector array and method of manufacturing the same, as well as an imaging device including the photodetector array
CN111373515B (zh) 2017-11-24 2024-03-05 株式会社半导体能源研究所 半导体材料及半导体装置
TWI653752B (zh) 2018-03-28 2019-03-11 英屬開曼群島商錼創科技股份有限公司 發光二極體顯示面板及其製造方法
US11362215B2 (en) * 2018-03-30 2022-06-14 Intel Corporation Top-gate doped thin film transistor
US11257956B2 (en) 2018-03-30 2022-02-22 Intel Corporation Thin film transistor with selectively doped oxide thin film
WO2020008802A1 (ja) * 2018-07-03 2020-01-09 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2020026636A1 (ja) 2018-07-30 2020-02-06 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子及び電子装置
JP7396995B2 (ja) 2018-10-11 2023-12-12 株式会社半導体エネルギー研究所 撮像装置および電子機器
TWI728504B (zh) * 2018-11-13 2021-05-21 日商索尼半導體解決方案公司 固體攝像元件、固體攝像裝置及電子機器
KR20200085983A (ko) 2019-01-07 2020-07-16 삼성전자주식회사 이미지 센서 및 이의 제조 방법
US11574948B2 (en) 2019-05-30 2023-02-07 Samsung Electronics Co., Ltd. Image sensor including transfer transistor having channel pattern on interlayered insulating layer over substrate and method of fabricating an image sensor
CN111244119A (zh) * 2019-12-13 2020-06-05 京东方科技集团股份有限公司 一种探测基板、其制作方法及平板探测器
KR20220032923A (ko) 2020-09-08 2022-03-15 삼성전자주식회사 이미지 센서
JP7466475B2 (ja) 2021-02-03 2024-04-12 オークマ株式会社 リニアモータ

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100053406A1 (en) * 2008-08-29 2010-03-04 Fujifilm Corporation Solid-state image sensor and imaging device
US20110057279A1 (en) * 2009-09-09 2011-03-10 Jeong-Ho Lee Anti-reflective image sensor
US20120145886A1 (en) * 2007-12-18 2012-06-14 Dong Hun Lee Cmos image sensors and methods for outputting pixel data at high speeds
TW201315220A (zh) * 2011-07-15 2013-04-01 Semiconductor Energy Lab 光偵測器
TW201319530A (zh) * 2011-09-22 2013-05-16 Semiconductor Energy Lab 光檢測器及其驅動方法
US20130285046A1 (en) * 2012-04-25 2013-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW201405791A (zh) * 2012-07-31 2014-02-01 Taiwan Semiconductor Mfg 封裝結構及其製作方法

Family Cites Families (136)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5739588A (en) 1980-08-22 1982-03-04 Fuji Photo Film Co Ltd Solid state image pickup device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0682821B2 (ja) * 1988-04-13 1994-10-19 工業技術院長 固体撮像装置
US5198673A (en) 1992-01-23 1993-03-30 General Electric Company Radiation image detector with optical gain selenium photosensors
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4271268B2 (ja) * 1997-09-20 2009-06-03 株式会社半導体エネルギー研究所 イメージセンサおよびイメージセンサ一体型アクティブマトリクス型表示装置
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3470646B2 (ja) * 1999-07-29 2003-11-25 日本電気株式会社 Ｍｏｓ型イメージセンサ
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7570292B2 (en) 2004-03-19 2009-08-04 Fujifilm Corporation Photoelectric conversion film, photoelectric conversion element, imaging element, method of applying electric field thereto and electric field-applied element
JP2005303266A (ja) 2004-03-19 2005-10-27 Fuji Photo Film Co Ltd 撮像素子、その電場印加方法および印加した素子
JP5244287B2 (ja) 2004-03-19 2013-07-24 富士フイルム株式会社 撮像素子、及び撮像素子に電場を印加する方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057333B (zh) 2004-11-10 2011-11-16 佳能株式会社 发光器件
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
AU2005302962B2 (en) 2004-11-10 2009-05-07 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
KR100911698B1 (ko) 2004-11-10 2009-08-10 캐논 가부시끼가이샤 비정질 산화물을 사용한 전계 효과 트랜지스터
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI481024B (zh) 2005-01-28 2015-04-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090130089A (ko) 2005-11-15 2009-12-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP4609428B2 (ja) * 2006-12-27 2011-01-12 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および撮像装置
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP2009158510A (ja) 2007-12-25 2009-07-16 Fujifilm Corp 放射線画像検出装置
JP5155696B2 (ja) 2008-03-05 2013-03-06 富士フイルム株式会社 撮像素子
JP5102692B2 (ja) * 2008-04-28 2012-12-19 日本放送協会 カラー撮像装置
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
TWI585955B (zh) * 2008-11-28 2017-06-01 半導體能源研究所股份有限公司 光感測器及顯示裝置
WO2010140522A1 (en) 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2011055626A1 (en) 2009-11-06 2011-05-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5685898B2 (ja) 2010-01-08 2015-03-18 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
JP5904259B2 (ja) 2010-01-08 2016-04-13 ソニー株式会社 半導体装置、固体撮像装置、およびカメラシステム
US8709922B2 (en) * 2011-05-06 2014-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4982620B1 (ja) * 2011-07-29 2012-07-25 富士フイルム株式会社 電界効果型トランジスタの製造方法、並びに、電界効果型トランジスタ、表示装置、イメージセンサ及びｘ線センサ
JP5846554B2 (ja) * 2011-07-29 2016-01-20 国立大学法人静岡大学 固体撮像装置、及び画素
JP2013084647A (ja) 2011-10-06 2013-05-09 Nippon Hoso Kyokai <Nhk> 多層型撮像素子
JP2013090127A (ja) * 2011-10-18 2013-05-13 Olympus Corp 固体撮像装置および撮像装置
JP6214132B2 (ja) * 2012-02-29 2017-10-18 キヤノン株式会社 光電変換装置、撮像システムおよび光電変換装置の製造方法
CN109089061B (zh) * 2012-06-08 2022-01-21 株式会社尼康 拍摄元件和拍摄装置
JP5421475B2 (ja) * 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
US9601547B2 (en) * 2012-08-14 2017-03-21 Sony Corporation Solid-state image pickup device and electronic apparatus
US8872120B2 (en) * 2012-08-23 2014-10-28 Semiconductor Energy Laboratory Co., Ltd. Imaging device and method for driving the same
JP6317877B2 (ja) * 2012-10-16 2018-04-25 ローム株式会社 光電変換装置および光電変換装置の製造方法
JP6325229B2 (ja) * 2012-10-17 2018-05-16 株式会社半導体エネルギー研究所 酸化物膜の作製方法
TWI636557B (zh) * 2013-03-15 2018-09-21 新力股份有限公司 Solid-state imaging device, manufacturing method thereof, and electronic device
TWI656631B (zh) 2014-03-28 2019-04-11 日商半導體能源研究所股份有限公司 攝像裝置
KR102509203B1 (ko) 2014-08-29 2023-03-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
KR102441803B1 (ko) 2014-09-02 2022-09-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 전자 기기
JP6555890B2 (ja) * 2015-01-23 2019-08-07 キヤノン株式会社 撮像装置、撮像システム、および撮像装置の駆動方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120145886A1 (en) * 2007-12-18 2012-06-14 Dong Hun Lee Cmos image sensors and methods for outputting pixel data at high speeds
US20100053406A1 (en) * 2008-08-29 2010-03-04 Fujifilm Corporation Solid-state image sensor and imaging device
US20110057279A1 (en) * 2009-09-09 2011-03-10 Jeong-Ho Lee Anti-reflective image sensor
TW201315220A (zh) * 2011-07-15 2013-04-01 Semiconductor Energy Lab 光偵測器
TW201319530A (zh) * 2011-09-22 2013-05-16 Semiconductor Energy Lab 光檢測器及其驅動方法
US20130285046A1 (en) * 2012-04-25 2013-10-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW201405791A (zh) * 2012-07-31 2014-02-01 Taiwan Semiconductor Mfg 封裝結構及其製作方法
US20140035083A1 (en) * 2012-07-31 2014-02-06 Taiwan Semiconductor Manufacturing Company, Ltd. Elevated Photodiode with a Stacked Scheme

Also Published As

Publication number Publication date
JP7142120B2 (ja) 2022-09-26
US20160093652A1 (en) 2016-03-31
US9748291B2 (en) 2017-08-29
JP6845968B2 (ja) 2021-03-24
US20180026064A1 (en) 2018-01-25
TW201614823A (en) 2016-04-16
US10249658B2 (en) 2019-04-02
TWI792119B (zh) 2023-02-11
WO2016046685A1 (en) 2016-03-31
JP2021082844A (ja) 2021-05-27
TW202240877A (zh) 2022-10-16
JP2016072623A (ja) 2016-05-09
TW202115895A (zh) 2021-04-16
JP2022173277A (ja) 2022-11-18
JP2021016003A (ja) 2021-02-12

Similar Documents

Publication Publication Date Title
TWI836481B (zh) 攝像裝置
JP7432644B2 (ja) 撮像装置
JP7122430B2 (ja) 撮像装置
TWI697235B (zh) 攝像裝置、攝像裝置的驅動方法及電子裝置
TWI830067B (zh) 攝像裝置、模組、電子裝置以及攝像裝置的工作方法
JP6655373B2 (ja) 半導体装置および電子機器
JP6688116B2 (ja) 撮像装置および電子機器
JP6913773B2 (ja) 電子機器及び撮像装置