CN111373515B - 半导体材料及半导体装置 - Google Patents

半导体材料及半导体装置 Download PDF

Info

Publication number
CN111373515B
CN111373515B CN201880075796.3A CN201880075796A CN111373515B CN 111373515 B CN111373515 B CN 111373515B CN 201880075796 A CN201880075796 A CN 201880075796A CN 111373515 B CN111373515 B CN 111373515B
Authority
CN
China
Prior art keywords
oxide
conductor
insulator
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880075796.3A
Other languages
English (en)
Other versions
CN111373515A (zh
Inventor
山崎舜平
三本菅正太
山根靖正
远藤佑太
奥野直树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN111373515A publication Critical patent/CN111373515A/zh
Application granted granted Critical
Publication of CN111373515B publication Critical patent/CN111373515B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/08—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/22—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIBVI compounds
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明的一个方式提供一种新颖的半导体材料。半导体材料是包含金属元素和氮的氧化物，金属元素是铟(In)、元素M(M为铝(Al)、镓(Ga)、钇(Y)或锡(Sn))及锌(Zn)，氮被引入到氧化物的氧空位内或者与金属元素的原子键合。

Description

半导体材料及半导体装置
技术领域
本发明的一个方式涉及一种半导体材料及半导体装置。
注意，在本说明书等中，半导体装置是指能够通过利用半导体特性而工作的所有装置。除了晶体管等的半导体元件之外，半导体电路、运算装置及存储装置也是半导体装置的一个方式。显示装置(液晶显示装置、发光显示装置等)、投影装置、照明装置、电光装置、蓄电装置、存储装置、半导体电路、成像装置及电子设备等有时包括半导体装置。
注意，本发明的一个方式不局限于上述技术领域。本说明书等所公开的发明的一个方式涉及一种物体、方法或制造方法。另外，本发明的一个方式涉及一种工序(process)、机器(machine)、产品(manufacture)或者组合物(composition of matter)。
背景技术
作为可以应用于晶体管的半导体薄膜，硅类半导体材料被广泛地周知。另外，作为其他材料，氧化物半导体受到关注。作为氧化物半导体，例如，已知除了如氧化铟、氧化锌等单元金属氧化物之外还有多元金属氧化物。在多元金属氧化物中，有关In-Ga-Zn氧化物(以下也称为IGZO)的研究尤为火热。
通过对IGZO的研究，在氧化物半导体中，发现了既不是单晶也不是非晶的CAAC(c-axis aligned crystalline)结构及nc(nanocrystalline)结构(参照非专利文献1至非专利文献3)。非专利文献1及非专利文献2中公开了一种使用具有CAAC结构的氧化物半导体制造晶体管的技术。再者，非专利文献4及非专利文献5中公开了一种比CAAC结构及nc结构的结晶性更低的氧化物半导体中也具有微小的结晶。
将IGZO用于活性层的晶体管具有极低的关态电流(参照非专利文献6)，已知有利用了该特性的LSI及显示器(参照非专利文献7及非专利文献8)。
[先行技术文献]
[非专利文献]
[非专利文献1]S.Yamazaki et al.,“SID Symposium Digest of TechnicalPapers”,2012,volume 43,issue 1,p.183-186
[非专利文献2]S.Yamazaki et al.,“Japanese Journal of Applied Physics”,2014,volume 53,Number 4S,p.04ED18-1-04ED18-10
[非专利文献3]S.Ito et al.,“The Proceedings of AM-FPD’13Digest ofTechnical Papers”,2013,p.151-154
[非专利文献4]S.Yamazaki et al.,“ECS Journal of Solid State Scienceand Technology”,2014,volume 3,issue 9,p.Q3012-Q3022
[非专利文献5]S.Yamazaki,“ECS Transactions”,2014,volume 64,issue 10,p.155-164
[非专利文献6]K.Kato et al.,“Japanese Journal of Applied Physics”,2012,volume 51,p.021201-1-021201-7
[非专利文献7]S.Matsuda et al.,“2015Symposium on VLSI TechnologyDigest of Technical Papers”,2015,p.T216-T217
[非专利文献8]S.Amano et al.,“SID Symposium Digest of TechnicalPapers”,2010,volume 41,issue 1,p.626-629
发明内容
发明所要解决的技术问题
氧化物半导体的载流子主要由引入到氧空位内的氢形成。因此，通过减少存在于氧化物半导体的氧空位及氢的量，可以减少该氧化物半导体的载流子浓度，就是说，可以使氧化物半导体为本征半导体。
为了减少氧化物半导体中的氢，进行脱氢化处理或脱水处理是有效的。然而，在进行该处理时，氧空位被形成在氧化物半导体中。因此，难以同时控制存在于氧化物半导体的氧空位及氢的量。
鉴于上述问题，本发明的一个方式的目的之一是提供一种新颖的半导体材料。另外，本发明的一个方式的目的之一是提供一种具有良好的电特性的半导体装置。另外，本发明的一个方式的目的之一是提供一种可靠性高的半导体装置。
注意，上述目的的记载不妨碍其他目的的存在。此外，本发明的一个方式并不需要实现所有上述目的。另外，这些目的之外的目的根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的目的。
解决技术问题的手段
本发明的一个方式是一种包含金属元素和氮的氧化物的半导体材料，金属元素是铟(In)、元素M(M为铝(Al)、镓(Ga)、钇(Y)或锡(Sn))及锌(Zn)，氮被引入到氧化物的氧空位内或者与金属元素的原子键合。
在上述半导体材料中，氧化物的载流子浓度优选低于5×1017cm-3。在上述半导体材料中，氧化物中的氮的原子数比优选低于1.2atomic％。
在上述半导体材料中，当对氧化物照射电子时，在电子的累积照射线量为3.6×108e-/nm2以下的情况下，优选观察不到氧化物的结构变化。
在上述半导体材料中，氧化物优选包含铈(Ce)。
另外，本发明的一个方式是一种包括晶体管的半导体装置，晶体管包括氧化物、氧化物上的第一绝缘体以及第一绝缘体上的导电体，氧化物包含金属元素和氮，金属元素是铟(In)、元素M(M为铝(Al)、镓(Ga)、钇(Y)或锡(Sn))及锌(Zn)，氮被引入到氧空位内或者与金属元素的原子键合。
在上述半导体装置中，氧化物的载流子浓度优选低于5×1017cm-3。在上述半导体装置中，氧化物中的氮的原子数比优选低于1.2atomic％。
另外，本发明的一个方式是一种包括晶体管的半导体装置，晶体管包括第一氧化物、第二氧化物、第一导电体、第二导电体、第三导电体、第一绝缘体以及第二绝缘体，第一氧化物具有第一区域、第二区域及与第一区域和第二区域接触的第三区域，第一区域与第一导电体重叠，第二区域与第二导电体重叠，第三区域具有隔着第一绝缘体及第二氧化物与第三导电体重叠的区域，第二绝缘体具有使第一导电体的侧面、第二导电体的侧面及第三区域露出的开口，第三导电体隔着第二氧化物及第一绝缘体配置在开口内，第一氧化物包含金属元素和氮，金属元素是铟(In)、元素M(M为铝(Al)、镓(Ga)、钇(Y)或锡(Sn))及锌(Zn)，氮被引入到氧空位内或者与金属元素的原子键合。
另外，本发明的一个方式是一种包括晶体管的半导体装置，晶体管包括第一氧化物、第二氧化物、第一导电体、第二导电体、第三导电体、第一绝缘体、第二绝缘体以及第三绝缘体，第一氧化物具有第一区域、第二区域及与第一区域和第二区域接触的第三区域，第一区域与第一导电体重叠，第二区域与第二导电体重叠，第三区域具有隔着第一绝缘体及第二氧化物与第三导电体重叠的区域，第二绝缘体具有隔着第三绝缘体与第一导电体及第二导电体重叠且使第一导电体的侧面、第二导电体的侧面及第三区域露出的开口，第三导电体隔着第三绝缘体、第二氧化物及第一绝缘体配置在开口内，第一氧化物包含金属元素和氮，金属元素是铟(In)、元素M(M为铝(Al)、镓(Ga)、钇(Y)或锡(Sn))及锌(Zn)，氮被引入到氧空位内或者与金属元素的原子键合。
在上述半导体装置中，第一氧化物包含铈(Ce)。
另外，本发明的一个方式是一种包括晶体管的半导体装置，晶体管包括第一氧化物、第二氧化物、第三氧化物、第四氧化物、第一导电体、第二导电体、第三导电体、第一绝缘体以及第二绝缘体，第一氧化物具有第一区域、第二区域及与第一区域和第二区域接触的第三区域，第一区域隔着第三氧化物与第一导电体重叠，第二区域隔着第四氧化物与第二导电体重叠，第三区域具有隔着第一绝缘体及第二氧化物与第三导电体重叠的区域，第二绝缘体具有使第三区域露出的开口，开口的侧面和第一导电体或第二导电体的侧面在同一平面上，第三导电体隔着第二氧化物及第一绝缘体配置在开口内，第一氧化物包含金属元素和氮，金属元素是铟(In)、元素M(M为铝(Al)、镓(Ga)、钇(Y)或锡(Sn))及锌(Zn)，氮被引入到氧空位内或者与金属元素的原子键合。
另外，本发明的一个方式是一种包括晶体管的半导体装置，晶体管包括第一氧化物、第二氧化物、第三氧化物、第四氧化物、第一导电体、第二导电体、第三导电体、第一绝缘体、第二绝缘体以及第三绝缘体，第一氧化物具有第一区域、第二区域及与第一区域和第二区域接触的第三区域，第一区域隔着第三氧化物与第一导电体重叠，第二区域隔着第四氧化物与第二导电体重叠，第三区域具有隔着第一绝缘体及第二氧化物与第三导电体重叠的区域，第二绝缘体具有隔着第三绝缘体与第一导电体及第二导电体重叠且使第一导电体的侧面、第二导电体的侧面及第三区域露出的开口，第三导电体隔着第三绝缘体、第二氧化物及第一绝缘体配置在开口内，第一氧化物包含金属元素和氮，金属元素是铟(In)、元素M(M为铝(Al)、镓(Ga)、钇(Y)或锡(Sn))及锌(Zn)，氮被引入到氧空位内或者与金属元素的原子键合。
在上述半导体装置中，第三氧化物及第四氧化物中的铈(Ce)的含量多于第一氧化物。
在上述半导体装置中，第一氧化物的载流子浓度低于5×1017cm-3。
在上述半导体装置中，第一氧化物中的氮的原子数比低于1.2atomic％。
在上述半导体装置中，当对第一氧化物照射电子时，在电子的累积照射线量为3.6×108e-/nm2以下的情况下，观察不到氧化物的结构变化。
发明效果
根据本发明的一个方式，可以提供一种新颖的半导体材料。另外，可以提供一种具有良好的电特性的半导体装置。另外，可以提供一种可靠性高的半导体装置。
注意，这些效果的记载不妨碍其他效果的存在。此外，本发明的一个方式并不需要具有所有上述效果。另外，这些效果之外的效果根据说明书、附图、权利要求书等的记载来看是自然明了的，可以从说明书、附图、权利要求书等的记载得出上述以外的效果。
附图简要说明
[图1]说明载流子浓度和自旋密度的推移的图。
[图2]说明InGaZnO4结晶模型的图。
[图3]说明进行原子缓和之后的原子配置的图。
[图4]包含引入到氧空位内的氮时的态密度图。
[图5]本发明的一个方式的半导体装置的俯视图及截面图。
[图6]本发明的一个方式的半导体装置的俯视图及截面图。
[图7]本发明的一个方式的半导体装置的俯视图及截面图。
[图8]本发明的一个方式的半导体装置的俯视图及截面图。
[图9]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图10]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图11]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图12]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图13]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图14]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图15]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图16]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图17]本发明的一个方式的半导体装置的俯视图及截面图。
[图18]本发明的一个方式的半导体装置的俯视图及截面图。
[图19]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图20]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图21]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图22]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图23]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图24]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图25]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图26]示出本发明的一个方式的半导体装置的制造方法的截面图。
[图27]示出本发明的一个方式的半导体装置的俯视图及截面图。
[图28]示出本发明的一个方式的存储装置的结构例子的方框图。
[图29]示出本发明的一个方式的存储装置的结构例子的电路图。
[图30]本发明的一个方式的半导体装置的示意图。
[图31]本发明的一个方式的存储装置的示意图。
[图32]示出本发明的一个方式的电子设备的图。
[图33]说明样品B1至样品B4的载流子浓度的图。
[图34]示出样品C1的高分辨率截面TEM图像的图。
[图35]示出样品C2的高分辨率截面TEM图像的图。
[图36]示出样品C3的高分辨率截面TEM图像的图。
实施发明的方式
下面，参照附图对实施方式进行说明。但是，所属技术领域的普通技术人员可以很容易地理解一个事实，就是实施方式可以以多个不同形式来实施，其方式和详细内容可以在不脱离本发明的宗旨及其范围的条件下被变换为各种各样的形式。因此，本发明不应该被解释为仅限定在下面的实施方式所记载的内容中。
在附图中，为便于清楚地说明，有时夸大表示大小、层的厚度或区域。因此，本发明并不一定限定于上述尺寸。此外，在附图中，示意性地示出理想的例子，因此本发明不局限于附图所示的形状或数值等。另外，在附图中，有时在不同的附图之间共同使用相同的附图标记来表示相同的部分或具有相同功能的部分，而省略其重复说明。此外，当表示具有相同功能的部分时有时使用相同的阴影线，而不特别附加附图标记。
另外，尤其在俯视图(也称为平面图)或立体图等中，为了便于对发明的理解，有时省略部分构成要素的记载。另外，有时省略部分隐藏线等的记载。
此外，在本说明书等中，为了方便起见，附加了第一、第二等序数词，而其并不表示工序顺序或叠层顺序。因此，例如可以将“第一”适当地替换为“第二”或“第三”等来进行说明。此外，本说明书等所记载的序数词与用于指定本发明的一个方式的序数词有时不一致。
在本说明书等中，为方便起见，使用了“上”、“下”等表示配置的词句，以参照附图说明构成要素的位置关系。另外，构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于本说明书中所说明的词句，可以根据情况适当地更换。
例如，在本说明书等中，当明确地记载为“X与Y连接”时，意味着如下情况：X与Y电连接；X与Y在功能上连接；X与Y直接连接。因此，不局限于规定的连接关系(例如，附图或文中所示的连接关系等)，附图或文中所示的连接关系以外的连接关系也包含于附图或文中所公开的内容中。
这里，X和Y为对象物(例如，装置、元件、电路、布线、电极、端子、导电膜及层等)。
在本说明书中，当示出氧化物、金属氧化物及化合物等的构成元素的原子数比时，在没有特别说明的情况下，有时也包括该原子数比的附近。在此，原子数比的附近包括示出各原子数的值的50％以上且150％以下的值。例如，在元素A与元素B的原子数比为[A]：[B]＝2：1时，[A]的比例的附近包括1以上且3以下的值，[B]的比例的附近包括0.5以上且1.5以下的值。此外，原子数比的附近包括示出各原子数的值的80％以上且120％以下的值。例如，在元素A与元素B的原子数比为[A]：[B]＝2：1时，[A]的比例的附近包括1.6以上且2.4以下的值，[B]的比例的附近包括0.8以上且1.2以下的值。此外，原子数比的附近包括示出各原子数的值的90％以上且110％以下的值。例如，在元素A及元素B的原子数比为[A]：[B]＝2：1时，[A]的比例的附近包括1.8以上且2.2以下的值，[B]的比例的附近包括0.9以上且1.1以下的值。
另外，在使用极性不同的晶体管的情况或电路工作中的电流方向变化的情况等下，源极及漏极的功能有时相互调换。因此，在本说明书等中，有时源极和漏极可以相互调换。
注意，在本说明书等中，氧氮化硅是指氧含量大于氮含量的膜。另外，氮氧化硅是指氮含量大于氧含量的膜。
在本说明书等中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态。因此，也包括该角度为-5°以上且5°以下的状态。“大致平行”是指两条直线形成的角度为-30°以上且30°以下的状态。另外，“垂直”是指两条直线的角度为80°以上且100°以下的状态。因此，也包括该角度为85°以上且95°以下的状态。“大致垂直”是指两条直线形成的角度为60°以上且120°以下的状态。
注意，在本说明书中，阻挡膜是指具有抑制氢等杂质及氧的透过的功能的膜，在该阻挡膜具有导电性的情况下，有时被称为导电阻挡膜。
注意，在本说明书等中，常关闭是指：在不对栅极施加电位或者对栅极施加接地电位时流过晶体管的每沟道宽度1μm的电流在室温下为1×10-20A以下，在85℃下为1×10-18A以下，或在125℃下为1×10-16A以下。
在本说明书等中，有时将关态电流记作泄漏电流。在本说明书等中，关态电流例如有时指当晶体管处于关闭状态时流在源极与漏极间的电流。
在本说明书等中，金属氧化物(metal oxide)是指广义上的金属的氧化物。金属氧化物被分类为氧化物绝缘体、氧化物导电体(包括透明氧化物导电体)和氧化物半导体(Oxide Semiconductor，也可以简称为OS)等。例如，在将金属氧化物用于晶体管的半导体层的情况下，有时将该金属氧化物称为氧化物半导体。换言之，可以将OS晶体管称为包含氧化物或氧化物半导体的晶体管。
注意，在本说明书等中，有时将包含氮的氧化物半导体也称为氧化物半导体。此外，也可以将包含氮的氧化物半导体称为氧氮化物半导体。
(实施方式1)
下面，参照图1至图4说明本发明的一个方式的氧化物半导体。
优选在晶体管中将被用作氧化物半导体的金属氧化物(以下有时称为氧化物半导体)用于形成沟道的区域(以下有时称为沟道形成区域)。由于将氧化物半导体用于沟道形成区域的晶体管在非导通状态下的泄漏电流极小，所以可以提供低功耗的半导体装置。此外，氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。
在将氧化物半导体用于晶体管的沟道形成区域时，优选使用载流子浓度低的i型化(本征化)或实质上i型化的氧化物半导体。通过将载流子浓度低的氧化物半导体用于晶体管的沟道形成区域，可以抑制该晶体管的关态电流，或者可以提高该晶体管的可靠性。因此，减少氧化物半导体的载流子浓度是很重要的。
氧化物半导体的载流子(n型半导体的电子)主要由引入到氧空位内的氢，即位于氧的位置的氢(在此，表示为VOH或HO)形成。就是说，引入到氧空位内的氢被用作供体。因此，在氢被引入到氧空位内时，晶体管的阈值电压向负方向漂移而晶体管成为常开启特性。在此，“常开启”是指即使不对栅电极施加电压也存在沟道，而电流流过晶体管的状态。注意，将在后面说明引入到氧空位内的氢与载流子浓度的关系。
为了减少氧化物半导体的载流子浓度，优选减少引入到氧空位内的氢的量。通过减少引入到氧空位内的氢的量，可以使氧化物半导体i型化或实质上i型化。注意，为了减少引入到氧空位内的氢的量，优选减少存在于氧化物半导体的氧空位或氢。
为了减少引入到氧空位内的氢的量，优选减少存在于氧化物半导体的氧空位的量。通过减少存在于氧化物半导体的氧空位的量，可以防止存在于氧化物半导体的氢被引入到氧空位内。作为减少氧空位的方法，例如可以举出向氧化物半导体供应氧的方法。
然而，供应到氧化物半导体的氧不一定填补所有氧空位。这是因为氧空位的尺寸有时小于氧原子的尺寸。在氧空位的尺寸小于氧原子的尺寸时，供应到氧化物半导体的氧扩散至氧空位的附近也不容易填补氧空位。注意，将在后面说明氧空位的大小。
为了减少引入到氧空位内的氢的量，优选减少存在于氧化物半导体的氢的量或存在于氧化物半导体附近的氢的量。存在于氧化物半导体的氢位于氧空位内或晶格位置以外的位置。由于氢原子的尺寸小于氧原子的尺寸，位于晶格位置以外的位置的氢易于扩散至氧化物半导体中。当该氢扩散至氧空位的附近时，有时被引入到氧空位内。因此，为了减少引入到氧空位内的氢的量，需要减少位于氧空位内的氢及位于晶格位置以外的位置的氢。
为了减少氧化物半导体中的氢的量，进行脱氢化处理或脱水处理是有效的。然而，在进行该处理时，氧空位被形成在氧化物半导体中。再者，由于作为该处理进行加热处理，所以位于晶格位置以外的位置的氢扩散至氧化物半导体中。当该氢扩散至所形成的氧空位的附近时，有时被引入到氧空位内。其结果，有时不能够减少引入到氧空位内的氢的量。
为了减少存在于氧化物半导体附近的氢的量，优选减少位于氧化物半导体附近的绝缘体或导电体的氢。例如，在绝缘体位于氧化物半导体附近时，该绝缘体中的氢有时扩散至氧化物半导体而被引入到氧化物半导体中的氧空位内。
因此，难以同时控制存在于氧化物半导体的氧空位及氢的量。
于是，向氧化物半导体引入氮(N)。由此，有时氮被引入到存在于氧化物半导体的氧空位内。下面，有时将引入到氧空位内的氮表示为VON或NO。引入到氧空位内的氮不生成载流子，即引入到氧空位内的氮不被用作供体。因此，在氮被引入到氧空位内时，可以减少氧化物半导体中的载流子浓度，由此可以使在沟道形成区域中包含该氧化物半导体的晶体管具有常关闭特性。注意，将在后面说明引入到氧空位内的氮不生成载流子的情况。
在引入到氧空位内的氮的周围存在构成氧化物半导体的金属元素的原子。就是说，引入到氧空位内的氮与位于该氧空位附近的金属原子键合。例如，可以利用X射线光电子能谱(XPS：X-ray Photoelectron Spectroscopy)对氮原子与金属原子的键合进行评价。注意，氧化物半导体所含的氮的量有时检测不到示出氮原子与金属原子的键合的峰值。
此外，通过向氧化物半导体引入氮，可以减少引入到氧空位内的氢的量。与金属原子和氢原子的键合能量相比，有金属原子和氮原子的键合能量较大的倾向。因此，引入到氧空位内的氢容易与氮取代，引入到氧空位内的氮不容易与氢取代。由此，在引入到氧化物半导体的氮与引入到氧空位内的氢取代时，可以减少引入到氧空位内的氢的量。并且，与引入到氧空位内的氢相比，引入到氧空位内的氮对热等具有稳定性。
此外，在氮被引入到氧空位内时，可以抑制氧空位的扩散。氧空位有时因半导体装置的制造工序中的加热处理而扩散。在氮被引入到氧空位内时，氮与位于氧空位附近的金属原子键合，由此可以抑制该氧空位的扩散。通过抑制氧空位的扩散，可以抑制存在引入到氧空位及氧空位内的氢的区域扩大。注意，在本说明书中，有时将引入到氧空位内的氮抑制氧空位的扩散的现象称为冷冻(freezing)。
如上所述，通过将氮引入到氧化物半导体，可以减少该氧化物半导体的载流子浓度。通过将该氧化物半导体用于晶体管的沟道形成区域，可以抑制该晶体管的关态电流，或者可以提高该晶体管的可靠性。并且，因为引入到该氧化物半导体中的氧空位及氧空位内的氮不容易扩散，所以使用该氧化物半导体的晶体管对热积存(thermal budget)具有稳定性，从而可以提高设计自由度。热积存是指在半导体装置的制造工序中对该半导体装置施加的温度的时间积分值。
通过控制氧化物半导体中的氮浓度，可以使金属氧化物的载流子浓度低于1×1018cm-3，优选低于1×1017cm-3，还有可能成为1×1016cm-3以下。注意，可以利用Hall(霍尔)效应测量对氧化物半导体的载流子浓度进行评价。
氧化物半导体中的氮浓度优选大于或等于不引入氮的氧化物半导体的载流子浓度。为了减少载流子浓度，减少引入到氧空位内的氢的量是有效的。引入到氧化物半导体的氮容易与引入到氧空位内的氢取代。然而，被引入的所有氮不一定与引入到氧空位内的氢取代。因此，氧化物半导体中的氮浓度优选为不引入氮的氧化物半导体的载流子浓度以上。
另外，氧化物半导体中的氮浓度优选大于或等于氧化物半导体中的氢浓度以上。引入到氧化物半导体的氮容易与引入到氧空位内的氢取代。因此，当被引入的氮的量多于引入到氧空位内的氢的量时，可以减少引入到氧空位内的氢的量。并且，为了抑制位于晶格位置之外的位置的氢被引入到氧空位内，优选减少位于晶格位置之外的位置的氢的量。因此，氧化物半导体中的氮浓度优选高于氧化物半导体中的氢浓度。注意，位于晶格位置之外的位置的氢即使与引入到氧空位内的氮键合也不生成载流子。因此，氧化物半导体中的氮浓度也可以与氧化物半导体中的氢浓度相等。
氧化物半导体中的氮浓度例如优选为1×1018atoms/cm3以上且4×1021atoms/cm3以下。再者，优选为1×1019atoms/cm3以上且2×1021atoms/cm3以下。再者，优选为5×1019atoms/cm3以上且低于1×1021atoms/cm3。
此外，氧化物半导体中的氮的原子数比优选为0.001atomic％以上且5atomic％以下。再者，优选为0.01atomic％以上且3atomic％以下。再者，优选为0.05atomic％以上且低于1.2atomic％。在本说明书等中，氮的原子数比[atomic％]示出相对于构成氧化物半导体的金属元素、氧及氮的各原子数的总和的氮的原子数比。
引入氮的氧化物半导体优选具有结晶性。通过该氧化物半导体具有结晶性，作为氧化物半导体的物理性质稳定，所以可以提供一种具有耐热性及高可靠性的氧化物半导体。
氧化物半导体的结晶性例如可以通过X射线衍射(XRD：X-Ray Diffraction)或透射电子显微镜(TEM：Transmission Electron Microscope)进行分析。此外，可以利用电子束衍射对氧化物半导体的结晶性进行评价。例如，在电子束衍射图案中，有时观察到环状的亮度高的区域及环状的亮度高的区域内的多个斑点。
引入氮的氧化物半导体优选具有稳定的结构。具有稳定的结构的氧化物半导体例如是指在用电子显微镜进行观察时不由电子束照射引起晶化或损伤结晶结构的氧化物半导体。通过向氧化物半导体引入氮可以减少载流子浓度，但是在所引入的氮过多时，氧化物半导体的结构有时变得不稳定。在将其结构不稳定的氧化物半导体用于晶体管的沟道形成区域时，因该晶体管的工作或该晶体管所发的热等而会引起累进性不良，所以氧化物半导体具有稳定的结构对半导体装置的可靠性来说是很重要的。
引入到氧空位内的氮有时与位于晶格位置之外的位置的氢键合。存在于氧化物半导体的氧及氮分别容易成为-2价及-3价。引入到氧空位内的氮可以看作与氧原子取代的氮。因此，被推测为引入到氧空位内的氮处于不足一个电子的状态，即具有不成对电子的状态。于是，被推测为引入到氧空位内的氮与位于晶格位置之外的位置的氢键合来使该氮及该氢稳定化。并且，被推测为与引入到氧空位内的氮键合的氢不生成载流子。
通过对包含氮的氧化物半导体添加有可能成为+4价的原子，可以调整该氧化物半导体的载流子浓度。作为有可能成为+4价的原子，有铈(Ce)、镨(Pr)、钕(Nd)、铽(Tb)及镝(Dy)等。尤其是，因为铈和铟(In)的离子半径大致相等，所以被推测为铈容易与氧化物半导体的铟取代。通过+4价的铈与+3价的铟取代，成为一个电子过多的状态，即生成载流子。因此，通过调整添加有可能成为+4价的原子的量，可以根据电路设计容易提供具有符合要求的电特性的半导体装置。
<引入到氧空位内的氢与载流子浓度的关系>
在此，参照图1说明氧化物半导体的载流子(电子)主要由引入到氧空位内的氢(有时称为VOH或HO)生成。具体而言，对形成氧化物半导体膜的样品进行Hall效应测量及电子自旋共振(ESR：Electron Spin Resonance)测量，来调查引入到氧空位内的氢与载流子浓度的关系。
以下，说明所制造的样品A1至样品A17。
首先，通过溅射法在石英衬底上以35nm的厚度形成氧化物半导体膜。氧化物半导体的成膜条件为如下：使用In：Ga：Zn＝1：1：1[原子数比]的In-Ga-Zn氧化物靶材；氩气体流量为30sccm；氧气体流量为15sccm；压力为0.7Pa；衬底与靶材间的距离为60nm；使用0.5kW的直流电源；衬底温度为300℃。
接着，在含氮的气氛下以400℃的温度进行1小时的加热处理。接着，在含氧的气氛下以400℃的温度进行1小时的加热处理。
接着，在氢气体流量为500sccm且压力为133Pa的含氢的气氛(以下，称为氢气氛)下进行1小时的加热处理，制造了样品A1至样品A17。注意，作为该加热处理时的温度，对样品A1不进行加热处理，在样品A2中为100℃，在样品A3中为125℃，在样品A4中为150℃，在样品A5中为160℃，在样品A6中为170℃，在样品A7中为180℃，在样品A8中为190℃，在样品A9中为200℃，在样品A10中为225℃，在样品A11中为250℃，在样品A12中为275℃，在样品A13中为300℃，在样品A14中为325℃，在样品A15中为350℃，在样品A16中为375℃，在样品A17中为400℃。
通过上述工序，制造了样品A1至样品A17。
对利用上述方法制造的样品A1至样品A17进行Hall效应测量，来算出氧化物半导体的载流子浓度。在此，Hall效应测量是利用Hall效应测量载流子密度、迁移率及电阻率等电特性的方法，该Hall效应是指通过对电流流过的对象物向垂直于电流的方向施加磁场来在垂直于电流和磁场的双方的方向上产生电动势的效应。这里，利用Van der Pauw法(范德堡法)进行Hall效应测量。注意，在Hall效应测量中，使用株式会社东阳特克尼卡制造的ResiTest。
图1示出相对于在氢气氛下进行加热处理时的温度的氧化物半导体的载流子浓度的推移。图1的横轴表示在氢气氛下进行加热处理时的温度[℃]，图1的第一纵轴表示氧化物半导体的载流子浓度[cm-3]。在图1中，以菱形标绘出氧化物半导体的载流子浓度的测量值。由图1可知，在氢气氛下进行加热处理时的温度越高，氧化物半导体的载流子浓度越高。
接着，在下述条件下对样品A1至样品A17进行ESR测量。测量温度为室温，9.15GHz的高频功率(微波功率)为20mW，并且磁场的方向平行于每个样品的膜表面。在氧化物半导体包含引入到氧空位内的氢时，在ESR测量的g值为1.93附近出现具有对称性的信号。由此，根据在g值为1.93附近出现的信号算出的自旋密度(下面，表示为自旋密度(g值＝1.93))越高，引入到氧空位内的氢的量越多。注意，自旋密度(g值＝1.93)的算出下限为1.0×1017spins/cm3。
图1示出相对于在氢气氛下进行加热处理时的温度的氧化物半导体的自旋密度(g值＝1.93)的推移。图1的第二纵轴表示氧化物半导体的自旋密度(g值＝1.93)[spins/cm3]。在图1中，以圆形标绘出自旋密度(g值＝1.93)的算出值。由图1可知，在氢气氛下进行加热处理时的温度越高，氧化物半导体的自旋密度(g值＝1.93)越高。换言之，在氢气氛下进行加热处理时的温度越高，引入到氧空位内的氢越多。注意，在样品A16及样品A17中，在g值为1.93附近出现的信号发生增宽(broadening)，所以不算出样品A16及样品A17的自旋密度。
由此可知，在氢气氛下进行加热处理时的温度越高，氧化物半导体的载流子浓度越高，引入到氧空位内的氢越多。于是，着眼于载流子浓度与引入到氧空位内的氢的量的关系，氧化物半导体的载流子浓度越高，引入到氧空位内的氢越多，就是说，氧化物半导体的载流子浓度与引入到氧空位内的氢的量是正相关。从此可知，氧化物半导体的载流子主要由引入到氧空位内的氢生成。
<氧空位的大小>
在此，根据计算说明氧空位的尺寸小于氧原子的尺寸的情况。
首先，从图2所示的InGaZnO4结晶模型去除以箭头示出的一个氧原子。对去除了一个氧原子的模型进行原子缓和计算。注意，图2所示的去除一个氧原子之前的InGaZnO4结晶模型由112个原子构成。计算条件是如下。
在第一原理计算中，使用VASP(Vienna Ab-initio Simulation Package)。作为交换相关泛函使用Heyd-Scuseria-Ernzerhof(HSE)杂化泛函(HSE06)，作为Perdew-Burke-Ernzerhof(PBE)泛函使用广义梯度近似(GGA：Generalized Gradient Approximation)，作为离子的电子状态赝势使用PAW(Projector Augmented Wave)法。将截止能量设定为800eV，使用k点只为Γ点的网格。模型整体的电荷状态为中性。
图3示出进行原子缓和计算之后的去除了一个氧原子的模型的原子配置。图3A示出从垂直于InGaZnO4结晶的c轴的方向看见的原子配置，图3B示出从平行于InGaZnO4结晶的c轴的方向看见的原子配置。注意，图3A及图3B所示的框线示出周期边界。此外，图3所示的箭头标表示原子缓和计算之前后的变动量较大的原子的移动方向。
由图3可知，位于氧空位附近的金属原子靠近于氧空位的中心。因此，氧空位的尺寸有时小于氧原子的尺寸。
<引入到氧空位内的氮>
在此，根据计算说明引入到氧空位内的氮不生成载流子。
首先，在图2所示的InGaZnO4结晶模型中，将以箭头示出的一个氧原子取代为氮原子。该氮原子相当于引入到氧空位内的氮。对将一个氧原子取代为氮原子的模型进行原子缓和计算，接下来算出态密度图。计算条件是如下。
在第一原理计算中，使用VASP。作为交换相关泛函使用GGA/PBE(GeneralizedGradient Approximation/Perdew-Burke-Ernzerhof)，作为离子的电子状态赝势使用PAW法。将截止能量设定为800eV，使用k点为2×2×3的网格。模型整体的电荷状态为中性。
图4是在进行原子缓和计算之后将一个氧原子取代为氮原子的模型的态密度图。在图4中，横轴表示能量[eV]，纵轴表示态密度[eV-1]。在图4中，实线表示up spin的态密度，虚线表示down spin的态密度。此外，在图4中，以费米能级(电子占有的能级中最高能级的能量)为横轴上的0eV的方式进行调整。
由图4可确认，在将一个氧原子取代为氮原子时，费米能级位于带隙内。这表示电子不存在于传导带内，即不生成载流子。因此，引入到氧空位内的氮不生成载流子。
<金属氧化物>
以下，将说明可用于根据本发明的氧化物半导体的金属氧化物。通过向该金属氧化物引入氮，可以提供该金属氧化物的载流子浓度较低的i型化(本征化)或实质上i型化的金属氧化物(氧化物半导体)。此外，可以提供耐热性高且可靠性高的金属氧化物(氧化物半导体)。
金属氧化物优选至少包含铟或锌。尤其优选包含铟及锌。另外，除此之外，优选还包含铝、镓、钇或锡等。或者，也可以包含硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨或镁等中的一种或多种。
在此，考虑金属氧化物是包含铟、元素M及锌的In-M-Zn氧化物的情况。注意，元素M为铝、镓、钇或锡等。作为可用作元素M的其他元素，有硼、钛、铁、镍、锗、锆、钼、镧、铈、钕、铪、钽、钨、镁等。注意，作为元素M有时也可以组合多个上述元素。
注意，在本说明书等中，有时将包含氮的金属氧化物也称为金属氧化物(metaloxide)。此外，也可以将包含氮的金属氧化物称为金属氧氮化物(metal oxynitride)。此外，有时将包含铟、镓、锌及氮的金属氧化物表示为IGZONx。
[金属氧化物的结构]
氧化物半导体(金属氧化物)被分为单晶氧化物半导体和非单晶氧化物半导体。作为非单晶氧化物半导体例如有CAAC-OS(c-axis aligned crystalline oxidesemiconductor)、多晶氧化物半导体、nc-OS(nanocrystalline oxide semiconductor)、a-like OS(amorphous-like oxide semiconductor)及非晶氧化物半导体等。
CAAC-OS具有c轴取向性，其多个纳米晶在a-b面方向上连结而结晶结构具有畸变。注意，畸变是指在多个纳米晶连结的区域中晶格排列一致的区域与其他晶格排列一致的区域之间的晶格排列的方向变化的部分。
虽然纳米晶基本上是六角形，但是并不局限于正六角形，有不是正六角形的情况。此外，在畸变中有时具有五角形、七角形等晶格排列。另外，在CAAC-OS中，即使在畸变附近也观察不到明确的晶界(也称为grain boundary)。即，可知由于晶格排列畸变，可抑制晶界的形成。这是由于CAAC-OS因为a-b面方向上的氧原子排列的低密度或因金属元素被取代而使原子间的键合距离产生变化等而能够包容畸变。
此外，CAAC-OS趋向于具有层叠有包含铟及氧的层(下面称为In层)和包含元素M、锌及氧的层(下面称为(M,Zn)层)的层状结晶结构(也称为层状结构)。另外，铟和元素M彼此可以取代，在用铟取代(M,Zn)层中的元素M的情况下，也可以将该层表示为(In,M,Zn)层。另外，在用元素M取代In层中的铟的情况下，也可以将该层表示为(In,M)层。
CAAC-OS是结晶性高的金属氧化物。另一方面，在CAAC-OS中不容易观察明确的晶界，因此可以说不容易发生起因于晶界的电子迁移率的下降。此外，金属氧化物的结晶性有时因杂质的进入或缺陷的生成等而降低，因此可以说CAAC-OS是杂质或缺陷(氧空位(VO：oxygen vacancy)等)少的金属氧化物。因此，包含CAAC-OS的金属氧化物的物理性质稳定。因此，包含CAAC-OS的金属氧化物具有高耐热性及高可靠性。
在nc-OS中，微小的区域(例如1nm以上且10nm以下的区域，特别是1nm以上且3nm以下的区域)中的原子排列具有周期性。另外，nc-OS在不同的纳米晶之间观察不到结晶取向的规律性。因此，在膜整体中观察不到取向性。所以，有时nc-OS在某些分析方法中与a-likeOS或非晶氧化物半导体没有差别。
另外，在包含铟、镓和锌的金属氧化物的一种的铟-镓-锌氧化物(以下，IGZO)是上述纳米晶时可能具有稳定的结构。尤其是，IGZO有在大气中不容易进行晶体生长的倾向，所以与在IGZO是大结晶(在此，几mm的结晶或者几cm的结晶)时相比在IGZO是小结晶(例如，上述纳米结晶)时可能在结构上稳定。
a-like OS是具有介于nc-OS与非晶氧化物半导体之间的结构的金属氧化物。a-like OS包含空洞或低密度区域。也就是说，a-like OS的结晶性比nc-OS及CAAC-OS的结晶性低。
氧化物半导体(金属氧化物)具有各种结构及各种特性。本发明的一个方式的氧化物半导体也可以包括非晶氧化物半导体、多晶氧化物半导体、a-like OS、nc-OS、CAAC-OS中的两种以上。
[杂质]
在此，说明金属氧化物中的各杂质的影响。
当金属氧化物包含碱金属或碱土金属时，有时形成缺陷态而形成载流子。因此，作为沟道形成区域使用包含碱金属或碱土金属的金属氧化物的晶体管容易具有常开启特性。由此，优选减少金属氧化物中的碱金属或碱土金属的浓度。具体而言，使通过二次离子质谱分析法(SIMS：Secondary Ion Mass Spectrometry)测得的金属氧化物中的碱金属或碱土金属的浓度为1×1018atoms/cm3以下，优选为2×1016atoms/cm3以下。
包含在金属氧化物中的氢与键合于金属原子的氧起反应生成水，因此有时形成氧空位。当氢进入该氧空位时，有时产生作为载流子的电子。另外，有时由于氢的一部分与键合于金属原子的氧键合，产生作为载流子的电子。因此，使用包含氢的金属氧化物的晶体管容易具有常开启特性。
由此，优选尽可能减少金属氧化物中的氢。具体而言，在金属氧化物中，将利用SIMS测得的氢浓度设定为低于1×1020atoms/cm3，优选低于1×1019atoms/cm3，更优选低于5×1018atoms/cm3，进一步优选低于1×1018atoms/cm3。通过将杂质被充分降低的金属氧化物用于晶体管的沟道形成区域，可以使晶体管具有稳定的电特性。
作为用于晶体管的半导体的金属氧化物，优选使用结晶性高的薄膜。通过使用该薄膜可以提高晶体管的稳定性或可靠性。作为该薄膜，例如，可以举出单晶金属氧化物薄膜或多晶金属氧化物薄膜。但是，在衬底上形成单晶金属氧化物薄膜或多晶金属氧化物薄膜需要进行高温或激光加热的工序。因此，制造成本变高且处理量下降。
非专利文献1及非专利文献2中报告了2009年发现了具有CAAC结构的In-Ga-Zn氧化物(也称为CAAC-IGZO)。在非专利文献1及非专利文献2中，报告了CAAC-IGZO具有c轴取向性、晶界不明确、可以低温形成在衬底上。另外，还报告了使用CAAC-IGZO的晶体管具有优良的电特性及可靠性。
另外，2013年发现了具有nc结构的In-Ga-Zn氧化物(称为nc-IGZO)(参照非专利文献3)。在此报告了nc-IGZO在微小的区域(例如，1nm以上且3nm以下的区域)中的原子排列具有周期性，在不同的该微小的区域间观察不到结晶取向的规律性。
非专利文献4及非专利文献5示出分别对上述CAAC-IGZO、nc-IGZO及结晶性低的IGZO的薄膜照射电子束时的平均结晶尺寸的推移。在结晶性低的IGZO薄膜中，在对其照射电子束之前就能够观察到1nm左右的结晶性IGZO。因此，在此报告了在IGZO中没能确认到完全的非晶结构(completely amorphous structure)的存在。再者，公开了与结晶性低的IGZO薄膜相比CAAC-IGZO薄膜及nc-IGZO薄膜的相对于电子束照射的稳定性较高。因此，作为晶体管的半导体优选使用CAAC-IGZO薄膜或nc-IGZO薄膜。
非专利文献6公开了使用金属氧化物的晶体管在非导通状态下的泄漏电流极低。具体而言，晶体管的每沟道宽度1μm的关态电流为yA/μm(10-24A/μm)等级(order)。例如，已公开了一种应用了使用金属氧化物的晶体管的泄漏电流小这一特性的低功耗CPU等(参照非专利文献7)。
另外，还有利用使用金属氧化物的晶体管的泄漏电流小这一特性将该晶体管应用于显示装置的报告(参照非专利文献8)。在显示装置中，显示图像在1秒间被切换数十次。每1秒钟的图像切换次数被称为刷新频率。另外，刷新频率有时被称为驱动频率。这样的人眼难以识别的高速画面切换被认为是导致眼睛疲劳的原因。于是，非专利文献8提出了降低显示装置的刷新频率以减少图像改写次数的技术。另外，刷新频率得到降低的驱动可以降低显示装置的功耗。将该驱动方法称为空转停止(IDS)驱动。
CAAC结构及nc结构的发现有助于使用CAAC结构或具有nc结构的金属氧化物的晶体管的电特性及可靠性的提高、制造工序的成本的降低以及处理量的提高。另外，已进行利用上述晶体管的泄漏电流小这一特性将该晶体管应用于显示装置及LSI的研究。
以上，本实施方式所示的结构可以与其他实施方式或其他实施例所示的结构适当地组合而实施。
(实施方式2)
在本实施方式中，参照图5至图7说明半导体装置的一个方式。
<半导体装置的结构1>
下面，说明包括本发明的一个方式的晶体管200的半导体装置的一个例子。图5A、图5B及图5C是本发明的一个方式的晶体管200及晶体管200周边的俯视图及截面图。图5A是俯视图，图5B是对应于图5A所示的点划线L1-L2的截面图，图5C是对应于图5A所示的点划线W1-W2的截面图。注意，为了明确起见，在图5A的俯视图中省略部分构成要素。
本发明的一个方式的半导体装置包括晶体管200、被用作层间膜的绝缘体210、绝缘体212、绝缘体214、绝缘体216、绝缘体280、绝缘体282及绝缘体284。
此外，包括与晶体管200电连接并被用作插头的导电体246(导电体246a及导电体246b)。另外，包括与晶体管200电连接并被用作布线的导电体203。
晶体管200包括被用作第一栅电极的导电体260(导电体260a及导电体260b)、被用作第二栅电极的导电体205(导电体205a及导电体205b)、被用作第一栅极绝缘体的绝缘体250、被用作第二栅极绝缘体的绝缘体220、绝缘体222及绝缘体224、具有形成沟道的区域的氧化物230(氧化物230a、氧化物230b及氧化物230c)、被用作源极和漏极中的一个的导电体240a、被用作源极和漏极中的另一个的导电体240b以及绝缘体274。
在晶体管200中，氧化物230可以使用上述实施方式1所记载的氧化物半导体。通过将该氧化物半导体用于氧化物230，可以抑制在氧化物230中生成氧空位。因此，可以提供可靠性高的晶体管。因为能够调整晶体管的载流子浓度，所以设计自由度得到提高。氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。
以下，说明包括本发明的一个方式的晶体管200的半导体装置的详细结构。
绝缘体210及绝缘体212被用作层间膜。
作为层间膜，可以使用氧化硅、氧氮化硅、氮氧化硅、氧化铝、氧化铪、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等绝缘体的单层或叠层。或者，例如也可以对这些绝缘体添加氧化铝、氧化铋、氧化锗、氧化铌、氧化硅、氧化钛、氧化钨、氧化钇或氧化锆。此外，也可以对这些绝缘体进行氮化处理。还可以将氧化硅、氧氮化硅或氮化硅层叠于上述绝缘体。
例如，绝缘体210优选被用作抑制水或氢等杂质从衬底一侧进入晶体管200的阻挡膜。因此，作为绝缘体210优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的绝缘材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的绝缘材料。此外，例如，优选作为绝缘体210使用氧化铝或氮化硅等。通过采用该结构，可以抑制氢、水等杂质从与绝缘体210相比更靠近衬底一侧扩散到晶体管200一侧。
例如，绝缘体212的介电常数优选比绝缘体210低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
导电体203以嵌入在绝缘体212中的方式形成。在此，导电体203的顶面的高度与绝缘体212的顶面的高度可以大致相同。导电体203具有单层结构，但是本发明不局限于此。例如，导电体203也可以具有两层以上的多层膜结构。此外，在结构体具有叠层结构的情况下，有时按形成顺序赋予序数以进行区别。作为导电体203，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。
在晶体管200中，导电体260有时被用作第一栅(也称为顶栅极)电极。导电体205有时被用作第二栅(也称为底栅极)电极。在此情况下，通过独立地改变供应到导电体205的电位而不使其与供应到导电体260的电位联动，可以控制晶体管200的阈值电压。尤其是，通过对导电体205供应负电位，可以使晶体管200的阈值电压大于0V且可以减小关态电流。因此，与不对导电体205施加负电位时相比，在对导电体205施加负电位的情况下，可以减小对导电体260供应的电位为0V时的漏极电流。
另外，例如通过将导电体205重叠于导电体260，在对导电体260及导电体205供应电位的情况下，从导电体260产生的电场和从导电体205产生的电场连接，可以覆盖形成在氧化物230中的沟道形成区域。
就是说，可以由被用作第一栅电极的导电体260的电场和被用作第二栅电极的导电体205的电场电围绕沟道形成区域。在本说明书中，将由第一栅电极的电场和第二栅电极的电场电围绕沟道形成区域的晶体管的结构称为surrounded channel(S-channel：围绕沟道)结构。
与绝缘体210或绝缘体212同样，绝缘体214及绝缘体216被用作层间膜。例如，绝缘体214优选被用作抑制水或氢等杂质从衬底一侧进入晶体管200的阻挡膜。通过采用该结构，可以抑制氢、水等杂质从与绝缘体214相比更靠近衬底一侧扩散到晶体管200一侧。例如，绝缘体216的介电常数优选比绝缘体214低。通过将介电常数低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
在被用作第二栅极的导电体205中，以与绝缘体214及绝缘体216的开口的内壁接触的方式形成有导电体205a，其内侧形成有导电体205b。在此，导电体205a及导电体205b的顶面的高度与绝缘体216的顶面的高度可以大致相同。另外，在晶体管200中，叠层有导电体205a与导电体205b，但是本发明不局限于此。例如，导电体205可以具有单层结构，也可以具有三层以上的叠层结构。
在此，作为导电体205a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能(不容易使上述杂质透过)的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能(不容易使上述氧透过)的导电材料。在本说明书中，“抑制杂质或氧的扩散的功能”是指抑制上述杂质和上述氧中的任一个或全部的扩散的功能。
例如，通过使导电体205a具有抑制氧的扩散的功能，可以抑制因导电体205b氧化而导致导电率的下降。
另外，在导电体205还具有布线的功能的情况下，作为导电体205b，优选使用以钨、铜或铝为主要成分的导电性高的导电材料。在此情况下，不一定需要设置导电体203。在附图中，导电体205b具有单层结构，但是也可以具有叠层结构，例如，可以采用钛或氮化钛和上述导电材料的叠层结构。
绝缘体220、绝缘体222及绝缘体224被用作第二栅极绝缘体。
绝缘体222优选具有阻挡性。当绝缘体222具有阻挡性时，绝缘体222被用作抑制氢等杂质从晶体管200的周围部进入晶体管200的层。
作为绝缘体222，例如优选使用包含氧化铝、氧化铪、含有硅及铪的氧化物(硅酸铪)、氧化钽、氧化锆、锆钛酸铅(PZT)、钛酸锶(SrTiO3)或(Ba,Sr)TiO3(BST)等所谓的high-k材料的绝缘体的单层或叠层。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。通过作为被用作栅极绝缘体的绝缘体使用high-k材料，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。
例如，绝缘体220优选具有热稳定性。例如，因为氧化硅及氧氮化硅具有热稳定性，所以是优选的。通过氧化硅或氧氮化硅与high-k材料的绝缘体组合，可以形成具有热稳定性且相对介电常数高的叠层结构的绝缘体220。
注意，在图5中，第二栅极绝缘体具有三层的叠层结构，但是也可以具有单层结构、两层或四层以上的叠层结构。此时，不局限于使用相同材料构成的叠层结构，也可以是使用不同材料形成的叠层结构。
包括被用作沟道形成区域的区域的氧化物230包括氧化物230a、氧化物230a上的氧化物230b及氧化物230b上的氧化物230c。当在氧化物230b下设置有氧化物230a时，可以防止杂质从形成在氧化物230a下的结构物扩散到氧化物230b。当在氧化物230b上设置有氧化物230c时，可以防止杂质从形成在氧化物230c的上方的结构物扩散到氧化物230b。
此外，图5所示的半导体装置包括导电体240(导电体240a及导电体240b)与氧化物230c、绝缘体250及导电体260重叠的区域。通过采用该结构，可以提供通态电流大的晶体管。此外，可以提供控制性高的晶体管。
导电体240中的一个被用作源电极，另一个被用作漏电极。
导电体240a及导电体240b可以使用铝、钛、铬、镍、铜、钇、锆、钼、银、钽或钨等金属或者以这些元素为主要成分的合金。尤其是，氮化钽等金属氮化物膜对氢或氧具有阻挡性，且耐氧化性较高，所以是优选的。
此外，虽然在图5中示出单层结构的导电体240，但是导电体240也可以具有两层以上的叠层结构。例如，优选层叠氮化钽膜及钨膜。另外，也可以层叠钛膜及铝膜。另外，也可以采用在钨膜上层叠铝膜的两层结构、在铜-镁-铝合金膜上层叠铜膜的两层结构、在钛膜上层叠铜膜的两层结构、在钨膜上层叠铜膜的两层结构。
另外，也可以使用：在钛膜或氮化钛膜上层叠铝膜或铜膜并在其上形成钛膜或氮化钛膜的三层结构、在钼膜或氮化钼膜上层叠铝膜或铜膜而并在其上形成钼膜或氮化钼膜的三层结构等。另外，也可以使用包含氧化铟、氧化锡或氧化锌的透明导电材料。
此外，也可以在导电体240上设置阻挡层。阻挡层优选使用对氧或氢具有阻挡性的物质。通过采用该结构，可以抑制在形成绝缘体274时导电体240氧化。
上述阻挡层例如可以使用金属氧化物。尤其是，优选使用氧化铝、氧化铪、氧化镓等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用化学气相沉积(CVD：ChemicalVapor Deposition)法形成的氮化硅。
通过包括上述阻挡层，可以扩大导电体240的材料的选择范围。例如，导电体240可以使用钨或铝等耐氧化性低且导电性高的材料。另外，例如可以使用容易进行成膜或加工的导电体。
绝缘体250被用作第一栅极绝缘体。当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。此时，与第二栅极绝缘体同样，绝缘体250也可以具有叠层结构。通过使被用作栅极绝缘体的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
被用作第一栅电极的导电体260包括导电体260a及导电体260a上的导电体260b。与导电体205a同样，作为导电体260a优选使用具有抑制氢原子、氢分子、水分子、铜原子等杂质的扩散的功能的导电材料。另外，优选使用具有抑制氧(例如，氧原子、氧分子等中的至少一个)的扩散的功能的导电材料。
当导电体260a具有抑制氧的扩散的功能时，可以提高导电体260b的材料的选择性。也就是说，通过包括导电体260a，可以抑制导电体260b的氧化，而可以防止导电率的下降。
作为具有抑制氧的扩散的功能的导电材料，例如，优选使用钽、氮化钽、钌或氧化钌等。此外，作为导电体260a，可以使用可用于氧化物230的氧化物半导体。在此情况下，通过利用溅射法形成导电体260b，可以降低导电体260a的电阻率而使其成为导电体。通过上述工序形成的导电体260a可以被称为OC(Oxide Conductor)电极。
此外，由于导电体260被用作布线，所以优选使用导电性高的导电体。例如，导电体260b可以使用以钨、铜或铝为主要成分的导电材料。另外，导电体260b也可以具有叠层结构，例如，也可以采用钛或氮化钛和上述导电材料的叠层结构。
此外，优选以覆盖导电体260的顶面及侧面、绝缘体250的侧面以及氧化物230c的侧面的方式设置绝缘体274。作为绝缘体274优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过设置绝缘体274，可以抑制导电体260的氧化。此外，通过包括绝缘体274，可以抑制绝缘体280所包含的水、氢等杂质扩散到晶体管200。
绝缘体280、绝缘体282及绝缘体284被用作层间膜。
与绝缘体214及绝缘体274同样，绝缘体282优选被用作抑制水或氢等杂质从外部进入晶体管200的阻挡绝缘膜。
此外，与绝缘体216同样，绝缘体280及绝缘体284的介电常数优选比绝缘体282低。通过将介电常数较低的材料用于层间膜，可以减少产生在布线之间的寄生电容。
另外，晶体管200也可以通过嵌入在绝缘体280、绝缘体282及绝缘体284中的导电体246等插头或布线电连接到其他结构。
另外，与导电体205同样，作为导电体246的材料，可以使用金属材料、合金材料、金属氮化物材料或金属氧化物材料等导电材料的单层或叠层。例如，优选使用兼具耐热性和导电性的钨或钼等高熔点材料。或者，优选使用铝或铜等低电阻导电材料。通过使用低电阻导电材料可以降低布线电阻。
例如，通过作为导电体246使用对氢及氧具有阻挡性的导电材料的氮化钽等与导电性高的钨的叠层结构，可以在保持布线的导电性的同时抑制来自外部的杂质的扩散。
另外，也可以在导电体246与绝缘体280之间设置具有阻挡性的绝缘体276(绝缘体276a及绝缘体276b)。通过设置绝缘体276，可以抑制绝缘体280的氧与导电体246起反应而导致导电体246氧化。
另外，通过设置具有阻挡性的绝缘体276，可以扩大用于插头或布线的导电体的材料的选择范围。例如，通过作为导电体246使用具有吸收氧的性质且具有高导电性的金属材料，可以提供低功耗的半导体装置。具体而言，可以使用钨或铝等耐氧化性低且导电性高的材料。另外，例如可以使用容易进行成膜或加工的导电体。
通过具有上述结构，可以提供一种具有通态电流大的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种具有关态电流小的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种在电特性变动得到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
<半导体装置的结构2>
图6示出包括晶体管200的半导体装置的一个例子。图6A示出半导体装置的顶面。注意，为了明确起见，在图6A中省略一部分的膜。此外，图6B是对应于图6A所示的点划线L1-L2的截面图，图6C是对应于图6A所示的点划线W1-W2的截面图。
注意，在图6所示的半导体装置中，对具有与图5所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。
图6所示的半导体装置也可以不设置绝缘体274。例如，当在绝缘体280中充分减少氢、水等杂质时，不需要设置绝缘体274。
此外，当在导电体260中使用容易氧化的材质时，例如可以设置具有阻挡性的绝缘体270。通过由绝缘体270覆盖导电体260的侧面及顶面，可以抑制导电体260被氧化而高电阻化。
同样地，当在导电体240中使用容易氧化的材质时，例如，也可以设置具有阻挡性的绝缘体245(绝缘体245a及绝缘体245b)。通过由绝缘体245覆盖导电体240的顶面，可以抑制导电体240被氧化而高电阻化。注意，图6示出绝缘体245仅覆盖导电体240的顶面的结构，也可以采用绝缘体245覆盖导电体240的侧面、氧化物230a的侧面及氧化物230b的侧面的结构。
绝缘体280也可以不进行平坦化处理。例如，当绝缘体280的顶面具有凹凸时，优选在绝缘体282上设置覆盖性高的绝缘体283。注意，绝缘体283优选具有阻挡性。更优选的是使用与绝缘体282相同的材质。通过作为绝缘体283及绝缘体282使用相同材质，可以抑制剥离等的不良。
例如，通过利用原子层沉积(ALD：Atomic Layer Deposition)法形成绝缘体283，可以提高覆盖性。另一方面，溅射法的成膜速度比ALD法快，因此可以提高生产率。因此，通过使用溅射法形成绝缘体282且使用ALD法形成绝缘体283，可以具有阻挡性高的叠层结构。
通过以与导电体接触的方式设置具有阻挡性的绝缘体，可以扩大导电体的材料的选择范围。例如，通过作为导电体使用具有吸收氧的性质且具有高导电性的金属材料，可以提供低功耗的半导体装置。具体而言，可以使用钨或铝等耐氧化性低且导电性高的材料。另外，例如可以使用容易进行成膜或加工的导电体。
<半导体装置的结构3>
图7示出包括晶体管200的半导体装置的一个例子。图7A示出半导体装置的顶面。注意，为了明确起见，在图7A中省略一部分的膜。此外，图7B是对应于图7A所示的点划线L1-L2的截面图，图7C是对应于图7A所示的点划线W1-W2的截面图。
注意，在图7所示的半导体装置中，对具有与图5及图6所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。
在作为构成晶体管200的导电体使用具有耐氧化性的导电体时，不一定需要设置具有阻挡性的绝缘体。
例如，不一定需要设置与导电体246接触的绝缘体276。此时，例如，与导电体205同样，导电体246优选具有耐氧化性的材质与低电阻的材质的叠层结构。
当作为导电体260使用具有耐氧化性的材质时，不需要设置绝缘体274或绝缘体270，因此布局的自由度得到提高。因此，能够实现高集成化。
另外，也可以在导电体240与氧化物230b之间设置氧化物235(氧化物235a及氧化物235b)。作为氧化物235，可以使用用于氧化物230的金属氧化物。尤其是，也可以对氧化物235添加有可能成为+4价的原子。通过对氧化物235添加+4价的原子，有时+4价的原子被用作供体。就是说，通过将氧化物235夹在氧化物230b与导电体240之间，可以降低氧化物230b与导电体240的接触电阻。
通过具有上述结构，可以提供一种具有通态电流大的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种具有关态电流小的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种在电特性变动得到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
在本实施方式所说明的半导体装置的各结构例子可以适当地组合。
以上，本实施方式所示的结构、方法等可以与其他实施方式及其他实施例所示的结构、方法等适当地组合而实施。
(实施方式3)
在本实施方式中，参照图8至图16说明半导体装置的一个方式。注意，在本实施方式所示的半导体装置中，对具有与构成上述实施方式所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。另外，关于与上述实施方式所示的半导体装置的构成要素共同使用的本实施方式所示的半导体装置的构成要素及附加相同符号的构成要素的详细内容，可以参照上述实施方式的记载。
<半导体装置的结构的变形例子1〉
下面，说明包括本发明的一个方式的晶体管200的半导体装置的一个例子。图8A、图8B及图8C是本发明的一个方式的晶体管200及晶体管200周边的俯视图及截面图。图8A是俯视图，图8B是对应于图8A所示的点划线L1-L2的截面图，图8C是对应于图8A所示的点划线W1-W2的截面图。注意，为了明确起见，在图8A的俯视图中省略部分构成要素。
本发明的一个方式的半导体装置包括晶体管200、被用作层间膜的绝缘体210、绝缘体212、绝缘体214、绝缘体216、绝缘体280、绝缘体282及绝缘体284。
此外，包括与晶体管200电连接并被用作插头的导电体246(导电体246a及导电体246b)。另外，包括与晶体管200电连接并被用作布线的导电体203。
晶体管200包括被用作第一栅电极的导电体260(导电体260a及导电体260b)、被用作第二栅电极的导电体205(导电体205a及导电体205b)、被用作第一栅极绝缘体的绝缘体250、被用作第二栅极绝缘体的绝缘体220、绝缘体222及绝缘体224、具有形成沟道的区域的氧化物230(氧化物230a、氧化物230b及氧化物230c)、被用作源极和漏极中的一个的导电体240a以及被用作源极和漏极中的另一个的导电体240b。
在晶体管200中，氧化物230可以使用上述实施方式1所记载的氧化物半导体。通过将该氧化物半导体用于氧化物230，可以抑制在氧化物230中生成氧空位。因此，可以提供可靠性高的晶体管。因为能够调整晶体管的载流子浓度，所以设计自由度得到提高。氧化物半导体可以利用溅射法等形成，所以可以用于构成高集成型半导体装置的晶体管。
在图8所示的晶体管200中，氧化物230c、绝缘体250及导电体260配置在设置于绝缘体280的开口部中。另外，氧化物230c、绝缘体250及导电体260配置在导电体240a与导电体240b之间。
注意，氧化物230c优选形成在设置于绝缘体280的开口部内。通过具有本结构，可以容易使偏差少的多个晶体管实现高集成化。
此外，也可以在导电体240上设置阻挡层。阻挡层优选使用对氧或氢具有阻挡性的物质。通过采用该结构，可以抑制在形成绝缘体280时导电体240氧化。
上述阻挡层例如可以使用金属氧化物。尤其是，优选使用氧化铝、氧化铪、氧化镓等对氧或氢具有阻挡性的绝缘膜。此外，也可以使用利用CVD法形成的氮化硅。
通过包括上述阻挡层，可以扩大导电体240的材料的选择范围。例如，导电体240可以使用钨或铝等耐氧化性低且导电性高的材料。另外，例如可以使用容易进行成膜或加工的导电体。
绝缘体250被用作第一栅极绝缘体。绝缘体250优选在设置于绝缘体280中的开口部内以隔着氧化物230c的方式设置。
当进行晶体管的微型化及高集成化时，由于栅极绝缘体的薄膜化，有时发生泄漏电流等问题。此时，与第二栅极绝缘体同样，绝缘体250也可以具有叠层结构。通过使被用作栅极绝缘体的绝缘体具有high-k材料与具有热稳定性的材料的叠层结构，可以在保持物理厚度的同时降低晶体管工作时的栅极电位。此外，可以实现具有热稳定性及高相对介电常数的叠层结构。
另外，也可以在导电体246与绝缘体280之间配置具有阻挡性的绝缘体。通过设置该绝缘体，可以抑制绝缘体280的氧与导电体246起反应而导致导电体246氧化。
另外，通过设置具有阻挡性的绝缘体，可以扩大用于插头或布线的导电体的材料的选择范围。例如，通过作为导电体246使用具有吸收氧的性质且具有高导电性的金属材料，可以提供低功耗的半导体装置。具体而言，可以使用钨或铝等耐氧化性低且导电性高的材料。另外，例如可以使用容易进行成膜或加工的导电体。
通过具有上述结构，可以提供一种具有通态电流大的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种具有关态电流小的包含氧化物半导体的晶体管的半导体装置。或者，可以提供一种在电特性变动得到抑制而具有稳定电特性的同时可靠性得到提高的半导体装置。
〈半导体装置的制造方法〉
接着，参照图9至图16说明图8所示的包括根据本发明的晶体管200的半导体装置的制造方法。在图9至图16中，每个附图中的A示出俯视图。另外，每个附图中的B示出沿着A中的点划线L1-L2的部分的截面图，该截面图相当于晶体管200的沟道长度方向上的截面图。每个附图中的C示出沿着A中的点划线W1-W2的部分的截面图，该截面图相当于晶体管200的沟道宽度方向上的截面图。为了明确起见，在每个附图中的A的俯视图中省略部分构成要素。
首先，准备衬底(未图示)，在该衬底上形成绝缘体210。绝缘体210可以利用溅射法、CVD法、分子束外延(MBE：Molecular Beam Epitaxy)法、脉冲激光沉积(PLD：PulsedLaser Deposition)法或ALD法等形成。
注意，CVD法可以分为利用等离子体的等离子体CVD(PECVD：Plasma EnhancedCVD)法、利用热的热CVD(TCVD：Thermal CVD)法、利用光的光CVD(Photo CVD)法等。再者，CVD法可以根据使用的源气体分为金属CVD(MCVD：Metal CVD)法及有机金属CVD(MOCVD：Metal Organic CVD)法。
通过利用等离子体CVD法，可以以较低的温度得到高品质的膜。另外，因为不使用等离子体，热CVD法是能够减少对被处理物造成的等离子体损伤的成膜方法。例如，包括在半导体装置中的布线、电极、元件(晶体管、电容器等)等有时因从等离子体接收电荷而会产生电荷积聚(charge up)。此时，有时由于所累积的电荷而使包括在半导体装置中的布线、电极、元件等受损伤。另一方面，因为在不使用等离子体的热CVD法的情况下不产生上述等离子体损伤，所以能够提高半导体装置的成品率。另外，在热CVD法中，不产生成膜时的等离子体损伤，因此能够得到缺陷较少的膜。
另外，ALD法也是能够减少对被处理物造成的等离子体损伤的成膜方法。此外，在利用ALD法的成膜中不产生等离子体损伤，所以能够得到缺陷较少的膜。注意，ALD法中使用的前驱物有时包含碳等杂质。因此，利用ALD法形成的膜有时与利用其他的成膜方法形成的膜相比包含更多的碳等杂质。另外，杂质的定量可以利用X射线光电子能谱(XPS：X-rayPhotoelectron Spectroscopy)进行。
不同于使从靶材等中被释放的粒子沉积的成膜方法，CVD法及ALD法是因被处理物表面的反应而形成膜的成膜方法。因此，通过CVD法及ALD法形成的膜不易受被处理物的形状的影响而具有良好的台阶覆盖性。尤其是，利用ALD法形成的膜具有良好的台阶覆盖性和厚度均匀性，所以ALD法适合用于要覆盖纵横比高的开口部的表面的情况等。注意，ALD法的成膜速度比较慢，所以有时优选与CVD法等成膜速度快的其他成膜方法组合而使用。
CVD法及ALD法可以通过调整源气体的流量比控制所得到的膜的组成。例如，当使用CVD法或ALD法时，可以通过调整源气体的流量比形成任意组成的膜。此外，例如，当使用CVD法及ALD法时，可以通过一边形成膜一边改变源气体的流量比来形成其组成连续变化的膜。在一边改变源气体的流量比一边形成膜时，因为不需要传送及调整压力所需的时间，所以与使用多个成膜室进行成膜的情况相比可以缩短成膜时间。因此，有时可以提高半导体装置的生产率。
作为绝缘体210，例如优选通过溅射法形成氧化铝等具有阻挡性的膜。绝缘体210也可以具有多层结构。例如，也可以具有通过溅射法形成氧化铝，然后在该氧化铝上通过ALD法形成氧化铝的结构。此外，也可以具有通过ALD法形成氧化铝，然后在该氧化铝上通过溅射法形成氧化铝的结构。
接着，在绝缘体210上形成成为导电体203的导电膜。例如，作为成为导电体203的导电膜，优选形成钨。成为导电体203的导电膜的成膜使用溅射法、CVD法、MBE法、PLD法或ALD法等进行。此外，成为导电体203的导电膜可以为多层膜。
接着，使用光刻法对成为导电体203的导电膜进行加工来形成导电体203。
另外，在光刻法中，首先通过掩模对抗蚀剂进行曝光。接着，使用显影液去除或留下所曝光的区域而形成抗蚀剂掩模。接着，隔着该抗蚀剂掩模进行蚀刻处理来将导电体、半导体或绝缘体等加工为所希望的形状。例如，使用KrF受激准分子激光、ArF受激准分子激光、EUV(Extreme Ultraviolet：极紫外)光等对抗蚀剂进行曝光来形成抗蚀剂掩模，即可。此外，也可以利用在衬底和投影透镜之间填满液体(例如，水)的状态下进行曝光的液浸技术。另外，也可以使用电子束或离子束代替上述光。注意，当使用电子束或离子束时不需要掩模。另外，通过进行灰化处理等干蚀刻处理或湿蚀刻处理、在进行干蚀刻处理之后进行湿蚀刻处理或者在进行湿蚀刻处理之后进行干蚀刻处理，可以去除抗蚀剂掩模。
或者，可以使用由绝缘体或导电体构成的硬掩模代替抗蚀剂掩模。当使用硬掩模时，可以在成为导电体203的导电膜上形成成为硬掩模材料的绝缘膜或导电膜且在其上形成抗蚀剂掩模，然后对硬掩模材料进行蚀刻来形成所希望的形状的硬掩模。对成为导电体203的导电膜进行的蚀刻既可以在去除抗蚀剂掩模后进行，又可以不去除抗蚀剂掩模进行。在采用后者的情况下，进行蚀刻时有时抗蚀剂掩模消失。也可以在成为导电体203的导电膜的蚀刻之后，通过蚀刻去除硬掩模。另一方面，在硬掩模材料没有影响到后工序或者可以在后工序中使用的情况下，不一定要去除硬掩模。
作为干蚀刻装置，可以使用包括平行平板型电极的电容耦合型等离子体(CCP：Capacitively Coupled Plasma)蚀刻装置。包括平行平板型电极的电容耦合型等离子体蚀刻装置也可以采用对平行平板型电极中的一个施加高频电压的结构。或者，也可以采用对平行平板型电极中的一个施加不同的多个高频电压的结构。或者，也可以采用对平行平板型电极施加频率相同的高频电压的结构。或者，也可以采用对平行平板型电极施加频率不同的高频电压的结构。或者，也可以利用具有高密度等离子体源的干蚀刻装置。例如，作为具有高密度等离子体源的干蚀刻装置，可以使用感应耦合等离子体(ICP：InductivelyCoupled Plasma)蚀刻装置等。
接着，在绝缘体210、导电体203上形成成为绝缘体212的绝缘膜。例如，成为绝缘体212的绝缘膜优选利用CVD法形成氧化硅。成为绝缘体212的绝缘体可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。在此，成为绝缘体212的绝缘膜的厚度为导电体203的厚度以上。例如，当导电体203的厚度为1时，成为绝缘体212的绝缘膜的厚度为1以上且3以下。
接着，通过对成为绝缘体212的绝缘膜进行CMP(Chemical MechanicalPolishing：化学机械抛光)处理去除成为绝缘体212的绝缘膜的一部分，使导电体203的表面露出。由此，可以形成其顶面平坦的绝缘体212(参照图9)。
此外，还可以采用如下方法代替上述制造方法：在形成绝缘体212之后将导电体203嵌入在绝缘体212中，由此形成包括导电体203的布线层。
具体而言，在绝缘体212中形成到达绝缘体210的开口。注意，开口例如包括槽或狭缝等。此外，有时将形成有开口的区域称为开口部。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。作为绝缘体210，优选选择在对绝缘体212进行蚀刻以形成槽时用作蚀刻停止膜的绝缘体。例如，当作为形成槽的绝缘体212使用氧化硅膜时，绝缘体210优选使用氮化硅膜、氧化铝膜、氧化铪膜。
在形成开口后，形成成为导电体203的导电膜。该导电膜优选包含难氧化性材质。例如，可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用氮化钽、氮化钨、氮化钛等与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。成为导电体203的导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
此外，成为导电体203的导电膜也可以具有多层结构。例如，作为成为导电体203的导电膜的下层，利用溅射法形成氮化钽，在该氮化钽上层叠氮化钛。作为成为导电体203的导电膜的上层，利用镀敷法、溅射法、CVD法、MBE法、PLD法或ALD法等形成铜等低电阻导电膜。通过形成该叠层体，即使作为导电体203的一部分使用铜等容易扩散的金属，也可以抑制该金属从导电体203扩散到外部。
接着，通过进行CMP处理，去除成为导电体203的导电膜的上层以及成为导电体203的导电膜的下层的一部分，使绝缘体212露出。其结果是，只在开口部残留成为导电体203的导电膜。由此，可以形成其顶面平坦的导电体203。注意，有时由于该CMP处理而绝缘体212的一部分被去除。通过上述工序，可以形成包括导电体203的布线层。
接着，在绝缘体212及导电体203上形成绝缘体214。绝缘体214可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。例如，优选作为绝缘体214利用CVD法形成氮化硅。通过作为绝缘体214使用氮化硅等不容易使铜透过的绝缘体，即使作为导电体203的上层使用铜等容易扩散的金属，也可以抑制该金属扩散到绝缘体214的上方的层。
接着，在绝缘体214上形成绝缘体216。绝缘体216可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。例如，优选作为绝缘体216利用CVD法形成氮化硅。
接着，在绝缘体214及绝缘体216中形成到达导电体203的开口。在形成该开口时，可以使用湿蚀刻法，但是对微型加工来说干蚀刻法是优选的。
在形成开口后，形成成为导电体205的导电膜。例如，作为导电体205可以使用氮化钽、氮化钨、氮化钛等。或者，可以使用氮化钽、氮化钨、氮化钛等与钽、钨、钛、钼、铝、铜或钼钨合金的叠层膜。成为导电体205的导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
注意，在导电体205与由氧化物形成的绝缘体接触的情况下，成为导电体205a的导电膜优选包含具有抑制氧透过的功能的导电材料。例如，作为成为导电体205a的导电膜，优选利用溅射法形成氮化钽。此外，作为成为导电体205b的导电膜，优选利用CVD法形成氮化钛并在该氮化钛上利用CVD法形成钨。
接着，通过进行CMP处理，去除成为导电体205a的导电膜以及成为导电体205b的导电膜的一部分，使绝缘体216露出。其结果是，只在开口部残留成为导电体205a的导电膜及成为导电体205b的导电膜。由此，可以形成其顶面平坦的包括导电体205a及导电体205b的导电体205(参照图9)。注意，有时由于该CMP处理而绝缘体216的一部分被去除。
接着，在绝缘体216及导电体205上形成绝缘体220、绝缘体222及绝缘体224。绝缘体220、绝缘体222及绝缘体224可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
因为绝缘体220、绝缘体222及绝缘体224有时被用作栅极绝缘体，所以优选具有氧化硅等耐热性高的材料与介电常数高的材料的叠层结构。例如，作为绝缘体220及绝缘体224，优选使用氧化硅。另一方面，作为绝缘体222，例如可以形成包含铝及铪中的一个或多个的氧化物的绝缘体。注意，作为包含铝和铪中的一方或双方的氧化物的绝缘体，优选使用氧化铝、氧化铪、包含铝及铪的氧化物(铝酸铪)等。
注意，包含铝和铪中的一方或双方的氧化物的绝缘体对氧、氢及水具有阻挡性。当绝缘体222对氢及水具有阻挡性时，可以抑制晶体管200的周围的结构体所包含的氢及水通过绝缘体222扩散到晶体管200的内侧，从而可以抑制氧化物230中的氧空位的生成。
接着，优选进行加热处理。加热处理以250℃以上且650℃以下，优选以300℃以上且500℃以下，更优选以320℃以上且450℃以下进行即可。加热处理在氮或惰性气体的气氛或者包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行。加热处理也可以在减压状态下进行。或者，加热处理也可以在氮或惰性气体的气氛下进行加热处理，然后为了填补脱离了的氧在包含10ppm以上、1％以上或10％以上的氧化性气体的气氛下进行加热处理。
例如，作为加热处理，在形成绝缘体224之后，在氮气氛下以400℃的温度进行1小时的处理。通过进行该加热处理，可以去除绝缘体224所包含的水、氢等杂质。
此外，也可以以在形成绝缘体220之后及形成绝缘体222之后的各时序进行加热处理。该加热处理可以使用上述加热处理条件，但是形成绝缘体220之后的加热处理优选在含氮的气氛下进行。
另外，也可以在减压状态下对绝缘体224进行包含氧的等离子体处理。包含氧的等离子体处理例如优选采用包括用来产生使用微波的高密度等离子体的电源的装置。或者，也可以包括对衬底一侧施加RF(Radio Frequency：射频)的电源。或者，也可以在进行包含惰性气体的等离子体处理之后进行包含氧的等离子体处理。另外，通过适当地选择该等离子体处理的条件，可以去除绝缘体224所包含的水、氢等杂质。此时，也可以不进行加热处理。
接着，在绝缘体224上依次形成成为氧化物230a的氧化膜、成为氧化物230b的氧化膜及成为导电体240的导电膜。成为氧化物230a的氧化膜、成为氧化物230b的氧化膜及成为导电体240的导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
在此，至少氧化物230b优选使用实施方式1所说明的氧化物半导体。例如，可以利用溅射法形成氧化物230b。在利用溅射法形成氧化物230b时，作为溅射气体优选使用氧和氮的混合气体或氧、氮及稀有气体的混合气体。例如，在溅射气体中的氧气体的流量为1时，氮气体的流量可以为0.1以上且3以下。通过调节相对于氧气体的氮气体比率，可以控制氧化物230b的特性。
另外，在利用溅射法形成上述氧化膜的情况下，例如可以使用上述In-M-Zn氧化物靶材。注意，靶材也可以含有氮。
另一方面，氧化物230a可以根据所需要的特性适当地选择氧化物半导体。例如，可以使用与氧化物230b同样的材料及成膜方法。此外，氧化物230a优选包含至少氧化物230b所具有的金属元素中的一个。
例如，在利用溅射法形成成为氧化物230a的氧化膜的情况下，作为溅射气体可以使用氧或者氧和稀有气体的混合气体。通过增高溅射气体所包含的氧的比率，可以减少所形成的氧化膜中的氧空位。另外，在利用溅射法形成成为氧化物230a的氧化膜的情况下，例如可以使用上述In-M-Zn氧化物靶材。
各氧化膜可以根据氧化物230所需的特性适当地选择成膜条件及原子数比来形成。
优选在不暴露于大气环境的情况下连续地形成上述氧化膜。通过在不暴露于大气的情况下形成上述氧化膜，可以防止来自大气环境的杂质或水分附着于成为氧化物230a的氧化膜及成为氧化物230b的氧化膜上。所以，可以抑制在成为氧化物230a的氧化膜与成为氧化物230b的氧化膜的界面附近产生缺陷而保持该界面附近的清洁。
接着，也可以进行加热处理。作为加热处理的条件，可以利用上述加热处理条件。通过进行加热处理，可以去除上述氧化膜中的水、氢等杂质。例如，优选在氮气氛下以400℃的温度进行1小时的处理，接下来连续地在氧气氛下以400℃的温度进行1小时的处理。
接着，将上述氧化膜及导电膜加工为岛状，来形成氧化物230a、氧化物230b及导电体240A。另外，在该工序中，有时绝缘体224中的不与氧化物230a重叠的区域的厚度变薄(参照图9)。
在此，氧化物230a、氧化物230b及导电体240A以其至少一部分与导电体205重叠的方式形成。此外，氧化物230a、氧化物230b及导电体240A的侧面优选对绝缘体222的顶面大致垂直。在氧化物230a、氧化物230b及导电体240A的侧面对绝缘体222的顶面大致垂直时，当设置多个晶体管200时能够实现小面积化、高密度化。或者，也可以采用氧化物230a、氧化物230b及导电体240A与绝缘体222的顶面所形成的角度较低的结构。在此情况下，氧化物230a及氧化物230b的侧面与绝缘体222的顶面所形成的角度优选为60°以上且低于70°。通过采用这种形状，在下面的工序中提高绝缘体280等的覆盖性，并可以减少空洞等缺陷。
此外，导电体240A在侧面与顶面之间具有弯曲面。就是说，侧面的端部和顶面的端部优选弯曲(以下，也称为圆形)。例如，在导电体240的端部，该弯曲面具有3nm以上且10nm以下，更优选为5nm以上且6nm以下的曲率半径。当端部不具有角部时，可以提高后面的成膜工序中的膜的覆盖性。
另外，该氧化膜的加工可以利用光刻法进行。另外，作为该加工可以利用干蚀刻法或湿蚀刻法。利用干蚀刻法的加工适用于微型加工。
通过进行干蚀刻等的处理，有时起因于蚀刻气体等的杂质附着于或扩散于氧化物230a及氧化物230b等的表面或内部。作为杂质，例如有氟或氯等。
为了去除上述杂质等，进行洗涤。作为洗涤方法，有使用洗涤液等的湿式洗涤、使用等离子体的等离子体处理或使用加热处理的洗涤等，也可以适当地组合上述洗涤。
作为湿式洗涤，可以使用用碳酸水或纯水稀释草酸、磷酸或氢氟酸等而成的水溶液进行洗涤处理。或者，可以使用纯水或碳酸水进行超声波洗涤。在本实施方式中，使用纯水或碳酸水进行超声波洗涤。
接着，也可以进行加热处理。作为加热处理，可以利用上述加热处理条件。
接着，以覆盖氧化物230a、氧化物230b及导电体240A的方式形成成为绝缘体280的绝缘膜280A(参照图10)。绝缘膜280A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
接着，去除绝缘膜280A的一部分而使绝缘膜280A平坦化(参照图11)。该加工优选使用CMP处理。
接着，在绝缘膜280A中形成开口，来形成绝缘体280(参照图12)。通过使用掩模进行湿蚀刻、干蚀刻或灰化等处理，可以形成该开口。或者，可以适当地组合上述处理。通过形成该开口，使绝缘体224、氧化物230a、氧化物230b及导电体240A的表面的一部分露出。
接着，去除导电体240A的一部分而形成导电体240(导电体240a及导电体240b)。通过进行湿蚀刻、干蚀刻或灰化等处理，可以去除导电体240A。或者，可以适当地组合上述处理。通过去除导电体240A的一部分，使氧化物230b的表面的一部分露出(参照图13)。
接着，形成氧化膜230C(参照图14)。氧化膜230C可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。氧化膜230C可以根据氧化膜230C所需的特性利用与成为氧化物230a或氧化物230b的氧化膜相同的成膜方法形成。
接着，形成绝缘膜250A(参照图14)。绝缘膜250A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。作为绝缘膜250A，优选利用CVD法形成氧氮化硅。形成绝缘膜250A时的成膜温度优选为350℃以上且低于450℃，尤其优选为400℃左右。通过以400℃的温度形成绝缘膜250A，可以形成杂质少的绝缘膜。
这里，也可以进行加热处理或等离子体处理。加热处理或等离子体处理可以使用上述加热处理条件。通过该处理，可以减少绝缘膜250A的水分浓度及氢浓度。
接着，形成导电膜260A及导电膜260B(参照图14)。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成导电膜260A及导电膜260B。例如，利用ALD法形成导电膜260A，利用CVD法形成导电膜260B。
接着，通过利用CMP处理直到绝缘体280露出为止对氧化膜230C、绝缘膜250A、导电膜260A及导电膜260B进行抛光，形成氧化物230c、绝缘体250及导电体260(导电体260a及导电体260b)(参照图15)。
接着，在绝缘体280上形成绝缘体282及绝缘体284(参照图16)。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成绝缘体282及绝缘体284。
例如，作为绝缘体282，优选通过溅射法形成氧化铝膜。通过利用溅射法形成氧化铝膜，有时可以抑制绝缘体280所具有的氢扩散到氧化物230。
接着，在绝缘体280、绝缘体282及绝缘体284中形成到达导电体240a及导电体240b的开口。使用光刻法形成该开口，即可。
接着，形成成为导电体246(导电体246a及导电体246b)的导电膜。成为导电体246的导电膜优选是包含具有抑制水、氢等杂质的透过的功能的导电体的叠层结构。例如，可以是氮化钽、氮化钛等和钨、钼、铜等的叠层。成为导电体246的导电膜可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
接着，通过进行CMP处理，去除成为导电体246的导电膜的一部分，使绝缘体284露出。其结果是，只在上述开口残留该导电膜，由此可以形成其顶面平坦的导电体246(参照图8)。
另外，也可以在开口的侧壁部形成具有阻挡性的绝缘体，然后形成导电体246。通过在开口的侧壁部形成氧化铝，可以抑制来自外部的氧透过，而可以防止导电体246的氧化。此外，可以防止水、氢等杂质从导电体246向外扩散。该氧化铝可以通过利用ALD法等在开口中形成氧化铝膜并进行各向异性蚀刻而形成。
通过上述工序，可以制造包括图8所示的晶体管200的半导体装置。如图8至图16所示，通过使用本实施方式所示的半导体装置的制造方法可以制造晶体管200。
〈半导体装置的结构的变形例子2〉
下面，说明包括本发明的一个方式的晶体管200的半导体装置的一个例子。图17A、图17B及图17C是本发明的一个方式的晶体管200及晶体管200周边的俯视图及截面图。图17A是俯视图，图17B是对应于图17A所示的点划线L1-L2的截面图，图17C是对应于图17A所示的点划线W1-W2的截面图。注意，为了明确起见，在图17A的俯视图中省略部分构成要素。
图17所示的晶体管200包括设置在氧化物230b与导电体240(导电体240a及导电体240b)之间的氧化物235(氧化物235a及氧化物235b)。
在此，可以将上述实施方式1的氧化物半导体用于氧化物235。此时，优选对包含氮的氧化物半导体添加有可能成为+4价的原子。由于有可能成为+4价的原子，可以调整该氧化物半导体的载流子浓度。作为有可能成为+4价的原子，有铈(Ce)、镨(Pr)、钕(Nd)、铽(Tb)及镝(Dy)等。尤其是，因为铈和铟(In)的离子半径大致相等，所以被推测为铈容易与氧化物半导体的铟取代。通过+4价的铈与+3价的铟取代，成为一个电子过多的状态，即生成载流子。因此，通过调整添加有可能成为+4价的原子的量，可以根据电路设计容易提供具有符合要求的电特性的半导体装置。
在作为氧化物235使用包含有可能成为+4价的原子的氧化物半导体时，氧化物235中的有可能成为+4价的原子的含量优选比氧化物230多。当有可能成为+4价的原子的含量较多时，有可能成为+4价的原子被用作电子供体(供体)。此外，通过设置氧化物235，可以减少导电体240与氧化物230的接触电阻。注意，在本结构中，在氧化物235所含的有可能成为+4价的原子被用作电子供体时，有时将氧化物235用作导电氧化物。
例如，可以利用溅射法形成氧化物235。在利用溅射法形成成为氧化物235的氧化膜时，除了In、M及Zn之外还可以使用包含有可能成为+4价的原子的氧化物靶材。
例如，在利用溅射法形成成为氧化物235的氧化膜时，作为溅射气体可以使用氧、稀有气体或氮的单个气体或者它们中的两个以上的混合气体。通过增高溅射气体所包含的氧的比率，可以减少所形成的氧化膜中的氧空位。
成为氧化物230a的氧化膜、成为氧化物230b的氧化膜及成为氧化物235的氧化膜优选在不暴露于大气环境的情况下连续地形成。通过在不暴露于大气的情况下形成上述氧化膜，可以防止来自大气环境的杂质或水分附着于成为氧化物230b的氧化膜及成为氧化物235的氧化膜上。所以，可以抑制在成为氧化物235的氧化膜与成为氧化物230b的氧化膜的界面附近产生缺陷而保持该界面附近的清洁。
通过在形成氧化膜之后进行添加处理来引入有可能成为+4价的原子，由此可以形成包含有可能成为+4价的原子的金属氧化物。成为氧化物235的氧化膜可以根据成为氧化物235的氧化膜所需的特性利用与成为氧化物230a或氧化物230b的氧化膜相同的成膜方法形成。然后，优选对成为氧化物235的氧化膜添加有可能成为+4价的原子。
作为有可能成为+4价的原子的添加方法，可以使用：对离子化了的源气体进行质量分离而添加的离子注入法；不对离子化了的源气体进行质量分离而添加的离子掺杂法；以及等离子体浸没离子注入法等。当进行质量分离时，可以严密地控制添加的离子种及其浓度。另一方面，当不进行质量分离时，可以在短时间内添加高浓度的离子。另外，也可以利用生成原子或分子的簇而进行离子化的离子掺杂法。此外，也可以将所添加的有可能成为+4价的原子换称为元素、掺杂剂、离子、供体或受体等。
另外，可以在等离子体处理中添加有可能成为+4价的原子。此时，通过利用等离子体CVD装置、干蚀刻装置、灰化装置进行等离子体处理，可以添加杂质及金属元素。此外，也可以组合上述处理中的多个处理。
以上，本实施方式所示的结构、方法等可以与其他实施方式及其他实施例所示的结构、方法等适当地组合而实施。
(实施方式4)
在本实施方式中，参照图18至图26说明半导体装置的一个方式。注意，在本实施方式所示的半导体装置中，对具有与构成上述实施方式所示的半导体装置的构成要素相同的功能的构成要素附加相同附图标记。另外，关于与上述实施方式所示的半导体装置的构成要素共同使用的本实施方式所示的半导体装置的构成要素及附加相同符号的构成要素的详细内容，可以参照上述实施方式的记载。
〈半导体装置的结构的变形例子3〉
下面，说明包括本发明的一个方式的晶体管200的半导体装置的一个例子。图18A、图18B及图18C是本发明的一个方式的晶体管200及晶体管200周边的俯视图及截面图。图18A是俯视图，图18B是对应于图18A所示的点划线L1-L2的截面图，图18C是对应于图18A所示的点划线W1-W2的截面图。注意，为了明确起见，在图18A的俯视图中省略部分构成要素。
晶体管200包括被用作第一栅电极的导电体260(导电体260a及导电体260b)、被用作第二栅电极的导电体205(导电体205a及导电体205b)、被用作第一栅极绝缘体的绝缘体250、被用作第二栅极绝缘体的绝缘体220、绝缘体222及绝缘体224、具有形成沟道的区域的氧化物230(氧化物230a、氧化物230b及氧化物230c)、被用作源极和漏极中的一个的导电体240a、被用作源极和漏极中的另一个的导电体240b以及绝缘体274。
在图18所示的晶体管200中，氧化物230c、绝缘体250及导电体260隔着绝缘体274配置在设置于绝缘体280的开口部内。另外，氧化物230c、绝缘体250及导电体260配置在导电体240a与导电体240b之间。
就是说，氧化物230c优选隔着绝缘体274形成在设置于绝缘体280的开口部内。当绝缘体274具有阻挡性时，可以抑制绝缘体280所包含的杂质扩散到氧化物230。
作为绝缘体274优选使用具有抑制水或氢等杂质及氧的扩散的功能的绝缘材料。例如优选使用氧化铝或氧化铪等。此外，例如，可以使用氧化镁、氧化镓、氧化锗、氧化钇、氧化锆、氧化镧、氧化钕或氧化钽等金属氧化物、氮氧化硅或氮化硅等。
通过包括绝缘体274，可以抑制绝缘体280中的水、氢等杂质通过氧化物230c及绝缘体250扩散到氧化物230b中。此外，可以抑制绝缘体280所包含的过剩氧使导电体260氧化。
在制造图18所示的晶体管200时使用伪栅极制造，所以晶体管200的结构及制造方法适于微型化。因此，容易实现晶体管200的高集成化。
<半导体装置的制造方法〉
下面，对图18所示的包括根据本发明的晶体管200的半导体装置的制造方法参照图19至图26进行说明。此外，图19至图26中的每个附图的图A是俯视图。此外，上述每个附图的图B是对应于图A中的点划线L1-L2示出的部分的截面图，该截面图是晶体管200的沟道长度方向上的截面图。此外，上述每个附图的图C是对应于图A中的点划线W1-W2示出的部分的截面图，该截面图是晶体管200的沟道宽度方向上的截面图。注意，为了明确起见，在上述每个附图的图A的俯视图中省略部分构成要素。
注意，在本实施方式所示的半导体装置中，关于附加相同符号的结构体，可以参照上述实施方式所示的半导体装置的制造方法。
在衬底上形成绝缘体210、绝缘体212、导电体203、绝缘体214、绝缘体216、导电体205、绝缘体220、绝缘体222、绝缘体224、氧化物230a、氧化物230b及导电体240A。然后，在绝缘体224、氧化物230a、氧化物230b及导电体240A上形成成为伪栅极290的伪栅极膜。
将成为伪栅极290的伪栅极膜加工而形成伪栅极290。伪栅极是指虚拟的栅电极。也就是说，通过对伪栅极膜进行加工，形成伪栅极，且在之后的工序中去除该伪栅极来形成由导电膜等形成的栅电极。由此，优选使用易于进行微细加工及去除处理的膜作为成为伪栅极290的伪栅极膜。
此外，成为伪栅极290的伪栅极膜可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。例如，可以使用绝缘体、半导体或导电体等。具体而言，可以使用如多晶硅、微晶硅、非晶硅等硅、如铝、钛、钨等金属膜等。此外，也可以使用涂敷法形成树脂膜。例如，可以举出光致抗蚀剂、聚酯、聚烯烃、聚酰胺(尼龙、芳族聚酰胺等)、聚酰亚胺、聚碳酸酯或丙烯酸树脂等。通过涂敷法形成树脂膜，可以使伪栅极膜的表面平坦。如此，通过使伪栅极膜的表面平坦，容易进行微细加工及去除处理。
此外，成为伪栅极290的伪栅极膜可以使用由种类不同的膜构成的多层膜。例如，可以使用由导电膜和该导电膜上的树脂膜构成的两层结构的膜作为成为伪栅极290的伪栅极膜。因为使用具有这种结构的伪栅极膜，例如有时在之后的CMP工序中该导电膜被用作CMP处理的停止膜。此外，因为有时可以检测出CMP处理的终止点，所以可以降低加工的不均匀性。
接着，使用光刻法蚀刻成为伪栅极290的伪栅极膜，以形成伪栅极290(参照图19)。伪栅极290的至少一部分与导电体205、氧化物230a及氧化物230b重叠。
接着，覆盖氧化物230a、氧化物230b、导电体240A及伪栅极290地形成绝缘膜274A(参照图20)。绝缘膜274A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
作为绝缘膜274A，优选使用具有抑制氧的透过的功能的绝缘膜。例如，优选通过溅射法形成氧化铝膜。此外，绝缘膜274A可以具有叠层结构。例如，优选通过溅射法形成氧化铝膜，然后通过ALD法形成氧化铝膜。通过使用覆盖率高的ALD法，即使在由于伪栅极290等而形成的台阶部分中也可以形成具有均匀的厚度的绝缘膜274A。此外，通过使用ALD法，可以形成致密的薄膜。如此，因为可以形成覆盖率高且致密的薄膜，所以例如即使在通过溅射法形成的氧化铝膜中产生如空洞或针孔等缺陷的情况下也可以由通过ALD法形成的氧化铝膜覆盖该缺陷。
通过上述工序，可以防止水或氢等杂质从外部侵入氧化物230a、氧化物230b及绝缘体224。此外，有时可以不形成绝缘膜274A。
接着，在绝缘膜274A上形成绝缘膜280A(参照图20)。绝缘膜280A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。
接着，直到伪栅极290的一部分露出为止去除绝缘膜280A、伪栅极290及绝缘膜274A的一部分，以形成绝缘体280及绝缘体274(参照图21)。绝缘体280及绝缘体274优选利用CMP处理形成。
此外，例如，在伪栅极290如上所述那样由导电膜和该导电膜上的树脂膜的两层膜构成的情况下，有时在CMP工序中该导电膜被用作CMP处理的停止膜。此外，因为有时可以由该导电膜检测出CMP处理的终止点，所以可以减少伪栅极290的高度的不均匀。如图21所示，伪栅极290的顶面、绝缘体274以及绝缘体280的顶面大致一致。
接着，去除伪栅极290(参照图22)。通过进行湿蚀刻、干蚀刻或灰化等处理，可以去除伪栅极290。或者，可以适当地组合上述处理。例如，也可以在进行灰化处理之后进行湿蚀刻处理等。通过去除伪栅极290，使绝缘体224、氧化物230a、氧化物230b及导电体240A的表面的一部分露出。
接着，去除导电体240A的一部分，以形成导电体240(导电体240a及导电体240b)。通过进行湿蚀刻、干蚀刻或灰化等处理，可以去除导电体240A。或者，可以适当地组合上述处理。通过去除导电体240A的一部分，使氧化物230b的表面的一部分露出(参照图23)。
接着，形成氧化膜230C(参照图24)。氧化膜230C可以使用溅射法、CVD法、MBE法、PLD法或ALD法等形成。氧化膜230C可以根据氧化膜230C所需的特性利用与成为氧化物230a或氧化物230b的氧化膜相同的成膜方法形成。
接着，形成绝缘膜250A(参照图24)。绝缘膜250A可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成。作为绝缘膜250A，优选利用CVD法形成氧氮化硅。注意，形成绝缘膜250A时的成膜温度优选为350℃以上且低于450℃，进一步优选为400℃左右。通过在400℃的温度下形成绝缘膜250A，可以形成杂质少的绝缘体。
在此，也可以进行加热处理或等离子体处理。可以使用上述加热处理条件进行加热处理或等离子体处理。通过该处理，可以降低绝缘膜250A中的水分浓度及氢浓度。
接着，形成导电膜260A及导电膜260B(参照图24)。可以利用溅射法、CVD法、MBE法、PLD法或ALD法等形成导电膜260A及导电膜260B。例如，利用ALD法形成导电膜260A，利用CVD法形成导电膜260B。
接着，通过利用CMP处理直到绝缘体280露出为止对氧化膜230C、绝缘膜250A、导电膜260A及导电膜260B进行抛光，形成氧化物230c、绝缘体250及导电体260(导电体260a及导电体260b)(参照图25)。
接着，在绝缘体280上形成绝缘体282及绝缘体284(参照图26)。关于绝缘体282及绝缘体284，可以参照上述实施方式。关于导电体246，可以参照上述实施方式。
通过上述工序，可以制造包括图18所示的晶体管200的半导体装置。如图18至图26所示，通过使用本实施方式所示的半导体装置的制造方法可以制造晶体管200。
<半导体装置的结构的变形例子4>
下面，说明包括本发明的一个方式的晶体管200的半导体装置的一个例子。图27A、图27B及图27C是本发明的一个方式的晶体管200及晶体管200周边的俯视图及截面图。图27A是俯视图，图27B是对应于图27A所示的点划线L1-L2的截面图，图27C是对应于图27A所示的点划线W1-W2的截面图。注意，为了明确起见，在图27A的俯视图中省略部分构成要素。
图27所示的晶体管在氧化物230b与导电体240之间包含氧化物235(氧化物235a及氧化物235b)。可以将上述实施方式1的氧化物半导体用于氧化物235。
此时，优选对包含氮的氧化物半导体添加有可能成为+4价的原子。由于有可能成为+4价的原子，可以调整该氧化物半导体的载流子浓度。作为有可能成为+4价的原子，有铈(Ce)、镨(Pr)、钕(Nd)、铽(Tb)及镝(Dy)等。尤其是，因为铈和铟(In)的离子半径大致相等，所以被推测为铈容易与氧化物半导体的铟取代。通过+4价的铈与+3价的铟取代，成为一个电子过多的状态，即生成载流子。因此，通过调整添加有可能成为+4价的原子的量，可以根据电路设计容易提供具有符合要求的电特性的半导体装置。
在作为氧化物235使用包含有可能成为+4价的原子的氧化物半导体时，氧化物235中的有可能成为+4价的原子的含量优选比氧化物230多。当有可能成为+4价的原子的含量较多时，有可能成为+4价的原子被用作电子供体(供体)。此外，通过设置氧化物235，可以减少导电体240与氧化物230的接触电阻。注意，在本结构中，在氧化物235所含的有可能成为+4价的原子被用作电子供体时，有时将氧化物235用作导电氧化物。
以上，本实施方式所示的结构、方法等可以与其他实施方式及其他实施例所示的结构、方法等适当地组合而实施。
(实施方式5)
在本实施方式中，参照图28和图29，对根据本发明的一个方式的使用将氧化物用于半导体的晶体管(以下有时称为OS晶体管)及电容器的存储装置(以下有时称为OS存储装置)进行说明。OS存储装置是至少包括电容器和控制该电容器的充放电的OS晶体管的存储装置。因OS晶体管的关态电流极小所以OS存储装置具有优良的保持特性，从而可以被用作非易失性存储器。
<存储装置的结构例子>
图28A示出OS存储装置的结构的一个例子。存储装置1400包括外围电路1411及存储单元阵列1470。外围电路1411包括行电路1420、列电路1430、输出电路1440及控制逻辑电路1460。
列电路1430例如包括列译码器、预充电电路、读出放大器及写入电路等。预充电电路具有对布线进行预充电的功能。读出放大器具有放大从存储单元读出的数据信号的功能。注意，上述布线是连接到存储单元阵列1470所包括的存储单元的布线，下面描述其详细内容。被放大的数据信号作为数据信号RDATA通过输出电路1440输出到存储装置1400的外部。此外，行电路1420例如包括行译码器、字线驱动器电路等，并可以选择要存取的行。
对存储装置1400从外部供应作为电源电压的低电源电压(VSS)、外围电路1411用高电源电压(VDD)及存储单元阵列1470用高电源电压(VIL)。此外，对存储装置1400从外部输入控制信号(CE、WE、RE)、地址信号ADDR及数据信号WDATA。地址信号ADDR被输入到行译码器及列译码器，数据信号WDATA被输入到写入电路。
控制逻辑电路1460对来自外部的控制信号(CE、WE、RE)进行处理来生成行译码器及列译码器的控制信号。控制信号CE是芯片使能信号，控制信号WE是写入使能信号，并且控制信号RE是读出使能信号。控制逻辑电路1460所处理的信号不局限于此，根据需要而输入其他控制信号即可。
存储单元阵列1470包括配置为行列状的多个存储单元MC及多个布线。注意，连接存储单元阵列1470和行电路1420的布线的数量取决于存储单元MC的结构、包括在一个列中的存储单元MC的数量等。此外，连接存储单元阵列1470和列电路1430的布线的数量取决于存储单元MC的结构、包括在一个行中的存储单元MC的数量等。
另外，虽然在图28A中示出在同一平面上形成外围电路1411和存储单元阵列1470的例子，但是本实施方式不局限于此。例如，如图28B所示，也可以以重叠于外围电路1411的一部分上的方式设置存储单元阵列1470。例如，也可以采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构。
在图29中说明能够适用于上述存储单元MC的存储单元的结构例子。
[DOSRAM]
图29A至图29C示出DRAM的存储单元的电路结构例子。在本说明书等中，有时将使用1OS晶体管1电容器型存储单元的DRAM称为DOSRAM(注册商标)(Dynamic OxideSemiconductor Random Access Memory)。图29A所示的存储单元1471包括晶体管M1及电容器CA。另外，晶体管M1包括栅极(有时称为顶栅极)及背栅极。
晶体管M1的源极和漏极中的一个与电容器CA的第一端子连接，晶体管M1的源极和漏极中的另一个与布线BIL连接，晶体管M1的栅极与布线WOL连接，晶体管M1的背栅极与布线BGL连接。电容器CA的第二端子与布线CAL连接。
布线BIL被用作位线，布线WOL被用作字线。布线CAL被用作用来对电容器CA的第二端子施加指定的电位的布线。在数据的写入及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M1的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M1的阈值电压。
此外，存储单元MC不局限于存储单元1471，而可以改变其电路结构。例如，存储单元MC也可以采用如图29B所示的存储单元1472那样的晶体管M1的背栅极不与布线BGL连接，而与布线WOL连接的结构。另外，例如，存储单元MC也可以是如图29C所示的存储单元1473那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M1构成的存储单元。
在将上述实施方式所示的半导体装置用于存储单元1471等的情况下，作为晶体管M1可以使用晶体管200。通过作为晶体管M1使用OS晶体管，可以使晶体管M1的泄漏电流为极小。换言之，因为可以由晶体管M1长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极小，因此可以将多值数据或模拟数据保持在存储单元1471、存储单元1472、存储单元1473中。
此外，在DOSRAM中，在如上所述那样地采用以重叠于存储单元阵列1470下的方式设置读出放大器的结构时，可以缩短位线。由此，位线电容减小，从而可以减少存储单元的存储电容。
[NOSRAM]
图29D至图29G示出2晶体管1电容器的增益单元型存储单元的电路结构例子。图29D所示的存储单元1474包括晶体管M2、晶体管M3、电容器CB。另外，晶体管M2包括栅极(有时简称为顶栅极)及背栅极。在本说明书等中，有时将包括将OS晶体管用于晶体管M2的增益单元型存储单元的存储装置称为NOSRAM(注册商标)(Nonvolatile Oxide SemiconductorRAM)。
晶体管M2的源极和漏极中的一个与电容器CB的第一端子连接，晶体管M2的源极和漏极中的另一个与布线WBL连接，晶体管M2的栅极与布线WOL连接，晶体管M2的背栅极与布线BGL连接。电容器CB的第二端子与布线CAL连接。晶体管M3的源极和漏极中的一个与布线RBL连接，晶体管M3的源极和漏极中的另一个与布线SL连接，晶体管M3的栅极与电容器CB的第一端子连接。
布线WBL被用作写入位线，布线RBL被用作读出位线，布线WOL被用作字线。布线CAL被用作用来对电容器CB的第二端子施加指定的电位的布线。在数据的写入、保持及读出时，优选对布线CAL施加低电平电位。布线BGL被用作用来对晶体管M2的背栅极施加电位的布线。通过对布线BGL施加任意电位，可以增加或减少晶体管M2的阈值电压。
此外，存储单元MC不局限于存储单元1474，而可以适当地改变其电路结构。例如，存储单元MC也可以采用如图29E所示的存储单元1475那样的晶体管M2的背栅极不与布线BGL连接，而与布线WOL连接的结构。另外，例如，存储单元MC也可以是如图29F所示的存储单元1476那样的由单栅极结构的晶体管，即不包括背栅极的晶体管M2构成的存储单元。此外，例如，存储单元MC也可以具有如图29G所示的存储单元1477那样的将布线WBL和布线RBL组合为一个布线BIL的结构。
在将上述实施方式所示的半导体装置用于存储单元1474等的情况下，作为晶体管M2可以使用晶体管200。通过作为晶体管M2使用OS晶体管，可以使晶体管M2的泄漏电流为极小。由此，因为可以由晶体管M2长时间保持写入的数据，所以可以降低存储单元的刷新频率。此外，还可以不进行存储单元的刷新工作。此外，由于泄漏电流极小，因此可以将多值数据或模拟数据保持在存储单元1474中。存储单元1475至1477也是同样的。
另外，晶体管M3也可以是在沟道形成区域中包含硅的晶体管(以下有时称为Si晶体管)。Si晶体管的导电型可以是n沟道型或p沟道型。Si晶体管的场效应迁移率有时比OS晶体管高。因此，作为用作读出晶体管的晶体管M3，也可以使用Si晶体管。此外，通过将Si晶体管用于晶体管M3，可以层叠于晶体管M3上地设置晶体管M2，从而可以减少存储单元的占有面积，并可以实现存储装置的高集成化。
此外，晶体管M3也可以是OS晶体管。在将OS晶体管用于晶体管M2、M3时，在存储单元阵列1470中可以只使用n型晶体管构成电路。
另外，图29H示出3晶体管1电容器的增益单元型存储单元的一个例子。图29H所示的存储单元1478包括晶体管M4至M6及电容器CC。电容器CC可以适当地设置。存储单元1478与布线BIL、RWL、WWL、BGL及GNDL电连接。布线GNDL是供应低电平电位的布线。另外，也可以将存储单元1478电连接到布线RBL、WBL，而不与布线BIL电连接。
晶体管M4是包括背栅极的OS晶体管，该背栅极与布线BGL电连接。另外，也可以使晶体管M4的背栅极和栅极互相电连接。或者，晶体管M4也可以不包括背栅极。
另外，晶体管M5、M6各自可以是n沟道型Si晶体管或p沟道型Si晶体管。或者，晶体管M4至M6都是OS晶体管。在此情况下，可以在存储单元阵列1470中只使用n型晶体管构成电路。
在将上述实施方式所示的半导体装置用于存储单元1478时，作为晶体管M4可以使用晶体管200。通过作为晶体管M4使用OS晶体管，可以使晶体管M4的泄漏电流为极小。
注意，本实施方式所示的外围电路1411及存储单元阵列1470等的结构不局限于上述结构。也可以根据需要改变、去除或追加这些电路及连接到该电路的布线、电路元件等的配置或功能。
本实施方式可以与其他实施方式及其他实施例等所记载的结构适当地组合而实施。
(实施方式6)
在本实施方式中，参照图30说明安装有本发明的半导体装置的芯片1200的一个例子。在芯片1200上安装有多个电路(系统)。如此，在一个芯片上集成有多个电路(系统)的技术有时被称为系统芯片(System on Chip：SoC)。
如图30A所示，芯片1200包括中央处理器(CPU)1211、图形处理器(GPU)1212、一个或多个模拟运算部1213、一个或多个存储控制器1214、一个或多个接口1215、一个或多个网络电路1216等。
在芯片1200上设置有凸块(未图示)，该凸块如图30B所示那样与印刷线路板(PCB)1201的第一面连接。此外，在PCB1201的第一面的背面设置有多个凸块1202，该凸块1202与母板1203连接。
此外，也可以在母板1203上设置有DRAM1221、闪存1222等的存储装置。例如，可以将上述实施方式所示的DOSRAM应用于DRAM1221。此外，例如，可以将上述实施方式所示的NOSRAM应用于闪存1222。
CPU1211优选具有多个CPU核。此外，GPU1212优选具有多个GPU核。此外，CPU1211和GPU1212可以分别具有暂时储存数据的存储器。或者，也可以在芯片1200上设置有CPU1211和GPU1212共同使用的存储器。可以将上述NOSRAM或DOSRAM应用于该存储器。此外，GPU1212适合用于多个数据的并行计算，其可以用于图像处理或积和运算。通过作为GPU1212设置使用本发明的氧化物半导体的图像处理电路或积和运算电路，可以以低耗电量执行图像处理及积和运算。
此外，因为在同一芯片上设置有CPU1211和GPU1212，所以可以缩短CPU1211和GPU1212之间的布线，并可以以高速进行从CPU1211到GPU1212的数据传送、CPU1211及GPU1212所具有存储器之间的数据传送以及GPU1212中的运算结束之后的从GPU1212到CPU1211的运算结果传送。
模拟运算部1213具有模拟/数字(A/D)转换电路和数字/模拟(D/A)转换电路中的一方或双方。此外，也可以在模拟运算部1213中设置上述积和运算电路。
存储控制器1214具有用作DRAM1221的控制器的电路及用作闪存1222的接口的电路。
接口1215具有用来与如显示装置、扬声器、麦克风、影像拍摄装置、控制器等外部连接设备连接的接口电路。控制器包括鼠标、键盘、游戏机用控制器等。作为上述接口，可以使用通用串行总线(USB)、高清晰度多媒体接口(HDMI)(注册商标)等。
网络电路1216具有局域网(LAN)等网络电路。此外，还可以具有网络安全用电路。
上述电路(系统)可以经同一制造工序形成在芯片1200上。由此，即使芯片1200所需的电路个数增多，也不需要增加制造工序，可以以低成本制造芯片1200。
可以将包括设置有具有GPU1212的芯片1200的PCB1201、DRAM1221以及闪存1222的母板1203称为GPU模块1204。
GPU模块1204因具有使用SoC技术的芯片1200而可以减少其尺寸。此外，GPU模块1204因具有高图像处理能力而适合用于智能手机、平板终端、膝上型个人计算机、便携式(可携带)游戏机等便携式电子设备。此外，通过利用使用GPU1212的积和运算电路，可以执行深度神经网络(DNN)、卷积神经网络(CNN)、递归神经网络(RNN)、自动编码器、深度玻尔兹曼机(DBM)、深度置信网络(DBN)等方法，由此可以将芯片1200用作AI芯片，或者，可以将GPU模块用作AI系统模块。
本实施方式所示的结构可以与其他实施方式及其他实施例所示的结构适当地组合而实施。
(实施方式7)
在本实施方式中，说明使用上述实施方式所示的半导体装置的存储装置的应用例子。上述实施方式所示的半导体装置例如可以应用于各种电子设备(例如，信息终端、计算机、智能手机、电子书阅读器终端、数码相机(也包括摄像机)、录像再现装置、导航系统等)的存储装置。注意，在此，计算机包括平板电脑、笔记型计算机、台式计算机以及大型计算机诸如服务器系统。或者，上述实施方式所示的半导体装置应用于存储器卡(例如，SD卡)、USB存储器、SSD(固态硬盘)等各种可移动存储装置。图31示意性地示出可移动存储装置的几个结构例子。例如，上述实施方式所示的半导体装置加工为被封装的存储器芯片并用于各种存储装置或可移动存储器。
图31A是USB存储器的示意图。USB存储器1100包括外壳1101、盖子1102、USB连接器1103及衬底1104。衬底1104被容纳在外壳1101中。例如，衬底1104上安装有存储器芯片1105及控制器芯片1106。可以将上述实施方式所示的半导体装置组装于存储器芯片1105等。
图31B是SD卡的外观示意图，图31C是SD卡的内部结构的示意图。SD卡1110包括外壳1111、连接器1112及衬底1113。衬底1113被容纳在外壳1111中。例如，衬底1113上安装有存储器芯片1114及控制器芯片1115。通过在衬底1113的背面一侧也设置存储器芯片1114，可以增大SD卡1110的容量。此外，也可以将具有无线通信功能的无线芯片设置于衬底1113。由此，通过主机装置与SD卡1110之间的无线通信，可以进行存储器芯片1114的数据的读出及写入。可以将上述实施方式所示的半导体装置组装于存储器芯片1114等。
图31D是SSD的外观示意图，图31E是SSD的内部结构的示意图。SSD1150包括外壳1151、连接器1152及衬底1153。衬底1153被容纳在外壳1151中。例如，衬底1153上安装有存储器芯片1154、存储器芯片1155及控制器芯片1156。存储器芯片1155为控制器芯片1156的工作存储器，例如，可以使用DOSRAM芯片。通过在衬底1153的背面一侧也设置存储器芯片1154，可以增大SSD1150的容量。可以将上述实施方式所示的半导体装置组装于存储器芯片1154等。
本实施方式可以与其他实施方式及其他实施例等所记载的结构适当地组合而实施。
(实施方式8)
<电子设备>
本发明的一个方式的半导体装置可以应用于各种电子设备。图32示出使用本发明的一个方式的半导体装置的电子设备的具体例子。
图32A示出显示器830。显示器830包括显示部831、外壳832、扬声器833等。另外，也可以包括LED灯、操作键(包括电源开关或操作开关)、连接端子、各种传感器以及麦克风等。或者，也可以利用遥控操作机834对显示器830进行操作。
显示器830接收广播电波，可以用作电视装置。
作为显示器830能够接收的广播电波，可以举出地上波或从卫星发送的电波等。此外，作为广播电波，有模拟广播、数字广播等，还有影像及声音的广播或只有声音的广播等。例如，可以接收UHF频带(300MHz以上且3GHz以下)或者VHF频带(30MHz以上且300MHz以下)中的指定的频带发送的广播电波。例如，通过使用在多个频带中接收的多个数据，可以提高传输率，从而可以获得更多的信息。由此，可以将具有超过全高清的分辨率的影像显示在显示部831上。例如，可以显示具有4K-2K、8K-4K、16K-8K或更高的分辨率的影像。
另外，也可以采用如下结构：使用广播数据来生成显示在显示部831上的图像，该广播数据是利用通过因特网、LAN、Wi-Fi(注册商标)等计算机网络的数据传输技术而传输的。此时，显示器830也可以不包括调谐器。
另外，当显示器830与计算机连接时可以用作计算机用显示器。另外，与计算机连接的显示器830可以进行多人同时阅览，可以用于会议系统。另外，通过利用网络显示计算机信息并使显示器830与网络连接可以将显示器830用于电视会议系统。
另外，显示器830可以用作数字标牌。
例如，可以将本发明的一个方式的半导体装置用于显示部的驱动电路或图像处理部。通过将本发明的一个方式的半导体装置用于显示部的驱动电路或图像处理部，可以以低功耗进行高速的工作或信号处理。
另外，通过将使用了本发明的一个方式的半导体装置的AI系统用于显示器830的图像处理部，可以进行噪声去除处理、灰度转换处理、色调校正处理、亮度校正处理等图像处理。另外，可以执行如下处理：伴随分辨率的上变频(up-conversion)的像素间补充处理；以及伴随帧频的上变频的帧间补充等的处理。另外，灰度转换处理不仅只转换图像的灰度数，当增大灰度数时还进行灰度值的补充。此外，扩大动态范围的高动态范围(HDR)处理也包括在灰度转换处理中。
图32B所示的摄像机2940包括外壳2941、外壳2942、显示部2943、操作开关2944、镜头2945及连接部2946等。操作开关2944及镜头2945设置在外壳2941中，显示部2943设置在外壳2942中。另外，摄像机2940在外壳2941的内侧具有天线、电池等。而且，外壳2941和外壳2942由连接部2946连接，由连接部2946可以改变外壳2941和外壳2942之间的角度。可以根据外壳2942与外壳2941所形成的角度而改变显示在显示部2943中的图像的方向并切换图像的显示/非显示。
例如，可以将本发明的一个方式的半导体装置用于显示部的驱动电路或图像处理部。通过将本发明的一个方式的半导体装置用于显示部的驱动电路或图像处理部，可以以低功耗进行高速的工作或信号处理。
另外，通过将使用本发明的一个方式的半导体装置的AI系统用于摄像机2940的图像处理部，可以实现对应摄像机2940周围的环境的摄影。具体而言，可以以对应周围的亮度的最佳的曝光进行摄影。另外，当同时在逆光、室内、室外等亮度不同的情况下进行摄影时，可以进行高动态范围(HDR)摄影。
另外，AI系统可以学习摄影者的摄影时的习惯而对摄影进行辅助。具体而言，学习摄影者的手抖的习惯并在摄影时对应其进行校正，由此可以尽量地减少拍摄的图像中因手抖而导致的图像畸变。另外，当摄影时使用变焦距功能时可以以被摄像体一直位于图像的中心的方式控制镜头的方向等。
图32C所示的信息终端2910包括外壳2911、显示部2912、麦克风2917、扬声器部2914、照相机2913、外部连接部2916及操作开关2915等。显示部2912设置有使用柔性衬底的显示面板及触摸屏。另外，信息终端2910在外壳2911的内侧具有天线、电池等。信息终端2910例如可以被用作智能手机、移动电话、平板信息终端、平板电脑或电子书阅读器终端等。
例如，使用本发明的一个方式的半导体装置的存储装置可以长时间地保持上述信息终端2910的控制信息及控制程序等。
另外，通过将使用了本发明的一个方式的半导体装置的AI系统用于信息终端2910的图像处理部，可以进行噪声去除处理、灰度转换处理、色调校正处理、亮度校正处理等图像处理。另外，可以执行如下处理：伴随分辨率的上变频的像素间补充处理；以及伴随帧频的上变频的帧间补充等的处理。另外，灰度转换处理不仅只转换图像的灰度数，当增大灰度数时还进行灰度值的补充。此外，扩大动态范围的高动态范围(HDR)处理也包括在灰度转换处理中。
另外，AI系统学习使用者的习惯可以对信息终端2910的操作进行辅助。安装有AI系统的信息终端2910可以从使用者的手指的动作或视线等预测触摸输入。
图32D所示的膝上型个人计算机2920包括外壳2921、显示部2922、键盘2923及指向装置2924等。另外，膝上型个人计算机2920在外壳2921的内侧具有天线、电池等。
例如，使用本发明的一个方式的半导体装置的存储装置可以长时间地保持膝上型个人计算机2920的控制信息及控制程序等。
另外，通过将使用了本发明的一个方式的半导体装置的AI系统用于膝上型个人计算机2920的图像处理部，可以进行噪声去除处理、灰度转换处理、色调校正处理、亮度校正处理等图像处理。另外，可以执行如下处理：伴随分辨率的上变频的像素间补充处理；以及伴随帧频的上变频的帧间补充等的处理。另外，灰度转换处理不仅只转换图像的灰度数，当增大灰度数时还进行灰度值的补充。此外，扩大动态范围的高动态范围(HDR)处理也包括在灰度转换处理中。
另外，AI系统学习使用者的习惯，可以对膝上型个人计算机2920的操作进行辅助。安装有AI系统的膝上型个人计算机2920可以通过使用者的手指的动作以及视线等预测对显示部2922的触摸输入。另外，在文本的输入中，AI系统通过过去输入的文本信息、上下文或如照片等的图来预测输入，以辅助转换。由此，可以尽可能地减低输入错误及转换错误。
图32E是示出汽车的一个例子的外观图，图32F示出导航装置860。汽车2980包括车身2981、车轮2982、仪表盘2983及灯2984等。另外，汽车2980具有天线、电池等。导航装置860包括显示部861、操作按钮862及外部输入端子863。汽车2980与导航装置860可以分别独立，但是优选将导航装置860安装至汽车2980而能够联动地工作。
例如，使用本发明的一个方式的半导体装置的存储装置可以长期地保持汽车2980及导航装置860的控制信息及控制程序等。另外，通过将使用本发明的一个方式的半导体装置的AI系统用于汽车2980的控制装置等，AI系统可以学习驾驶者的驾驶技术和驾驶时的习惯，从而辅助驾驶者进行安全驾驶以及辅助高效利用汽油、电池等燃料的驾驶。为了辅助驾驶者进行安全驾驶，不仅需要学习驾驶者的驾驶技术和习惯，还要对汽车2980的速度及移动方法等汽车的举动以及导航装置860中保存的道路信息等进行综合学习，从而可以防止发生车道偏离以及撞到其它汽车、步行者或结构体等。具体而言，当前方有急转弯时，导航装置860将该道路信息发送至汽车2980，由此可以控制汽车2980的速度并辅助方向盘操作。
本实施方式可以与其他实施方式及实施例等所记载的结构适当地组合而实施。
[实施例1]
这里，说明将氮引入到氧化物半导体来减少该氧化物半导体的载流子浓度。具体而言，通过对在含氮的气氛下形成的氧化物半导体膜进行Hall效应测量，算出该氧化物半导体的载流子浓度。
以下，说明所制造的样品B1至样品B4。
首先，通过溅射法在石英衬底上以40nm的厚度形成氧化物半导体膜。氧化物半导体的成膜条件为如下：使用In：Ga：Zn＝3：1：2[原子数比]的In-Ga-Zn氧化物靶材；压力为0.7Pa；衬底与靶材间的距离为60nm；使用0.5kW的直流功率；衬底温度为200℃。注意，在样品B1中，氩气体流量为30sccm，氧气体流量为15sccm，在样品B2中，氩气体流量为30sccm，氧气体流量为10sccm，氮气体流量为5sccm，在样品B3中，氩气体流量为30sccm，氧气体流量为5sccm，氮气体流量为10sccm，在样品B4中，氩气体流量为30sccm，氮气体流量为15sccm。
接着，对样品B1至样品B4在含氮的气氛下以400℃的温度进行1小时的加热处理。接着，在含氧的气氛下以400℃的温度进行1小时的加热处理。
通过上述工序，制造了样品B1至样品B4。
对利用上述方法制造的样品B1至样品B4进行Hall效应测量，来算出氧化物半导体的载流子浓度。这里，利用Van der Pauw法进行Hall效应测量。注意，在Hall效应测量中，使用株式会社东阳特克尼卡制造的ResiTest。
图33示出对样品B1至样品B4进行Hall效应测量的结果。纵轴示出氧化物半导体的载流子浓度[cm-3]。从图33可知，样品B2及样品B3的载流子浓度低于样品B1。并且可知，样品B4的载流子浓度高于样品B1。由此，通过将适当量的氮引入到氧化物半导体，可以减少该氧化物半导体的载流子浓度。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[实施例2]
在此，说明引入氮的氧化物半导体的结构稳定性。具体而言，对在含氮的气氛下形成的氧化物半导体膜在从照射电子束之前直到电子束照射结束为止的范围内取得高分辨率截面TEM图像作为动态图像，并调查相对于电子的累积照射量的氧化物半导体膜的结构变化。
以下，说明所制造的样品C1至样品C3。
首先，通过溅射法在石英衬底上以40nm的厚度形成氧化物半导体膜。氧化物半导体的成膜条件为如下：使用In：Ga：Zn＝3：1：2[原子数比]的In-Ga-Zn氧化物靶材；压力为0.7Pa；衬底与靶材间的距离为60nm；使用0.5kW的直流功率；衬底温度为200℃。注意，在样品C1中，氩气体流量为30sccm，氧气体流量为15sccm，在样品C2中，氩气体流量为30sccm，氧气体流量为10sccm，氮气体流量为5sccm，在样品C3中，氩气体流量为30sccm，氮气体流量为15sccm。
通过上述工序，制造了样品C1至样品C3。
对通过上述方法制造的样品C1至样品C3从照射电子束之前直到照射电子束130秒钟为止取得高分辨率截面TEM图像作为动态图像。接着，将观察在所取得的动态图像中的高分辨率截面TEM图像变换为静态图像。对变换了的静态图像进行分析，评价相对于电子的累积照射量的氧化物半导体膜的结构变化。注意，使用日本电子株式会社制造的JEM-ARM200F进行电子束照射及高分辨率截面TEM图像的观察。电子束照射条件为如下：加速电压为200kV；电流密度为3.0×106e-/(nm2·s)。这里，电子(e-)的累积照射量被算出为电流密度与电子束的照射时间之积。
图34至图36示出相对于电子的累积照射量的样品C1至样品C3的高分辨率截面TEM图像。图34示出样品C1的高分辨率截面TEM图像，图35示出样品C2的高分辨率截面TEM图像，图36示出样品C3的高分辨率截面TEM图像。另外，在图34至图36中，每个附图中的A是照射电子束之前的高分辨率截面TEM图像，每个附图中的B是照射电子束40秒钟时的高分辨率截面TEM图像，每个附图中的C是照射电子束80秒钟时的高分辨率截面TEM图像，每个附图中的D是照射电子束120秒钟时的高分辨率截面TEM图像。就是说，在图34至图36中，关于电子(e-)的累积照射量，在每个附图的A中为0.0e-/nm2，在每个附图的B中为1.2×108e-/nm2，在每个附图的C中为2.4×108e-/nm2，在每个附图的D中为3.6×108e-/nm2。
由图34及图35可知，在样品C1及样品C2中，在电子的累积照射量直到3.6×108e-/nm2为止的范围内观察不到氧化物半导体膜的显著的结构变化。另一方面，在样品C3中，在电子的累积照射量为2.4×108e-/nm2时观察到氧化物半导体膜的结构变化(参照图36C)。并且，在电子的累积照射量为3.6×108e-/nm2时，观察到氧化物半导体膜的显著的结构变化(参照图36D)。因此可知，当对氧化物半导体引入适当量的氮时，不由电子显微镜观察时的电子束照射引起晶化或损伤结晶结构。
本实施例的至少一部分可以与本说明书所记载的其他实施方式或其他实施例适当地组合而实施。
[符号说明]
200：晶体管、203：导电体、205：导电体、205a：导电体、205b：导电体、210：绝缘体、212：绝缘体、214：绝缘体、216：绝缘体、220：绝缘体、222：绝缘体、224：绝缘体、230：氧化物、230a：氧化物、230b：氧化物、230c：氧化物、230C：氧化膜、235：氧化物、235a：氧化物、235b：氧化物、240：导电体、240a：导电体、240A：导电体、240b：导电体、245：绝缘体、245a：绝缘体、245b：绝缘体、246：导电体、246a：导电体、246b：导电体、250：绝缘体、250A：绝缘膜、260：导电体、260a：导电体、260A：导电膜、260b：导电体、260B：导电膜、270：绝缘体、274：绝缘体、274A：绝缘膜、276：绝缘体、276a：绝缘体、276b：绝缘体、280：绝缘体、280A：绝缘膜、282：绝缘体、283：绝缘体、284：绝缘体、290：伪栅极。

Claims (14)

1.一种半导体材料，其为包含多种金属元素和氮的氧化物，
其中，所述多种金属元素是铟、元素M及锌，
所述元素M为铝、镓、钇或锡，
并且，所述氮与所述多种金属元素之一的原子键合。
2.根据权利要求1所述的半导体材料，
其中所述氧化物的载流子浓度低于5×1017cm-3。
3.根据权利要求1或2所述的半导体材料，
其中所述氧化物中的所述氮的原子数比低于1.2atomic％。
4.根据权利要求1所述的半导体材料，
其中所述氧化物包含铈。
5.一种包括晶体管的半导体装置，
其中，所述晶体管包括：
氧化物；
所述氧化物上的第一绝缘体；以及
所述第一绝缘体上的导电体，
所述氧化物包含多种金属元素和氮，
所述多种金属元素是铟、元素M及锌，
所述元素M为铝、镓、钇或锡，
并且，所述氮与所述多种金属元素之一的原子键合。
6.根据权利要求5所述的半导体装置，
其中所述氧化物的载流子浓度低于5×1017cm-3。
7.根据权利要求5或6所述的半导体装置，
其中所述氧化物中的所述氮的原子数比低于1.2atomic％。
8.一种包括晶体管的半导体装置，
其中，所述晶体管包括第一氧化物、第二氧化物、第一导电体、第二导电体、第三导电体、第一绝缘体以及第二绝缘体，
所述第一氧化物具有第一区域、第二区域及与所述第一区域和所述第二区域接触的第三区域，
所述第一区域与所述第一导电体重叠，
所述第二区域与所述第二导电体重叠，
所述第三区域具有隔着所述第一绝缘体及所述第二氧化物与所述第三导电体重叠的区域，
所述第二绝缘体具有使所述第一导电体的侧面、所述第二导电体的侧面及所述第三区域露出的开口，
所述第三导电体隔着所述第二氧化物及所述第一绝缘体配置在所述开口内，
所述第一氧化物包含多种金属元素和氮，
所述多种金属元素是铟、元素M及锌，
所述元素M为铝、镓、钇或锡，
并且，所述氮与所述多种金属元素之一的原子键合。
9.一种包括晶体管的半导体装置，
其中，所述晶体管包括第一氧化物、第二氧化物、第一导电体、第二导电体、第三导电体、第一绝缘体、第二绝缘体以及第三绝缘体，
所述第一氧化物具有第一区域、第二区域及与所述第一区域和所述第二区域接触的第三区域，
所述第一区域与所述第一导电体重叠，
所述第二区域与所述第二导电体重叠，
所述第三区域具有隔着所述第一绝缘体及所述第二氧化物与所述第三导电体重叠的区域，
所述第二绝缘体隔着所述第三绝缘体与所述第一导电体及所述第二导电体重叠，且具有使所述第一导电体的侧面、所述第二导电体的侧面及所述第三区域露出的开口，
所述第三导电体隔着所述第三绝缘体、所述第二氧化物及所述第一绝缘体配置在所述开口内，
所述第一氧化物包含多种金属元素和氮，
所述多种金属元素是铟、元素M及锌，
所述元素M为铝、镓、钇或锡，
并且，所述氮与所述多种金属元素之一的原子键合。
10.根据权利要求8或9所述的半导体装置，
其中所述第一氧化物包含铈。
11.一种包括晶体管的半导体装置，
其中，所述晶体管包括第一氧化物、第二氧化物、第三氧化物、第四氧化物、第一导电体、第二导电体、第三导电体、第一绝缘体以及第二绝缘体，
所述第一氧化物具有第一区域、第二区域及与所述第一区域和所述第二区域接触的第三区域，
所述第一区域隔着所述第三氧化物与所述第一导电体重叠，
所述第二区域隔着所述第四氧化物与所述第二导电体重叠，
所述第三区域具有隔着所述第一绝缘体及所述第二氧化物与所述第三导电体重叠的区域，
所述第二绝缘体具有使所述第三区域露出的开口，
所述开口的侧面和所述第一导电体或所述第二导电体的侧面在同一平面上，
所述第三导电体隔着所述第二氧化物及所述第一绝缘体配置在所述开口内，
所述第一氧化物包含多种金属元素和氮，
所述多种金属元素是铟、元素M及锌，
所述元素M为铝、镓、钇或锡，
并且，所述氮与所述多种金属元素之一的原子键合。
12.一种包括晶体管的半导体装置，
其中，所述晶体管包括第一氧化物、第二氧化物、第三氧化物、第四氧化物、第一导电体、第二导电体、第三导电体、第一绝缘体、第二绝缘体以及第三绝缘体，
所述第一氧化物具有第一区域、第二区域及与所述第一区域和所述第二区域接触的第三区域，
所述第一区域隔着所述第三氧化物与所述第一导电体重叠，
所述第二区域隔着所述第四氧化物与所述第二导电体重叠，
所述第三区域具有隔着所述第一绝缘体及所述第二氧化物与所述第三导电体重叠的区域，
所述第二绝缘体隔着所述第三绝缘体与所述第一导电体及所述第二导电体重叠，且具有使所述第一导电体的侧面、所述第二导电体的侧面及所述第三区域露出的开口，
所述第三导电体隔着所述第三绝缘体、所述第二氧化物及所述第一绝缘体配置在所述开口内，
所述第一氧化物包含多种金属元素和氮，
所述多种金属元素是铟、元素M及锌，
所述元素M为铝、镓、钇或锡，
并且，所述氮与所述多种金属元素之一的原子键合。
13.根据权利要求11或12所述的半导体装置，
其中所述第三氧化物及所述第四氧化物中的铈的含量多于所述第一氧化物。
14.根据权利要求8、9、11或12所述的半导体装置，
其中所述第一氧化物的载流子浓度低于5×1017cm-3。
CN201880075796.3A 2017-11-24 2018-11-15 半导体材料及半导体装置 Active CN111373515B (zh)

Applications Claiming Priority (11)

Application Number Priority Date Filing Date Title
JP2017225439 2017-11-24
JP2017-225439 2017-11-24
JP2017231532 2017-12-01
JP2017231457 2017-12-01
JP2017-231457 2017-12-01
JP2017231531 2017-12-01
JP2017-231456 2017-12-01
JP2017-231532 2017-12-01
JP2017231456 2017-12-01
JP2017-231531 2017-12-01
PCT/IB2018/058981 WO2019102314A1 (ja) 2017-11-24 2018-11-15 半導体材料、および半導体装置

Publications (2)

Publication Number Publication Date
CN111373515A CN111373515A (zh) 2020-07-03
CN111373515B true CN111373515B (zh) 2024-03-05

Family

ID=66631919

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880075796.3A Active CN111373515B (zh) 2017-11-24 2018-11-15 半导体材料及半导体装置

Country Status (4)

Country Link
US (1) US11610997B2 (zh)
JP (2) JP7190443B2 (zh)
CN (1) CN111373515B (zh)
WO (1) WO2019102314A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11133420B2 (en) * 2017-12-27 2021-09-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
JPWO2021064511A1 (zh) * 2019-10-04 2021-04-08

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891182A (zh) * 2011-07-22 2013-01-23 株式会社半导体能源研究所 半导体装置
JP2014056945A (ja) * 2012-09-12 2014-03-27 Idemitsu Kosan Co Ltd アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
CN103915347A (zh) * 2013-01-08 2014-07-09 国际商业机器公司 薄膜晶体管及其形成方法
JP2017034051A (ja) * 2015-07-31 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009018509A1 (en) * 2007-08-02 2009-02-05 Applied Materials, Inc. Thin film transistors using thin film semiconductor materials
JP5387248B2 (ja) 2009-09-07 2014-01-15 住友電気工業株式会社 半導体酸化物薄膜
US20120001179A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5763474B2 (ja) 2010-08-27 2015-08-12 株式会社半導体エネルギー研究所 光センサ
TWI555205B (zh) 2010-11-05 2016-10-21 半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
US8916867B2 (en) 2011-01-20 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor element and semiconductor device
US8916424B2 (en) 2012-02-07 2014-12-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2015018959A (ja) 2013-07-11 2015-01-29 出光興産株式会社 酸化物半導体及び酸化物半導体膜の製造方法
JP2015119174A (ja) 2013-11-15 2015-06-25 株式会社半導体エネルギー研究所 半導体装置及び表示装置
JP6402017B2 (ja) 2013-12-26 2018-10-10 株式会社半導体エネルギー研究所 半導体装置
WO2016046685A1 (en) 2014-09-26 2016-03-31 Semiconductor Energy Laboratory Co., Ltd. Imaging device
TWI718125B (zh) 2015-03-03 2021-02-11 日商半導體能源研究所股份有限公司 半導體裝置及其製造方法
US9917209B2 (en) 2015-07-03 2018-03-13 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device including step of forming trench over semiconductor
CN106435490B (zh) 2015-08-06 2018-11-30 清华大学 溅射靶及氧化物半导体膜以及其制备方法
WO2017055971A1 (en) * 2015-10-01 2017-04-06 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP6970511B2 (ja) * 2016-02-12 2021-11-24 株式会社半導体エネルギー研究所 トランジスタ
KR20240027878A (ko) * 2016-03-22 2024-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 및 상기 반도체 장치를 포함하는 표시 장치
CN111316448A (zh) * 2017-11-09 2020-06-19 株式会社半导体能源研究所 半导体装置及半导体装置的制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102891182A (zh) * 2011-07-22 2013-01-23 株式会社半导体能源研究所 半导体装置
JP2014056945A (ja) * 2012-09-12 2014-03-27 Idemitsu Kosan Co Ltd アモルファス酸化物薄膜及びその製造方法、並びにそれを用いた薄膜トランジスタ
CN103915347A (zh) * 2013-01-08 2014-07-09 国际商业机器公司 薄膜晶体管及其形成方法
JP2017034051A (ja) * 2015-07-31 2017-02-09 株式会社半導体エネルギー研究所 半導体装置、モジュールおよび電子機器

Also Published As

Publication number Publication date
US20210119052A1 (en) 2021-04-22
JP7190443B2 (ja) 2022-12-15
CN111373515A (zh) 2020-07-03
JPWO2019102314A1 (ja) 2020-11-26
WO2019102314A1 (ja) 2019-05-31
US11610997B2 (en) 2023-03-21
JP7493576B2 (ja) 2024-05-31
JP2023014361A (ja) 2023-01-26

Similar Documents

Publication Publication Date Title
JPWO2020003047A1 (ja) 半導体装置、および半導体装置の作製方法
JP7472340B2 (ja) トランジスタ
JP7493576B2 (ja) トランジスタ
JP2023060332A (ja) 半導体装置
JPWO2019111096A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019145819A1 (ja) 半導体装置
JPWO2019197946A1 (ja) 半導体装置、および半導体装置の作製方法
WO2020074999A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019224656A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2019186331A1 (ja) 半導体装置
JPWO2019220266A1 (ja) 半導体装置、および半導体装置の作製方法
JP7462712B2 (ja) 半導体装置
JPWO2020053697A1 (ja) 半導体装置、および半導体装置の作製方法
JPWO2020115595A1 (ja) 半導体装置、および半導体装置の作製方法
JP2023026488A (ja) 半導体装置
JPWO2019162807A1 (ja) 半導体装置、および半導体装置の作製方法
WO2021053450A1 (ja) 半導体装置
JPWO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
JP7046692B2 (ja) 半導体装置
WO2019111095A1 (ja) 半導体材料、および半導体装置
WO2023042022A1 (ja) 半導体装置、記憶装置
JP7287970B2 (ja) 半導体装置、および半導体装置の作製方法
WO2020075022A1 (ja) トランジスタ、半導体装置、および電子機器
JP2019087713A (ja) 半導体装置、および半導体装置の作製方法
JPWO2019207411A1 (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant