JP7472340B2 - トランジスタ - Google Patents

トランジスタ Download PDF

Info

Publication number
JP7472340B2
JP7472340B2 JP2023020070A JP2023020070A JP7472340B2 JP 7472340 B2 JP7472340 B2 JP 7472340B2 JP 2023020070 A JP2023020070 A JP 2023020070A JP 2023020070 A JP2023020070 A JP 2023020070A JP 7472340 B2 JP7472340 B2 JP 7472340B2
Authority
JP
Japan
Prior art keywords
oxide
insulator
transistor
conductor
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023020070A
Other languages
English (en)
Other versions
JP2023053264A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2023053264A publication Critical patent/JP2023053264A/ja
Application granted granted Critical
Publication of JP7472340B2 publication Critical patent/JP7472340B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01G—COMPOUNDS CONTAINING METALS NOT COVERED BY SUBCLASSES C01D OR C01F
    • C01G15/00—Compounds of gallium, indium or thallium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
    • H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/70—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates the floating gate being an electrode shared by two or more components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H01L27/1207—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI combined with devices in contact with the semiconductor body, i.e. bulk/SOI hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Description

本発明の一態様は、金属酸化物、及び金属酸化物を有するトランジスタに関する。または、本発明の一態様は、半導体装置、半導体ウエハ、モジュール、および電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。
酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ）構造が見出されている（非特許文献１及び非特許文献２参照）。
非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてトランジスタを作製する技術が開示されている。
また、１９８０年代の後半には、トランジスタのチャネル形成領域として、エネルギーバンド幅の大なる層と、エネルギーバンド幅の小なる半導体の層と、が量子論的に相互作用する多層構成の技術が開示されている（特許文献１参照）。
特許文献１では、トランジスタのチャネル形成領域に半導体層－絶縁体層－半導体層の繰り返しの多層構造からなるスーパーラティス（超格子）構造が設けられており、各層は、当該層の面がキャリアの移動方向に沿うように積層されている。
特開昭６３－９４６８０号公報
Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１２， ｖｏｌｕｍｅ ４３， ｉｓｓｕｅ １， ｐｐ．１８３－１８６ Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"， ２０１４， ｖｏｌｕｍｅ ５３， Ｎｕｍｂｅｒ ４Ｓ， ｐｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０
本発明の一態様は、新規の金属酸化物を提供することを課題の一つとする。また、本発明の一態様は、新規のトランジスタを提供することを課題の一つとする。また、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。また、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。また、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。
また、本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。また、本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。また、本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、結晶性の金属酸化物であって、結晶性の金属酸化物は、第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層、及び第２の層によって、結晶格子が形成され、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介してキャリアが伝送される。
また、本発明の他の一態様は、結晶性の金属酸化物であって、結晶性の金属酸化物は、第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層、及び第２の層のそれぞれは、結晶性の金属酸化物の被形成面に対して概略平行に配置され、第１の層、及び第２の層によって、結晶格子が形成され、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介してキャリアが伝送される。
また、本発明の他の一態様は、結晶性の金属酸化物であって、結晶性の金属酸化物は、第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、及びＳｎの中から選ばれた一または複数）と、Ｚｎと、を有し、第２の層は、Ｉｎを有し、第１の層、及び第２の層のそれぞれは、結晶性の金属酸化物の被形成面に対して概略平行に配置され、第１の層、及び第２の層によって、結晶格子が形成され、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介してキャリアが伝送される。
また、本発明の他の一態様は、結晶性の金属酸化物であって、結晶性の金属酸化物は、第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層、及び第２の層のそれぞれは、結晶性の金属酸化物の被形成面に対して概略垂直に配置され、第１の層、及び第２の層によって、結晶格子が形成され、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介してキャリアが伝送される。
また、本発明の他の一態様は、結晶性の金属酸化物であって、結晶性の金属酸化物は、第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、及びＳｎの中から選ばれた一または複数）と、Ｚｎと、を有し、第２の層は、Ｉｎを有し、第１の層、及び第２の層のそれぞれは、結晶性の金属酸化物の被形成面に対して概略垂直に配置され、第１の層、及び第２の層によって、結晶格子が形成され、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介してキャリアが伝送される。
上記結晶性の金属酸化物において、第１の層と、第２の層との間の距離は１ｎｍ以下であることが好ましい。また、上記結晶性の金属酸化物において、結晶性の金属酸化物をｃ軸方向からＴＥＭ観察した際に、結晶性の金属酸化物は、六角形の格子点を有することが好ましい。
また、本発明の他の一態様は、結晶性の金属酸化物と、ゲート、ソース、及びドレインと、を有するトランジスタであって、結晶性の金属酸化物は、第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層、及び第２の層は、それぞれ当該トランジスタのチャネル長方向に対して概略平行に配置され、第１の層、及び第２の層によって、結晶格子が形成され、ゲートに電圧を印加し、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介して、ソースからドレインにキャリアが伝送される。
また、本発明の他の一態様は、結晶性の金属酸化物と、ゲート、ソース、及びドレインと、を有するトランジスタであって、結晶性の金属酸化物は、第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層、及び第２の層のそれぞれは、結晶性の金属酸化物の被形成面に対して概略平行に配置され、第１の層、及び第２の層によって、結晶格子が形成され、ゲートに電圧を印加し、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介して、ソースからドレインにキャリアが伝送される。
また、本発明の他の一態様は、結晶性の金属酸化物と、ゲート、ソース、及びドレインと、を有するトランジスタであって、結晶性の金属酸化物は、第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層、及び第２の層のそれぞれは、結晶性の金属酸化物の被形成面に対して概略垂直に配置され、第１の層、及び第２の層によって、結晶格子が形成され、ゲートに電圧を印加し、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介して、ソースからドレインにキャリアが伝送される。
また、本発明の他の一態様は、結晶性の金属酸化物と、ゲート、ソース、及びドレインと、を有するトランジスタであって、結晶性の金属酸化物は、第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物と、第２の金属酸化物上の第３の金属酸化物と、を有し、第１の金属酸化物、第２の金属酸化物、及び第３の金属酸化物は、それぞれ第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第１の層、及び第２の層は、それぞれ当該トランジスタのチャネル長方向に対して概略平行に配置され、第１の層、及び第２の層によって、結晶格子が形成され、ゲートに電圧を印加し、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介して、ソースからドレインにキャリアが伝送される。
また、本発明の他の一態様は、結晶性の金属酸化物と、ゲート、ソース、及びドレインと、を有するトランジスタであって、結晶性の金属酸化物は、第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物と、第２の金属酸化物上の第３の金属酸化物と、を有し、第１の金属酸化物、第２の金属酸化物、及び第３の金属酸化物は、それぞれ第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第２の金属酸化物が有する第１の層、及び第２の金属酸化物が有する第２の層のそれぞれは、第２の金属酸化物の被形成面に対して概略平行に配置され、第１の層、及び第２の層によって、結晶格子が形成され、ゲートに電圧を印加し、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介して、ソースからドレインにキャリアが伝送される。
上記トランジスタにおいて、トランジスタのチャネル幅方向において、第３の金属酸化物は、第２の金属酸化物の上面、及び側面を覆い、ゲートは、第２の金属酸化物の上面、及び側面を覆い、第２の金属酸化物の側面において、第３の金属酸化物のｃ軸方向と、第２の金属酸化物のｃ軸方向とは異なる、ことが好ましい。
また、本発明の他の一態様は、結晶性の金属酸化物と、ゲート、ソース、及びドレインと、を有するトランジスタであって、結晶性の金属酸化物は、第１の金属酸化物と、第１の金属酸化物上の第２の金属酸化物と、第２の金属酸化物上の第３の金属酸化物と、を有し、第１の金属酸化物、第２の金属酸化物、及び第３の金属酸化物は、それぞれ第１の層と、第２の層とを、有し、第１の層は、第２の層よりもバンドギャップが広く、第２の金属酸化物が有する第１の層、及び第２の金属酸化物が有する第２の層のそれぞれは、第２の金属酸化物の被形成面に対して概略垂直に配置され、第１の層、及び第２の層によって、結晶格子が形成され、ゲートに電圧を印加し、結晶性の金属酸化物にキャリアを励起させた場合において、第２の層を介して、ソースからドレインにキャリアが伝送される。
上記トランジスタにおいて、ゲートにおいて、第２の金属酸化物と重畳しない第１の領域の底面は、第２の金属酸化物の底面より位置が低く、ゲートにおいて、第１の領域と第２の金属酸化物を挟んで対向して位置する第２の領域の底面は、第２の金属酸化物の底面より位置が低い、ことが好ましい。
また、上記トランジスタにおいて、第１の金属酸化物の下に、第２の金属酸化物とゲートが重なる領域の少なくとも一部に重畳して、第２のゲートを有することが好ましい。
また、上記トランジスタにおいて、トランジスタのチャネル長、及びチャネル幅のいずれか一方または双方は、１００ｎｍ以下の領域を有することが好ましい。
また、上記トランジスタにおいて、第１の層は、元素Ｍ（ＭはＡｌ、Ｇａ、Ｙ、及びＳｎの中から選ばれた一または複数）と、Ｚｎと、を有し、第２の層は、Ｉｎを有することが好ましい。
本発明の一態様により、新規の金属酸化物を提供することができる。また、本発明の一態様により、新規のトランジスタを提供することができる。また、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。また、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。また、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。
また、本発明の一態様により、長期間においてデータの保持が可能な半導体装置を提供することができる。また、本発明の一態様により、情報の書き込み速度が速い半導体装置を提供することができる。また、本発明の一態様により、消費電力を抑えることができる半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係るトランジスタの断面図およびバンドダイアグラムを説明する図、ならびに、本発明の一態様に係る金属酸化物が有する結晶を説明する図および当該結晶の伝導帯下端のエネルギーを説明する図。 金属酸化物の結晶の層構造、および金属酸化物の原子の格子振動とキャリアの伝送を説明する図。 金属酸化物の原子の格子振動とキャリアの伝送を説明する図。 本発明の一態様に係るトランジスタの斜視図。 本発明の一態様に係るトランジスタの断面図および、本発明の一態様に係る金属酸化物が有する結晶を説明する図。 本発明の一態様に係るトランジスタの断面図。 本発明の一態様に係るトランジスタの斜視図。 本発明の一態様に係るトランジスタの断面図。 本発明の一態様に係るトランジスタの斜視図。 本発明の一態様に係るトランジスタの断面図およびバンドダイアグラムを説明する図、ならびに、本発明の一態様に係る金属酸化物が有する結晶を説明する図。 本発明の一態様に係る半導体装置の上面図および断面図。 本発明の一態様に係る半導体装置の断面図。 ＣＡＡＣ－ＯＳの断面ＴＥＭ像、ならびに平面ＴＥＭ像およびその画像解析像。 酸化物半導体の断面ＴＥＭ像および局所的なフーリエ変換像。 本発明の一態様に係る半導体装置の上面図および断面図。 本発明の一態様に係る半導体装置の上面図および断面図。 本発明の一態様に係る半導体装置の上面図および断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成例を示すブロック図、および模式図。 本発明の一態様に係る記憶装置の構成例を示す回路図。 本発明の一態様に係る半導体装置の模式図。 本発明の一態様に係る記憶装置の模式図。 本発明の一態様に係る電子機器を示す図。 本発明の実施例に係る断面ＴＥＭ像。 本発明の実施例に係る断面ＴＥＭ像。 実施例に係る試料の断面ＴＥＭ像、およびＥＤＸ線分析を説明する図。 トランジスタのＶＧ－ＩＤ特性の温度依存性を説明する図。 動作周波数の算出方法を説明する図。 動作周波数の算出結果を示す図。 動作周波数の算出結果を示す図。 本発明の一態様における酸化物半導体のキャリア濃度、およびＨａｌｌ移動度を説明する図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に開示されているものとする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）とドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトランジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値に定まらない場合がある。そのため、本明細書等では、チャネル幅は、チャネル形成領域における、いずれか一の値、最大値、最小値または平均値とする。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジスタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書等では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書等では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体の欠陥準位密度が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第１族元素、第２族元素、第１３族元素、第１５族元素などがある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が－１０度以上１０度以下の角度で配置されている状態をいう。したがって、－５度以上５度以下の場合も含まれる。また、「概略平行」とは、二つの直線が－３０度以上３０度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が８０度以上１００度以下の角度で配置されている状態をいう。したがって、８５度以上９５度以下の場合も含まれる。また、「概略垂直」とは、二つの直線が６０度以上１２０度以下の角度で配置されている状態をいう。
なお、本明細書等において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜が導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりの電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下、または１２５℃において１×１０－１６Ａ以下であることをいう。
（実施の形態１）
本実施の形態では、本発明の一態様である金属酸化物、および当該金属酸化物を有するトランジスタついて、図１乃至図１０を用いて説明する。
＜トランジスタの構成例＞
図１（Ａ）は、本発明の一態様に係るトランジスタ１０のチャネル長方向の断面図である。
図１（Ａ）に示すように、トランジスタ１０は、基板（図示せず。）の上に配置された酸化物２３０と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０と、を有する。また、酸化物２３０は、トランジスタ１０のチャネルが形成される領域（以下、チャネル形成領域ともいう。）として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、を有する。絶縁体２５０は、ゲート絶縁膜として機能する。また、導電体２６０は、ゲート電極として機能する。
また、図１（Ｂ）は、図１（Ａ）に示すトランジスタにおいて、Ｘ１－Ｘ２で示す一点鎖線上におけるバンドダイアグラムのモデルである。図１（Ｂ）では、ｋ空間を無視している。なお、図１（Ｂ）には、ゲートとソースとの間に電圧を印加しない状態を示す。導電体２６０に位置する実線は、導電体２６０のフェルミ面の位置を示す。また、絶縁体２５０に位置する実線は、絶縁体２５０の伝導帯下端の位置を示す。また、酸化物２３０に位置する実線は、酸化物２３０の伝導帯下端の位置を示す。
トランジスタ１０は、ゲートに印加する電位によって、チャネル部の抵抗を制御することができる。すなわち、ゲートに印加する電位によって、ソースとドレインとの間の導通（トランジスタがオン状態）・非導通（トランジスタがオフ状態）を制御することができる。
トランジスタ１０は、チャネル形成領域を含む酸化物２３０に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。酸化物半導体は、シリコンなどからなる半導体と比較して、トランジスタのスイッチング特性が良好で、極めて小さいオフ電流が得られるため、好ましい。
また、チャネル形成領域に酸化物半導体を用いたトランジスタは、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタに用いることができる。
また、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネル形成領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、チャネル形成領域中の酸素欠損はできる限り低減されていることが好ましい。例えば、絶縁体２５０などを介して酸化物２３０に酸素を供給し、酸素欠損を補填すればよい。これにより、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
また、酸化物２３０には、キャリア密度の低い金属酸化物を用いることが好ましい。高純度真性または実質的に高純度真性である金属酸化物は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である金属酸化物は、欠陥準位密度が低いため、トラップ準位密度も低くなる場合がある。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、または錫（Ｓｎ）を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物を用いてもよい。
また、酸化物２３０上に接するように、ソース電極やドレイン電極として機能する導電膜を設けてもよい。このとき、当該導電膜に含まれる元素が、酸化物２３０の酸素を吸収する機能を有する場合、酸化物２３０と当該導電膜の間、または酸化物２３０の表面近傍に、部分的に低抵抗領域が形成される場合がある。この場合、当該低抵抗領域には、酸素欠損に入り込んだ不純物（水素、窒素、金属元素等）がドナーとして機能し、キャリア密度が増加する場合がある。また、当該低抵抗領域の少なくとも一部は、ソース領域またはドレイン領域として機能する領域２３１に含まれる。
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）および非晶質酸化物半導体などがある。
トランジスタのチャネル形成領域には、当該トランジスタのオン電流が高くなる金属酸化物を用いることが好ましい。当該トランジスタのオン電流を高くするには、当該トランジスタに用いる金属酸化物の移動度を高くするとよい。金属酸化物の移動度を高くするには、キャリアの伝送を向上させる、または、キャリアの伝送に影響を与える散乱源を低減する必要がある。
そこで、チャネル形成領域を含む酸化物２３０に、結晶性の金属酸化物を用いることが好ましい。また、金属酸化物が有する結晶は、第１の層と、第２の層とを有し、当該第１の層、および当該第２の層が交互に積層された結晶構造であることが好ましい。また、当該第１の層は、当該第２の層よりもバンドギャップが広いことが好ましい。なお、本明細書等では、第１の層は、第２の層よりもバンドギャップが広いことを、第１の層はワイドギャップを有する、と表記する場合がある。また、第２の層は、第１の層よりもバンドギャップが狭いことを、第２の層はナローギャップを有する、と表現する場合がある。つまり、結晶性の金属酸化物は、ナローギャップを有する第２の層が、ワイドギャップを有する第１の層に挟まれた結晶を有することが好ましい。
酸化物２３０が有する第１の層と第２の層は、それぞれ、トランジスタ１０のチャネル長方向に対して概略平行に配置される。また、酸化物２３０が有する第１の層と第２の層の伸長方向が、それぞれ、トランジスタ１０のチャネル長方向に対して概略平行である、ということもできる。また、酸化物２３０が有する第１の層と第２の層のそれぞれは、酸化物２３０の被形成面に対して概略平行に配置されることが好ましい。
結晶性の金属酸化物として、例えば、単結晶酸化物半導体、ＣＡＡＣ－ＯＳが挙げられる。結晶性の金属酸化物は、キャリアの伝送を向上させることができる。したがって、当該金属酸化物の移動度が高くなり、当該金属酸化物を用いたトランジスタのオン電流が高くなり、当該トランジスタの電気特性を向上させることができる。
［キャリア伝送モデル］
以下では、結晶性の金属酸化物におけるキャリア伝送モデルについて、説明する。ここでは、結晶性の金属酸化物の例として、ＣＡＡＣ－ＯＳを挙げる。また、当該金属酸化物は、インジウム、元素Ｍ、亜鉛、および酸素から構成された金属酸化物（Ｉｎ－Ｍ－Ｚｎ酸化物ともいう。）とする。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶（最大径が１０ｎｍ未満である結晶領域）が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ＣＡＡＣ－ＯＳをｃ軸方向から見た場合、ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
なお、結晶性の金属酸化物における六角形状は、当該金属酸化物のｃ軸方向からの透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像で、確認することができる。
図１（Ａ）に示す酸化物２３０の領域５１の拡大図を、図１（Ｃ）に示す。ここで、酸化物２３０は、ＣＡＡＣ構造を有するＩｎ－Ｍ－Ｚｎ酸化物とする。また、元素Ｍは、Ｇａとし、酸化物２３０の組成は、Ｉｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］とする。また、図１（Ｃ）において、ＣＡＡＣ構造を有するＩｎ－Ｍ－Ｚｎ酸化物のｃ軸（ｃ－ａｘｉｓ）方向は、紙面の上下方向であり、ａ－ｂ面方向は、紙面の左右方向および法線方向である。なお、図１（Ｃ）では、酸化物２３０として、組成がＩｎ：Ｍ：Ｚｎ＝１：１：１［原子数比］の、ＣＡＡＣ構造を有するＩｎ－Ｍ－Ｚｎ酸化物を示したが、これに限られない。酸化物２３０は、結晶性の金属酸化物であればよく、例えば、組成式がＩｎ（１＋α）Ｍ（１－α）Ｏ３（ＺｎＯ）ｍ（αは０以上１以下の実数、ｍは０以上の実数）で表され、ＣＡＡＣ構造または単結晶構造を有するＩｎ－Ｍ－Ｚｎ酸化物でもよい。
図１（Ｃ）に示すように、ＣＡＡＣ構造を有するＩｎ－Ｍ－Ｚｎ酸化物は、インジウム、および酸素を有する層（以下、ＩｎＯ層）と、元素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）Ｏ層）とが積層した、層状の結晶構造（層状結晶、層状構造ともいう。）を有する傾向がある。なお、本明細書等では、（Ｍ，Ｚｎ）Ｏ層は、ＩｎＯ層と、当該ＩｎＯ層とｃ軸方向に隣り合うＩｎＯ層との間に位置し、元素Ｍ、亜鉛、および酸素を有する層のことを指す。また、インジウムと、元素Ｍおよび亜鉛と、は、互いに置換可能であるため、インジウムの一部が、（Ｍ，Ｚｎ）Ｏ層に含まれている場合がある。また、元素Ｍの一部、または亜鉛の一部が、ＩｎＯ層に含まれている場合がある。
なお、本明細書等では、第１の層、および第２の層が交互に積層された構造を結晶構造とし、当該結晶構造の単位胞を、ある空間群で表すことができる場合、当該積層された構造を、結晶格子と呼ぶ場合がある。例えば、ＣＡＡＣ構造を有するＩｎ－Ｍ－Ｚｎ酸化物の場合、第１の層は（Ｍ，Ｚｎ）Ｏ層であり、第２の層はＩｎＯ層である。また、結晶格子は、２の層で形成されなくてもよく、３以上の層で形成されていてもよい。
また、第１の層と、第２の層との間の距離が大きくなるほど、第１の層と、第２の層との相互作用が弱くなり、結晶格子は構造的に不安定となる。よって、当該距離は、結晶格子を構成する原子間の距離に近いことが好ましい。例えば、第１の層と、第２の層との間の距離は、１ｎｍ以下が好ましく、０．７ｎｍ以下がより好ましく、０．５ｎｍ以下がさらに好ましい。こうすることで、第１の層、および第２の層によって形成される結晶格子が構造的に安定になる。
また、図１（Ｃ）に示すように、ＣＡＡＣ－ＯＳが有する結晶のｃ軸は、酸化物２３０の被形成面または膜表面に対する法線方向に配向する。したがって、トランジスタ１０の断面図において、ＣＡＡＣ－ＯＳが有する結晶のｃ軸の向きは、紙面の上下方向となる。また、ＣＡＡＣ－ＯＳが有する結晶のａ－ｂ面は、酸化物２３０の被形成面または膜表面と概略平行となる。つまり、ＩｎＯ層、および（Ｍ，Ｚｎ）Ｏ層のそれぞれは、酸化物２３０の被形成面に対して概略平行に配置される。したがって、ＣＡＡＣ－ＯＳが有する結晶のａ－ｂ面は、紙面の左右方向、および、紙面の法線方向に平行となる。
ここで、図１（Ｂ）に示すバンドダイアグラムのモデルにおける、酸化物２３０の伝導帯下端の領域５２の拡大図を、図１（Ｄ）に示す。図１（Ｄ）では、ｋ空間を無視している。なお、領域５２は、実空間における領域５１に相当する。
ＩｎＯ層と、（Ｍ，Ｚｎ）Ｏ層と、は、各層に含まれる構成元素の割合が異なる。よって、ＩｎＯ層と、（Ｍ，Ｚｎ）Ｏ層とは、バンドギャップが異なる。または、ＩｎＯ層と、（Ｍ，Ｚｎ）Ｏ層とは、電子親和力が異なる。または、ＩｎＯ層と、（Ｍ，Ｚｎ）Ｏ層と、は、真空準位のエネルギーと伝導帯下端のエネルギーＥｃとの差が異なる。
ガリウムの酸化物は、インジウムの酸化物と比べて、バンドギャップが大きいことが知られている。よって、元素ＭがＧａである場合、（Ｍ，Ｚｎ）Ｏ層のバンドギャップは、ＩｎＯ層のバンドギャップよりも大きいと推定される。また、（Ｍ，Ｚｎ）Ｏ層の電子親和力は、ＩｎＯ層の電子親和力よりも小さいと推定される。換言すると、ＩｎＯ層において、真空準位のエネルギーと伝導帯下端のエネルギーとの差は、（Ｍ，Ｚｎ）Ｏ層における、真空準位のエネルギーと伝導帯下端のエネルギーとの差よりも大きいと推定される。したがって、ＩｎＯ層の伝導帯下端は、（Ｍ，Ｚｎ）Ｏ層の伝導帯下端よりも、低い位置に位置していると推定される。なお、（Ｍ，Ｚｎ）Ｏ層は、ＩｎＯ層よりもバンドギャップが大きいことから、（Ｍ，Ｚｎ）Ｏ層は、ワイドギャップを有する、と表現する場合がある。また、ＩｎＯ層は、（Ｍ，Ｚｎ）Ｏ層よりもバンドギャップが小さいことから、ＩｎＯ層は、ナローギャップを有する、と表現する場合がある。
また、ＩｎＯ層と、（Ｍ，Ｚｎ）Ｏ層とは、結晶格子を形成しているため、ＩｎＯ層の伝導帯下端と、（Ｍ，Ｚｎ）Ｏ層の伝導帯下端とは、ＩｎＯ層と（Ｍ，Ｚｎ）Ｏ層との境界において、連続的に変化していると推測される。したがって、図１（Ｄ）に示すように、酸化物２３０の伝導帯下端は、ＩｎＯ層の伝導帯下端と、（Ｍ，Ｚｎ）Ｏ層の伝導帯下端とが、繰り返し現れる準位であると推測される。よって、図１（Ｄ）に示すバンドダイアグラムにおいて、（Ｍ，Ｚｎ）Ｏ層の伝導帯下端近傍は凸部となり、ＩｎＯ層の伝導帯下端近傍は凹部となる。なお、ＩｎＯ層、および（Ｍ，Ｚｎ）Ｏ層は、ａ－ｂ面方向に形成されているので、ａ－ｂ面方向の伝導帯下端は、一定となる。したがって、キャリアは、伝導帯下端がより低いＩｎＯ層のａ－ｂ面方向に沿って、伝送されやすい。
ソースから注入されたキャリアは、ワイドギャップを有する（Ｍ，Ｚｎ）Ｏ層に挟まれている、ナローギャップを有するＩｎＯ層に集中する。さらに、図１（Ｃ）および図１（Ｄ）における、キャリアの伝送方向、つまり、ソースからドレインへの方向は、ＩｎＯ層のａ－ｂ面方向（紙面の左右方向、および、紙面の法線方向）と概略一致する。以上から、主なキャリアの伝送経路は、ＩｎＯ層となる。つまり、結晶性の金属酸化物にキャリアを励起させた場合において、ＩｎＯ層を介して、キャリアは伝送される。
なお、キャリアは、チャネル形成領域を介して、ソースからドレインに流れる。キャリアの伝送速度を高めるには、キャリアがチャネル長方向に流れやすいチャネル形成領域を設けるとよい。また、上記のように、Ｉｎ－Ｍ－Ｚｎ酸化物が有する結晶において、キャリアはａ－ｂ面方向に流れやすい。そこで、Ｉｎ－Ｍ－Ｚｎ酸化物が有する結晶のａ－ｂ面をキャリアの流れる方向に揃えることが好ましい。
また、層状構造は、酸化物２３０が有する領域２３１にも延在していることが好ましい。こうすることで、チャネル形成領域を介した、領域２３１ａと、領域２３１ｂと、の間のキャリアの伝送を容易にすることができる。
量子化されて、ａ－ｂ面方向に電子が動くと推定される。ＩｎＯ層に含まれる電子は、（Ｍ，Ｚｎ）Ｏ層で遮断され、格子散乱が無いため、当該電子は、ＩｎＯ層のａ－ｂ面方向に動きやすい。つまり、ａ－ｂ面方向の移動度は、ｃ軸方向と比べて、高いと推定される。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因するトラップ準位密度が低い伝導帯下端が、ａ－ｂ面方向にわたって広がっている（本明細書等では、大準位化している、ともいう。）と推測される。よって、電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
また、金属酸化物は、温度が高いほど、移動度が高くなる傾向がある。これは、格子散乱によるものと推測される。熱による原子の格子振動およびキャリアの伝送について、図２および図３を用いて説明する。
図２（Ａ）は、ＣＡＡＣ構造を有するＩｎ－Ｍ－Ｚｎ酸化物の結晶構造である。図２（Ａ）において、Ｗ＿（Ｍ，Ｚｎ）Ｏは、（Ｍ，Ｚｎ）Ｏ層のｃ軸方向の厚さを示す。また、Ｗ＿（Ｍ，Ｚｎ）Ｏは、図１（Ｄ）に示すバンドダイアグラムにおける、（Ｍ，Ｚｎ）Ｏ層の伝導帯下端の凸部の幅ということもできる。Ｗ＿ＩｎＯは、ＩｎＯ層のｃ軸方向の厚さを示す。また、Ｗ＿ＩｎＯは、図１（Ｄ）に示すバンドダイアグラムにおける、ＩｎＯ層の伝導帯下端の凹部の幅ということもできる。
また、図２（Ｂ）に示すＷａ＿（Ｍ，Ｚｎ）Ｏは、温度Ｔが基準となる温度（例えば、室温（Ｒ．Ｔ．））とほぼ同じである場合における、（Ｍ，Ｚｎ）Ｏ層のｃ軸方向の厚さを示し、図２（Ｂ）に示すＷａ＿ＩｎＯは、温度Ｔが基準となる温度（例えば、室温（Ｒ．Ｔ．））とほぼ同じである場合における、ＩｎＯ層のｃ軸方向の厚さを示す。また、図２（Ｃ）に示すＷｂ＿（Ｍ，Ｚｎ）Ｏは、温度Ｔが基準となる温度（例えば、室温（Ｒ．Ｔ．））よりも高い温度である場合における、（Ｍ，Ｚｎ）Ｏ層のｃ軸方向の厚さを示し、図２（Ｃ）に示すＷｂ＿ＩｎＯは、温度Ｔが基準となる温度（例えば、室温（Ｒ．Ｔ．））よりも高い温度である場合における、ＩｎＯ層のｃ軸方向の厚さを示す。また、図２（Ｂ）および図２（Ｃ）において、図の右側に示す波線は、キャリアがＩｎＯ層を伝送する様子を示す。
熱による原子の格子振動は、原子の質量数が大きいほど、小さくなる。金属酸化物が、Ｉｎ－Ｇａ－Ｚｎ酸化物である場合、原子の質量数は、Ｉｎが一番大きく、次いでＧａおよびＺｎが大きく、Ｏが一番小さい。よって、ＧａおよびＺｎは、Ｉｎよりも、熱による格子振動が大きい。このことから、温度が高くなると、ＩｎＯ層と比べて、（Ｇａ，Ｚｎ）Ｏ層を構成する原子の振動が大きくなる。また、（Ｇａ，Ｚｎ）Ｏ層内の原子の結合と比べて、ＩｎＯ層と（Ｇａ，Ｚｎ）Ｏ層との間の原子の結合は弱いため、ＧａおよびＺｎの、ｃ軸方向の格子振動は、ａ－ｂ面方向の格子振動よりも大きい。以上より、Ｗｂ＿（Ｇａ，Ｚｎ）は、Ｗａ＿（Ｇａ，Ｚｎ）Ｏよりも大きくなる（図２（Ｃ）参照。）。なお、層状結晶のｃ軸方向の格子定数が温度によって変化しないと仮定すると、Ｗｂ＿（Ｇａ，Ｚｎ）Ｏ層が大きくなることで、Ｗｂ＿ＩｎＯは、相対的に小さくなる（図２（Ｃ）参照。）。つまり、温度が高くなるほど、ＩｎＯ層のｃ軸方向の厚さは小さくなる。
図３（Ａ）乃至図３（Ｃ）は、図２（Ａ）に示す結晶構造における、バンドダイアグラムと、キャリアがＩｎＯ層を伝送する様子を模式的に示した図である。図３（Ａ）乃至図３（Ｃ）において、紙面奥行側がソース（ｓｏｕｒｃｅ）に、紙面手前側がドレイン（ｄｒａｉｎ）に対応し、紙面の左右方向がＣＡＡＣ－ＯＳのｃ軸（ｃ－ａｘｉｓ）方向に対応し、図中の波状の曲面はＣＡＡＣ－ＯＳの伝導帯下端を示す。また、図３（Ａ）乃至図３（Ｃ）において、黒丸はキャリア（例えば、電子）を示し、点線はキャリアの模式的な軌跡を示す。
図３（Ａ）は基準となる温度（例えば、室温（Ｒ．Ｔ．））とほぼ同じ温度Ｔａのモデルを示しており、Ｗａ＿（Ｍ，Ｚｎ）Ｏは（Ｍ，Ｚｎ）Ｏ層の伝導帯下端の凸部の幅であり、Ｗａ＿ＩｎＯはＩｎＯ層の伝導帯下端の凹部の幅である。また、図３（Ｂ）は基準となる温度（例えば、室温（Ｒ．Ｔ．））より高い温度Ｔｂのモデルを示しており、Ｗｂ＿（Ｍ，Ｚｎ）Ｏは（Ｍ，Ｚｎ）Ｏ層の伝導帯下端の凸部の幅であり、Ｗｂ＿ＩｎＯはＩｎＯ層の伝導帯下端の凹部の幅である。また、図３（Ｃ）は温度Ｔｂより高い温度Ｔｃのモデルを示しており、Ｗｃ＿（Ｍ，Ｚｎ）Ｏは（Ｍ，Ｚｎ）Ｏ層の伝導帯下端の凸部の幅であり、Ｗｃ＿ＩｎＯはＩｎＯ層の伝導帯下端の凹部の幅である。
上述したように、温度が高くなると、ＩｎＯ層と比べて、（Ｇａ，Ｚｎ）Ｏ層を構成する原子の振動が大きくなる。また、（Ｇａ，Ｚｎ）Ｏ層内の原子の結合と比べて、ＩｎＯ層と（Ｇａ，Ｚｎ）Ｏ層との間の結合は弱いため、ＧａおよびＺｎの、ｃ軸方向の格子振動は、ａ－ｂ面方向の格子振動よりも大きい。以上より、図３（Ａ）乃至（Ｃ）に示すように、Ｗｃ＿（Ｇａ，Ｚｎ）Ｏ＞Ｗｂ＿（Ｇａ，Ｚｎ）Ｏ＞Ｗａ＿（Ｇａ，Ｚｎ）Ｏ、となる。なお、層状結晶のｃ軸方向の格子定数が温度によって変化しないと仮定すると、Ｗ＿（Ｇａ，Ｚｎ）Ｏが大きくなることで、Ｗ＿ＩｎＯは、相対的に小さくなる。よって、図３（Ａ）乃至（Ｃ）に示すように、Ｗａ＿ＩｎＯ＞Ｗｂ＿ＩｎＯ＞Ｗｃ＿ＩｎＯ、となる。つまり、温度が高くなるほど、バンドダイアグラム上のＩｎＯ層のｃ軸方向の厚さは小さくなる。
上記のように、キャリアの主な伝送経路は、ＩｎＯ層である。温度が高くなるほど、バンドダイアグラム上のＩｎＯ層のｃ軸方向の厚さが小さくなるため、キャリアは、ＩｎＯ層のａ－ｂ面を、より平面的に伝送される。以上より、キャリアが、ソースからドレインへ、より直線的に伝送されることで、金属酸化物は移動度が高くなる。よって、トランジスタのチャネル形成領域に金属酸化物を用いることで、温度が高くなるほど、周波数特性は向上する。
上記のように、温度が高いほど、キャリアは、ＩｎＯ層のａ－ｂ面を、より平面的に伝送される。別言すると、結晶性の金属酸化物では、格子振動によるキャリアの散乱（所謂、フォノン散乱）が起こり難いと推測される。なお、トランジスタのチャネル長方向を小さくする（短チャネル化ともいう。）ことで、ドレイン電界が強くなり、キャリアのドリフト速度が速くなる。短チャネル化によるドリフト速度の向上は、フォノン散乱によって抑制される。しかしながら、結晶性の金属酸化物では、フォノン散乱が起こり難いため、短チャネル化によるドリフト速度向上は抑制されにくくなる。言い換えると、結晶性の金属酸化物は、短チャネル効果が現れにくいことが予想される。したがって、結晶性の金属酸化物をチャネル形成領域に用いたトランジスタの微細化を図ることができる。例えば、当該トランジスタのチャネル長およびチャネル幅のいずれか一方または双方を、１００ｎｍ以下の領域とすることができる。
本明細書等では、ワイドギャップを有する第１の層に挟まれ、ナローギャップを有する第２の層の、ａ－ｂ面に沿ったキャリアの伝送を、多原子層伝導（ＭＡＬＴ：Ｍｕｌｔｉ－Ａｔｏｍｉｃ Ｌａｙｅｒｓ Ｔｒａｎｓｐｏｒｔ）と呼ぶ場合がある。なお、ＭＡＬＴが生じる材料は、ナローギャップを有する第２の層が、ワイドギャップを有する第１の層に挟まれた半導体材料に限られない。第１の層と、第２の層とが同じ元素から構成されていても、キャリアが第１の層および第２の層のいずれか一方を選択的に、または優先的に伝送する場合でもよい。ＭＡＬＴが生じる材料として、例えば、グラフェンの積層構造であるグラファイトなどが挙げられる。
＜トランジスタの変形例１＞
図４は、本発明の一態様に係るトランジスタ１０ａの斜視図である。なお、図４の斜視図では、図の明瞭化のために一部の要素を省いている。また、図５（Ａ）および図５（Ｂ）は、本発明の一態様に係るトランジスタ１０ａの断面図である。図５（Ａ）は、図４にＡ１－Ａ２で示す方向におけるトランジスタ１０ａの断面図であり、トランジスタ１０ａのチャネル長方向の断面図でもある。また、図５（Ｂ）は、図４にＡ３－Ａ４で示す方向におけるトランジスタ１０ａの断面図であり、トランジスタ１０ａのチャネル幅方向の断面図でもある。
図５（Ａ）に示すように、トランジスタ１０ａは、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃと、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０と、を有する。
また、図５（Ｂ）に示すように、トランジスタ１０ａのチャネル幅方向において、酸化物２３０ｃは、酸化物２３０ｂの上面および側面を覆うように設けられている。また、絶縁体２５０は、酸化物２３０ｃを介して、酸化物２３０ｂの上面および側面を覆うように設けられている。また、導電体２６０は、酸化物２３０ｃおよび絶縁体２５０を介して、酸化物２３０ｂの上面および側面を覆うように設けられている。
絶縁体２５０はゲート絶縁膜として機能する。また、導電体２６０はゲート電極として機能する。また、酸化物２３０ｂは、トランジスタ１０ａのチャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、を有する。また、チャネル形成領域は、酸化物２３０ｃに形成されてもよい。
トランジスタ１０ａは、図５（Ｂ）に示すように、酸化物２３０ｂが有する第１の層と第２の層のそれぞれが、酸化物２３０ｂの被形成面（絶縁体２２４の上面）に対して概略垂直に配置されている点において、トランジスタ１０と異なる。また、トランジスタ１０ａの酸化物２３０ｂが有する第１の層と第２の層の配列方向は、酸化物２３０ｂの被形成面に平行である点において、トランジスタ１０と異なる、ということもできる。ただし、トランジスタ１０ａにおいても、酸化物２３０ｂが有する第１の層と第２の層は、それぞれトランジスタ１０のチャネル長方向に対して概略平行に配置される。なお、トランジスタ１０ａの酸化物２３０ｂは、第１の層と第２の層のそれぞれが、酸化物２３０ｂの被形成面に対して概略垂直に配置されている点を除いて、トランジスタ１０の酸化物２３０と同様の構成を有する。
ここで、図５（Ｂ）に示す酸化物２３０ｂの領域５３の拡大図を、図５（Ｃ）に示す。図５（Ｃ）に示す、酸化物２３０ｂは、ＣＡＡＣ構造を有するＩｎ－Ｍ－Ｚｎ酸化物である。
図５（Ｃ）に示すように、トランジスタ１０ａの酸化物２３０ｂにおいて、ＣＡＡＣ－ＯＳが有する結晶のｃ軸（ｃ－ａｘｉｓ）は、酸化物２３０ｂの被形成面または膜表面と概略平行な方向に配向する。したがって、図５（Ｂ）において、ＣＡＡＣ－ＯＳが有する結晶のｃ軸の向きは、紙面の左右方向となる。また、ＣＡＡＣ－ＯＳが有する結晶のａ－ｂ面は、酸化物２３０ｂの被形成面または膜表面に対する法線方向に概略平行となる。つまり、ＩｎＯ層、および（Ｍ，Ｚｎ）Ｏ層は、それぞれ被形成面に対して概略垂直に配置される。したがって、図５（Ｂ）において、ＣＡＡＣ－ＯＳが有する結晶のａ－ｂ面は、紙面の上下方向、および、紙面の法線方向に平行となる。
このような酸化物２３０ｂを設ける場合、例えば、絶縁体２２４上に構造体を形成し、当該構造体の側面を被形成面として酸化物２３０ｂを成膜し、当該構造体を除去すればよい。ここで、当該構造体の側面は、絶縁体２２４の上面に対して概略垂直であることが好ましい。
また、トランジスタ１０ａのチャネル幅方向において、絶縁体２２４の底面を基準としたとき、酸化物２３０ｂと重ならない領域における導電体２６０の底面は、酸化物２３０ｂの底面より、低いことが好ましい。特に、導電体２６０において、酸化物２３０ｂと重畳しない第１の領域の底面（Ａ３側の底面ということもできる。）、および導電体２６０において、第１の領域と酸化物２３０ｂを挟んで対向して位置する第２の領域の底面（Ａ４側の底面ということもできる。）は、酸化物２３０ｂの底面より、位置が低いことが好ましい。ここで、酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
ゲート電極として機能する導電体２６０が、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構成とすることで、図５（Ｂ）に示すように、導電体２６０の電界を酸化物２３０ｂの領域２３４全体に作用させやすくなる。特に、導電体２６０の底面を酸化物２３０ｂの底面より下にすることで、導電体２６０の電界を酸化物２３０ｂの底面にも作用させることができる。
このように、トランジスタ１０ａのチャネル幅方向の断面において、概略全周囲からゲート電界を酸化物２３０ｂの領域２３４に印加することができる。これにより、酸化物２３０ｂの領域２３４全体にチャネルを形成することができるので、トランジスタ１０ａのオン電流を増大させ、周波数特性を向上させることができる。また、このように酸化物２３０ｂの領域２３４全体にチャネルを形成することで、トランジスタ１０ａのオフ電流の低減を図ることもできる。
ここで、酸化物２３０ｂは、膜厚およびチャネル幅方向の長さが、数ｎｍ乃至数十ｎｍ程度の、細長いワイヤ状にすることが好ましい。このような酸化物２３０ｂを、ナノワイヤと呼ぶことができる。また、図４および図５に示すように、酸化物２３０ｂ、酸化物２３０ｃ、絶縁体２５０、および導電体２６０を含めて細長いワイヤ状の構造体にできるので、これらを含めてナノワイヤと呼ぶこともできる。また、トランジスタ１０ａは、上記の通り、導電体２６０の電界を酸化物２３０ｂの領域２３４全体に作用させることができるので、ナノワイヤトランジスタと呼ぶこともできる。
トランジスタ１０ａの酸化物２３０ｂは、トランジスタ１０の酸化物２３０と比較して、金属酸化物の層が、チャネル長方向を軸に、９０度回転している。しかしながら、トランジスタ１０ａをナノワイヤ状にする、つまり、酸化物２３０ｂの領域２３４全体に導電体２６０の電界を作用させることで、導電体２６０に対して金属酸化物の層がどのような角度で設けられていても等価になる。よって、酸化物２３０ｂの被形成面に対する金属酸化物の層の角度が異なっても、トランジスタ１０ａとトランジスタ１０は同等の特性を有するとみなすことができる。
また、酸化物２３０ｃには、酸化物２３０ｂよりも、バンドギャップが大きい金属酸化物を用いてもよい。または、電子親和力が小さい金属酸化物を用いてもよい。または、真空準位のエネルギーと伝導帯下端のエネルギーの差が、小さい金属酸化物を用いてもよい。このようにすることで、キャリアがゲート電極およびゲート絶縁膜に移動しうる確率を低減することができる。
また、酸化物２３０ｃが酸素の拡散を抑制する機能を有する場合、酸化物２３０ｂの酸素が、ゲート絶縁膜またはゲート電極へ拡散することを抑制できる。また、酸化物２３０ｃが不純物の拡散を抑制する機能を有する場合、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、図４および図５では、酸化物２３０ｃを単層で図示したが、酸化物２３０ｃは、積層構造としてもよい。
＜トランジスタの変形例２＞
図６に、トランジスタ１０ａの変形例として、トランジスタ１０ｂを示す。図６（Ａ）および図６（Ｂ）は、本発明の一態様に係るトランジスタ１０ｂの断面図である。図６（Ａ）は、トランジスタ１０ｂのチャネル長方向の断面図である。また、図６（Ｂ）は、トランジスタ１０ｂのチャネル幅方向の断面図である。
なお、トランジスタ１０ｂにおいて、トランジスタ１０およびトランジスタ１０ａを構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ１０ｂの構成材料についてはトランジスタ１０およびトランジスタ１０ａで詳細に説明した材料を用いることができる。
トランジスタ１０ｂは、絶縁体２２４の下に、酸化物２３０ｂと導電体２６０が重なる領域の少なくとも一部に重畳して、導電体２０５を有する点において、トランジスタ１０ａと異なる。なお、トランジスタ１０ｂにおいては、トランジスタ１０ａで設けていた酸化物２３０ｃを設けていない。
ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ１０ｂのしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ１０ｂのＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
なお、導電体２０５は、酸化物２３０ｂにおけるチャネル形成領域よりも、大きく設けるとよい。特に、図６（Ｂ）に示すように、導電体２０５は、酸化物２３０ｂのチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体２２４を介して重畳していることが好ましい。
上記構成を有することで、図６（Ｂ）に示すように、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、酸化物２３０ｂのチャネル形成領域を電気的に取り囲むことができる。特に導電体２０５の電界によって、酸化物２３０ｂの底面に作用させる電界をより強くすることができる。
このように、トランジスタ１０ｂのチャネル幅方向の断面において、概略全周囲からゲート電界を酸化物２３０ｂの領域２３４に印加することができる。これにより、酸化物２３０ｂの領域２３４全体にチャネルを形成することができるので、トランジスタ１０ｂのオン電流を増大させ、周波数特性を向上させることができる。また、このように酸化物２３０ｂの領域２３４全体にチャネルを形成することで、トランジスタ１０ｂのオフ電流の低減を図ることもできる。
また、トランジスタ１０ｂは、トランジスタ１０ａと同様に、導電体２６０および導電体２０５の電界を酸化物２３０ｂの領域２３４全体に作用させることができるので、ナノワイヤまたはナノワイヤトランジスタと呼ぶことができる。
なお、本明細書等において、第１のゲート電極、および第２のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、ｓｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ－ｃｈａｎｎｅｌ）構造とよぶこともできる。
＜トランジスタの変形例３＞
図７および図８に、トランジスタ１０ａの変形例として、トランジスタ１０ｃを示す。図７は、本発明の一態様に係るトランジスタ１０ｃの斜視図である。なお、図７の斜視図では、図の明瞭化のために一部の要素を省いている。また、図８（Ａ）および図８（Ｂ）は、本発明の一態様に係るトランジスタ１０ｃの断面図である。図８（Ａ）は、図７にＡ１－Ａ２で示す方向におけるトランジスタ１０ｃの断面図であり、トランジスタ１０ｃのチャネル長方向の断面図でもある。また、図８（Ｂ）は、図７にＡ３－Ａ４で示す方向におけるトランジスタ１０ｃの断面図であり、トランジスタ１０ｃのチャネル幅方向の断面図でもある。
なお、トランジスタ１０ｃにおいて、トランジスタ１０、トランジスタ１０ａ、およびトランジスタ１０ｂを構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ１０ｃの構成材料についてはトランジスタ１０、トランジスタ１０ａ、およびトランジスタ１０ｂで詳細に説明した材料を用いることができる。
トランジスタ１０ｃは、絶縁体２２４と酸化物２３０ｂの間に酸化物２３０ａを有する点において、トランジスタ１０ａと異なる。つまり、酸化物２３０は、絶縁体２２４上の酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。
酸化物２３０ａは、酸化物２３０ｃと同様の酸化物を用いることが好ましい。例えば、酸化物２３０ａに、酸化物２３０ｂよりも、バンドギャップが大きい金属酸化物を用いてもよい。または、電子親和力が小さい金属酸化物を用いてもよい。または、真空準位のエネルギーと伝導帯下端のエネルギーの差が、小さい金属酸化物を用いてもよい。このようにすることで、キャリアが絶縁体２２４に移動しうる確率を低減することができる。
酸化物２３０ａは、少なくとも領域２３４において、図８（Ｂ）に示すように、上面が酸化物２３０ｂに接し、側面が酸化物２３０ｃに接することが好ましい。このような構成にすることで、領域２３４において、酸化物２３０ｂを、酸化物２３０ａと酸化物２３０ｃによって、覆うことができる。よって、酸化物２３０ｂを領域２３４において、絶縁体２２４、および絶縁体２５０と隔離することができる。これにより、酸化物２３０ｂにおいて、キャリアが外部へ移動しうる確率を低減し、酸素の外部への拡散、および外部からの不純物の拡散を抑制することができる。
＜トランジスタの変形例４＞
図９は、本発明の一態様に係るトランジスタ１０ｄの斜視図である。なお、図９の斜視図では、図の明瞭化のために一部の要素を省いている。また、図１０（Ａ）および図１０（Ｂ）は、本発明の一態様に係るトランジスタ１０ｄの断面図である。図１０（Ａ）は、図９にＡ１－Ａ２で示す方向におけるトランジスタ１０ｄの断面図であり、トランジスタ１０ｄのチャネル長方向の断面図でもある。また、図１０（Ｂ）は、図９にＡ３－Ａ４で示す方向におけるトランジスタ１０ｄの断面図であり、トランジスタ１０ｄのチャネル幅方向の断面図でもある。
なお、トランジスタ１０ｄにおいて、トランジスタ１０、トランジスタ１０ａ、トランジスタ１０ｂおよびトランジスタ１０ｃを構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ１０ｄの構成材料についてはトランジスタ１０、トランジスタ１０ａ、トランジスタ１０ｂおよびトランジスタ１０ｃで詳細に説明した材料を用いることができる。
図１０（Ａ）に示すように、トランジスタ１０ｄは、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃと、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０と、を有する。
また、図１０（Ｂ）に示すように、トランジスタ１０ｄのチャネル幅方向において、酸化物２３０ｃは、酸化物２３０ｂの上面および側面を覆うように設けられている。また、絶縁体２５０は、酸化物２３０ｃを介して、酸化物２３０ｂの上面および側面を覆うように設けられている。また、導電体２６０は、酸化物２３０ｃおよび絶縁体２５０を介して、酸化物２３０ｂの上面および側面を覆うように設けられている。
絶縁体２５０はゲート絶縁膜として機能する。また、導電体２６０はゲート電極として機能する。また、酸化物２３０ｂは、トランジスタ１０ｄのチャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、を有する。また、チャネル形成領域は、酸化物２３０ｃに形成されてもよい。
また、トランジスタ１０ｄのチャネル幅方向において、絶縁体２２４の底面を基準としたとき、酸化物２３０ｂと重ならない領域における導電体２６０の底面は、酸化物２３０ｂの底面より、低いことが好ましい。ゲート電極として機能する導電体２６０が、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂの領域２３４全体に作用させやすくなる。よって、トランジスタ１０ｄのオン電流を増大させ、周波数特性を向上させることができる。酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
酸化物２３０ｂ、および酸化物２３０ｃの少なくとも一方は、結晶性の金属酸化物を用いることが好ましい。具体的には、酸化物２３０ｂ、および酸化物２３０ｃの少なくとも一方は、単結晶酸化物半導体、またはＣＡＡＣ－ＯＳであることが好ましい。
また、酸化物２３０ｂを単層で図示したが、積層構造としてもよい。例えば、酸化物２３０ｂを２層の積層構造とする場合、酸化物２３０ｂの下層は、絶縁体２２４と接し、酸化物２３０ｂの上層は、酸化物２３０ｃと接するとする。このような構成にすることで、酸化物２３０ｂの下層よりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
ここで、図１０（Ｂ）に示す酸化物２３０ｂの領域５４の拡大図を、図１０（Ｄ）に示す。また、図１０（Ｂ）に示す酸化物２３０ｃの領域５５を、図１０（Ｅ）に示す。なお、酸化物２３０ｂおよび酸化物２３０ｃは、ＣＡＡＣ構造を有するＩｎ－Ｍ－Ｚｎ酸化物である。
上述したように、酸化物２３０ｂがＣＡＡＣ－ＯＳである場合、酸化物２３０ｂが有する結晶のｃ軸は、酸化物２３０ｂの被形成面または膜表面に対する法線方向に配向し、ａ－ｂ面は、酸化物２３０ｂの被形成面または膜表面と概略平行となる。したがって、図１０（Ｄ）に示す酸化物２３０ｂの領域５４において、酸化物２３０ｂが有する結晶のｃ軸（ｃ－ａｘｉｓ）の向きは、紙面の上下方向となる。また、酸化物２３０ｂが有する結晶のａ－ｂ面は、紙面の左右方向、および、紙面の法線方向に平行となる。
また、ＣＡＡＣ－ＯＳが有する結晶のｃ軸は、ＣＡＡＣ－ＯＳの被形成面に対して概略垂直方向に配向し、ａ－ｂ面は、ＣＡＡＣ－ＯＳの被形成面と概略平行となる。したがって、酸化物２３０ｃに結晶性の金属酸化物を用いた場合、図１０（Ｅ）に示す酸化物２３０ｃの領域５５において、酸化物２３０ｃが有する結晶のｃ軸（ｃ－ａｘｉｓ）の向きは、紙面の左右方向となる。また、酸化物２３０ｃが有する結晶のａ－ｂ面は、紙面の上下方向、および、紙面の法線方向に平行となる。
以上より、図１０（Ｂ）にＸ５－Ｘ６に示す一点鎖線上において、酸化物２３０ｂが有する結晶のｃ軸方向と、酸化物２３０ｃが有する結晶のｃ軸方向とは、異なる。
［キャリア伝送モデル２］
ここでは、酸化物２３０ｂと酸化物２３０ｃとが積層されたトランジスタにおけるキャリアの伝送を、先で説明したキャリア伝送モデルを用いて説明する。
図１０（Ｃ）に、図１０（Ａ）および図１０（Ｂ）に示すトランジスタ１０ｄにおいて、Ｘ５－Ｘ６で示す一点鎖線上におけるバンドダイアグラムのモデルを示す。なお、図１０（Ｃ）には、ゲート電極に正の電位を印加した状態を示す。また、図１０（Ｃ）には、酸化物２３０ｂと酸化物２３０ｃとは、伝導帯下端のエネルギーが同じ金属酸化物を用いた例を示す。
図１０（Ｂ）に示すＸ５－Ｘ６の一点鎖線上において、酸化物２３０ｂの内部では、酸化物２３０ｂが有する結晶のａ－ｂ面は、基板面と概略平行である。したがって、Ｘ５－Ｘ６で示す一点鎖線上における、酸化物２３０ｂの伝導帯下端のエネルギーは一定である。また、酸化物２３０ｂの内部では、酸化物２３０ｂが有する結晶のａ－ｂ面方向に電界が生じる。また、酸化物２３０ｂの内部では、酸化物２３０ｂの表面にかかる電界よりも小さい。よって、酸化物２３０ｂの内部における伝導帯下端の曲りは小さい。
一方、酸化物２３０ｃでは、酸化物２３０ｃが有する結晶のｃ軸方向に電界が生じる。また、酸化物２３０ｃ生じる電界は、酸化物２３０ｂの内部にかかる電界よりも大きい。よって、酸化物２３０ｃにおけるバンドの曲りは大きい（図１０（Ｃ）の点線を参照。）。また、Ｘ５－Ｘ６で示す一点鎖線上において、酸化物２３０ｃが有する結晶のａ－ｂ面は、基板面と概略垂直である。したがって、図１０（Ｃ）に示すように、Ｘ５－Ｘ６で示す一点鎖線上において、酸化物２３０ｃの伝導帯下端は、ＩｎＯ層由来の伝導帯下端と（Ｍ，Ｚｎ）Ｏ層由来の伝導帯下端が交互に現れる。
このとき、ソースから注入されたキャリアは、伝導帯下端がより低い、酸化物２３０ｃのＩｎＯ層に集中する。さらに、キャリアは、ソースとドレインの間を伝送される、つまり、ａ－ｂ面方向に伝送される。以上から、Ｘ５－Ｘ６で示す一点鎖線上において、主なキャリアの伝送経路は、酸化物２３０ｂのＩｎＯ層、または酸化物２３０ｃのＩｎＯ層となる。
キャリアが集中しすぎると、キャリア間で、クーロン力による反発が生じてしまい、キャリアの伝送が抑制されてしまう。層状結晶を有する金属酸化物では、図１０（Ｃ）に示すように、主なキャリアの伝送経路であるＩｎＯ層が複数存在するため、キャリアが複数存在するＩｎＯ層に分散される。したがって、キャリアの集中が緩和され、キャリア間で、クーロン力による反発が生じ難く、キャリアの伝送が抑制されない。
なお、酸化物２３０ｃには、酸化物２３０ｂよりも、バンドギャップが大きい金属酸化物を用いてもよい。または、電子親和力が小さい金属酸化物を用いてもよい。または、真空準位のエネルギーと伝導帯下端のエネルギーの差が、小さい金属酸化物を用いてもよい。このようにすることで、キャリアがゲート電極およびゲート絶縁膜に移動しうる確率を低減することができる。
図９および図１０では、酸化物２３０ｃを単層で図示したが、積層構造としてもよい。例えば、酸化物２３０ｃを２層の積層構造とする場合、酸化物２３０ｃの下層は、酸化物２３０ｂと接し、酸化物２３０ｃの上層は、絶縁体２５０と接するとする。このとき、酸化物２３０ｃの下層は、酸化物２３０ｂと同じ組成である金属酸化物を用い、酸化物２３０ｃの上層は、酸化物２３０ｂよりも、バンドギャップが大きい金属酸化物を用いるとよい。このような構成にすることで、キャリアがゲート電極およびゲート絶縁膜に移動しうる確率を低減することができる。または、酸化物２３０ｃの上層が酸素の拡散を抑制する機能を有する場合、酸化物２３０ｂおよび酸化物２３０ｃの下層の酸素が、ゲート絶縁膜またはゲート電極への拡散を抑制することができる。または、また、酸化物２３０ｃの上層が不純物の拡散を抑制する機能を有する場合、酸化物２３０ｃの上層よりも上方に形成された構造物から、酸化物２３０ｃの下層および酸化物２３０ｂへの不純物の拡散を抑制することができる。
以上に示す、トランジスタの構成例、および変形例の構成は、互いに適宜組み合わせて用いることができる。
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。また、高い周波数特性を有するトランジスタを有する半導体装置を提供することができる。また、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。また、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態２）
以下では、先の実施の形態に示す半導体装置の具体的な構成の一例について、図１１乃至図１７を用いて説明する。
＜半導体装置の構成例１＞
図１１（Ａ）乃至図１１（Ｃ）は、本発明の一態様に係るトランジスタ２００、およびトランジスタ２００周辺の上面図および断面図である。
図１１（Ａ）は、トランジスタ２００を有する半導体装置の上面図である。また、図１１（Ｂ）および図１１（Ｃ）は、当該半導体装置の断面図である。ここで、図１１（Ｂ）は、図１１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル長方向の断面図でもある。また、図１１（Ｃ）は、図１１（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体２１４、絶縁体２８０、絶縁体２７４、および絶縁体２８１と、を有する。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導電体２４０ａ、および導電体２４０ｂ）を有する。なお、プラグとして機能する導電体２４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられる。
また、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１の開口の側壁に接して絶縁体２４１が設けられ、その側面に接して導電体２４０の第１の導電体が設けられ、さらに内側に導電体２４０の第２の導電体が設けられている。ここで、導電体２４０の上面の高さと、絶縁体２８１の上面の高さは同程度にできる。なお、トランジスタ２００では、導電体２４０の第１の導電体および導電体２４０の第２の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４０を単層、または３層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
［トランジスタ２００］
図１１に示すように、トランジスタ２００は、基板（図示せず。）の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６の上および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂの上面の一部と接する導電体２４２ａおよび導電体２４２ｂと、絶縁体２２２の上面の一部、絶縁体２２４の側面、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面、導電体２４２ａの上面、導電体２４２ｂの側面、および導電体２４２ｂの上面に接して配置された絶縁体２５４と、を有する。
導電体２６０は、トランジスタのゲート電極として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれソース電極またはドレイン電極として機能する。トランジスタ２００では、ゲート電極として機能する導電体２６０が、絶縁体２８０などに形成されている開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することにより、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせすることなく確実に配置することができる。
なお、導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂと、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面および側面を包むように配置されることが好ましい。また、図１１（Ｂ）に示すように、導電体２６０の上面は、絶縁体２５０の上面および酸化物２３０ｃの上面と略一致している。なお、トランジスタ２００では、導電体２６０を２層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体２６０が、単層構造であってもよいし、３層以上の積層構造であってもよい。
絶縁体２２２、絶縁体２５４、および絶縁体２７４は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。また、絶縁体２２２、絶縁体２５４、および絶縁体２７４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、絶縁体２２２、絶縁体２５４、および絶縁体２７４は、それぞれ絶縁体２２４よりも水素および酸素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、および絶縁体２７４は、それぞれ絶縁体２５０よりも水素および酸素の一方または双方の透過性が低いことが好ましい。絶縁体２２２、絶縁体２５４、および絶縁体２７４は、それぞれ絶縁体２８０よりも水素および酸素の一方または双方の透過性が低いことが好ましい。
酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置され、少なくとも一部が酸化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。また、図１１（Ｃ）に示すように、トランジスタ２００のチャネル幅方向において、酸化物２３０ｃは、酸化物２３０ｂの上面および側面を覆うように設けられることが好ましい。
ここで、酸化物２３０、絶縁体２５０、導電体２６０、絶縁体２２４、および導電体２０５は、先の実施の形態に示す、トランジスタ１０、またはトランジスタ１０ａ乃至トランジスタ１０ｄが有する構成に対応する。
なお、トランジスタ２００では、チャネルが形成される領域（以下、チャネル形成領域ともいう。）と、その近傍において、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ａと酸化物２３０ｂの２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設ける構成にしてもよい。また、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃのそれぞれが２層以上の積層構造を有していてもよい。
例えば、酸化物２３０ｃが第１の酸化物と、第１の酸化物上の第２の酸化物からなる積層構造を有する場合、当該第１の酸化物は、酸化物２３０ｂと同様の組成を有し、当該第２の酸化物は、酸化物２３０ａと同様の組成を有してもよい。
また、トランジスタ２００は、チャネル形成領域を含む酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）に、半導体として機能する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。
チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において極めてリーク電流（オフ電流）が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ２００に用いることができる。
例えば、酸化物２３０として、Ｉｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物２３０として、Ｉｎ－Ｇａ酸化物、Ｉｎ－Ｚｎ酸化物、またはＧａ－Ｚｎ酸化物を用いてもよい。
上記の通り、酸化物２３０は、先の実施の形態に示す酸化物２３０と対応する。よって、トランジスタ２００の、チャネル形成領域を含む酸化物２３０に、結晶性の金属酸化物を用いることが好ましい。また、金属酸化物が有する結晶は、第１の層と、第２の層とを有し、当該第１の層、および当該第２の層が交互に積層された結晶構造であることが好ましい。また、当該第１の層は、当該第２の層よりもバンドギャップが広いことが好ましい。結晶性の金属酸化物として、例えば、単結晶酸化物半導体、ＣＡＡＣ－ＯＳが挙げられる。結晶性の金属酸化物は、キャリアの伝送を向上させることができる。したがって、当該金属酸化物の移動度が高くなり、当該金属酸化物を用いたトランジスタのオン電流が高くなり、当該トランジスタの電気特性を向上させることができる。
さらに、上記の通り、酸化物２３０ｂ、および酸化物２３０ｃの少なくとも一方は、結晶性の金属酸化物を用いることが好ましい。具体的には、酸化物２３０ｂ、および酸化物２３０ｃの少なくとも一方は、単結晶酸化物半導体、またはＣＡＡＣ－ＯＳであることが好ましい。ここで、図１１（Ｃ）は、図１０（Ｂ）と同様に、トランジスタ２００のチャネル幅方向の断面図である。ゆえに、図１０（Ｂ）に示す酸化物２３０ｂの領域５４に対応する領域は、図１０（Ｄ）に示す結晶構造を有し、図１０（Ｂ）に示す酸化物２３０ｃの領域５５に対応する領域は、図１０（Ｅ）に示す結晶構造を有する。よって、トランジスタ２００は、図１０（Ｃ）に示す概略バンドダイアグラムのモデルを満たすので、キャリアの伝送の抑制を防ぐことができる。
また、図１１（Ｂ）に示すように、酸化物２３０ｃと絶縁体２７４との界面近傍に位置する領域と、酸化物２３０のチャネル形成領域とは、物理的距離が離れていることが好ましい。酸化物２３０ｃと絶縁体２７４との界面近傍では、トラップ準位密度が高い場合がある。したがって、酸化物２３０ｃと絶縁体２７４との界面近傍に位置する領域と、酸化物２３０のチャネル形成領域との物理的距離が離れることで、トランジスタ２００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
また、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネル形成領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、チャネル形成領域中の酸素欠損はできる限り低減されていることが好ましい。例えば、酸化物２３０ｃまたは絶縁体２５０などを介して酸化物２３０に酸素を供給し、酸素欠損を補填すればよい。これにより、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
また、酸化物２３０上に接するように設けられ、ソース電極やドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）に含まれる元素が、酸化物２３０の酸素を吸収する機能を有する場合、酸化物２３０と導電体２４２の間、または酸化物２３０の表面近傍に、部分的に低抵抗領域が形成される場合がある。この場合、当該低抵抗領域には、酸素欠損に入り込んだ不純物（水素、窒素、金属元素等）がドナーとして機能し、キャリア密度が増加する場合がある。
また、図１１（Ｂ）に示すトランジスタ２００の一部の領域の拡大図を、図１２（Ａ）に示す。図１２（Ａ）に示すように、酸化物２３０上に接するように導電体２４２が設けられ、酸化物２３０の、導電体２４２との界面とその近傍には、低抵抗領域として、領域２４３（領域２４３ａ、および領域２４３ｂ）が形成される場合がある。酸化物２３０は、トランジスタ２００のチャネル形成領域として機能する領域２３４と、領域２４３の少なくとも一部を含み、ソース領域またはドレイン領域として機能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、を有する。なお、以降の図面において、拡大図などで領域２４３を示さない場合でも、同様の領域２４３が形成されている場合がある。
なお、領域２４３ａ、および領域２４３ｂは、酸化物２３０ｂの導電体２４２近傍において、深さ方向に拡散するように設けられる例を示しているが、本発明はこれに限らない。領域２４３ａおよび領域２４３ｂは、求められるトランジスタの電気特性に合わせて適宜形成すればよい。また、酸化物２３０において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される元素の濃度は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化（グラデーションともいう。）していてもよい。
また、図１１（Ｂ）に示すように、絶縁体２５４は、導電体２４２ａおよび導電体２４２ｂの上面と、導電体２４２ａおよび導電体２４２ｂの互いに向かい合う側面以外の、導電体２４２ａおよび導電体２４２ｂの側面と、酸化物２３０ａおよび酸化物２３０ｂの側面と、絶縁体２２４の側面と、絶縁体２２２の上面の一部と、に接することが好ましい。これにより、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂと離隔される。したがって、絶縁体２８０などに含まれる水素などの不純物が、絶縁体２２４、酸化物２３０ａ、および酸化物２３０ｂへ混入するのを抑制することができる。
絶縁体２７４は、導電体２６０、絶縁体２５０、および酸化物２３０ｃのそれぞれの上面と接する。また、本発明の一態様であるトランジスタ２００は、図１２（Ａ）に示すように、絶縁体２７４と、絶縁体２５０とが、接する構造となっている。このような構造とすることで、絶縁体２８１などに含まれる水素などの不純物が絶縁体２５０へ混入することを抑えることができる。したがって、トランジスタの電気特性およびトランジスタの信頼性への悪影響を抑制することができる。
また、図１２（Ａ）に示すように、絶縁体２２４の底面を基準として、領域２３４と重なる領域における導電体２６０の底面の高さは、導電体２４２ａおよび導電体２４２ｂのそれぞれの上面の高さより低くなる場合がある。例えば、領域２３４と重なる領域における導電体２６０の底面の高さと、導電体２４２ａおよび導電体２４２ｂのそれぞれの上面の高さとの差は、０ｎｍ以上３０ｎｍ以下、または０ｎｍ以上１５ｎｍ以下とする。
また、図１１（Ｃ）に示すトランジスタ２００の一部の領域の拡大図を、図１２（Ｂ）に示す。先の実施の形態と同様に、トランジスタ２００のチャネル幅方向において、絶縁体２２２の底面を基準として、導電体２６０と、酸化物２３０ｂと、が重ならない領域の、導電体２６０の底面の高さは、酸化物２３０ｂの底面の高さより低いことが好ましい。ゲート電極として機能する導電体２６０が、チャネル形成領域の酸化物２３０ｂの側面および上面を酸化物２３０ｃおよび絶縁体２５０を介して覆う構成とすることで、導電体２６０の電界を酸化物２３０ｂの領域２３４全体に作用させやすくなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化物２３０ｂの底面の高さと、の差をＴ２とすると、Ｔ２は、０ｎｍ以上１００ｎｍ以下、好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする。
また、図１２（Ｂ）に示すように、トランジスタ２００のチャネル幅方向において、酸化物２３０ｂ、酸化物２３０ａ、および絶縁体２２４と重ならない領域の酸化物２３０ｃの少なくとも一部は、絶縁体２２２と接することが好ましい。当該構成にすることで、酸化物２３０ｃに含まれる酸素が、絶縁体２２４を経由して、トランジスタ２００の外側へ拡散するのを防ぐことができる。また、酸化物２３０ｂ、および酸化物２３０ａに含まれる酸素が、絶縁体２２４を経由して、トランジスタ２００の外側へ拡散するのを防ぐことができる。また、絶縁体２２４の面積が減少することで、絶縁体２２４に取り込まれる酸素の量が減少し、酸化物２３０へ供給される酸素量の減少を抑制することができる。よって、酸化物２３０ｃに含まれる酸素を、効率的に酸化物２３０ｂ、および酸化物２３０ａに供給することができ、領域２３４における酸化物２３０の低抵抗化を抑制することができる。したがって、トランジスタの電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させることができる。
また、上記構成にすることで、絶縁体２２４などに含まれる水素などの不純物が、酸化物２３０へ混入するのを抑制することができる。つまり、酸化物２３０の低抵抗化を抑制することができる。よって、トランジスタの電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させることができる。なお、当該構成は、酸化物２３０ｂ、および酸化物２３０ａと重ならない領域の絶縁体２２４を除去することで、形成することができる。
また、酸化物２３０ｂ、および酸化物２３０ａと重ならない領域の絶縁体２２４を除去することで、図１２（Ｂ）に示すように、トランジスタ２００のチャネル幅方向において、絶縁体２２２の底面を基準として、酸化物２３０ａおよび酸化物２３０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さは、酸化物２３０ｂの底面の高さよりも、低くなりやすい。したがって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させることができる。
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。また、高い周波数特性を有するトランジスタを有する半導体装置を提供することができる。また、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。また、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成について説明する。
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また、導電体２０５は、絶縁体２１４および絶縁体２１６に埋め込まれて設けることが好ましい。ここで、導電体２０５の上面の平坦性を良好にすることが好ましい。例えば、導電体２０５上面の平均面粗さ（Ｒａ）を１ｎｍ以下、好ましくは０．５ｎｍ以下、より好ましくは０．３ｎｍ以下にすればよい。これにより、導電体２０５の上に形成される、絶縁体２２４の平坦性を良好にし、酸化物２３０ａ、酸化物２３０ｂおよび酸化物２３０ｃの結晶性の向上を図ることができる。
ここで、導電体２６０は、第１のゲート（トップゲートともいう。）電極として機能する場合がある。また、導電体２０５は、第２のゲート（バックゲートともいう。）電極として機能する場合がある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制御することができる。特に、導電体２０５に負の電位を印加することにより、トランジスタ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加する電位が０Ｖのときのドレイン電流を小さくすることができる。
なお、導電体２０５は、図１１（Ａ）に示すように、酸化物２３０におけるチャネル形成領域よりも、大きく設けるとよい。特に、図１１（Ｃ）に示すように、導電体２０５は、酸化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第１のゲート電極として機能する導電体２６０の電界と、第２のゲート電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を電気的に取り囲むことができる。
また、図１１（Ｃ）に示すように、導電体２０５は延伸させて、配線としても機能させている。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ずつ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にしてもよい。
また、導電体２０５は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体２０５を単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体２０５の下に水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）導電体を設けてもよい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）導電体を設けることが好ましい。なお、本明細書等において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一またはすべての拡散を抑制する機能とする。
導電体２０５の下に、酸素の拡散を抑制する機能を有する導電体を用いることにより、導電体２０５が酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電体としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体２０５の下層の導電体としては、上記導電性材料を単層または積層とすればよい。
なお、導電体２０５の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法、または原子層堆積（ＡＬＤ：Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などを用いて行うことができる。
本実施の形態では、導電体２０５として、例えば、窒化タンタル、窒化チタン、タングステンの順に導電膜を成膜した、積層膜を用いることができる。
基板（図示せず。）の上に配置された絶縁体２１４は、水、水素などの不純物が、基板側からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体２１４は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する（上記不純物が透過しにくい。）絶縁性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）絶縁性材料を用いることが好ましい。
例えば、絶縁体２１４として、酸化アルミニウム、窒化シリコンなどを用いることが好ましい。これにより、水、水素などの不純物が、絶縁体２１４よりも基板側からトランジスタ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる酸素が、絶縁体２１４よりも基板側に、拡散するのを抑制することができる。
なお、絶縁体２１４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１４として、例えば、スパッタリング法によって成膜された酸化アルミニウムを用いることができる。
絶縁体２１４の上に配置される絶縁体２１６は層間膜として機能する。また、絶縁体２５４の上に配置される絶縁体２８０、および絶縁体２８１も同様に層間膜として機能する。ここで、層間膜として機能する絶縁体２１６、絶縁体２８０、および絶縁体２８１は、絶縁体２１４よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体２１６、絶縁体２８０、および絶縁体２８１として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよい。
また、絶縁体２１６を積層構造にしてもよい。例えば、絶縁体２１６において、少なくとも導電体２０５の側面と接する部分に、絶縁体２１４と同様の絶縁体を設ける構成にしてもよい。このような構成にすることで、絶縁体２１６に含まれる酸素によって、導電体２０５が酸化するのを抑制することができる。または、導電体２０５により、絶縁体２１６に含まれる酸素が吸収されるのを抑制することができる。
なお、絶縁体２１６の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２１６として、例えば、ＣＶＤ法によって成膜された酸化窒化シリコンを用いることができる。
絶縁体２２２、および絶縁体２２４は、ゲート絶縁体としての機能を有する。
ここで、酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。本明細書等では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体２２４は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低減し、トランジスタ２００の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化膜を用いることが好ましい。加熱により酸素を脱離する酸化膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０１８ａｔｏｍｓ／ｃｍ３以上、好ましくは１．０×１０１９ａｔｏｍｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ａｔｏｍｓ／ｃｍ３以上、または３．０×１０２０ａｔｏｍｓ／ｃｍ３以上である酸化膜である。なお、上記ＴＤＳ分析時における膜の表面温度としては１００℃以上７００℃以下、または１００℃以上４００℃以下の範囲が好ましい。
なお、絶縁体２２４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２４として、例えば、ＣＶＤ法によって成膜された酸化窒化シリコンを用いることができる。なお、図１１に示すトランジスタ２００において、絶縁体２２４を島状にする構成としたが、本実施の形態はこれに限られるものではない。例えば、絶縁体２２４が絶縁体２２２の全面を覆う構成にすることもできる。
絶縁体２２２は、水、水素などの不純物が、基板側からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２２２は、絶縁体２２４より水素透過性が低いことが好ましい。絶縁体２２２、および絶縁体２５４によって、絶縁体２２４、酸化物２３０などを囲むことにより、水、水素などの不純物が、外方から絶縁体２２４、および酸化物２３０に拡散することを抑制することができる。
さらに、絶縁体２２２は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２２２は、絶縁体２２４より酸素透過性が低いことが好ましい。絶縁体２２２が、酸素や不純物の拡散を抑制する機能を有することで、酸化物２３０が有する酸素は、基板側へ拡散することを低減できるので、好ましい。また、導電体２０５が、絶縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２２は、酸化物２３０からの酸素の放出や、トランジスタ２００の周辺部から酸化物２３０への水素等の不純物の拡散を抑制する層として機能する。なお、絶縁体２２２としては、上述した材料の中でも、特に酸化ハフニウムを用いると好適である。例えば、絶縁体２２２をゲート絶縁膜として使用する場合、絶縁体２２２に酸化ハフニウムを用いることで、酸化アルミニウムよりも界面準位密度を減少させられる場合がある。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴｉＯ３）または（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
なお、絶縁体２２２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２２２として、例えば、ＡＬＤ法によって成膜された酸化ハフニウムを用いることができる。
また、図１１（Ｃ）に示すように、絶縁体２２２は、酸化物２３０ｂと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体２２２において、酸化物２３０ｂと重ならない領域の膜厚は、絶縁体２８０などに設けられる開口を形成する際、エッチングストッパ膜として機能できる膜厚である、または、絶縁体２１６もしくは導電体２０５の表面が露出しないのに十分な膜厚であることが好ましい。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。例えば、絶縁体２２２の下に絶縁体２２４と同様の絶縁体を設ける構成にしてもよい。
酸化物２３０は、酸化物２３０ａと、酸化物２３０ａ上の酸化物２３０ｂと、酸化物２３０ｂ上の酸化物２３０ｃと、を有する。酸化物２３０ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、酸化物２３０は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物２３０ａに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることができる金属酸化物を、用いることができる。
また、酸化物２３０ｂおよび酸化物２３０ｃは、結晶性を有することが好ましい。例えば、後述するＣＡＡＣ－ＯＳを用いることが好ましい。ＣＡＡＣ－ＯＳなどの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度（所謂サーマルバジェット）に対して安定である。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端が、酸化物２３０ｂの伝導帯下端より真空準位に近いことが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの電子親和力が、酸化物２３０ｂの電子親和力より小さいことが好ましい。この場合、酸化物２３０ｃは、酸化物２３０ａに用いることができる金属酸化物を用いることが好ましい。具体的には、酸化物２３０ｃに用いる金属酸化物において、構成元素中の元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、構成元素中の元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ｃに用いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２３０ｃに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好ましい。
また、酸化物２３０ｃが、酸化物２３０ｃ１、および酸化物２３０ｃ１上の酸化物２３０ｃ２を含む積層構造を有する場合、酸化物２３０ａおよび酸化物２３０ｃ２の伝導帯下端が、酸化物２３０ｂおよび酸化物２３０ｃ１の伝導帯下端より真空準位に近いことが好ましい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃ２の電子親和力が、酸化物２３０ｂおよび酸化物２３０ｃ１の電子親和力より小さいことが好ましい。この場合、酸化物２３０ｃ２は、酸化物２３０ａに用いることができる金属酸化物を用い、酸化物２３０ｃ１は、酸化物２３０ｂに用いることができる金属酸化物を用いることが好ましい。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、酸素以外に共通の元素を有する（主成分とする。）ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３０ａおよび酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガリウムなどを用いてもよい。また、酸化物２３０ｃを、酸化物２３０ｃ１と酸化物２３０ｃ２との積層構造とする場合、例えば、Ｉｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上のＧａ－Ｚｎ酸化物との積層構造、またはＩｎ－Ｇａ－Ｚｎ酸化物と、当該Ｉｎ－Ｇａ－Ｚｎ酸化物上の酸化ガリウムとの積層構造を用いることができる。別言すると、Ｉｎ－Ｇａ－Ｚｎ酸化物と、Ｉｎを含まない酸化物との積層構造を、酸化物２３０ｃとして用いても良い。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂとして、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝３：１：２［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃを積層構造とする場合の具体例としては、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：１［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、Ｇａ：Ｚｎ＝２：５［原子数比］との積層構造、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］と、酸化ガリウムとの積層構造などが挙げられる。
このとき、キャリアの主たる経路は酸化物２３０ｂまたは酸化物２３０ｃとなる。あるいは、酸化物２３０ｃが、酸化物２３０ｃ１、および酸化物２３０ｃ２を含む積層構造を有する場合、酸化物２３０ｂだけでなく、酸化物２３０ｃ１もキャリアの主たる経路となる場合がある。酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。なお、酸化物２３０ｃを積層構造とした場合、上述の酸化物２３０ｂと、酸化物２３０ｃとの界面における欠陥準位密度を低くする効果に加え、酸化物２３０ｃが有する構成元素が、絶縁体２５０側に拡散するのを抑制することが期待される。より具体的には、酸化物２３０ｃを積層構造とし、積層構造の上方にＩｎを含まない酸化物を位置させるため、Ｉｎが絶縁体２５０側に拡散するのを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが絶縁体２５０などに混入した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
酸化物２３０は、半導体として機能する金属酸化物を用いることが好ましい。例えば、領域２３４となる金属酸化物としては、バンドギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
なお、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。なお、スパッタリング法を用いて成膜する場合、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いることが好ましい。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上させることができる。
本実施の形態では、酸化物２３０ａとして、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いてスパッタリング法によって成膜された金属酸化物を用いることができる。また、酸化物２３０ｂとして、例えば、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いてスパッタリング法によって成膜された金属酸化物を用いることができる。また、酸化物２３０ｃ１として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いてスパッタリング法によって成膜された金属酸化物を用いることができる。また、酸化物２３０ｃ２として、例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いてスパッタリング法によって成膜された金属酸化物を用いることができる。
酸化物２３０ｂ上には、ソース電極、およびドレイン電極として機能する導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設けられる。導電体２４２の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ以上２５ｎｍ以下、とすればよい。
導電体２４２としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
なお、導電体２４２の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２４２として、例えば、スパッタリング法によって成膜された窒化タンタルを用いることができる。
絶縁体２５４は、絶縁体２１４などと同様に、水、水素などの不純物が、絶縁体２８０側からトランジスタ２００に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２５４は、絶縁体２２４より水素透過性が低いことが好ましい。さらに、図１１（Ｂ）に示すように、絶縁体２５４は、導電体２４２ａの上面および側面、導電体２４２ｂの上面および側面、酸化物２３０ａおよび酸化物２３０ｂの側面、ならびに絶縁体２２４の側面に接することが好ましい。このような構成にすることで、絶縁体２８０は、絶縁体２５４によって、絶縁体２２４、および酸化物２３０と離隔されている。これにより、絶縁体２８０に含まれる水素が、導電体２４２ａ、導電体２４２ｂ、酸化物２３０ａ、酸化物２３０ｂおよび絶縁体２２４の上面または側面から酸化物２３０に拡散するのを抑制することができるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
さらに、絶縁体２５４は、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２５４は、絶縁体２８０または絶縁体２２４より酸素透過性が低いことが好ましい。
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体２２４を介して酸化物２３０中に酸素を供給することができる。ここで、絶縁体２５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から絶縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から基板側へ拡散することを防ぐことができる。このようにして、酸化物２３０のチャネル形成領域に酸素が供給される。これにより、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体２５４としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。この場合、絶縁体２５４は、ＡＬＤ法を用いて成膜されることが好ましい。ＡＬＤ法は、被覆性の良好な成膜法なので、絶縁体２５４の凹凸によって、段切れなどが形成されるのを防ぐことができる。
このように、水素に対してバリア性を有する絶縁体２５４によって、絶縁体２２４、および酸化物２３０を覆うことで、絶縁体２８０は、絶縁体２２４、および酸化物２３０と離隔されている。これにより、水素などの不純物が、トランジスタ２００の外方から混入することを抑制できるので、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
また、絶縁体２５４としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。絶縁体２５４として、組成式がＡｌＮｘ（ｘは０より大きく２以下の実数、好ましくは、ｘは０．５より大きく１．５以下の実数）を満たす窒化物絶縁体を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ２００を駆動したときに生じる熱の放熱性を高めることができる。また、絶縁体２５４として、窒化アルミニウムチタン、窒化チタンなどを用いることもできる。この場合、スパッタリング法を用いて成膜することで、成膜ガスに酸素またはオゾンなどの酸化性の強いガスを用いずに成膜することができるので、好ましい。また、窒化シリコンまたは窒化酸化シリコンなどを用いることもできる。
また、絶縁体２５４は、２層以上の多層構造とすることができる。例えば、絶縁体２５４として、酸素を含む雰囲気でスパッタリング法を用いて１層目を成膜し、次にＡＬＤ法を用いて２層目を成膜し、２層構造としてもよい。ＡＬＤ法は、被覆性の良好な成膜法なので、１層目の凹凸によって、段切れなどが形成されるのを防ぐことができる。なお、絶縁体２５４を２層以上の多層構造とする場合、異なる材料からなる多層構造としてもよい。例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンと、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体と、の積層構造としてもよい。また、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることができる。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの上面に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、酸化物２３０ｃの上面に接して設けることにより、酸化物２３０ｂの領域２３４に効果的に酸素を供給することができる。また、絶縁体２２４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好ましい。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
なお、絶縁体２５０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２５０として、例えば、ＣＶＤ法によって成膜された酸化窒化シリコンを用いることができる。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体２５０から導電体２６０への酸素の拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
なお、上記金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、上記金属酸化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体２５０と上記金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能となる。
また、上記金属酸化物は、第１のゲートの一部としての機能を有してもよい。例えば、酸化物２３０として用いることができる酸化物半導体を、上記金属酸化物として用いることができる。その場合、導電体２６０をスパッタリング法で成膜することで、上記金属酸化物の電気抵抗値を低下させて導電体とすることができる。これをＯＣ（Ｏｘｉｄｅ Ｃｏｎｄｕｃｔｏｒ）電極と呼ぶことができる。
上記金属酸化物を有することで、導電体２６０からの電界の影響を弱めることなく、トランジスタ２００のオン電流の向上を図ることができる。また、絶縁体２５０と、上記金属酸化物との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つことで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、絶縁体２５０、および上記金属酸化物との積層構造を設けることで、導電体２６０と酸化物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度を、容易に適宜調整することができる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用いることが好ましい。また、酸化物２３０に用いることができる酸化物半導体を低抵抗化することで、上記金属酸化物として用いることができる。
導電体２６０は、図１１では２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
なお、導電体２６０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、導電体２６０ａとして、例えば、ＣＶＤ法によって成膜された窒化チタンを用い、導電体２６０ｂとして、例えば、ＣＶＤ法によって成膜された窒化チタンを用いることができる。
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２２、絶縁体２２４、酸化物２３０、および導電体２４２上に設けられる。例えば、絶縁体２８０として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体２８０中の水、水素などの不純物濃度が低減されていることが好ましい。また、絶縁体２８０の上面は、平坦化されていてもよい。
なお、絶縁体２８０の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２８０として、例えば、ＣＶＤ法によって成膜された酸化窒化シリコンを用いることができる。
絶縁体２７４は、絶縁体２１４などと同様に、水、水素などの不純物が、上方から絶縁体２８０に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体２７４としては、例えば、絶縁体２１４、絶縁体２５４等に用いることができる絶縁体を用いればよい。
なお、絶縁体２７４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２７４として、例えば、スパッタリング法によって成膜された酸化アルミニウムを用いることができる。
また、絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶縁体２８１は、絶縁体２２４などと同様に、膜中の水、水素などの不純物濃度が低減されていることが好ましい。
なお、絶縁体２８１の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、絶縁体２８１として、例えば、ＣＶＤ法によって成膜された窒化シリコンを用いることができる。
また、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４に形成された開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａおよび導電体２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の側壁に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の側壁に接して、絶縁体２４１ｂが設けられ、その側面に接して導電体２４０ｂの第１の導電体が形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂが位置しており、導電体２４０ｂが導電体２４２ｂと接する。
導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。
また、導電体２４０を積層構造とする場合、酸化物２３０ａ、酸化物２３０ｂ、導電体２４２、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１と接する導電体には、水、水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層に含まれる、水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に拡散するのを抑制することができる。
絶縁体２４１ａおよび絶縁体２４１ｂとしては、例えば、絶縁体２５４等に用いることができる絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、絶縁体２５４に接して設けられるので、絶縁体２８０などに含まれる水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に拡散するのを抑制することができる。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４０ｂに吸収されるのを防ぐことができる。なお、絶縁体２４１ａおよび絶縁体２４１ｂの形成には、ＡＬＤ法やＣＶＤ法を用いることができる。
また、図示しないが、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成してもよい。
また、図示しないが、上記導電体を覆うように、抵抗率が１．０×１０１３Ωｃｍ以上１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１３Ωｃｍ以上５．０×１０１４Ωｃｍ以下の絶縁体を設けることが好ましい。上記導電体上に上記のような抵抗率を有する絶縁体を設けることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００、上記導電体等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタや、該トランジスタを有する電子機器の特性不良や静電破壊を抑制することができ、好ましい。
以上のように、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。また、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。また、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。また、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。また、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。また、本発明の一態様により、生産性の高い半導体装置を提供することができる。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
以下に示す構成材料の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ ＣＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラズマを用いないため、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法も、被処理物へのプラズマダメージを抑制することが可能な成膜方法である。よって、欠陥の少ない膜が得られる。なお、ＡＬＤ法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
また、当該構成材料の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウエットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、レジスト上に直接描画を行うため、上述のレジスト露光用のマスクは不要となる。なお、レジストマスクは、アッシングなどのドライエッチング処理を行う、ウエットエッチング処理を行う、ドライエッチング処理後にウエットエッチング処理を行う、またはウエットエッチング処理後にドライエッチング処理を行う、などで、除去することができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、当該構成材料上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。当該構成材料のエッチングは、レジストマスクを除去してから行ってもよいし、レジストマスクを残したまま行ってもよい。後者の場合、エッチング中にレジストマスクが消失することがある。当該構成材料のエッチング後にハードマスクをエッチングにより除去してもよい。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、および絶縁体２７４など）で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたは錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫などとする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結晶酸化物半導体、ｎｃ－ＯＳ、ａ－ｌｉｋｅ ＯＳ、および非晶質酸化物半導体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウンダリーともいう。）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損（ＶＯ：ｏｘｙｇｅｎ ｖａｃａｎｃｙともいう。）など）の少ない金属酸化物ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ここで、図１３（Ａ）に、試料面と概略平行な方向から、ＴＥＭによって、観察したＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。高分解能ＴＥＭ像の観察には、球面収差補正（Ｓｐｈｅｒｉｃａｌ Ａｂｅｒｒａｔｉｏｎ Ｃｏｒｒｅｃｔｏｒ）機能を用いた。球面収差補正機能を用いた高分解能ＴＥＭ像を、特にＣｓ補正高分解能ＴＥＭ像と呼ぶ。Ｃｓ補正高分解能ＴＥＭ像は、例えば、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆなどによって観察することができる。
図１３（Ａ）より、金属原子が層状に配列している領域であるナノ結晶を確認することができる。ナノ結晶一つの大きさは１ｎｍ以上のものや、３ｎｍ以上のものがあることがわかる。ナノ結晶は、ＣＡＡＣ－ＯＳの被形成面または上面の凹凸を反映しており、ＣＡＡＣ－ＯＳの被形成面または上面と平行となる。
また、図１３（Ｂ）および図１３（Ｃ）に、試料面と概略垂直な方向から観察したＣＡＡＣ－ＯＳの平面のＣｓ補正高分解能ＴＥＭ像を示す。図１３（Ｄ）および図１３（Ｅ）は、それぞれ図１３（Ｂ）および図１３（Ｃ）を画像処理した像である。以下では、画像処理の方法について説明する。まず、図１３（Ｂ）を高速フーリエ変換（ＦＦＴ：Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することでＦＦＴ像を取得する。次に、取得したＦＦＴ像において原点を基準に、２．８ｎｍ－１から５．０ｎｍ－１の間の範囲を残すマスク処理する。次に、マスク処理したＦＦＴ像を、逆高速フーリエ変換（ＩＦＦＴ：Ｉｎｖｅｒｓｅ Ｆａｓｔ Ｆｏｕｒｉｅｒ Ｔｒａｎｓｆｏｒｍ）処理することで画像処理した像を取得する。こうして取得した像をＦＦＴフィルタリング像と呼ぶ。ＦＦＴフィルタリング像は、Ｃｓ補正高分解能ＴＥＭ像から周期成分を抜き出した像であり、格子配列を示している。
図１３（Ｄ）では、格子配列の乱れた箇所を破線で示している。破線で囲まれた領域が、一つのナノ結晶である。そして、破線で示した箇所がナノ結晶とナノ結晶との連結部である。破線は、六角形状であるため、ナノ結晶が六角形状であることがわかる。このように、ＣＡＡＣ－ＯＳは、ｃ軸方向からＴＥＭで観察した際に、六角形の格子点が見られる。よって、ＣＡＡＣ－ＯＳは、先の実施の形態において、図１（Ｃ）に示す、層状の結晶構造を有するということができる。なお、ナノ結晶の形状は、正六角形状とは限らず、非正六角形状である場合もある。
図１３（Ｅ）では、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を点線で示し、格子配列の向きの変化を破線で示している。点線近傍においても、明確な結晶粒界を確認することはできない。点線近傍の格子点を中心に周囲の格子点を繋ぐと、歪んだ六角形や、五角形または七角形などが形成できる。即ち、格子配列を歪ませることによって結晶粒界の形成を抑制していることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためと考えられる。
また、図１４（Ａ）に、図１３とは異なるＣＡＡＣ－ＯＳの断面の高分解能ＴＥＭ像を示す。また、図１４（Ｂ）は、図１４（Ａ）をさらに拡大した断面の高分解能ＴＥＭ像であり、理解を容易にするために原子配列を強調表示している。
図１４（Ｃ）は、図１４（Ａ）のＡ－Ｏ－Ａ’間において、丸で囲んだ領域（直径約４ｎｍ）の局所的なフーリエ変換像である。図１４（Ｃ）より、各領域においてｃ軸配向性が確認できる。また、Ａ－Ｏ間とＯ－Ａ’間とでは、ｃ軸の向きが異なるため、異なるグレインであることが示唆される。また、Ａ－Ｏ間では、ｃ軸の角度が１４．３°、１６．６°、２６．４°のように少しずつ連続的に変化していることがわかる。同様に、Ｏ－Ａ’間では、ｃ軸の角度が－１８．３°、－１７．６°、－１５．９°と少しずつ連続的に変化していることがわかる。
断面の高分解能ＴＥＭ像および平面の高分解能ＴＥＭ像より、ＣＡＡＣ－ＯＳのナノ結晶は配向性を有していることがわかる。
以上のことから、ＣＡＡＣ－ＯＳは、先の実施の形態に示すように、ｃ軸配向性を有し、かつｃ軸がＣＡＡＣ－ＯＳの被形成面またはＣＡＡＣ－ＯＳの膜表面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面の高分解能ＴＥＭ観察で確認された層状に配列した金属原子の各層は、ナノ結晶のａ－ｂ面に平行な面である。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム－ガリウム－亜鉛酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述のナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度（ＳＩＭＳにより得られる濃度）を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、ＳＩＭＳにより得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
＜半導体装置の構成例２＞
図１５は、本発明の一態様に係るトランジスタ２００Ａ、およびトランジスタ２００Ａ周辺の上面図および断面図である。
図１５（Ａ）は、トランジスタ２００Ａを有する半導体装置の上面図である。また、図１５（Ｂ）および図１５（Ｃ）は当該半導体装置の断面図である。ここで、図１５（Ｂ）は、図１５（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル長方向の断面図でもある。また、図１５（Ｃ）は、図１５（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ａのチャネル幅方向の断面図でもある。なお、図１５（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
なお、図１５に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記している。
以下、半導体装置の構成について、図１５を用いて説明する。なお、本項目において、半導体装置の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を用いることができる。
［トランジスタ２００Ａ］
図１５に示すように、トランジスタ２００Ａは、基板（図示せず。）の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６の上および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ１、および酸化物２３０ｃ２）と、酸化物２３０の上に配置された２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂの上面の一部と接する導電体２４２ａおよび導電体２４２ｂと、導電体２４２ａの上に配置されたバリア膜２４４ａと、導電体２４２ｂの上に配置されたバリア膜２４４ｂと、絶縁体２２２の上面の一部、絶縁体２２４の側面、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面、バリア膜２４４ａの上面、導電体２４２ｂの側面、およびバリア膜２４４ｂの上面に接して配置された絶縁体２５４（絶縁体２５４ａ、および絶縁体２５４ｂ）と、を有する。
絶縁体２５４が、絶縁体２５４ａ、および絶縁体２５４ｂの２層を積層する構成であり、また、酸化物２３０ｃが、酸化物２３０ｃ１および酸化物２３０ｃ２の２層を積層する構成である点が、前述のトランジスタ２００と異なる。以下では、トランジスタ２００と異なる点について説明する。
図１５に示すように、絶縁体２５４は、絶縁体２５４ａと、絶縁体２５４ａの上に配置された絶縁体２５４ｂと、を有する。例えば、絶縁体２５４ａは、水、水素などの不純物が、絶縁体２８０側からトランジスタ２００Ａに拡散するのを抑制するバリア膜として機能することが好ましい。また、例えば、絶縁体２５４ｂは、酸化物２３０中の酸素が、絶縁体２８０側へ拡散するのを抑制することが好ましい。このような２層を積層する構成にすることで、酸化物２３０のチャネル形成領域への水素の混入を防ぐことができる。さらに、酸化物２３０のチャネル形成領域からの酸素の放出を防ぐことができる。具体的には、絶縁体２５４ａとして、スパッタリング法を用いて成膜された窒化シリコンを用い、絶縁体２５４ｂとして、ＡＬＤ法を用いて成膜された酸化アルミニウムを用いればよい。
また、例えば、絶縁体２５４ａとして、過剰酸素領域を有する絶縁性材料、または、過剰酸素領域が形成されやすい絶縁性材料を用い、絶縁体２５４ｂとして、被形成膜に過剰酸素領域を形成しやすい絶縁性材料を用いることが好ましい。具体的には、絶縁体２５４ａとして、スパッタリング法を用いて成膜された酸化シリコンを用い、絶縁体２５４ｂとして、スパッタリング法を用いて成膜された酸化アルミニウムを用いればよい。このような２層を積層する構成にすることで、絶縁体２５４ａが有する過剰酸素を、酸化物２３０に効率的に供給することができる。
なお、絶縁体２５４ａが過剰酸素を有する場合、導電体２４２ａの上面に接してバリア膜２４４ａが設けられ、導電体２４２ｂの上面に接してバリア膜２４４ｂが設けられることが好ましい。バリア膜２４４ａおよびバリア膜２４４ｂは、水、水素などの不純物および酸素の透過を抑制する機能を有する。これにより、酸化物２３０ｃおよび絶縁体２５０中の過剰酸素が、導電体２４２ａおよび導電体２４２ｂへと拡散することを防止することができる。つまり、導電体２４２ａおよび導電体２４２ｂの酸化に、周囲の過剰酸素が用いられることを防ぐことができる。さらに、導電体２４２ａおよび導電体２４２ｂの酸化によって、導電体２４２ａおよび導電体２４２ｂの電気抵抗値が増加することを防ぐことができる。なお、導電体の電気抵抗値の測定は、２端子法などを用いて測定することができる。
バリア膜２４４ａ、およびバリア膜２４４ｂとしては、例えば、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いればよい。
また、バリア膜２４４ａ、およびバリア膜２４４ｂとして不純物が透過しにくい導電性材料を用いてもよい。バリア膜２４４ａ、およびバリア膜２４４ｂに導電性材料を用いる場合は、酸素が放出されにくい、または、吸収されにくい導電性材料を用いることが好ましい。なお、バリア膜２４４ａおよびバリア膜２４４ｂを設けない構成としてもよい。
なお、絶縁体２５４は、絶縁体２５４ａおよび絶縁体２５４ｂを積層する構成に限定されず、単層にしてもよいし、絶縁体２５４ａ、絶縁体２５４ｂ、および絶縁体２５４ｃの３層を積層する構成にしてもよい。３層を積層する構成にする場合、例えば、絶縁体２５４ａとして、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用い、絶縁体２５４ｂとして、過剰酸素領域を有する絶縁性材料を用い、絶縁体２５４ｃとして、酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。このような３層を積層する構成にすることで、絶縁体２５４ｂが有する過剰酸素が、絶縁体２５４ａおよび絶縁体２５４ｃの外側に拡散することを抑制することができる。したがって、絶縁体２５４ｂが有する過剰酸素を、酸化物２３０に効率的に供給することができる。
なお、絶縁体２５４を２層以上の積層する構成にする場合、絶縁体２５４に用いる絶縁性材料の組み合わせおよび積層順は、求めるトランジスタ特性により、適宜設計すればよい。
また、図１５に示すように、酸化物２３０ｃは、酸化物２３０ｃ１と、酸化物２３０ｃ１の上に配置された酸化物２３０ｃ２と、を有する。酸化物２３０ｃ１は、酸化物２３０ｂに用いられる金属酸化物を構成する金属元素の少なくとも一つを含むことが好ましく、当該金属元素を全て含むことがより好ましい。これにより、酸化物２３０ｂと酸化物２３０ｃ１との界面における欠陥準位密度を低くすることができる。また、酸化物２３０ｃ２は、酸化物２３０ｃ１より、酸素の拡散または透過を抑制する金属酸化物であることが好ましい。絶縁体２５０と酸化物２３０ｃ１との間に酸化物２３０ｃ２を設けることで、絶縁体２８０に含まれる酸素が、絶縁体２５０に拡散するのを抑制することができる。したがって、当該酸素は、酸化物２３０ｃ１を介して、酸化物２３０に供給されやすくなる。
また、酸化物２３０ｃ１、および酸化物２３０ｃ２は、結晶性を有することが好ましく、酸化物２３０ｃ２は、酸化物２３０ｃ１よりも結晶性が高いことがより好ましい。特に、酸化物２３０ｃ１、および酸化物２３０ｃ２として、ＣＡＡＣ－ＯＳを用いることが好ましく、酸化物２３０ｃ１、および酸化物２３０ｃ２が有する結晶のｃ軸が、酸化物２３０ｃ１、および酸化物２３０ｃ２の被形成面または上面に概略垂直な方向を向いていることが好ましい。ＣＡＡＣ－ＯＳは、ｃ軸方向に酸素を移動させにくい性質を有する。したがって、酸化物２３０ｃ１と絶縁体２５０との間に、酸化物２３０ｃ２を設けることで、酸化物２３０ｃ１が有する酸素が、絶縁体２５０へ拡散することを抑制し、当該酸素を、酸化物２３０に効率的に供給することができる。
具体的には、酸化物２３０ｃ１として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］の金属酸化物を用い、酸化物２３０ｃ２として、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の金属酸化物を用いればよい。酸化物２３０ｃ２に用いる金属酸化物において、構成元素中のＩｎの原子数比が、酸化物２３０ｃ１に用いる金属酸化物における、構成元素中のＩｎの原子数比より小さくすることで、Ｉｎが絶縁体２５０側に拡散するのを抑制することができる。絶縁体２５０は、ゲート絶縁体として機能するため、Ｉｎが絶縁体２５０などに混入した場合、トランジスタの特性不良となる。したがって、酸化物２３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供することが可能となる。
また、絶縁体２８０を、２層の積層構造として設ける構成にしてもよい。図１５に示すように、絶縁体２８０は、絶縁体２８０ａと、絶縁体２８０ａの上に配置された絶縁体２８０ｂと、を有する場合、絶縁体２８０ａは、過剰酸素領域を有することが好ましい。絶縁体２８０ａは、絶縁体２８０ｂよりも、酸化物２３０のチャネル形成領域までの物理的距離が短いため、絶縁体２８０に含まれる酸素を、酸化物２３０のチャネル形成領域に効率的に供給することができる。
具体的には、絶縁体２８０ａとして、スパッタリング法を用いて成膜した酸化シリコンを用い、絶縁体２８０ｂとして、ＣＶＤ法を用いて成膜した酸化窒化シリコンを用いればよい。なお、トランジスタ２００Ａでは、絶縁体２８０を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、絶縁体２８０を単層、または３層以上の積層構造として設ける構成にしてもよい。
また、図１５に示すように、絶縁体２７４と絶縁体２８１との間に、絶縁体２８２を設ける構成にしてもよい。絶縁体２８２は、水素などの不純物や、酸素の拡散を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法や、ＡＬＤ法を用いて、窒化シリコン、酸化アルミニウムなどを成膜すること好ましい。絶縁体２８２を設けることで、絶縁体２８０、絶縁体２５０などが有する酸素が、絶縁体２８１側へ拡散することを抑制することができる。
＜半導体装置の構成例３＞
図１６は、本発明の一態様に係るトランジスタ２００Ｂ、およびトランジスタ２００Ｂ周辺の上面図および断面図である。
図１６（Ａ）は、トランジスタ２００Ｂを有する半導体装置の上面図である。また、図１６（Ｂ）乃至図１６（Ｄ）は当該半導体装置の断面図である。ここで、図１６（Ｂ）は、図１６（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル長方向の断面図でもある。また、図１６（Ｃ）は、図１６（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂのチャネル幅方向の断面図でもある。また、図１６（Ｄ）は、図１６（Ａ）にＡ５－Ａ６の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｂの低抵抗領域として機能する領域２４３ｂ近傍の断面図でもある。なお、図１６（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
なお、図１６に示す半導体装置において、＜半導体装置の構成例１＞または＜半導体装置の構成例２＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記している。
以下、半導体装置の構成について、図１６を用いて説明する。なお、本項目において、半導体装置の構成材料については＜半導体装置の構成例１＞または＜半導体装置の構成例２＞で詳細に説明した材料を用いることができる。
［トランジスタ２００Ｂ］
図１６に示すように、トランジスタ２００Ｂは、基板（図示せず。）の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６の上および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃ１、および酸化物２３０ｃ２）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、絶縁体２２２の上面の一部、絶縁体２２４の側面、酸化物２３０ａの側面、酸化物２３０ｂの側面、および酸化物２３０ｂの上面に接して配置された絶縁体２５４（絶縁体２５４ａ、および絶縁体２５４ｂ）と、を有する。ここで、酸化物２３０ｂの上面には、領域２４３ａ、および領域２４３ｂが、互いに離隔して形成されている。
トランジスタ２００Ｂは、導電体２４２を設けていない点において、前述のトランジスタ２００などと異なる。以下では、前述のトランジスタ２００などと異なる点について説明する。
図１６（Ｂ）に示すように、領域２４３ａおよび領域２４３ｂは、導電体２６０を挟んで対向して形成されており、上面が絶縁体２５４と接することが好ましい。上面視において、領域２４３ａおよび領域２４３ｂの導電体２６０側の側面は、導電体２６０の側面と一致する、または、領域２４３ａおよび領域２４３ｂの一部が導電体２６０と重畳する、ことが好ましい。
図１６に示すトランジスタ２００Ｂにおいては、例えば、酸化物２３０のキャリア密度を増大させ、低抵抗化させることができる元素をドーパントとして添加することによって、領域２４３（領域２４３ａおよび領域２４３ｂ）を形成すればよい。
ドーパントとしては、酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。このような元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。また、希ガスの代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でもドーパントとしては、ホウ素、及びリンが好ましい。ホウ素、リンをドーパントとして用いる場合、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。上記元素の濃度は、ＳＩＭＳなどを用いて測定すればよい。
特に、領域２４３に添加する元素として、酸化物を形成しやすい元素を用いることが好ましい。このような元素としては、代表的にはホウ素、リン、アルミニウム、マグネシウム等がある。領域２４３に添加された当該元素は、酸化物２３０中の酸素を奪って酸化物を形成しうる。その結果、領域２４３には多くの酸素欠損が生じる。当該酸素欠損と、酸化物２３０中の水素とが結合することでキャリアが生じ、極めて低抵抗な領域となる。さらに、領域２４３に添加された元素は安定な酸化物の状態で領域２４３に存在するため、その後の工程で高い温度を要する処理が行われたとしても、領域２４３から脱離しにくい。すなわち、領域２４３に添加する元素として、酸化物を形成しやすい元素を用いることで、酸化物２３０中に高温のプロセスを経ても高抵抗化しにくい領域を形成できる。
ここで、領域２４３の上記元素の濃度は、酸化物２３０の領域２４３が形成されていない部分の上記元素の濃度と、同等、またはそれよりも高いことが好ましい。また、領域２４３に含まれる酸素欠損の量は、酸化物２３０の領域２４３が形成されていない部分の酸素欠損の量と、同等、またはそれよりも多いことが好ましい。これにより、領域２４３は、酸化物２３０の領域２４３が形成されていない部分と比較して、キャリア密度が大きく、抵抗が低くなる。
酸化物２３０にソース領域またはドレイン領域として機能する領域２４３を形成することで、金属で形成されたソース電極およびドレイン電極を設けることなく、領域２４３にプラグとして機能する導電体２４０を接続することができる。
また、このようにドーパントを添加して領域２４３を形成すると、絶縁体２５４ａおよび絶縁体２５４ｂにもドーパントが添加される。すなわち、酸化物２３０ｂ、絶縁体２５４ａ、および絶縁体２５４ｂがドーパントに含まれる元素を有する。また、絶縁体２５４ａおよび絶縁体２５４ｂが過剰酸素を有する場合、ドーパントによって、外部への過剰酸素の拡散を抑制できる場合がある。このような領域２４３を形成することで、トランジスタ２００Ｂのオン電流を大きくし、Ｓ値（Ｓｕｂｔｈｒｅｓｈｏｌｄ Ｓｗｉｎｇ、ＳＳとも言う。）を良好にし、周波数特性の向上を図ることができる。
ドーパントの添加によって領域２４３を形成する場合、例えば、酸化物２３０ｃ１、酸化物２３０ｃ２、絶縁体２５０、および導電体２６０を設ける位置に、ダミーゲートを形成し、当該ダミーゲートをマスクとして用いて、ドーパントの添加を行えばよい。これにより、酸化物２３０において、当該ダミーゲートが重畳していない領域に、上記の元素を含む領域２４３を形成することができる。
ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
また、領域２４３に酸素欠損を形成する元素を添加して、熱処理を行うことで、チャネル形成領域として機能する領域２３４に含まれる水素を、領域２４３に含まれる酸素欠損で捕獲できる場合がある。これにより、トランジスタ２００Ｂに安定な電気特性を与え、信頼性の向上を図ることができる。
なお、図１６において、トランジスタ２００Ａと同様に、酸化物２３０ｃを酸化物２３０ｃ１と酸化物２３０ｃ２の積層で示し、絶縁体２５４を絶縁体２５４ａと絶縁体２５４ｂの積層で示したが、これに限られるものではない。酸化物２３０ｃおよび絶縁体２５４は、単層にしてもよいし、３層以上の積層構造にしてもよい。
＜半導体装置の構成例４＞
図１７は、本発明の一態様に係るトランジスタ２００Ｃ、およびトランジスタ２００Ｃ周辺の上面図および断面図である。
図１７（Ａ）は、トランジスタ２００Ｃを有する半導体装置の上面図である。また、図１７（Ｂ）および図１７（Ｃ）は当該半導体装置の断面図である。ここで、図１７（Ｂ）は、図１７（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル長方向の断面図でもある。また、図１７（Ｃ）は、図１７（Ａ）にＡ３－Ａ４の一点鎖線で示す部位の断面図であり、トランジスタ２００Ｃのチャネル幅方向の断面図でもある。なお、図１７（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
なお、図１７に示す半導体装置において、＜半導体装置の構成例１＞に示した半導体装置を構成する構造と同機能を有する構造には、同符号を付記している。
以下、半導体装置の構成について、図１７を用いて説明する。なお、本項目において、半導体装置の構成材料については＜半導体装置の構成例１＞で詳細に説明した材料を用いることができる。
［トランジスタ２００Ｃ］
図１７に示すように、トランジスタ２００Ｃは、基板（図示せず。）の上に配置された絶縁体２１６と、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体２１６の上および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０の上に配置された絶縁体２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２６０ｂ）と、酸化物２３０ｂの上面の一部と接する導電体２４２ａおよび導電体２４２ｂと、絶縁体２２２の上面の一部、絶縁体２２４の側面、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体２４２ａの側面、導電体２４２ａの上面、導電体２４２ｂの側面、導電体２４２ｂの上面、および酸化物２３０ｃの一部に接して配置された絶縁体２５４と、導電体２６０を覆って配置された絶縁体２７３と、を有する。
絶縁体２７３を有し、酸化物２３０ｃ、絶縁体２５０、および導電体２６０の一部が導電体２４２に重畳し、絶縁体２８０が酸化物２３０ｃ、絶縁体２５０、および導電体２６０の上に設けられている点が、前述のトランジスタ２００と異なる。以下では、トランジスタ２００と異なる点について説明する。
トランジスタ２００Ｃにおいて、導電体２６０は、絶縁体２５０を介して導電体２４２ａと重なる領域と、絶縁体２５０を介して導電体２４２ｂと重なる領域を有する。導電体２６０をこのような形状にすることにより、導電体２６０に位置合わせのマージンを持たせることができるので、酸化物２３０の導電体２４２ａと導電体２４２ｂの間の領域に、導電体２６０を確実に重畳させ、オフセット領域が形成されるのを防ぐことができる。
絶縁体２７３は、絶縁体２５４などと同様に、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機能を有する（上記酸素が透過しにくい。）ことが好ましい。例えば、絶縁体２７３は、絶縁体２８０または絶縁体２２４より酸素透過性が低いことが好ましい。このような絶縁体２７３で導電体２６０を覆うことにより、導電体２６０が酸化されるのを抑制することができる。
また、絶縁体２７３は、絶縁体２５４などと同様に、水、水素などの不純物が、絶縁体２８０側から導電体２６０に拡散するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体２７３は、絶縁体２２４より水素透過性が低いことが好ましい。
なお、図１７において、絶縁体２７３は、導電体２６０を覆い、絶縁体２５０の上面に接する構成にしているが、これに限られるものではない。例えば、絶縁体２７３が、導電体２６０、絶縁体２５０、および酸化物２３０ｃを覆い、絶縁体２５４に接する構成にしてもよい。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方法などと適宜組み合わせて用いることができる。
（実施の形態３）
本実施の形態では、半導体装置の一形態を、図１８および図１９を用いて説明する。
［記憶装置１］
本発明の一態様である容量素子を使用した、半導体装置（記憶装置）の一例を図１８に示す。本発明の一態様の半導体装置は、トランジスタ２００はトランジスタ３００の上方に設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設けられている。なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００などを用いることができる。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図１８に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。
また、図１８に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲート電極として機能する導電体３１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域３１３、ならびにソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、および低抵抗領域３１４ｂを有する。トランジスタ３００は、ｐチャネル型、またはｎチャネル型のいずれでもよい。
ここで、図１８に示すトランジスタ３００はチャネルが形成される半導体領域３１３（基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶縁体３１５を介して、導電体３１６が覆うように設けられている。なお、導電体３１６は仕事関数を調整する材料を用いてもよい。このようなトランジスタ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図１８に示すトランジスタ３００は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
＜容量素子１００＞
容量素子１００は、トランジスタ２００の上方に設けられる。容量素子１００は、第１の電極として機能する導電体１１０、第２の電極として機能する導電体１２０、および誘電体として機能する絶縁体１３０を有する。
また、例えば、導電体２４０上に設けた導電体１１２と、導電体１１０は、同時に形成することができる。なお、導電体１１２は、容量素子１００、トランジスタ２００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。
図１８では、導電体１１２、および導電体１１０は単層構造を示したが、当該構成に限定されず、２層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、絶縁体１３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率（ｈｉｇｈ－ｋ）材料との積層構造を用いることが好ましい。当該構成により、容量素子１００は、高誘電率（ｈｉｇｈ－ｋ）の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子１００の静電破壊を抑制することができる。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する窒化物などがある。
一方、絶縁耐力が大きい材料（低い比誘電率の材料）としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。
＜配線層＞
各構造体の間には、層間膜、配線、プラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
例えば、基板３１１上には、層間膜として、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６が順に積層して設けられている。なお、絶縁体３１５、および導電体３１６は、絶縁体３２０に埋め込まれるように設けられている。また、絶縁体３２０、絶縁体３２２、絶縁体３２４、および絶縁体３２６には容量素子１００、またはトランジスタ２００と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、導電体３２８、および導電体３３０はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１８において、絶縁体３５０、絶縁体３５２、及び絶縁体３５４が順に積層して設けられている。また、絶縁体３５０、絶縁体３５２、及び絶縁体３５４には、導電体３５６が形成されている。導電体３５６は、プラグ、または配線として機能する。
絶縁体３５４、および導電体３５６上には、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６が順に積層して設けられている。また、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、容量素子１００、またはトランジスタ３００と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体１２０、および絶縁体１３０上には、絶縁体１５０が設けられている。
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を用いることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体２１２、絶縁体３５２、絶縁体３５４等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある。
また、導電体１１２、または導電体１２０上に設けられる絶縁体１３０、および絶縁体１５０の一方、または両方を抵抗率が１．０×１０１２Ωｃｍ以上１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１２Ωｃｍ以上１．０×１０１４Ωｃｍ以下、より好ましくは１．０×１０１３Ωｃｍ以上５．０×１０１３Ωｃｍ以下の絶縁体とすることが好ましい。絶縁体１３０、および絶縁体１５０の一方、または両方を上記のような抵抗率を有する絶縁体とすることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００、トランジスタ３００、容量素子１００、および導電体１１２、導電体１２０等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタ、該トランジスタを有する記憶装置の特性不良や静電破壊を抑制することができ、好ましい。このような絶縁体として、窒化シリコン、または窒化酸化シリコンを用いることができる。
また、上記のような抵抗率を有する絶縁体として、絶縁体１４０を導電体１１２の下層に設けてもよい。この場合、絶縁体２８１上に絶縁体１４０を形成し、絶縁体１４０、絶縁体２８１、絶縁体２７４、絶縁体２８０、絶縁体２５４などに開口部を形成し、当該開口部内に絶縁体２４１の形成や、トランジスタ２００、導電体２１８などと電気的に接続する導電体２４０の形成を行えばよい。絶縁体１４０は、絶縁体１３０、または絶縁体１５０と同様の材料を用いることができる。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体２１０、絶縁体３５０等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、導電体１１０、導電体１１２、導電体１２０等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
＜＜酸化物半導体が設けられた層の配線、またはプラグ＞＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
例えば、図１８では、絶縁体２８０および絶縁体２８１と、導電体２４０との間に、絶縁体２４１を設けるとよい。絶縁体２４１が、絶縁体２８０、および絶縁体２８１と、導電体２４０との間に存在することで、導電体２４０による、絶縁体２８０、および絶縁体２８１に含まれる酸素の吸収、すなわち導電体２４０の酸化を抑制することができる。
つまり、絶縁体２４１を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制することができる。
なお、絶縁体２４１としては、水、水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウム、酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化タンタルなどの金属酸化物、窒化酸化シリコン、窒化シリコンなどを用いることができる。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。また、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。また、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。また、消費電力が低減された半導体装置を提供することができる。
［記憶装置２］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図１９に示す。図１９に示す記憶装置は、図１８で示したトランジスタ２００、トランジスタ３００、および容量素子１００を有する半導体装置に加え、トランジスタ４００を有している。
トランジスタ４００は、トランジスタ２００の第２のゲート電圧を制御することができる。例えば、トランジスタ４００の第１のゲート及び第２のゲートをソースとダイオード接続し、トランジスタ４００のソースと、トランジスタ２００の第２のゲートを接続する構成とする。当該構成でトランジスタ２００の第２のゲートの負電位を保持するとき、トランジスタ４００の第１のゲート－ソース間の電圧および、第２のゲート－ソース間の電圧は、０Ｖになる。トランジスタ４００において、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流が非常に小さいため、トランジスタ２００およびトランジスタ４００に電源供給をしなくても、トランジスタ２００の第２のゲートの負電位を長時間維持することができる。これにより、トランジスタ２００、およびトランジスタ４００を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
従って、図１９において、配線１００１はトランジスタ３００のソースと電気的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続されている。また、配線１００３はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トランジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００５は容量素子１００の電極の他方と電気的に接続されている。配線１００７はトランジスタ４００のソースと電気的に接続され、配線１００８はトランジスタ４００の第１のゲートと電気的に接続され、配線１００９はトランジスタ４００の第２のゲートと電気的に接続され、配線１０１０はトランジスタ４００のドレインと電気的に接続されている。ここで、配線１００６、配線１００７、配線１００８、及び配線１００９が電気的に接続されている。
また、図１９に示す記憶装置は、図１８に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、１個のトランジスタ４００は、複数のトランジスタ２００の第２のゲート電圧を制御することができる。そのため、トランジスタ４００は、トランジスタ２００よりも、少ない個数を設けるとよい。
＜トランジスタ４００＞
トランジスタ４００は、トランジスタ２００と、同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ４００は、第１のゲート電極として機能する導電体４６０（導電体４６０ａ、および導電体４６０ｂ）と、第２のゲート電極として機能する導電体４０５と、ゲート絶縁体として機能する絶縁体２２２、絶縁体４２４ａ、絶縁体４２４ｂ、および絶縁体４５０と、チャネルが形成される領域を有する酸化物４３０ｃと、ソースまたはドレインの一方として機能する導電体４４２ａ、酸化物４３１ａ、および酸化物４３１ｂと、ソースまたはドレインの他方として機能する導電体４４２ｂ、酸化物４３２ａ、および酸化物４３２ｂと、導電体４４０（導電体４４０ａ、および導電体４４０ｂ）と、を有する。
トランジスタ４００において、導電体４０５は、導電体２０５と、同じ層に形成される。絶縁体４２４ａ、および絶縁体４２４ｂは、絶縁体２２４と、同じ層に形成される。酸化物４３１ａ、および酸化物４３２ａは、酸化物２３０ａと、同じ層に形成され、酸化物４３１ｂ、および酸化物４３２ｂは、酸化物２３０ｂと、同じ層に形成される。導電体４４２は、導電体２４２と、同じ層に形成される。酸化物４３０ｃは、酸化物２３０ｃと、同じ層に形成される。絶縁体４５０は、絶縁体２５０と、同じ層に形成される。導電体４６０は、導電体２６０と、同じ層に形成される。
なお、同じ層に形成された構造体は、同時に形成することができる。例えば、酸化物４３０ｃは、酸化物２３０ｃとなる酸化膜を加工することで、形成することができる。
トランジスタ４００の活性層として機能する酸化物４３０ｃは、酸化物２３０などと同様に、酸素欠損が低減され、水、水素などの不純物が低減されている。これにより、トランジスタ４００のしきい値電圧をより大きくし、オフ電流を低減し、第２のゲート電圧及び第１のゲート電圧が０Ｖのときのドレイン電流を非常に小さくすることができる。
＜＜ダイシングライン＞＞
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン（スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある）について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝（ダイシングライン）を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断（分割）する場合がある。
先の実施の形態で説明したトランジスタ２００および本実施の形態で示すトランジスタ４００の外縁では、図１９に示すように、絶縁体２５４と、絶縁体２２２とが接する。したがって、絶縁体２５４と、絶縁体２２２とが接する領域をダイシングラインとなるように設計する際、ダイシングラインの設計自由度を高くことができる。このとき、絶縁体２２２と、絶縁体２５４とを同材料、および同方法を用いて形成してもよい。絶縁体２２２、および絶縁体２５４を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、酸化アルミニウムを用いることが好ましい。
当該構造により、絶縁体２２２、および絶縁体２５４で、絶縁体２２４、トランジスタ２００、およびトランジスタ４００を包み込むことができる。絶縁体２２２、および絶縁体２５４は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水、水素などの不純物が混入し、トランジスタ２００、およびトランジスタ４００に拡散することを防ぐことができる。
また、当該構造により、絶縁体２２４の過剰酸素が絶縁体２５４、および絶縁体２２２の外部に拡散することを防ぐことができる。従って、絶縁体２２４の過剰酸素は、効率的にトランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ２００、またはトランジスタ４００におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ２００、またはトランジスタ４００の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態４）
本実施の形態では、図２０および図２１を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳトランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。ＯＳトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
図２０（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有する。
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力される。
コントロールロジック回路１４６０は、外部から入力される制御信号（ＣＥ、ＷＥ、ＲＥ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チップイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号ＲＥは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモリセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
なお、図２０（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図２０（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にしてもよい。
図２１に上述のメモリセルＭＣに適用できるメモリセルの構成例について説明する。
［ＤＯＳＲＡＭ］
図２１（Ａ）乃至（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯＳＲＡＭ（登録商標）（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図２１（Ａ）に示す、メモリセル１４７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＡの第２端子は、配線ＣＡＬと接続されている。
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ１のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うことができる。例えば、メモリセルＭＣは、図２１（Ｂ）に示すメモリセル１４７２のように、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２１（Ｃ）に示すメモリセル１４７３ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ１で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタＭ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いることができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジスタＭ１のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトランジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７１、メモリセル１４７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することができる。
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
図２１（Ｄ）乃至（Ｇ）に、２トランジスタ１容量素子のゲインセル型のメモリセルの回路構成例を示す。図２１（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、トップゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、ＮＯＳＲＡＭ（登録商標）（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子ＣＢの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線ＲＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ３のゲートは、容量素子ＣＢの第１端子と接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２のしきい値電圧を増減することができる。
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルＭＣは、図２１（Ｅ）に示すメモリセル１４７５のように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構成にしてもよい。また、例えば、メモリセルＭＣは、図２１（Ｆ）に示すメモリセル１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣは、図２１（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の配線ＢＩＬとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタＭ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２としてＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に小さくすることができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に小さいため、メモリセル１４７４に多値データ、又はアナログデータを保持することができる。メモリセル１４７５乃至メモリセル１４７７も同様である。
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トランジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトランジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２およびトランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
また、図２１（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を示す。図２１（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さなくてもよい。
なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジスタまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トランジスタＭ６がＯＳトランジスタでもよい、この場合、メモリセルアレイ１４７０をｎ型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ４としてトランジスタ２００を用い、トランジスタＭ５、トランジスタＭ６としてトランジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トランジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電流を非常に小さくすることができる。
なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態５）
本実施の形態では、図２２を用いて、本発明の半導体装置が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある。
図２２（Ａ）に示すように、チップ１２００は、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１１、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１２１２、一または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を有する。
チップ１２００には、バンプ（図示しない）が設けられ、図２２（Ｂ）に示すように、プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態に示すＮＯＳＲＡＭを用いることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰＵ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていてもよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１からＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモリ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマンマシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができるため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモジュールとして用いることができる。
本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせて用いることができる。
（実施の形態６）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブル記憶装置に適用される。図２３にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図２３（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先の実施の形態に示す半導体装置を組み込むことができる。
図２３（Ｂ）はＳＤカードの外観の模式図であり、図２３（Ｃ）は、ＳＤカードの内部構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メモリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４などに先の実施の形態に示す半導体装置を組み込むことができる。
図２３（Ｄ）はＳＳＤの外観の模式図であり、図２３（Ｅ）は、ＳＳＤの内部構造の模式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メモリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けられている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５４などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
（実施の形態７）
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップに用いることができる。図２４に、本発明の一態様に係るＣＰＵやＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
本発明の一態様に係るＧＰＵ又はチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルコンピュータ、コンピュータ用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る集積回路又はチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図２４に、電子機器の例を示す。
［携帯電話］
図２４（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されている。情報端末５５００は、筐体５５１０と、表示部５５１１と、を有しており、入力用インターフェースとして、タッチパネルが表示部５５１１に備えられ、ボタンが筐体５５１０に備えられている。
情報端末５５００は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部５５１１に表示するアプリケーション、表示部５５１１に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部５５１１に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
［情報端末］
図２４（Ｂ）には、デスクトップ型情報端末５３００が図示されている。デスクトップ型情報端末５３００は、情報端末の本体５３０１と、ディスプレイ５３０２と、キーボード５３０３と、を有する。
デスクトップ型情報端末５３００は、先述した情報端末５５００と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末５３００を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図２４（Ａ）、（Ｂ）に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａｓｓｉｓｔａｎｔ）、ノート型情報端末、ワークステーションなどが挙げられる。
［電化製品］
図２４（Ｃ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有する。
電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
［ゲーム機］
図２４（Ｄ）は、ゲーム機の一例である携帯ゲーム機５２００を示している。携帯ゲーム機５２００は、筐体５２０１、表示部５２０２、ボタン５２０３等を有する。
携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、低消費電力の携帯ゲーム機５２００を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５２００に本発明の一態様のＧＰＵ又はチップを適用することによって、人工知能を有する携帯ゲーム機５２００を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５２００に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、ゲーム中のイベントが発生するタイミング、ゲーム上に登場する人物の言動、等をゲームのプログラムに限定されずに変化させて表現することが可能となる。
また、携帯ゲーム機５２００で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
図２４（Ｄ）では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のＧＰＵ又はチップを適用するゲーム機はこれに限定されない。本発明の一態様のＧＰＵ又はチップを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［移動体］
本発明の一態様のＧＰＵ又はチップは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
図２４（Ｅ１）は移動体の一例である自動車５７００を示し、図２４（Ｅ２）は、自動車の室内におけるフロントガラス周辺を示す図である。図２４（Ｅ２）では、ダッシュボードに取り付けられた表示パネル５７０１、表示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０４を図示している。
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、自動車５７００の外側に設けられた撮像装置（図示しない。）からの映像を映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわち、自動車５７００の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置として用いることもできる。
本発明の一態様のＧＰＵ又はチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車５７００の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプター、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
［放送システム］
本発明の一態様のＧＰＵ又はチップは、放送システムに適用することができる。
図２４（Ｆ）は、放送システムにおけるデータ伝送を模式的に示している。具体的には、図２４（Ｆ）は、放送局５６８０から送信された電波（放送信号）が、各家庭のテレビジョン受信装置（ＴＶ）５６００に届くまでの経路を示している。ＴＶ５６００は、受信装置を備え（図示しない。）、アンテナ５６５０で受信された放送信号は、当該受信装置を介して、ＴＶ５６００に送信される。
図２４（Ｆ）では、アンテナ５６５０は、ＵＨＦ（Ｕｌｔｒａ Ｈｉｇｈ Ｆｒｅｑｕｅｎｃｙ）アンテナを図示しているが、アンテナ５６５０としては、ＢＳ・１１０°ＣＳアンテナ、ＣＳアンテナなども適用できる。
電波５６７５Ａ、電波５６７５Ｂは地上波放送用の放送信号であり、電波塔５６７０は受信した電波５６７５Ａを増幅して、電波５６７５Ｂの送信を行う。各家庭では、アンテナ５６５０で電波５６７５Ｂを受信することで、ＴＶ５６００で地上波ＴＶ放送を視聴することができる。なお、放送システムは、図２４（Ｆ）に示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
上述した放送システムは、本発明の一態様のチップを適用して、人工知能を利用した放送システムとしてもよい。放送局５６８０から各家庭のＴＶ５６００に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ５６５０が当該放送データを受信したとき、ＴＶ５６００に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いＴＶ５６００で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン（ＵＨＤＴＶ：４Ｋ、８Ｋ）放送に対して好適である。
また、ＴＶ５６００側における人工知能の応用として、例えば、ＴＶ５６００に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施することが可能である。
本実施例では、本発明の一態様に係る半導体装置として、図９および図１０に示す、トランジスタ１０ｄと同様の構成を有するトランジスタ（以下、試料１と呼ぶ。）を作製した。当該半導体装置を、走査透過型電子顕微鏡（ＳＴＥＭ：Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を用いて観察を行った結果について説明する。
まず、試料１の構成について説明する。図９および図１０に示すように、試料１は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃと、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０と、を有する。なお、試料１は、図９および図１０では図示していないが、図１１に示すトランジスタ２００と同様に、絶縁体２２４と酸化物２３０ｂの間に酸化物２３０ａを有する。また、導電体２６０は導電体２６０ａと導電体２６０ｂの積層膜である。
絶縁体２２４として、膜厚３５ｎｍの酸化窒化シリコンを用いた。
酸化物２３０ａとして、ＤＣスパッタリング法を用いて成膜した、膜厚が５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ａの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニチュアゲージＭＧ－２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット－基板間距離を６０ｍｍとした。
酸化物２３０ｂとして、ＤＣスパッタリング法を用いて成膜した、膜厚が１５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｂの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、成膜ガスとして、アルゴンガス３０ｓｃｃｍ、酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニチュアゲージＭＧ－２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット－基板間距離を６０ｍｍとした。
酸化物２３０ｃは、積層膜である。酸化物２３０ｃの下層の膜として、ＤＣスパッタリング法を用いて成膜した、膜厚が５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｃの下層の膜の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、成膜ガスとして、酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａ（キャノンアネルバ製ミニチュアゲージＭＧ－２によって計測した。）とし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲット－基板間距離を６０ｍｍとした。
また、酸化物２３０ｃの上層の膜として、ＤＣスパッタリング法を用いて成膜した、膜厚が５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｃの上層の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用い、他の成膜条件は酸化物２３０ａと同様にした。
絶縁体２５０として、膜厚１０ｎｍの酸化窒化シリコンを用いた。また、導電体２６０ａとして、膜厚５ｎｍの窒化チタンを用いた。また、導電体２６０ｂとして、タングステンを用いた。
以上のような構成を有する試料１は、チャネル長２００ｎｍ、チャネル幅６０ｎｍのトランジスタである。なお、試料１は、トランジスタ２００と同様に、上記構成に加えて、さらに、絶縁体２１４、絶縁体２１６、導電体２０５、絶縁体２２２、導電体２４２、絶縁体２５４、導電体２４０、絶縁体２８０、絶縁体２７４、および絶縁体２８１等を有する。
作製した試料１について、日本電子製「ＪＥＭ－ＡＲＭ２００Ｆ」を用いて、加速電圧を２００ｋＶとして、Ｃｓ－ＴＥＭモードで断面ＴＥＭ像の撮影を行った。断面ＴＥＭ像の撮影結果を図２５に示す。図２５は、酸化物２３０のチャネル形成領域近傍のチャネル幅方向の断面ＴＥＭ像である。
さらに、図２６に、図２５に示す領域Ａ乃至領域Ｆの拡大断面ＴＥＭ像を示す。ここで、領域Ａは、酸化物２３０ｂの上面に接する酸化物２３０ｃを含む。また、領域Ｂは、酸化物２３０ｂの上面端部に接する酸化物２３０ｃを含む。また、領域Ｃは、酸化物２３０ｂの側面に接する酸化物２３０ｃを含む。また、領域Ｄは、絶縁体２２４の側面に接する酸化物２３０ｃを含む。また、領域Ｅは、絶縁体２２４の上面に接する酸化物２３０ｃを含む。また、領域Ｆは、酸化物２３０ｂを含む。
図２５および図２６（Ａ）乃至（Ｅ）に示す領域Ａ乃至領域Ｅにおいて、酸化物２３０ｃは、２ｎｍ乃至５ｎｍ程度の非常に薄い膜厚で成膜された。しかしながら、図２６（Ａ）乃至図２６（Ｅ）に示すように、酸化物２３０ｃは、いずれの領域においても、層状のＣＡＡＣ－ＯＳが形成されている。ここで、図２６（Ａ）乃至図２６（Ｅ）に示す矢印は、酸化物２３０ｃの膜に概略垂直な方向を示しているが、当該矢印は、酸化物２３０ｃの層状の結晶の法線方向、すなわちＣＡＡＣ－ＯＳのｃ軸方向と概略一致している。よって、酸化物２３０ｃのＣＡＡＣ－ＯＳが、酸化物２３０ｃの被形成面または酸化物２３０ｃの膜表面の凹凸に沿って配列していることが分かる。
また、図２５および図２６（Ｆ）に示すように、領域Ｆにおいても、層状の結晶は、絶縁体２２４の上面に概略平行に配列している。つまり、酸化物２３０ｂのＣＡＡＣ－ＯＳが、酸化物２３０ｂの被形成面または膜表面に沿って配列していることが分かる。
以上より、試料１において、図１０（Ｂ）の領域５４に対応する領域Ｆが図１０（Ｄ）に示す結晶構造を有し、図１０（Ｂ）の領域５５に対応する領域Ｃが図１０（Ｅ）に示す結晶構造を有することが推測される。よって、試料１は、図１０（Ｃ）に示す概略バンドダイアグラムのモデルを満たすので、キャリアの伝送の抑制を防ぐことができると考えられる。
以上、本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する実施の形態および実施例と適宜組み合わせて実施することができる。
本実施例では、本発明の一態様である金属酸化物の結晶構造について評価を行った。具体的には、金属酸化物を形成した試料２に対して、高角散乱環状暗視野走査透過電子顕微鏡（ＨＡＡＤＦ－ＳＴＥＭ：Ｈｉｇｈ－Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）像の観察、および、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いた元素分析を行った。
はじめに、試料２の作製方法について説明する。
イットリア安定化ジルコニア（ＹＳＺ）基板上に、金属酸化物として、スパッタリング法により、Ｉｎ－Ｇａ－Ｚｎ酸化物を１００ｎｍの膜厚で成膜した。Ｉｎ－Ｇａ－Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、酸素ガス流量を３０ｓｃｃｍとし、圧力を０．４Ｐａとし、直流電源を２００Ｗとし、基板温度を３００℃とした。
次に、加熱処理を行った。当該加熱処理は、酸素を含む雰囲気にて温度１２００℃、１時間の処理を行った。
以上により、試料２を作製した。
作製した試料２のＨＡＡＤＦ－ＳＴＥＭ像を取得した。ＨＡＡＤＦ－ＳＴＥＭ像の取得には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ－ＡＲＭ２００Ｆを用いた。
ＨＡＡＤＦ－ＳＴＥＭ像で観察される点の輝度は、当該点に対応する原子の原子番号の２乗に比例して、高くなる。つまり、原子番号が大きい原子に対応する点では、より白く（輝度が高く）観察される。Ｉｎ－Ｇａ－Ｚｎ酸化物において、原子番号は、Ｉｎが一番大きく、次いで、ＧａおよびＺｎが大きく、Ｏが一番小さい。よって、Ｉｎに対応する点の輝度は高く、より白く観察される。また、ＧａおよびＺｎに対応する点の輝度はＩｎよりも低く、Ｉｎに対応する点よりも黒く観察される。また、Ｏに対応する点の輝度は非常に低いため、Ｏの位置を特定するのが困難な場合がある。
図２７の右側に試料２の断面ＨＡＡＤＦ－ＳＴＥＭ像を示す。紙面の上下方向は、金属酸化物の被形成面（ＹＳＺ基板表面）の法線方向であり、紙面の左右方向および法線方向は、金属酸化物の被形成面（ＹＳＺ基板表面）に平行な方向である。
図２７の右側に示す断面ＨＡＡＤＦ－ＳＴＥＭ像より、試料２に形成した金属酸化物において、層状構造が形成されていることが確認できた。また、輝度の異なる点が観察された。比較的輝度が高い点は、Ｉｎに対応する点であり、比較的輝度が低い点は、ＧａまたはＺｎに対応する点であると推定される。また、輝度が同程度の点が、紙面の左右方向に並んでいる様子が観察された。比較的輝度が高い点が紙面の左右方向に並んだ列は、ＩｎＯ層であり、比較的輝度が低い点が紙面の左右方向に並んだ列は、（Ｇａ，Ｚｎ）Ｏ層であると推定される。また、比較的輝度が高い点が紙面の左右方向に並んだ列と、比較的輝度が低い点が紙面の左右方向に並んだ列とは、紙面の上下方向に、交互に観察された。したがって、試料２に形成した金属酸化物において、ＩｎＯ層と（Ｇａ，Ｚｎ）Ｏ層とが積層した層状構造を形成していることが確認できた。
次に、ＥＤＸを用いて、試料２の元素分析を行った。ＥＤＸ測定のうち、領域内を走査しながら測定し、領域内を２次元に評価することをＥＤＸ面分析と呼ぶ場合がある。また、ＥＤＸ面分析から、線状の領域のデータを抽出し、原子濃度について領域内の分布を評価することを、ＥＤＸ線分析と呼ぶ場合がある。
なお、元素分析装置として、日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ－２３００Ｔを用いた。また、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いた。
図２７の右側に示す断面ＨＡＡＤＦ－ＳＴＥＭ像を取得した領域と同じ領域に対して行ったＥＤＸ線分析の測定結果を、図２７の左側に示す。図２７の左側の図において、縦軸は、基準となる位置（０ｎｍ）からの、金属酸化物の被形成面（ＹＳＺ基板表面）の法線方向の距離（Ｄｉｓｔａｎｃｅ）［ｎｍ］を示す。また、横軸は、構成元素中の各元素の割合（Ｃｏｍｐｏｓｉｔｉｏｎ ｒａｔｉｏ）［ａｔｏｍｉｃ％］を示す。
図２７より、比較的輝度が高い点が紙面の左右方向に並んだ列は、Ｉｎの割合が最も高いことから、ＩｎＯ層であることが分かった。また、比較的輝度が低い点が紙面の左右方向に並んだ列は、ＧａまたはＺｎの割合が高いことから、（Ｇａ，Ｚｎ）Ｏ層であることが分かった。なお、比較的輝度が低い点が紙面の左右方向に並んだ列からも、１５ａｔｏｍｉｃ％程度のＩｎが検出されることから、（Ｇａ，Ｚｎ）Ｏ層にＩｎが混在していることが確認された。
以上より、Ｉｎ－Ｇａ－Ｚｎ酸化物において、ＩｎＯ層と（Ｇａ，Ｚｎ）Ｏ層とが積層した層状構造を確認することができた。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
本実施例では、実施の形態４に示したＤＯＳＲＡＭについて動作周波数を見積もった。
ＤＯＳＲＡＭに求められる仕様の一つである「変動許容電圧」とは、ＤＯＳＲＡＭの容量素子にかかる電圧がデータ書き込み後から変動する量の許容値である。また、ＤＯＳＲＡＭの「データ保持時間」とは、ＤＯＳＲＡＭが有する容量素子にかかる電圧の変動量が変動許容電圧に達するまでに要する時間である。本実施例では、「変動許容電圧」を０．２Ｖとし、「データ保持時間」を容量素子（保持容量３．５ｆＦ）にかかる電圧がデータ書き込み後の状態から０．２Ｖ低下するまでに要する時間とした。例えば、本実施例でＤＯＳＲＡＭのデータ保持が１時間という場合、ＤＯＳＲＡＭが有する容量素子にかかる電位が、データ書き込み後から０．２Ｖ低下するまでの時間が１時間であることを意味する。
ＤＯＳＲＡＭのデータ保持時間は、ＤＯＳＲＡＭが有するトランジスタのカットオフ電流の大きさに依存する。ここで、トランジスタのカットオフ電流とは、トランジスタのゲート電圧ＶＧ＝０Ｖにおけるドレイン電流ＩＤ（以下、Ｉｃｕｔと記す。）と言い換えることができる。例えば、ＤＯＳＲＡＭのデータ保持特性が、ＤＯＳＲＡＭが有するトランジスタのＩｃｕｔの大きさのみに依存する場合、ＤＯＳＲＡＭのデータ保持時間は、ＤＯＳＲＡＭが有するトランジスタのＩｃｕｔの大きさに反比例する。
ＤＯＳＲＡＭが有するトランジスタのＩｃｕｔが既知である場合、ＤＯＳＲＡＭのデータ保持時間は、データ保持中に容量素子から失われる電荷量（容量素子の保持容量（３．５ｆＦ）と容量素子にかかる電圧の低下分（０．２Ｖ）との積に相当する０．７ｆＣ）をＩｃｕｔで割ることによって算出することができる。また、目標とするＤＯＳＲＡＭの保持時間を設定し、前述した電荷量０．７ｆＣを当該保持時間で割ることで、ＤＯＳＲＡＭが有するトランジスタに求められるＩｃｕｔの値（以下、Ｉｃｕｔ０と記す。）を見積ることもできる。保持時間の目標を１時間とする場合、トランジスタに求められるＩｃｕｔは約２００ｚＡ（２００×１０－２１Ａ）となった。図２８に示すＩｃｕｔ０が２００ｚＡとなるようにバックゲート電圧を調整することで、高いデータ保持特性を有し、かつ、広い温度範囲で高い動作周波数を有するＤＯＳＲＡＭとすることができる。本実施例では、ＤＯＳＲＡＭのバックゲート電圧と動作周波数に関係について評価した。
ＤＯＳＲＡＭの動作周波数の見積もりにあたり、図９および図１０に示す、トランジスタ１０ｄと同様の構成を有するトランジスタ（以下、試料３と呼ぶ。）を作製し、その電気特性から見積もりに必要なパラメータを抽出した。本実施例では、図２１（Ａ）のトランジスタＭ１として、トランジスタ１０ｄを想定し、ＤＯＳＲＡＭの動作周波数を見積もった。
まず、試料３の構成について説明する。図９および図１０に示すように、試料３は、基板（図示せず）の上に配置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置された酸化物２３０ｃと、酸化物２３０ｃの上に配置された絶縁体２５０と、絶縁体２５０の上に配置された導電体２６０と、を有する。なお、試料３は、図９および図１０では図示していないが、図１１に示すトランジスタ２００と同様に、絶縁体２２４と酸化物２３０ｂの間に酸化物２３０ａを有する。また、導電体２６０は導電体２６０ａと導電体２６０ｂの積層膜である。
絶縁体２２４として、膜厚３５ｎｍの酸化窒化シリコンを用いた。
酸化物２３０ａとして、ＤＣスパッタリング法を用いて成膜した、膜厚が５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ａの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］の酸化物ターゲットを用い、成膜ガスとして酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
酸化物２３０ｂとして、ＤＣスパッタリング法を用いて成膜した、膜厚が２０ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｂの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、成膜ガスとして、アルゴンガス３０ｓｃｃｍ、酸素ガス１５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。
酸化物２３０ｃとして、ＤＣスパッタリング法を用いて成膜した、膜厚が５ｎｍのＩｎ－Ｇａ－Ｚｎ酸化物を用いた。なお、酸化物２３０ｃの成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］の酸化物ターゲットを用い、成膜ガスとして、酸素ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温度を１３０℃とし、ターゲットと基板との間隔を６０ｍｍとした。
絶縁体２５０として、膜厚８ｎｍの酸化窒化シリコンを用いた。また、導電体２６０ａとして、膜厚１０ｎｍの窒化チタンを用いた。また、導電体２６０ｂとして、タングステンを用いた。
以上のような構成を有する試料３は、チャネル長０．３７μｍ、チャネル幅０．２４μｍのトランジスタである。なお、試料３は、トランジスタ２００と同様に、上記構成に加えて、さらに、絶縁体２１４、絶縁体２１６、導電体２０５、絶縁体２２２、導電体２４２、絶縁体２５４、導電体２４０、絶縁体２８０、絶縁体２７４、絶縁体２８１等を有する。
次に、試料３において、トランジスタ１０ｄのＩＤ－ＶＧ測定を行った。ＩＤ－ＶＧ測定は、トランジスタのドレイン電位ＶＤを＋１．０８Ｖに、ソース電位ＶＳを０Ｖに、ゲート電位ＶＧを－１．０Ｖから＋３．３Ｖまで掃引することで行った。バックゲート電圧ＶＢＧは－７．１Ｖで行った。測定温度は、－４０℃、２７℃、８５℃の３水準で行った。具体的には、測定対象となるトランジスタが形成された５インチ角基板を上記各温度に設定したサーモチャック上に固定した状態でトランジスタのＩＤ－ＶＧ測定を実施した。また、それぞれの測定温度に対し、３素子の測定を行った。
得られたＩＤ－ＶＧカーブから、トランジスタのシフト電圧（Ｖｓｈ）およびサブスレッショルドスイング値（Ｓｖａｌｕｅ）を算出した。Ｖｓｈとは、トランジスタのＩＤ－ＶＧカーブにおいて、カーブ上の傾きが最大である点における接線が、ＩＤ＝１ｐＡの直線と交差するＶＧと定義する。また、Ｓｖａｌｕｅとは、ドレイン電圧一定にてドレイン電流を１桁変化させるサブスレッショルド領域でのゲート電圧の変化量をいう。
トランジスタ１０ｄは、実施の形態２で示したように、チャネル形成領域に金属酸化物を用いている。チャネル形成領域に金属酸化物を用いたトランジスタは、例えば、チャネル形成領域にＳｉを用いたトランジスタと比べて、非導通状態におけるリーク電流が極めて小さい。そのため、チャネル形成領域に金属酸化物を用いたトランジスタは、実測によりＩｃｕｔを検出することが困難な場合がある。トランジスタ１０ｄにおいてもＩｃｕｔの実測は困難であったため、前述のＩＤ－ＶＧカーブから得られたＶｓｈおよびＳｖａｌｕｅから、式（１）を用いた外挿によってＩｃｕｔを見積もった。なお、式（１）に示すように、トランジスタのオフ電流がＶＧ＝０Ｖに達するまで、Ｓｖａｌｕｅに従って、ＩＤが単調減少すると仮定した。
次に、トランジスタ１０ｄのＩＤ－ＶＳ測定を行った。
ここで、ＤＯＳＲＡＭ動作周波数の見積り方法について説明する。ＤＯＳＲＡＭ動作周波数とは、ＤＯＳＲＡＭのデータ書き込みサイクル時間の逆数とする。ＤＯＳＲＡＭのデータ書き込みサイクル時間は、ＤＯＳＲＡＭが有する容量素子の充電時間などによって設定されるパラメータである。本実施例では、ＤＯＳＲＡＭのデータ書き込みサイクル時間（ＤＯＳＲＡＭ動作周波数の逆数）の４０％に相当する時間を、ＤＯＳＲＡＭが有する容量素子の充電時間とする設定とした。
ＤＯＳＲＡＭ動作周波数は、ＤＯＳＲＡＭが有する容量素子の充電時間に依存する。したがって、ＤＯＳＲＡＭ動作周波数を見積るに際して、まずＤＯＳＲＡＭが有する容量素子の充電持間を事前に知る必要がある。本実施例では、ＤＯＳＲＡＭが有する容量素子（保持容量３．５ｆＦ）に０．５２Ｖ以上の電位がかかった状態を、当該容量素子が「充電された状態」と定義した。したがって、本実施例では、ＤＯＳＲＡＭのデータ書き込み動作を開始してから、当該容量素子にかかる電位が０．５２Ｖに達するまでの時間が、ＤＯＳＲＡＭが有する容量素子の充電時間に相当する。
ＤＯＳＲＡＭが有する容量素子の充電時間は、ＤＯＳＲＡＭデータ書き込み時における、ＤＯＳＲＡＭが有するトランジスタのＩＤの大きさに依存する。そこで本実施例では、ＤＯＳＲＡＭデータ書き込み時にＤＯＳＲＡＭが有するトランジスタにかかることが想定される電位（図２９（Ａ）参照）を、本発明の一態様に係るトランジスタ（Ｌ／Ｗ＝０．３７／０．２４μｍ）に実際に印加することでＤＯＳＲＡＭデータ書き込み動作を再現し、このときのトランジスタのＩＤを測定した。図２９（Ａ）は、図２１（Ａ）の容量素子ＣＡにトランジスタＭ１を介してデータを書き込む場合を想定している。Ｄはドレインを表し、Ｇはゲートを表し、Ｓはソースを表している。トランジスタＴｒ１のソースの電位（容量素子Ｃｓに印加される電圧）をＶＳとする。トランジスタＴｒ１をオンにすることで、電流ＩＤが流れ、容量素子Ｃｓが充電される。具体的には、トランジスタのゲート電位Ｖｇを＋２．９７Ｖに、ドレイン電位Ｖｄを＋１．０８Ｖに、ソース電位ＶＳを０Ｖから＋１．２Ｖまで掃引することでトランジスタのＩＤ測定を行った。バックゲート電圧ＶＢＧは－７．１Ｖで行った。測定温度は、－４０℃、２７℃、８５℃の３水準で行った。
なお、ＤＯＳＲＡＭは、チャネル長（Ｌ）が６０ｎｍ、チャネル幅（Ｗ）が６０ｎｍのトランジスタと、保持容量３．５ｆＦの容量素子と、を有する構成を想定した。そこで、トランジスタ１０ｄ（Ｌ／Ｗ＝０．３７μｍ／０．２４μｍ）から得られたＩＤの値を、ＤＯＳＲＡＭが有すると想定したトランジスタ（Ｌ／Ｗ＝６０／６０ｎｍ）のサイズで補正した。
ＤＯＳＲＡＭの充電が開始されてＶＳが書き込み判定電圧ＶＣＳに達した時に充電完了とする。この時の時間を充電時間ｔＷとする（図２９（Ｂ）参照）。ＤＯＳＲＡＭが有する保持容量Ｃｓ［Ｆ］の容量素子に充電される電荷をＱ［Ｃ］、充電時間をｔＷ［ｓｅｃ］、充電によって容量素子にかかる電位をＶＣＳ（＝Ｖｓ）［Ｖ］、ＤＯＳＲＡＭが有するトランジスタのドレイン電流をＩＤ［Ａ］とした場合、各パラメータの間には以下の式（２）の関係が成り立つ。
式（２）を変形することで、ＤＯＳＲＡＭが有する容量素子の充電時間ｔＷを以下の式（３）で表すことができる（図２９（Ｃ）参照）。
本実施例では、式（３）のＣｓに３．５ｆＦ、ＶＣＳに＋０．５２Ｖ、前述のＩＤ－ＶＳ測定で得られたＩＤを代入し、ＤＯＳＲＡＭが有する容量素子の充電時間ｔＷを算出した。
記憶装置１４００の動作周波数ｆと充電時間ｔＷの関係を式（４）で表すことができる。
式（４）においてＡは係数である。記憶装置１４００において、１回の動作時間のうち、書き込みに要する時間は４割と想定されることから、本実施例では係数Ａを０．４として動作周波数ｆを算出した。
試料３において、電源電圧を３．３Ｖ、バックゲート電圧を－７．１Ｖとした場合のＤＯＳＲＡＭの動作周波数を図３０および図３１に示す。図３０において、横軸は温度（Ｔｅｍｐｅｒａｔｕｒｅ）［℃］を示し、縦軸は動作周波数［ＭＨｚ］を示す。また、図３１において、横軸は温度の逆数（１０００／Ｔｅｍｐｅｒａｔｕｒｅ）［Ｋ－１］を示し、横軸は動作周波数［ＭＨｚ］を示す。図３０および図３１に示すように、高温になるほど動作周波数が高くなることを確認できた。また、図３１に示すように、算出した動作周波数を外挿することで、２００℃における動作周波数が、１ＧＨｚ以上になることが見積もられた。
以上より、ＤＯＳＲＡＭが有するトランジスタのチャネル形成領域に金属酸化物を用いることで、温度が高くなるほど、ＤＯＳＲＡＭの動作周波数が高くなることが分かった。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
本実施例では、金属酸化物のキャリア濃度およびＨａｌｌ移動度の温度依存性を評価した。具体的には、金属酸化物を成膜した試料４に対して、温度を変えてのＨａｌｌ効果測定を行い、当該結果を用いて、各温度における金属酸化物のキャリア濃度およびＨａｌｌ移動度を算出した。
ここで、Ｈａｌｌ効果測定とは、電流の流れているものに、電流の向きに対して垂直に磁場をかけることによって、電流と磁場の双方に垂直な方向に起電力が現れるＨａｌｌ効果を利用して、キャリア密度、移動度、抵抗率などの電気特性を測定する方法である。ここでは、Ｖａｎ ｄｅｒ Ｐａｕｗ法を用いたＨａｌｌ効果測定を行った。なお、Ｈａｌｌ効果測定には、株式会社東陽テクニカ製ＲｅｓｉＴｅｓｔを用いた。
はじめに、試料４の作製方法ついて説明する。
ガラス基板上に、窒化シリコンを４００ｎｍの膜厚で成膜し、当該窒化シリコンの上に、酸化窒化シリコンを５０ｎｍの膜厚で成膜した。
次に、上記酸化窒化シリコンの上に、評価対象となる金属酸化物として、スパッタリング法により、Ｉｎ－Ｇａ－Ｚｎ酸化物を３５ｎｍの膜厚で成膜した。Ｉｎ－Ｇａ－Ｚｎ酸化物の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］の酸化物ターゲットを用い、アルゴンガス流量を２０ｓｃｃｍとし、酸素ガス流量を１０ｓｃｃｍとし、圧力を０．４Ｐａとし、直流電源を２００Ｗとし、基板温度を３００℃とした。
次に、加熱処理を行った。当該加熱処理は、窒素を含む雰囲気にて温度４５０℃、１時間の処理を行い、続いて酸素および窒素を含む雰囲気にて温度４５０℃、１時間の処理を行った。
以上により、試料４を作製した。
作製した試料４に対して、１５９℃から２３９℃までの温度範囲を約１０℃刻みで、Ｈａｌｌ効果測定を行った。
図３２（Ａ）に、測定温度に対する、金属酸化物のキャリア濃度の推移を示す。横軸は、測定温度の逆数（１０００／Ｔｅｍｐｅｒａｔｕｒｅ）［Ｋ－１］を示し、縦軸は、金属酸化物のキャリア濃度［ｃｍ－３］を示す。
図３２（Ａ）より、測定温度の逆数が小さい（測定温度が高い）ほど、金属酸化物のキャリア濃度が高くなることが分かった。
また、図３２（Ｂ）に、測定温度に対する、金属酸化物のＨａｌｌ移動度の推移を示す。横軸は、測定温度の逆数（１０００／Ｔｅｍｐｅｒａｔｕｒｅ）［Ｋ－１］を示し、縦軸は、金属酸化物のＨａｌｌ移動度［ｃｍ２／（Ｖ・ｓ）］を示す。
図３２（Ｂ）より、測定温度の逆数が小さい（測定温度が高い）ほど、金属酸化物のＨａｌｌ移動度が高くなることが分かった。
以上より、金属酸化物は、温度が高いほど、移動度が高くなる傾向が確認された。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実施の形態および実施例と適宜組み合わせて実施することができる。
１０：トランジスタ、１０ａ：トランジスタ、１０ｂ：トランジスタ、１０ｃ：トランジスタ、１０ｄ：トランジスタ、５１：領域、５２：領域、５３：領域、５４：領域、５５：領域、１００：容量素子、１１０：導電体、１１２：導電体、１２０：導電体、１３０：絶縁体、１４０：絶縁体、１５０：絶縁体、２００：トランジスタ、２００Ａ：トランジスタ、２００Ｂ：トランジスタ、２００Ｃ：トランジスタ、２０５：導電体、２１０：絶縁体、２１２：絶縁体、２１４：絶縁体、２１６：絶縁体、２１８：導電体、２２２：絶縁体、２２４：絶縁体、２３０：酸化物、２３０ａ：酸化物、２３０ｂ：酸化物、２３０ｃ：酸化物、２３０ｃ１：酸化物、２３０ｃ２：酸化物、２３１：領域、２３１ａ：領域、２３１ｂ：領域、２３４：領域、２４０：導電体、２４０ａ：導電体、２４０ｂ：導電体、２４１：絶縁体、２４１ａ：絶縁体、２４１ｂ：絶縁体、２４２：導電体、２４２ａ：導電体、２４２ｂ：導電体、２４３：領域、２４３ａ：領域、２４３ｂ：領域、２４４ａ：バリア膜、２４４ｂ：バリア膜、２５０：絶縁体、２５４：絶縁体、２５４ａ：絶縁体、２５４ｂ：絶縁体、２５４ｃ：絶縁体、２６０：導電体、２６０ａ：導電体、２６０ｂ：導電体、２７３：絶縁体、２７４：絶縁体、２８０：絶縁体、２８０ａ：絶縁体、２８０ｂ：絶縁体、２８１：絶縁体、２８２：絶縁体、３００：トランジスタ、３１１：基板、３１３：半導体領域、３１４ａ：低抵抗領域、３１４ｂ：低抵抗領域、３１５：絶縁体、３１６：導電体、３２０：絶縁体、３２２：絶縁体、３２４：絶縁体、３２６：絶縁体、３２８：導電体、３３０：導電体、３５０：絶縁体、３５２：絶縁体、３５４：絶縁体、３５６：導電体、４００：トランジスタ、４０５：導電体、４２４ａ：絶縁体、４２４ｂ：絶縁体、４３０ｃ：酸化物、４３１ａ：酸化物、４３１ｂ：酸化物、４３２ａ：酸化物、４３２ｂ：酸化物、４４０：導電体、４４０ａ：導電体、４４０ｂ：導電体、４４２：導電体、４４２ａ：導電体、４４２ｂ：導電体、４５０：絶縁体、４６０：導電体、４６０ａ：導電体、４６０ｂ：導電体、１００１：配線、１００２：配線、１００３：配線、１００４：配線、１００５：配線、１００６：配線、１００７：配線、１００８：配線、１００９：配線、１０１０：配線

Claims (2)

  1. 結晶性の金属酸化物と、
    ゲート、ソース、及びドレインと、を有するトランジスタであって、
    前記結晶性の金属酸化物は、第１の層と、第２の層とを、有し、
    前記第１の層は、前記第２の層よりもバンドギャップが広く、
    前記第１の層、及び前記第２の層のそれぞれは、前記結晶性の金属酸化物の被形成面に対して概略垂直に配置され、
    前記第１の層、及び前記第２の層によって、結晶格子が形成され、
    前記ゲートに電圧を印加し、前記結晶性の金属酸化物にキャリアを励起させた場合において、
    前記第２の層を介して、前記ソースから前記ドレインにキャリアが伝送される、トランジスタ。
  2. 結晶性の金属酸化物と、
    ゲート、ソース、及びドレインと、を有するトランジスタであって、
    前記結晶性の金属酸化物は、
    第１の金属酸化物と、前記第１の金属酸化物上の第２の金属酸化物と、前記第２の金属酸化物上の第３の金属酸化物と、を有し、
    前記第１の金属酸化物、前記第２の金属酸化物及び前記第３の金属酸化物は、それぞれ第１の層と、第２の層とを、有し、
    前記第１の層は、前記第２の層よりもバンドギャップが広く、
    前記第２の金属酸化物が有する前記第１の層、及び前記第２の金属酸化物が有する前記第２の層のそれぞれは、前記第２の金属酸化物の被形成面に対して概略垂直に配置され、
    前記第１の層、及び前記第２の層によって、結晶格子が形成され、
    前記ゲートに電圧を印加し、前記結晶性の金属酸化物にキャリアを励起させた場合において、
    前記第２の層を介して、前記ソースから前記ドレインにキャリアが伝送される、トランジスタ。
JP2023020070A 2018-03-12 2023-02-13 トランジスタ Active JP7472340B2 (ja)

Applications Claiming Priority (10)

Application Number Priority Date Filing Date Title
JP2018044786 2018-03-12
JP2018044786 2018-03-12
JP2018049535 2018-03-16
JP2018049535 2018-03-16
JP2018055807 2018-03-23
JP2018055943 2018-03-23
JP2018055807 2018-03-23
JP2018055943 2018-03-23
PCT/IB2019/051595 WO2019175698A1 (ja) 2018-03-12 2019-02-28 金属酸化物、及び金属酸化物を有するトランジスタ
JP2020505551A JP7228564B2 (ja) 2018-03-12 2019-02-28 金属酸化物

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020505551A Division JP7228564B2 (ja) 2018-03-12 2019-02-28 金属酸化物

Publications (2)

Publication Number Publication Date
JP2023053264A JP2023053264A (ja) 2023-04-12
JP7472340B2 true JP7472340B2 (ja) 2024-04-22

Family

ID=67906463

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2020505551A Active JP7228564B2 (ja) 2018-03-12 2019-02-28 金属酸化物
JP2023020070A Active JP7472340B2 (ja) 2018-03-12 2023-02-13 トランジスタ

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2020505551A Active JP7228564B2 (ja) 2018-03-12 2019-02-28 金属酸化物

Country Status (5)

Country Link
US (2) US11387330B2 (ja)
JP (2) JP7228564B2 (ja)
KR (1) KR20200132917A (ja)
CN (1) CN112005383A (ja)
WO (1) WO2019175698A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005383A (zh) * 2018-03-12 2020-11-27 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管
US11342484B2 (en) 2020-05-11 2022-05-24 Silanna UV Technologies Pte Ltd Metal oxide semiconductor-based light emitting device
KR20220030010A (ko) * 2020-09-02 2022-03-10 삼성전자주식회사 반도체 소자 및 이를 포함하는 반도체 장치
WO2023042091A1 (en) * 2021-09-14 2023-03-23 King Abdullah University Of Science And Technology Ambipolar oxide-semiconductor based transistor and method of manufacturing
WO2023084275A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Ultrawide bandgap semiconductor devices including magnesium germanium oxides
WO2023084274A1 (en) 2021-11-10 2023-05-19 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
US11563093B1 (en) 2021-11-10 2023-01-24 Silanna UV Technologies Pte Ltd Epitaxial oxide materials, structures, and devices
WO2023126714A1 (ja) * 2021-12-29 2023-07-06 株式会社半導体エネルギー研究所 半導体装置、記憶装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146698A (ja) 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011228691A (ja) 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012064932A (ja) 2010-08-20 2012-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012235102A (ja) 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014194076A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd スパッタリングターゲットの製造方法、酸化物膜の成膜方法、及びトランジスタ
JP2015188059A (ja) 2013-12-27 2015-10-29 株式会社半導体エネルギー研究所 発光装置
JP2018019073A5 (ja) 2017-06-26 2019-06-20 トランジスタ

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4908678A (en) 1986-10-08 1990-03-13 Semiconductor Energy Laboratory Co., Ltd. FET with a super lattice channel
JP2709374B2 (ja) 1986-10-08 1998-02-04 株式会社 半導体エネルギー研究所 絶縁ゲイト型電界効果半導体装置
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP2009021540A (ja) 2007-06-13 2009-01-29 Rohm Co Ltd ＺｎＯ系薄膜及びＺｎＯ系半導体素子
US9306078B2 (en) 2008-09-08 2016-04-05 Cbrite Inc. Stable amorphous metal oxide semiconductor
TWI567829B (zh) 2008-10-31 2017-01-21 半導體能源研究所股份有限公司 半導體裝置及其製造方法
CN102549757A (zh) 2009-09-30 2012-07-04 佳能株式会社 薄膜晶体管
CN102598249B (zh) 2009-10-30 2014-11-05 株式会社半导体能源研究所 半导体装置
US9209314B2 (en) 2010-06-16 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Field effect transistor
KR101778224B1 (ko) 2010-10-12 2017-09-15 삼성전자주식회사 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
KR101942701B1 (ko) 2011-01-20 2019-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 산화물 반도체 소자 및 반도체 장치
US20120227663A1 (en) 2011-03-08 2012-09-13 Purdue Research Foundation Oxide metal semiconductor superlattices for thermoelectrics
US9214474B2 (en) 2011-07-08 2015-12-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8748886B2 (en) 2011-07-08 2014-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing semiconductor device
US8952377B2 (en) 2011-07-08 2015-02-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US8847220B2 (en) 2011-07-15 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2013168624A1 (en) 2012-05-10 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN104380473B (zh) 2012-05-31 2017-10-13 株式会社半导体能源研究所 半导体装置
KR102161077B1 (ko) 2012-06-29 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9190525B2 (en) 2012-07-06 2015-11-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device including oxide semiconductor layer
US9929276B2 (en) 2012-08-10 2018-03-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6211843B2 (ja) 2012-08-10 2017-10-11 株式会社半導体エネルギー研究所 半導体装置
US9245958B2 (en) 2012-08-10 2016-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
KR102171650B1 (ko) 2012-08-10 2020-10-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
CN104584229B (zh) 2012-08-10 2018-05-15 株式会社半导体能源研究所 半导体装置及其制造方法
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
US9614258B2 (en) 2012-12-28 2017-04-04 Semiconductor Energy Laboratory Co., Ltd. Power storage device and power storage system
KR102657220B1 (ko) 2013-05-20 2024-04-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9356156B2 (en) 2013-05-24 2016-05-31 Cbrite Inc. Stable high mobility MOTFT and fabrication at low temperature
US9425217B2 (en) 2013-09-23 2016-08-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI721409B (zh) * 2013-12-19 2021-03-11 日商半導體能源研究所股份有限公司 半導體裝置
US9647129B2 (en) 2014-07-04 2017-05-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TW201624708A (zh) 2014-11-21 2016-07-01 半導體能源研究所股份有限公司 半導體裝置及記憶體裝置
JP6647846B2 (ja) 2014-12-08 2020-02-14 株式会社半導体エネルギー研究所 半導体装置
JP6689062B2 (ja) 2014-12-10 2020-04-28 株式会社半導体エネルギー研究所 半導体装置
CN113793872A (zh) 2014-12-10 2021-12-14 株式会社半导体能源研究所 半导体装置及其制造方法
US10096715B2 (en) 2015-03-26 2018-10-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and electronic device
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10139663B2 (en) 2015-05-29 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Input/output device and electronic device
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
WO2016203354A1 (en) 2015-06-19 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, manufacturing method thereof, and electronic device
US9860465B2 (en) 2015-06-23 2018-01-02 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US20170373194A1 (en) 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor
US20170373195A1 (en) 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
TWI726026B (zh) * 2016-06-27 2021-05-01 日商半導體能源硏究所股份有限公司 電晶體以及半導體裝置
CN112005383A (zh) * 2018-03-12 2020-11-27 株式会社半导体能源研究所 金属氧化物以及包含金属氧化物的晶体管

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011146698A (ja) 2009-12-18 2011-07-28 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2011228691A (ja) 2010-04-02 2011-11-10 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012064932A (ja) 2010-08-20 2012-03-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2012235102A (ja) 2011-04-22 2012-11-29 Semiconductor Energy Lab Co Ltd 半導体装置
JP2014194076A (ja) 2013-02-28 2014-10-09 Semiconductor Energy Lab Co Ltd スパッタリングターゲットの製造方法、酸化物膜の成膜方法、及びトランジスタ
JP2015188059A (ja) 2013-12-27 2015-10-29 株式会社半導体エネルギー研究所 発光装置
JP2018019073A5 (ja) 2017-06-26 2019-06-20 トランジスタ

Also Published As

Publication number Publication date
WO2019175698A1 (ja) 2019-09-19
US11923423B2 (en) 2024-03-05
JP2023053264A (ja) 2023-04-12
US20220293739A1 (en) 2022-09-15
JP7228564B2 (ja) 2023-02-24
US11387330B2 (en) 2022-07-12
KR20200132917A (ko) 2020-11-25
JPWO2019175698A1 (ja) 2021-02-25
US20200411648A1 (en) 2020-12-31
CN112005383A (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
JP7472340B2 (ja) トランジスタ
US11955562B2 (en) Semiconductor device and method for manufacturing semiconductor device
US11869979B2 (en) Semiconductor device
JP7481414B2 (ja) 半導体装置
JP2024052817A (ja) 半導体装置
JP2019096856A (ja) 半導体装置、および半導体装置の作製方法
JPWO2019197946A1 (ja) 半導体装置、および半導体装置の作製方法
US11935964B2 (en) Semiconductor device and method for manufacturing semiconductor device
US20210328037A1 (en) Semiconductor device and method for manufacturing semiconductor device
TW202025447A (zh) 半導體裝置
JPWO2019162807A1 (ja) 半導体装置、および半導体装置の作製方法
KR20200094750A (ko) 반도체 장치 및 반도체 장치의 제작 방법
JP7462712B2 (ja) 半導体装置
JPWO2019166914A1 (ja) 半導体装置、および半導体装置の作製方法
JP7287970B2 (ja) 半導体装置、および半導体装置の作製方法
JP7237944B2 (ja) 半導体装置、および半導体装置の作製方法
WO2020075022A1 (ja) トランジスタ、半導体装置、および電子機器
JP2019145539A (ja) 半導体装置、および半導体装置の作製方法
JP2019186496A (ja) 半導体装置、および半導体装置の作製方法
KR20200106888A (ko) 반도체 장치 및 반도체 장치의 제작 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230228

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240314

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240319

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240410

R150 Certificate of patent or registration of utility model

Ref document number: 7472340

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150