JP2709374B2 - 絶縁ゲイト型電界効果半導体装置 - Google Patents

Description

【発明の詳細な説明】 「発明の利用分野」 本発明は、高速動作を行うための絶縁ゲイト型電界効
果半導体装置に関するもので、超LSI、超々LSIに適用さ
せる基礎ディバイス構造を提案するものである。 「従来の技術」 絶縁ゲイト型電界効果半導体装置（以下IG.FETとい
う）は、一対の不純物領域であるソース領域、ドレイン
領域とその間に設けられたチャネル形成領域とよりな
り、このチャネル形成領域の状態をゲイト電極に印加さ
れた電界により制御するものである。そしてこのチャネ
ル形成領域は単なる１種類の単結晶半導体材料例えばシ
リコン半導体よりなり、このシリコン半導体にＰ又はＮ
型の不純物をドープしてスレッシュホールド電圧の制
御、ソース、ドレイン間のパンチスルーの防止を行って
きた。 「発明の解決しようとする問題」 しかし、この技術ではこれまでキャリアが半導体とゲ
イト絶縁膜との界面およびそのごく近接した半導体領域
に集中して流れ、界面散乱に伴いキャリアの移動度も電
子で約300cm²V/sec、ホールで150cm²V/secしかない。 これは界面散乱を用いつつ、少数キャリアをチャネル
形成領域に注入したためである。さらにソース、ドレイ
ン間の短チャネル化に伴い、このチャネル形成領域をＮ
チャネルIG.FETの場合Ｐ型とする。しかもこの程度は短
チャネル化に伴い、益々高濃度化しなければならない。
このため、さらにキャリアの移動度が小さくなってしま
うという二重の欠点があった。 このため、チャネル長を短くしてもソース・ドレイン
間に空乏層がひろがりにくいこと、さらにキャリアを表
面伝導（界面散乱を伴う伝導）からバルク伝導（界面の
散乱を伴わない伝導）にすることが求められていた。本
発明はこれらを改良せんとするものである。 「問題を解決するための手段」 本発明はこれらの問題を解決するため、IG.FETのチャ
ネル形成領域に半導体層−絶縁体（半絶縁体を含む）層
−半導体層・・・の繰り返しの多層構造からなるスーパ
ーラティス（超格子）構造をキャリアの移動方向に沿っ
て面を有すべく積層して設けたものである。 本発明は、 絶縁体層と、半導体層とがそれぞれ５Å〜100Åの厚
さで交互に複数層設けられた多層部からなるチャネル形
成領域と、 当該チャネル形成領域における上記半導体層に沿って
キャリアを移動させるために設けられた一対のソース領
域およびドレイン領域と、 前記チャネル形成領域上にゲイト絶縁物を介して形成
されたゲイト電極と、 を備えており、 上記ソース領域およびドレイン領域の端面は、上記多
層部を構成する層の内部に向かってチャネル形成領域を
挟めるように設けられていることを特徴とする絶縁ゲイ
ト型電界効果半導体装置である。 この場合、半導体層および絶縁体層を光CVD法および
その後の光ビームアニールまたは光エピタキシァル成長
法を用いて形成し、それぞれの層の厚さは５〜100Å好
ましくは10〜30Åとし、それぞれの層におけるエネルギ
バンド巾はそれを挟む層のエネルギバンドの影響を受け
て変形せしめるいわゆる超格子構造を有せしめた。その
結果、エネルギバンド端が変成されているため、層間の
界面と平行に移動するキャリアにとって界面を実質的に
除去できる。例えば、シリコン半導体20Å−窒化珪素
（Si₃N_4-X0＜Ｘ＜４）20Å−シリコン半導体20Å・・・
と少なくもシリコン半導体を２層以上設けたものであ
る。これを光CVD法を用いて形成し、さらにその後光ビ
ームアニール工程を加えて単結晶化した。他の方法とし
ては光エピタキシァル成長せしめた。 そのため、各半導体のそれぞれに十分均等にキャリア
注入させるべく、各層の端面は各層の界面に垂直または
ゲイト絶縁膜より離れる（内部に至る）に従ってチャネ
ル形成領域を巾狭（よりチャネル長を短くする方向）に
することが好ましい。 「作用」 かかる場合、ソース、ドレイン間の空乏層は特にドレ
イン側の空乏層は極薄の半導体層にのみのびるが、この
半導体が極薄膜であるため、ソース側に同じ電圧を加え
ても、従来より公知の構成に比べてパンチスルーを生じ
にくい。特にキャリアが従来の如く半導体・絶縁体界面
のみを移動するのではなく、複数のWell（エネルギ的に
相対的に低い井戸型エネルギレベル）を移動するため、
そこでのキャリアが界面に押しつけられる程度のゲイト
電界強度が小さい。経過としてみかけ上ＮチャネルIG.F
ETの場合、本発明の半導体が例えばＩ型（P^-型）であっ
ても、従来公知のＰ型（P⁺型）と同じ程度のバンドの曲
りしかしなくなる。その結果、同一ドレイン電圧でもド
レイン空乏層のソースへの到達、即ちパンチスルーの発
生を押さえることができる。加えてキャリアはＩ型（P^-
型）であるため移動度が大きい。加えて半導体−絶縁体
界面近傍のエネルギバンド巾を実質的に大きくするた
め、リークをしにくく、結果としてチャネル形成領域の
周辺部で発生しやすいいわゆるショートチャネルリーク
をも防ぎやすいという他の特徴を有する。以下に実施例
に従い本発明を説明する。 「参考例１」 第１図は本参考例のIG.FETの製造工程を示す縦断面図
である。 第１図（Ａ）において、単結晶半導体として例えばシ
リコン半導体を用いた。この半導体の表面を十分清浄に
した後、光CVD法を用いシリコン半導体層を25Åの厚さ
に形成する。さらに、窒化珪素（Si₃N_4-X0＜Ｘ＜４）を
それに続き形成する。さらに再びシリコン半導体を形成
する。これを２〜50回繰り返し、超格子構造を作る。こ
の方法はこれまで本発明人により開発されてきた光CVD
装置（ｈν−１）を用いた。即ち、反応炉内に基板を保
持し、低圧水銀灯（185nm）を用いて、この紫外光で基
板の表面を照射しつつ反応炉内の圧力を10torrに保持し
た。基板の温度は400℃とした。反応性気体としてジシ
ラン（Si₂H₆）を用いた。そして所定の時間を経て厚さ1
0〜100Å、例えば25Åのシリコン半導体を形成した。そ
の後、マイクロコンピュータにより制御させつつ、この
系にNH₃/Si₂H₆＝0.1〜１例えば0.3として同様に光CVD法
によりSi₃N_4-X（０＜Ｘ＜４）を形成した。この窒化珪
素膜は低級窒化珪素膜である。この窒化珪素膜を同様に
10〜100Å例えば25Åの厚さに形成した。こうして半導
体層および絶縁体層（または半絶縁体層）の形成をｎ回
繰り返し行い、少なくとも２層の半導体層一般には２〜
50層をマイクロコンピュータにより制御して形成した。 次にこれら全体を水素雰囲気に浸しつつ、レーザ光、
例えば窒素レーザにより光アニールを行った。すると基
板（10）が単結晶のため、半導体層（１−１），（１−
３）・・・は単結晶化される。また窒化珪素である（１
−２），（１−４）・・・は窒素の添加量に従い単結
晶、歪単結晶または非単結晶の構造をとり得る。 第１図（Ａ）はその一例として半導体層（１−１），
（１−３）、絶縁体または半絶縁体層（１−２），（１
−４）を形成し、この積層体を（１）としている。 この後、本参考例においてはマスク（２）を形成し
て、そのパターンの外側を異方性エッチンングをし、少
なくとも多層部（１）の領域を除去した。さらにこの除
去した部分に絶縁物（４）を充填した。この絶縁物はい
わゆるトレンチ構造の形成方法と同様のプロセスに従っ
た。その後マスク（２）を除去し、第１図（Ｂ）を得
た。 その後、第１図（Ｃ）に示される如く、ゲイト絶縁膜
（５）およびゲイト電極（８）を形成した。ゲイト絶縁
膜は光CVD法の酸化珪素膜（厚さ200Å）とした。ゲイト
電極は多結晶シリコン、WSi₂,TiSi₂または半導体−金属
多層構造であってもよい。 この後、ソース（６）、ドレイン（７）をイオン注入
法によりその不純物濃度が10¹⁷〜10¹⁹cm^-3となるように
した。この時、このソース・ドレインの端面は積層体
（１）に対し垂直となるべく努めた。この後これら全体
に光CVD法を用いSiH₄とO₂の反応により0.5μの厚さに酸
化珪素膜を作製した。さらにそれらに対し、ECR（電子
サイクロトロン共鳴）を用いた異方性エッチングを施
し、ゲイト電極の側周辺のみを（９）に示す如く残し他
部をエッチング除去をした。 更に１×10¹⁹〜２×10²⁰cm^-3の高濃度のイオン注入に
よりコンタクトのオーム接触用およびソース、ドレイン
の低シート抵抗化を行う領域（６′），（７′）を形成
した。 さらにこれらの熱アニールを行い、その後層間絶縁物
（13）を酸化珪素により形成した。さらに電極用穴あけ
を行い、ソース電極・リード（11）、ドレインの電極・
リード（12）を公知のアルミニュームにより形成させ
た。 かくして形成されたIG.FETはチャネル長１μを形成す
る時、チャネル形成領域（20）の半導体がアンドープま
たは第１図（Ｃ）にてゲイト絶縁物を形成した後のスレ
ッシュホールド電圧制御用に必要な不純物の添加の程度
であるにもかかわらず、ソース、ドレイン間の電圧が例
えば5Vでパンチスルーを観察しなかった。またC.T.Sah
の式により求めた移動度は750cm²V/secを有しており、
これまではIG.FETが300cm²V/sec程度であるに比べて約
2.5倍の移動度を得ることができた。 このキャリア移動度は超格子の結晶性の向上に伴い、
さらに向上させることができるものと推定される。 さらに第３図は第１図（Ｄ）におけるＡ−Ａ′のエネ
ルギバンド図であり、実線がモホロジ的なエネルギバン
ド図を示す。図の破線図より明らかな如く、キャリア
（ここでは電子）にとって最も安定な領域が多数（１−
３），（１−５）・・・存在し、かつ界面より離れた位
置にエネルギバンド的に最も安定な領域があることがわ
かる。このため第３図（Ｂ）に示す如くに電圧を印加さ
れても、キャリアがゲイト絶縁膜との界面のみに集中す
ることを防ぐことができる。 「実施例１」 第２図は本発明の実施例を示す。 図面において第２図（Ａ），（Ｂ）に参考例１と同様
に形成した。 更に第２図（Ｃ）において、ソース（６），ドレイン
（７）を表面側（ゲイト絶縁物に接する側）を低濃度と
し、他部（ゲイト絶縁膜より離れた内部側）に高濃度領
域を作った。即ち、ソース（６）、ドレイン（７）の最
高濃度領域を界面ではなく内部にすべくＰ型またはＮ型
を付与する不純物のイオン注入を行った。するとソー
ス、ドレイン間の距離（チャネル長）はゲイト絶縁膜と
の界面に近ずくに従って長くなり、内部により短い層を
存在させることができる。その結果、キャリアはゲイト
絶縁膜の界面より離れた内部の半導体層をより通過やす
くなり、より表面散乱の影響をさけることができ得る。 更に参考例１と同様の工程を経て、第２図（Ｂ）の縦
断面図を得た。 この図面において、キャリア移動度850cm²V/secを得
た。この結果はこれまでのいわゆるショートチャネルI
G.FETではみられない大きな値である。 「実施例２」 この実施例は第１図または第２図において第２図
（Ａ）の超格子の作製方法に関し光エピタキシァル成長
方法を用いたものである。 即ち、参考例１と同様の装置を用いた。基板温度は50
0℃、圧力10torrとし、反応性気体はSi₂H⁶に加えてH₂Si
F₂を同じ程度注入した。加えて水素をSi₂H₆の20倍の量
導入した。その他は参考例１と同様である。すると半導
体層をエピタキシァル成長をさせることが可能となっ
た。 「効果」 本発明によりこれまで単に可能性のみが論じられてき
た超格子を具体的に単結晶シリコンIG.FETに適用した。
その結果十分大なる工業的効果即ちショートチャネル化
を伴うドレイン電圧低下の防止、キャリア移動度の向上
に伴う高速化を達成した。 さらにこの場合、チャネル形成領域に意図的に不純物
をドープしていないため、同一基板に形成したC/MOS即
ち同一工程で作られた超格子層をＰチャネルIG.FETとＮ
チャネルIG.FETに適用することが可能となった。 本発明は、単結晶シリコン半導体の層と窒化珪素の層
との多層構造とした。しかし窒化珪素の替わりに酸化珪
素（SiO_2-X0＜Ｘ＜２）または炭化珪素（SixC_1-X0＜Ｘ
＜１）を用いてもよい。 さらに本発明は積層的にSOI（絶縁膜上の半導体単結
晶化）プロセスを用いている。その結果、三次元素子構
成に適用することができる。また薄膜トランジスタに対
しても適用することができる。

【図面の簡単な説明】 第１図は参考例の製造工程を示す縦断面図である。 第２図は実施例の製造工程を示す縦断面図である。 第３図は本発明の超格子構造を示す一例である。

Claims (1)

1. (57)【特許請求の範囲】 １．絶縁体層と、半導体層とがそれぞれ５Å〜100Åの
   厚さで交互に複数層設けられた多層部からなるチャネル
   形成領域と、 当該チャネル形成領域における上記半導体層に沿ってキ
   ャリアを移動させるために設けられた一対のソース領域
   およびドレイン領域と、 前記チャネル形成領域上にゲイト絶縁物を介して形成さ
   れたゲイト電極と、 を備えており、 上記ソース領域およびドレイン領域の端面は、上記多層
   部を構成する層の内部に向かってチャネル形成領域を挟
   めるように設けられていることを特徴とする絶縁ゲイト
   型電界効果半導体装置。