JP2019096856A - 半導体装置、および半導体装置の作製方法 - Google Patents

半導体装置、および半導体装置の作製方法 Download PDF

Info

Publication number
JP2019096856A
JP2019096856A JP2018032997A JP2018032997A JP2019096856A JP 2019096856 A JP2019096856 A JP 2019096856A JP 2018032997 A JP2018032997 A JP 2018032997A JP 2018032997 A JP2018032997 A JP 2018032997A JP 2019096856 A JP2019096856 A JP 2019096856A
Authority
JP
Japan
Prior art keywords
insulator
oxide
conductor
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018032997A
Other languages
English (en)
Other versions
JP7229669B2 (ja
Inventor
山崎 舜平
Shunpei Yamazaki
舜平 山崎
清文 荻野
Kiyofumi Ogino
清文 荻野
照幸 藤井
Teruyuki Fujii
照幸 藤井
太一 遠藤
Taichi Endo
太一 遠藤
謙景 北嶋
Akihiro Kitajima
謙景 北嶋
正太 三本菅
Shota Sambonsuge
正太 三本菅
智記 平松
Tomoki Hiramatsu
智記 平松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2019096856A publication Critical patent/JP2019096856A/ja
Application granted granted Critical
Publication of JP7229669B2 publication Critical patent/JP7229669B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】オン電流が大きい半導体装置を提供する。【解決手段】第1の絶縁体と、第1の絶縁体上の酸化物と、酸化物上の第1の導電体および第2の導電体と、酸化物上の第2の絶縁体と、第2の絶縁体上に位置し、酸化物と重なる第3の導電体と、第1の絶縁体、酸化物の側面、第1の導電体の側面、第1の導電体の上面、第2の導電体の側面、第2の導電体の上面、および第2の絶縁体の側面と接する、第3の絶縁体と、第3の導電体、第2の絶縁体、および第3の絶縁体上の第4の絶縁体と、を有し、第4の絶縁体は、第3の導電体、第2の絶縁体、および第3の絶縁体のそれぞれの上面と接している、半導体装置。【選択図】図1

Description

本発明の一態様は、半導体装置、ならびに半導体装置の作製方法に関する。または、本発明の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。表示装置(液晶表示装置、発光表示装置など)、投影装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、および電子機器などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物(コンポジション・オブ・マター)に関するものである。
トランジスタに適用可能な半導体薄膜として、シリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。酸化物半導体としては、例えば、酸化インジウム、酸化亜鉛などの一元系金属の酸化物のみでなく、多元系金属の酸化物も知られている。多元系金属の酸化物の中でも、特に、In−Ga−Zn酸化物(以下、IGZOとも呼ぶ。)に関する研究が盛んに行われている。
IGZOに関する研究により、酸化物半導体において、単結晶でも非晶質でもない、CAAC(c−axis aligned crystalline)構造およびnc(nanocrystalline)構造が見出された(非特許文献1乃至非特許文献3参照。)。非特許文献1および非特許文献2では、CAAC構造を有する酸化物半導体を用いてトランジスタを作製する技術も開示されている。さらに、CAAC構造およびnc構造よりも結晶性の低い酸化物半導体でさえも、微小な結晶を有することが、非特許文献4および非特許文献5に示されている。
さらに、IGZOを活性層として用いたトランジスタは極めて低いオフ電流を持ち(非特許文献6参照。)、その特性を利用したLSIおよびディスプレイが報告されている(非特許文献7および非特許文献8参照。)。
S. Yamazaki et al., "SID Symposium Digest of Technical Papers", 2012, volume 43, issue 1, p.183−186 S. Yamazaki et al., "Japanese Journal of Applied Physics", 2014, volume 53, Number 4S, p.04ED18−1−04ED18−10 S. Ito et al., "The Proceedings of AM−FPD’13 Digest of Technical Papers", 2013, p.151−154 S. Yamazaki et al., "ECS Journal of Solid State Science and Technology", 2014, volume 3, issue 9, p.Q3012−Q3022 S. Yamazaki, "ECS Transactions",2014, volume 64, issue 10, p.155−164 K. Kato et al., "Japanese Journal of Applied Physics", 2012, volume 51, p.021201−1−021201−7 S. Matsuda et al., "2015 Symposium on VLSI Technology Digest of Technical Papers", 2015, p.T216−T217 S. Amano et al., "SID Symposium Digest of Technical Papers", 2010, volume 41, issue 1, p.626−629
本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の一つとする。または、本発明の一態様は、高い周波数特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供することを課題の一つとする。または、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つとする。または、本発明の一態様は、生産性の高い半導体装置を提供することを課題の一つとする。
本発明の一態様は、長期間においてデータの保持が可能な半導体装置を提供することを課題の一つとする。本発明の一態様は、情報の書き込み速度が速い半導体装置を提供することを課題の一つとする。本発明の一態様は、設計自由度が高い半導体装置を提供することを課題の一つとする。本発明の一態様は、消費電力を抑えることができる半導体装置を提供することを課題の一つとする。本発明の一態様は、新規な半導体装置を提供することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第1の絶縁体と、第1の絶縁体上の酸化物と、酸化物上の第1の導電体および第2の導電体と、酸化物上の第2の絶縁体と、第2の絶縁体上に位置し、酸化物と重なる第3の導電体と、第1の絶縁体、酸化物の側面、第1の導電体の側面、第1の導電体の上面、第2の導電体の側面、第2の導電体の上面、および第2の絶縁体の側面と接する、第3の絶縁体と、第3の導電体、第2の絶縁体、および第3の絶縁体上の第4の絶縁体と、を有し、第4の絶縁体は、第3の導電体、第2の絶縁体、および第3の絶縁体のそれぞれの上面と接している、半導体装置である。
また、本発明の一態様は、第1の絶縁体と、第1の絶縁体上の酸化物と、酸化物上の第1の導電体および第2の導電体と、酸化物上の第2の絶縁体と、第2の絶縁体上に位置し、酸化物と重なる第3の導電体と、を有し、酸化物は、第1の酸化物と、第1の酸化物上第2の酸化物と、第2の酸化物上の第3の酸化物と、を有し、第1の絶縁体、第1酸化物の側面、第2の酸化物の側面、第1の導電体の側面、第1の導電体の上面、第2の導電体の側面、第2の導電体の上面、および第3の酸化物の側面と接する、第3の絶縁体と、第3の導電体、第2の絶縁体、第3の酸化物、および第3の絶縁体上の第4の絶縁体と、を有し、第4の絶縁体は、第3の導電体、第2の絶縁体、第3の酸化物および第3の絶縁体のそれぞれの上面と接している、半導体装置である。
また、第3の絶縁体および第4の絶縁体は、それぞれ、第1の絶縁体よりも酸素および水素の一方または双方を透過し難いことが好ましい。
また、第3の絶縁体および第4の絶縁体は、それぞれ、第2の絶縁体よりも酸素および水素の一方または双方を透過し難いことが好ましい。
また、第3の絶縁体および第4の絶縁体は、それぞれ、アルミニウム、およびハフニウムの一方または両方を含む酸化物であってもよい。
また、第3の絶縁体および第4の絶縁体は、それぞれ、酸化アルミニウムであってもよい。
また、酸化物は、Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、を有することが好ましい。
また、酸化物は、第1の導電体および第2の導電体と重ならない第1の領域と、第1の導電体および第2の導電体と重なる第2の領域と、を有し、第1の領域は、第2の領域よりも薄い部分を有していてもよい。
また、第1の導電体および第2の導電体は、それぞれ、第1の元素および第2の元素を含み、第1の元素は、第2の元素より耐酸化性が高く、第2の元素は、第1の元素より仕事関数が小さくてもよい。
また、第1の元素は、Ru、Rh、Pd、Os、Ir、およびPtのいずれか一つまたは複数であり、第2の元素は、Al、Si、Ti、Hf、Zr、Mn、In、Ga、Bi、Ta、Nb、Zn、Sn、Cu、Cr、W、Mo、Ge、Ni、Sc、Y、およびCeのいずれか一つまたは複数であってもよい。
また、本発明の一態様は、基板上に第1の絶縁体を形成し、第1の絶縁体の上に、酸化膜および第1の導電膜を順に成膜し、酸化膜および第1の導電膜を加工して、酸化物および導電体層を形成し、酸化物および導電体層を覆ってダミーゲート膜を成膜し、ダミーゲート膜を加工して、ダミーゲート層を形成し、第1の絶縁体、酸化物、導電体層、およびダミーゲート層を覆って、第1の絶縁膜を成膜し、第1の絶縁膜の上に第2の絶縁膜を成膜し、第1のCMP処理を行うことによって、第1の絶縁膜および第2の絶縁膜の一部を、ダミーゲート層の一部が露出するまで除去し、導電体層の一部およびダミーゲート層をエッチングすることによって、第1の導電体と第2の導電体を形成し、酸化物を露出させ、熱処理を行い、第3の絶縁膜を成膜し、第2の導電膜を成膜し、第2のCMP処理を行うことによって、の第3の絶縁膜および第2の導電膜を第2の絶縁膜の一部が露出するまで除去し、第3絶縁体および第3の導電体を形成し、第2の絶縁膜、第3の絶縁体および第3の導電体を覆って、第4の絶縁膜を成膜する半導体装置の作製方法である。
本発明の一態様により、オン電流が大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
または、長期間においてデータの保持が可能な半導体装置を提供することができる。または、データの書き込み速度が速い半導体装置を提供することができる。または、設計自由度が高い半導体装置を提供することができる。または、消費電力を抑えることができる半導体装置を提供することができる。または、新規な半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。
本発明の一態様に係る半導体装置の上面図および断面図。 本発明の一態様に係る半導体装置の断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る半導体装置の作製方法を示す上面図および断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成を示す断面図。 本発明の一態様に係る記憶装置の構成例を示すブロック図。 本発明の一態様に係る記憶装置の構成例を示す回路図。 本発明の一態様に係る半導体装置の模式図。 本発明の一態様に係る記憶装置の模式図。 本発明の一態様に係る電子機器を示す図。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せずに目減りすることがあるが、理解を容易とするために省略して示すことがある。また、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図(「平面図」ともいう。)や斜視図などにおいて、発明の理解を容易とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記載を省略する場合がある。
また、本明細書等において、第1、第2等として付される序数詞は便宜上用いるものであり、工程順または積層順を示すものではない。そのため、例えば、「第1の」を「第2の」または「第3の」などと適宜置き換えて説明することができる。また、本明細書等に記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しない場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、XとYとが直接的に接続されている場合と、XとYとが接続されている、と明示的に記載されている場合は、XとYとが電気的に接続されている場合と、XとYとが機能的に接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。
ここで、X、Yは、対象物(例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など)であるとする。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合がある。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成される領域におけるチャネル幅(以下、「実効的なチャネル幅」ともいう。)と、トランジスタの上面図において示されるチャネル幅(以下、「見かけ上のチャネル幅」ともいう。)と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知という仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的なチャネル幅を正確に測定することは困難である。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上のチャネル幅などは、断面TEM像などを解析することなどによって、値を決定することができる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃度が0.1原子%未満の元素は不純物と言える。不純物が含まれることにより、例えば、半導体のDOS(Density of States)が高くなることや、結晶性が低下することなどが起こる場合がある。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば、第1族元素、第2族元素、第13族元素、第14族元素、第15族元素、および酸化物半導体の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、ホウ素、リン、炭素、窒素などがある。酸化物半導体の場合、水も不純物として機能する場合がある。また、酸化物半導体の場合、例えば不純物の混入によって酸素欠損を形成する場合がある。また、半導体がシリコンである場合、半導体の特性を変化させる不純物としては、例えば、酸素、水素を除く第1族元素、第2族元素、第13族元素、第15族元素などがある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換えることができる。また、「導電体」という用語を、導電膜または導電層と言い換えることができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることができる。
また、本明細書等において、「平行」とは、二つの直線が−10度以上10度以下の角度で配置されている状態をいう。したがって、−5度以上5度以下の場合も含まれる。また、「略平行」とは、二つの直線が−30度以上30度以下の角度で配置されている状態をいう。また、「垂直」とは、二つの直線が80度以上100度以下の角度で配置されている状態をいう。したがって、85度以上95度以下の場合も含まれる。また、「略垂直」とは、二つの直線が60度以上120度以下の角度で配置されている状態をいう。
なお、本明細書において、バリア膜とは、水、水素などの不純物および酸素の透過を抑制する機能を有する膜のことであり、当該バリア膜に導電性を有する場合は、導電性バリア膜と呼ぶことがある。
本明細書等において、金属酸化物(metal oxide)とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体(透明酸化物導電体を含む。)、酸化物半導体(Oxide Semiconductorまたは単にOSともいう。)などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、OS FETあるいはOSトランジスタと記載する場合においては、酸化物または酸化物半導体を有するトランジスタと換言することができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、またはゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅1μmあたりの電流が、室温において1×10−20A以下、85℃において1×10−18A以下、または125℃において1×10−16A以下であることをいう。
(実施の形態1)
以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の一例について説明する。
<半導体装置の構成例>
図1(A)、図1(B)、および図1(C)は、本発明の一態様に係るトランジスタ200、およびトランジスタ200周辺の上面図および断面図である。
図1(A)は、トランジスタ200を有する半導体装置の上面図である。また、図1(B)、および図1(C)は、当該半導体装置の断面図である。ここで、図1(B)は、図1(A)にA1−A2の一点鎖線で示す部位の断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、図1(C)は、図1(A)にA3−A4の一点鎖線で示す部位の断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。なお、図1(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
本発明の一態様の半導体装置は、トランジスタ200と、層間膜として機能する絶縁体210、絶縁体212、絶縁体274、絶縁体280、および絶縁体281を有する。また、トランジスタ200と電気的に接続し、配線として機能する導電体203、およびプラグとして機能する導電体240(導電体240a、および導電体240b)とを有する。なお、プラグとして機能する導電体240の側面に接して絶縁体241(絶縁体241a、および絶縁体241b)が設けられる。
なお、導電体203は、絶縁体212に埋め込まれるように形成される。ここで、導電体203の上面の高さと、絶縁体212の上面の高さは同程度にできる。なお導電体203は、単層とする構成について示しているが、本発明はこれに限られるものではない。例えば、導電体203を第1の導電体および第2の導電体の2層としても良いし、2層以上の多層膜構造としてもよい。また、構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
また、絶縁体254、絶縁体244、絶縁体274、および絶縁体281の開口の内壁に接して絶縁体241が設けられ、その側面に接して導電体240の第1の導電体が設けられ、さらに内側に導電体240の第2の導電体が設けられている。ここで、導電体240の上面の高さと、絶縁体281の上面の高さは同程度にできる。なお、トランジスタ200では、導電体240の第1の導電体および導電体240の第2の導電体を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、導電体240を単層、または3層以上の積層構造として設ける構成にしてもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合がある。
[トランジスタ200]
図1に示すように、トランジスタ200は、基板(図示せず。)の上に配置された絶縁体214および絶縁体216と、絶縁体214および絶縁体216に埋め込まれるように配置された導電体205(導電体205aおよび導電体205b)と、絶縁体216の上および導電体205の上に配置された絶縁体220と、絶縁体220の上に配置された絶縁体222と、絶縁体222の上に配置された絶縁体224と、絶縁体224の上に配置された酸化物230(酸化物230a、酸化物230b、および酸化物230c)と、酸化物230の上に配置された絶縁体250と、絶縁体250上に配置された導電体260(導電体260a、および導電体260b)と、酸化物230の上面の一部と接する導電体242aおよび導電体242bと、絶縁体224の上面の一部、酸化物230aの側面、酸化物230bの側面、導電体242aの側面、導電体242aの上面、導電体242bの側面、導電体242bの上面、酸化物230cの側面に接して配置された絶縁体254と、絶縁体254に接して配置された絶縁体244と、絶縁体244の上に配置された絶縁体280と、絶縁体280の上の配置された絶縁体274と、を有する。導電体260は、導電体260aおよび導電体260bを有し、導電体260bの底面および側面を包むように導電体260aが配置される。ここで、図1(B)に示すように、導電体260の上面は、絶縁体254の上面、絶縁体244の上面および酸化物230cの上面と略一致して配置される。また、絶縁体274は、導電体260の上面、絶縁体254の上面、絶縁体244の上面および酸化物230cの上面と、接する。
ここで、導電体242aおよび導電体242bをまとめて導電体242という場合がある。導電体242は、第1の元素および第2の元素を含む。第1の元素は、第2の元素より耐酸化性が高く、例えば、Ru、Rh、Pd、Os、Ir、およびPtのいずれか一つまたは複数である。また、第2の元素は、第1の元素より仕事関数が小さく、例えば、Al、Si、Ti、Hf、Zr、Mn、In、Ga、Bi、Ta、Nb、Zn、Sn、Cu、Cr、W、Mo、Ge、Ni、Sc、Y、およびCeのいずれか一つまたは複数である。このように、導電体242が、耐酸化性が高い第1の元素と、仕事関数が小さい第2の元素を含むことにより、導電体242が絶縁体250などから拡散する酸素によって酸化されることを抑制し、且つ導電体242と酸化物230の間でオーミック接合を取ることができる。
また、絶縁体222、絶縁体254、絶縁体244、および絶縁体274は、水素(例えば、水素原子、水素分子など)の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体222、絶縁体254、絶縁体244、および絶縁体274は、絶縁体224、絶縁体250、および絶縁体280より水素透過性が低いことが好ましい。また、絶縁体222、絶縁体254、および絶縁体244は、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有することが好ましい。例えば、絶縁体222、絶縁体254、および絶縁体244は、絶縁体224、絶縁体250、および絶縁体280より酸素透過性が低いことが好ましい。
絶縁体254は、図1(B)(C)に示すように、導電体242aの上面と側面、導電体242bの上面と側面、酸化物230aおよび酸化物230bの側面、ならびに絶縁体224の上面に接することが好ましい。また、図1(B)(C)に示すように、絶縁体244は、導電体260の上面と側面、絶縁体250の側面、および絶縁体254の上面に接することが好ましい。これにより、絶縁体280は、絶縁体254または絶縁体244によって、絶縁体224、酸化物230、および絶縁体250と離隔される。
また、酸化物230は、絶縁体224の上に配置された酸化物230aと、酸化物230aの上に配置された酸化物230bと、酸化物230bの上に配置され、少なくとも一部が酸化物230bの上面に接する酸化物230cと、を有することが好ましい。
なお、トランジスタ200では、チャネルが形成される領域(以下、チャネル形成領域ともいう。)と、その近傍において、酸化物230a、酸化物230b、および酸化物230cの3層を積層する構成について示しているが、本発明はこれに限られるものではない。例えば、酸化物230bの単層、酸化物230bと酸化物230aの2層構造、酸化物230bと酸化物230cの2層構造、または4層以上の積層構造を設ける構成にしてもよい。また、トランジスタ200では、導電体260を2層の積層構造として示しているが、本発明はこれに限られるものではない。例えば、導電体260が、単層構造であってもよいし、3層以上の積層構造であってもよい。
ここで、導電体260は、トランジスタのゲート電極として機能し、導電体242aおよび導電体242bは、それぞれソース電極またはドレイン電極として機能する。導電体260は、絶縁体250を介して導電体242aと重なる領域と、絶縁体250を介して導電体242bと重なる領域を有することが好ましい。導電体260をこのような形状にすることにより、導電体260に位置合わせのマージンを持たせることができるので、酸化物230の導電体242aと導電体242bの間の領域に、導電体260を確実に重畳させることができる。
なお、図1に示すように、導電体260は、導電体260aと、導電体260aの上に配置された導電体260bと、を有することが好ましい。
また、トランジスタ200は、基板(図示しない。)の上に配置された絶縁体214と、絶縁体214の上に配置された絶縁体216と、絶縁体214および絶縁体216に埋め込まれるように配置された導電体205と、絶縁体216と導電体205の上に配置された絶縁体220と、を有することが好ましい。さらに、絶縁体220の上に絶縁体222が配置されることが好ましい。
また、トランジスタ200は、チャネル形成領域を含む酸化物230(酸化物230a、酸化物230b、および酸化物230c)に、酸化物半導体として機能する金属酸化物(以下、酸化物半導体ともいう。)を用いることが好ましい。
チャネル形成領域に酸化物半導体を用いたトランジスタ200は、非導通状態において極めてリーク電流(オフ電流)が小さいため、低消費電力の半導体装置を提供できる。また、酸化物半導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成するトランジスタ200に用いることができる。
例えば、酸化物230として、In−M−Zn酸化物(元素Mは、アルミニウム、ガリウム、イットリウム、錫、銅、バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種)等の金属酸化物を用いるとよい。特に、元素Mは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また、酸化物230として、In−Ga酸化物、In−Zn酸化物を用いてもよい。
また、酸化物半導体を用いたトランジスタは、酸化物半導体中のチャネルが形成される領域に不純物および酸素欠損が存在すると、電気特性が変動しやすく、信頼性が悪くなる場合がある。また、酸化物半導体中のチャネルが形成される領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となりやすい。したがって、チャネルが形成される領域中の酸素欠損はできる限り低減されていることが好ましい。例えば、絶縁体250などを介して酸化物230に酸素を供給し、酸素欠損を補填すればよい。これにより、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる。
また、酸化物230上に接するように設けられ、ソース電極やドレイン電極として機能する導電体242(導電体242a、および導電体242b)に含まれる元素(例えば、第2の元素)が、酸化物230の酸素を吸収する機能を有する場合、酸化物230と導電体242の間、または酸化物230の表面近傍に、部分的に低抵抗領域が形成される場合がある。この場合、当該低抵抗領域には、酸素欠損に入り込んだ不純物(水素、窒素、または金属元素等)がドナーとして機能し、キャリア密度が増加する場合がある。なお、以下において、酸素欠損に入り込んだ水素のことをVHと呼ぶ場合がある。
ここで、図1に示すトランジスタ200の一部の領域の拡大図を図2(A)に、導電体242が第1の元素を含まないトランジスタ200Aの一部の領域の拡大図を図2(B)に示す。図2(A)(B)に示すように、酸化物230上に接するように導電体242が設けられ、酸化物230の、導電体242との界面とその近傍には、低抵抗領域として、領域243(領域243a、および領域243b)が形成される場合がある。酸化物230は、トランジスタ200のチャネル形成領域として機能する領域234と、領域243の一部を含み、ソース領域またはドレイン領域として機能する領域231(領域231a、および領域231b)と、を有する。なお、以降の図面において、拡大図などで領域243を示さない場合でも、同様の領域243が形成されている場合がある。
図2(B)に示すように、トランジスタ200Aにおいて、絶縁体250に含まれる酸素291は、領域234に供給され、領域234の酸素欠損を低減することができる。しかしながら、第1の元素を含まず、耐酸化性が低い、トランジスタ200Aの導電体242では、導電体242aおよび導電体242bの絶縁体250と接する側の側面およびその近傍に酸素291が吸収され、導電体242の側面近傍に酸化された領域293が形成されてしまう。領域293は、図2(B)に示すように、導電体242の側面だけでなく、導電体242の側面近傍の下面において、基板に対して水平方向に拡張するように形成される場合がある。
これにより、トランジスタ200Aでは、チャネル長Lが、導電体242aと導電体242bの設計上の距離ではなく、これに導電体242a側と導電体242b側の領域293のチャネル方向の長さΔLが足しあわされた距離になる恐れがある。つまり、領域293が実質的にLoff領域として機能してしまうため、トランジスタ200Aは、設計値よりオン電流および周波数特性が低減する可能性がある。
また、トランジスタ200Aの導電体242の耐酸化性がさらに低い場合、導電体242の下面に接する酸化物230bから酸素を過剰に吸収してしまい、領域243aおよび領域243bが基板に水平方向に拡張し、領域243aと領域243bがつながる恐れがある。この場合、拡張された領域243が領域234の上面に形成され、トランジスタ200Aが常に導通状態となる可能性がある。
導電体242が酸化されやすいトランジスタ200Aに対して、導電体242に第1の元素が含まれるトランジスタ200では、絶縁体250に含まれる酸素291に対して耐酸化性を有するので、導電体242aおよび導電体242bの絶縁体250と接する側の側面の近傍の酸化を抑制することができる。これにより、チャネル長Lが、導電体242aと導電体242bの設計上の距離となるので、設計値よりオン電流および周波数特性が低減するのを防ぐことができる。
また、トランジスタ200においては、導電体242に第2の元素が含まれている。第2の元素は、導電体242の下、つまり領域243に析出し、層を形成する場合がある。導電体242aと酸化物230bの間、および導電体242bと酸化物230bの間に、第2の元素を含む層が形成されている、ということもできる。当該第2の元素を含む層における第2の元素の濃度は、導電体242aおよび導電体242bにおける第2の元素の濃度より大きい場合がある。
このように、導電体242の下に、第2の元素を含む層が形成されることで、仕事関数が小さい第2の元素が酸化物230bから酸素を引き抜き、酸素欠損が形成される。当該酸素欠損に水素などの不純物が捕獲されることで、酸化物230bの第2の元素を含む層の近傍はn型化する。このようにして、導電体242の下にキャリア密度が大きい領域243が形成される。なお、当該第2の元素は、酸化物230bから引き抜いた酸素と結合して、第2の元素の酸化物になる。このため、トランジスタ200では、下から、酸化物230b、VHを含む層、第2の元素の酸化物を含む層、導電体242、という順番で層が形成される場合がある。
このように、トランジスタ200では、第2の元素によって領域243が形成される。つまり、導電体242を形成するときの第2の元素の量によって、領域243の大きさ、キャリア密度などを制御することができる。よって、トランジスタ200の電気特性の設計に合わせて、成膜時の第2の元素の量を適宜設定することが好ましい。これにより、導電体242の近傍のみに領域243を形成できるので、安定した電気特性を有するトランジスタを提供することができる。
なお、領域243a、および領域243bは、酸化物230bの導電体242近傍において、深さ方向に拡散するように設けられる例を示しているが、本発明はこれに限らない。領域243aおよび領域243bは、求められるトランジスタの電気特性に合わせて適宜形成すればよい。また、酸化物230において、各領域の境界を明確に検出することが困難な場合がある。各領域内で検出される元素の濃度(例えば、第2の元素の濃度)は、領域ごとの段階的な変化に限らず、各領域内でも連続的に変化(グラデーションともいう。)していてもよい。
また、図2に示すように、酸化物230bは、導電体242と重ならない領域の膜厚が、導電体242と重なる領域の膜厚より薄くなる場合がある。これは、導電体242aおよび導電体242bを形成する際に、酸化物230bの上面の一部を除去することにより形成される。酸化物230bの上面には、導電体242となる導電膜を成膜した際に、領域234の上面に抵抗の低い領域243が形成される場合がある。このように、酸化物230bの上面の導電体242aと導電体242bの間に位置する領域243を除去することにより、領域234の上面の抵抗が低い領域にチャネルが形成されることを防ぐことができる。また、以降の図面において、拡大図などで膜厚の薄い領域を示さない場合でも、同様の膜厚の薄い領域が形成されている場合がある。
以上より、オン電流が大きいトランジスタを有する半導体装置を提供することができる。または、高い周波数特性を有するトランジスタを有する半導体装置を提供することができる。または、電気特性の変動を抑制し、安定した電気特性を有するとともに、信頼性を向上させた半導体装置を提供することができる。または、オフ電流が小さいトランジスタを有する半導体装置を提供することができる。
以下では、本発明の一態様に係るトランジスタ200を有する半導体装置の詳細な構成について説明する。
導電体203は、図1(A)および図1(C)に示すように、チャネル幅方向に延伸されており、導電体205に電位を印加する配線として機能する。なお、導電体203は、絶縁体212に埋め込まれて設けることが好ましい。
導電体205は、酸化物230、および導電体260と、重なるように配置する。また、導電体205は、導電体203の上に接して設けるとよい。また、導電体205は、絶縁体214および絶縁体216に埋め込まれて設けることが好ましい。
ここで、導電体260は、第1のゲート(トップゲートともいう。)電極として機能する場合がある。また、導電体205は、第2のゲート(ボトムゲートともいう。)電極として機能する場合がある。その場合、導電体205に印加する電位を、導電体260に印加する電位と、連動させず、独立して変化させることで、トランジスタ200のVthを制御することができる。特に、導電体205に負の電位を印加することにより、トランジスタ200のVthを0Vより大きくし、オフ電流を低減することが可能となる。したがって、導電体205に負の電位を印加したほうが、印加しない場合よりも、導電体260に印加する電位が0Vのときのドレイン電流を小さくすることができる。
また、導電体203上に導電体205を設けることで、第1のゲート電極、および配線としての機能を有する導電体260と、導電体203との距離を適宜設計することが可能となる。つまり、導電体203と導電体260の間に絶縁体214および絶縁体216などが設けられることで、導電体203と導電体260の間の寄生容量を低減し、導電体203と導電体260の間の絶縁耐圧を高めることができる。導電体203と導電体260の間の寄生容量を低減することで、トランジスタ200のスイッチング速度を向上させ、高い周波数特性を有するトランジスタにすることができる。
なお、導電体205は、図1(A)に示すように、酸化物230、および導電体260と重なるように配置する。また、導電体205は、酸化物230における領域234よりも、大きく設けるとよい。特に、図1(C)に示すように、導電体205は、酸化物230の領域234のチャネル幅方向と交わる端部よりも外側の領域においても、延伸していることが好ましい。つまり、酸化物230のチャネル幅方向における側面において、導電体205と、導電体260とは、絶縁体を介して重畳していることが好ましい。
上記構成を有することで、第1のゲート電極としての機能を有する導電体260の電界と、第2のゲート電極としての機能を有する導電体205の電界によって、領域234のチャネル形成領域を電気的に取り囲むことができる。本明細書において、第1のゲート電極、および第2のゲート電極の電界によって、チャネル形成領域を電気的に取り囲むトランジスタの構造を、surrounded channel(S−channel)構造とよぶ。
導電体205aまたは導電体203の第1の導電体は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、NOなど)、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する(上記酸素が透過しにくい。)導電性材料を用いることが好ましい。なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、上記不純物、または上記酸素のいずれか一またはすべての拡散を抑制する機能とする。
導電体205aまたは導電体203の第1の導電体が酸素の拡散を抑制する機能を持つことにより、導電体205bまたは導電体203bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウムまたは酸化ルテニウムなどを用いることが好ましい。したがって、導電体205aまたは導電体203の第1の導電体としては、上記導電性材料を単層または積層とすればよい。これにより、水または水素などの不純物が、導電体203、および導電体205を通じて、トランジスタ200側に拡散するのを抑制することができる。
また、導電体205bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。なお、導電体205bを単層で図示したが、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
また、導電体203の第2の導電体は、配線として機能するため、導電体205bより導電性が高い導電体を用いることが好ましい。例えば、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体203の第2の導電体は積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。
特に、導電体203の第2の導電体に、銅を用いることが好ましい。銅は抵抗が小さいため、配線等に用いることが好ましい。一方、銅は拡散しやすいため、酸化物230に拡散することで、トランジスタ200の電気特性を低下させる場合がある。そこで、例えば、絶縁体214には、銅の透過性が低い酸化アルミニウム、または酸化ハフニウムなどの材料を用いることで、銅の拡散を抑えることができる。
なお、導電体205、絶縁体214、および絶縁体216は必ずしも設けなくともよい。その場合、導電体203の一部が第2のゲート電極として機能することができる。
絶縁体210、および絶縁体214は、水または水素などの不純物が、基板側からトランジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。したがって、絶縁体210、および絶縁体214は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、NOなど)、銅原子などの不純物の拡散を抑制する機能を有する(上記不純物が透過しにくい。)絶縁性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する(上記酸素が透過しにくい。)絶縁性材料を用いることが好ましい。
例えば、絶縁体210として酸化アルミニウムなどを用い、絶縁体214として窒化シリコンなどを用いることが好ましい。これにより、水または水素などの不純物が絶縁体210および絶縁体214よりも基板側からトランジスタ200側に拡散するのを抑制することができる。または、絶縁体224などに含まれる酸素が、絶縁体210および絶縁体214よりも基板側に、拡散するのを抑制することができる。また、導電体203の第2の導電体に銅など拡散しやすい金属を用いても、絶縁体214として窒化シリコンなどを設けることにより、当該金属が絶縁体214より上の層に拡散するのを抑制することができる。
また、層間膜として機能する絶縁体212、絶縁体216、絶縁体280、および絶縁体281は、絶縁体210、または絶縁体214よりも誘電率が低いことが好ましい。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。例えば、絶縁体212、絶縁体216、絶縁体280、および絶縁体281として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを適宜用いればよい。
絶縁体220、絶縁体222、および絶縁体224は、ゲート絶縁体としての機能を有する。
ここで、酸化物230と接する絶縁体224は、加熱により酸素を脱離することが好ましい。本明細書では、加熱により離脱する酸素を過剰酸素と呼ぶことがある。例えば、絶縁体224は、酸化シリコンまたは酸化窒化シリコンなどを適宜用いればよい。酸素を含む絶縁体を酸化物230に接して設けることにより、酸化物230中の酸素欠損を低減し、トランジスタ200の信頼性を向上させることができる。
絶縁体224として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用いることが好ましい。加熱により酸素を脱離する酸化物とは、TDS(Thermal Desorption Spectroscopy)分析にて、酸素分子に換算しての酸素の脱離量が1.0×1018molecules/cm以上、好ましくは1.0×1019molecules/cm以上、さらに好ましくは2.0×1019molecules/cm、または3.0×1020molecules/cm以上である酸化物膜である。なお、上記TDS分析時における膜の表面温度としては100℃以上700℃以下、または100℃以上400℃以下の範囲が好ましい。
また、図1(C)に示すように、絶縁体224は、絶縁体254重ならず、且つ酸化物230bと重ならない領域の膜厚が、それ以外の領域の膜厚より薄くなる場合がある。絶縁体224において、絶縁体254と重ならず、且つ酸化物230bと重ならない領域の膜厚は、上記酸素を十分に拡散できる膜厚であることが好ましい。
絶縁体222は、絶縁体210などと同様に、水または水素などの不純物が、基板側からトランジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体222は、絶縁体224より水素透過性が低いことが好ましい。絶縁体222、絶縁体254、および絶縁体244によって、絶縁体224、酸化物230、および絶縁体250などを囲むことにより、外方から水または水素などの不純物がトランジスタ200に侵入することを抑制することができる。
さらに、絶縁体222は、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する(上記酸素が透過しにくい。)ことが好ましい。例えば、絶縁体222は、絶縁体224より酸素透過性が低いことが好ましい。絶縁体222が、酸素や不純物の拡散を抑制する機能を有することで、酸化物230が有する酸素は、絶縁体220側へ拡散することを低減できるので、好ましい。また、導電体205が、絶縁体224や、酸化物230が有する酸素と反応することを抑制することができる。
絶縁体222は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いるとよい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。このような材料を用いて絶縁体222を形成した場合、絶縁体222は、酸化物230からの酸素の放出や、トランジスタ200の周辺部から酸化物230への水素等の不純物の混入を抑制する層として機能する。
または、これらの絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化ジルコニウムを添加してもよい。またはこれらの絶縁体を窒化処理してもよい。上記の絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコンを積層して用いてもよい。
また、絶縁体222は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、酸化ジルコニウム、チタン酸ジルコン酸鉛(PZT)、チタン酸ストロンチウム(SrTiO)または(Ba,Sr)TiO(BST)などのいわゆるhigh−k材料を含む絶縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体にhigh−k材料を用いることで、物理膜厚を保ちながら、トランジスタ動作時のゲート電位の低減が可能となる。
また、絶縁体220は、熱的に安定していることが好ましい。例えば、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、high−k材料の絶縁体と絶縁体220とを組み合わせることで、熱的に安定かつ比誘電率の高い積層構造とすることができる。
なお、絶縁体220、絶縁体222、および絶縁体224が、2層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でもよい。また、絶縁体220を設けず、絶縁体222と絶縁体224だけを設ける構成にしてもよい。
酸化物230は、酸化物230aと、酸化物230a上の酸化物230bと、酸化物230b上の酸化物230cと、を有する。酸化物230b下に酸化物230aを有することで、酸化物230aよりも下方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。また、酸化物230b上に酸化物230cを有することで、酸化物230cよりも上方に形成された構造物から、酸化物230bへの不純物の拡散を抑制することができる。
なお、酸化物230は、各金属原子の原子数比が異なる酸化物により、積層構造を有することが好ましい。具体的には、酸化物230aに用いる金属酸化物において、構成元素中の元素Mの原子数比が、酸化物230bに用いる金属酸化物における、構成元素中の元素Mの原子数比より、大きいことが好ましい。また、酸化物230aに用いる金属酸化物において、Inに対する元素Mの原子数比が、酸化物230bに用いる金属酸化物における、Inに対する元素Mの原子数比より大きいことが好ましい。また、酸化物230bに用いる金属酸化物において、元素Mに対するInの原子数比が、酸化物230aに用いる金属酸化物における、元素Mに対するInの原子数比より大きいことが好ましい。また、酸化物230cは、酸化物230aまたは酸化物230bに用いることができる金属酸化物を、用いることができる。
また、酸化物230bは、結晶性を有することが好ましい。例えば、後述するCAAC−OS(c−axis aligned crystalline oxide semiconductor)を用いることが好ましい。CAAC−OSなどの結晶性を有する酸化物は、不純物や欠陥(酸素欠損など)が少なく、結晶性の高い、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物230bからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸化物230bから酸素が引き抜かれることを低減できるので、トランジスタ200は、製造工程における高い温度(所謂サーマルバジェット)に対して安定である。
また、酸化物230aおよび酸化物230cの伝導帯下端のエネルギーが、酸化物230bの伝導帯下端のエネルギーより高くなることが好ましい。また、言い換えると、酸化物230aおよび酸化物230cの電子親和力が、酸化物230bの電子親和力より小さいことが好ましい。
ここで、酸化物230a、酸化物230b、および酸化物230cの接合部において、伝導帯下端のエネルギー準位はなだらかに変化する。換言すると、酸化物230a、酸化物230b、および酸化物230cの接合部における伝導帯下端のエネルギー準位は、連続的に変化または連続接合するともいうことができる。このようにするためには、酸化物230aと酸化物230bとの界面、および酸化物230bと酸化物230cとの界面において形成される混合層の欠陥準位密度を低くするとよい。
具体的には、酸化物230aと酸化物230b、酸化物230bと酸化物230cが、酸素以外に共通の元素を有する(主成分とする。)ことで、欠陥準位密度が低い混合層を形成することができる。例えば、酸化物230bがIn−Ga−Zn酸化物の場合、酸化物230aおよび酸化物230cとして、In−Ga−Zn酸化物、Ga−Zn酸化物、酸化ガリウムなどを用いるとよい。
具体的には、酸化物230aとして、In:Ga:Zn=1:3:4[原子数比]、または1:1:0.5[原子数比]の金属酸化物を用いればよい。また、酸化物230bとして、In:Ga:Zn=4:2:3[原子数比]、または3:1:2[原子数比]の金属酸化物を用いればよい。また、酸化物230cとして、In:Ga:Zn=4:2:3[原子数比]、または3:1:2[原子数比]の金属酸化物を用いればよい。また、酸化物230cとして、シリコンを含むインジウムスズ酸化物を用いてもよい。
このとき、キャリアの主たる経路は酸化物230bとなる。酸化物230a、酸化物230cを上述の構成とすることで、酸化物230aと酸化物230bとの界面、および酸化物230bと酸化物230cとの界面における欠陥準位密度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくなり、トランジスタ200は高いオン電流、および高い周波数特性を得ることができる。
酸化物230は、酸化物半導体として機能する金属酸化物を用いることが好ましい。例えば、領域234となる金属酸化物としては、バンドギャップが2eV以上、好ましくは2.5eV以上のものを用いることが好ましい。このように、バンドギャップの大きい金属酸化物を用いることで、トランジスタのオフ電流を低減することができる。このようなトランジスタを用いることで、低消費電力の半導体装置を提供できる。
酸化物230b上には、ソース電極、およびドレイン電極として機能する導電体242(導電体242a、および導電体242b)が設けられる。導電体242の膜厚は、例えば、1nm以上50nm以下、好ましくは2nm以上25nm以下、とすればよい。導電体242は、第2の元素より耐酸化性が高い第1の元素と、第1の元素より仕事関数が小さい第2の元素を含む。導電体242は、第1の元素または第2の元素を主成分とする化合物としてもよいし、第1の元素と第2の元素の合金としてもよいし、第1の元素および第2の元素を含む導電性の酸化物としてもよいし、第1の元素および第2の元素を含む導電性の窒化物としてもよい。
第1の元素は、耐酸化性が高いので、導電体242の酸化、絶縁体250の還元、酸化物230の還元を抑制することができる。このような第1の元素としては、酸に対して反応性が低い白金族元素を用いることが好ましく、例えば、ルテニウム、ロジウム、パラジウム、オスミウム、イリジウム、および白金のいずれか一つまたは複数を用いればよい。特に、ルテニウムは白金族元素の中でも仕事関数が比較的小さいため、導電体242の仕事関数を低減しやすく、好適である。
第2の元素は、仕事関数が小さいので、導電体242と酸化物230の仕事関数差を低減し、酸化物230とオーミック接合を形成させることができる。例えば、トランジスタ200をLSI向けに微細化する場合、導電体242をルテニウムだけで形成すると仕事関数が5.2eV程度になる場合がある。よって、例えば、第2の元素は、仕事関数が5.2eV以下であることが好ましい。このような第2の元素としては、例えば、アルミニウム、シリコン、チタン、ハフニウム、ジルコニウム、マンガン、インジウム、ガリウム、ビスマス、タンタル、ニオブ、亜鉛、錫、銅、クロム、タングステン、モリブデン、ゲルマニウム、ニッケル、スカンジウム、イットリウム、およびセリウムのいずれか一つまたは複数を用いればよい。上述の通り、図2に示す領域243において、第2の元素の酸化物が形成される場合がある。このため、第2の元素として、チタンなどの、酸化物が導電性を有する元素を用いることで、導電体242と酸化物230の接触抵抗をより低減することができる。
第1の元素および第2の元素の耐酸化性は、例えば、第1の元素または第2の元素の薄膜を、酸素を含む雰囲気で熱処理し、シート抵抗測定器などで当該薄膜の酸化物を測定することで、評価することができる。この場合、第1の元素の薄膜のシート抵抗値が、第2の元素の薄膜のシート抵抗値より低いなら、第1の元素の耐酸化性が第2の元素の耐酸化性より高いということができる。または、例えば、第1の元素または第2の元素の金属電極の酸化還元電位を測定することで、第1の元素および第2の元素の耐酸化性を評価することができる。この場合、第1の元素の酸化還元電位が、第2の元素の酸化還元電位より大きいなら、第1の元素の耐酸化性が第2の元素の耐酸化性より高いということができる。言いかえると、第1の元素のイオン化傾向は、第2の元素のイオン化傾向よりも低いと言うことができる。
第1の元素および第2の元素の仕事関数は、例えば、第1の元素または第2の元素の薄膜を光電子分光法により測定することができる。例えば、理研計器社製AC−3を用いて測定すればよい。
絶縁体254は、絶縁体210などと同様に、水または水素などの不純物が、絶縁体280側からトランジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体254は、絶縁体224より水素透過性が低いことが好ましい。さらに、図1(B)(C)に示すように、絶縁体254は、導電体242aの上面と側面、導電体242bの上面と側面、酸化物230aおよび酸化物230bの側面、ならびに絶縁体224の上面に接することが好ましい。このような構成にすることで、絶縁体280に含まれる水素が、導電体242a、導電体242b、酸化物230a、酸化物230bおよび絶縁体224の上面または側面から酸化物230に侵入するのを抑制することができる。
さらに、絶縁体254は、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する(上記酸素が透過しにくい。)ことが好ましい。例えば、絶縁体254は、絶縁体224より酸素透過性が低いことが好ましい。
絶縁体254は、スパッタリング法を用いて成膜されることが好ましい。絶縁体254を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体224の絶縁体254と接する領域近傍に酸素を添加することができる。これにより、当該領域から、絶縁体224を介して酸化物230中に酸素を供給することができる。ここで、絶縁体254が、上方への酸素の拡散を抑制する機能を有することで、酸素が酸化物230から絶縁体280へ拡散することを防ぐことができる。また、絶縁体222が、下方への酸素の拡散を抑制する機能を有することで、酸素が酸化物230から絶縁体220へ拡散することを防ぐことができる。このようにして、酸化物230のチャネル形成領域として機能する領域234に酸素が供給される。これにより、酸化物230の酸素欠損を低減し、トランジスタのノーマリーオン化を抑制することができる。
絶縁体254としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。
また、図1(A)(C)に示すように、酸化物230bの導電体242と重ならない領域、言い換えると、酸化物230のチャネル形成領域において、酸化物230の側面が導電体260で覆うように配置されている。これにより、第1のゲート電極としての機能する導電体260の電界を、酸化物230の側面に作用させやすくなる。よって、トランジスタ200のオン電流を増大させ、周波数特性を向上させることができる。
絶縁体250は、ゲート絶縁体として機能する。絶縁体250は、酸化物230cの上面に接して配置することが好ましい。絶縁体250は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対し安定であるため好ましい。
絶縁体224と同様に、絶縁体250は、加熱により酸素が放出される絶縁体を用いて形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体250として、酸化物230cの上面に接して設けることにより、酸化物230bの領域234に効果的に酸素を供給することができる。また、絶縁体224と同様に、絶縁体250中の水または水素などの不純物濃度が低減されていることが好ましい。絶縁体250の膜厚は、1nm以上20nm以下とするのが好ましい。
また、絶縁体250と導電体260との間に金属酸化物を設けてもよい。当該金属酸化物は、絶縁体250から導電体260への酸素拡散を抑制することが好ましい。酸素の拡散を抑制する金属酸化物を設けることで、絶縁体250から導電体260への酸素の拡散が抑制される。つまり、酸化物230へ供給する酸素量の減少を抑制することができる。また、絶縁体250の酸素による導電体260の酸化を抑制することができる。
また、当該金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。したがって、絶縁体250に酸化シリコンや酸化窒化シリコンなどを用いる場合、当該金属酸化物は、比誘電率が高いhigh−k材料である金属酸化物を用いることが好ましい。ゲート絶縁体を、絶縁体250と当該金属酸化物との積層構造とすることで、熱に対して安定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚(EOT)の薄膜化が可能となる。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タングステン、チタン、タンタル、ニッケル、ゲルマニウム、または、マグネシウムなどから選ばれた一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウム、またはハフニウムの一方または双方の酸化物を含む絶縁体である、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。
導電体260は、図1では2層構造として示しているが、単層構造でもよいし、3層以上の積層構造であってもよい。
導電体260aは、導電体205aと同様に、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子(NO、NO、NOなど)、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい。または、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する導電性材料を用いることが好ましい。
また、導電体260aが酸素の拡散を抑制する機能を持つことにより、絶縁体250に含まれる酸素により、導電体260bが酸化して導電率が低下することを抑制することができる。酸素の拡散を抑制する機能を有する導電性材料としては、例えば、タンタル、窒化タンタル、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。
また、導電体260bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体260は、配線としても機能するため、導電性が高い導電体を用いることが好ましい。例えば、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることができる。また、導電体260bは積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
絶縁体244は、絶縁体210などと同様に、水または水素などの不純物が、絶縁体280側からトランジスタ200に混入するのを抑制するバリア絶縁膜として機能することが好ましい。例えば、絶縁体244は、絶縁体224より水素透過性が低いことが好ましい。さらに、図1(B)(C)に示すように、絶縁体244は、絶縁体254に接するように配置されることが好ましい。この様な構成とすることで、絶縁体280に含まれる水素が、導電体260、酸化物230cおよび絶縁体250の側面から酸化物230に侵入するのを抑制することができる。
このように、水素に対してバリア性を有する絶縁体254および絶縁体244によって、絶縁体224、絶縁体250、および酸化物230が覆うことで、絶縁体280は、絶縁体254または絶縁体244によって、絶縁体224、酸化物230、および絶縁体250と離隔されている。これにより、トランジスタ200の外方から水素などの不純物が浸入することを抑制できるので、トランジスタ200に良好な電気特性および信頼性を与えることができる。
さらに、絶縁体244は、酸素(例えば、酸素原子、酸素分子など)の少なくとも一の拡散を抑制する機能を有する(上記酸素が透過しにくい。)ことが好ましい。例えば、絶縁体244は、絶縁体224より酸素透過性が低いことが好ましい。絶縁体244が、酸素の拡散を抑制する機能を有することで、導電体260が、絶縁体280が有する酸素と反応することを抑制することができる。
絶縁体244としては、例えば、窒化アルミニウムを含む絶縁体を用いればよい。絶縁体244として、組成式がAlNx(xは0より大きく2以下の実数、好ましくは、xは0.5より大きく1.5以下の実数)を満たす窒化物絶縁体を用いることが好ましい。これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジスタ200を駆動したときに生じる熱の放熱性を高めることができる。また、絶縁体244として、窒化アルミニウムチタン、窒化チタンなどを用いることもできる。この場合、スパッタリング法を用いて成膜することで、成膜ガスに酸素またはオゾンなどの酸化性の強いガスを用いずに成膜することができるので、好ましい。
また、絶縁体244としては、例えば、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。この場合、絶縁体244は、ALD法を用いて成膜されることが好ましい。ALD法は、被覆性の良好な成膜法なので、絶縁体244の凹凸によって、段切れなどが形成されるのを防ぐことができる。
絶縁体280は、絶縁体244を介して、絶縁体224、酸化物230、導電体242、絶縁体250、および導電体260上に設けられる。例えば、絶縁体280として、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、または空孔を有する酸化シリコンなどを有することが好ましい。特に、酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素を含む領域を容易に形成することができるため好ましい。
絶縁体280中の水または水素などの不純物濃度が低減されていることが好ましい。また、絶縁体280の上面は、平坦化されていてもよい。
絶縁体274は、絶縁体210などと同様に、水または水素などの不純物が、上方から絶縁体280に混入するのを抑制するバリア絶縁膜として機能することが好ましい。絶縁体274としては、例えば、絶縁体210、絶縁体254等に用いることができる絶縁体を用いればよい。
また、絶縁体274の上に、層間膜として機能する絶縁体281を設けることが好ましい。絶縁体281は、絶縁体224などと同様に、膜中の水または水素などの不純物濃度が低減されていることが好ましい。
また、絶縁体281、絶縁体274、絶縁体280、および絶縁体244に形成された開口に、導電体240aおよび導電体240bを配置する。導電体240aおよび導電体240bは、導電体260を挟んで対向して設ける。なお、導電体240aおよび導電体240bの上面の高さは、絶縁体281の上面と、同一平面上としてもよい。
なお、絶縁体281、絶縁体274、絶縁体280、および絶縁体244の開口の内壁に接して、絶縁体241aが設けられ、その側面に接して導電体240aの第1の導電体が形成されている。当該開口の底部の少なくとも一部には導電体242aが位置しており、導電体240aが導電体242aと接する。同様に、絶縁体281、絶縁体274、絶縁体280、および絶縁体244の開口の内壁に接して、絶縁体241bが設けられ、その側面に接して導電体240bの第1の導電体が形成されている。当該開口の底部の少なくとも一部には導電体242bが位置しており、導電体240bが導電体242bと接する。
導電体240aおよび導電体240bは、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、導電体240aおよび導電体240bは積層構造としてもよい。
また、導電体240を積層構造とする場合、酸化物230a、酸化物230b、導電体242、絶縁体244、絶縁体280、絶縁体274、絶縁体281と接する導電体には、導電体205aなどと同様に、水または水素などの不純物の透過を抑制する機能を有する導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化チタン、ルテニウム、または酸化ルテニウムなどを用いることが好ましい。また、水または水素などの不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。当該導電性材料を用いることで、絶縁体280に添加された酸素が導電体240aおよび導電体240bに吸収されるのを防ぐことができる。また、絶縁体281より上層から水または水素などの不純物が、導電体240aおよび導電体240bを通じて酸化物230に混入するのを抑制することができる。
絶縁体241aおよび絶縁体241bとしては、例えば、絶縁体244等に用いることができる絶縁体を用いればよい。絶縁体241aおよび絶縁体241bは、絶縁体254および絶縁体244に接して設けられるので、絶縁体280などから水または水素などの不純物が、導電体240aおよび導電体240bを通じて酸化物230に混入するのを抑制することができる。また、絶縁体280に含まれる酸素が導電体240aおよび導電体240bに吸収されるのを防ぐことができる。
また、図示しないが、導電体240aの上面、および導電体240bの上面に接して配線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との積層としてもよい。なお、当該導電体は、導電体203などと同様に、絶縁体に設けられた開口に埋め込むように形成してもよい。
<半導体装置の構成材料>
以下では、半導体装置に用いることができる構成材料について説明する。
<<基板>>
トランジスタ200を形成する基板としては、例えば、絶縁体基板、半導体基板、または導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サファイア基板、安定化ジルコニア基板(イットリア安定化ジルコニア基板など)、樹脂基板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムなどの半導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半導体基板内部に絶縁体領域を有する半導体基板、例えば、SOI(Silicon On Insulator)基板などがある。導電体基板としては、黒鉛基板、金属基板、合金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いてもよい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、記憶素子などがある。
<<絶縁体>>
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、high−k材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体(絶縁体210、絶縁体214、絶縁体222、絶縁体254、絶縁体244、および絶縁体274など)で囲うことによって、トランジスタの電気特性を安定にすることができる。水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、または酸化タンタルなどの金属酸化物、窒化アルミニウム、窒化アルミニウムチタン、窒化チタン、窒化酸化シリコンまたは窒化シリコンなどの金属窒化物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する酸化シリコンまたは酸化窒化シリコンを酸化物230と接する構造とすることで、酸化物230が有する酸素欠損を補償することができる。
<<導電体>>
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタル、窒化チタン、タングステン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物などを用いることが好ましい。また、窒化タンタル、窒化チタン、チタンとアルミニウムを含む窒化物、タンタルとアルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極として機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設けることで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタルなどの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶縁体などから混入する水素を捕獲することができる場合がある。
<<金属酸化物>>
酸化物230として、酸化物半導体として機能する金属酸化物を用いることが好ましい。以下では、本発明に係る酸化物230に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウムまたは錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。
ここでは、金属酸化物が、インジウム、元素Mおよび亜鉛を有するIn−M−Zn酸化物である場合を考える。なお、元素Mは、アルミニウム、ガリウム、イットリウム、または錫などとする。そのほかの元素Mに適用可能な元素としては、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Mとして、前述の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物(metal oxide)と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物(metal oxynitride)と呼称してもよい。
[金属酸化物の構造]
酸化物半導体(金属酸化物)は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、例えば、CAAC−OS(c−axis aligned crystalline oxide semiconductor)、多結晶酸化物半導体、nc−OS(nanocrystalline oxide semiconductor)、擬似非晶質酸化物半導体(a−like OS:amorphous−like oxide semiconductor)、および非晶質酸化物半導体などがある。
CAAC−OSは、c軸配向性を有し、かつa−b面方向において複数のナノ結晶が連結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある。なお、CAAC−OSにおいて、歪み近傍においても、明確な結晶粒界(グレインバウンダリーともいう。)を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形成が抑制されていることがわかる。これは、CAAC−OSが、a−b面方向において酸素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化することなどによって、歪みを許容することができるためである。
また、CAAC−OSは、インジウム、および酸素を有する層(以下、In層)と、元素M、亜鉛、および酸素を有する層(以下、(M,Zn)層)とが積層した、層状の結晶構造(層状構造ともいう)を有する傾向がある。なお、インジウムと元素Mは、互いに置換可能であり、(M,Zn)層の元素Mがインジウムと置換した場合、(In,M,Zn)層と表すこともできる。また、In層のインジウムが元素Mと置換した場合、(In,M)層と表すこともできる。
CAAC−OSは結晶性の高い金属酸化物である。一方、CAAC−OSは、明確な結晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下する場合があるため、CAAC−OSは不純物や欠陥(酸素欠損(V:oxygen vacancyともいう。)など)の少ない金属酸化物ともいえる。したがって、CAAC−OSを有する金属酸化物は、物理的性質が安定する。そのため、CAAC−OSを有する金属酸化物は熱に強く、信頼性が高い。
nc−OSは、微小な領域(例えば、1nm以上10nm以下の領域、特に1nm以上3nm以下の領域)において原子配列に周期性を有する。また、nc−OSは、異なるナノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。したがって、nc−OSは、分析方法によっては、a−like OSや非晶質酸化物半導体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、インジウム−ガリウム−亜鉛酸化物(以下、IGZO)は、上述のナノ結晶とすることで安定な構造をとる場合がある。特に、IGZOは、大気中では結晶成長がし難い傾向があるため、大きな結晶(ここでは、数mmの結晶、または数cmの結晶)よりも小さな結晶(例えば、上述のナノ結晶)とする方が、構造的に安定となる場合がある。
a−like OSは、nc−OSと非晶質酸化物半導体との間の構造を有する金属酸化物である。a−like OSは、鬆または低密度領域を有する。すなわち、a−like OSは、nc−OSおよびCAAC−OSと比べて、結晶性が低い。
酸化物半導体(金属酸化物)は、多様な構造をとり、それぞれが異なる特性を有する。本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、a−like OS、nc−OS、CAAC−OSのうち、二種以上を有していてもよい。
[不純物]
ここで、金属酸化物中における各不純物の影響について説明する。
また、金属酸化物にアルカリ金属またはアルカリ土類金属が含まれると、欠陥準位を形成し、キャリアを生成する場合がある。したがって、アルカリ金属またはアルカリ土類金属が含まれている金属酸化物をチャネル形成領域に用いたトランジスタはノーマリーオン特性となりやすい。このため、金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度を低減することが好ましい。具体的には、SIMSにより得られる金属酸化物中のアルカリ金属またはアルカリ土類金属の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
また、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため、酸素欠損を形成する場合がある。当該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電子を生成することがある。従って、水素が含まれている金属酸化物を用いたトランジスタは、ノーマリーオン特性となりやすい。
このため、金属酸化物中の水素はできる限り低減されていることが好ましい。具体的には、金属酸化物において、SIMSにより得られる水素濃度を、1×1020atoms/cm未満、好ましくは1×1019atoms/cm未満、より好ましくは5×1018atoms/cm未満、さらに好ましくは1×1018atoms/cm未満とする。不純物が十分に低減された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性を付与することができる。
トランジスタの半導体に用いる金属酸化物として、結晶性の高い薄膜を用いることが好ましい。該薄膜を用いることで、トランジスタの安定性または信頼性を向上させることができる。該薄膜として、例えば、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜が挙げられる。しかしながら、単結晶金属酸化物の薄膜または多結晶金属酸化物の薄膜を基板上に形成するには、高温またはレーザー加熱の工程が必要とされる。よって、製造工程のコストが増加し、さらに、スループットも低下してしまう。
2009年に、CAAC構造を有するIn−Ga−Zn酸化物(CAAC−IGZOと呼ぶ。)が発見されたことが、非特許文献1および非特許文献2で報告されている。ここでは、CAAC−IGZOは、c軸配向性を有する、結晶粒界が明確に確認されない、低温で基板上に形成可能である、ことが報告されている。さらに、CAAC−IGZOを用いたトランジスタは、優れた電気特性および信頼性を有することが報告されている。
また、2013年には、nc構造を有するIn−Ga−Zn酸化物(nc−IGZOと呼ぶ。)が発見された(非特許文献3参照。)。ここでは、nc−IGZOは、微小な領域(例えば、1nm以上3nm以下の領域)において原子配列に周期性を有し、異なる該領域間で結晶方位に規則性が見られないことが報告されている。
非特許文献4および非特許文献5では、上記のCAAC−IGZO、nc−IGZO、および結晶性の低いIGZOのそれぞれの薄膜に対する電子線の照射による平均結晶サイズの推移が示されている。結晶性の低いIGZOの薄膜において、電子線が照射される前でさえ、1nm程度の結晶性IGZOが観察されている。よって、ここでは、IGZOにおいて、完全な非晶質構造(completely amorphous structure)の存在を確認できなかった、と報告されている。さらに、結晶性の低いIGZOの薄膜と比べて、CAAC−IGZOの薄膜およびnc−IGZOの薄膜は電子線照射に対する安定性が高いことが示されている。よって、トランジスタの半導体として、CAAC−IGZOの薄膜またはnc−IGZOの薄膜を用いることが好ましい。
金属酸化物を用いたトランジスタは、非導通状態において極めてリーク電流が小さい、具体的には、トランジスタのチャネル幅1μmあたりのオフ電流がyA/μm(10−24A/μm)オーダである、ことが非特許文献6に示されている。例えば、金属酸化物を用いたトランジスタのリーク電流が低いという特性を応用した低消費電力のCPUなどが開示されている(非特許文献7参照。)。
また、金属酸化物を用いたトランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置への応用が報告されている(非特許文献8参照。)。表示装置では、表示される画像が1秒間に数十回切り換っている。1秒間あたりの画像の切り換え回数はリフレッシュレートと呼ばれている。また、リフレッシュレートを駆動周波数と呼ぶこともある。このような人の目で知覚が困難である高速の画面の切り換えが、目の疲労の原因として考えられている。そこで、表示装置のリフレッシュレートを低下させて、画像の書き換え回数を減らすことが提案されている。また、リフレッシュレートを低下させた駆動により、表示装置の消費電力を低減することが可能である。このような駆動方法を、アイドリング・ストップ(IDS)駆動と呼ぶ。
CAAC構造およびnc構造の発見は、CAAC構造またはnc構造を有する金属酸化物を用いたトランジスタの電気特性および信頼性の向上、ならびに、製造工程のコスト低下およびスループットの向上に貢献している。また、該トランジスタのリーク電流が低いという特性を利用した、該トランジスタの表示装置およびLSIへの応用研究が進められている。
<半導体装置の作製方法>
次に、図1に示す、本発明に係るトランジスタ200を有する半導体装置について、作製方法を図3乃至図9を用いて説明する。また、図3乃至図9において、各図の(A)は上面図を示す。また、各図の(B)は、(A)に示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、各図の(C)は、(A)にA3−A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。なお、各図の(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
まず、基板(図示しない。)を準備し、当該基板上に絶縁体210を成膜する。絶縁体210の成膜は、スパッタリング法、化学気相成長(CVD:Chemical Vapor Deposition)法、分子線エピタキシー(MBE:Molecular Beam Epitaxy)法、パルスレーザ堆積(PLD:Pulsed Laser Deposition)法、またはALD(Atomic Layer Deposition)法などを用いて行うことができる。
なお、CVD法は、プラズマを利用するプラズマCVD(PECVD:Plasma Enhanced CVD)法、熱を利用する熱CVD(TCVD:Thermal CVD)法、光を利用する光CVD(Photo CVD)法などに分類できる。さらに用いる原料ガスによって金属CVD(MCVD:Metal CVD)法、有機金属CVD(MOCVD:Metal Organic CVD)法に分けることができる。
プラズマCVD法は、比較的低温で高品質の膜が得られる。また、熱CVD法は、プラズマを用いないため、被処理物へのプラズマダメージを小さくすることが可能な成膜方法である。例えば、半導体装置に含まれる配線、電極、素子(トランジスタ、容量素子など)などは、プラズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、プラズマを用いない熱CVD法の場合、こういったプラズマダメージが生じないため、半導体装置の歩留まりを高くすることができる。また、熱CVD法では、成膜中のプラズマダメージが生じないため、欠陥の少ない膜が得られる。
また、ALD法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積することができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホールなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、および低温での成膜が可能、などの効果がある。また、ALD法には、プラズマを利用した成膜方法PEALD(Plasma Enhanced ALD)法も含まれる。プラズマを利用することで、より低温での成膜が可能となり好ましい場合がある。なお、ALD法で用いるプリカーサには炭素などの不純物を含むものがある。このため、ALD法により設けられた膜は、他の成膜法により設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量は、X線光電子分光法(XPS:X−ray Photoelectron Spectroscopy)を用いて行うことができる。
CVD法およびALD法は、ターゲットなどから放出される粒子が堆積する成膜方法とは異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがって、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特に、ALD法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比の高い開口部の表面を被覆する場合などに好適である。ただし、ALD法は、比較的成膜速度が遅いため、成膜速度の速いCVD法などの他の成膜方法と組み合わせて用いることが好ましい場合もある。
CVD法およびALD法は、原料ガスの流量比によって、得られる膜の組成を制御することができる。例えば、CVD法およびALD法では、原料ガスの流量比によって、任意の組成の膜を成膜することができる。また、例えば、CVD法およびALD法では、成膜しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合がある。
本実施の形態では、絶縁体210として、スパッタリング法によって酸化アルミニウムを成膜する。また、絶縁体210は、多層構造としてもよい。例えば、スパッタリング法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、ALD法によって酸化アルミニウムを成膜する構造としてもよい。または、ALD法によって酸化アルミニウムを成膜し、当該酸化アルミニウム上に、スパッタリング法によって酸化アルミニウムを成膜する構造としてもよい。
次に絶縁体210上に、導電体203となる導電膜を成膜する。導電体203となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。また、導電体203となる導電膜は、多層膜とすることができる。本実施の形態では、導電体203となる導電膜としてタングステンを成膜する。
次に、リソグラフィー法を用いて、導電体203となる導電膜を加工し、導電体203を形成する。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、当該レジストマスクを介してエッチング処理することで導電体、半導体または絶縁体などを所望の形状に加工することができる。例えば、KrFエキシマレーザ光、ArFエキシマレーザ光、EUV(Extreme Ultraviolet)光などを用いて、レジストを露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液体(例えば水)を満たして露光する、液浸技術を用いてもよい。また、前述した光に代えて、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用いる場合には、マスクは不要となる。なお、レジストマスクの除去には、アッシングなどのドライエッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェットエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行うことができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい。ハードマスクを用いる場合、導電体203となる導電膜上にハードマスク材料となる絶縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチングすることで所望の形状のハードマスクを形成することができる。導電体203となる導電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することがある。導電体203となる導電膜のエッチング後にハードマスクをエッチングにより除去しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用できる場合、必ずしもハードマスクを除去する必要は無い。
ドライエッチング装置としては、平行平板型電極を有する容量結合型プラズマ(CCP:Capacitively Coupled Plasma)エッチング装置を用いることができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型電極の一方の電極に高周波電源を印加する構成でもよい。または平行平板型電極の一方の電極に複数の異なった高周波電源を印加する構成でもよい。または平行平板型電極それぞれに同じ周波数の高周波電源を印加する構成でもよい。または平行平板型電極それぞれに周波数の異なる高周波電源を印加する構成でもよい。または高密度プラズマ源を有するドライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング装置は、例えば、誘導結合型プラズマ(ICP:Inductively Coupled Plasma)エッチング装置などを用いることができる。
次に、絶縁体210上、導電体203上に絶縁体212となる絶縁膜を成膜する。絶縁体212となる絶縁体の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、絶縁体212となる絶縁膜として、CVD法によって酸化シリコンを成膜する。
ここで、絶縁体212となる絶縁膜の膜厚は、導電体203の膜厚以上とすることが好ましい。例えば、導電体203の膜厚を1とすると、絶縁体212となる絶縁膜の膜厚は、1以上3以下とする。本実施の形態では、導電体203の膜厚の膜厚を150nmとし、絶縁体212となる絶縁膜の膜厚を350nmとする。
次に、絶縁体212となる絶縁膜にCMP(chemical Mechanical Polishing)処理を行うことで、絶縁体212となる絶縁膜の一部を除去し、導電体203の表面を露出させる。これにより、上面が平坦な、導電体203と、絶縁体212を形成することができる(図3参照。)。
ここからは、上記と異なる導電体203の形成方法について以下に説明する。
絶縁体210上に絶縁体212を成膜する。絶縁体212の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、絶縁体212に絶縁体210に達する開口を形成する。開口とは、例えば、溝やスリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが微細加工には好ましい。また、絶縁体210は、絶縁体212をエッチングして溝を形成する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば、溝を形成する絶縁体212に酸化シリコン膜を用いた場合は、絶縁体210は窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜を用いるとよい。
開口の形成後に、導電体203となる導電膜を成膜する。該導電膜は、酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体203となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
本実施の形態では、導電体203となる導電膜として、多層構造とする。まず、スパッタリング法によって窒化タンタルを成膜し、当該窒化タンタルの上に窒化チタンを積層する。このような金属窒化物を導電体203となる導電膜の下層に用いることにより、後述する導電体203となる導電膜の上層の導電膜として銅などの拡散しやすい金属を用いても、当該金属が導電体203から外に拡散するのを防ぐことができる。
次に、導電体203となる導電膜の上層の導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。本実施の形態では、導電体203となる導電膜の上層の導電膜として、銅などの低抵抗導電性材料を成膜する。
次に、CMP処理を行うことで、導電体203となる導電膜の上層、ならびに導電体203となる導電膜の下層の一部を除去し、絶縁体212を露出する。その結果、開口部のみに、導電体203となる導電膜が残存する。これにより、上面が平坦な、導電体203を形成することができる。なお、当該CMP処理により、絶縁体212の一部が除去される場合がある。以上が、導電体203の異なる形成方法である。
次に、絶縁体212、および導電体203上に絶縁体214を成膜する。絶縁体214の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体214として、CVD法によって窒化シリコンを成膜する。このように、絶縁体214として、窒化シリコンなどの銅が透過しにくい絶縁体を用いることにより、導電体203の第2の導電体に銅など拡散しやすい金属を用いても、当該金属が絶縁体214より上の層に拡散するのを抑制することができる。
次に、絶縁体214上に絶縁体216を成膜する。絶縁体216の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体216として、CVD法によって酸化シリコンを成膜する。
次に、絶縁体214および絶縁体216に、導電体203に達する開口を形成する。開口の形成にはウェットエッチング法を用いてもよいが、ドライエッチング法を用いるほうが微細加工には好ましい。
開口の形成後に、導電体205aとなる導電膜を成膜する。導電体205aとなる導電膜は、酸素の透過を抑制する機能を有する導電性材料を含むことが好ましい。例えば、窒化タンタル、窒化タングステン、窒化チタンなどを用いることができる。またはタンタル、タングステン、チタン、モリブデン、アルミニウム、銅、モリブデンタングステン合金との積層膜とすることができる。導電体205aとなる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
本実施の形態では、導電体205aとなる導電膜として、スパッタリング法によって窒化タンタルを成膜する。
次に、導電体205aとなる導電膜上に、導電体205bとなる導電膜を成膜する。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
本実施の形態では、導電体205bとなる導電膜として、CVD法によって窒化チタンを成膜し、当該窒化チタン上にCVD法によってタングステンを成膜する。
次に、CMP処理を行うことで、導電体205aとなる導電膜、ならびに導電体205bとなる導電膜の一部を除去し、絶縁体216を露出する。その結果、開口部のみに、導電体205aとなる導電膜および導電体205bとなる導電膜が残存する。これにより、上面が平坦な、導電体205aおよび導電体205bを含む導電体205を形成することができる(図3参照。)。なお、当該CMP処理により、絶縁体216の一部が除去される場合がある。
次に、絶縁体216、および導電体205上に絶縁体220を成膜する。絶縁体220の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。本実施の形態では、絶縁体212として、CVD法によって酸化シリコンを成膜する。
次に、絶縁体220上に絶縁体222を成膜する。絶縁体222として、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を成膜するとよい。なお、アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体として、酸化アルミニウム、酸化ハフニウム、アルミニウムおよびハフニウムを含む酸化物(ハフニウムアルミネート)などを用いることが好ましい。アルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体は、酸素、水素、および水に対するバリア性を有する。絶縁体222が、水素および水に対するバリア性を有することで、トランジスタ200の周辺に設けられた構造体に含まれる水素、および水が、絶縁体222を通じてトランジスタ200の内側へ拡散することが抑制され、酸化物230中の酸素欠損の生成を抑制することができる。
絶縁体222の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
次に、絶縁体222上に絶縁体224となる絶縁膜を成膜する。絶縁体224となる絶縁膜成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
続いて、加熱処理を行うと好ましい。加熱処理は、250℃以上650℃以下、好ましくは300℃以上500℃以下、さらに好ましくは320℃以上450℃以下で行えばよい。なお、加熱処理は、窒素または不活性ガス雰囲気、または酸化性ガスを10ppm以上、1%以上、もしくは10%以上含む雰囲気で行う。また、加熱処理は減圧状態で行ってもよい。または、加熱処理は、窒素または不活性ガス雰囲気で加熱処理した後に、脱離した酸素を補うために酸化性ガスを10ppm以上、1%以上、または10%以上含む雰囲気で加熱処理を行ってもよい。
本実施の形態では、加熱処理として、絶縁体224の成膜後に窒素雰囲気にて400℃の温度で1時間の処理を行う。当該加熱処理によって、絶縁体224に含まれる水、水素などの不純物を除去することなどができる。
また、加熱処理は、絶縁体220成膜後、および絶縁体222の成膜後のそれぞれのタイミングで行うこともできる。当該加熱処理は、上述した加熱処理条件を用いることができるが、絶縁体220成膜後の加熱処理は、窒素を含む雰囲気中で行うことが好ましい。
ここで、絶縁体224に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズマ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にRF(Radio Frequency)を印加する電源を有してもよい。高密度プラズマを用いることより、高密度の酸素ラジカルを生成することができ、基板側にRFを印加することで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体224内に導くことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ処理の条件を適宜選択することにより、絶縁体224に含まれる水、水素などの不純物を除去することができる。その場合、加熱処理は行わなくてもよい。
次に、絶縁体224上に、酸化物230aとなる酸化膜230A、酸化物230bとなる酸化膜230B、および導電体242となる導電膜242Aを順に成膜する(図3参照。)。なお、上記酸化膜は、大気環境にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜230A、および酸化膜230B上に大気環境からの不純物または水分が付着することを防ぐことができ、酸化膜230Aと酸化膜230Bとの界面近傍を清浄に保つことができる。
酸化膜230A、酸化膜230Bおよび導電膜242Aの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。
例えば、酸化膜230A、および酸化膜230Bをスパッタリング法によって成膜する場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。スパッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は、上記のIn−M−Zn酸化物ターゲットを用いることができる。
特に、酸化膜230Aの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体224に供給される場合がある。したがって、酸化膜230Aのスパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
また、酸化膜230Bをスパッタリング法で形成する場合、スパッタリングガスに含まれる酸素の割合を1%以上30%以下、好ましくは5%以上20%以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得られる。
本実施の形態では、酸化膜230Aとして、スパッタリング法によって、In:Ga:Zn=1:1:0.5[原子数比](2:2:1[原子数比])、あるいは1:3:4[原子数比]のターゲットを用いて成膜する。また、酸化膜230Bとして、スパッタリング法によって、In:Ga:Zn=4:2:4.1[原子数比]のターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原子数比を適宜選択することで、酸化物230に求める特性に合わせて形成するとよい。
次に、加熱処理を行ってもよい。加熱処理は、上述した加熱処理条件を用いることができる。加熱処理によって、酸化膜230A、および酸化膜230B中の水、水素などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて400℃の温度で1時間の処理を行った後に、連続して酸素雰囲気にて400℃の温度で1時間の処理を行う。
次に、酸化膜230A、酸化膜230Bおよび導電膜242Aを島状に加工して、酸化物230a、酸化物230bおよび導電体層242Bを形成する。なお、当該工程において、絶縁体224の酸化物230aと重ならない領域の膜厚が薄くなることがある(図4参照。)。
ここで、酸化物230a、酸化物230bおよび導電体層242Bは、少なくとも一部が導電体205と重なるように形成する。また、酸化物230a、酸化物230bおよび導電体層242Bの側面は、絶縁体222の上面に対し、概略垂直であることが好ましい。酸化物230a、酸化物230bおよび導電体層242Bの側面が、絶縁体222の上面に対し、概略垂直であることで、複数のトランジスタ200を設ける際に、小面積化、高密度化が可能となる。または、酸化物230a、酸化物230bおよび導電体層242Bと絶縁体222の上面のなす角が低い角度になる構成にしてもよい。その場合、酸化物230a、および酸化物230bの側面と絶縁体222の上面のなす角は60°以上70°未満が好ましい。この様な形状とすることで、これより後の工程において、絶縁体273などの被覆性が向上し、鬆などの欠陥を低減することができる。
また、導電体層242Bの側面と導電体層242Bの上面との間に、湾曲面を有する。つまり、側面の端部と上面の端部は、湾曲していることが好ましい(以下、ラウンド状ともいう)。湾曲面は、例えば、導電体層242B層の端部において、曲率半径が、3nm以上10nm以下、好ましくは、5nm以上6nm以下とする。端部に角を有さないことで、以降の成膜工程における膜の被覆性が向上する。
なお、当該酸化膜の加工はリソグラフィー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法を用いることができる。ドライエッチング法による加工は微細加工に適している。
また、ドライエッチングなどの処理を行うことによって、エッチングガスなどに起因した不純物が酸化物230a、および酸化物230bなどの表面または内部に付着または拡散することがある。不純物としては、例えば、フッ素または塩素などがある。
上記の不純物などを除去するために、洗浄を行う。洗浄方法としては、洗浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、または熱処理による洗浄などがあり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、シュウ酸、リン酸、またはフッ化水素酸などを炭酸水または純水で希釈した水溶液を用いて洗浄処理を行ってもよい。または、純水または炭酸水を用いた超音波洗浄を行ってもよい。本実施の形態では、純水または炭酸水を用いた超音波洗浄を行う。
続いて、加熱処理を行ってもよい。加熱処理の条件は、前述の加熱処理の条件を用いることができる。
次に、絶縁体224、酸化物230a、酸化物230bおよび導電体層242Bの上に、ダミーゲート層262Aとなるダミーゲート膜を成膜する。
ダミーゲート層262Aとなるダミーゲート膜は、加工してダミーゲートとして使用する。ダミーゲートとは、仮のゲート電極のことである。つまり、ダミーゲート層262Aとなるダミーゲート膜を加工することで、仮のゲート電極を形成し、後の工程において該ダミーゲートを除去し、代わりに導電膜等によるゲート電極を形成する。従って、ダミーゲート層262Aとなるダミーゲート膜は微細加工が容易であり、かつ、除去も容易な膜を用いることが好ましい。
ダミーゲート層262Aとなるダミーゲート膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。例えば、絶縁体、半導体、または導電体を用いることができる。具体的には、ポリシリコン、微結晶シリコン、アモルファスシリコンなどのシリコン、アルミニウム、チタン、タングステンなどの金属膜などを用いればよい。または、塗布法を用いて、SOG(Spin On Glass)、樹脂膜などを形成しても良い。例えば、フォトレジスト、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。SOG、樹脂膜を塗布法によって形成することで、ダミーゲート膜の表面を平坦にすることができる。このように、ダミーゲート膜の表面を平坦にすることで、微細加工が容易となり、さらに、除去も容易である。
また、ダミーゲート層262Aとなるダミーゲート膜は、異なる膜種を用いて多層膜とすることもできる。例えば、ダミーゲート層262Aとなるダミーゲート膜を導電膜と該導電膜上に樹脂膜を形成する2層構造の膜とすることができる。ダミーゲート膜をこのような構造とすることで、例えば、後のCMP工程において、該導電膜がCMP処理のストッパ膜として機能する場合がある。または、CMP処理の終点検出が可能となる場合があり、加工ばらつきの低減が可能となる場合がある。
次に、リソグラフィー法によって、ダミーゲート層262Aとなるダミーゲート膜をエッチングし、ダミーゲート層262Aを形成する(図5参照。)。ダミーゲート層262Aは、少なくとも一部が、導電体205および酸化物230と重なるように形成する。
次に、酸化物230a、酸化物230b、導電体層242Bおよびダミーゲート層262Aを覆うように、絶縁膜254Aを成膜する。続いて、絶縁膜254Aの上に絶縁膜255Aを成膜してもよい(図5参照。)。絶縁膜254Aおよび絶縁膜255Aの成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて成膜することができる。
絶縁膜254Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸素を含むガスを用いて酸化アルミニウム膜を成膜することによって、絶縁体224中へ酸素を注入することができる。つまり、絶縁体224は過剰酸素を有することができる。
絶縁膜255Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ALD法によって、酸化アルミニウム膜を成膜することが好ましい。被覆性に優れたALD法を用いることで、ダミーゲート層262Aなどにより形成された段差部においても、均一な厚さを有する絶縁膜255Aを形成することができる。また、ALD法を用いることで、緻密な薄膜を成膜することができる。このように被覆性に優れ、緻密な薄膜を成膜することが出来るので、例えば、絶縁膜254Aにボイドやピンホールなどの欠陥が生じても、絶縁膜255Aによって覆うことができる。
以上により、絶縁体224に含まれる過剰酸素が外方へ拡散することを防止し、また外方から水や水素のような不純物の絶縁体224への侵入を防止することができる。尚、絶縁膜255Aの成膜は省略することができる。
次に、絶縁膜255A上に、絶縁体280となる絶縁膜を成膜する。絶縁体280となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、絶縁体280となる絶縁膜、ダミーゲート層262A、絶縁膜254A、および絶縁膜255Aの一部をダミーゲート層262Aの一部が露出するまで除去し、絶縁体280、ダミーゲート262、絶縁体254および絶縁体255を形成する(図6参照。)。絶縁体280、ダミーゲート262、絶縁体254および絶縁体255の形成にはCMP処理を用いることが好ましい。
また、上述のようにダミーゲート層262Aを、例えば、導電膜と該導電膜上に樹脂膜を形成する2層構造の膜とすることで、CMP工程において、該導電膜がCMP処理のストッパ膜として機能する場合がある。または、該導電膜がCMP処理の終点検出が可能となる場合があり、ダミーゲート262の高さのばらつきの低減が可能となる場合がある。図6(A)に示すように、ダミーゲート262の上面と、絶縁体254、絶縁体255および絶縁体280の上面が略一致する。
次に、ダミーゲート262を除去する。ダミーゲート262の除去は、ウェットエッチング、ドライエッチング、またはアッシングなどを用いて行うことができる。または、適宜、上記の処理を複数組み合わせて行ってもよい。例えば、アッシング処理の後に、ウェットエッチング処理を行うなどがある。ダミーゲート262を除去することにより、導電体層242Bの表面の一部が露出する。
次に、導電体層242Bの露出している部分を除去することで、酸化物230bの表面の一部が露出し、導電体242aおよび導電体242bを形成することができる。当該除去は、ウェットエッチングまたはドライエッチングを用いて行うことができる。本実施の形態ではドライエッチングを用いる。ドライエッチングを用いることで微細加工ができるので好ましい。
次に加熱処理を行っても良い。加熱処理は、前述の加熱処理条件を用いることができるが、減圧下で、熱処理を行い、大気に暴露することなく、連続して酸化膜230Cを成膜してもよい。このような処理を行うことによって、酸化物230bの表面などに表面に吸着している水分および水素を除去し、さらに酸化物230aおよび酸化物230b中の水分濃度および水素濃度を低減させることができる。
酸化膜230Cの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。酸化膜230Cに求める特性に合わせて、酸化膜230A、または酸化膜230Bと同様の成膜方法を用いて、酸化膜230Cとなる酸化膜を成膜すればよい。本実施の形態では、酸化膜230Cとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]、あるいは4:2:4.1[原子数比]のターゲットを用いて成膜する。
特に、酸化膜230Cの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物230aおよび酸化物230bに供給される場合がある。したがって、酸化膜230Cのスパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
次に、絶縁膜250Aを成膜する。絶縁膜250Aは、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて成膜することができる。絶縁膜250Aとして、CVD法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜250Aを成膜する際の成膜温度は、350℃以上450℃未満、特に400℃前後とすることが好ましい。絶縁膜250Aを、400℃で成膜することで、不純物が少ない絶縁体を成膜することができる。
なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、当該酸素プラズマに絶縁膜250Aを曝すことで、絶縁膜250Aへ酸素を導入することができる。
また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁膜250Aの水分濃度および水素濃度を低減させることができる。
次に、導電膜260Aaおよび導電膜260Abを成膜する。導電膜260Aaおよび導電膜260Abの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。例えば、CVD法を用いることが好ましい。本実施の形態では、ALD法を用いて、導電膜260Aaを成膜し、CVD法を用いて導電膜260Abを成膜する(図7参照。)。
次に、CMP処理によって、酸化膜230C、絶縁膜250A、導電膜260Aaおよび導電膜260Abを絶縁体280が露出するまで研磨することによって、酸化物230c、絶縁体250および導電体260(導電体260aおよび導電体260b)を形成する(図8参照。)。
次に、絶縁体280上に、絶縁体274となる絶縁膜を形成してもよい。絶縁体274となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体274となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸化アルミニウム膜を成膜することによって、絶縁体280が有する水素を酸化物230へ拡散することを抑制することができる場合がある(図8参照。)。
次に加熱処理を行っても良い。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁体280の水分濃度および水素濃度を低減させることができる。
次に絶縁体274上に、絶縁体281となる絶縁体を成膜してもよい。絶縁体281となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる(図8参照。)。
次に、絶縁体254、絶縁体255、絶縁体280、絶縁体274および絶縁体281に、導電体242aおよび導電体242bに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
次に、絶縁体241となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体241を形成する。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体241となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ALD法によって、酸化アルミニウム膜を成膜することが好ましい。また、異方性エッチングは、例えばドライエッチング法などを行えばよい。開口の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体240aおよび導電体240bの酸化を防止することができる。また、導電体240aおよび導電体240bから、水、水素などの不純物が外部に拡散することを防ぐことができる。
次に、導電体240aおよび導電体240bとなる導電膜を成膜する。導電体240aおよび導電体240bとなる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体240となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、CMP処理を行うことで、導電体240aおよび導電体240bとなる導電膜の一部を除去し、絶縁体281を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体240aおよび導電体240bを形成することができる(図1参照。)。なお、当該CMP処理により、絶縁体281の一部が除去する場合がある。
以上により、図1に示すトランジスタ200を有する半導体装置を作製することができる。図3乃至図9に示すように、本実施の形態に示す半導体装置の作製方法を用いることで、トランジスタ200を作製することができる。
本発明の一態様により、オン電流の大きい半導体装置を提供することができる。または、本発明の一態様により、高い周波数特性を有する半導体装置を提供することができる。または、本発明の一態様により、信頼性が良好な半導体装置を提供することができる。または、本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができる。または、本発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。または、本発明の一態様により、オフ電流の小さい半導体装置を提供することができる。または、本発明の一態様により、消費電力が低減された半導体装置を提供することができる。または、本発明の一態様により、生産性の高い半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。
<半導体装置の変形例>
以下では、図9、および図15を用いて、先の<半導体装置の構成例>で示したものとは異なる、本発明の一態様に係るトランジスタ200を有する半導体装置の一例について説明する。
また、各図の(A)は上面図を示す。また、各図の(B)は、(A)に示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、各図の(C)は、(A)にA3−A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。各図の(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
なお、図9、および図15に示す半導体装置において、<半導体装置の構成例>に示した半導体装置(図1参照。)を構成する構造と同機能を有する構造には、同符号を付記する。なお、本項目において、トランジスタ200の構成材料については<半導体装置の構成例>で詳細に説明した材料を用いることができる。
図9に示す半導体装置は、図1に示す半導体装置が有する絶縁体244を有しないところが異なる。さらに、図1に示す半導体装置は、酸化物230cと、絶縁体280と、の間に絶縁体254および絶縁体255が配置されており、酸化物230cと、絶縁体280と、は接しない構成となっているが、図9に示す半導体装置は、酸化物230cと、絶縁体280と、が接する構成となっているところが図1に示す半導体装置と異なる。
図9に示す半導体装置は、ダミーゲート262を形成せずに作製することができるので半導体装置の作製工程を簡略化することができて好ましい。その他の構成および効果については、図1に示す半導体装置の説明を参酌することができる。
以下では、図9に示す半導体装置の作製方法について、図10乃至図13を用いて説明する。各図の(A)は上面図を示す。また、各図の(B)は、(A)に示すA1−A2の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル長方向の断面図でもある。また、各図の(C)は、図(A)にA3−A4の一点鎖線で示す部位に対応する断面図であり、トランジスタ200のチャネル幅方向の断面図でもある。各図の(A)の上面図では、図の明瞭化のために一部の要素を省いて図示している。
酸化物230a、酸化物230bおよび導電体層242Bを形成するところまでは、図1に示す半導体装置の作製方法と同様である(図4参照。)。
次に絶縁体224、酸化物230a、酸化物230bおよび導電体層242Bの上に、絶縁膜254Aを成膜する(図10参照)。
絶縁膜254Aは、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸素を含むガスを用いて酸化アルミニウム膜を成膜することによって、絶縁体224中へ酸素を注入することができる。つまり、絶縁体224は過剰酸素を有することができる。
次に、絶縁膜254A上に、絶縁体280となる絶縁膜を成膜する。絶縁体280となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。次に、絶縁体280となる絶縁膜にCMP処理を行い、上面が平坦な絶縁体280を形成する(図10参照。)。
次に、絶縁体280の一部、絶縁膜254Aの一部、および導電体層242Bの一部を加工して、酸化物230bに達する開口を形成する。該開口は、導電体203および導電体205と重なるように形成することが好ましい。該開口によって、導電体242a、導電体242b、および絶縁体254を形成する(図11参照。)。
また、絶縁体280の一部、絶縁膜254Aの一部、および導電体の一部の加工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体280の一部をドライエッチング法で加工し、絶縁膜254Aの一部をウエットエッチング法で加工し、導電体層242Bの一部をドライエッチング法で加工してもよい。
次に加熱処理を行っても良い。加熱処理は、前述の加熱処理条件を用いることができるが、減圧下で、熱処理を行い、大気に暴露することなく、連続して酸化膜230Cを成膜してもよい。このような処理を行うことによって、酸化物230bの表面などに表面に吸着している水分および水素を除去し、さらに酸化物230aおよび酸化物230b中の水分濃度および水素濃度を低減させることができる。
酸化膜230Cの成膜はスパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。酸化膜230Cに求める特性に合わせて、酸化膜230A、または酸化膜230Bと同様の成膜方法を用いて、酸化膜230Cとなる酸化膜を成膜すればよい。本実施の形態では、酸化膜230Cとして、スパッタリング法によって、In:Ga:Zn=1:3:4[原子数比]、あるいは4:2:4.1[原子数比]のターゲットを用いて成膜する。
特に、酸化膜230Cの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物230aおよび酸化物230bに供給される場合がある。したがって、酸化膜230Cのスパッタリングガスに含まれる酸素の割合は70%以上、好ましくは80%以上、より好ましくは100%とすればよい。
次に、絶縁膜250Aを成膜する。絶縁膜250Aは、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて成膜することができる。絶縁膜250Aとして、CVD法により、酸化窒化シリコンを成膜することが好ましい。なお、絶縁膜250Aを成膜する際の成膜温度は、350℃以上450℃未満、特に400℃前後とすることが好ましい。絶縁膜250Aを、400℃で成膜することで、不純物が少ない絶縁体を成膜することができる。
なお、マイクロ波で酸素を励起し、高密度な酸素プラズマを発生させ、当該酸素プラズマに絶縁膜250Aを曝すことで、絶縁膜250Aへ酸素を導入することができる。
また、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁膜250Aの水分濃度および水素濃度を低減させることができる。
次に、導電膜260Aaおよび導電膜260Abを成膜する。導電膜260Aaおよび導電膜260Abの成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。例えば、CVD法を用いることが好ましい。本実施の形態では、ALD法を用いて、導電膜260Aaを成膜し、CVD法を用いて導電膜260Abを成膜する(図12参照。)。
次に、CMP処理によって、酸化膜230C、絶縁膜250A、導電膜260Aaおよび導電膜260Abを絶縁体280が露出するまで研磨することによって、酸化物230c、絶縁体250および導電体260(導電体260aおよび導電体260b)を形成する(図13参照。)。
次に、絶縁体280上に、絶縁体274となる絶縁膜を形成してもよい。絶縁体274となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体274となる絶縁膜としては、例えば、スパッタリング法によって、酸化アルミニウム膜を成膜することが好ましい。スパッタリング法によって、酸化アルミニウム膜を成膜することによって、絶縁体280が有する水素を酸化物230へ拡散することを抑制することができる場合がある(図13参照。)。
次に加熱処理を行っても良い。加熱処理は、前述の加熱処理条件を用いることができる。当該加熱処理によって、絶縁体280の水分濃度および水素濃度を低減させることができる。
次に絶縁体274上に、絶縁体281となる絶縁体を成膜してもよい。絶縁体281となる絶縁膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる(図13参照。)。
次に、絶縁体254、絶縁体255、絶縁体280、絶縁体274および絶縁体281に、導電体242aおよび導電体242bに達する開口を形成する。当該開口の形成は、リソグラフィー法を用いて行えばよい。
次に、絶縁体241となる絶縁膜を成膜し、当該絶縁膜を異方性エッチングして絶縁体241を形成する。当該導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法、またはALD法などを用いて行うことができる。絶縁体241となる絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが好ましい。例えば、ALD法によって、酸化アルミニウム膜を成膜することが好ましい。また、異方性エッチングは、例えばドライエッチング法などを行えばよい。開口の側壁部をこのような構成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体240aおよび導電体240bの酸化を防止することができる。また、導電体240aおよび導電体240bから、水、水素などの不純物が外部に拡散することを防ぐことができる。
次に、導電体240aおよび導電体240bとなる導電膜を成膜する。導電体240aおよび導電体240bとなる導電膜は、水、水素など不純物の透過を抑制する機能を有する導電体を含む積層構造とすることが望ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅など、と、の積層とすることができる。導電体240となる導電膜の成膜は、スパッタリング法、CVD法、MBE法、PLD法またはALD法などを用いて行うことができる。
次に、CMP処理を行うことで、導電体240aおよび導電体240bとなる導電膜の一部を除去し、絶縁体281を露出する。その結果、上記開口のみに、当該導電膜が残存することで上面が平坦な導電体240aおよび導電体240bを形成することができる(図9参照。)。なお、当該CMP処理により、絶縁体281の一部が除去する場合がある。
以上により、図9に示すトランジスタ200を有する半導体装置を作製することができる。
図14に示すトランジスタ200は、導電体242が設けられていない点において、図1に示すトランジスタ200と異なる。図14に示すトランジスタ200においては、例えば、酸化物230のキャリア密度を増大させ、低抵抗化させることができる元素をドーパントとして添加することによって、領域243(領域243a、および領域243b)を形成すればよい。
ドーパントとしては、酸素欠損を形成する元素、または酸素欠損と結合する元素などを用いればよい。このような元素としては、代表的には、ホウ素、またはリンが挙げられる。また、水素、炭素、窒素、フッ素、硫黄、塩素、チタン、希ガス等を用いてもよい。また、希ガス元素の代表例としては、ヘリウム、ネオン、アルゴン、クリプトン、及びキセノン等がある。また、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチウム、ランタンなどの金属元素の中から選ばれるいずれか一つまたは複数の金属元素を添加してもよい。上述した中でもドーパントとしては、ホウ素、及びリンが好ましい。ホウ素、リンをドーパントとして用いる場合、アモルファスシリコン、または低温ポリシリコンの製造ラインの装置を使用することができるため、設備投資を抑制することができる。上記元素の濃度は、SIMSなどを用いて測定すればよい。
特に、領域243に添加する元素として、酸化物を形成しやすい元素を用いることが好ましい。このような元素としては、代表的にはホウ素、リン、アルミニウム、マグネシウム等がある。領域243に添加された当該元素は、酸化物230中の酸素を奪って酸化物を形成しうる。その結果、領域243には多くの酸素欠損が生じる。当該酸素欠損と、酸化物230中の水素とが結合することでキャリアが生じ、極めて低抵抗な領域となる。さらに、領域243に添加された元素は安定な酸化物の状態で領域243に存在するため、その後の工程で高い温度を要する処理が行われたとしても、領域243から脱離しにくい。すなわち、領域243に添加する元素として、酸化物を形成しやすい元素を用いることで、酸化物230中に高温のプロセスを経ても高抵抗化しにくい領域を形成できる。
酸化物230にソース領域またはドレイン領域として機能する領域243を形成することで、金属で形成されたソース電極およびドレイン電極を設けることなく、領域243にプラグとして機能する導電体240を接続することができる。
ドーパントの添加によって領域243を形成する場合、例えば、トランジスタ200のチャネル形成領域となる位置にレジストマスクまたはハードマスクなどのマスクを設けて、ドーパントの添加を行えばよい。これにより、酸化物230において、当該マスクが重畳していない領域に、上記の元素を含む領域243を形成することができる。
ドーパントの添加方法としては、イオン化された原料ガスを質量分離して添加するイオン注入法、イオン化された原料ガスを質量分離せずに添加するイオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いることができる。質量分離を行う場合、添加するイオン種およびその濃度を厳密に制御することができる。一方、質量分離を行わない場合、短時間で高濃度のイオンを添加することができる。また、原子または分子のクラスターを生成してイオン化するイオンドーピング法を用いてもよい。なお、ドーパントを、イオン、ドナー、アクセプター、不純物または元素などと言い換えてもよい。
また、領域243に酸素欠損を形成する元素を添加して、熱処理を行うことで、チャネル形成領域として機能する領域234に含まれる水素を、領域243に含まれる酸素欠損で捕獲できる場合がある。これにより、トランジスタ200に安定な電気特性を与え、信頼性の向上を図ることができる。
以上、本実施の形態に示す構成、構造、方法などは、他の実施の形態など示す構成、構造、方法などと適宜組み合わせて用いることができる。
(実施の形態2)
本実施の形態では、半導体装置の一形態を、図15および図16を用いて説明する。
[記憶装置1]
本発明の一態様である容量素子を使用した、半導体装置(記憶装置)の一例を図15に示す。本発明の一態様の半導体装置は、トランジスタ200はトランジスタ300の上方に設けられ、容量素子100はトランジスタ300、およびトランジスタ200の上方に設けられている。なお、トランジスタ200として、先の実施の形態で説明したトランジスタ200を用いることができる。
トランジスタ200は、酸化物半導体を有する半導体層にチャネルが形成されるトランジスタである。トランジスタ200は、オフ電流が小さいため、これを記憶装置に用いることにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の消費電力を十分に低減することができる。
図15に示す半導体装置において、配線1001はトランジスタ300のソースと電気的に接続され、配線1002はトランジスタ300のドレインと電気的に接続されている。また、配線1003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線1004はトランジスタ200の第1のゲートと電気的に接続され、配線1006はトランジスタ200の第2のゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線1005は容量素子100の電極の他方と電気的に接続されている。
また、図15に示す記憶装置は、マトリクス状に配置することで、メモリセルアレイを構成することができる。
<トランジスタ300>
トランジスタ300は、基板311上に設けられ、ゲート電極として機能する導電体316、ゲート絶縁体として機能する絶縁体315、基板311の一部からなる半導体領域313、およびソース領域またはドレイン領域として機能する低抵抗領域314a、および低抵抗領域314bを有する。トランジスタ300は、pチャネル型、あるいはnチャネル型のいずれでもよい。
ここで、図15に示すトランジスタ300はチャネルが形成される半導体領域313(基板311の一部)が凸形状を有する。また、半導体領域313の側面および上面を、絶縁体315を介して、導電体316が覆うように設けられている。なお、導電体316は仕事関数を調整する材料を用いてもよい。このようなトランジスタ300は半導体基板の凸部を利用していることからFIN型トランジスタとも呼ばれる。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有していてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示したが、SOI基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図15に示すトランジスタ300は一例であり、その構造に限定されず、回路構成や駆動方法に応じて適切なトランジスタを用いればよい。
<容量素子100>
容量素子100は、トランジスタ200の上方に設けられる。容量素子100は、第1の電極として機能する導電体110と、第2の電極として機能する導電体120、および誘電体として機能する絶縁体130とを有する。
また、例えば、導電体246上に設けた導電体112と、導電体110は、同時に形成することができる。なお、導電体112は、容量素子100、トランジスタ200、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。
図15では、導電体112、および導電体110は単層構造を示したが、当該構成に限定されず、2層以上の積層構造でもよい。例えば、バリア性を有する導電体と導電性が高い導電体との間に、バリア性を有する導電体、および導電性が高い導電体に対して密着性が高い導電体を形成してもよい。
また、絶縁体130は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハフニウムなどを用いればよく、積層または単層で設けることができる。
例えば、絶縁体130には、酸化窒化シリコンなどの絶縁耐力が大きい材料と、高誘電率(high−k)材料との積層構造を用いることが好ましい。当該構成により、容量素子100は、高誘電率(high−k)の絶縁体を有することで、十分な容量を確保でき、絶縁耐力が大きい絶縁体を有することで、絶縁耐力が向上し、容量素子100の静電破壊を抑制することができる。
なお、高誘電率(high−k)材料(高い比誘電率の材料)の絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウムを有する酸化窒化物またはシリコンおよびハフニウムを有する窒化物などがある。
一方、絶縁耐力が大きい材料(低い比誘電率の材料)としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などがある。
<配線層>
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられていてもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグまたは配線としての機能を有する導電体は、複数の構造をまとめて同一の符号を付与する場合がある。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部がプラグとして機能する場合もある。
例えば、トランジスタ300上には、層間膜として、絶縁体320、絶縁体322、絶縁体324、および絶縁体326が順に積層して設けられている。また、絶縁体320、絶縁体322、絶縁体324、および絶縁体326には容量素子100、またはトランジスタ200と電気的に接続する導電体328、および導電体330等が埋め込まれている。なお、導電体328、および導電体330はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として機能してもよい。例えば、絶縁体322の上面は、平坦性を高めるために化学機械研磨(CMP)法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体326、および導電体330上に、配線層を設けてもよい。例えば、図15において、絶縁体350、絶縁体352、及び絶縁体354が順に積層して設けられている。また、絶縁体350、絶縁体352、及び絶縁体354には、導電体356が形成されている。導電体356は、プラグ、または配線として機能する。
同様に、絶縁体210、絶縁体212、絶縁体214、および絶縁体216には、導電体218、及びトランジスタ200を構成する導電体(導電体205)等が埋め込まれている。なお、導電体218は、容量素子100、またはトランジスタ300と電気的に接続するプラグ、または配線としての機能を有する。さらに、導電体120、および絶縁体130上には、絶縁体150が設けられている。
層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、層間膜として機能する絶縁体には、比誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を選択するとよい。
例えば、絶縁体150、絶縁体212、絶縁体352、および絶縁体354等には、比誘電率の低い絶縁体を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンまたは樹脂などを有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリアミド(ナイロン、アラミドなど)、ポリイミド、ポリカーボネートまたはアクリルなどがある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にすることができる。従って、絶縁体210、および絶縁体350等には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ルテニウムなどから選ばれた金属元素を1種以上含む材料を用いることができる。また、リン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体328、導電体330、導電体356、導電体218、および導電体112等としては、上記の材料で形成される金属材料、合金材料、金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いることができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで配線抵抗を低くすることができる。
<<酸化物半導体が設けられた層の配線、またはプラグ>>
なお、トランジスタ200に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰酸素領域を有する絶縁体が設けることがある。その場合、該過剰酸素領域を有する絶縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁体を設けることが好ましい。
例えば、図15では、絶縁体224と、導電体246との間に、絶縁体276を設けるとよい。特に、導電体246は、過剰酸素領域を有する絶縁体224を挟む絶縁体222と、絶縁体254および絶縁体244と、接して設けられることが好ましい。絶縁体276と、絶縁体222、および絶縁体281とが接して設けられることで、絶縁体224、およびトランジスタ200は、バリア性を有する絶縁体により、封止する構造とすることができる。さらに、絶縁体276は、絶縁体280の一部とも接することが好ましい。絶縁体276が、絶縁体280まで延在していることで、酸素や不純物の拡散を、より抑制することができる。
つまり、絶縁体276を設けることで、絶縁体224が有する過剰酸素が、導電体246に吸収されることを抑制することができる。また、絶縁体276を有することで、不純物である水素が、導電体246を介して、トランジスタ200へ拡散することを抑制することができる。
なお、絶縁体276としては、水または水素などの不純物、および酸素の拡散を抑制する機能を有する絶縁性材料を用いるとよい。例えば、酸化アルミニウムまたは酸化ハフニウムなどを用いることが好ましい。また、他にも、例えば、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリウム、酸化ジルコニウム、酸化ランタン、酸化ネオジムまたは酸化タンタルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制すると共に、信頼性を向上させることができる。または、オン電流が大きい酸化物半導体を有するトランジスタを提供することができる。または、オフ電流が小さい酸化物半導体を有するトランジスタを提供することができる。または、消費電力が低減された半導体装置を提供することができる。
[記憶装置2]
本発明の一態様である半導体装置を使用した、記憶装置の一例を図16に示す。図16に示す記憶装置は、図15で示したトランジスタ200、トランジスタ300、および容量素子100を有する半導体装置に加え、トランジスタ400を有している。
トランジスタ400は、トランジスタ200の第2のゲート電圧を制御することができる。例えば、トランジスタ400の第1のゲート及び第2のゲートをソースとダイオード接続し、トランジスタ400のソースと、トランジスタ200の第2のゲートを接続する構成とする。当該構成でトランジスタ200の第2のゲートの負電位を保持するとき、トランジスタ400の第1のゲートーソース間の電圧および、第2のゲートーソース間の電圧は、0Vになる。トランジスタ400において、第2のゲート電圧及び第1のゲート電圧が0Vのときのドレイン電流が非常に小さいため、トランジスタ200およびトランジスタ400に電源供給をしなくても、トランジスタ200の第2のゲートの負電位を長時間維持することができる。これにより、トランジスタ200、およびトランジスタ400を有する記憶装置は、長期にわたり記憶内容を保持することが可能である。
従って、図16において、配線1001はトランジスタ300のソースと電気的に接続され、配線1002はトランジスタ300のドレインと電気的に接続されている。また、配線1003はトランジスタ200のソースおよびドレインの一方と電気的に接続され、配線1004はトランジスタ200のゲートと電気的に接続され、配線1006はトランジスタ200のバックゲートと電気的に接続されている。そして、トランジスタ300のゲート、およびトランジスタ200のソースおよびドレインの他方は、容量素子100の電極の一方と電気的に接続され、配線1005は容量素子100の電極の他方と電気的に接続されている。配線1007はトランジスタ400のソースと電気的に接続され、配線1008はトランジスタ400のゲートと電気的に接続され、配線1009はトランジスタ400のバックゲートと電気的に接続され、配線1010はトランジスタ400のドレインと電気的に接続されている。ここで、配線1006、配線1007、配線1008、及び配線1009が電気的に接続されている。
また、図16に示す記憶装置は、図15に示す記憶装置と同様に、マトリクス状に配置することで、メモリセルアレイを構成することができる。なお、1個のトランジスタ400は、複数のトランジスタ200の第2のゲート電圧を制御することができる。そのため、トランジスタ400は、トランジスタ200よりも、少ない個数を設けるとよい。
<トランジスタ400>
トランジスタ400は、トランジスタ200と、同じ層に形成されており、並行して作製することができるトランジスタである。トランジスタ400は、第1のゲート電極として機能する導電体460(導電体460a、および導電体460b)と、第2のゲート電極として機能する導電体405(導電体405a、および導電体405b)と、ゲート絶縁層として機能する絶縁体220、絶縁体222、絶縁体224、および絶縁体450と、チャネルが形成される領域を有する酸化物430cと、ソースまたはドレインの一方として機能する導電体442a、酸化物431a、および酸化物431bと、ソースまたはドレインの他方として機能する導電体442b、酸化物432a、および酸化物432bと、導電体440(導電体440a、および導電体440b)と、を有する。
トランジスタ400において、導電体405は、導電体205と、同じ層である。酸化物431a、および酸化物432aと、酸化物230aと、同じ層であり、酸化物431b、および酸化物432bと、酸化物230bと、同じ層である。導電体442は、導電体242と、同じ層である。酸化物430cは、酸化物230cは同じ層である。絶縁体450は、絶縁体250と、同じ層である。導電体460は、導電体260と、同じ層である。
なお、同じ層に形成された構造体は、同時に形成することができる。例えば、酸化物430cは、酸化物230cとなる酸化膜を加工することで、形成することができる。
トランジスタ400の活性層として機能する酸化物430cは、酸化物230などと同様に、酸素欠損が低減され、水素または水などの不純物が低減されている。これにより、トランジスタ400のしきい値電圧を0Vより大きくし、オフ電流を低減し、第2のゲート電圧及び第1のゲート電圧が0Vのときのドレイン電流を非常に小さくすることができる。
<<ダイシングライン>>
以下では、大面積基板を半導体素子ごとに分断することによって、複数の半導体装置をチップ状で取り出す場合に設けられるダイシングライン(スクライブライン、分断ライン、又は切断ラインと呼ぶ場合がある)について説明する。分断方法としては、例えば、まず、基板に半導体素子を分断するための溝(ダイシングライン)を形成した後、ダイシングラインにおいて切断し、複数の半導体装置に分断(分割)する場合がある。
ここで、例えば、図16に示すように、絶縁体254と、絶縁体222とが接する領域をダイシングラインとなるように設計することが好ましい。つまり、複数のトランジスタ200を有するメモリセル、およびトランジスタ400の外縁に設けられるダイシングラインとなる領域近傍において、絶縁体224に開口を設ける。また、絶縁体224の側面を覆うように、絶縁体254、および絶縁体244を設ける。
つまり、上記絶縁体224に設けた開口において、絶縁体222と、絶縁体254とが接する。例えば、このとき、絶縁体222と、絶縁体254とを同材料及び同方法を用いて形成してもよい。絶縁体222、および絶縁体254を、同材料、および同方法で設けることで、密着性を高めることができる。例えば、酸化アルミニウムを用いることが好ましい。
当該構造により、絶縁体222、および絶縁体254で、絶縁体224、トランジスタ200、およびトランジスタ400を包み込むことができる。絶縁体222、および絶縁体254は、酸素、水素、及び水の拡散を抑制する機能を有しているため、本実施の形態に示す半導体素子が形成された回路領域ごとに、基板を分断することにより、複数のチップに加工しても、分断した基板の側面方向から、水素又は水などの不純物が混入し、トランジスタ200、およびトランジスタ400に拡散することを防ぐことができる。
また、当該構造により、絶縁体224の過剰酸素が絶縁体254、および絶縁体222の外部に拡散することを防ぐことができる。従って、絶縁体224の過剰酸素は、効率的にトランジスタ200、またはトランジスタ400におけるチャネルが形成される酸化物に供給される。当該酸素により、トランジスタ200、またはトランジスタ400におけるチャネルが形成される酸化物の酸素欠損を低減することができる。これにより、トランジスタ200、またはトランジスタ400におけるチャネルが形成される酸化物を欠陥準位密度が低い、安定な特性を有する酸化物半導体とすることができる。つまり、トランジスタ200、またはトランジスタ400の電気特性の変動を抑制すると共に、信頼性を向上させることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態3)
本実施の形態では、図17および図18を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ(以下、OSトランジスタと呼ぶ場合がある。)、および容量素子が適用されている記憶装置(以下、OSメモリ装置と呼ぶ場合がある。)について説明する。OSメモリ装置は、少なくとも容量素子と、容量素子の充放電を制御するOSトランジスタを有する記憶装置である。OSトランジスタのオフ電流は極めて小さいので、OSメモリ装置は優れた保持特性をもち、不揮発性メモリとして機能させることができる。
<記憶装置の構成例>
図17(A)にOSメモリ装置の構成の一例を示す。記憶装置1400は、周辺回路1411、およびメモリセルアレイ1470を有する。周辺回路1411は、行回路1420、列回路1430、出力回路1440、コントロールロジック回路1460を有する。
列回路1430は、例えば、列デコーダ、プリチャージ回路、センスアンプ、および書き込み回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスアンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配線は、メモリセルアレイ1470が有するメモリセルに接続されている配線であり、詳しくは後述する。増幅されたデータ信号は、出力回路1440を介して、データ信号RDATAとして記憶装置1400の外部に出力される。また、行回路1420は、例えば、行デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置1400には、外部から電源電圧として低電源電圧(VSS)、周辺回路1411用の高電源電圧(VDD)、メモリセルアレイ1470用の高電源電圧(VIL)が供給される。また、記憶装置1400には、制御信号(CE、WE、RE)、アドレス信号ADDR、データ信号WDATAが外部から入力される。アドレス信号ADDRは、行デコーダおよび列デコーダに入力され、WDATAは書き込み回路に入力される。
コントロールロジック回路1460は、外部からの入力信号(CE、WE、RE)を処理して、行デコーダ、列デコーダの制御信号を生成する。CEは、チップイネーブル信号であり、WEは、書き込みイネーブル信号であり、REは、読み出しイネーブル信号である。コントロールロジック回路1460が処理する信号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ1470は、行列状に配置された、複数個のメモリセルMCと、複数の配線を有する。なお、メモリセルアレイ1470と行回路1420とを接続している配線の数は、メモリセルMCの構成、一列に有するメモリセルMCの数などによって決まる。また、メモリセルアレイ1470と列回路1430とを接続している配線の数は、メモリセルMCの構成、一行に有するメモリセルMCの数などによって決まる。
なお、図17(A)において、周辺回路1411とメモリセルアレイ1470を同一平面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例えば、図17(B)に示すように、周辺回路1411の一部の上に、メモリセルアレイ1470が重なるように設けられてもよい。例えば、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にしてもよい。
図18に上述のメモリセルMCに適用できるメモリセルの構成例について説明する。
[DOSRAM]
図18(A)乃至(C)に、DRAMのメモリセルの回路構成例を示す。本明細書等において、1OSトランジスタ1容量素子型のメモリセルを用いたDRAMを、DOSRAM(Dynamic Oxide Semiconductor Random Access Memory)と呼ぶ場合がある。図18(A)に示す、メモリセル1471は、トランジスタM1と、容量素子CAと、を有する。なお、トランジスタM1は、ゲート(フロントゲートと呼ぶ場合がある。)、及びバックゲートを有する。
トランジスタM1の第1端子は、容量素子CAの第1端子と接続され、トランジスタM1の第2端子は、配線BILと接続され、トランジスタM1のゲートは、配線WOLと接続され、トランジスタM1のバックゲートは、配線BGLと接続されている。容量素子CAの第2端子は、配線CALと接続されている。
配線BILは、ビット線として機能し、配線WOLは、ワード線として機能する。配線CALは、容量素子CAの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、及び読み出し時において、配線CALには、低レベル電位を印加するのが好ましい。配線BGLは、トランジスタM1のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM1のしきい値電圧を増減することができる。
また、メモリセルMCは、メモリセル1471に限定されず、回路構成の変更を行うことができる。例えば、メモリセルMCは、図18(B)に示すメモリセル1472のように、トランジスタM1のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図18(C)に示すメモリセル1473ように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM1で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル1471等に用いる場合、トランジスタM1としてトランジスタ200を用い、容量素子CAとして容量素子100を用いることができる。トランジスタM1としてOSトランジスタを用いることによって、トランジスタM1のリーク電流を非常に低くすることができる。つまり、書き込んだデータをトランジスタM1によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル1471、メモリセル1472、メモリセル1473に対して多値データ、又はアナログデータを保持することができる。
また、DOSRAMにおいて、上記のように、メモリセルアレイ1470の下に重なるように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これにより、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
[NOSRAM]
図18(D)乃至(H)に、2トランジスタ1容量素子のゲインセル型のメモリセルの回路構成例を示す。図18(D)に示す、メモリセル1474は、トランジスタM2と、トランジスタM3と、容量素子CBと、を有する。なお、トランジスタM2は、フロントゲート(単にゲートと呼ぶ場合がある。)、及びバックゲートを有する。本明細書等において、トランジスタM2にOSトランジスタを用いたゲインセル型のメモリセルを有する記憶装置を、NOSRAM(Nonvolatile Oxide Semiconductor RAM)と呼ぶ場合がある。
トランジスタM2の第1端子は、容量素子CBの第1端子と接続され、トランジスタM2の第2端子は、配線WBLと接続され、トランジスタM2のゲートは、配線WOLと接続され、トランジスタM2のバックゲートは、配線BGLと接続されている。容量素子CBの第2端子は、配線CALと接続されている。トランジスタM3の第1端子は、配線RBLと接続され、トランジスタM3の第2端子は、配線SLと接続され、トランジスタM3のゲートは、容量素子CBの第1端子と接続されている。
配線WBLは、書き込みビット線として機能し、配線RBLは、読み出しビット線として機能し、配線WOLは、ワード線として機能する。配線CALは、容量素子CBの第2端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保持の最中、データの読み出し時において、配線CALには、低レベル電位を印加するのが好ましい。配線BGLは、トランジスタM2のバックゲートに電位を印加するための配線として機能する。配線BGLに任意の電位を印加することによって、トランジスタM2のしきい値電圧を増減することができる。
また、メモリセルMCは、メモリセル1474に限定されず、回路の構成を適宜変更することができる。例えば、メモリセルMCは、図18(E)に示すメモリセル1475のように、トランジスタM2のバックゲートが、配線BGLでなく、配線WOLと接続される構成にしてもよい。また、例えば、メモリセルMCは、図18(F)に示すメモリセル1476のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトランジスタM2で構成されたメモリセルとしてもよい。また、例えば、メモリセルMCは、図18(G)に示すメモリセル1477のように、配線WBLと配線RBLを一本の配線BILとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル1474等に用いる場合、トランジスタM2としてトランジスタ200を用い、トランジスタM3としてトランジスタ300を用い、容量素子CBとして容量素子100を用いることができる。トランジスタM2としてOSトランジスタを用いることによって、トランジスタM2のリーク電流を非常に低くすることができる。これにより、書き込んだデータをトランジスタM2によって長時間保持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。また、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が非常に低いため、メモリセル1474に多値データ、又はアナログデータを保持することができる。メモリセル1475乃至1477も同様である。
なお、トランジスタM3は、チャネル形成領域にシリコンを有するトランジスタ(以下、Siトランジスタと呼ぶ場合がある)であってもよい。Siトランジスタの導電型は、nチャネル型としてもよいし、pチャネル型としてもよい。Siトランジスタは、OSトランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタとして機能するトランジスタM3として、Siトランジスタを用いてもよい。また、トランジスタM3にSiトランジスタを用いることで、トランジスタM3の上に積層してトランジスタM2を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高集積化を図ることができる。
また、トランジスタM3はOSトランジスタであってもよい。トランジスタM2、M3にOSトランジスタを用いた場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。
また、図18(H)に3トランジスタ1容量素子のゲインセル型のメモリセルの一例を示す。図18(H)に示すメモリセル1478は、トランジスタM4乃至M6、および容量素子CCを有する。容量素子CCは適宜設けられる。メモリセル1478は、配線BIL、RWL、WWL、BGL、およびGNDLに電気的に接続されている。配線GNDLは低レベル電位を与える配線である。なお、メモリセル1478を、配線BILに代えて、配線RBL、WBLに電気的に接続してもよい。
トランジスタM4は、バックゲートを有するOSトランジスタであり、バックゲートは配線BGLに電気的に接続されている。なお、トランジスタM4のバックゲートとゲートとを互いに電気的に接続してもよい。あるいは、トランジスタM4はバックゲートを有さなくてもよい。
なお、トランジスタM5、M6はそれぞれ、nチャネル型Siトランジスタまたはpチャネル型Siトランジスタでもよい。或いは、トランジスタM4乃至M6がOSトランジスタでもよい、この場合、メモリセルアレイ1470をn型トランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル1478に用いる場合、トランジスタM4としてトランジスタ200を用い、トランジスタM5、M6としてトランジスタ300を用い、容量素子CCとして容量素子100を用いることができる。トランジスタM4としてOSトランジスタを用いることによって、トランジスタM4のリーク電流を非常に低くすることができる。
なお、本実施の形態に示す、周辺回路1411、およびメモリセルアレイ1470等の構成は、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成は、他の実施の形態などに示す構成と適宜組み合わせて用いることができる。
(実施の形態4)
本実施の形態では、図19を用いて、本発明の半導体装置が実装されたチップ1200の一例を示す。チップ1200には、複数の回路(システム)が実装されている。このように、複数の回路(システム)を一つのチップに集積する技術を、システムオンチップ(System on Chip:SoC)と呼ぶ場合がある。
図19(A)に示すように、チップ1200は、CPU(Central Processing Unit)1211、GPU(Graphics Processing Unit)1212、一または複数のアナログ演算部1213、一または複数のメモリコントローラ1214、一または複数のインターフェース1215、一または複数のネットワーク回路1216等を有する。
チップ1200には、バンプ(図示しない)が設けられ、図19(B)に示すように、プリント基板(Printed Circuit Board:PCB)1201の第1の面と接続する。また、PCB1201の第1の面の裏面には、複数のバンプ1202が設けられており、マザーボード1203と接続する。
マザーボード1203には、DRAM1221、フラッシュメモリ1222等の記憶装置が設けられていてもよい。例えば、DRAM1221に先の実施の形態に示すDOSRAMを用いることができる。また、例えば、フラッシュメモリ1222に先の実施の形態に示すNOSRAMを用いることができる。
CPU1211は、複数のCPUコアを有することが好ましい。また、GPU1212は、複数のGPUコアを有することが好ましい。また、CPU1211、およびGPU1212は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、CPU1211、およびGPU1212に共通のメモリが、チップ1200に設けられていてもよい。該メモリには、前述したNOSRAMや、DOSRAMを用いることができる。また、GPU1212は、多数のデータの並列計算に適しており、画像処理や積和演算に用いることができる。GPU1212に、本発明の酸化物半導体を用いた画像処理回路や、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行することが可能になる。
また、CPU1211、およびGPU1212が同一チップに設けられていることで、CPU1211およびGPU1212間の配線を短くすることができ、CPU1211からGPU1212へのデータ転送、CPU1211、およびGPU1212が有するメモリ間のデータ転送、およびGPU1212での演算後に、GPU1212からCPU1211への演算結果の転送を高速に行うことができる。
アナログ演算部1213はA/D(アナログ/デジタル)変換回路、およびD/A(デジタル/アナログ)変換回路の一、または両方を有する。また、アナログ演算部1213に上記積和演算回路を設けてもよい。
メモリコントローラ1214は、DRAM1221のコントローラとして機能する回路、およびフラッシュメモリ1222のインターフェースとして機能する回路を有する。
インターフェース1215は、表示装置、スピーカー、マイクロフォン、カメラ、コントローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとして、USB(Universal Serial Bus)、HDMI(登録商標)(High−Definition Multimedia Interface)などを用いることができる。
ネットワーク回路1216は、LAN(Local Area Network)などのネットワーク回路を有する。また、ネットワークセキュリティー用の回路を有してもよい。
チップ1200には、上記回路(システム)を同一の製造プロセスで形成することが可能である。そのため、チップ1200に必要な回路の数が増えても、製造プロセスを増やす必要が無く、チップ1200を低コストで作製することができる。
GPU1212を有するチップ1200が設けられたPCB1201、DRAM1221、およびフラッシュメモリ1222が設けられたマザーボード1203は、GPUモジュール1204と呼ぶことができる。
GPUモジュール1204は、SoC技術を用いたチップ1200を有しているため、そのサイズを小さくすることができる。また、画像処理に優れていることから、スマートフォン、タブレット端末、ラップトップPC、携帯型(持ち出し可能な)ゲーム機などの携帯型電子機器に用いることが好適である。また、GPU1212を用いた積和演算回路により、ディープニューラルネットワーク(DNN)、畳み込みニューラルネットワーク(CNN)、再帰型ニューラルネットワーク(RNN)、自己符号化器、深層ボルツマンマシン(DBM)、深層信念ネットワーク(DBN)などの演算を実行することができるため、チップ1200をAIチップ、またはGPUモジュール1204をAIシステムモジュールとして用いることができる。
本実施の形態に示す構成は、他の実施の形態に示す構成と適宜組み合わせて用いることができる。
(実施の形態5)
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例について説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器(例えば、情報端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ(ビデオカメラも含む)、録画再生装置、ナビゲーションシステムなど)の記憶装置に適用できる。なお、ここで、コンピュータとは、タブレット型のコンピュータや、ノート型のコンピュータや、デスクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むものである。または、先の実施の形態に示す半導体装置は、メモリカード(例えば、SDカード)、USBメモリ、SSD(ソリッド・ステート・ドライブ)等の各種のリムーバブル記憶装置に適用される。図20にリムーバブル記憶装置の幾つかの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージングされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いられる。
図20(A)はUSBメモリの模式図である。USBメモリ1100は、筐体1101、キャップ1102、USBコネクタ1103および基板1104を有する。基板1104は、筐体1101に収納されている。例えば、基板1104には、メモリチップ1105、コントローラチップ1106が取り付けられている。基板1104のメモリチップ1105などに先の実施の形態に示す半導体装置を組み込むことができる。
図20(B)はSDカードの外観の模式図であり、図20(C)は、SDカードの内部構造の模式図である。SDカード1110は、筐体1111、コネクタ1112および基板1113を有する。基板1113は筐体1111に収納されている。例えば、基板1113には、メモリチップ1114、コントローラチップ1115が取り付けられている。基板1113の裏面側にもメモリチップ1114を設けることで、SDカード1110の容量を増やすことができる。また、無線通信機能を備えた無線チップを基板1113に設けてもよい。これによって、ホスト装置とSDカード1110間の無線通信によって、メモリチップ1114のデータの読み出し、書き込みが可能となる。基板1113のメモリチップ1114などに先の実施の形態に示す半導体装置を組み込むことができる。
図20(D)はSSDの外観の模式図であり、図20(E)は、SSDの内部構造の模式図である。SSD1150は、筐体1151、コネクタ1152および基板1153を有する。基板1153は筐体1151に収納されている。例えば、基板1153には、メモリチップ1154、メモリチップ1155、コントローラチップ1156が取り付けられている。メモリチップ1155はコントローラチップ1156のワークメモリであり、例えばDOSRAMチップを用いればよい。基板1153の裏面側にもメモリチップ1154を設けることで、SSD1150の容量を増やすことができる。基板1153のメモリチップ1154などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
(実施の形態6)
本発明の一態様に係る半導体装置は、CPUやGPUなどのプロセッサ、またはチップに用いることができる。図21に、本発明の一態様に係るCPUやGPUなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
<電子機器・システム>
本発明の一態様に係るGPU又はチップは、様々な電子機器に搭載することができる。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型もしくはノート型のパーソナルチップ、チップ用などのモニタ、デジタルサイネージ(Digital Signage:電子看板)、パチンコ機などの大型ゲーム機などの比較的大きな画面を備える電子機器の他、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。また、本発明の一態様に係る集積回路又はチップを電子機器に設けることにより、電子機器に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信することで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの)を有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付または時刻などを表示する機能、様々なソフトウェア(プログラム)を実行する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す機能等を有することができる。図21に、電子機器の例を示す。
[携帯電話]
図21(A)には、情報端末の一種である携帯電話(スマートフォン)が図示されている。情報端末5500は、筐体5510と、表示部5511と、を有しており、入力用インターフェースとして、タッチパネルが表示部5511に備えられ、ボタンが筐体5510に備えられている。
情報端末5500は、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、会話を認識してその会話内容を表示部5511に表示するアプリケーション、表示部5511に備えるタッチパネルに対してユーザが入力した文字、図形などを認識して、表示部5511に表示するアプリケーション、指紋や声紋などの生体認証を行うアプリケーションなどが挙げられる。
[情報端末1]
図21(B)には、デスクトップ型情報端末5300が図示されている。デスクトップ型情報端末5300は、情報端末の本体5301と、ディスプレイ5302と、キーボード5303と、を有する。
デスクトップ型情報端末5300は、先述した情報端末5500と同様に、本発明の一態様のチップを適用することで、人工知能を利用したアプリケーションを実行することができる。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、デスクトップ型情報端末5300を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、及びデスクトップ用情報端末を例として、それぞれ図21(A)、(B)に図示したが、スマートフォン、及びデスクトップ用情報端末以外の情報端末を適用することができる。スマートフォン、及びデスクトップ用情報端末以外の情報端末としては、例えば、PDA(Personal Digital Assistant)、ノート型情報端末、ワークステーションなどが挙げられる。
[電化製品]
図21(C)は、電化製品の一例である電気冷凍冷蔵庫5800を示している。電気冷凍冷蔵庫5800は、筐体5801、冷蔵室用扉5802、冷凍室用扉5803等を有する。
電気冷凍冷蔵庫5800に本発明の一態様のチップを適用することによって、人工知能を有する電気冷凍冷蔵庫5800を実現することができる。人工知能を利用することによって電気冷凍冷蔵庫5800は、電気冷凍冷蔵庫5800に保存されている食材、その食材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫5800に保存されている食材に合わせた温度に自動的に調節する機能などを有することができる。
本一例では、電化製品として電気冷凍冷蔵庫について説明したが、その他の電化製品としては、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、IH調理器、ウォーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオビジュアル機器などが挙げられる。
[ゲーム機]
図21(D)は、ゲーム機の一例である携帯ゲーム機5200を示している。携帯ゲーム機は、筐体5201、表示部5202、ボタン5203等を有する。
携帯ゲーム機5200に本発明の一態様のGPU又はチップを適用することによって、低消費電力の携帯ゲーム機5200を実現することができる。また、低消費電力により、回路からの発熱を低減することができるため、発熱によるその回路自体、周辺回路、及びモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機5200に本発明の一態様のGPU又はチップを適用することによって、人工知能を有する携帯ゲーム機5200を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機5200に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能になる。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場する人物の言動が変化するといった表現が可能となる。
また、携帯ゲーム機5200で複数のプレイヤーが必要なゲームを行う場合、人工知能によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能によるゲームプレイヤーとすることによって、1人でもゲームを行うことができる。
図21(D)では、ゲーム機の一例として携帯ゲーム機を図示しているが、本発明の一態様のGPU又はチップを適用するゲーム機はこれに限定されない。本発明の一態様のGPU又はチップを適用するゲーム機としては、例えば、家庭用の据え置き型ゲーム機、娯楽施設(ゲームセンター、遊園地など)に設置されるアーケードゲーム機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
[移動体]
本発明の一態様のGPU又はチップは、移動体である自動車、及び自動車の運転席周辺に適用することができる。
図21(E1)は移動体の一例である自動車5700を示し、図21(E2)は、自動車の室内におけるフロントガラス周辺を示す図である。図21(E1)では、ダッシュボードに取り付けられた表示パネル5701、表示パネル5702、表示パネル5703の他、ピラーに取り付けられた表示パネル5704を図示している。
表示パネル5701乃至表示パネル5703は、スピードメーターやタコメーター、走行距離、給油量、ギア状態、エアコンの設定など、その他様々な情報を提供することができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パネル5701乃至表示パネル5703は、照明装置として用いることも可能である。
表示パネル5704には、自動車5700に設けられた撮像装置(図示しない。)からの映像を映し出すことによって、ピラーで遮られた視界(死角)を補完することができる。すなわち、自動車5700の外側に設けられた撮像装置からの画像を表示することによって、死角を補い、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって、より自然に違和感なく安全確認を行うことができる。表示パネル5704は、照明装置として用いることもできる。
本発明の一態様のGPU又はチップは人工知能の構成要素として適用できるため、例えば、当該チップを自動車5700の自動運転システムに用いることができる。また、当該チップを道路案内、危険予測などを行うシステムに用いることができる。表示パネル5701乃至表示パネル5704には、道路案内、危険予測などの情報を表示する構成としてもよい。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体(ヘリコプター、無人航空機(ドローン)、飛行機、ロケット)なども挙げることができ、これらの移動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与することができる。
[放送システム]
本発明の一態様のGPU又はチップは、放送システムに適用することができる。
図21(F)は、放送システムにおけるデータ伝送を模式的に示している。具体的には、図21(F)は、放送局5680から送信された電波(放送信号)が、各家庭のテレビジョン受信装置(TV)5600に届くまでの経路を示している。TV5600は、受信装置を備え(図示しない。)、アンテナ5650で受信された放送信号は、当該受信装置を介して、TV5600に送信される。
図21(F)では、アンテナ5650は、UHF(Ultra High Frequency)アンテナを図示しているが、アンテナ5650としては、BS・110°CSアンテナ、CSアンテナなども適用できる。
電波5675A、電波5675Bは地上波放送用の放送信号であり、電波塔5670は受信した電波5675Aを増幅して、電波5675Bの送信を行う。各家庭では、アンテナ5650で電波5675Bを受信することで、TV5600で地上波TV放送を視聴することができる。なお、放送システムは、図21(F)に示す地上波放送に限定せず、人工衛星を用いた衛星放送、光回線によるデータ放送などとしてもよい。
上述した放送システムは、本発明の一態様のチップを適用して、人工知能を利用した放送システムとしてもよい。放送局5680から各家庭のTV5600に放送データを送信するとき、エンコーダによって放送データの圧縮が行われ、アンテナ5650が当該放送データを受信したとき、TV5600に含まれる受信装置のデコーダによって当該放送データの復元が行われる。人工知能を利用することによって、例えば、エンコーダの圧縮方法の一である動き補償予測において、表示画像に含まれる表示パターンの認識を行うことができる。また、人工知能を利用したフレーム内予測などを行うこともできる。また、例えば、解像度の低い放送データを受信して、解像度の高いTV5600で当該放送データの表示を行うとき、デコーダによる放送データの復元において、アップコンバートなどの画像の補間処理を行うことができる。
上述した人工知能を利用した放送システムは、放送データの量が増大する超高精細度テレビジョン(UHDTV:4K、8K)放送に対して好適である。
また、TV5600側における人工知能の応用として、例えば、TV5600に人工知能を有する録画装置を設けてもよい。このような構成にすることによって、当該録画装置にユーザの好みを人工知能に学習させることで、ユーザの好みにあった番組を自動的に録画することができる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態は、他の実施の形態などに記載した構成と適宜組み合わせて実施することが可能である。
100 容量素子
110 導電体
112 導電体
120 導電体
130 絶縁体
150 絶縁体
200 トランジスタ
200A トランジスタ
203 導電体
203b 導電体
205 導電体
205a 導電体
205b 導電体
210 絶縁体
212 絶縁体
214 絶縁体
216 絶縁体
218 導電体
220 絶縁体
222 絶縁体
224 絶縁体
230 酸化物
230a 酸化物
230A 酸化膜
230b 酸化物
230B 酸化膜
230c 酸化物
230C 酸化膜
231 領域
231a 領域
231b 領域
234 領域
240 導電体
240a 導電体
240b 導電体
241 絶縁体
241a 絶縁体
241b 絶縁体
242 導電体
242a 導電体
242A 導電膜
242B 導電体層
242b 導電体
243 領域
243a 領域
243b 領域
244 絶縁体
246 導電体
250 絶縁体
250A 絶縁膜
254 絶縁体
254A 絶縁膜
255 絶縁体
255A 絶縁膜
260 導電体
260a 導電体
260Aa 導電膜
260Ab 導電膜
260b 導電体
262 ダミーゲート
262A ダミーゲート層
273 絶縁体
274 絶縁体
276 絶縁体
280 絶縁体
281 絶縁体
291 酸素
293 領域
300 トランジスタ
311 基板
313 半導体領域
314a 低抵抗領域
314b 低抵抗領域
315 絶縁体
316 導電体
320 絶縁体
322 絶縁体
324 絶縁体
326 絶縁体
328 導電体
330 導電体
350 絶縁体
352 絶縁体
354 絶縁体
356 導電体
400 トランジスタ
405 導電体
405a 導電体
405b 導電体
430c 酸化物
431a 酸化物
431b 酸化物
432a 酸化物
432b 酸化物
440 導電体
440a 導電体
440b 導電体
442 導電体
442a 導電体
442b 導電体
450 絶縁体
460 導電体
460a 導電体
460b 導電体
1001 配線
1002 配線
1003 配線
1004 配線
1005 配線
1006 配線
1007 配線
1008 配線
1009 配線
1010 配線
1100 USBメモリ
1101 筐体
1102 キャップ
1103 USBコネクタ
1104 基板
1105 メモリチップ
1106 コントローラチップ
1110 SDカード
1111 筐体
1112 コネクタ
1113 基板
1114 メモリチップ
1115 コントローラチップ
1150 SSD
1151 筐体
1152 コネクタ
1153 基板
1154 メモリチップ
1155 メモリチップ
1156 コントローラチップ
1200 チップ
1201 PCB
1202 バンプ
1203 マザーボード
1204 GPUモジュール
1211 CPU
1212 GPU
1213 アナログ演算部
1214 メモリコントローラ
1215 インターフェース
1216 ネットワーク回路
1221 DRAM
1222 フラッシュメモリ
1400 記憶装置
1411 周辺回路
1420 行回路
1430 列回路
1440 出力回路
1460 コントロールロジック回路
1470 メモリセルアレイ
1471 メモリセル
1472 メモリセル
1473 メモリセル
1474 メモリセル
1475 メモリセル
1476 メモリセル
1477 メモリセル
1478 メモリセル
5200 携帯ゲーム機
5201 筐体
5202 表示部
5203 ボタン
5300 デスクトップ型情報端末
5301 本体
5302 ディスプレイ
5303 キーボード
5500 情報端末
5510 筐体
5511 表示部
5600 TV
5650 アンテナ
5670 電波塔
5675A 電波
5675B 電波
5680 放送局
5700 自動車
5701 表示パネル
5702 表示パネル
5703 表示パネル
5704 表示パネル
5800 電気冷凍冷蔵庫
5801 筐体
5802 冷蔵室用扉
5803 冷凍室用扉

Claims (11)

  1. 第1の絶縁体と、
    前記第1の絶縁体上の酸化物と、
    前記酸化物上の第1の導電体および第2の導電体と、
    前記酸化物上の第2の絶縁体と、
    前記第2の絶縁体上に位置し、前記酸化物と重なる第3の導電体と、
    前記第1の絶縁体、前記酸化物の側面、前記第1の導電体の側面、前記第1の導電体の上面、前記第2の導電体の側面、前記第2の導電体の上面、および前記第2の絶縁体の側面と接する、第3の絶縁体と、
    前記第3の導電体、前記第2の絶縁体、および前記第3の絶縁体上の第4の絶縁体と、を有し、
    前記第4の絶縁体は、前記第3の導電体、前記第2の絶縁体、および前記第3の絶縁体のそれぞれの上面と接している、
    ことを特徴とする半導体装置。
  2. 第1の絶縁体と、
    前記第1の絶縁体上の酸化物と、
    前記酸化物上の第1の導電体および第2の導電体と、
    前記酸化物上の第2の絶縁体と、
    前記第2の絶縁体上に位置し、前記酸化物と重なる第3の導電体と、を有し、
    前記酸化物は、
    第1の酸化物と、
    前記第1の酸化物上第2の酸化物と、
    前記第2の酸化物上の第3の酸化物と、を有し、
    前記第1の絶縁体、前記第1酸化物の側面、前記第2の酸化物の側面、前記第1の導電体の側面、前記第1の導電体の上面、前記第2の導電体の側面、前記第2の導電体の上面、および前記第3の酸化物の側面と接する、第3の絶縁体と、
    前記第3の導電体、前記第2の絶縁体、前記第3の酸化物、および前記第3の絶縁体上の第4の絶縁体と、を有し、
    前記第4の絶縁体は、前記第3の導電体、前記第2の絶縁体、前記第3の酸化物および前記第3の絶縁体のそれぞれの上面と接している、
    ことを特徴とする半導体装置。
  3. 請求項1または請求項2において、
    前記第3の絶縁体および前記第4の絶縁体は、それぞれ、
    前記第1の絶縁体よりも酸素および水素の一方または双方を透過し難い、ことを特徴とする半導体装置。
  4. 請求項1乃至請求項3のいずれか一項において、
    前記第3の絶縁体および前記第4の絶縁体は、それぞれ、
    前記第2の絶縁体よりも酸素および水素の一方または双方を透過し難い、ことを特徴とする半導体装置。
  5. 請求項1乃至請求項4のいずれか一項において、
    前記第3の絶縁体および前記第4の絶縁体は、それぞれ、
    アルミニウム、およびハフニウムの一方または両方を含む酸化物である、ことを特徴とする半導体装置。
  6. 請求項1乃至請求項5のいずれか一項において、
    前記第3の絶縁体および前記第4の絶縁体は、それぞれ、
    酸化アルミニウムである、ことを特徴とする半導体装置。
  7. 請求項1乃至請求6のいずれか一項において、
    前記酸化物は
    Inと、元素M(MはAl、Ga、Y、またはSn)と、Znと、をする、
    ことを特徴とする半導体装置。
  8. 請求項1乃至請求7のいずれか一項において、
    前記酸化物は、
    前記第1の導電体および前記第2の導電体と重ならない第1の領域と、
    前記第1の導電体および前記第2の導電体と重なる第2の領域と、を有し、
    前記第1の領域は、前記第2の領域よりも薄い部分を有する、
    ことを特徴とする半導体装置。
  9. 請求項1乃至請求項8のいずれか一項において、
    前記第1の導電体および前記第2の導電体は、それぞれ、第1の元素および第2の元素を含み、
    前記第1の元素は、前記第2の元素より耐酸化性が高く、
    前記第2の元素は、前記第1の元素より仕事関数が小さい、
    ことを特徴とする半導体装置。
  10. 請求項9において、
    前記第1の元素は、Ru、Rh、Pd、Os、Ir、およびPtのいずれか一つまたは複数であり、
    前記第2の元素は、Al、Si、Ti、Hf、Zr、Mn、In、Ga、Bi、Ta、Nb、Zn、Sn、Cu、Cr、W、Mo、Ge、Ni、Sc、Y、およびCeのいずれか一つまたは複数である、
    ことを特徴とする半導体装置。
  11. 基板上に第1の絶縁体を形成し、
    前記第1の絶縁体の上に、酸化膜および第1の導電膜を順に成膜し、
    前記酸化膜および前記第1の導電膜を加工して、酸化物および導電体層を形成し、
    前記酸化物および前記導電体層を覆ってダミーゲート膜を成膜し、
    前記ダミーゲート膜を加工して、ダミーゲート層を形成し、
    前記第1の絶縁体、前記酸化物、前記導電体層、および前記ダミーゲート層を覆って、第1の絶縁膜を成膜し、
    前記第1の絶縁膜の上に第2の絶縁膜を成膜し、
    第1のCMP処理を行うことによって、前記第1の絶縁膜および前記第2の絶縁膜の一部を、前記ダミーゲート層の一部が露出するまで除去し、
    前記導電体層の一部および前記ダミーゲート層をエッチングすることによって、第1の導電体と第2の導電体を形成し、前記酸化物を露出させ、
    熱処理を行い、第3の絶縁膜を成膜し、
    第2の導電膜を成膜し、
    第2のCMP処理を行うことによって、前記の第3の絶縁膜および前記第2の導電膜を前記第2の絶縁膜の一部が露出するまで除去し、第3絶縁体および第3の導電体を形成し、
    前記第2の絶縁膜、前記第3の絶縁体および前記第3の導電体を覆って、第4の絶縁膜を成膜すること、を特徴とする半導体装置の作製方法。
JP2018032997A 2017-11-17 2018-02-27 半導体装置、および半導体装置の作製方法 Active JP7229669B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017221711 2017-11-17
JP2017221711 2017-11-17

Publications (2)

Publication Number Publication Date
JP2019096856A true JP2019096856A (ja) 2019-06-20
JP7229669B2 JP7229669B2 (ja) 2023-02-28

Family

ID=66972117

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018032997A Active JP7229669B2 (ja) 2017-11-17 2018-02-27 半導体装置、および半導体装置の作製方法

Country Status (1)

Country Link
JP (1) JP7229669B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021019334A1 (ja) * 2019-07-26 2021-02-04 株式会社半導体エネルギー研究所 半導体装置
WO2021038361A1 (ja) * 2019-08-30 2021-03-04 株式会社半導体エネルギー研究所 半導体装置
WO2021084369A1 (ja) * 2019-11-01 2021-05-06 株式会社半導体エネルギー研究所 半導体装置
US11349033B2 (en) 2020-03-24 2022-05-31 Kioxia Corporation Semiconductor device and semiconductor memory device
US11502204B2 (en) 2021-03-17 2022-11-15 Kioxia Corporation Semiconductor device and semiconductor memory device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013138195A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013249381A (ja) * 2012-05-31 2013-12-12 Idemitsu Kosan Co Ltd 電子素子用絶縁材料形成用組成物及び電子素子
JP2014160535A (ja) * 2010-04-07 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
US20160118425A1 (en) * 2014-10-24 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Imaging Device and Electronic Device
US20170207242A1 (en) * 2016-01-15 2017-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20170222056A1 (en) * 2016-01-28 2017-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014160535A (ja) * 2010-04-07 2014-09-04 Semiconductor Energy Lab Co Ltd 半導体装置
JP2013138195A (ja) * 2011-11-30 2013-07-11 Semiconductor Energy Lab Co Ltd 半導体装置及び半導体装置の作製方法
JP2013249381A (ja) * 2012-05-31 2013-12-12 Idemitsu Kosan Co Ltd 電子素子用絶縁材料形成用組成物及び電子素子
US20160118425A1 (en) * 2014-10-24 2016-04-28 Semiconductor Energy Laboratory Co., Ltd. Imaging Device and Electronic Device
JP2016086164A (ja) * 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 撮像装置および電子機器
US20170207242A1 (en) * 2016-01-15 2017-07-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2017130654A (ja) * 2016-01-15 2017-07-27 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
US20170222056A1 (en) * 2016-01-28 2017-08-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, semiconductor wafer, module, electronic device, and manufacturing method thereof
JP2017139459A (ja) * 2016-01-28 2017-08-10 株式会社半導体エネルギー研究所 半導体装置、半導体ウエハ、モジュールおよび電子機器とその作製方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021019334A1 (ja) * 2019-07-26 2021-02-04 株式会社半導体エネルギー研究所 半導体装置
US20220271168A1 (en) * 2019-07-26 2022-08-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2021038361A1 (ja) * 2019-08-30 2021-03-04 株式会社半導体エネルギー研究所 半導体装置
WO2021084369A1 (ja) * 2019-11-01 2021-05-06 株式会社半導体エネルギー研究所 半導体装置
US11349033B2 (en) 2020-03-24 2022-05-31 Kioxia Corporation Semiconductor device and semiconductor memory device
US11502204B2 (en) 2021-03-17 2022-11-15 Kioxia Corporation Semiconductor device and semiconductor memory device
US11978807B2 (en) 2021-03-17 2024-05-07 Kioxia Corporation Semiconductor device and semiconductor memory device

Also Published As

Publication number Publication date
JP7229669B2 (ja) 2023-02-28

Similar Documents

Publication Publication Date Title
WO2019111096A1 (ja) 半導体装置、および半導体装置の作製方法
JP7317010B2 (ja) 半導体装置
JP7229669B2 (ja) 半導体装置、および半導体装置の作製方法
WO2019171196A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019111105A1 (ja) 半導体装置、および半導体装置の作製方法
JP7493567B2 (ja) 半導体装置の作製方法
JP7240383B2 (ja) 半導体装置
JP7481414B2 (ja) 半導体装置
WO2019092541A1 (ja) 半導体装置、および半導体装置の作製方法
JP2024045444A (ja) 半導体装置の作製方法
JP2019087677A (ja) 半導体装置、および半導体装置の作製方法
JP7132318B2 (ja) 半導体装置
JP7221216B2 (ja) 半導体装置
JP7254462B2 (ja) 半導体装置の作製方法
JP7462712B2 (ja) 半導体装置
JPWO2019166914A1 (ja) 半導体装置、および半導体装置の作製方法
JP2019129320A (ja) 半導体装置、および半導体装置の作製方法
WO2019145807A1 (ja) 半導体装置、および半導体装置の作製方法
WO2019111091A1 (ja) 半導体装置、および半導体装置の作製方法
JP2019091872A (ja) 半導体装置、および半導体装置の作製方法
JP2019140362A (ja) 半導体装置、および半導体装置の作製方法
JP2019153613A (ja) 半導体装置、および半導体装置の作製方法
JP7287970B2 (ja) 半導体装置、および半導体装置の作製方法
JP7237944B2 (ja) 半導体装置、および半導体装置の作製方法
WO2019145813A1 (ja) 半導体装置、および半導体装置の作製方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210222

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220118

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220314

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220817

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230215

R150 Certificate of patent or registration of utility model

Ref document number: 7229669

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150