JP2024052817A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2024052817A
JP2024052817A JP2024024457A JP2024024457A JP2024052817A JP 2024052817 A JP2024052817 A JP 2024052817A JP 2024024457 A JP2024024457 A JP 2024024457A JP 2024024457 A JP2024024457 A JP 2024024457A JP 2024052817 A JP2024052817 A JP 2024052817A
Authority
JP
Japan
Prior art keywords
oxide
insulator
conductor
transistor
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2024024457A
Other languages
English (en)
Inventor
舜平 山崎
敏和 大野
大裕 山口
智則 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2024052817A publication Critical patent/JP2024052817A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02194—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing more than one metal element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】信頼性が良好な半導体装置を提供する。【解決手段】半導体装置は、第１の酸化物と、第１の酸化物上の、第２の酸化物、第１の層、および第２の層と、第２の酸化物上の絶縁体と、絶縁体上の第１の導電体と、第１の層上の第２の導電体と、第２の層上の第３の導電体と、を有し、第１の層、および第２の層はそれぞれ、膜厚が０．５ｎｍ以上３ｎｍ以下である領域を有し、第２の導電体、および第３の導電体はそれぞれ、水素を抜き取る、物性を有する導電性材料で構成される。【選択図】図１

Description

本発明の一態様は、半導体装置、および半導体装置の作製方法に関する。また、本発明
の一態様は、半導体ウエハ、モジュール、および電子機器に関する。
なお、本明細書等において半導体装置とは、半導体特性を利用することで機能し得る装
置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装
置は、半導体装置の一態様である。表示装置（液晶表示装置、発光表示装置など）、投影
装置、照明装置、電気光学装置、蓄電装置、記憶装置、半導体回路、撮像装置、電子機器
などは、半導体装置を有すると言える場合がある。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様は、物、方法、または、製造方法に関するものである。また、本発明の一態様は
、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マタ
ー）に関するものである。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術
が注目されている。当該トランジスタは集積回路（ＩＣ）や画像表示装置（単に表示装置
とも表記する。）のような電子デバイスに広く応用されている。トランジスタに適用可能
な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸
化物半導体が注目されている。
酸化物半導体において、単結晶でも非晶質でもない、ＣＡＡＣ（ｃ－ａｘｉｓ ａｌｉ
ｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）構造およびｎｃ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ
）構造が見出されている（非特許文献１及び非特許文献２参照）。
非特許文献１および非特許文献２では、ＣＡＡＣ構造を有する酸化物半導体を用いてト
ランジスタを作製する技術が開示されている。
Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "ＳＩＤ Ｓｙｍｐｏｓｉｕｍ Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅｒｓ"， ２０１２， ｖｏｌｕｍｅ ４３， ｉｓｓｕｅ １， ｐ．１８３－１８６ Ｓ． Ｙａｍａｚａｋｉ ｅｔ ａｌ．， "Ｊａｐａｎｅｓｅ Ｊｏｕｒｎａｌ ｏｆ Ａｐｐｌｉｅｄ Ｐｈｙｓｉｃｓ"， ２０１４， ｖｏｌｕｍｅ ５３， Ｎｕｍｂｅｒ ４Ｓ， ｐ．０４ＥＤ１８－１－０４ＥＤ１８－１０
本発明の一態様は、信頼性が良好な半導体装置を提供することを課題の一つとする。ま
た、本発明の一態様は、良好な電気特性を有する半導体装置を提供することを課題の一つ
とする。また、本発明の一態様は、オン電流が大きい半導体装置を提供することを課題の
一つとする。また、本発明の一態様は、微細化または高集積化が可能な半導体装置を提供
することを課題の一つとする。また、本発明の一態様は、低消費電力の半導体装置を提供
することを課題の一つとする。
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の
一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課
題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、
図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の酸化物と、第１の酸化物上の、第２の酸化物、第１の層、お
よび第２の層と、第２の酸化物上の絶縁体と、絶縁体上の第１の導電体と、第１の層上の
第２の導電体と、第２の層上の第３の導電体と、を有し、第１の層、および第２の層はそ
れぞれ、膜厚が０．５ｎｍ以上３ｎｍ以下である領域を有し、第２の導電体、および第３
の導電体はそれぞれ、水素を抜き取る、物性を有する導電性材料で構成される半導体装置
である。
上記において、第１の酸化物は、インジウムと、元素Ｍ（Ｍは、アルミニウム、ガリウ
ム、イットリウム、または錫）と、亜鉛と、を有し、第２の導電体、および第３の導電体
はそれぞれ、タンタルと、窒素と、を有し、第１の層、および第２の層はそれぞれ、タン
タルと、酸素と、を有する、ことが好ましい。
上記において、半導体装置は、第３の層と、第４の層と、を有し、第３の層、および第
４の層はそれぞれ、膜厚が０．５ｎｍ以上３ｎｍ以下である領域を有し、第２の酸化物は
、第３の層を挟んで、第２の導電体の側面と対向する第１の領域と、第４の層を挟んで、
第３の導電体の側面と対向する第２の領域と、を有する、ことが好ましい。
また、上記において、第１の酸化物は、インジウムと、元素Ｍ（Ｍは、アルミニウム、
ガリウム、イットリウム、または錫）と、亜鉛と、を有し、第２の導電体、および第３の
導電体はそれぞれ、タンタルと、窒素と、を有し、第１の層、第２の層、第３の層、およ
び第４の層はそれぞれ、タンタルと、酸素と、を有する、ことが好ましい。
また、本発明の他の一態様は、第１の酸化物と、第１の酸化物上の、第２の酸化物、第
３の酸化物、および第４の酸化物と、第２の酸化物上の絶縁体と、絶縁体上の第１の導電
体と、第３の酸化物上の第２の導電体と、第４の酸化物上の第３の導電体と、を有し、第
２の導電体、および第３の導電体はそれぞれ、水素を抜き取り、かつ、酸化しにくい、物
性を有する導電性材料で構成される半導体装置である。
上記において、第１の酸化物、第３の酸化物、および第４の酸化物はそれぞれ、インジ
ウムと、元素Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、または錫）と、亜鉛と
、を有し、第３の酸化物において、インジウムに対する元素Ｍの原子数比が、第１の酸化
物における、インジウムに対する元素Ｍの原子数比より大きく、第４の酸化物において、
インジウムに対する元素Ｍの原子数比が、第１の酸化物における、インジウムに対する元
素Ｍの原子数比より大きく、第３の酸化物、および第４の酸化物はそれぞれ、膜厚が１ｎ
ｍ以上２ｎｍ以下である領域を有する、ことが好ましい。
また、上記において、第２の導電体、および第３の導電体はそれぞれ、タンタルと、窒
素と、を有する、ことが好ましい。
本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本
発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また
、本発明の一態様により、オン電流が大きい半導体装置を提供することができる。また、
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができ
る。また、本発明の一態様により、低消費電力の半導体装置を提供することができる。
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の
一態様は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書
、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項
などの記載から、これら以外の効果を抽出することが可能である。
図１（Ａ）は、本発明の一態様に係る半導体装置の上面図である。図１（Ｂ）、図１（Ｃ）は、本発明の一態様に係る半導体装置の断面図である。 図２（Ａ）、図２（Ｂ）は、本発明の一態様に係る半導体装置の断面図である。 図３（Ａ）は、本発明の一態様に係る半導体装置の上面図である。図３（Ｂ）、図３（Ｃ）は、本発明の一態様に係る半導体装置の断面図である。 図４（Ａ）は、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図４（Ｂ）、図４（Ｃ）は、本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図５（Ａ）は、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図５（Ｂ）、図５（Ｃ）は、本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図６（Ａ）は、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図６（Ｂ）、図６（Ｃ）は、本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図７（Ａ）は、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図７（Ｂ）、図７（Ｃ）は、本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図８（Ａ）は、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図８（Ｂ）、図８（Ｃ）は、本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図９（Ａ）は、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図９（Ｂ）、図９（Ｃ）は、本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１０（Ａ）は、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図１０（Ｂ）、図１０（Ｃ）は、本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１１（Ａ）は、本発明の一態様に係る半導体装置の作製方法を示す上面図である。図１１（Ｂ）、図１１（Ｃ）は、本発明の一態様に係る半導体装置の作製方法を示す断面図である。 図１２は、本発明の一態様に係る記憶装置の構成を示す断面図である。 図１３は、本発明の一態様に係る記憶装置の構成を示す断面図である。 図１４（Ａ）、図１４（Ｂ）は、本発明の一態様に係る記憶装置の構成例を示すブロック図である。 図１５（Ａ）乃至図１５（Ｈ）は、本発明の一態様に係る記憶装置の構成例を示す回路図である。 図１６（Ａ）、図１６（Ｂ）は、本発明の一態様に係る半導体装置の模式図である。 図１７（Ａ）乃至図１７（Ｅ）は、本発明の一態様に係る記憶装置の模式図である。 図１８（Ａ）乃至図１８（Ｈ）は、本発明の一態様に係る電子機器を示す図である。 図１９（Ａ）および図１９（Ｂ）はそれぞれ、本実施例のＴａＮｘＯｙ中の重水素（Ｄ）濃度および酸素（１８Ｏ）濃度のプロファイルを示す図である。 図２０（Ａ）、図２０（Ｂ）は、本実施例のＴａＮｘＯｙ中の重水素（Ｄ）濃度のプロファイルを示す図である。
以下、実施の形態について図面を参照しながら説明する。ただし、実施の形態は多くの
異なる態様で実施することが可能であり、趣旨およびその範囲から逸脱することなくその
形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがっ
て、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。
また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されてい
る場合がある。よって、必ずしもそのスケールに限定されない。なお、図面は、理想的な
例を模式的に示したものであり、図面に示す形状または値などに限定されない。例えば、
実際の製造工程において、エッチングなどの処理により層やレジストマスクなどが意図せ
ずに目減りすることがあるが、理解を容易とするため、図に反映しないことがある。また
、図面において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間
で共通して用い、その繰り返しの説明は省略する場合がある。また、同様の機能を指す場
合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
また、特に上面図（「平面図」ともいう。）や斜視図などにおいて、発明の理解を容易
とするため、一部の構成要素の記載を省略する場合がある。また、一部の隠れ線などの記
載を省略する場合がある。
また、本明細書等において、第１、第２等として付される序数詞は便宜上用いるもので
あり、工程順または積層順を示すものではない。そのため、例えば、「第１の」を「第２
の」または「第３の」などと適宜置き換えて説明することができる。また、本明細書等に
記載されている序数詞と、本発明の一態様を特定するために用いられる序数詞は一致しな
い場合がある。
また、本明細書等において、「上に」、「下に」などの配置を示す語句は、構成同士の
位置関係を、図面を参照して説明するために、便宜上用いている。また、構成同士の位置
関係は、各構成を描写する方向に応じて適宜変化するものである。したがって、明細書で
説明した語句に限定されず、状況に応じて適切に言い換えることができる。
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている
場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている
場合と、ＸとＹとが直接的に接続されている場合とが、本明細書等に開示されているもの
とする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定
されず、図または文章に示された接続関係以外のものも、図または文章に開示されている
ものとする。ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子
、導電膜、層、など）であるとする。
また、本明細書等において、トランジスタとは、ゲートと、ドレインと、ソースとを含
む少なくとも三つの端子を有する素子である。そして、ドレイン（ドレイン端子、ドレイ
ン領域またはドレイン電極）とソース（ソース端子、ソース領域またはソース電極）の間
にチャネルが形成される領域（以下、チャネル形成領域ともいう。）を有しており、チャ
ネル形成領域を介して、ソースとドレインとの間に電流を流すことができるものである。
なお、本明細書等において、チャネル形成領域とは、電流が主として流れる領域をいう。
また、ソースやドレインの機能は、異なる極性のトランジスタを採用する場合や、回路
動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明
細書等においては、ソースやドレインの用語は、入れ替えて用いることができる場合があ
る。
なお、チャネル長とは、例えば、トランジスタの上面図において、半導体（またはトラ
ンジスタがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重
なる領域、またはチャネル形成領域における、ソース（ソース領域またはソース電極）と
ドレイン（ドレイン領域またはドレイン電極）との間の距離をいう。なお、一つのトラン
ジスタにおいて、チャネル長が全ての領域で同じ値をとるとは限らない。すなわち、一つ
のトランジスタのチャネル長は、一つの値に定まらない場合がある。そのため、本明細書
では、チャネル長は、チャネル形成領域における、いずれか一の値、最大値、最小値また
は平均値とする。
チャネル幅とは、例えば、トランジスタの上面図において、半導体（またはトランジス
タがオン状態のときに半導体の中で電流の流れる部分）とゲート電極とが互いに重なる領
域、またはチャネル形成領域における、チャネル長方向を基準として垂直方向のチャネル
形成領域の長さをいう。なお、一つのトランジスタにおいて、チャネル幅がすべての領域
で同じ値をとるとは限らない。すなわち、一つのトランジスタのチャネル幅は、一つの値
に定まらない場合がある。そのため、本明細書では、チャネル幅は、チャネル形成領域に
おける、いずれか一の値、最大値、最小値または平均値とする。
なお、本明細書等において、トランジスタの構造によっては、実際にチャネルの形成さ
れる領域におけるチャネル幅（以下、「実効的なチャネル幅」ともいう。）と、トランジ
スタの上面図において示されるチャネル幅（以下、「見かけ上のチャネル幅」ともいう。
）と、が異なる場合がある。例えば、ゲート電極が半導体の側面を覆う場合、実効的なチ
ャネル幅が、見かけ上のチャネル幅よりも大きくなり、その影響が無視できなくなる場合
がある。例えば、微細かつゲート電極が半導体の側面を覆うトランジスタでは、半導体の
側面に形成されるチャネル形成領域の割合が大きくなる場合がある。その場合は、見かけ
上のチャネル幅よりも、実効的なチャネル幅の方が大きくなる。
このような場合、実効的なチャネル幅の、実測による見積もりが困難となる場合がある
。例えば、設計値から実効的なチャネル幅を見積もるためには、半導体の形状が既知とい
う仮定が必要である。したがって、半導体の形状が正確にわからない場合には、実効的な
チャネル幅を正確に測定することは困難である。
本明細書では、単にチャネル幅と記載した場合には、見かけ上のチャネル幅を指す場合
がある。または、本明細書では、単にチャネル幅と記載した場合には、実効的なチャネル
幅を指す場合がある。なお、チャネル長、チャネル幅、実効的なチャネル幅、見かけ上の
チャネル幅などは、断面ＴＥＭ像などを解析することなどによって、値を決定することが
できる。
なお、半導体の不純物とは、例えば、半導体を構成する主成分以外をいう。例えば、濃
度が０．１原子％未満の元素は不純物と言える。不純物が含まれることにより、例えば、
半導体の欠陥準位密度が高くなることや、結晶性が低下することなどが起こる場合がある
。半導体が酸化物半導体である場合、半導体の特性を変化させる不純物としては、例えば
、第１族元素、第２族元素、第１３族元素、第１４族元素、第１５族元素、酸化物半導体
の主成分以外の遷移金属などがあり、例えば、水素、リチウム、ナトリウム、シリコン、
ホウ素、リン、炭素、窒素などがある。なお、水も不純物として機能する場合がある。ま
た、例えば不純物の混入によって、酸化物半導体に酸素欠損が形成される場合がある。
なお、本明細書等において、酸化窒化シリコンとは、その組成として、窒素よりも酸素
の含有量が多いものである。また、窒化酸化シリコンとは、その組成として、酸素よりも
窒素の含有量が多いものである。
また、本明細書等において、「絶縁体」という用語を、絶縁膜または絶縁層と言い換え
ることができる。また、「導電体」という用語を、導電膜または導電層と言い換えること
ができる。また、「半導体」という用語を、半導体膜または半導体層と言い換えることが
できる。
また、本明細書等において、「平行」とは、二つの直線が－１０°以上１０°以下の角
度で配置されている状態をいう。したがって、－５°以上５°以下の場合も含まれる。ま
た、「略平行」とは、二つの直線が－３０°以上３０°以下の角度で配置されている状態
をいう。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されて
いる状態をいう。したがって、８５°以上９５°以下の場合も含まれる。また、「略垂直
」とは、二つの直線が６０°以上１２０°以下の角度で配置されている状態をいう。
本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い意味での金属
の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む
。）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう
。）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当
該金属酸化物を酸化物半導体と呼称する場合がある。つまり、ＯＳトランジスタと記載す
る場合においては、金属酸化物または酸化物半導体を有するトランジスタと換言すること
ができる。
また、本明細書等において、ノーマリーオフとは、ゲートに電位を印加しない、または
ゲートに接地電位を与えたときに、トランジスタに流れるチャネル幅１μｍあたりのドレ
イン電流が、室温において１×１０－２０Ａ以下、８５℃において１×１０－１８Ａ以下
、または１２５℃において１×１０－１６Ａ以下であることをいう。
（実施の形態１）
本実施の形態では、本発明の一態様に係るトランジスタ２００を有する半導体装置の一
例について説明する。
＜半導体装置の構成例＞
図１（Ａ）乃至図１（Ｃ）は、本発明の一態様に係るトランジスタ２００を有する半導
体装置の上面図および断面図である。図１（Ａ）は、当該半導体装置の上面図である。ま
た、図１（Ｂ）、および図１（Ｃ）は、当該半導体装置の断面図である。ここで、図１（
Ｂ）は、図１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位の断面図であり、トランジスタ２
００のチャネル長方向の断面図でもある。また、図１（Ｃ）は、図１（Ａ）にＡ３－Ａ４
の一点鎖線で示す部位の断面図であり、トランジスタ２００のチャネル幅方向の断面図で
もある。なお、図１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
本発明の一態様の半導体装置は、トランジスタ２００と、層間膜として機能する絶縁体
２１４、絶縁体２１６、絶縁体２８０、絶縁体２７４、および絶縁体２８１と、を有する
。また、トランジスタ２００と電気的に接続し、プラグとして機能する導電体２４０（導
電体２４０ａ、および導電体２４０ｂ）を有する。なお、プラグとして機能する導電体２
４０の側面に接して絶縁体２４１（絶縁体２４１ａ、および絶縁体２４１ｂ）が設けられ
る。
［トランジスタ２００］
図１（Ａ）乃至図１（Ｃ）に示すように、トランジスタ２００は、基板（図示せず。）
の上に配置され、絶縁体２１６に埋め込まれるように配置された導電体２０５と、絶縁体
２１６の上および導電体２０５の上に配置された絶縁体２２２と、絶縁体２２２の上に配
置された絶縁体２２４と、絶縁体２２４の上に配置された酸化物２３０（酸化物２３０ａ
、酸化物２３０ｂ、および酸化物２３０ｃ）と、酸化物２３０ｃの上に配置された絶縁体
２５０と、絶縁体２５０上に配置された導電体２６０（導電体２６０ａ、および導電体２
６０ｂ）と、酸化物２３０ｂの上面の一部と接する導電体２４２ａおよび導電体２４２ｂ
と、絶縁体２２４の上面の一部、酸化物２３０ａの側面、酸化物２３０ｂの側面、導電体
２４２ａの側面および上面、ならびに、導電体２４２ｂの側面および上面に接して配置さ
れた絶縁体２５４と、を有する。
酸化物２３０は、絶縁体２２４の上に配置された酸化物２３０ａと、酸化物２３０ａの
上に配置された酸化物２３０ｂと、酸化物２３０ｂの上に配置され、少なくとも一部が酸
化物２３０ｂの上面に接する酸化物２３０ｃと、を有することが好ましい。酸化物２３０
ｂ下に酸化物２３０ａを有することで、酸化物２３０ａよりも下方に形成された構造物か
ら、酸化物２３０ｂへの不純物の拡散を抑制することができる。また、酸化物２３０ｂ上
に酸化物２３０ｃを有することで、酸化物２３０ｃよりも上方に形成された構造物から、
酸化物２３０ｂへの不純物の拡散を抑制することができる。
なお、トランジスタ２００では、酸化物２３０が、酸化物２３０ａ、酸化物２３０ｂ、
および酸化物２３０ｃの３層を積層する構成について示しているが、本発明はこれに限ら
れるものではない。例えば、酸化物２３０ｂの単層、酸化物２３０ａと酸化物２３０ｂの
２層構造、酸化物２３０ｂと酸化物２３０ｃの２層構造、または４層以上の積層構造を設
ける構成にしてもよいし、酸化物２３０ａ、酸化物２３０ｂ、酸化物２３０ｃのそれぞれ
が積層構造を有していてもよい。
酸化物２３０ｂ上には、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）が設
けられる。導電体２４２の膜厚は、例えば、１ｎｍ以上５０ｎｍ以下、好ましくは２ｎｍ
以上２５ｎｍ以下、とすればよい。
導電体２６０は、トランジスタ２００の第１のゲート（トップゲートともいう。）電極
として機能し、導電体２４２ａおよび導電体２４２ｂは、それぞれトランジスタ２００の
ソース電極またはドレイン電極として機能する。
図１（Ｂ）における一点鎖線で囲む領域の拡大図を、図２（Ａ）および図２（Ｂ）に示
す。図２（Ａ）および図２（Ｂ）に示すように、酸化物２３０は、トランジスタ２００の
チャネル形成領域として機能する領域２３４と、ソース領域またはドレイン領域として機
能する領域２３１（領域２３１ａ、および領域２３１ｂ）と、を有する。
なお、図２（Ａ）および図２（Ｂ）では、領域２３１、および領域２３４が、酸化物２
３０ｂに形成されている構成を示しているが、これに限られることなく、例えば、領域２
３１、または領域２３４は、酸化物２３０ａおよび酸化物２３０ｂに形成されてもよいし
、酸化物２３０ｂおよび酸化物２３０ｃに形成されてもよいし、酸化物２３０ａ、酸化物
２３０ｂ、および酸化物２３０ｃに形成されてもよい。
また、図２（Ａ）および図２（Ｂ）では、領域２３１と領域２３４との境界を、酸化物
２３０ｂの上面に対して略垂直に表示しているが、本実施の形態はこれに限られるもので
はない。例えば、領域２３４が、酸化物２３０ｂの表面近傍では、導電体２４０側に進行
し、酸化物２３０ｂの下面近傍では、狭まった形状になる場合がある。
トランジスタ２００は、チャネル形成領域を有する酸化物２３０に、半導体として機能
する金属酸化物（以下、酸化物半導体ともいう。）を用いることが好ましい。酸化物半導
体をトランジスタのチャネル形成領域に用いることで、高い電界効果移動度のトランジス
タを実現することができる。また、信頼性の高いトランジスタを実現することができる。
また、上記金属酸化物は、バンドギャップが２．０ｅＶ以上であることが好ましく、２
．５ｅＶ以上であることがより好ましい。バンドギャップの大きい金属酸化物を酸化物２
３０に用いることで、トランジスタのオフ電流を低減することができる。このようなトラ
ンジスタを用いることで、低消費電力の半導体装置を提供できる。
チャネル形成領域に酸化物半導体を用いたトランジスタ２００は、非導通状態において
リーク電流が極めて小さいため、低消費電力の半導体装置を提供できる。また、酸化物半
導体は、スパッタリング法などを用いて成膜できるため、高集積型の半導体装置を構成す
るトランジスタ２００に用いることができる。
例えば、酸化物２３０として、インジウム（Ｉｎ）、元素Ｍおよび亜鉛（Ｚｎ）を有す
るＩｎ－Ｍ－Ｚｎ酸化物（元素Ｍは、アルミニウム、ガリウム、イットリウム、錫、銅、
バナジウム、ベリリウム、ホウ素、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム
、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、
マグネシウムなどから選ばれた一種、または複数種）等の金属酸化物を用いるとよい。特
に、元素Ｍは、アルミニウム、ガリウム、イットリウム、または錫を用いるとよい。また
、酸化物２３０として、Ｉｎ－Ｍ酸化物、Ｉｎ－Ｚｎ酸化物、またはＭ－Ｚｎ酸化物を用
いてもよい。
トランジスタには、キャリア密度の低い金属酸化物を用いることが好ましい。金属酸化
物のキャリア密度を低くする場合においては、金属酸化物中の不純物濃度を低くし、欠陥
準位密度を低くすればよい。本明細書等において、不純物濃度が低く、欠陥準位密度の低
いことを高純度真性または実質的に高純度真性という。なお、金属酸化物中の不純物とし
て、例えば、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等
がある。
特に、金属酸化物に含まれる水素は、金属原子と結合する酸素と反応して水になるため
、金属酸化物中に酸素欠損を形成する場合がある。金属酸化物中のチャネル形成領域に酸
素欠損が含まれていると、トランジスタはノーマリーオン特性となる場合がある。さらに
、酸素欠損に水素が入った欠陥はドナーとして機能し、キャリアである電子が生成される
ことがある。また、水素の一部が金属原子と結合する酸素と結合して、キャリアである電
子を生成する場合がある。従って、水素が多く含まれている金属酸化物を用いたトランジ
スタは、ノーマリーオン特性となりやすい。
よって、金属酸化物を酸化物２３０に用いる場合、金属酸化物中の水素はできる限り低
減されていることが好ましい。具体的には、金属酸化物において、二次イオン質量分析法
（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）によ
り得られる水素濃度を、１×１０２０ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１９
ａｔｏｍｓ／ｃｍ３未満、より好ましくは５×１０１８ａｔｏｍｓ／ｃｍ３未満、さらに
好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３未満とする。水素などの不純物が十分に低減
された金属酸化物をトランジスタのチャネル形成領域に用いることで、安定した電気特性
を付与することができる。
また、酸化物２３０に金属酸化物を用いる場合、導電体２４２（導電体２４２ａ、およ
び導電体２４２ｂ）と酸化物２３０とが接することで、酸化物２３０中の酸素が導電体２
４２へ拡散し、導電体２４２が酸化する場合がある。導電体２４２が酸化することで、導
電体２４２の導電率が低下する蓋然性が高い。なお、酸化物２３０中の酸素が導電体２４
２へ拡散することを、導電体２４２が酸化物２３０中の酸素を吸収する、と言い換えるこ
とができる。
また、図２（Ｂ）に示すように、酸化物２３０中の酸素が導電体２４２（導電体２４２
ａ、および導電体２４２ｂ）へ拡散することで、導電体２４２ａと、酸化物２３０ｂおよ
び酸化物２３０ｃとの間に層２３６ａが形成され、導電体２４２ｂと、酸化物２３０ｂお
よび酸化物２３０ｃとの間に層２３６ｂが形成される場合がある。
層２３６（層２３６ａ、および層２３６ｂ）は、導電体２４２よりも酸素を多く含むた
め、層２３６は絶縁性を有すると推定される。このとき、導電体２４２と、層２３６と、
酸化物２３０ｂまたは酸化物２３０ｃとの３層構造は、金属－絶縁体－半導体からなる３
層構造とみなすことができ、ＭＩＳ（Ｍｅｔａｌ－Ｉｎｓｕｌａｔｏｒ－Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ）構造と呼ぶ場合がある。
ここで、図２（Ｂ）に示すＴ１は、酸化物２３０ｂと導電体２４２ａとに挟まれた領域
の層２３６ａの膜厚であり、酸化物２３０ｂと導電体２４２ｂとに挟まれた領域の層２３
６ｂの膜厚でもある。例えば、Ｔ１を、層２３６ａ（層２３６ｂ）と酸化物２３０ｂとの
界面の位置と、導電体２４２ａ（導電体２４２ｂ）の下面と層２３６ａ（層２３６ｂ）と
の界面の位置との差とする。また、図２（Ｂ）に示すＴ２は、酸化物２３０ｃと導電体２
４２ａとに挟まれた領域の層２３６ａの膜厚であり、酸化物２３０ｃと導電体２４２ｂと
に挟まれた領域の層２３６ｂの膜厚でもある。例えば、Ｔ２を、層２３６ａ（層２３６ｂ
）と酸化物２３０ｃとの界面の位置と、導電体２４２ａ（導電体２４２ｂ）の側面と層２
３６ａ（層２３６ｂ）との界面の位置との差とする。
なお、Ｔ１の値とＴ２の値は異なる場合がある。例えば、酸化物２３０ｂと酸化物２３
０ｃの組成が異なる場合、導電体２４２への酸素の拡散しやすさが異なることで、Ｔ１の
値とＴ２の値が異なる場合がある。また、酸化物２３０ｂと酸化物２３０ｃの組成が同じ
であっても、酸化物２３０ｂが形成される工程と酸化物２３０ｃが形成される工程が異な
ることで、Ｔ１の値とＴ２の値は異なる場合がある。
なお、層２３６の膜厚は、層２３６およびその周辺の断面形状を透過型電子顕微鏡（Ｔ
ＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）などを用
いて観察することで、測定することができる場合がある。
また、層２３６の膜厚は、層２３６およびその周辺に対して、エネルギー分散型Ｘ線分
光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ－ｒａｙ ｓｐｅｃｔｒｏｓｃ
ｏｐｙ）による組成のライン分析を行うことで、算出することができる場合がある。
Ｔ１の算出方法として、はじめに、基板面に対して垂直な方向を深さ方向として、層２
３６およびその周辺に対してＥＤＸのライン分析を行う。次に、当該分析で得られる、深
さ方向に対する各元素の定量値のプロファイルにおいて、層２３６ａ（層２３６ｂ）と酸
化物２３０ｂとの界面の深さ（位置）を、酸化物２３０ｂの主成分であり、かつ、導電体
２４２ａ（導電体２４２ｂ）の主成分ではない金属の定量値が半値になる深さとみなす。
また、導電体２４２ａ（導電体２４２ｂ）の下面と層２３６ａ（層２３６ｂ）との界面の
深さ（位置）を、酸化物２３０ｂの酸素の定量値が半値になる深さとみなす。以上により
、Ｔ１を算出することができる。
また、Ｔ２の算出方法として、はじめに、チャネル長方向を深さ方向として、層２３６
およびその周辺に対してＥＤＸのライン分析を行う。次に、当該分析で得られる、深さ方
向に対する各元素の定量値のプロファイルにおいて、層２３６ａ（層２３６ｂ）と酸化物
２３０ｃとの界面の深さ（位置）を、酸化物２３０ｃの主成分であり、かつ、導電体２４
２ａ（導電体２４２ｂ）の主成分ではない金属の定量値が半値になる深さとみなす。また
、導電体２４２ａ（導電体２４２ｂ）の側面と層２３６ａ（層２３６ｂ）との界面の深さ
（位置）を、酸化物２３０ｃの酸素の定量値が半値になる深さとみなす。以上により、Ｔ
２を算出することができる。
なお、図２（Ｂ）では、層２３６が、導電体２４２と酸化物２３０ｂの領域２３１との
間、および、導電体２４２と酸化物２３０ｃとの間に形成される例を示しているが、これ
に限られることなく、例えば、層２３６が、導電体２４２と酸化物２３０ｂの領域２３１
との間にのみ形成される場合や、導電体２４２と酸化物２３０ｃとの間にのみ形成される
場合がある。
また、図２（Ｂ）に示すように、層２３６ａと酸化物２３０ｂとの間、または酸化物２
３０ｂの表面近傍に領域２３８ａが形成され、層２３６ｂと酸化物２３０ｂとの間、また
は酸化物２３０ｂの表面近傍に領域２３８ｂが形成される場合がある。領域２３８（領域
２３８ａ、および領域２３８ｂ）は、酸化物２３０ｂの酸素欠乏状態の領域であり、酸素
欠損を多く含む領域である。この場合、領域２３８には、酸素欠損に入り込んだ不純物（
水素等）がドナーとして機能し、キャリア密度が増加し、部分的に低抵抗領域が形成され
る場合がある。
なお、領域２３１ａ、および領域２３１ｂはそれぞれ、領域２３８ａ、および領域２３
８ｂの少なくとも一部を含む。よって、領域２３１は、キャリア密度が高い、低抵抗化し
た領域である。また、領域２３４は、領域２３１よりも、キャリア密度が低い領域である
。
導電体２４２が酸化しやすい導電性材料を用いて形成される場合、絶縁性を有する層２
３６の膜厚が大きくなり、導電体２４２と酸化物２３０との間のキャリアの移動が抑制さ
れる蓋然性が高い。また、導電体２４２が酸化物２３０中の酸素を抜き取ることで、層２
３６が形成されるため、層２３６の膜厚が大きくなるほど、領域２３８は拡大する。よっ
て、トランジスタの電気特性のバラツキや、トランジスタの信頼性の低下などの原因とな
る蓋然性が高い。一方で、導電体２４２が酸化しにくい導電性材料を用いて形成される場
合、層２３６が薄く形成されることで、導電体２４２と酸化物２３０とが接しない構造と
なる。よって、導電体２４２と酸化物２３０との界面が、熱処理によって劣化することを
抑制することができる場合がある。つまり、層２３６の形成または膜厚を制御する必要が
ある。
そこで、導電体２４２（導電体２４２ａ、および導電体２４２ｂ）は、酸化物２３０中
の水素が導電体２４２へ拡散しやすく、かつ、酸化物２３０中の酸素が導電体２４２へ拡
散しにくい、特性を有する導電性材料で構成されることが好ましい。これにより、酸化物
２３０中の水素が導電体２４２へ拡散することで、酸化物２３０の水素濃度が低減され、
トランジスタ２００に安定した電気特性を付与することができる。なお、本明細書などで
は、酸化物中の水素が導電体へ拡散しやすいことを、当該導電体は当該酸化物中の水素を
抜き取りやすい（吸い取りやすい）、と表現する場合がある。また、酸化物中の酸素が導
電体へ拡散しにくいことを、当該導電体は酸化しにくい、当該導電体は耐酸化性を有する
、などと表現する場合がある。
上記導電性材料の導電体として、例えば、タンタル（Ｔａ）、チタン（Ｔｉ）などを含
む導電体がある。特に、タンタルを含む導電体を導電体２４２に用いることが好ましい。
タンタルを含む導電体は、窒素を有してもよく、酸素を有してもよい。よって、タンタル
を含む導電体は、組成式がＴａＮｘＯｙ（ｘは０より大きく１．６７以下の実数、かつ、
ｙは０以上１．０以下の実数）を満たすことが好ましい。タンタルを含む導電体は、金属
タンタル、酸化タンタル、窒化タンタル、窒酸化タンタル、酸窒化タンタルなどを有する
。そこで、本明細書等では、タンタルを含む導電体を、ＴａＮｘＯｙと表記する場合があ
る。
ＴａＮｘＯｙにおいて、タンタルの比率は高い方が好ましい。または、窒素および酸素
の比率は低い方が好ましい、別言すると、ｘおよびｙの値は小さい方が好ましい。タンタ
ルの比率を高くすることで、ＴａＮｘＯｙの抵抗率が下がり、当該ＴａＮｘＯｙを導電体
２４２に用いたトランジスタ２００に良好な電気特性を与えることができる。
また、ＴａＮｘＯｙにおいて、窒素の比率は高い方が好ましい、別言すると、ｘの値は
大きい方が好ましい。窒素の比率が高いＴａＮｘＯｙを導電体２４２に用いることで、導
電体２４２の酸化を抑制することができる。また、導電体２４２と酸化物２３０との間に
形成される層２３６の膜厚を薄くすることができる。
ＴａＮｘＯｙは、水素が拡散しやすく、かつ、酸素が拡散しにくい導電性材料であるた
め、導電体２４２に好適である。導電体２４２にＴａＮｘＯｙを用いることで、導電体２
４２となる導電膜の形成以降の工程での熱処理において、酸化物２３０中の水素が導電体
２４２へ拡散し、酸化物２３０中の水素濃度を低減することができる。さらに、導電体２
４２と酸化物２３０との間に層２３６が形成されるのを防ぐ、または、層２３６の膜厚が
厚くなるのを抑えることができる。また、熱処理を行っても、酸化物２３０ｂから酸素が
引き抜かれることを低減できるので、トランジスタ２００は、製造工程における高い温度
（所謂サーマルバジェット）に対して安定となる。
なお、導電体２４２へ拡散した水素は、導電体２４２に留まる場合がある。別言すると
、酸化物２３０中の水素が導電体２４２に吸収される場合がある。また、酸化物２３０中
の水素は、導電体２４２を透過して、導電体２４２の周辺に設けられた構造体、またはト
ランジスタ２００の外方へ放出される場合がある。
導電体２４２と酸化物２３０との間に層２３６が形成されない場合、図２（Ａ）に示す
領域１０１において、酸化物２３０中の水素が、酸化物２３０の導電体２４２と接する領
域２３１から導電体２４２へ拡散することで、領域２３１の水素濃度が低減される。領域
２３１の水素濃度が低減されることで、領域２３４中の水素が領域２３１へと拡散する。
よって、領域２３４の水素濃度を低減することができる。
また、図２（Ａ）に示す領域１０２において、領域２３４の水素は、酸化物２３０ｃを
介して、導電体２４２へと拡散する場合がある。これにより、領域２３４の水素濃度を低
減することができる。
また、導電体２４２が、酸化物２３０中の水素が導電体２４２へ拡散しやすい特性を有
する導電性材料で構成され、かつ、層２３６が導電体２４２と酸化物２３０との間に形成
されることが好ましい。当該導電性材料として、例えば、ＴａＮｘＯｙなどがある。
導電体２４２にＴａＮｘＯｙを用いることで、膜厚の薄い層２３６を形成することがで
きる。具体的には、層２３６の膜厚を、０．１ｎｍ以上４ｎｍ以下、好ましくは０．５ｎ
ｍ以上３ｎｍ以下とすることができる。これにより、酸化物２３０中の水素は、層２３６
を介して導電体２４２へ拡散し、領域２３４の水素濃度を低減することができる。
また、層２３６は、タンタルと、酸素とを含むため、絶縁性を有する場合がある。この
とき、導電体２４２と、層２３６と、酸化物２３０とでＭＩＳ構造が形成される。このよ
うな構成にすることで、導電体２４２と酸化物２３０とが接せず、導電体２４２と酸化物
２３０との界面が、熱処理によって劣化することを抑制することができる。また、層２３
６の膜厚が薄いため、導電体２４２と酸化物２３０との間の電流が流れやすくなり、トラ
ンジスタの信頼性向上を図ることができる。
なお、層２３６の水素透過性が低い場合、例えば、図２（Ｂ）に示す領域１０３におい
て、領域２３４の水素は、酸化物２３０ｃおよび絶縁体２５４、または、酸化物２３０ｃ
、絶縁体２８０、および絶縁体２５４、を介して、導電体２４２へ拡散する場合がある。
つまり、導電体２４２を構成する上記導電性材料は、酸化物２３０の水素を抜き取る物性
を有することに限られず、導電体２４２の周辺に設けられた構造体の少なくとも一から水
素を抜き取る物性を有するとよい。これにより、領域２３４の水素濃度を低減できる場合
がある。
また、図２（Ｂ）に示す領域２３８は、酸素欠乏状態であり、酸素欠損を多く含む領域
である。金属酸化物を有する酸化物２３０において、酸素欠損内の水素は、酸素原子と結
合する水素、または格子間に存在する水素よりも、拡散しにくい傾向がある。よって、領
域２３８を有する領域２３１は、領域２３４よりも、拡散しにくい水素をより多く有する
。つまり、領域２３１の水素と比べて、領域２３４の水素は、導電体２４２へと拡散しや
すい。よって、領域２３４の水素濃度は、領域２３１の水素濃度よりも低くなる場合があ
る。
また、酸化物２３０の水素濃度を低減し、導電体２４２と酸化物２３０との間に層が形
成されるのを抑制するには、導電体２４２が、酸化物２３０中の水素が導電体２４２へ拡
散しやすい特性を有する導電性材料で構成され、かつ、導電体２４２と酸化物２３０との
間に、導電体２４２の酸化を抑制する機能を有する層を設けることが好ましい。当該層を
設けることで、導電体２４２と酸化物２３０とが接しない構造となるので、導電体２４２
が、酸化物２３０の酸素を吸収することを抑制することができる。
例えば、図３（Ａ）乃至図３（Ｃ）に示すように、トランジスタ２００は、導電体２４
２（導電体２４２ａ、および導電体２４２ｂ）と、酸化物２３０との間に、酸素の透過を
抑制する機能を有する酸化物２４３（酸化物２４３ａ、および酸化物２４３ｂ）を配置す
る構成にするとよい。ソース電極やドレイン電極として機能する導電体２４２と酸化物２
３０ｂとの間に酸素の透過を抑制する機能を有する酸化物２４３を配置することで、導電
体２４２と、酸化物２３０ｂとの間の電気抵抗を低減することができる。このような構成
とすることで、トランジスタ２００の電気特性およびトランジスタ２００の信頼性を向上
させることができる。
酸化物２４３として、元素Ｍを有する金属酸化物を用いてもよい。特に、元素Ｍは、ア
ルミニウム、ガリウム、イットリウム、または錫を用いるとよい。酸化物２４３は、酸化
物２３０ｂよりも元素Ｍの濃度が高いことが好ましい。また、酸化物２４３として、酸化
ガリウムを用いてもよい。また、酸化物２４３として、Ｉｎ－Ｍ－Ｚｎ酸化物等の金属酸
化物を用いてもよい。具体的には、酸化物２４３に用いる金属酸化物において、Ｉｎに対
する元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、Ｉｎに対する元
素Ｍの原子数比より大きいことが好ましい。また、酸化物２４３の膜厚は、０．５ｎｍ以
上５ｎｍ以下が好ましく、より好ましくは１ｎｍ以上３ｎｍ以下、さらに好ましくは１ｎ
ｍ以上２ｎｍ以下である。また、酸化物２４３は、結晶性を有すると好ましい。酸化物２
４３が結晶性を有する場合、酸化物２３０中の酸素の放出を好適に抑制することが出来る
。例えば、酸化物２４３の結晶構造が六方晶などであれば、酸化物２３０中の酸素の放出
を抑制できる場合がある。
これらの構成とすることで、酸化物２３０の水素濃度を低減することができる。したが
って、トランジスタ２００に良好な電気特性および信頼性を与えることができる。
以上より、信頼性が良好な半導体装置を提供することができる。また、良好な電気特性
を有する半導体装置を提供することができる。また、微細化または高集積化が可能な半導
体装置を提供することができる。また、低消費電力の半導体装置を提供することができる
。
＜半導体装置の詳細な構成＞
以下では、本発明の一態様に係るトランジスタ２００を有する半導体装置の詳細な構成
について説明する。
絶縁体２１４は、水、水素などの不純物が、基板側からトランジスタ２００に拡散する
のを抑制する絶縁性バリア膜として機能することが好ましい。したがって、絶縁体２１４
は、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、
ＮＯ２など）、銅原子などの不純物の拡散を抑制する機能を有する絶縁性材料を用いるこ
とが好ましい。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散
を抑制する機能を有する絶縁性材料を用いることが好ましい。
なお、本明細書において、不純物、または酸素の拡散を抑制する機能とは、当該不純物
、および当該酸素のいずれか一またはすべての拡散を抑制する機能とする。また、水素ま
たは酸素の拡散を抑制する機能を有する膜を、水素または酸素が透過しにくい膜、水素ま
たは酸素の透過性が低い膜、水素または酸素に対してバリア性を有する膜、水素または酸
素に対するバリア膜などと呼ぶ場合がある。また、バリア膜に導電性を有する場合、当該
バリア膜を導電性バリア膜と呼ぶことがある。
例えば、絶縁体２１４として、酸化アルミニウム、窒化シリコンなどを用いることが好
ましい。これにより、水、水素などの不純物が、絶縁体２１４より基板側からトランジス
タ２００側に拡散するのを抑制することができる。または、絶縁体２２４などに含まれる
酸素が、絶縁体２１４より基板側に拡散するのを抑制することができる。なお、絶縁体２
１４は、２層以上の積層構造を有していてもよい。その場合、同じ材料からなる積層構造
に限定されず、異なる材料からなる積層構造でもよい。例えば、酸化アルミニウムと窒化
シリコンとの積層としてもよい。
また、例えば、絶縁体２１４として、スパッタリング法を用いて成膜した、窒化シリコ
ンを用いることが好ましい。これにより、絶縁体２１４中の水素濃度を低くすることがで
き、水、水素などの不純物が、絶縁体２１４より基板側からトランジスタ２００側に拡散
するのをより抑制することができる。
層間膜として機能する絶縁体２１６は、絶縁体２１４よりも誘電率が低いことが好まし
い。誘電率が低い材料を層間膜とすることで、配線間に生じる寄生容量を低減することが
できる。例えば、絶縁体２１６として、酸化シリコン、酸化窒化シリコン、窒化酸化シリ
コン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、炭
素および窒素を添加した酸化シリコン、空孔を有する酸化シリコンなどを適宜用いればよ
い。
また、絶縁体２１６は、水素濃度が低く、化学量論的組成よりも酸素が過剰に存在する
領域（以下、過剰酸素領域ともいう。）または加熱により離脱する酸素（以下、過剰酸素
ともいう。）を有することが好ましい。例えば、絶縁体２１６として、スパッタリング法
を用いて成膜した酸化シリコンを用いることが好ましい。これにより、酸化物２３０への
水素の混入を抑制することができる、また、酸化物２３０に酸素を供給し、酸化物２３０
中の酸素欠損を低減することができる。したがって、電気特性の変動が抑制され、安定し
た電気特性を有するとともに、信頼性を向上させたトランジスタを提供することができる
。
なお、絶縁体２１６を積層構造にしてもよい。例えば、絶縁体２１６において、少なく
とも導電体２０５の側面と接する部分に、絶縁体２１４と同様の絶縁体を設ける構成にし
てもよい。このような構成にすることで、絶縁体２１６に含まれる酸素によって、導電体
２０５が酸化するのを抑制することができる。また、導電体２０５により、絶縁体２１６
に含まれる酸素量が減少するのを抑制することができる。
導電体２０５は、第２のゲート（ボトムゲートともいう。）電極として機能する場合が
ある。その場合、導電体２０５に印加する電位を、導電体２６０に印加する電位と、連動
させず、独立して変化させることで、トランジスタ２００のしきい値電圧（Ｖｔｈ）を制
御することができる。特に、導電体２０５に負の電位を印加することにより、トランジス
タ２００のＶｔｈをより大きくし、オフ電流を低減することが可能となる。したがって、
導電体２０５に負の電位を印加したほうが、印加しない場合よりも、導電体２６０に印加
する電位が０Ｖのときのドレイン電流を小さくすることができる。
導電体２０５は、酸化物２３０、および導電体２６０と、重なるように配置する。また
、導電体２０５は、絶縁体２１４または絶縁体２１６に埋め込まれて設けることが好まし
い。
なお、導電体２０５は、図１（Ｂ）に示すように、酸化物２３０におけるチャネル形成
領域よりも、大きく設けるとよい。特に、図１（Ｃ）に示すように、導電体２０５は、酸
化物２３０のチャネル幅方向と交わる端部よりも外側の領域においても、延伸しているこ
とが好ましい。つまり、酸化物２３０のチャネル幅方向における側面の外側において、導
電体２０５と、導電体２６０とは、絶縁体を介して重畳していることが好ましい。当該構
成を有することで、第１のゲート電極として機能する導電体２６０の電界と、第２のゲー
ト電極として機能する導電体２０５の電界によって、酸化物２３０のチャネル形成領域を
電気的に取り囲むことができる。
また、図１（Ｃ）に示すように、導電体２０５は延伸させて、配線としても機能させて
いる。ただし、これに限られることなく、導電体２０５の下に、配線として機能する導電
体を設ける構成にしてもよい。また、導電体２０５は、必ずしも各トランジスタに一個ず
つ設ける必要はない。例えば、導電体２０５を複数のトランジスタで共有する構成にして
もよい。
なお、トランジスタ２００では、導電体２０５の第１の導電体と導電体２０５の第２の
導電体とを積層する構成について示しているが、本発明の一態様はこれに限られるもので
はない。例えば、導電体２０５は、単層、または３層以上の積層構造として設ける構成に
してもよい。構造体が積層構造を有する場合、形成順に序数を付与し、区別する場合があ
る。
ここで、導電体２０５の第１の導電体は、水素原子、水素分子、水分子、窒素原子、窒
素分子、酸化窒素分子（Ｎ２Ｏ、ＮＯ、ＮＯ２など）、銅原子などの不純物の拡散を抑制
する機能を有する導電性材料を用いることが好ましい。または、酸素（例えば、酸素原子
、酸素分子などの少なくとも一）の拡散を抑制する機能を有する導電性材料を用いること
が好ましい。
導電体２０５の第１の導電体に、酸素の拡散を抑制する機能を有する導電性材料を用い
ることにより、導電体２０５の第２の導電体が酸化して導電率が低下することを抑制する
ことができる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル
、窒化タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。したがって
、導電体２０５の第１の導電体は、上記導電性材料を単層または積層とすればよい。例え
ば、導電体２０５の第１の導電体は、タンタル、窒化タンタル、ルテニウム、または酸化
ルテニウムと、チタンまたは窒化チタンとの積層としてもよい。
また、導電体２０５の第２の導電体は、タングステン、銅、またはアルミニウムを主成
分とする導電性材料を用いることが好ましい。なお、導電体２０５の第２の導電体を単層
で図示したが、積層構造としてもよく、例えば、チタンまたは窒化チタンと、当該導電性
材料との積層としてもよい。
絶縁体２２２、および絶縁体２２４は、ゲート絶縁体として機能する。
絶縁体２２２は、水素（例えば、水素原子、水素分子などの少なくとも一）の拡散を抑
制する機能を有することが好ましい。また、絶縁体２２２は、酸素（例えば、酸素原子、
酸素分子などの少なくとも一）の拡散を抑制する機能を有することが好ましい。例えば、
絶縁体２２２は、絶縁体２２４よりも水素および酸素の一方または双方の拡散を抑制する
機能を有することが好ましい。
絶縁体２２２は、絶縁性材料であるアルミニウムおよびハフニウムの一方または双方の
酸化物を含む絶縁体を用いるとよい。当該絶縁体として、酸化アルミニウム、酸化ハフニ
ウム、アルミニウムおよびハフニウムを含む酸化物（ハフニウムアルミネート）などを用
いることが好ましい。このような材料を用いて絶縁体２２２を形成した場合、絶縁体２２
２は、酸化物２３０から基板側への酸素の放出や、トランジスタ２００の周辺部から酸化
物２３０への水素等の不純物の拡散を抑制する層として機能する。よって、絶縁体２２２
を設けることで、水素等の不純物が、トランジスタ２００の内側へ拡散することを抑制し
、酸化物２３０中の酸素欠損の生成を抑制することができる。また、導電体２０５が、絶
縁体２２４や、酸化物２３０が有する酸素と反応することを抑制することができる。
または、上記絶縁体に、例えば、酸化アルミニウム、酸化ビスマス、酸化ゲルマニウム
、酸化ニオブ、酸化シリコン、酸化チタン、酸化タングステン、酸化イットリウム、酸化
ジルコニウムを添加してもよい。または、これらの絶縁体を窒化処理してもよい。また、
絶縁体２２２は、これらの絶縁体に酸化シリコン、酸化窒化シリコンまたは窒化シリコン
を積層して用いてもよい。
また、絶縁体２２２は、例えば、酸化アルミニウム、酸化ハフニウム、酸化タンタル、
酸化ジルコニウム、チタン酸ジルコン酸鉛（ＰＺＴ）、チタン酸ストロンチウム（ＳｒＴ
ｉＯ３）、（Ｂａ，Ｓｒ）ＴｉＯ３（ＢＳＴ）などのいわゆるｈｉｇｈ－ｋ材料を含む絶
縁体を単層または積層で用いてもよい。トランジスタの微細化、および高集積化が進むと
、ゲート絶縁体の薄膜化により、リーク電流などの問題が生じる場合がある。ゲート絶縁
体として機能する絶縁体にｈｉｇｈ－ｋ材料を用いることで、物理膜厚を保ちながら、ト
ランジスタ動作時のゲート電位の低減が可能となる。
酸化物２３０と接する絶縁体２２４は、加熱により酸素を脱離することが好ましい。例
えば、絶縁体２２４は、酸化シリコン、酸化窒化シリコンなどを適宜用いればよい。酸素
を含む絶縁体を酸化物２３０に接して設けることにより、酸化物２３０中の酸素欠損を低
減し、トランジスタ２００の信頼性を向上させることができる。
絶縁体２２４として、具体的には、加熱により一部の酸素が脱離する酸化物材料を用い
ることが好ましい。加熱により酸素を脱離する酸化膜とは、ＴＤＳ（Ｔｈｅｒｍａｌ Ｄ
ｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素分子の脱離量が１．０
×１０１８ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上、好ましくは１．０×１０１９ｍｏｌｅｃｕ
ｌｅｓ／ｃｍ３以上、さらに好ましくは２．０×１０１９ｍｏｌｅｃｕｌｅｓ／ｃｍ３以
上、または３．０×１０２０ｍｏｌｅｃｕｌｅｓ／ｃｍ３以上である酸化膜である。なお
、上記ＴＤＳ分析時における膜の表面温度は１００℃以上７００℃以下、または１００℃
以上４００℃以下の範囲が好ましい。
また、絶縁体２２４は、水素濃度が低く、過剰酸素領域または過剰酸素を有することが
好ましく、例えば、絶縁体２１６と同様の材料を用いて設けてもよい。
なお、絶縁体２２２、および絶縁体２２４が、２層以上の積層構造を有していてもよい
。その場合、同じ材料からなる積層構造に限定されず、異なる材料からなる積層構造でも
よい。
酸化物２３０は、化学組成が異なる酸化物により、積層構造を有することが好ましい。
具体的には、酸化物２３０ａに用いる金属酸化物において、主成分である金属元素に対す
る元素Ｍの原子数比が、酸化物２３０ｂに用いる金属酸化物における、主成分である金属
元素に対する元素Ｍの原子数比より、大きいことが好ましい。また、酸化物２３０ａに用
いる金属酸化物において、Ｉｎに対する元素Ｍの原子数比が、酸化物２３０ｂに用いる金
属酸化物における、Ｉｎに対する元素Ｍの原子数比より大きいことが好ましい。また、酸
化物２３０ｂに用いる金属酸化物において、元素Ｍに対するＩｎの原子数比が、酸化物２
３０ａに用いる金属酸化物における、元素Ｍに対するＩｎの原子数比より大きいことが好
ましい。また、酸化物２３０ｃは、酸化物２３０ａまたは酸化物２３０ｂに用いることが
できる金属酸化物を、用いることができる。
また、酸化物２３０ｂおよび酸化物２３０ｃは、結晶性を有することが好ましい。例え
ば、後述するＣＡＡＣ－ＯＳ（ｃ－ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ
ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いることが好ましい。ＣＡＡＣ－ＯＳ
などの結晶性を有する酸化物は、不純物や欠陥（酸素欠損など）が少なく、結晶性の高い
、緻密な構造を有している。よって、ソース電極またはドレイン電極による、酸化物２３
０ｂからの酸素の引き抜きを抑制することができる。これにより、熱処理を行っても、酸
化物２３０ｂから酸素が引き抜かれることを低減できるので、トランジスタ２００は、製
造工程における高い温度（所謂サーマルバジェット）に対して安定である。
また、酸化物２３０ｃとして、ＣＡＡＣ－ＯＳを用いることが好ましく、酸化物２３０
ｃが有する結晶のｃ軸が、酸化物２３０ｃの被形成面または上面に概略垂直な方向を向い
ていることが好ましい。ＣＡＡＣ－ＯＳは、ｃ軸と垂直方向に酸素を移動させやすい性質
を有する。したがって、酸化物２３０ｃが有する酸素を、酸化物２３０ｂに効率的に供給
することができる。
また、酸化物２３０ａおよび酸化物２３０ｃの伝導帯下端は、酸化物２３０ｂの伝導帯
下端より真空準位に近いことが好ましい。言い換えると、酸化物２３０ａおよび酸化物２
３０ｃの電子親和力は、酸化物２３０ｂの電子親和力より小さいことが好ましい。この場
合、酸化物２３０ｃは、酸化物２３０ａに用いることができる金属酸化物を用いることが
好ましい。このとき、キャリアの主たる経路は酸化物２３０ｂとなる。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および酸化物２３０ｃの接合部において、
伝導帯下端はなだらかに変化する。換言すると、酸化物２３０ａ、酸化物２３０ｂ、およ
び酸化物２３０ｃの接合部における伝導帯下端は、連続的に変化または連続接合するとも
いうことができる。このようにするためには、酸化物２３０ａと酸化物２３０ｂとの界面
、および酸化物２３０ｂと酸化物２３０ｃとの界面に形成される混合層の欠陥準位密度を
低くするとよい。
具体的には、酸化物２３０ａと酸化物２３０ｂ、酸化物２３０ｂと酸化物２３０ｃが、
酸素以外に共通の元素を主成分として有することで、欠陥準位密度が低い混合層を形成す
ることができる。例えば、酸化物２３０ｂがＩｎ－Ｇａ－Ｚｎ酸化物の場合、酸化物２３
０ａおよび酸化物２３０ｃとして、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、酸化ガ
リウムなどを用いてもよい。
具体的には、酸化物２３０ａとして、Ｉｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］、ま
たは１：１：０．５［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｂと
して、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］、またはＩｎ：Ｇａ：Ｚｎ＝４：２：
３［原子数比］の金属酸化物を用いればよい。また、酸化物２３０ｃとして、Ｉｎ：Ｇａ
：Ｚｎ＝１：３：４［原子数比］、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［原子数比］、Ｇａ：
Ｚｎ＝２：１［原子数比］、またはＧａ：Ｚｎ＝２：５［原子数比］の金属酸化物を用い
ればよい。
なお、金属酸化物をスパッタリング法により成膜する場合、上記の原子数比は、成膜さ
れた金属酸化物の原子数比に限られず、金属酸化物の成膜に用いるスパッタリングターゲ
ットの原子数比であってもよい。
酸化物２３０ａ、酸化物２３０ｃを上述の構成とすることで、酸化物２３０ａと酸化物
２３０ｂとの界面、および酸化物２３０ｂと酸化物２３０ｃとの界面における欠陥準位密
度を低くすることができる。そのため、界面散乱によるキャリア伝導への影響が小さくな
り、トランジスタ２００は高いオン電流、および高い周波数特性を得ることができる。
また、酸化物２３０ｃは、２層以上の積層構造を有していてもよい。例えば、酸化物２
３０ｃの第１の酸化物と、酸化物２３０ｃの第１の酸化物の上に配置された酸化物２３０
ｃの第２の酸化物と、を有していてもよい。
酸化物２３０ｃの第１の酸化物は、酸化物２３０ｂに用いられる金属酸化物を構成する
金属元素の少なくとも一つを含むことが好ましく、当該金属元素を全て含むことがより好
ましい。例えば、酸化物２３０ｃの第１の酸化物として、Ｉｎ－Ｇａ－Ｚｎ酸化物を用い
、酸化物２３０ｃの第２の酸化物として、Ｉｎ－Ｇａ－Ｚｎ酸化物、Ｇａ－Ｚｎ酸化物、
または酸化ガリウムを用いるとよい。これにより、酸化物２３０ｂと酸化物２３０ｃの第
１の酸化物との界面における欠陥準位密度を低くすることができる。また、酸化物２３０
ｃの第２の酸化物は、酸化物２３０ｃの第１の酸化物より、酸素の拡散または透過を抑制
する金属酸化物であることが好ましい。絶縁体２５０と酸化物２３０ｃの第１の酸化物と
の間に酸化物２３０ｃの第２の酸化物を設けることで、絶縁体２８０に含まれる酸素が、
絶縁体２５０に拡散するのを抑制することができる。したがって、当該酸素は、酸化物２
３０ｃの第１の酸化物を介して、酸化物２３０ｂに供給されやすくなる。
また、酸化物２３０ａおよび酸化物２３０ｃの第２の酸化物の伝導帯下端が、酸化物２
３０ｂおよび酸化物２３０ｃの第１の酸化物の伝導帯下端より真空準位に近いことが好ま
しい。また、言い換えると、酸化物２３０ａおよび酸化物２３０ｃの第２の酸化物の電子
親和力は、酸化物２３０ｂおよび酸化物２３０ｃの第１の酸化物の電子親和力より小さい
ことが好ましい。この場合、酸化物２３０ｃの第２の酸化物は、酸化物２３０ａに用いる
ことができる金属酸化物を用い、酸化物２３０ｃの第１の酸化物は、酸化物２３０ｂに用
いることができる金属酸化物を用いることが好ましい。このとき、キャリアの主たる経路
は酸化物２３０ｂだけでなく、酸化物２３０ｃの第１の酸化物もキャリアの主たる経路と
なる場合がある。
具体的には、酸化物２３０ｃの第１の酸化物として、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３［
原子数比］の金属酸化物を用い、酸化物２３０ｃの第２の酸化物として、Ｉｎ：Ｇａ：Ｚ
ｎ＝１：３：４［原子数比］、Ｇａ：Ｚｎ＝２：１［原子数比］、もしくはＧａ：Ｚｎ＝
２：５［原子数比］の金属酸化物、または酸化ガリウムを用いればよい。これにより、酸
化物２３０ｃの第１の酸化物と酸化物２３０ｃの第２の酸化物との界面における欠陥準位
密度を低くすることができる。
また、酸化物２３０ｃの第２の酸化物に用いる金属酸化物において、主成分である金属
元素に対するＩｎの原子数比が、酸化物２３０ｃの第１の酸化物に用いる金属酸化物にお
ける、主成分である金属元素に対するＩｎの原子数比より小さくすることで、Ｉｎが絶縁
体２５０側に拡散するのを抑制することができる。絶縁体２５０は、ゲート絶縁体として
機能するため、Ｉｎが絶縁体２５０などに混入した場合、トランジスタの特性不良となる
。したがって、酸化物２３０ｃを積層構造とすることで、信頼性の高い半導体装置を提供
することが可能となる。
導電体２４２として、上述のＴａＮｘＯｙを用いることが好ましい。なお、ＴａＮｘＯ
ｙはアルミニウムを含んでもよい。また、例えば、窒化チタン、チタンとアルミニウムを
含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウムを含む酸化
物、ランタンとニッケルを含む酸化物などを用いてもよい。これらの材料は、酸化しにく
い導電性材料、または、酸素を吸収しても導電性を維持する材料であるため、好ましい。
絶縁体２５４は、図１（Ｂ）に示すように、導電体２４２ａの上面および側面、導電体
２４２ｂの上面および側面、酸化物２３０ａの側面、酸化物２３０ｂの側面、ならびに絶
縁体２２４の上面の一部に接することが好ましい。このような構成にすることで、絶縁体
２８０は、絶縁体２５４によって、絶縁体２２４、酸化物２３０ａおよび酸化物２３０ｂ
と離隔されている。
また、絶縁体２５４は、絶縁体２２２と同様に、水素および酸素の一方または双方の拡
散を抑制する機能を有することが好ましい。例えば、絶縁体２５４は、絶縁体２２４、お
よび絶縁体２８０よりも水素および酸素の一方または双方の拡散を抑制する機能を有する
ことが好ましい。これにより、絶縁体２８０に含まれる水素が、酸化物２３０ａおよび酸
化物２３０ｂに拡散するのを抑制することができる。さらに、絶縁体２２２、および絶縁
体２５４によって、絶縁体２２４、酸化物２３０などを囲むことにより、水、水素などの
不純物が、外方から絶縁体２２４、および酸化物２３０に拡散することを抑制することが
できる。よって、トランジスタ２００に良好な電気特性および信頼性を与えることができ
る。
絶縁体２５４は、スパッタリング法を用いて成膜されることが好ましい。絶縁体２５４
を、酸素を含む雰囲気でスパッタリング法を用いて成膜することで、絶縁体２２４の絶縁
体２５４と接する領域近傍に酸素を添加することができる。これにより、当該領域から、
絶縁体２２４を介して酸化物２３０中に酸素を供給することができる。ここで、絶縁体２
５４が、上方への酸素の拡散を抑制する機能を有することで、酸素が酸化物２３０から絶
縁体２８０へ拡散することを防ぐことができる。また、絶縁体２２２が、下方への酸素の
拡散を抑制する機能を有することで、酸素が酸化物２３０から基板側へ拡散することを防
ぐことができる。このようにして、酸化物２３０のチャネル形成領域に酸素が供給される
。これにより、酸化物２３０の酸素欠損を低減し、トランジスタのノーマリーオン化を抑
制することができる。
絶縁体２５４として、例えば、アルミニウムおよびハフニウムの一方または双方の酸化
物を含む絶縁体を成膜するとよい。この場合、絶縁体２５４は、原子層堆積（ＡＬＤ：Ａ
ｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法を用いて成膜されることが好ましい
。ＡＬＤ法は、被覆性の良好な成膜法なので、絶縁体２５４の凹凸によって、段切れなど
が形成されるのを防ぐことができる。
また、絶縁体２５４として、例えば、窒化アルミニウムを含む絶縁体を用いればよい。
これにより、絶縁性に優れ、且つ熱伝導性に優れた膜とすることができるため、トランジ
スタ２００を駆動したときに生じる熱の放熱性を高めることができる。また、窒化シリコ
ン、窒化酸化シリコンなどを用いることもできる。
また、絶縁体２５４として、例えば、ガリウムを含む酸化物を用いてもよい。ガリウム
を含む酸化物は、水素および酸素の一方または双方の拡散を抑制する機能を有する場合が
あるため好ましい。なお、ガリウムを含む酸化物として、酸化ガリウム、ガリウム亜鉛酸
化物、インジウムガリウム亜鉛酸化物などを用いることができる。なお、絶縁体２５４と
してインジウムガリウム亜鉛酸化物を用いる場合、インジウムに対するガリウムの原子数
比は大きい方が好ましい。当該原子数比を大きくすることで、当該酸化物の絶縁性を高く
することができる。
また、絶縁体２５４は、２層以上の多層構造とすることができる。絶縁体２５４を２層
の積層構造とする場合、絶縁体２５４の下層、および上層の成膜には、上記方法を用いて
行うことができ、絶縁体２５４の下層、および上層の成膜は、同じ方法を用いてもよいし
、異なる方法を用いてもよい。例えば、絶縁体２５４として、酸素を含む雰囲気でスパッ
タリング法を用いて絶縁体２５４の下層を成膜し、次にＡＬＤ法を用いて絶縁体２５４の
上層を成膜してもよい。ＡＬＤ法は、被覆性の良好な成膜法なので、１層目の凹凸によっ
て、段切れなどが形成されるのを防ぐことができる。
また、絶縁体２５４の下層、および上層には上記材料を用いることができ、絶縁体２５
４の下層、および上層は同じ材料としてもよいし、異なる材料としてもよい。例えば、酸
化シリコン、酸化窒化シリコン、窒化酸化シリコンまたは窒化シリコンと、水素などの不
純物および酸素の透過を抑制する機能を有する絶縁体と、の積層構造としてもよい。また
、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、例えば、ア
ルミニウムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることができ
る。
絶縁体２５０は、ゲート絶縁体として機能する。絶縁体２５０は、酸化物２３０ｃの少
なくとも一部に接して配置することが好ましい。絶縁体２５０は、酸化シリコン、酸化窒
化シリコン、窒化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を
添加した酸化シリコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリ
コンなどを用いることができる。特に、酸化シリコン、および酸化窒化シリコンは熱に対
し安定であるため好ましい。
絶縁体２５０は、絶縁体２２４と同様に、加熱により酸素が放出される絶縁体を用いて
形成することが好ましい。加熱により酸素が放出される絶縁体を、絶縁体２５０として、
酸化物２３０ｃの少なくとも一部に接して設けることにより、酸化物２３０ｂのチャネル
形成領域に効果的に酸素を供給し、酸化物２３０ｂのチャネル形成領域の酸素欠損を低減
することができる。したがって、電気特性の変動が抑制され、安定した電気特性を有する
とともに、信頼性を向上させたトランジスタを提供することができる。また、絶縁体２２
４と同様に、絶縁体２５０中の水、水素などの不純物濃度が低減されていることが好まし
い。絶縁体２５０の膜厚は、１ｎｍ以上２０ｎｍ以下とするのが好ましい。
また、絶縁体２５０と導電体２６０との間に金属酸化物を設けてもよい。当該金属酸化
物は、絶縁体２５０から導電体２６０への酸素の拡散を抑制することが好ましい。酸素の
拡散を抑制する金属酸化物を設けることで、絶縁体２５０から導電体２６０への酸素の拡
散が抑制される。つまり、酸化物２３０へ供給する酸素量の減少を抑制することができる
。また、絶縁体２５０の酸素による導電体２６０の酸化を抑制することができる。
なお、上記金属酸化物は、ゲート絶縁体の一部としての機能を有する場合がある。した
がって、絶縁体２５０に酸化シリコンや酸化窒化シリコンなどを用いる場合、上記金属酸
化物は、比誘電率が高いｈｉｇｈ－ｋ材料である金属酸化物を用いることが好ましい。ゲ
ート絶縁体を、絶縁体２５０と上記金属酸化物との積層構造とすることで、熱に対して安
定、かつ比誘電率の高い積層構造とすることができる。したがって、ゲート絶縁体の物理
膜厚を保持したまま、トランジスタ動作時に印加するゲート電位の低減化が可能となる。
また、ゲート絶縁体として機能する絶縁体の等価酸化膜厚（ＥＯＴ）の薄膜化が可能とな
る。
具体的には、ハフニウム、アルミニウム、ガリウム、イットリウム、ジルコニウム、タ
ングステン、チタン、タンタル、ニッケル、ゲルマニウム、マグネシウムなどから選ばれ
た一種、または二種以上が含まれた金属酸化物を用いることができる。特に、アルミニウ
ムおよびハフニウムの一方または双方の酸化物を含む絶縁体を用いることが好ましい。
また、上記金属酸化物は、第１のゲート電極の一部としての機能を有してもよい。例え
ば、酸化物２３０として用いることができる酸化物半導体を、上記金属酸化物として用い
ることができる。その場合、導電体２６０をスパッタリング法で成膜することで、上記金
属酸化物の電気抵抗値を低下させて導電体とすることができる。
上記金属酸化物を有することで、導電体２６０からの電界の影響を弱めることなく、ト
ランジスタ２００のオン電流の向上を図ることができる。また、絶縁体２５０と、上記金
属酸化物との物理的な厚みにより、導電体２６０と、酸化物２３０との間の距離を保つこ
とで、導電体２６０と酸化物２３０との間のリーク電流を抑制することができる。また、
絶縁体２５０、および上記金属酸化物との積層構造を設けることで、導電体２６０と酸化
物２３０との間の物理的な距離、および導電体２６０から酸化物２３０へかかる電界強度
を、容易に適宜調整することができる。
導電体２６０は、導電体２６０ａと、導電体２６０ａの上に配置された導電体２６０ｂ
と、を有することが好ましい。例えば、導電体２６０ａは、導電体２６０ｂの底面および
側面を包むように配置されることが好ましい。
導電体２６０ａは、水素原子、水素分子、水分子、窒素原子、窒素分子、酸化窒素分子
、銅原子などの不純物の拡散を抑制する機能を有する導電性材料を用いることが好ましい
。または、酸素（例えば、酸素原子、酸素分子などの少なくとも一）の拡散を抑制する機
能を有する導電性材料を用いることが好ましい。
また、導電体２６０ａが酸素の拡散を抑制する機能を持つことにより、絶縁体２５０に
含まれる酸素により、導電体２６０ｂが酸化して導電率が低下することを抑制することが
できる。酸素の拡散を抑制する機能を有する導電性材料として、例えば、タンタル、窒化
タンタル、ルテニウム、酸化ルテニウムなどを用いることが好ましい。
また、導電体２６０は、配線としても機能するため、導電性が高い導電体を用いること
が好ましい。例えば、導電体２６０ｂは、タングステン、銅、またはアルミニウムを主成
分とする導電性材料を用いることができる。また、導電体２６０ｂは積層構造としてもよ
く、例えば、チタン、窒化チタンと上記導電性材料との積層構造としてもよい。
図１（Ｂ）および図１（Ｃ）では、導電体２６０は、導電体２６０ａと導電体２６０ｂ
の２層構造として示しているが、単層構造でもよいし、３層以上の積層構造であってもよ
い。
また、トランジスタ２００では、導電体２６０は、絶縁体２８０などに形成されている
開口を埋めるように自己整合的に形成される。導電体２６０をこのように形成することに
より、導電体２４２ａと導電体２４２ｂとの間の領域に、導電体２６０を位置合わせする
ことなく確実に配置することができる。
また、図１（Ｂ）に示すように、導電体２６０の上面は、絶縁体２５０の上面および酸
化物２３０ｃの上面と略一致している。
また、図１（Ｃ）に示すように、トランジスタ２００のチャネル幅方向において、導電
体２６０の、導電体２６０と酸化物２３０ｂとが重ならない領域の底面は、酸化物２３０
ｂの底面より低いことが好ましい。ゲート電極として機能する導電体２６０が、絶縁体２
５０などを介して、酸化物２３０ｂのチャネル形成領域の側面および上面を覆う構成とす
ることで、導電体２６０の電界を酸化物２３０ｂのチャネル形成領域全体に作用させやす
くなる。よって、トランジスタ２００のオン電流を増大させ、周波数特性を向上させるこ
とができる。絶縁体２２２の底面を基準としたときの、酸化物２３０ａおよび酸化物２３
０ｂと、導電体２６０とが、重ならない領域における導電体２６０の底面の高さと、酸化
物２３０ｂの底面の高さと、の差をＨ１とすると、Ｈ１は、０ｎｍ以上１００ｎｍ以下、
好ましくは、３ｎｍ以上５０ｎｍ以下、より好ましくは、５ｎｍ以上２０ｎｍ以下とする
。
絶縁体２８０は、絶縁体２５４を介して、絶縁体２２４、酸化物２３０ａ、酸化物２３
０ｂ、および導電体２４２上に設けられる。また、絶縁体２８０の上面は、平坦化されて
いてもよい。
層間膜として機能する絶縁体２８０は、誘電率が低いことが好ましい。誘電率が低い材
料を層間膜とすることで、配線間に生じる寄生容量を低減することができる。絶縁体２８
０は、例えば、絶縁体２１６と同様の材料を用いて設けることが好ましい。特に、酸化シ
リコンおよび酸化窒化シリコンは、熱的に安定であるため好ましい。特に、酸化シリコン
、酸化窒化シリコン、空孔を有する酸化シリコンなどの材料は、加熱により脱離する酸素
を含む領域を容易に形成することができるため好ましい。
絶縁体２８０中の水、水素などの不純物濃度は低減されていることが好ましい。また、
絶縁体２８０は、水素濃度が低く、過剰酸素領域または過剰酸素を有することが好ましく
、例えば、絶縁体２１６と同様の材料を用いて設けてもよい。なお、絶縁体２８０は、２
層以上の積層構造を有していてもよい。
絶縁体２７４は、絶縁体２１４などと同様に、水、水素などの不純物が、上方から絶縁
体２８０に拡散するのを抑制する絶縁性バリア膜として機能することが好ましい。また、
絶縁体２７４は、絶縁体２１４などと同様に、水素濃度が低く、水素の拡散を抑制する機
能を有することが好ましい。
また、図１（Ｂ）に示すように、絶縁体２７４は、導電体２６０、絶縁体２５０、およ
び酸化物２３０ｃのそれぞれの上面と接することが好ましい。これにより、絶縁体２８１
などに含まれる水素などの不純物が、絶縁体２５０へ混入することを抑えることができる
。したがって、トランジスタの電気特性およびトランジスタの信頼性への悪影響を抑制す
ることができる。
絶縁体２７４の上に、層間膜として機能する絶縁体２８１を設けることが好ましい。絶
縁体２８１は、絶縁体２１６などと同様に、誘電率が低いことが好ましい。また、絶縁体
２８１は、絶縁体２２４などと同様に、膜中の水、水素などの不純物濃度が低減されてい
ることが好ましい。
また、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４に形成された
開口に、導電体２４０ａおよび導電体２４０ｂを配置する。導電体２４０ａおよび導電体
２４０ｂは、導電体２６０を挟んで対向して設ける。なお、導電体２４０ａおよび導電体
２４０ｂの上面の高さは、絶縁体２８１の上面と、同一平面上としてもよい。
なお、絶縁体２８１、絶縁体２７４、絶縁体２８０、および絶縁体２５４の開口の側壁
に接して、絶縁体２４１ａが設けられ、その側面に接して導電体２４０ａが形成されてい
る。当該開口の底部の少なくとも一部には導電体２４２ａが位置しており、導電体２４０
ａが導電体２４２ａと接する。同様に、絶縁体２８１、絶縁体２７４、絶縁体２８０、お
よび絶縁体２５４の開口の側壁に接して、絶縁体２４１ｂが設けられ、その側面に接して
導電体２４０ｂが形成されている。当該開口の底部の少なくとも一部には導電体２４２ｂ
が位置しており、導電体２４０ｂが導電体２４２ｂと接する。
導電体２４０ａおよび導電体２４０ｂは、タングステン、銅、またはアルミニウムを主
成分とする導電性材料を用いることが好ましい。
また、導電体２４０ａおよび導電体２４０ｂは積層構造としてもよい。なお、トランジ
スタ２００では、導電体２４０ａおよび導電体２４０ｂを、２層の積層構造として設ける
構成について示しているが、本発明はこれに限られるものではない。例えば、導電体２４
０を単層、または３層以上の積層構造として設ける構成にしてもよい。
また、導電体２４０ａ、および導電体２４０ｂを積層構造とする場合、導電体２４２と
接し、かつ、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１と、絶縁
体２４１を介して接する導電体には、水、水素などの不純物の透過を抑制する機能を有す
る導電性材料を用いることが好ましい。例えば、タンタル、窒化タンタル、チタン、窒化
チタン、ルテニウム、酸化ルテニウムなどを用いることが好ましい。また、水、水素など
の不純物の透過を抑制する機能を有する導電性材料は、単層または積層で用いてもよい。
当該導電性材料を用いることで、絶縁体２８０に添加された酸素が導電体２４０ａおよび
導電体２４０ｂに吸収されるのを防ぐことができる。また、絶縁体２８１より上層に含ま
れる、水、水素などの不純物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２
３０に拡散するのを抑制することができる。
絶縁体２４１ａおよび絶縁体２４１ｂとして、例えば、絶縁体２１４、絶縁体２５４等
に用いることができる絶縁体を用いればよい。絶縁体２４１ａおよび絶縁体２４１ｂは、
絶縁体２５４に接して設けられるので、絶縁体２８０などに含まれる水、水素などの不純
物が、導電体２４０ａおよび導電体２４０ｂを通じて酸化物２３０に拡散するのを抑制す
ることができる。また、絶縁体２８０に含まれる酸素が導電体２４０ａおよび導電体２４
０ｂに吸収されるのを防ぐことができる。
また、図示しないが、導電体２４０ａの上面、および導電体２４０ｂの上面に接して配
線として機能する導電体を配置してもよい。配線として機能する導電体は、タングステン
、銅、またはアルミニウムを主成分とする導電性材料を用いることが好ましい。また、当
該導電体は、積層構造としてもよく、例えば、チタン、窒化チタンと上記導電性材料との
積層としてもよい。なお、当該導電体は、絶縁体に設けられた開口に埋め込むように形成
してもよい。
また、図示しないが、上記導電体を覆うように、抵抗率が１．０×１０１３Ωｃｍ以上
１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１３Ωｃｍ以上５．０×１０１４
Ωｃｍ以下の絶縁体を設けることが好ましい。上記導電体上に上記のような抵抗率を有す
る絶縁体を設けることで、当該絶縁体は、絶縁性を維持しつつ、トランジスタ２００、上
記導電体等の配線間に蓄積される電荷を分散し、該電荷によるトランジスタや、該トラン
ジスタを有する電子機器の特性不良や静電破壊を抑制することができ、好ましい。
＜半導体装置の構成材料＞
以下では、半導体装置に用いることができる構成材料について説明する。
＜＜基板＞＞
トランジスタ２００を形成する基板としては、例えば、絶縁体基板、半導体基板、また
は導電体基板を用いればよい。絶縁体基板としては、例えば、ガラス基板、石英基板、サ
ファイア基板、安定化ジルコニア基板（イットリア安定化ジルコニア基板など）、樹脂基
板などがある。また、半導体基板としては、例えば、シリコン、ゲルマニウムからなる半
導体基板、または炭化シリコン、シリコンゲルマニウム、ヒ化ガリウム、リン化インジウ
ム、酸化亜鉛、酸化ガリウムからなる化合物半導体基板などがある。さらには、前述の半
導体基板内部に絶縁体領域を有する半導体基板、例えば、ＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ
Ｉｎｓｕｌａｔｏｒ）基板などがある。導電体基板としては、黒鉛基板、金属基板、合
金基板、導電性樹脂基板などがある。または、金属の窒化物を有する基板、金属の酸化物
を有する基板などがある。さらには、絶縁体基板に導電体または半導体が設けられた基板
、半導体基板に導電体または絶縁体が設けられた基板、導電体基板に半導体または絶縁体
が設けられた基板などがある。または、これらの基板に素子が設けられたものを用いても
よい。基板に設けられる素子としては、容量素子、抵抗素子、スイッチ素子、発光素子、
記憶素子などがある。
＜＜絶縁体＞＞
絶縁体としては、絶縁性を有する酸化物、窒化物、酸化窒化物、窒化酸化物、金属酸化
物、金属酸化窒化物、金属窒化酸化物などがある。
例えば、トランジスタの微細化、および高集積化が進むと、ゲート絶縁体の薄膜化によ
り、リーク電流などの問題が生じる場合がある。ゲート絶縁体として機能する絶縁体に、
ｈｉｇｈ－ｋ材料を用いることで物理膜厚を保ちながら、トランジスタ動作時の低電圧化
が可能となる。一方、層間膜として機能する絶縁体には、比誘電率が低い材料を用いるこ
とで、配線間に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応
じて、材料を選択するとよい。
また、比誘電率の高い絶縁体としては、酸化ガリウム、酸化ハフニウム、酸化ジルコニ
ウム、アルミニウムおよびハフニウムを有する酸化物、アルミニウムおよびハフニウムを
有する酸化窒化物、シリコンおよびハフニウムを有する酸化物、シリコンおよびハフニウ
ムを有する酸化窒化物、またはシリコンおよびハフニウムを有する窒化物などがある。
また、比誘電率が低い絶縁体としては、酸化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、
炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、または樹脂などが
ある。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑
制する機能を有する絶縁体（絶縁体２１４、絶縁体２２２、絶縁体２５４、および絶縁体
２７４など）で囲うことによって、トランジスタの電気特性を安定にすることができる。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、ホ
ウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩素
、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオジ
ム、ハフニウム、またはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、
酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウム、酸化タンタル
などの金属酸化物、窒化アルミニウム、窒化酸化シリコン、窒化シリコンなどの金属窒化
物を用いることができる。
また、ゲート絶縁体として機能する絶縁体は、加熱により脱離する酸素を含む領域を有
する絶縁体であることが好ましい。例えば、加熱により脱離する酸素を含む領域を有する
酸化シリコンまたは酸化窒化シリコンを酸化物２３０と接する構造とすることで、酸化物
２３０が有する酸素欠損を補償することができる。
＜＜導電体＞＞
導電体としては、アルミニウム、クロム、銅、銀、金、白金、タンタル、ニッケル、チ
タン、モリブデン、タングステン、ハフニウム、バナジウム、ニオブ、マンガン、マグネ
シウム、ジルコニウム、ベリリウム、インジウム、ルテニウム、イリジウム、ストロンチ
ウム、ランタンなどから選ばれた金属元素、または上述した金属元素を成分とする合金か
、上述した金属元素を組み合わせた合金等を用いることが好ましい。例えば、窒化タンタ
ル、窒化チタン、窒化タングステン、チタンとアルミニウムを含む窒化物、タンタルとア
ルミニウムを含む窒化物、酸化ルテニウム、窒化ルテニウム、ストロンチウムとルテニウ
ムを含む酸化物、ランタンとニッケルを含む酸化物は、酸化しにくい導電性材料、または
、酸素を吸収しても導電性を維持する材料であるため、好ましい。また、リン等の不純物
元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、ニッケルシリ
サイドなどのシリサイドを用いてもよい。
また、上記の材料で形成される導電層を複数積層して用いてもよい。例えば、前述した
金属元素を含む材料と、酸素を含む導電性材料と、を組み合わせた積層構造としてもよい
。また、前述した金属元素を含む材料と、窒素を含む導電性材料と、を組み合わせた積層
構造としてもよい。また、前述した金属元素を含む材料と、酸素を含む導電性材料と、窒
素を含む導電性材料と、を組み合わせた積層構造としてもよい。
なお、トランジスタのチャネル形成領域に酸化物を用いる場合において、ゲート電極と
して機能する導電体には、前述した金属元素を含む材料と、酸素を含む導電性材料と、を
組み合わせた積層構造を用いることが好ましい。この場合は、酸素を含む導電性材料をチ
ャネル形成領域側に設けるとよい。酸素を含む導電性材料をチャネル形成領域側に設ける
ことで、当該導電性材料から離脱した酸素がチャネル形成領域に供給されやすくなる。
特に、ゲート電極として機能する導電体として、チャネルが形成される金属酸化物に含
まれる金属元素および酸素を含む導電性材料を用いることが好ましい。また、前述した金
属元素および窒素を含む導電性材料を用いてもよい。例えば、窒化チタン、窒化タンタル
などの窒素を含む導電性材料を用いてもよい。また、インジウム錫酸化物、酸化タングス
テンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタ
ンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化
物、シリコンを添加したインジウム錫酸化物を用いてもよい。また、窒素を含むインジウ
ムガリウム亜鉛酸化物を用いてもよい。このような材料を用いることで、チャネルが形成
される金属酸化物に含まれる水素を捕獲することができる場合がある。または、外方の絶
縁体などから混入する水素を捕獲することができる場合がある。
＜＜金属酸化物＞＞
酸化物２３０として、酸化物半導体として機能する金属酸化物を用いることが好ましい
。以下では、本発明に係る酸化物２３０に適用可能な金属酸化物について説明する。
金属酸化物は、少なくともインジウムまたは亜鉛を含むことが好ましい。特に、インジ
ウムおよび亜鉛を含むことが好ましい。また、それらに加えて、ガリウム、イットリウム
、錫などが含まれていることが好ましい。また、ホウ素、チタン、鉄、ニッケル、ゲルマ
ニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タン
タル、タングステン、マグネシウムなどから選ばれた一種、または複数種が含まれていて
もよい。
ここでは、金属酸化物が、インジウム、元素Ｍおよび亜鉛を有するＩｎ－Ｍ－Ｚｎ酸化
物である場合を考える。なお、元素Ｍは、アルミニウム、ガリウム、イットリウム、また
は錫とする。そのほかの元素Ｍに適用可能な元素としては、ホウ素、チタン、鉄、ニッケ
ル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニ
ウム、タンタル、タングステン、マグネシウムなどがある。ただし、元素Ｍとして、前述
の元素を複数組み合わせても構わない場合がある。
なお、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘ
ｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅ
ｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。
［金属酸化物の構造］
酸化物半導体（金属酸化物）は、単結晶酸化物半導体と、それ以外の非単結晶酸化物半
導体と、に分けられる。非単結晶酸化物半導体としては、例えば、ＣＡＡＣ－ＯＳ、多結
晶酸化物半導体、ｎｃ－ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉ
ｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ－ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏ
ｕｓ－ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、および非晶質酸化物半導
体などがある。
ＣＡＡＣ－ＯＳは、ｃ軸配向性を有し、かつａ－ｂ面方向において複数のナノ結晶が連
結し、歪みを有した結晶構造となっている。なお、歪みとは、複数のナノ結晶が連結する
領域において、格子配列の揃った領域と、別の格子配列の揃った領域と、の間で格子配列
の向きが変化している箇所を指す。
ナノ結晶は、六角形を基本とするが、正六角形状とは限らず、非正六角形状である場合
がある。また、歪みにおいて、五角形、および七角形などの格子配列を有する場合がある
。なお、ＣＡＡＣ－ＯＳにおいて、歪み近傍においても、明確な結晶粒界（グレインバウ
ンダリー）を確認することは難しい。すなわち、格子配列の歪みによって、結晶粒界の形
成が抑制されていることがわかる。これは、ＣＡＡＣ－ＯＳが、ａ－ｂ面方向において酸
素原子の配列が稠密でないことや、金属元素が置換することで原子間の結合距離が変化す
ることなどによって、歪みを許容することができるためである。
また、ＣＡＡＣ－ＯＳは、インジウム、および酸素を有する層（以下、Ｉｎ層）と、元
素Ｍ、亜鉛、および酸素を有する層（以下、（Ｍ，Ｚｎ）層）とが積層した、層状の結晶
構造（層状構造ともいう）を有する傾向がある。なお、インジウムと元素Ｍは、互いに置
換可能であり、（Ｍ，Ｚｎ）層の元素Ｍがインジウムと置換した場合、（Ｉｎ，Ｍ，Ｚｎ
）層と表すこともできる。また、Ｉｎ層のインジウムが元素Ｍと置換した場合、（Ｉｎ，
Ｍ）層と表すこともできる。
ＣＡＡＣ－ＯＳは結晶性の高い金属酸化物である。一方、ＣＡＡＣ－ＯＳは、明確な結
晶粒界を確認することが難しいため、結晶粒界に起因する電子移動度の低下が起こりにく
いといえる。また、金属酸化物の結晶性は不純物の混入や欠陥の生成などによって低下す
る場合があるため、ＣＡＡＣ－ＯＳは不純物や欠陥（酸素欠損など）の少ない金属酸化物
ともいえる。したがって、ＣＡＡＣ－ＯＳを有する金属酸化物は、物理的性質が安定する
。そのため、ＣＡＡＣ－ＯＳを有する金属酸化物は熱に強く、信頼性が高い。
ｎｃ－ＯＳは、微小な領域（例えば、１ｎｍ以上１０ｎｍ以下の領域、特に１ｎｍ以上
３ｎｍ以下の領域）において原子配列に周期性を有する。また、ｎｃ－ＯＳは、異なるナ
ノ結晶間で結晶方位に規則性が見られない。そのため、膜全体で配向性が見られない。し
たがって、ｎｃ－ＯＳは、分析方法によっては、ａ－ｌｉｋｅ ＯＳや非晶質酸化物半導
体と区別が付かない場合がある。
なお、インジウムと、ガリウムと、亜鉛と、を有する金属酸化物の一種である、Ｉｎ－
Ｇａ－Ｚｎ酸化物（以下、ＩＧＺＯ）は、上述のナノ結晶とすることで安定な構造をとる
場合がある。特に、ＩＧＺＯは、大気中では結晶成長がし難い傾向があるため、大きな結
晶（ここでは、数ｍｍの結晶、または数ｃｍの結晶）よりも小さな結晶（例えば、上述の
ナノ結晶）とする方が、構造的に安定となる場合がある。
ａ－ｌｉｋｅ ＯＳは、ｎｃ－ＯＳと非晶質酸化物半導体との間の構造を有する金属酸
化物である。ａ－ｌｉｋｅ ＯＳは、鬆または低密度領域を有する。すなわち、ａ－ｌｉ
ｋｅ ＯＳは、ｎｃ－ＯＳおよびＣＡＡＣ－ＯＳと比べて、結晶性が低い。
酸化物半導体（金属酸化物）は、多様な構造をとり、それぞれが異なる特性を有する。
本発明の一態様の酸化物半導体は、非晶質酸化物半導体、多結晶酸化物半導体、ａ－ｌｉ
ｋｅ ＯＳ、ｎｃ－ＯＳ、ＣＡＡＣ－ＯＳのうち、二種以上を有していてもよい。
［不純物］
ここで、金属酸化物中における各不純物の影響について説明する。
酸化物半導体に不純物が混入すると、欠陥準位または酸素欠損が形成される場合がある
。よって、酸化物半導体のチャネル形成領域に不純物が混入することで、酸化物半導体を
用いたトランジスタの電気特性が変動しやすく、信頼性が悪くなる場合がある。また、チ
ャネル形成領域に酸素欠損が含まれていると、トランジスタはノーマリーオン特性となり
やすい。
また、上記欠陥準位には、トラップ準位が含まれる場合がある。金属酸化物のトラップ
準位に捕獲された電荷は、消失するまでに要する時間が長く、あたかも固定電荷のように
振る舞うことがある。そのため、トラップ準位密度の高い金属酸化物をチャネル形成領域
に有するトランジスタは、電気特性が不安定となる場合がある。
また、酸化物半導体のチャネル形成領域に不純物が存在すると、チャネル形成領域の結
晶性が低くなる場合がある、また、チャネル形成領域に接して設けられる酸化物の結晶性
が低くなる場合がある。チャネル形成領域の結晶性が低いと、トランジスタの安定性また
は信頼性が悪化する傾向がある。また、チャネル形成領域に接して設けられる酸化物の結
晶性が低いと、界面準位が形成され、トランジスタの安定性または信頼性が悪化する場合
がある。
したがって、トランジスタの安定性または信頼性を向上させるには、酸化物半導体のチ
ャネル形成領域およびその近傍の不純物濃度を低減することが有効である。不純物として
は、水素、窒素、アルカリ金属、アルカリ土類金属、鉄、ニッケル、シリコン等がある。
具体的には、当該酸化物半導体のチャネル形成領域およびその近傍において、ＳＩＭＳ
により得られる上記不純物の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは
２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。または、当該酸化物半導体のチャネル形成
領域およびその近傍において、ＥＤＸを用いた元素分析により得られる上記不純物の濃度
を、１．０ａｔｏｍｉｃ％以下にする。なお、当該酸化物半導体として元素Ｍを含む酸化
物を用いる場合、当該酸化物半導体のチャネル形成領域およびその近傍において、元素Ｍ
に対する上記不純物の濃度比を、０．１０未満、好ましくは０．０５未満にする。ここで
、上記濃度比を算出する際に用いる元素Ｍの濃度は、上記不純物の濃度を算出した領域と
同じ領域の濃度でもよいし、当該酸化物半導体中の濃度でもよい。
また、不純物濃度を低減した金属酸化物は、欠陥準位密度が低いため、トラップ準位密
度も低くなる場合がある。
＜半導体装置の作製方法＞
次に、図１（Ａ）乃至図１（Ｃ）に示す、本発明の一態様に係るトランジスタ２００を
有する半導体装置の作製方法を、図４（Ａ）乃至図１１（Ｃ）を用いて説明する。
図４（Ａ）、図５（Ａ）、図６（Ａ）、図７（Ａ）、図８（Ａ）、図９（Ａ）、図１０
（Ａ）、および図１１（Ａ）は上面図を示す。また、図４（Ｂ）、図５（Ｂ）、図６（Ｂ
）、図７（Ｂ）、図８（Ｂ）、図９（Ｂ）、図１０（Ｂ）、および図１１（Ｂ）はそれぞ
れ、図４（Ａ）、図５（Ａ）、図６（Ａ）、図７（Ａ）、図８（Ａ）、図９（Ａ）、図１
０（Ａ）、および図１１（Ａ）にＡ１－Ａ２の一点鎖線で示す部位に対応する断面図であ
り、トランジスタ２００のチャネル長方向の断面図でもある。また、図４（Ｃ）、図５（
Ｃ）、図６（Ｃ）、図７（Ｃ）、図８（Ｃ）、図９（Ｃ）、図１０（Ｃ）、および図１１
（Ｃ）はそれぞれ、図４（Ａ）、図５（Ａ）、図６（Ａ）、図７（Ａ）、図８（Ａ）、図
９（Ａ）、図１０（Ａ）、および図１１（Ａ）にＡ３－Ａ４の一点鎖線で示す部位に対応
する断面図であり、トランジスタ２００のチャネル幅方向の断面図でもある。なお、図４
（Ａ）、図５（Ａ）、図６（Ａ）、図７（Ａ）、図８（Ａ）、図９（Ａ）、図１０（Ａ）
、および図１１（Ａ）の上面図では、図の明瞭化のために一部の要素を省いている。
まず、基板（図示しない。）を準備し、当該基板上に絶縁体２１４を成膜する。絶縁体
２１４の成膜は、スパッタリング法、化学気相成長（ＣＶＤ：Ｃｈｅｍｉｃａｌ Ｖａｐ
ｏｒ Ｄｅｐｏｓｉｔｉｏｎ）法、分子線エピタキシー（ＭＢＥ：Ｍｏｌｅｃｕｌａｒ
Ｂｅａｍ Ｅｐｉｔａｘｙ）法、パルスレーザ堆積（ＰＬＤ：Ｐｕｌｓｅｄ Ｌａｓｅｒ
Ｄｅｐｏｓｉｔｉｏｎ）法、ＡＬＤ法などを用いて行うことができる。
なお、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍａｌ Ｃ
ＶＤ）法、光を利用する光ＣＶＤ（Ｐｈｏｔｏ ＣＶＤ）法などに分類できる。さらに用
いる原料ガスによって金属ＣＶＤ（ＭＣＶＤ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ
（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉｃ ＣＶＤ）法に分けることができる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、熱ＣＶＤ法は、プラ
ズマを用いないため、被処理物へのプラズマダメージが生じない成膜方法である。例えば
、半導体装置に含まれる配線、電極、素子（トランジスタ、容量素子など）などは、プラ
ズマから電荷を受け取ることでチャージアップする場合がある。このとき、蓄積した電荷
によって、半導体装置に含まれる配線、電極、素子などが破壊される場合がある。一方、
プラズマを用いない熱ＣＶＤ法の場合、こういったプラズマダメージが生じないため、半
導体装置の歩留まりを高くすることができる。また、熱ＣＶＤ法では、成膜中のプラズマ
ダメージが生じないため、欠陥の少ない膜が得られる。
また、ＡＬＤ法は、原子の性質である自己制御性を利用し、一層ずつ原子を堆積するこ
とができるので、極薄の成膜が可能、アスペクト比の高い構造への成膜が可能、ピンホー
ルなどの欠陥の少ない成膜が可能、被覆性に優れた成膜が可能、低温での成膜が可能、な
どの効果がある。また、ＡＬＤ法には、プラズマを利用するＰＥＡＬＤ（Ｐｌａｓｍａ
Ｅｎｈａｎｃｅｄ ＡＬＤ）法も含まれる。プラズマを利用することで、より低温での成
膜が可能となり好ましい場合がある。なお、ＡＬＤ法で用いるプリカーサには炭素などの
不純物を含むものがある。このため、ＡＬＤ法により設けられた膜は、他の成膜法により
設けられた膜と比較して、炭素などの不純物を多く含む場合がある。なお、不純物の定量
は、Ｘ線光電子分光法（ＸＰＳ：Ｘ－ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔ
ｒｏｓｃｏｐｙ）を用いて行うことができる。
ＣＶＤ法およびＡＬＤ法は、ターゲットなどから放出される粒子が堆積する成膜方法と
は異なり、被処理物の表面における反応により膜が形成される成膜方法である。したがっ
て、被処理物の形状の影響を受けにくく、良好な段差被覆性を有する成膜方法である。特
に、ＡＬＤ法は、優れた段差被覆性と、優れた厚さの均一性を有するため、アスペクト比
の高い開口部の表面を被覆する場合などに好適である。ただし、ＡＬＤ法は、比較的成膜
速度が遅いため、成膜速度の速いＣＶＤ法などの他の成膜方法と組み合わせて用いること
が好ましい場合もある。
ＣＶＤ法およびＡＬＤ法は、原料ガスの流量比によって、得られる膜の組成を制御する
ことができる。例えば、ＣＶＤ法およびＡＬＤ法では、原料ガスの流量比によって、任意
の組成の膜を成膜することができる。また、例えば、ＣＶＤ法およびＡＬＤ法では、成膜
しながら原料ガスの流量比を変化させることによって、組成が連続的に変化した膜を成膜
することができる。原料ガスの流量比を変化させながら成膜する場合、複数の成膜室を用
いて成膜する場合と比べて、搬送や圧力調整に掛かる時間を要さない分、成膜に掛かる時
間を短くすることができる。したがって、半導体装置の生産性を高めることができる場合
がある。
本実施の形態では、絶縁体２１４として、スパッタリング法によって酸化アルミニウム
を成膜する。また、絶縁体２１４は、多層構造としてもよい。
次に、絶縁体２１４上に絶縁体２１６を成膜する。絶縁体２１６の成膜は、スパッタリ
ング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実
施の形態では、絶縁体２１６として、ＣＶＤ法によって酸化窒化シリコンを成膜する。
次に、絶縁体２１６に絶縁体２１４に達する開口を形成する。開口とは、例えば、溝や
スリットなども含まれる。また、開口が形成された領域を指して開口部とする場合がある
。開口の形成はウェットエッチングを用いてもよいが、ドライエッチングを用いるほうが
微細加工には好ましい。また、絶縁体２１４は、絶縁体２１６をエッチングして溝を形成
する際のエッチングストッパ膜として機能する絶縁体を選択することが好ましい。例えば
、溝を形成する絶縁体２１６に酸化窒化シリコンを用いた場合は、絶縁体２１４は窒化シ
リコン、酸化アルミニウム、酸化ハフニウムを用いるとよい。
ドライエッチング装置として、平行平板型電極を有する容量結合型プラズマ（ＣＣＰ：
Ｃａｐａｃｉｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）エッチング装置を用いるこ
とができる。平行平板型電極を有する容量結合型プラズマエッチング装置は、平行平板型
電極の一方の電極に高周波電圧を印加する構成でもよい。または平行平板型電極の一方の
電極に複数の異なった高周波電圧を印加する構成でもよい。または平行平板型電極それぞ
れに同じ周波数の高周波電圧を印加する構成でもよい。または平行平板型電極それぞれに
周波数の異なる高周波電圧を印加する構成でもよい。または高密度プラズマ源を有するド
ライエッチング装置を用いることができる。高密度プラズマ源を有するドライエッチング
装置は、例えば、誘導結合型プラズマ（ＩＣＰ：Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅ
ｄ Ｐｌａｓｍａ）エッチング装置などを用いることができる。
開口の形成後に、導電体２０５の第１の導電体となる導電膜を成膜する。該導電膜は、
酸素の透過を抑制する機能を有する導電体を含むことが望ましい。たとえば、窒化タンタ
ル、窒化タングステン、窒化チタンなどを用いることができる。または、酸素の透過を抑
制する機能を有する導電体と、タンタル、タングステン、チタン、モリブデン、アルミニ
ウム、銅、モリブデンタングステン合金との積層膜とすることができる。該導電膜の成膜
は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うこと
ができる。
本実施の形態では、導電体２０５の第１の導電体となる導電膜として、スパッタリング
法によって窒化タンタル膜、または、窒化タンタルの上に窒化チタンを積層した膜を成膜
する。このような金属窒化物を導電体２０５の第１の導電体に用いることにより、後述す
る導電体２０５の第２の導電体として銅などの拡散しやすい金属を用いても、当該金属が
導電体２０５の第１の導電体から外に拡散するのを防ぐことができる。
次に、導電体２０５の第１の導電体となる導電膜上に、導電体２０５の第２の導電体と
なる導電膜を成膜する。該導電膜の成膜は、メッキ法、スパッタリング法、ＣＶＤ法、Ｍ
ＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実施の形態では、該導電
膜として、タングステンを成膜する。
次に、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理
を行うことで、導電体２０５の第１の導電体となる導電膜の一部、および導電体２０５の
第２の導電体となる導電膜の一部を除去し、絶縁体２１６を露出する。その結果、開口部
のみに、導電体２０５の第１の導電体となる導電膜、および導電体２０５の第２の導電体
となる導電膜が残存する。これにより、上面が平坦な、導電体２０５の第１の導電体およ
び導電体２０５の第２の導電体を含む導電体２０５を形成することができる（図４（Ａ）
乃至図４（Ｃ）参照。）。
なお、導電体２０５を形成した後に、導電体２０５の第２の導電体の一部を除去して、
導電体２０５の第２の導電体に溝を形成し、当該溝を埋め込むように導電体２０５および
絶縁体２１６上に導電膜を成膜し、ＣＭＰ処理を行う工程を行ってもよい。当該ＣＭＰ処
理により、当該導電膜の一部を除去し、絶縁体２１６を露出する。なお、導電体２０５の
第２の導電体の一部は、ドライエッチング法などを用いて除去するとよい。
上記工程により、上面が平坦な、上記導電膜を含む導電体２０５を形成することができ
る。絶縁体２１６と導電体２０５の上面の平坦性を向上させることにより、酸化物２３０
ａ、酸化物２３０ｂ、および酸化物２３０ｃの結晶性の向上を図ることができる。なお、
当該導電膜には、導電体２０５の第１の導電体または導電体２０５の第２の導電体と同様
の材料を用いるとよい。
ここからは、上記と異なる導電体２０５の形成方法について以下に説明する。
絶縁体２１４上に、導電体２０５となる導電膜を成膜する。当該導電膜の成膜は、スパ
ッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる
。また、当該導電膜は、多層膜とすることができる。例えば、当該導電膜としてタングス
テンを成膜する。
次に、リソグラフィー法を用いて、導電体２０５となる導電膜を加工し、導電体２０５
を形成する。
なお、リソグラフィー法では、まず、マスクを介してレジストを露光する。次に、露光
された領域を、現像液を用いて除去または残存させてレジストマスクを形成する。次に、
当該レジストマスクを介してエッチング処理することで導電体、半導体、絶縁体などを所
望の形状に加工することができる。例えば、ＫｒＦエキシマレーザ光、ＡｒＦエキシマレ
ーザ光、ＥＵＶ（Ｅｘｔｒｅｍｅ Ｕｌｔｒａｖｉｏｌｅｔ）光などを用いて、レジスト
を露光することでレジストマスクを形成すればよい。また、基板と投影レンズとの間に液
体（例えば水）を満たして露光する、液浸技術を用いてもよい。また、前述した光に代え
て、電子ビームやイオンビームを用いてもよい。なお、電子ビームやイオンビームを用い
る場合には、マスクは不要となる。なお、レジストマスクは、アッシングなどのドライエ
ッチング処理を行う、ウェットエッチング処理を行う、ドライエッチング処理後にウェッ
トエッチング処理を行う、またはウェットエッチング処理後にドライエッチング処理を行
うことで、除去することができる。
また、レジストマスクの代わりに絶縁体や導電体からなるハードマスクを用いてもよい
。ハードマスクを用いる場合、導電体２０５となる導電膜上にハードマスク材料となる絶
縁膜や導電膜を形成し、その上にレジストマスクを形成し、ハードマスク材料をエッチン
グすることで所望の形状のハードマスクを形成することができる。導電体２０５となる導
電膜のエッチングは、レジストマスクを除去してから行っても良いし、レジストマスクを
残したまま行っても良い。後者の場合、エッチング中にレジストマスクが消失することが
ある。導電体２０５となる導電膜のエッチング後にハードマスクをエッチングにより除去
しても良い。一方、ハードマスクの材料が後工程に影響が無い、あるいは後工程で利用で
きる場合、必ずしもハードマスクを除去する必要は無い。
次に、絶縁体２１４、および導電体２０５上に絶縁体２１６となる絶縁膜を成膜する。
当該絶縁膜は、導電体２０５の上面、および側面と接するように形成する。当該絶縁膜の
成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行う
ことができる。
ここで、絶縁体２１６となる絶縁膜の膜厚は、導電体２０５の膜厚以上とすることが好
ましい。例えば、導電体２０５の膜厚を１とすると、当該絶縁膜の膜厚は、１以上３以下
とする。
次に、絶縁体２１６となる絶縁膜にＣＭＰ処理を行うことで、当該絶縁膜の一部を除去
し、導電体２０５の表面を露出させる。これにより、上面が平坦な、導電体２０５と、絶
縁体２１６とを形成することができる。以上が、導電体２０５の異なる形成方法である。
次に、絶縁体２１６、および導電体２０５上に絶縁体２２２を成膜する。絶縁体２２２
の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行
うことができる。本実施の形態では、絶縁体２２２として、ＡＬＤ法によって、酸化ハフ
ニウムまたは酸化アルミニウムを成膜する。
続いて、加熱処理を行うと好ましい。加熱処理は、２５０℃以上６５０℃以下、好まし
くは３００℃以上５００℃以下、さらに好ましくは３２０℃以上４５０℃以下で行えばよ
い。なお、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気、または酸化性ガスを１０
ｐｐｍ以上、１％以上、もしくは１０％以上含む雰囲気で行う。また、加熱処理は減圧状
態で行ってもよい。または、加熱処理は、窒素ガスもしくは不活性ガスの雰囲気で加熱処
理した後に、脱離した酸素を補うために酸化性ガスを１０ｐｐｍ以上、１％以上、または
１０％以上含む雰囲気で加熱処理を行ってもよい。
本実施の形態では、加熱処理として、絶縁体２２２の成膜後に窒素雰囲気にて４００℃
の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の
処理を行う。当該加熱処理によって、絶縁体２２２に含まれる水、水素などの不純物を除
去することなどができる。また、加熱処理は、絶縁体２２４の成膜後などのタイミングで
行うこともできる。
次に、絶縁体２２２上に絶縁体２２４を成膜する。絶縁体２２４の成膜は、スパッタリ
ング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。本実
施の形態では、絶縁体２２４として、ＣＶＤ法によって酸化窒化シリコン膜を成膜する。
ここで、絶縁体２２４に過剰酸素領域を形成するために、減圧状態で酸素を含むプラズ
マ処理を行ってもよい。酸素を含むプラズマ処理は、例えばマイクロ波を用いた高密度プ
ラズマを発生させる電源を有する装置を用いることが好ましい。または、基板側にＲＦ（
Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）を印加する電源を有してもよい。高密度プラズマを用
いることより、高密度の酸素ラジカルを生成することができ、基板側にＲＦを印加するこ
とで、高密度プラズマによって生成された酸素ラジカルを効率よく絶縁体２２４内に導く
ことができる。または、この装置を用いて不活性ガスを含むプラズマ処理を行った後に、
脱離した酸素を補うために酸素を含むプラズマ処理を行ってもよい。なお、当該プラズマ
処理の条件を適宜選択することにより、絶縁体２２４に含まれる水、水素などの不純物を
除去することができる。その場合、加熱処理は行わなくてもよい。
ここで、絶縁体２２４上に、例えば、スパッタリング法によって、酸化アルミニウムを
成膜した後、絶縁体２２４に達するまで、ＣＭＰ処理を行ってもよい。当該ＣＭＰ処理を
行うことで絶縁体２２４表面の平坦化および平滑化を行うことができる。当該酸化アルミ
ニウムを絶縁体２２４上に配置してＣＭＰ処理を行うことで、ＣＭＰ処理の終点検出が容
易となる。また、ＣＭＰ処理によって、絶縁体２２４の一部が研磨されて、絶縁体２２４
の膜厚が薄くなることがあるが、絶縁体２２４の成膜時に膜厚を調整すればよい。絶縁体
２２４表面の平坦化および平滑化を行うことで、後に成膜する酸化物の被覆率の悪化を防
止し、半導体装置の歩留りの低下を防ぐことができる場合がある。また、絶縁体２２４上
に、スパッタリング法によって、酸化アルミニウムを成膜することにより、絶縁体２２４
に酸素を添加することができるので好ましい。
次に、絶縁体２２４上に、酸化膜２３０Ａ、酸化膜２３０Ｂを順に成膜する（図４（Ｂ
）および図４（Ｃ）参照。）。なお、酸化膜２３０Ａおよび酸化膜２３０Ｂは、大気環境
にさらさずに連続して成膜することが好ましい。大気開放せずに成膜することで、酸化膜
２３０Ａ、および酸化膜２３０Ｂ上に大気環境からの不純物または水分が付着することを
防ぐことができ、酸化膜２３０Ａと酸化膜２３０Ｂとの界面近傍を清浄に保つことができ
る。
酸化膜２３０Ａ、および酸化膜２３０Ｂの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ
法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
例えば、酸化膜２３０Ａ、および酸化膜２３０Ｂをスパッタリング法によって成膜する
場合は、スパッタリングガスとして酸素、または、酸素と希ガスの混合ガスを用いる。ス
パッタリングガスに含まれる酸素の割合を高めることで、成膜される酸化膜中の過剰酸素
を増やすことができる。また、上記の酸化膜をスパッタリング法によって成膜する場合は
、上記のＩｎ－Ｍ－Ｚｎ酸化物ターゲットなどを用いることができる。
特に、酸化膜２３０Ａの成膜時に、スパッタリングガスに含まれる酸素の一部が絶縁体
２２４に供給される場合がある。したがって、当該スパッタリングガスに含まれる酸素の
割合は７０％以上、好ましくは８０％以上、より好ましくは１００％とすればよい。
また、酸化膜２３０Ｂをスパッタリング法で形成する場合、スパッタリングガスに含ま
れる酸素の割合を、３０％を超えて１００％以下、好ましくは７０％以上１００％以下と
して成膜すると、酸素過剰型の酸化物半導体が形成される。酸素過剰型の酸化物半導体を
チャネル形成領域に用いたトランジスタは、比較的高い信頼性が得られる。ただし、本発
明の一態様はこれに限定されない。酸化膜２３０Ｂをスパッタリング法で形成する場合、
スパッタリングガスに含まれる酸素の割合を１％以上３０％以下、好ましくは５％以上２
０％以下として成膜すると、酸素欠乏型の酸化物半導体が形成される。酸素欠乏型の酸化
物半導体をチャネル形成領域に用いたトランジスタは、比較的高い電界効果移動度が得ら
れる。また、基板を加熱しながら成膜を行うことによって、当該酸化膜の結晶性を向上さ
せることができる。
本実施の形態では、酸化膜２３０Ａは、スパッタリング法によって、１：３：４［原子
数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いて成膜する。また、酸化膜２３０Ｂは
、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ－
Ｇａ－Ｚｎ酸化物ターゲットを用いて成膜する。なお、各酸化膜は、成膜条件、および原
子数比を適宜選択することで、酸化物２３０に求める特性に合わせて形成するとよい。
なお、絶縁体２２２、絶縁体２２４、酸化膜２３０Ａ、および酸化膜２３０Ｂを、大気
に暴露することなく成膜することが好ましい。例えば、マルチチャンバー方式の成膜装置
を用いればよい。
次に、加熱処理を行ってもよい。当該加熱処理は、上述した加熱処理条件を用いること
ができる。当該加熱処理によって、酸化膜２３０Ａ、および酸化膜２３０Ｂ中の水、水素
などの不純物を除去することなどができる。本実施の形態では、窒素雰囲気にて４００℃
の温度で１時間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の
処理を行う。
次に、酸化膜２３０Ｂ上に導電膜２４２Ａを成膜する。導電膜２４２Ａの成膜はスパッ
タリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる（
図４（Ｂ）および図４（Ｃ）参照。）。なお、導電膜２４２Ａの成膜前に、加熱処理を行
ってもよい。当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して導電膜
２４２Ａを成膜してもよい。このような処理を行うことによって、酸化膜２３０Ｂの表面
などに吸着している水分および水素を除去し、さらに酸化膜２３０Ａおよび酸化膜２３０
Ｂ中の水分濃度および水素濃度を低減させることができる。加熱処理の温度は、１００℃
以上４００℃以下が好ましい。本実施の形態では、加熱処理の温度を２００℃とする。
次に、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａを島状に加工して、酸
化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂを形成する。なお、当該工程にお
いて、絶縁体２２４の酸化物２３０ａと重ならない領域の膜厚が薄くなることがある（図
５（Ａ）乃至図５（Ｃ）参照。）。
ここで、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂは、少なくとも一部
が導電体２０５と重なるように形成する。また、酸化物２３０ａ、酸化物２３０ｂ、およ
び導電層２４２Ｂの側面は、絶縁体２２４の上面に対し、概略垂直であることが好ましい
。酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面が、絶縁体２２４の上
面に対し、概略垂直であることで、複数のトランジスタ２００を設ける際に、小面積化、
高密度化が可能となる。または、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２
Ｂの側面と、絶縁体２２４の上面とのなす角が低い角度になる構成にしてもよい。その場
合、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの側面と、絶縁体２２４の
上面とのなす角は６０°以上７０°未満が好ましい。この様な形状とすることで、これよ
り後の工程において、絶縁体２５４などの被覆性が向上し、鬆などの欠陥を低減すること
ができる。
また、導電層２４２Ｂの側面と導電層２４２Ｂの上面との間に、湾曲面を有する。つま
り、当該側面の端部と当該上面の端部は、湾曲していることが好ましい。湾曲面は、例え
ば、導電層２４２Ｂの端部において、曲率半径が、３ｎｍ以上１０ｎｍ以下、好ましくは
、５ｎｍ以上６ｎｍ以下とする。端部に角を有さないことで、以降の成膜工程における膜
の被覆性が向上する。
なお、酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａの加工はリソグラフィ
ー法を用いて行えばよい。また、当該加工はドライエッチング法やウェットエッチング法
を用いることができる。ドライエッチング法による加工は微細加工に適している。また、
酸化膜２３０Ａ、酸化膜２３０Ｂ、および導電膜２４２Ａの加工は、それぞれ異なる条件
で加工してもよい。
次に、絶縁体２２４、酸化物２３０ａ、酸化物２３０ｂ、および導電層２４２Ｂの上に
、絶縁膜２５４Ａを成膜する（図６（Ｂ）および図６（Ｃ）参照）。
絶縁膜２５４Ａの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ
法などを用いて行うことができる。絶縁膜２５４Ａは、酸素の透過を抑制する機能を有す
る絶縁膜を用いることが好ましい。例えば、スパッタリング法によって、窒化シリコン、
酸化シリコン、または酸化アルミニウムを成膜する。
次に、絶縁膜２５４Ａ上に、絶縁体２８０となる絶縁膜を成膜する。当該絶縁膜の成膜
は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うこと
ができる。本実施の形態では、当該絶縁膜として、ＣＶＤ法、またはスパッタリング法に
よって酸化シリコン膜を成膜する。なお、当該絶縁膜の成膜前に、加熱処理を行ってもよ
い。加熱処理は、減圧下で行い、大気に暴露することなく、連続して当該絶縁膜を成膜し
てもよい。このような処理を行うことによって、絶縁膜２５４Ａの表面などに吸着してい
る水分および水素を除去し、さらに酸化物２３０ａ、酸化物２３０ｂ、および絶縁膜２５
４Ａ中の水分濃度および水素濃度を低減させることができる。上述した加熱処理条件を用
いることができる。
また、絶縁体２８０となる絶縁膜は、多層構造としてもよい。例えば、スパッタリング
法によって酸化シリコン膜を成膜し、当該酸化シリコン膜上に、ＣＶＤ法によって酸化シ
リコン膜を成膜する構造としてもよい。
次に、絶縁体２８０となる絶縁膜にＣＭＰ処理を行い、上面が平坦な絶縁体２８０を形
成する（図６（Ｂ）および図６（Ｃ）参照。）。
次に、絶縁体２８０の一部、絶縁膜２５４Ａの一部、および導電層２４２Ｂの一部を加
工して、酸化物２３０ｂに達する開口を形成する。当該開口は、導電体２０５と重なるよ
うに形成することが好ましい。当該開口の形成によって、導電体２４２ａ、導電体２４２
ｂ、および絶縁体２５４を形成する。このとき、酸化物２３０ｂの当該開口と重なる領域
の膜厚が薄くなる場合がある（図７（Ａ）乃至図７（Ｃ）参照。）。
また、絶縁体２８０の一部、絶縁膜２５４Ａの一部、および導電層２４２Ｂの一部の加
工は、それぞれ異なる条件で加工してもよい。例えば、絶縁体２８０の一部をドライエッ
チング法で加工し、絶縁膜２５４Ａの一部をウェットエッチング法で加工し、導電層２４
２Ｂの一部をドライエッチング法で加工してもよい。
ここで、酸化物２３０ａ、酸化物２３０ｂなどの表面に付着または内部に拡散した不純
物を除去することが好ましい。当該不純物としては、絶縁体２８０、絶縁膜２５４Ａ、お
よび導電層２４２Ｂに含まれる成分、上記開口を形成する際に用いられる装置に使われて
いる部材に含まれる成分、エッチングに使用するガスまたは液体に含まれる成分などに起
因したものが挙げられる。当該不純物としては、例えば、アルミニウム、シリコン、タン
タル、フッ素、塩素などがある。
上記の不純物などを除去するために、洗浄処理を行ってもよい。洗浄方法としては、洗
浄液など用いたウェット洗浄、プラズマを用いたプラズマ処理、熱処理による洗浄などが
あり、上記洗浄を適宜組み合わせて行ってもよい。
ウェット洗浄としては、アンモニア水、シュウ酸、リン酸、フッ化水素酸などを炭酸水
または純水で希釈した水溶液、純水、炭酸水などを用いて洗浄処理を行ってもよい。また
、これらの水溶液、純水、または炭酸水を用いた超音波洗浄を行ってもよい。また、これ
らの洗浄を適宜組み合わせて行ってもよい。
次に加熱処理を行ってもよい。当該加熱処理は、酸素を含む雰囲気下で行うと好適であ
る。また、当該加熱処理は、減圧下で行い、大気に暴露することなく、連続して酸化膜２
３０Ｃを成膜してもよい（図８（Ａ）乃至図８（Ｃ）参照。）。このような処理を行うこ
とによって、酸化物２３０ｂの表面などに吸着している水分および水素を除去し、さらに
酸化物２３０ａおよび酸化物２３０ｂ中の水分濃度および水素濃度を低減させることがで
きる。加熱処理の温度は、１００℃以上４００℃以下が好ましい。本実施の形態では、加
熱処理の温度を２００℃とする。
酸化膜２３０Ｃの成膜はスパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法
などを用いて行うことができる。酸化物２３０ｃに求める特性に合わせて、酸化膜２３０
Ａ、または酸化膜２３０Ｂと同様の成膜方法を用いて、酸化膜２３０Ｃを成膜すればよい
。本実施の形態では、酸化膜２３０Ｃは、スパッタリング法によって、Ｉｎ：Ｇａ：Ｚｎ
＝１：３：４［原子数比］、または４：２：４．１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化
物ターゲットを用いて成膜する。または、酸化膜２３０Ｃは、スパッタリング法によって
、４：２：４．１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用いて成膜し、そ
の上にＩｎ：Ｇａ：Ｚｎ＝１：３：４［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲット
を用いて成膜する。
特に、酸化膜２３０Ｃの成膜時に、スパッタリングガスに含まれる酸素の一部が酸化物
２３０ａおよび酸化物２３０ｂに供給される場合がある。したがって、酸化膜２３０Ｃの
スパッタリングガスに含まれる酸素の割合は７０％以上、好ましくは８０％以上、より好
ましくは１００％とすればよい。
次に加熱処理を行ってもよい。加熱処理は、減圧下で行い、大気に暴露することなく、
連続して絶縁膜２５０Ａを成膜してもよい。このような処理を行うことによって、酸化膜
２３０Ｃの表面などに吸着している水分および水素を除去し、さらに酸化物２３０ａ、酸
化物２３０ｂ、および酸化膜２３０Ｃ中の水分濃度および水素濃度を低減させることがで
きる。加熱処理の温度は、１００℃以上４００℃以下が好ましい（図９（Ａ）乃至図９（
Ｃ）参照。）。
絶縁膜２５０Ａは、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法など
を用いて成膜することができる。本実施の形態では、絶縁膜２５０Ａとして、ＣＶＤ法に
より、酸化窒化シリコンを成膜する。なお、絶縁膜２５０Ａを成膜する際の成膜温度は、
３５０℃以上４５０℃未満、特に４００℃前後とすることが好ましい。絶縁膜２５０Ａを
、４００℃で成膜することで、不純物が少ない絶縁膜を成膜することができる。
次に、導電膜２６０Ａ、導電膜２６０Ｂを順に成膜する。導電膜２６０Ａおよび導電膜
２６０Ｂの成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを
用いて行うことができる。本実施の形態では、ＡＬＤ法を用いて、導電膜２６０Ａを成膜
し、ＣＶＤ法を用いて導電膜２６０Ｂを成膜する（図１０（Ａ）乃至図１０（Ｃ）参照。
）。
次に、ＣＭＰ処理によって、酸化膜２３０Ｃ、絶縁膜２５０Ａ、導電膜２６０Ａ、およ
び導電膜２６０Ｂを絶縁体２８０が露出するまで研磨することによって、酸化物２３０ｃ
、絶縁体２５０、および導電体２６０（導電体２６０ａ、および導電体２６０ｂ）を形成
する（図１１（Ａ）乃至図１１（Ｃ）参照。）。これにより、酸化物２３０ｃは、酸化物
２３０ｂに達する開口の内壁（側壁、および底面）を覆うように配置される。また、絶縁
体２５０は、酸化物２３０ｃを介して、上記開口の内壁を覆うように配置される。また、
導電体２６０は、酸化物２３０ｃおよび絶縁体２５０を介して、上記開口を埋め込むよう
に配置される。
次に、加熱処理を行ってもよい。本実施の形態では、窒素雰囲気にて４００℃の温度で
１時間の処理を行う。該加熱処理によって、絶縁体２５０および絶縁体２８０中の水分濃
度および水素濃度を低減させることができる。
次に、酸化物２３０ｃ、絶縁体２５０、導電体２６０、および絶縁体２８０上に、絶縁
体２７４を成膜する。絶縁体２７４の成膜は、スパッタリング法、ＣＶＤ法、ＭＢＥ法、
ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。絶縁体２７４として、例えば、スパ
ッタリング法によって、酸化アルミニウム膜、または窒化シリコン膜を成膜することが好
ましい。スパッタリング法によって、酸化アルミニウム膜、または窒化シリコン膜を成膜
することによって、絶縁体２８１が有する水素を酸化物２３０へ拡散することを抑制する
ことができる。また、導電体２６０と接するように絶縁体２７４を形成することで、導電
体２６０の酸化を抑制することができる。
また、絶縁体２７４として、スパッタリング法によって、酸化アルミニウム膜を形成す
ることで、絶縁体２８０に酸素を供給することができる。絶縁体２８０に供給された酸素
は、酸化物２３０ｃを介して、酸化物２３０ｂが有するチャネル形成領域に供給される場
合がある。また、絶縁体２８０に酸素が供給されることで、絶縁体２７４形成前に絶縁体
２８０に含まれていた酸素が、酸化物２３０ｃを介して、酸化物２３０ｂが有するチャネ
ル形成領域に供給される場合がある。
また、絶縁体２７４は、多層構造としてもよい。例えば、スパッタリング法によって酸
化アルミニウム膜を成膜し、当該酸化アルミニウム膜上に、スパッタリング法によって窒
化シリコン膜を成膜する構造としてもよい。
次に、加熱処理を行ってもよい。加熱処理は、前述の加熱処理条件を用いることができ
る。当該加熱処理によって、絶縁体２８０の水分濃度および水素濃度を低減させることが
できる。また、絶縁体２７４が有する酸素を絶縁体２８０に注入することができる。
なお、絶縁体２７４を成膜する前に、はじめに、絶縁体２８０などの上に、スパッタリ
ング法によって酸化アルミニウム膜を成膜し、次に、上述した加熱処理条件を用いて加熱
処理を行い、次に、ＣＭＰ処理によって、当該酸化アルミニウム膜を除去する工程を行っ
てもよい。当該工程により、絶縁体２８０に過剰酸素領域をより多く形成することができ
る。なお、当該工程において、絶縁体２８０の一部、導電体２６０の一部、絶縁体２５０
の一部、および酸化物２３０ｃの一部が除去される場合がある。
また、絶縁体２８０と絶縁体２７４との間に、絶縁体を設けてもよい。当該絶縁体とし
て、例えば、スパッタリング法を用いて成膜した酸化シリコンを用いればよい。当該絶縁
体を設けることで、絶縁体２８０に過剰酸素領域を形成することができる。
次に絶縁体２７４上に、絶縁体２８１を成膜してもよい。絶縁体２８１の成膜は、スパ
ッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる
（図１１（Ｂ）および図１１（Ｃ）参照。）。
次に、絶縁体２５４、絶縁体２８０、絶縁体２７４、および絶縁体２８１に、導電体２
４２ａおよび導電体２４２ｂに達する開口を形成する。当該開口の形成は、リソグラフィ
ー法を用いて行えばよい。
次に、絶縁体２４１ａおよび絶縁体２４１ｂとなる絶縁膜を成膜し、当該絶縁膜を異方
性エッチングして絶縁体２４１ａおよび絶縁体２４１ｂを形成する。当該絶縁膜の成膜は
、スパッタリング法、ＣＶＤ法、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことが
できる。当該絶縁膜としては、酸素の透過を抑制する機能を有する絶縁膜を用いることが
好ましい。例えば、ＡＬＤ法によって、酸化アルミニウム膜を成膜することが好ましい。
また、ＡＬＤ法やＣＶＤ法を用いて、窒化シリコン膜を成膜してもよい。また、異方性エ
ッチングは、例えばドライエッチング法などを行えばよい。開口の側壁部をこのような構
成とすることで、外方からの酸素の透過を抑制し、次に形成する導電体２４０ａおよび導
電体２４０ｂの酸化を防止することができる。また、導電体２４０ａおよび導電体２４０
ｂから、水、水素などの不純物が外部に拡散することを防ぐことができる。
次に、導電体２４０ａおよび導電体２４０ｂとなる導電膜を成膜する。当該導電膜は、
水、水素など不純物の拡散を抑制する機能を有する導電体を含む積層構造とすることが望
ましい。たとえば、窒化タンタル、窒化チタンなどと、タングステン、モリブデン、銅な
ど、と、の積層とすることができる。当該導電膜の成膜は、スパッタリング法、ＣＶＤ法
、ＭＢＥ法、ＰＬＤ法、ＡＬＤ法などを用いて行うことができる。
次に、ＣＭＰ処理を行うことで、導電体２４０ａおよび導電体２４０ｂとなる導電膜の
一部を除去し、絶縁体２８１を露出する。その結果、上記開口のみに、当該導電膜が残存
することで上面が平坦な導電体２４０ａおよび導電体２４０ｂを形成することができる（
図１（Ａ）乃至図１（Ｃ）参照。）。なお、当該ＣＭＰ処理により、絶縁体２８１の一部
が除去する場合がある。
以上により、図１（Ａ）乃至図１（Ｃ）に示すトランジスタ２００を有する半導体装置
を作製することができる。
本発明の一態様により、信頼性が良好な半導体装置を提供することができる。また、本
発明の一態様により、良好な電気特性を有する半導体装置を提供することができる。また
、本発明の一態様により、オン電流の大きい半導体装置を提供することができる。また、
本発明の一態様により、微細化または高集積化が可能な半導体装置を提供することができ
る。また、本発明の一態様により、低消費電力の半導体装置を提供することができる。
以上、本実施の形態に示す構成、方法などは、他の実施の形態や実施例に示す構成、方
法などと適宜組み合わせて用いることができる。
（実施の形態２）
本実施の形態では、半導体装置（記憶装置）の一形態を、図１２および図１３を用いて
説明する。
［記憶装置１］
本発明の一態様である半導体装置を使用した、記憶装置の一例を図１２に示す。本実施
の形態に係る記憶装置では、トランジスタ２００はトランジスタ３００の上方に設けられ
、容量素子１００はトランジスタ２００の上方に設けられている。容量素子１００、また
はトランジスタ３００は、少なくとも一部がトランジスタ２００と重畳することが好まし
い。これにより、容量素子１００、トランジスタ２００、およびトランジスタ３００の上
面視における占有面積を低減することができるので、本実施の形態に係る記憶装置を微細
化または高集積化させることができる。なお、本実施の形態に係る記憶装置は、例えば、
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）またはＧＰＵ（Ｇｒａｐｈ
ｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）に代表されるロジック回路、あるいはＤＲＡ
Ｍ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）またはＮＶＭ（Ｎｏ
ｎ－Ｖｏｌａｔｉｌｅ Ｍｅｍｏｒｙ）に代表されるメモリ回路に適用することができる
。
なお、トランジスタ２００として、先の実施の形態で説明したトランジスタ２００を用
いることができる。よって、トランジスタ２００、およびトランジスタ２００を含む層に
ついては、先の実施の形態の記載を参酌することができる。
トランジスタ２００は、酸化物半導体を有する半導体層にチャネルが形成されるトラン
ジスタである。トランジスタ２００は、オフ電流が小さいため、これを記憶装置に用いる
ことにより長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動
作を必要としない、あるいは、リフレッシュ動作の頻度が極めて少ないため、記憶装置の
消費電力を十分に低減することができる。また、半導体層にシリコンを用いるトランジス
タと比較して、トランジスタ２００は、高温における電気特性が良好である。例えば、ト
ランジスタ２００は、１２５℃乃至１５０℃の温度範囲においても良好な電気特性を示す
。また、１２５℃乃至１５０℃の温度範囲において、トランジスタ２００は、トランジス
タのオン／オフ比が１０桁以上を有する。別言すると、半導体層にシリコンを用いるトラ
ンジスタと比較して、トランジスタ２００は、トランジスタ特性の一例であるオン電流、
周波数特性などが高温になるほど優れた特性を有する。
図１２に示す半導体装置において、配線１００１はトランジスタ３００のソースと電気
的に接続され、配線１００２はトランジスタ３００のドレインと電気的に接続され、配線
１００７はトランジスタ３００のゲートと電気的に接続されている。また、配線１００３
はトランジスタ２００のソースおよびドレインの一方と電気的に接続され、配線１００４
はトランジスタ２００の第１のゲートと電気的に接続され、配線１００６はトランジスタ
２００の第２のゲートと電気的に接続されている。そして、トランジスタ２００のソース
およびドレインの他方は、容量素子１００の電極の一方と電気的に接続され、配線１００
５は容量素子１００の電極の他方と電気的に接続されている。
図１２に示す半導体装置は、トランジスタ２００のスイッチングによって、容量素子１
００の電極の一方に充電された電荷が保持可能という特性を有することで、情報の書き込
み、保持、読み出しが可能である。また、トランジスタ２００は、ソース、ゲート（トッ
プゲート）、ドレインに加え、バックゲートが設けられた素子である。すなわち、４端子
素子であるため、ＭＴＪ（Ｍａｇｎｅｔｉｃ Ｔｕｎｎｅｌ Ｊｕｎｃｔｉｏｎ）特性を
利用したＭＲＡＭ（Ｍａｇｎｅｔｏｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ
Ｍｅｍｏｒｙ）、ＲｅＲＡＭ（Ｒｅｓｉｓｔｉｖｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅ
ｍｏｒｙ）、相変化メモリ（Ｐｈａｓｅ－ｃｈａｎｇｅ ｍｅｍｏｒｙ）などに代表され
る２端子素子と比較して、入出力の独立制御が簡便に行うことができるといった特徴を有
する。また、ＭＲＡＭ、ＲｅＲＡＭ、相変化メモリは、情報の書き換えの際に、原子レベ
ルで構造変化が生じる場合がある。一方で図１２に示す半導体装置は、情報の書き換えの
際にトランジスタ及び容量素子を利用した電子のチャージ、またはディスチャージにより
動作するため、繰り返し書き換え耐性に優れ、構造変化も少ないといった特徴を有する。
また、図１２に示す半導体装置は、マトリクス状に配置することで、メモリセルアレイ
を構成することができる。この場合、トランジスタ３００は、当該メモリセルアレイに接
続される読み出し回路、または駆動回路などとして用いることができる。図１２に示す半
導体装置をメモリ素子として用いた場合、例えば、駆動電圧が２．５Ｖ、評価環境温度が
－４０℃乃至８５℃の範囲において、２００ＭＨｚ以上の動作周波数を実現することがで
きる。
＜トランジスタ３００＞
トランジスタ３００は、基板３１１上に設けられ、ゲート電極として機能する導電体３
１６、ゲート絶縁体として機能する絶縁体３１５、基板３１１の一部からなる半導体領域
３１３、ならびにソース領域またはドレイン領域として機能する低抵抗領域３１４ａ、お
よび低抵抗領域３１４ｂを有する。
ここで、半導体領域３１３の上に絶縁体３１５が配置され、絶縁体３１５の上に導電体
３１６が配置される。また、同じ層に形成されるトランジスタ３００は、素子分離絶縁層
として機能する絶縁体３１２によって、電気的に分離されている。絶縁体３１２は、後述
する絶縁体３２６などと同様の絶縁体を用いることができる。トランジスタ３００は、ｐ
チャネル型、あるいはｎチャネル型のいずれでもよい。
基板３１１は、半導体領域３１３のチャネルが形成される領域、その近傍の領域、ソー
ス領域、またはドレイン領域となる低抵抗領域３１４ａ、および低抵抗領域３１４ｂなど
において、シリコン系半導体などの半導体を含むことが好ましく、単結晶シリコンを含む
ことが好ましい。または、Ｇｅ（ゲルマニウム）、ＳｉＧｅ（シリコンゲルマニウム）、
ＧａＡｓ（ガリウムヒ素）、ＧａＡｌＡｓ（ガリウムアルミニウムヒ素）などを有する材
料で形成してもよい。結晶格子に応力を与え、格子間隔を変化させることで有効質量を制
御したシリコンを用いた構成としてもよい。またはＧａＡｓとＧａＡｌＡｓ等を用いるこ
とで、トランジスタ３００をＨＥＭＴ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ
Ｔｒａｎｓｉｓｔｏｒ）としてもよい。
低抵抗領域３１４ａ、および低抵抗領域３１４ｂは、半導体領域３１３に適用される半
導体材料に加え、ヒ素、リンなどのｎ型の導電性を付与する元素、またはホウ素などのｐ
型の導電性を付与する元素を含む。
ゲート電極として機能する導電体３１６は、ヒ素、リンなどのｎ型の導電性を付与する
元素、もしくはホウ素などのｐ型の導電性を付与する元素を含むシリコンなどの半導体材
料、金属材料、合金材料、または金属酸化物材料などの導電性材料を用いることができる
。
なお、導電体の材料により、仕事関数が定まるため、導電体の材料を変更することで、
しきい値電圧を調整することができる。具体的には、導電体に窒化チタンや窒化タンタル
などの材料を用いることが好ましい。さらに導電性と埋め込み性を両立するために導電体
にタングステンやアルミニウムなどの金属材料を積層として用いることが好ましく、特に
タングステンを用いることが耐熱性の点で好ましい。
ここで、図１２に示すトランジスタ３００はチャネルが形成される半導体領域３１３（
基板３１１の一部）が凸形状を有する。また、半導体領域３１３の側面および上面を、絶
縁体３１５を介して、導電体３１６が覆うように設けられている。このようなトランジス
タ３００は半導体基板の凸部を利用していることからＦＩＮ型トランジスタとも呼ばれる
。なお、凸部の上部に接して、凸部を形成するためのマスクとして機能する絶縁体を有し
ていてもよい。また、ここでは半導体基板の一部を加工して凸部を形成する場合を示した
が、ＳＯＩ基板を加工して凸形状を有する半導体膜を形成してもよい。
なお、図１２に示すトランジスタ３００は一例であり、その構造に限定されず、回路構
成や駆動方法に応じて適切なトランジスタを用いればよい。
また、図１２に示すように半導体装置は、トランジスタ３００と、トランジスタ２００
とを、積層して設けている。例えば、トランジスタ３００をシリコン系半導体材料で形成
し、トランジスタ２００を酸化物半導体で形成することができる。このように、図１２に
示す半導体装置は、シリコン系半導体材料と、酸化物半導体とを、異なるレイヤーに混載
して形成することが可能である。また、図１２に示す半導体装置は、シリコン系半導体材
料を用いる半導体装置の製造装置を使用するプロセスと同様のプロセスで作製することが
可能であり、高集積化することも可能である。
＜容量素子＞
容量素子１００は、絶縁体１６０上の絶縁体１１４と、絶縁体１１４上の絶縁体１４０
と、絶縁体１１４および絶縁体１４０に形成された開口の中に配置された導電体１１０と
、導電体１１０および絶縁体１４０上の絶縁体１３０と、絶縁体１３０上の導電体１２０
と、導電体１２０および絶縁体１３０上の絶縁体１５０と、を有する。ここで、絶縁体１
１４および絶縁体１４０に形成された開口の中に導電体１１０、絶縁体１３０、および導
電体１２０の少なくとも一部が配置される。
導電体１１０は容量素子１００の下部電極として機能し、導電体１２０は容量素子１０
０の上部電極として機能し、絶縁体１３０は、容量素子１００の誘電体として機能する。
容量素子１００は、絶縁体１１４および絶縁体１４０の開口において、底面だけでなく、
側面においても上部電極と下部電極とが誘電体を挟んで対向する構成となっており、単位
面積当たりの静電容量を大きくすることができる。よって、当該開口の深さを深くするほ
ど、容量素子１００の静電容量を大きくすることができる。このように容量素子１００の
単位面積当たりの静電容量を大きくすることにより、半導体装置の微細化または高集積化
を推し進めることができる。
絶縁体１１４、および絶縁体１５０は、絶縁体２８０に用いることができる絶縁体を用
いればよい。また、絶縁体１４０は、絶縁体１１４の開口を形成するときのエッチングス
トッパとして機能することが好ましく、絶縁体２１４に用いることができる絶縁体を用い
ればよい。
絶縁体１１４および絶縁体１４０に形成された開口を上面から見た形状は、四角形とし
てもよいし、四角形以外の多角形状としてもよいし、多角形状において角部を湾曲させた
形状としてもよいし、楕円を含む円形状としてもよい。ここで、上面視において、当該開
口とトランジスタ２００の重なる面積が多い方が好ましい。このような構成にすることに
より、容量素子１００とトランジスタ２００を有する半導体装置の占有面積を低減するこ
とができる。
導電体１１０は、絶縁体１４０、および絶縁体１１４に形成された開口に接して配置さ
れる。導電体１１０の上面は、絶縁体１４０の上面と略一致することが好ましい。また、
導電体１１０の下面には、絶縁体１６０上に設けられた導電体１５２が接する。導電体１
１０は、ＡＬＤ法またはＣＶＤ法などを用いて成膜することが好ましく、例えば、導電体
２０５に用いることができる導電体を用いればよい。
絶縁体１３０は、導電体１１０および絶縁体１４０を覆うように配置される。例えば、
ＡＬＤ法またはＣＶＤ法などを用いて絶縁体１３０を成膜することが好ましい。絶縁体１
３０は、例えば、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、
酸化ジルコニウム、酸化アルミニウム、酸化窒化アルミニウム、窒化酸化アルミニウム、
窒化アルミニウム、酸化ハフニウム、酸化窒化ハフニウム、窒化酸化ハフニウム、窒化ハ
フニウムなどを用いればよく、積層または単層で設けることができる。例えば、絶縁体１
３０として、酸化ジルコニウム、酸化アルミニウム、酸化ジルコニウムの順番で積層され
た絶縁膜を用いることができる。
また、絶縁体１３０には、酸化窒化シリコンなどの絶縁耐力が大きい材料、または高誘
電率（ｈｉｇｈ－ｋ）材料を用いることが好ましい。または、絶縁耐力が大きい材料と高
誘電率（ｈｉｇｈ－ｋ）材料の積層構造を用いてもよい。
なお、高誘電率（ｈｉｇｈ－ｋ）材料（高い比誘電率の材料）としては、酸化ガリウム
、酸化ハフニウム、酸化ジルコニウム、アルミニウムおよびハフニウムを有する酸化物、
アルミニウムおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有する
酸化物、シリコンおよびハフニウムを有する酸化窒化物、シリコンおよびハフニウムを有
する窒化物などがある。このようなｈｉｇｈ－ｋ材料を用いることで、絶縁体１３０を厚
くしても容量素子１００の静電容量を十分確保することができる。絶縁体１３０を厚くす
ることにより、導電体１１０と導電体１２０の間に生じるリーク電流を抑制することがで
きる。
一方、絶縁耐力が大きい材料としては、酸化シリコン、酸化窒化シリコン、窒化酸化シ
リコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シリコン、
炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂などがある。
例えば、ＡＬＤ法を用いて成膜した窒化シリコン、ＰＥＡＬＤ法を用いて成膜した酸化シ
リコン、ＡＬＤ法を用いて成膜した窒化シリコンの順番で積層された絶縁膜を用いること
ができる。このような、絶縁耐力が大きい絶縁体を用いることで、絶縁耐力が向上し、容
量素子１００の静電破壊を抑制することができる。
導電体１２０は、絶縁体１４０および絶縁体１１４に形成された開口を埋めるように配
置される。また、導電体１２０は、導電体１１２、および導電体１５３を介して配線１０
０５と電気的に接続している。導電体１２０は、ＡＬＤ法またはＣＶＤ法などを用いて成
膜することが好ましく、例えば、導電体２０５に用いることができる導電体を用いればよ
い。
また、トランジスタ２００は、酸化物半導体を用いる構成であるため、容量素子１００
との相性が優れている。具体的には、酸化物半導体を用いるトランジスタ２００は、オフ
電流が小さいため、容量素子１００と組み合わせて用いることで長期にわたり記憶内容を
保持することが可能である。
＜配線層＞
各構造体の間には、層間膜、配線、およびプラグ等が設けられた配線層が設けられてい
てもよい。また、配線層は、設計に応じて複数層設けることができる。ここで、プラグま
たは配線として機能する導電体は、複数の構造をまとめて同一の符号を付与する場合があ
る。また、本明細書等において、配線と、配線と電気的に接続するプラグとが一体物であ
ってもよい。すなわち、導電体の一部が配線として機能する場合、および導電体の一部が
プラグとして機能する場合もある。
例えば、トランジスタ３００上には、層間膜として、絶縁体３２０、絶縁体３２２、絶
縁体３２４、および絶縁体３２６が順に積層して設けられている。また、絶縁体３２０、
絶縁体３２２、絶縁体３２４、および絶縁体３２６には、端子として機能する導電体１５
３と電気的に接続する導電体３２８、および導電体３３０等が埋め込まれている。なお、
導電体３２８、および導電体３３０はプラグ、または配線として機能する。
また、層間膜として機能する絶縁体は、その下方の凹凸形状を被覆する平坦化膜として
機能してもよい。例えば、絶縁体３２２の上面は、平坦性を高めるために化学機械研磨（
ＣＭＰ）法等を用いた平坦化処理により平坦化されていてもよい。
絶縁体３２６、および導電体３３０上に、配線層を設けてもよい。例えば、図１２にお
いて、絶縁体３５０、絶縁体３５２、および絶縁体３５４が順に積層して設けられている
。また、絶縁体３５０、絶縁体３５２、および絶縁体３５４には、導電体３５６が形成さ
れている。導電体３５６は、プラグ、または配線として機能する。
絶縁体３５４、および導電体３５６上には、絶縁体２１０、絶縁体２１２、絶縁体２１
４、および絶縁体２１６が順に積層して設けられている。また、絶縁体２１０、絶縁体２
１２、絶縁体２１４、および絶縁体２１６には、導電体２１８、及びトランジスタ２００
を構成する導電体（導電体２０５）等が埋め込まれている。なお、導電体２１８は、トラ
ンジスタ３００と電気的に接続するプラグ、または配線として機能する。
また、絶縁体１１４、絶縁体１４０、絶縁体１３０、絶縁体１５０、および絶縁体１５
４には、導電体１１２、および容量素子１００を構成する導電体（導電体１２０、導電体
１１０）等が埋め込まれている。なお、導電体１１２は、容量素子１００、トランジスタ
２００、またはトランジスタ３００と、端子として機能する導電体１５３と、を電気的に
接続するプラグ、または配線として機能する。
また、絶縁体１５４上に導電体１５３が設けられ、導電体１５３は、絶縁体１５６に覆
われている。ここで、導電体１５３は導電体１１２の上面に接しており、容量素子１００
、トランジスタ２００、またはトランジスタ３００の端子として機能する。
なお、層間膜として用いることができる絶縁体としては、絶縁性を有する酸化物、窒化
物、酸化窒化物、窒化酸化物、金属酸化物、金属酸化窒化物、金属窒化酸化物などがある
。例えば、層間膜として機能する絶縁体は、比誘電率が低い材料を用いることで、配線間
に生じる寄生容量を低減することができる。したがって、絶縁体の機能に応じて、材料を
選択するとよい。
例えば、絶縁体３２０、絶縁体３２２、絶縁体３２６、絶縁体３５２、絶縁体３５４、
絶縁体２１２、絶縁体１１４、絶縁体１５０、絶縁体１５６等は、比誘電率の低い絶縁体
を有することが好ましい。例えば、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒
化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シ
リコン、炭素および窒素を添加した酸化シリコン、空孔を有する酸化シリコン、樹脂など
を有することが好ましい。または、当該絶縁体は、酸化シリコン、酸化窒化シリコン、窒
化酸化シリコン、窒化シリコン、フッ素を添加した酸化シリコン、炭素を添加した酸化シ
リコン、炭素および窒素を添加した酸化シリコンまたは空孔を有する酸化シリコンと、樹
脂と、の積層構造を有することが好ましい。酸化シリコンおよび酸化窒化シリコンは、熱
的に安定であるため、樹脂と組み合わせることで、熱的に安定かつ比誘電率の低い積層構
造とすることができる。樹脂としては、例えば、ポリエステル、ポリオレフィン、ポリア
ミド（ナイロン、アラミドなど）、ポリイミド、ポリカーボネート、アクリルなどがある
。
また、導電体１５２または導電体１５３の上または下に設けられる絶縁体の抵抗率が１
．０×１０１２Ωｃｍ以上１．０×１０１５Ωｃｍ以下、好ましくは５．０×１０１２Ω
ｃｍ以上１．０×１０１４Ωｃｍ以下、より好ましくは１．０×１０１３Ωｃｍ以上５．
０×１０１３Ωｃｍ以下である。導電体１５２または導電体１５３の上または下に設けら
れる絶縁体の抵抗率を上記の範囲にすることで、当該絶縁体は、絶縁性を維持しつつ、ト
ランジスタ２００、トランジスタ３００、容量素子１００、および導電体１５２等の配線
間に蓄積される電荷を分散し、該電荷によるトランジスタ、該トランジスタを有する半導
体装置の特性不良や静電破壊を抑制することができ、好ましい。このような絶縁体として
、窒化シリコン、または窒化酸化シリコンを用いることができる。例えば、絶縁体１６０
または絶縁体１５４の抵抗率を上記の範囲にすればよい。
また、酸化物半導体を用いたトランジスタは、水素などの不純物および酸素の透過を抑
制する機能を有する絶縁体で囲うことによって、トランジスタの電気特性を安定にするこ
とができる。従って、絶縁体３２４、絶縁体３５０、絶縁体２１０等には、水素などの不
純物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
水素などの不純物および酸素の透過を抑制する機能を有する絶縁体としては、例えば、
ホウ素、炭素、窒素、酸素、フッ素、マグネシウム、アルミニウム、シリコン、リン、塩
素、アルゴン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、ネオ
ジム、ハフニウムまたはタンタルを含む絶縁体を、単層で、または積層で用いればよい。
具体的には、水素などの不純物および酸素の透過を抑制する機能を有する絶縁体として、
酸化アルミニウム、酸化マグネシウム、酸化ガリウム、酸化ゲルマニウム、酸化イットリ
ウム、酸化ジルコニウム、酸化ランタン、酸化ネオジム、酸化ハフニウムまたは酸化タン
タルなどの金属酸化物、窒化酸化シリコンまたは窒化シリコンなどを用いることができる
。
配線、プラグに用いることができる導電体としては、アルミニウム、クロム、銅、銀、
金、白金、タンタル、ニッケル、チタン、モリブデン、タングステン、ハフニウム、バナ
ジウム、ニオブ、マンガン、マグネシウム、ジルコニウム、ベリリウム、インジウム、ル
テニウムなどから選ばれた金属元素を１種以上含む材料を用いることができる。また、リ
ン等の不純物元素を含有させた多結晶シリコンに代表される、電気伝導度が高い半導体、
ニッケルシリサイドなどのシリサイドを用いてもよい。
例えば、導電体３２８、導電体３３０、導電体３５６、導電体２１８、導電体１１２、
導電体１５２、導電体１５３等としては、上記の材料で形成される金属材料、合金材料、
金属窒化物材料、または金属酸化物材料などの導電性材料を、単層または積層して用いる
ことができる。耐熱性と導電性を両立するタングステンやモリブデンなどの高融点材料を
用いることが好ましく、タングステンを用いることが好ましい。または、アルミニウムや
銅などの低抵抗導電性材料で形成することが好ましい。低抵抗導電性材料を用いることで
配線抵抗を低くすることができる。
＜酸化物半導体が設けられた層の配線、またはプラグ＞
なお、トランジスタ２００に、酸化物半導体を用いる場合、酸化物半導体の近傍に過剰
酸素領域を有する絶縁体が設けられることがある。その場合、該過剰酸素領域を有する絶
縁体と、該過剰酸素領域を有する絶縁体に設ける導電体との間に、バリア性を有する絶縁
体を設けることが好ましい。
例えば、図１２では、過剰酸素を有する絶縁体２８０と、導電体２４０との間に、絶縁
体２４１を設けるとよい。絶縁体２４１と、絶縁体２７４とが接して設けられることで、
導電体２４０、およびトランジスタ２００が、バリア性を有する絶縁体によって、封止さ
れる構造とすることができる。
つまり、絶縁体２４１を設けることで、絶縁体２８０が有する過剰酸素が、導電体２４
０に吸収されることを抑制することができる。また、絶縁体２４１を有することで、不純
物である水素が、導電体２４０を介して、トランジスタ２００へ拡散することを抑制する
ことができる。
ここで、導電体２４０は、トランジスタ２００、またはトランジスタ３００と電気的に
接続するプラグ、または配線としての機能を有する。
以上が構成例についての説明である。本構成を用いることで、酸化物半導体を有するト
ランジスタを用いた半導体装置を微細化または高集積化させることができる。また、酸化
物半導体を有するトランジスタを用いた半導体装置において、電気特性の変動を抑制する
と共に、信頼性を向上させることができる。また、オン電流が大きい酸化物半導体を有す
るトランジスタを提供することができる。また、オフ電流が小さい酸化物半導体を有する
トランジスタを提供することができる。また、消費電力が低減された半導体装置を提供す
ることができる。
［記憶装置２］
本発明の一態様である半導体装置を使用した、半導体装置（記憶装置）の一例を図１３
に示す。図１３に示す半導体装置は、図１２で示した半導体装置と同様に、トランジスタ
２００、トランジスタ３００、および容量素子１００を有する。ただし、図１３に示す半
導体装置は、容量素子１００がプレーナ型である点、およびトランジスタ２００とトラン
ジスタ３００が電気的に接続されている点において、図１２に示す半導体装置と異なる。
本発明の一態様の半導体装置では、トランジスタ２００はトランジスタ３００の上方に
設けられ、容量素子１００はトランジスタ３００、およびトランジスタ２００の上方に設
けられている。容量素子１００、またはトランジスタ３００は、少なくとも一部がトラン
ジスタ２００と重畳することが好ましい。これにより、容量素子１００、トランジスタ２
００、およびトランジスタ３００の上面視における占有面積を低減することができるので
、本実施の形態に係る半導体装置を微細化または高集積化させることができる。
なお、トランジスタ２００およびトランジスタ３００として、上記のトランジスタ２０
０およびトランジスタ３００を用いることができる。よって、トランジスタ２００、トラ
ンジスタ３００、およびこれらを含む層については、上記の記載を参酌することができる
。
図１３に示す半導体装置において、配線２００１はトランジスタ３００のソースと電気
的に接続され、配線２００２はトランジスタ３００のドレインと電気的に接続されている
。また、配線２００３はトランジスタ２００のソースおよびドレインの一方と電気的に接
続され、配線２００４はトランジスタ２００の第１のゲートと電気的に接続され、配線２
００６はトランジスタ２００の第２のゲートと電気的に接続されている。そして、トラン
ジスタ３００のゲート、およびトランジスタ２００のソースおよびドレインの他方は、容
量素子１００の電極の一方と電気的に接続され、配線２００５は容量素子１００の電極の
他方と電気的に接続されている。なお、以下において、トランジスタ３００のゲートと、
トランジスタ２００のソースおよびドレインの他方と、容量素子１００の電極の一方と、
が接続されたノードをノードＦＧと呼ぶ場合がある。
図１３に示す半導体装置は、トランジスタ２００のスイッチングによって、トランジス
タ３００のゲート（ノードＦＧ）の電位が保持可能という特性を有することで、情報の書
き込み、保持、読み出しが可能である。
また、図１３に示す半導体装置は、マトリクス状に配置することで、メモリセルアレイ
を構成することができる。
トランジスタ３００を含む層は、図１２に示す半導体装置と同様の構造を有するので、
絶縁体３５４より下の構造は、上記の記載を参酌することができる。
絶縁体３５４の上に、絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１
６が配置される。ここで、絶縁体２１０は、絶縁体３５０などと同様に、水素などの不純
物および酸素の透過を抑制する機能を有する絶縁体を用いればよい。
絶縁体２１０、絶縁体２１２、絶縁体２１４、および絶縁体２１６には、導電体２１８
が埋め込まれている。導電体２１８は、容量素子１００、トランジスタ２００、またはト
ランジスタ３００と電気的に接続するプラグ、または配線として機能する。例えば、導電
体２１８は、トランジスタ３００のゲート電極として機能する導電体３１６と電気的に接
続されている。
また、導電体２４０は、トランジスタ２００、またはトランジスタ３００と電気的に接
続するプラグ、または配線として機能する。例えば、導電体２４０は、トランジスタ２０
０のソースおよびドレインの他方として機能する導電体２４２ｂと、容量素子１００の電
極の一方として機能する導電体１１０を、導電体２４０を介して電気的に接続している。
また、プレーナ型の容量素子１００は、トランジスタ２００の上方に設けられる。容量
素子１００は、第１の電極として機能する導電体１１０、第２の電極として機能する導電
体１２０、および誘電体として機能する絶縁体１３０を有する。なお、導電体１１０、導
電体１２０、および絶縁体１３０は、上述の記憶装置１で記載したものを用いることがで
きる。
導電体２４０の上面に接して導電体１５３および導電体１１０が設けられる。導電体１
５３は、導電体２４０の上面に接しており、トランジスタ２００またはトランジスタ３０
０の端子として機能する。
導電体１５３および導電体１１０は絶縁体１３０に覆われており、絶縁体１３０を介し
て導電体１１０と重なるように導電体１２０が配置される。さらに、導電体１２０、およ
び絶縁体１３０上には、絶縁体１１４が配置されている。
また、図１３において、容量素子１００として、プレーナ型の容量素子を用いる例につ
いて示したが、本実施の形態に示す半導体装置はこれに限られるものではない。例えば、
容量素子１００として、図１２に示すようなシリンダ型の容量素子１００を用いてもよい
。
本実施の形態は、他の実施の形態および実施例などに記載した構成と適宜組み合わせて
実施することが可能である。
（実施の形態３）
本実施の形態では、図１４（Ａ）、図１４（Ｂ）、および図１５（Ａ）乃至図１５（Ｈ
）を用いて、本発明の一態様に係る、酸化物を半導体に用いたトランジスタ（以下、ＯＳ
トランジスタと呼ぶ場合がある。）、および容量素子が適用されている記憶装置（以下、
ＯＳメモリ装置と呼ぶ場合がある。）について説明する。ＯＳメモリ装置は、少なくとも
容量素子と、容量素子の充放電を制御するＯＳトランジスタを有する記憶装置である。Ｏ
Ｓトランジスタのオフ電流は極めて小さいので、ＯＳメモリ装置は優れた保持特性をもち
、不揮発性メモリとして機能させることができる。
＜記憶装置の構成例＞
図１４（Ａ）にＯＳメモリ装置の構成の一例を示す。記憶装置１４００は、周辺回路１
４１１、およびメモリセルアレイ１４７０を有する。周辺回路１４１１は、行回路１４２
０、列回路１４３０、出力回路１４４０、およびコントロールロジック回路１４６０を有
する。
列回路１４３０は、例えば、列デコーダ、プリチャージ回路、センスアンプ、書き込み
回路等を有する。プリチャージ回路は、配線をプリチャージする機能を有する。センスア
ンプは、メモリセルから読み出されたデータ信号を増幅する機能を有する。なお、上記配
線は、メモリセルアレイ１４７０が有するメモリセルに接続されている配線であり、詳し
くは後述する。増幅されたデータ信号は、出力回路１４４０を介して、データ信号ＲＤＡ
ＴＡとして記憶装置１４００の外部に出力される。また、行回路１４２０は、例えば、行
デコーダ、ワード線ドライバ回路等を有し、アクセスする行を選択することができる。
記憶装置１４００には、外部から電源電圧として低電源電圧（ＶＳＳ）、周辺回路１４
１１用の高電源電圧（ＶＤＤ）、メモリセルアレイ１４７０用の高電源電圧（ＶＩＬ）が
供給される。また、記憶装置１４００には、制御信号（ＣＥ、ＷＥ、ＲＥ）、アドレス信
号ＡＤＤＲ、データ信号ＷＤＡＴＡが外部から入力される。アドレス信号ＡＤＤＲは、行
デコーダおよび列デコーダに入力され、データ信号ＷＤＡＴＡは書き込み回路に入力され
る。
コントロールロジック回路１４６０は、外部から入力される制御信号（ＣＥ、ＷＥ、Ｒ
Ｅ）を処理して、行デコーダ、列デコーダの制御信号を生成する。制御信号ＣＥは、チッ
プイネーブル信号であり、制御信号ＷＥは、書き込みイネーブル信号であり、制御信号Ｒ
Ｅは、読み出しイネーブル信号である。コントロールロジック回路１４６０が処理する信
号は、これに限定されるものではなく、必要に応じて、他の制御信号を入力すればよい。
メモリセルアレイ１４７０は、行列状に配置された、複数個のメモリセルＭＣと、複数
の配線を有する。なお、メモリセルアレイ１４７０と行回路１４２０とを接続している配
線の数は、メモリセルＭＣの構成、一列に有するメモリセルＭＣの数などによって決まる
。また、メモリセルアレイ１４７０と列回路１４３０とを接続している配線の数は、メモ
リセルＭＣの構成、一行に有するメモリセルＭＣの数などによって決まる。
なお、図１４（Ａ）において、周辺回路１４１１とメモリセルアレイ１４７０を同一平
面上に形成する例について示したが、本実施の形態はこれに限られるものではない。例え
ば、図１４（Ｂ）に示すように、周辺回路１４１１の一部の上に、メモリセルアレイ１４
７０が重なるように設けられてもよい。例えば、メモリセルアレイ１４７０の下に重なる
ように、センスアンプを設ける構成にしてもよい。
図１５（Ａ）乃至図１５（Ｈ）に上述のメモリセルＭＣに適用できるメモリセルの構成
例について説明する。
［ＤＯＳＲＡＭ］
図１５（Ａ）乃至図１５（Ｃ）に、ＤＲＡＭのメモリセルの回路構成例を示す。本明細
書等において、１ＯＳトランジスタ１容量素子型のメモリセルを用いたＤＲＡＭを、ＤＯ
ＳＲＡＭ（Ｄｙｎａｍｉｃ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｒａｎｄｏｍ
Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）と呼ぶ場合がある。図１５（Ａ）に示す、メモリセル１４
７１は、トランジスタＭ１と、容量素子ＣＡと、を有する。なお、トランジスタＭ１は、
ゲート（トップゲートと呼ぶ場合がある。）、及びバックゲートを有する。
トランジスタＭ１の第１端子は、容量素子ＣＡの第１端子と接続され、トランジスタＭ
１の第２端子は、配線ＢＩＬと接続され、トランジスタＭ１のゲートは、配線ＷＯＬと接
続され、トランジスタＭ１のバックゲートは、配線ＢＧＬと接続されている。容量素子Ｃ
Ａの第２端子は、配線ＣＡＬと接続されている。
配線ＢＩＬは、ビット線として機能し、配線ＷＯＬは、ワード線として機能する。配線
ＣＡＬは、容量素子ＣＡの第２端子に所定の電位を印加するための配線として機能する。
データの書き込み時、及び読み出し時において、配線ＣＡＬには、低レベル電位を印加す
るのが好ましい。配線ＢＧＬは、トランジスタＭ１のバックゲートに電位を印加するため
の配線として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタ
Ｍ１のしきい値電圧を増減することができる。
ここで、図１５（Ａ）に示すメモリセル１４７１は、図１２に示す記憶装置に対応して
いる。つまり、トランジスタＭ１はトランジスタ２００に、容量素子ＣＡは容量素子１０
０に、配線ＢＩＬは配線１００３に、配線ＷＯＬは配線１００４に、配線ＢＧＬは配線１
００６に、配線ＣＡＬは配線１００５に対応している。なお、図１２に記載のトランジス
タ３００は、図１４（Ａ）、および図１４（Ｂ）に示す記憶装置１４００の周辺回路１４
１１に設けられるトランジスタに対応する。
また、メモリセルＭＣは、メモリセル１４７１に限定されず、回路構成の変更を行うこ
とができる。例えば、メモリセルＭＣは、図１５（Ｂ）に示すメモリセル１４７２のよう
に、トランジスタＭ１のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続される構
成にしてもよい。また、例えば、メモリセルＭＣは、図１５（Ｃ）に示すメモリセル１４
７３のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さないトラ
ンジスタＭ１で構成されたメモリセルとしてもよい。
上記実施の形態に示す半導体装置をメモリセル１４７１等に用いる場合、トランジスタ
Ｍ１としてトランジスタ２００を用い、容量素子ＣＡとして容量素子１００を用いること
ができる。トランジスタＭ１としてＯＳトランジスタを用いることによって、トランジス
タＭ１のリーク電流を非常に小さくすることができる。つまり、書き込んだデータをトラ
ンジスタＭ１によって長時間保持することができるため、メモリセルのリフレッシュの頻
度を少なくすることができる。または、メモリセルのリフレッシュ動作を不要にすること
ができる。また、リーク電流が非常に小さいため、メモリセル１４７１、メモリセル１４
７２、メモリセル１４７３に対して多値データ、又はアナログデータを保持することがで
きる。
また、ＤＯＳＲＡＭにおいて、上記のように、メモリセルアレイ１４７０の下に重なる
ように、センスアンプを設ける構成にすると、ビット線を短くすることができる。これに
より、ビット線容量が小さくなり、メモリセルの保持容量を低減することができる。
［ＮＯＳＲＡＭ］
図１５（Ｄ）乃至図１５（Ｇ）に、２トランジスタ１容量素子のゲインセル型のメモリ
セルの回路構成例を示す。図１５（Ｄ）に示す、メモリセル１４７４は、トランジスタＭ
２と、トランジスタＭ３と、容量素子ＣＢと、を有する。なお、トランジスタＭ２は、ト
ップゲート（単にゲートと呼ぶ場合がある。）、及びバックゲートを有する。本明細書等
において、トランジスタＭ２にＯＳトランジスタを用いたゲインセル型のメモリセルを有
する記憶装置を、ＮＯＳＲＡＭ（Ｎｏｎｖｏｌａｔｉｌｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎ
ｄｕｃｔｏｒ ＲＡＭ）と呼ぶ場合がある。
トランジスタＭ２の第１端子は、容量素子ＣＢの第１端子と接続され、トランジスタＭ
２の第２端子は、配線ＷＢＬと接続され、トランジスタＭ２のゲートは、配線ＷＯＬと接
続され、トランジスタＭ２のバックゲートは、配線ＢＧＬと接続されている。容量素子Ｃ
Ｂの第２端子は、配線ＣＡＬと接続されている。トランジスタＭ３の第１端子は、配線Ｒ
ＢＬと接続され、トランジスタＭ３の第２端子は、配線ＳＬと接続され、トランジスタＭ
３のゲートは、容量素子ＣＢの第１端子と接続されている。
配線ＷＢＬは、書き込みビット線として機能し、配線ＲＢＬは、読み出しビット線とし
て機能し、配線ＷＯＬは、ワード線として機能する。配線ＣＡＬは、容量素子ＣＢの第２
端子に所定の電位を印加するための配線として機能する。データの書き込み時、データ保
持の最中、データの読み出し時において、配線ＣＡＬには、低レベル電位を印加するのが
好ましい。配線ＢＧＬは、トランジスタＭ２のバックゲートに電位を印加するための配線
として機能する。配線ＢＧＬに任意の電位を印加することによって、トランジスタＭ２の
しきい値電圧を増減することができる。
ここで、図１５（Ｄ）に示すメモリセル１４７４は、図１３に示す記憶装置に対応して
いる。つまり、トランジスタＭ２はトランジスタ２００に、容量素子ＣＢは容量素子１０
０に、トランジスタＭ３はトランジスタ３００に、配線ＷＢＬは配線２００３に、配線Ｗ
ＯＬは配線２００４に、配線ＢＧＬは配線２００６に、配線ＣＡＬは配線２００５に、配
線ＲＢＬは配線２００２に、配線ＳＬは配線２００１に対応している。
また、メモリセルＭＣは、メモリセル１４７４に限定されず、回路の構成を適宜変更す
ることができる。例えば、メモリセルＭＣは、図１５（Ｅ）に示すメモリセル１４７５の
ように、トランジスタＭ２のバックゲートが、配線ＢＧＬでなく、配線ＷＯＬと接続され
る構成にしてもよい。また、例えば、メモリセルＭＣは、図１５（Ｆ）に示すメモリセル
１４７６のように、シングルゲート構造のトランジスタ、つまりバックゲートを有さない
トランジスタＭ２で構成されたメモリセルとしてもよい。また、例えば、メモリセルＭＣ
は、図１５（Ｇ）に示すメモリセル１４７７のように、配線ＷＢＬと配線ＲＢＬを一本の
配線ＢＩＬとしてまとめた構成であってもよい。
上記実施の形態に示す半導体装置をメモリセル１４７４等に用いる場合、トランジスタ
Ｍ２としてトランジスタ２００を用い、トランジスタＭ３としてトランジスタ３００を用
い、容量素子ＣＢとして容量素子１００を用いることができる。トランジスタＭ２として
ＯＳトランジスタを用いることによって、トランジスタＭ２のリーク電流を非常に小さく
することができる。これにより、書き込んだデータをトランジスタＭ２によって長時間保
持することができるため、メモリセルのリフレッシュの頻度を少なくすることができる。
または、メモリセルのリフレッシュ動作を不要にすることができる。また、リーク電流が
非常に小さいため、メモリセル１４７４に多値データ、又はアナログデータを保持するこ
とができる。メモリセル１４７５乃至メモリセル１４７７も同様である。
なお、トランジスタＭ３は、チャネル形成領域にシリコンを有するトランジスタ（以下
、Ｓｉトランジスタと呼ぶ場合がある）であってもよい。Ｓｉトランジスタの導電型は、
ｎチャネル型としてもよいし、ｐチャネル型としてもよい。Ｓｉトランジスタは、ＯＳト
ランジスタよりも電界効果移動度が高くなる場合がある。よって、読み出しトランジスタ
として機能するトランジスタＭ３として、Ｓｉトランジスタを用いてもよい。また、トラ
ンジスタＭ３にＳｉトランジスタを用いることで、トランジスタＭ３の上に積層してトラ
ンジスタＭ２を設けることができるので、メモリセルの占有面積を低減し、記憶装置の高
集積化を図ることができる。
また、トランジスタＭ３はＯＳトランジスタであってもよい。トランジスタＭ２および
トランジスタＭ３にＯＳトランジスタを用いた場合、メモリセルアレイ１４７０をｎ型ト
ランジスタのみを用いて回路を構成することができる。
また、図１５（Ｈ）に３トランジスタ１容量素子のゲインセル型のメモリセルの一例を
示す。図１５（Ｈ）に示すメモリセル１４７８は、トランジスタＭ４乃至トランジスタＭ
６、および容量素子ＣＣを有する。容量素子ＣＣは適宜設けられる。メモリセル１４７８
は、配線ＢＩＬ、配線ＲＷＬ、配線ＷＷＬ、配線ＢＧＬ、および配線ＧＮＤＬに電気的に
接続されている。配線ＧＮＤＬは低レベル電位を与える配線である。なお、メモリセル１
４７８を、配線ＢＩＬに代えて、配線ＲＢＬ、配線ＷＢＬに電気的に接続してもよい。
トランジスタＭ４は、バックゲートを有するＯＳトランジスタであり、バックゲートは
配線ＢＧＬに電気的に接続されている。なお、トランジスタＭ４のバックゲートとゲート
とを互いに電気的に接続してもよい。あるいは、トランジスタＭ４はバックゲートを有さ
なくてもよい。
なお、トランジスタＭ５、トランジスタＭ６はそれぞれ、ｎチャネル型Ｓｉトランジス
タまたはｐチャネル型Ｓｉトランジスタでもよい。或いは、トランジスタＭ４乃至トラン
ジスタＭ６がＯＳトランジスタでもよい。この場合、メモリセルアレイ１４７０をｎ型ト
ランジスタのみを用いて回路を構成することができる。
上記実施の形態に示す半導体装置をメモリセル１４７８に用いる場合、トランジスタＭ
４としてトランジスタ２００を用い、トランジスタＭ５、トランジスタＭ６としてトラン
ジスタ３００を用い、容量素子ＣＣとして容量素子１００を用いることができる。トラン
ジスタＭ４としてＯＳトランジスタを用いることによって、トランジスタＭ４のリーク電
流を非常に小さくすることができる。
なお、本実施の形態に示す、周辺回路１４１１、メモリセルアレイ１４７０等の構成は
、上記に限定されるものではない。これらの回路、および当該回路に接続される配線、回
路素子等の、配置または機能は、必要に応じて、変更、削除、または追加してもよい。
本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせ
て用いることができる。
（実施の形態４）
本実施の形態では、図１６（Ａ）、および図１６（Ｂ）を用いて、本発明の半導体装置
が実装されたチップ１２００の一例を示す。チップ１２００には、複数の回路（システム
）が実装されている。このように、複数の回路（システム）を一つのチップに集積する技
術を、システムオンチップ（Ｓｙｓｔｅｍ ｏｎ Ｃｈｉｐ：ＳｏＣ）と呼ぶ場合がある
。
図１６（Ａ）に示すように、チップ１２００は、ＣＰＵ１２１１、ＧＰＵ１２１２、一
または複数のアナログ演算部１２１３、一または複数のメモリコントローラ１２１４、一
または複数のインターフェース１２１５、一または複数のネットワーク回路１２１６等を
有する。
チップ１２００には、バンプ（図示しない）が設けられ、図１６（Ｂ）に示すように、
プリント基板（Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ：ＰＣＢ）１２０１の第１
の面と接続する。また、ＰＣＢ１２０１の第１の面の裏面には、複数のバンプ１２０２が
設けられており、マザーボード１２０３と接続する。
マザーボード１２０３には、ＤＲＡＭ１２２１、フラッシュメモリ１２２２等の記憶装
置が設けられていてもよい。例えば、ＤＲＡＭ１２２１に先の実施の形態に示すＤＯＳＲ
ＡＭを用いることができる。また、例えば、フラッシュメモリ１２２２に先の実施の形態
に示すＮＯＳＲＡＭを用いることができる。
ＣＰＵ１２１１は、複数のＣＰＵコアを有することが好ましい。また、ＧＰＵ１２１２
は、複数のＧＰＵコアを有することが好ましい。また、ＣＰＵ１２１１、およびＧＰＵ１
２１２は、それぞれ一時的にデータを格納するメモリを有していてもよい。または、ＣＰ
Ｕ１２１１、およびＧＰＵ１２１２に共通のメモリが、チップ１２００に設けられていて
もよい。該メモリには、前述したＮＯＳＲＡＭや、ＤＯＳＲＡＭを用いることができる。
また、ＧＰＵ１２１２は、多数のデータの並列計算に適しており、画像処理や積和演算に
用いることができる。ＧＰＵ１２１２に、本発明の酸化物半導体を用いた画像処理回路や
、積和演算回路を設けることで、画像処理、および積和演算を低消費電力で実行すること
が可能になる。
また、ＣＰＵ１２１１、およびＧＰＵ１２１２が同一チップに設けられていることで、
ＣＰＵ１２１１およびＧＰＵ１２１２間の配線を短くすることができ、ＣＰＵ１２１１か
らＧＰＵ１２１２へのデータ転送、ＣＰＵ１２１１、およびＧＰＵ１２１２が有するメモ
リ間のデータ転送、およびＧＰＵ１２１２での演算後に、ＧＰＵ１２１２からＣＰＵ１２
１１への演算結果の転送を高速に行うことができる。
アナログ演算部１２１３はＡ／Ｄ（アナログ／デジタル）変換回路、およびＤ／Ａ（デ
ジタル／アナログ）変換回路の一、または両方を有する。また、アナログ演算部１２１３
に上記積和演算回路を設けてもよい。
メモリコントローラ１２１４は、ＤＲＡＭ１２２１のコントローラとして機能する回路
、およびフラッシュメモリ１２２２のインターフェースとして機能する回路を有する。
インターフェース１２１５は、表示装置、スピーカー、マイクロフォン、カメラ、コン
トローラなどの外部接続機器とのインターフェース回路を有する。コントローラとは、マ
ウス、キーボード、ゲーム用コントローラなどを含む。このようなインターフェースとし
て、ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）、ＨＤＭＩ（登録商標）（Ｈ
ｉｇｈ－Ｄｅｆｉｎｉｔｉｏｎ Ｍｕｌｔｉｍｅｄｉａ Ｉｎｔｅｒｆａｃｅ）などを用
いることができる。
ネットワーク回路１２１６は、ＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）など
のネットワーク用の回路を有する。また、ネットワークセキュリティー用の回路を有して
もよい。
チップ１２００には、上記回路（システム）を同一の製造プロセスで形成することが可
能である。そのため、チップ１２００に必要な回路の数が増えても、製造プロセスを増や
す必要が無く、チップ１２００を低コストで作製することができる。
ＧＰＵ１２１２を有するチップ１２００が設けられたＰＣＢ１２０１、ＤＲＡＭ１２２
１、およびフラッシュメモリ１２２２が設けられたマザーボード１２０３は、ＧＰＵモジ
ュール１２０４と呼ぶことができる。
ＧＰＵモジュール１２０４は、ＳｏＣ技術を用いたチップ１２００を有しているため、
そのサイズを小さくすることができる。また、画像処理に優れていることから、スマート
フォン、タブレット端末、ラップトップＰＣ、携帯型（持ち出し可能な）ゲーム機などの
携帯型電子機器に用いることが好適である。また、ＧＰＵ１２１２を用いた積和演算回路
により、ディープニューラルネットワーク（ＤＮＮ）、畳み込みニューラルネットワーク
（ＣＮＮ）、再帰型ニューラルネットワーク（ＲＮＮ）、自己符号化器、深層ボルツマン
マシン（ＤＢＭ）、深層信念ネットワーク（ＤＢＮ）などの手法を実行することができる
ため、チップ１２００をＡＩチップ、またはＧＰＵモジュール１２０４をＡＩシステムモ
ジュールとして用いることができる。
本実施の形態に示す構成は、他の実施の形態、実施例などに示す構成と適宜組み合わせ
て用いることができる。
（実施の形態５）
本実施の形態では、先の実施の形態に示す半導体装置を用いた記憶装置の応用例につい
て説明する。先の実施の形態に示す半導体装置は、例えば、各種電子機器（例えば、情報
端末、コンピュータ、スマートフォン、電子書籍端末、デジタルカメラ（ビデオカメラも
含む）、録画再生装置、ナビゲーションシステムなど）の記憶装置に適用できる。なお、
ここで、コンピュータとは、タブレット型のコンピュータ、ノート型のコンピュータ、デ
スクトップ型のコンピュータの他、サーバシステムのような大型のコンピュータを含むも
のである。または、先の実施の形態に示す半導体装置は、メモリカード（例えば、ＳＤカ
ード）、ＵＳＢメモリ、ＳＳＤ（ソリッド・ステート・ドライブ）等の各種のリムーバブ
ル記憶装置に適用される。図１７（Ａ）乃至図１７（Ｅ）にリムーバブル記憶装置の幾つ
かの構成例を模式的に示す。例えば、先の実施の形態に示す半導体装置は、パッケージン
グされたメモリチップに加工され、様々なストレージ装置、リムーバブルメモリに用いら
れる。
図１７（Ａ）はＵＳＢメモリの模式図である。ＵＳＢメモリ１１００は、筐体１１０１
、キャップ１１０２、ＵＳＢコネクタ１１０３および基板１１０４を有する。基板１１０
４は、筐体１１０１に収納されている。例えば、基板１１０４には、メモリチップ１１０
５、コントローラチップ１１０６が取り付けられている。メモリチップ１１０５などに先
の実施の形態に示す半導体装置を組み込むことができる。
図１７（Ｂ）はＳＤカードの外観の模式図であり、図１７（Ｃ）は、ＳＤカードの内部
構造の模式図である。ＳＤカード１１１０は、筐体１１１１、コネクタ１１１２および基
板１１１３を有する。基板１１１３は筐体１１１１に収納されている。例えば、基板１１
１３には、メモリチップ１１１４、コントローラチップ１１１５が取り付けられている。
基板１１１３の裏面側にもメモリチップ１１１４を設けることで、ＳＤカード１１１０の
容量を増やすことができる。また、無線通信機能を備えた無線チップを基板１１１３に設
けてもよい。これによって、ホスト装置とＳＤカード１１１０間の無線通信によって、メ
モリチップ１１１４のデータの読み出し、書き込みが可能となる。メモリチップ１１１４
などに先の実施の形態に示す半導体装置を組み込むことができる。
図１７（Ｄ）はＳＳＤの外観の模式図であり、図１７（Ｅ）は、ＳＳＤの内部構造の模
式図である。ＳＳＤ１１５０は、筐体１１５１、コネクタ１１５２および基板１１５３を
有する。基板１１５３は筐体１１５１に収納されている。例えば、基板１１５３には、メ
モリチップ１１５４、メモリチップ１１５５、コントローラチップ１１５６が取り付けら
れている。メモリチップ１１５５はコントローラチップ１１５６のワークメモリであり、
例えばＤＯＳＲＡＭチップを用いればよい。基板１１５３の裏面側にもメモリチップ１１
５４を設けることで、ＳＳＤ１１５０の容量を増やすことができる。メモリチップ１１５
４などに先の実施の形態に示す半導体装置を組み込むことができる。
本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施
することが可能である。
（実施の形態６）
本発明の一態様に係る半導体装置は、ＣＰＵやＧＰＵなどのプロセッサ、またはチップ
に用いることができる。図１８（Ａ）乃至図１８（Ｈ）に、本発明の一態様に係るＣＰＵ
やＧＰＵなどのプロセッサ、またはチップを備えた電子機器の具体例を示す。
＜電子機器・システム＞
本発明の一態様に係るＧＰＵまたはチップは、様々な電子機器に搭載することができる
。電子機器の例としては、例えば、テレビジョン装置、デスクトップ型またはノート型の
情報端末用などのモニタ、デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子
看板）、パチンコ機などの大型ゲーム機、などの比較的大きな画面を備える電子機器の他
、デジタルカメラ、デジタルビデオカメラ、デジタルフォトフレーム、電子ブックリーダ
ー、携帯電話機、携帯型ゲーム機、携帯情報端末、音響再生装置、などが挙げられる。ま
た、本発明の一態様に係るＧＰＵまたはチップを電子機器に設けることにより、電子機器
に人工知能を搭載することができる。
本発明の一態様の電子機器は、アンテナを有していてもよい。アンテナで信号を受信す
ることで、表示部で映像や情報等の表示を行うことができる。また、電子機器がアンテナ
及び二次電池を有する場合、アンテナを、非接触電力伝送に用いてもよい。
本発明の一態様の電子機器は、センサ（力、変位、位置、速度、加速度、角速度、回転
数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力
、放射線、流量、湿度、傾度、振動、においまたは赤外線を測定する機能を含むもの）を
有していてもよい。
本発明の一態様の電子機器は、様々な機能を有することができる。例えば、様々な情報
（静止画、動画、テキスト画像など）を表示部に表示する機能、タッチパネル機能、カレ
ンダー、日付または時刻などを表示する機能、様々なソフトウェア（プログラム）を実行
する機能、無線通信機能、記録媒体に記録されているプログラムまたはデータを読み出す
機能等を有することができる。図１８（Ａ）乃至図１８（Ｈ）に、電子機器の例を示す。
［情報端末］
図１８（Ａ）には、情報端末の一種である携帯電話（スマートフォン）が図示されてい
る。情報端末５１００は、筐体５１０１と、表示部５１０２と、を有しており、入力用イ
ンターフェースとして、タッチパネルが表示部５１０２に備えられ、ボタンが筐体５１０
１に備えられている。
情報端末５１００は、本発明の一態様のチップを適用することで、人工知能を利用した
アプリケーションを実行することができる。人工知能を利用したアプリケーションとして
は、例えば、会話を認識してその会話内容を表示部５１０２に表示するアプリケーション
、表示部５１０２に備えるタッチパネルに対してユーザが入力した文字、図形などを認識
して、表示部５１０２に表示するアプリケーション、指紋や声紋などの生体認証を行うア
プリケーションなどが挙げられる。
図１８（Ｂ）には、ノート型情報端末５２００が図示されている。ノート型情報端末５
２００は、情報端末の本体５２０１と、表示部５２０２と、キーボード５２０３と、を有
する。
ノート型情報端末５２００は、先述した情報端末５１００と同様に、本発明の一態様の
チップを適用することで、人工知能を利用したアプリケーションを実行することができる
。人工知能を利用したアプリケーションとしては、例えば、設計支援ソフトウェア、文章
添削ソフトウェア、献立自動生成ソフトウェアなどが挙げられる。また、ノート型情報端
末５２００を用いることで、新規の人工知能の開発を行うことができる。
なお、上述では、電子機器としてスマートフォン、およびノート型情報端末を例として
、それぞれ図１８（Ａ）、図１８（Ｂ）に図示したが、スマートフォン、およびノート型
情報端末以外の情報端末を適用することができる。スマートフォン、およびノート型情報
端末以外の情報端末としては、例えば、ＰＤＡ（Ｐｅｒｓｏｎａｌ Ｄｉｇｉｔａｌ Ａ
ｓｓｉｓｔａｎｔ）、デスクトップ型情報端末、ワークステーションなどが挙げられる。
［ゲーム機］
図１８（Ｃ）は、ゲーム機の一例である携帯ゲーム機５３００を示している。携帯ゲー
ム機５３００は、筐体５３０１、筐体５３０２、筐体５３０３、表示部５３０４、接続部
５３０５、操作キー５３０６等を有する。筐体５３０２、および筐体５３０３は、筐体５
３０１から取り外すことが可能である。筐体５３０１に設けられている接続部５３０５を
別の筐体（図示せず）に取り付けることで、表示部５３０４に出力される映像を、別の映
像機器（図示せず）に出力することができる。このとき、筐体５３０２、および筐体５３
０３は、それぞれ操作部として機能することができる。これにより、複数のプレイヤーが
同時にゲームを行うことができる。筐体５３０１、筐体５３０２、および筐体５３０３の
基板に設けられているチップなどに先の実施の形態に示すチップを組み込むことができる
。
また、図１８（Ｄ）は、ゲーム機の一例である据え置き型ゲーム機５４００を示してい
る。据え置き型ゲーム機５４００には、無線または有線でコントローラ５４０２が接続さ
れている。
携帯ゲーム機５３００、据え置き型ゲーム機５４００などのゲーム機に本発明の一態様
のＧＰＵまたはチップを適用することによって、低消費電力のゲーム機を実現することが
できる。また、低消費電力により、回路からの発熱を低減することができるため、発熱に
よるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
更に、携帯ゲーム機５３００に本発明の一態様のＧＰＵまたはチップを適用することに
よって、人工知能を有する携帯ゲーム機５３００を実現することができる。
本来、ゲームの進行、ゲーム上に登場する生物の言動、ゲーム上で発生する現象などの
表現は、そのゲームが有するプログラムによって定められているが、携帯ゲーム機５３０
０に人工知能を適用することにより、ゲームのプログラムに限定されない表現が可能にな
る。例えば、プレイヤーが問いかける内容、ゲームの進行状況、時刻、ゲーム上に登場す
る人物の言動が変化するといった表現が可能となる。
また、携帯ゲーム機５３００で複数のプレイヤーが必要なゲームを行う場合、人工知能
によって擬人的にゲームプレイヤーを構成することができるため、対戦相手を人工知能に
よるゲームプレイヤーとすることによって、１人でもゲームを行うことができる。
図１８（Ｃ）、図１８（Ｄ）では、ゲーム機の一例として携帯ゲーム機、および据え置
き型ゲーム機を図示しているが、本発明の一態様のＧＰＵまたはチップを適用するゲーム
機はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用するゲーム機とし
ては、例えば、娯楽施設（ゲームセンター、遊園地など）に設置されるアーケードゲーム
機、スポーツ施設に設置されるバッティング練習用の投球マシンなどが挙げられる。
［大型コンピュータ］
本発明の一態様のＧＰＵまたはチップは、大型コンピュータに適用することができる。
図１８（Ｅ）は、大型コンピュータの一例である、スーパーコンピュータ５５００を示
す図である。図１８（Ｆ）は、スーパーコンピュータ５５００が有するラックマウント型
の計算機５５０２を示す図である。
スーパーコンピュータ５５００は、ラック５５０１と、複数のラックマウント型の計算
機５５０２と、を有する。なお、複数の計算機５５０２は、ラック５５０１に格納されて
いる。また、計算機５５０２には、複数の基板５５０４が設けられ、当該基板上に上記実
施の形態で説明したＧＰＵまたはチップを搭載することができる。
スーパーコンピュータ５５００は、主に科学技術計算に利用される大型コンピュータで
ある。科学技術計算では、膨大な演算を高速に処理する必要があるため、消費電力が高く
、チップの発熱が大きい。スーパーコンピュータ５５００に本発明の一態様のＧＰＵまた
はチップを適用することによって、低消費電力のスーパーコンピュータを実現することが
できる。また、低消費電力により、回路からの発熱を低減することができるため、発熱に
よるその回路自体、周辺回路、およびモジュールへの影響を少なくすることができる。
図１８（Ｅ）、図１８（Ｆ）では、大型コンピュータの一例としてスーパーコンピュー
タを図示しているが、本発明の一態様のＧＰＵまたはチップを適用する大型コンピュータ
はこれに限定されない。本発明の一態様のＧＰＵまたはチップを適用する大型コンピュー
タとしては、例えば、サービスを提供するコンピュータ（サーバー）、大型汎用コンピュ
ータ（メインフレーム）などが挙げられる。
［移動体］
本発明の一態様のＧＰＵまたはチップは、移動体である自動車、および自動車の運転席
周辺に適用することができる。
図１８（Ｇ）は、移動体の一例である自動車の室内におけるフロントガラス周辺を示す
図である。図１８（Ｇ）では、ダッシュボードに取り付けられた表示パネル５７０１、表
示パネル５７０２、表示パネル５７０３の他、ピラーに取り付けられた表示パネル５７０
４を図示している。
表示パネル５７０１乃至表示パネル５７０３は、スピードメーターやタコメーター、走
行距離、燃料計、ギア状態、エアコンの設定などを表示することで、様々な情報を提供す
ることができる。また、表示パネルに表示される表示項目やレイアウトなどは、ユーザの
好みに合わせて適宜変更することができ、デザイン性を高めることが可能である。表示パ
ネル５７０１乃至表示パネル５７０３は、照明装置として用いることも可能である。
表示パネル５７０４には、自動車に設けられた撮像装置（図示しない。）からの映像を
映し出すことによって、ピラーで遮られた視界（死角）を補完することができる。すなわ
ち、自動車の外側に設けられた撮像装置からの画像を表示することによって、死角を補い
、安全性を高めることができる。また、見えない部分を補完する映像を映すことによって
、より自然に違和感なく安全確認を行うことができる。表示パネル５７０４は、照明装置
として用いることもできる。
本発明の一態様のＧＰＵまたはチップは人工知能の構成要素として適用できるため、例
えば、当該チップを自動車の自動運転システムに用いることができる。また、当該チップ
を道路案内、危険予測などを行うシステムに用いることができる。表示パネル５７０１乃
至表示パネル５７０４には、道路案内、危険予測などの情報を表示する構成としてもよい
。
なお、上述では、移動体の一例として自動車について説明しているが、移動体は自動車
に限定されない。例えば、移動体としては、電車、モノレール、船、飛行体（ヘリコプタ
ー、無人航空機（ドローン）、飛行機、ロケット）なども挙げることができ、これらの移
動体に本発明の一態様のチップを適用して、人工知能を利用したシステムを付与すること
ができる。
［電化製品］
図１８（Ｈ）は、電化製品の一例である電気冷凍冷蔵庫５８００を示している。電気冷
凍冷蔵庫５８００は、筐体５８０１、冷蔵室用扉５８０２、冷凍室用扉５８０３等を有す
る。
電気冷凍冷蔵庫５８００に本発明の一態様のチップを適用することによって、人工知能
を有する電気冷凍冷蔵庫５８００を実現することができる。人工知能を利用することによ
って電気冷凍冷蔵庫５８００は、電気冷凍冷蔵庫５８００に保存されている食材、その食
材の消費期限などを基に献立を自動生成する機能や、電気冷凍冷蔵庫５８００に保存され
ている食材に合わせた温度に自動的に調節する機能などを有することができる。
電化製品の一例として電気冷凍冷蔵庫について説明したが、その他の電化製品としては
、例えば、掃除機、電子レンジ、電子オーブン、炊飯器、湯沸かし器、ＩＨ調理器、ウォ
ーターサーバ、エアーコンディショナーを含む冷暖房器具、洗濯機、乾燥機、オーディオ
ビジュアル機器などが挙げられる。
本実施の形態で説明した電子機器、その電子機器の機能、人工知能の応用例、その効果
などは、他の電子機器の記載と適宜組み合わせることができる。
本実施の形態は、他の実施の形態、実施例などに記載した構成と適宜組み合わせて実施
することが可能である。
本実施例では、金属酸化物とＴａＮｘＯｙとの積層構造における、金属酸化物からＴａ
ＮｘＯｙへの水素および酸素の拡散しやすさを評価した。具体的には、金属酸化膜上にＴ
ａＮｘＯｙ膜を成膜し、熱処理を行ったサンプル（サンプル１Ａ乃至サンプル４Ａ、サン
プル１Ｂ乃至サンプル４Ｂ）に対して、ＳＩＭＳ分析を行った。
以下に、サンプル１Ａ乃至サンプル４Ａの作製方法について説明する。
シリコンを含む基板の表面を、塩化水素（ＨＣｌ）雰囲気で熱処理し、当該基板上に１
００ｎｍの酸化シリコン膜を形成した。次に、当該酸化シリコン膜上に、スパッタリング
法により、金属酸化膜を５０ｎｍの膜厚で成膜した。当該金属酸化膜の成膜には、Ｉｎ：
Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用い、
成膜ガスとして重水素（Ｄ２）を５％含有するアルゴンガス３０ｓｃｃｍ、酸素ガス１５
ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２００Ｗとし、基板温度を室温
（Ｒ．Ｔ．）とした。これにより、重水素（Ｄ）を含む金属酸化膜を成膜することができ
る。
次に、上記金属酸化膜上に、スパッタリング法により、ＴａＮｘＯｙ膜を１００ｎｍの
膜厚で成膜した。当該ＴａＮｘＯｙ膜の成膜には、金属タンタルターゲットを用い、成膜
ガスとしてアルゴンガスを５０ｓｃｃｍ、窒素ガス１０ｓｃｃｍを用い、成膜圧力を０．
６Ｐａとし、成膜電力を１ｋＷとし、基板温度を室温（Ｒ．Ｔ．）とし、ターゲットと基
板との間隔を６０ｍｍとした。
次に、熱処理を行った。なお、サンプル１Ａ乃至サンプル４Ａは、当該熱処理の温度が
異なる。具体的には、サンプル１Ａでは、熱処理を行わなかった。また、サンプル２Ａで
は、窒素雰囲気にて３００℃の温度で１時間の熱処理を行った。また、サンプル３Ａでは
、窒素雰囲気にて３５０℃の温度で１時間の熱処理を行った。また、サンプル４Ａでは、
窒素雰囲気にて４００℃の温度で１時間の熱処理を行った。
以上より、サンプル１Ａ乃至サンプル４Ａを作製した。
次に、サンプル１Ｂ乃至サンプル４Ｂの作製方法について説明する。
シリコンを含む基板の表面を、塩化水素（ＨＣｌ）雰囲気で熱処理し、当該基板上に１
００ｎｍの酸化シリコン膜を形成した。次に、当該酸化シリコン膜上に、ＣＶＤ法により
、酸化窒化シリコン膜を３００ｎｍの膜厚で成膜した。当該酸化窒化シリコン膜の成膜に
は、成膜ガスとしてシラン（ＳｉＨ４）ガス２．３ｓｃｃｍ、亜酸化窒素（Ｎ２Ｏ）ガス
８００ｓｃｃｍを用い、成膜圧力を４０Ｐａとし、成膜電力を５０Ｗ（２７．１２ＭＨｚ
）とし、基板温度を４００℃とし、電極間距離を１５ｍｍとした。
次に、イオン注入法を用いて、上記酸化窒化シリコン膜に酸素イオン（１６Ｏ＋）を注
入した。酸素イオン注入の条件は、加速電圧６０ｋｅＶ、ドーズ量２．０×１０１６ｉｏ
ｎｓ／ｃｍ２、チルト角０°、ツイスト角０°とした。
次に、上記酸化窒化シリコン膜上に、スパッタリング法により、金属酸化膜を２０ｎｍ
の膜厚で成膜した。当該金属酸化膜の成膜には、Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原
子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用い、成膜ガスとして酸素（１８Ｏ２）
ガス４５ｓｃｃｍを用い、成膜圧力を０．７Ｐａとし、成膜電力を５００Ｗとし、基板温
度を２００℃とし、ターゲットと基板との間隔を６０ｍｍとした。これにより、１８Ｏを
含む金属酸化膜を成膜することができる。
次に、第１の熱処理を行った。第１の熱処理は、窒素雰囲気にて４００℃の温度で１時
間の処理を行った後に、連続して酸素雰囲気にて４００℃の温度で１時間の処理を行った
。
次に、上記金属酸化膜上に、スパッタリング法により、ＴａＮｘＯｙ膜を５０ｎｍの膜
厚で成膜した。当該ＴａＮｘＯｙ膜の成膜には、金属タンタルターゲットを用い、成膜ガ
スとしてアルゴンガスを５０ｓｃｃｍ、窒素ガス１０ｓｃｃｍを用い、成膜圧力を０．６
Ｐａとし、成膜電力を１ｋＷとし、基板温度を室温（Ｒ．Ｔ．）とし、ターゲットと基板
との間隔を６０ｍｍとした。
次に、第２の熱処理を行った。なお、サンプル１Ｂ乃至サンプル４Ｂは、第２の熱処理
の温度が異なる。具体的には、サンプル１Ｂでは、第２の熱処理を行わなかった。また、
サンプル２Ｂでは、窒素雰囲気にて３００℃の温度で１時間の熱処理を行った。また、サ
ンプル３Ｂでは、窒素雰囲気にて３５０℃の温度で１時間の熱処理を行った。また、サン
プル４Ｂでは、窒素雰囲気にて４００℃の温度で１時間の熱処理を行った。
以上より、サンプル１Ｂ乃至サンプル４Ｂを作製した。
サンプル１Ａ乃至サンプル４Ａに対して、ＳＩＭＳ分析装置を用いて、ＴａＮｘＯｙ中
の重水素（Ｄ）濃度を評価した。なお、ＳＩＭＳ分析はサンプルの表面側より行っている
。また、サンプル１Ｂ乃至サンプル４Ｂに対して、ＳＩＭＳ分析装置を用いて、ＴａＮｘ
Ｏｙ中の酸素（１８Ｏ）濃度を評価した。なお、ＳＩＭＳ分析はサンプルの表面側より行
っている。
ＳＩＭＳ分析により得られた、各サンプルのＴａＮｘＯｙ中の重水素（Ｄ）濃度および
酸素（１８Ｏ）濃度のプロファイルをそれぞれ図１９（Ａ）および図１９（Ｂ）に示す。
図１９（Ａ）は、サンプル１Ａ乃至サンプル４ＡのＴａＮｘＯｙ膜中の重水素（Ｄ）濃
度のプロファイルを示す図である。図１９（Ａ）では、横軸は、サンプルの膜面に垂直な
方向の深さ［ｎｍ］であり、縦軸は、ＴａＮｘＯｙ中の重水素（Ｄ）濃度［ａｔｏｍｓ／
ｃｍ３］である。また、図１９（Ａ）に示す長破線は、サンプル１ＡのＴａＮｘＯｙ膜中
の重水素（Ｄ）濃度のプロファイルであり、図１９（Ａ）に示す点線は、サンプル２Ａの
ＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロファイルであり、図１９（Ａ）に示す破線は
、サンプル３ＡのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロファイルであり、図１９（
Ａ）に示す実線は、サンプル４ＡのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロファイル
である。
図１９（Ａ）より、金属酸化膜からＴａＮｘＯｙ膜への重水素（Ｄ）の拡散（長）は、
サンプル４Ａで最も大きく、次にサンプル３Ａが大きく、次にサンプル２Ａが大きかった
。特に、サンプル４Ａでは、金属酸化膜中の重水素（Ｄ）が、ＴａＮｘＯｙ膜中に数十ｎ
ｍ程度拡散していた。よって、熱処理の温度を高くするに従って、重水素（Ｄ）がＴａＮ
ｘＯｙ膜中へより拡散する様子が確認できた。つまり、金属酸化物中の水素はＴａＮｘＯ
ｙ中へ拡散しやすいといえる。
図１９（Ｂ）は、サンプル１Ｂ乃至サンプル４ＢのＴａＮｘＯｙ膜中の酸素（１８Ｏ）
濃度のプロファイルを示す図である。図１９（Ｂ）では、横軸は、サンプルの膜面に垂直
な方向の深さ［ｎｍ］であり、縦軸は、ＴａＮｘＯｙ中の酸素（１８Ｏ）濃度［ａｔｏｍ
ｓ／ｃｍ３］である。また、図１９（Ｂ）に示す長破線は、サンプル１ＢのＴａＮｘＯｙ
膜中の酸素（１８Ｏ）濃度のプロファイルであり、図１９（Ｂ）に示す点線は、サンプル
２ＢのＴａＮｘＯｙ膜中の酸素（１８Ｏ）濃度のプロファイルであり、図１９（Ｂ）に示
す破線は、サンプル３ＢのＴａＮｘＯｙ膜中の酸素（１８Ｏ）濃度のプロファイルであり
、図１９（Ｂ）に示す実線は、サンプル４ＢのＴａＮｘＯｙ膜中の酸素（１８Ｏ）濃度の
プロファイルである。図１９（Ｂ）に一点破線で囲む領域（深さ）では、１８Ｏの検出量
が飽和している。
図１９（Ｂ）より、サンプル１Ｂと比較して、サンプル４Ｂでは、第２の熱処理によっ
て金属酸化膜中の酸素（１８Ｏ）が、ＴａＮｘＯｙ膜中に数ｎｍ程度拡散していた。また
、サンプル１Ｂと比較して、サンプル２Ｂおよびサンプル３Ｂでは、第２の熱処理を行っ
ても金属酸化膜中の酸素（１８Ｏ）は、ＴａＮｘＯｙ膜中にあまり拡散しておらず、サン
プル１Ｂ乃至サンプル３ＢのＴａＮｘＯｙ膜中の酸素（１８Ｏ）濃度のプロファイルは略
一致していた。
以上より、金属酸化物とＴａＮｘＯｙとの積層構造に対して熱処理が行われる場合、低
い温度（例えば、３５０℃以下）では、金属酸化物中の水素はＴａＮｘＯｙ中へ拡散して
いき、金属酸化物中の酸素はＴａＮｘＯｙへ拡散しにくく、ＴａＮｘＯｙの酸化、または
金属酸化物とＴａＮｘＯｙとの間の層の形成は進行しにくいといえる。また、高い温度（
例えば、４００℃以上）では、金属酸化物中の水素が先にＴａＮｘＯｙ中へ拡散していき
、遅れて、金属酸化物中の酸素がＴａＮｘＯｙへ拡散していき、ＴａＮｘＯｙの酸化、ま
たは金属酸化物とＴａＮｘＯｙとの間の層の形成が進行していくと推定される。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実
施の形態および実施例と適宜組み合わせて実施することができる。
本実施例では、金属酸化物とＴａＮｘＯｙとの積層構造における、金属酸化物からＴａ
ＮｘＯｙへの水素の拡散しやすさを評価した。具体的には、金属酸化膜上にＴａＮｘＯｙ
膜を成膜したサンプル（サンプル１Ｃ乃至サンプル５Ｃ）、および、金属酸化膜上にＴａ
ＮｘＯｙ膜を成膜し、熱処理を行ったサンプル（サンプル１Ｄ乃至サンプル５Ｄ）に対し
て、ＳＩＭＳ分析を行った。
以下に、サンプル１Ｃ乃至サンプル５Ｃの作製方法について説明する。
シリコンを含む基板の表面を、塩化水素（ＨＣｌ）雰囲気で熱処理し、当該基板上に１
００ｎｍの酸化シリコン膜を形成した。次に、当該酸化シリコン膜上に、スパッタリング
法により、金属酸化膜を５０ｎｍの膜厚で成膜した。当該金属酸化膜の成膜には、Ｉｎ：
Ｇａ：Ｚｎ＝４：２：４．１［原子数比］のＩｎ－Ｇａ－Ｚｎ酸化物ターゲットを用い、
成膜ガスとして重水素（Ｄ２）を５％含有するアルゴンガス３０ｓｃｃｍ、酸素ガス１５
ｓｃｃｍを用い、成膜圧力を０．４Ｐａとし、成膜電力を２００Ｗとし、基板温度を室温
（Ｒ．Ｔ．）とした。これにより、重水素（Ｄ）を含む金属酸化膜を成膜することができ
る。
次に、上記金属酸化膜上に、スパッタリング法により、ＴａＮｘＯｙ膜を１００ｎｍの
膜厚で成膜した。当該ＴａＮｘＯｙ膜の成膜には、金属タンタルターゲットを用い、成膜
圧力を０．６Ｐａとし、成膜電力を１ｋＷとし、基板温度を室温（Ｒ．Ｔ．）とし、ター
ゲットと基板との間隔を６０ｍｍとした。
なお、サンプル１Ｃ乃至サンプル５Ｃは、ＴａＮｘＯｙ膜の成膜に用いる成膜ガスの流
量が異なる。具体的には、サンプル１Ｃでは、アルゴンガス５５ｓｃｃｍ、窒素ガス５ｓ
ｃｃｍを用いた。また、サンプル２Ｃでは、アルゴンガス５０ｓｃｃｍ、窒素ガス１０ｓ
ｃｃｍを用いた。また、サンプル３Ｃでは、アルゴンガス４０ｓｃｃｍ、窒素ガス２０ｓ
ｃｃｍを用いた。また、サンプル４Ｃでは、アルゴンガス３０ｓｃｃｍ、窒素ガス３０ｓ
ｃｃｍを用いた。また、サンプル５Ｃでは、アルゴンガス１０ｓｃｃｍ、窒素ガス５０ｓ
ｃｃｍを用いた。
以上より、サンプル１Ｃ乃至サンプル５Ｃを作製した。
なお、上記成膜ガスの流量に対する窒素ガスの流量の割合が高いほど、ＴａＮｘＯｙ膜
における、タンタルに対する窒素の原子数比は高くなる。よって、ＴａＮｘＯｙ膜におけ
る、タンタルに対する窒素の原子数比は、サンプル５Ｃ、サンプル４Ｃ、サンプル３Ｃ、
サンプル２Ｃ、サンプル１Ｃの順に高い。
以下に、サンプル１Ｄ乃至サンプル５Ｄの作製方法について説明する。なお、サンプル
１Ｄ乃至サンプル５Ｄの作製方法は、ＴａＮｘＯｙ膜を成膜する工程までは、それぞれサ
ンプル１Ｃ乃至サンプル５Ｃの作製方法と同じである。
次に、加熱処理を行った。当該加熱処理として、窒素雰囲気にて４００℃の温度で１時
間の処理を行った。なお、サンプル１Ｄは、サンプル１Ｃと同じ構成のサンプルに対して
当該加熱処理を行ったサンプルである。また、サンプル２Ｄは、サンプル２Ｃと同じ構成
のサンプルに対して当該加熱処理を行ったサンプルである。また、サンプル３Ｄは、サン
プル３Ｃと同じ構成のサンプルに対して当該加熱処理を行ったサンプルである。また、サ
ンプル４Ｄは、サンプル４Ｃと同じ構成のサンプルに対して当該加熱処理を行ったサンプ
ルである。また、サンプル５Ｄは、サンプル５Ｃと同じ構成のサンプルに対して当該加熱
処理を行ったサンプルである。
以上より、サンプル１Ｄ乃至サンプル５Ｄを作製した。
なお、ＴａＮｘＯｙ膜における、タンタルに対する窒素の原子数比は、サンプル５Ｄ、
サンプル４Ｄ、サンプル３Ｄ、サンプル２Ｄ、サンプル１Ｄの順に高い。
サンプル１Ｃ乃至サンプル５Ｃ、およびサンプル１Ｄ乃至サンプル５Ｄに対して、ＳＩ
ＭＳ分析装置を用いて、ＴａＮｘＯｙ中の重水素（Ｄ）濃度を評価した。なお、ＳＩＭＳ
分析はサンプルの表面側より行っている。
ＳＩＭＳ分析により得られた、各サンプルのＴａＮｘＯｙ中の重水素（Ｄ）濃度のプロ
ファイルを図２０（Ａ）、および図２０（Ｂ）に示す。
図２０（Ａ）、および図２０（Ｂ）は、サンプル１Ｃ乃至サンプル５Ｃ、およびサンプ
ル１Ｄ乃至サンプル５ＤのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロファイルを示す図
である。図２０（Ａ）、および図２０（Ｂ）では、横軸は、サンプルの表面を０ｎｍとし
た場合の、サンプルの膜面に垂直な方向の深さ［ｎｍ］であり、縦軸は、ＴａＮｘＯｙ中
の重水素（Ｄ）濃度［ａｔｏｍｓ／ｃｍ３］である。
また、図２０（Ａ）に示す点線は、サンプル１ＣのＴａＮｘＯｙ膜中の重水素（Ｄ）濃
度のプロファイルであり、図２０（Ａ）に示す破線は、サンプル２ＣのＴａＮｘＯｙ膜中
の重水素（Ｄ）濃度のプロファイルであり、図２０（Ａ）に示す一点鎖線は、サンプル３
ＣのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロファイルであり、図２０（Ａ）に示す長
破線は、サンプル４ＣのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロファイルであり、図
２０（Ａ）に示す実線は、サンプル５ＣのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロフ
ァイルである。
図２０（Ａ）より、サンプル１Ｃでは、金属酸化膜中の重水素（Ｄ）の一部が、ＴａＮ
ｘＯｙ膜に混入していた。サンプル１Ｃでは、ＴａＮｘＯｙ膜の成膜時に、金属酸化膜中
の重水素（Ｄ）の一部がＴａＮｘＯｙ膜中に取り込まれたと推測される。また、サンプル
２Ｃ乃至サンプル５Ｃでは、金属酸化膜中の重水素（Ｄ）は、ＴａＮｘＯｙ膜にあまり混
入しておらず、サンプル２Ｃ乃至サンプル５ＣのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度の
プロファイルは略一致していた。
また、図２０（Ｂ）に示す点線は、サンプル１ＤのＴａＮｘＯｙ膜中の重水素（Ｄ）濃
度のプロファイルであり、図２０（Ｂ）に示す破線は、サンプル２ＤのＴａＮｘＯｙ膜中
の重水素（Ｄ）濃度のプロファイルであり、図２０（Ｂ）に示す一点鎖線は、サンプル３
ＤのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロファイルであり、図２０（Ｂ）に示す長
破線は、サンプル４ＤのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロファイルであり、図
２０（Ｂ）に示す実線は、サンプル５ＤのＴａＮｘＯｙ膜中の重水素（Ｄ）濃度のプロフ
ァイルである。
図２０（Ａ）および図２０（Ｂ）より、加熱処理を行うことで、金属酸化膜中の重水素
（Ｄ）がＴａＮｘＯｙ膜へ拡散する様子が観測された。つまり、金属酸化物中の水素はＴ
ａＮｘＯｙ中へ拡散しやすいといえる。
本実施例に示す構成、方法などは、少なくともその一部を本明細書中に記載する他の実
施の形態および実施例と適宜組み合わせて実施することができる。
１００ 容量素子、１０１ 領域、１０２ 領域、１０３ 領域、１１０
導電体、１１２ 導電体、１１４ 絶縁体、１２０ 導電体、１３０ 絶縁体、
１４０ 絶縁体、１５０ 絶縁体、１５２ 導電体、１５３ 導電体、１５４
絶縁体、１５６ 絶縁体、１６０ 絶縁体、２００ トランジスタ、２０５
導電体、２１０ 絶縁体、２１２ 絶縁体、２１４ 絶縁体、２１６ 絶縁体、
２１８ 導電体、２２２ 絶縁体、２２４ 絶縁体、２３０ 酸化物、２３０ａ
酸化物、２３０Ａ 酸化膜、２３０ｂ 酸化物、２３０Ｂ 酸化膜、２３０ｃ
酸化物、２３０Ｃ 酸化膜、２３１ 領域、２３１ａ 領域、２３１ｂ 領
域、２３４ 領域、２３６ 層、２３６ａ 層、２３６ｂ 層、２３８ 領域
、２３８ａ 領域、２３８ｂ 領域、２４０ 導電体、２４０ａ 導電体、２４
０ｂ 導電体、２４１ 絶縁体、２４１ａ 絶縁体、２４１ｂ 絶縁体、２４２
導電体、２４２ａ 導電体、２４２Ａ 導電膜、２４２ｂ 導電体、２４２Ｂ
導電層、２４３ 酸化物、２４３ａ 酸化物、２４３ｂ 酸化物、２５０
絶縁体、２５０Ａ 絶縁膜、２５４ 絶縁体、２５４Ａ 絶縁膜、２６０ 導電
体、２６０ａ 導電体、２６０Ａ 導電膜、２６０ｂ 導電体、２６０Ｂ 導電
膜、２７４ 絶縁体、２８０ 絶縁体、２８１ 絶縁体、３００ トランジスタ
、３１１ 基板、３１２ 絶縁体、３１３ 半導体領域、３１４ａ 低抵抗領域
、３１４ｂ 低抵抗領域、３１５ 絶縁体、３１６ 導電体、３２０ 絶縁体、
３２２ 絶縁体、３２４ 絶縁体、３２６ 絶縁体、３２８ 導電体、３３０
導電体、３５０ 絶縁体、３５２ 絶縁体、３５４ 絶縁体、３５６ 導電体
、１００１ 配線、１００２ 配線、１００３ 配線、１００４ 配線、１００
５ 配線、１００６ 配線、１００７ 配線、２００１ 配線、２００２ 配
線、２００３ 配線、２００４ 配線、２００５ 配線、２００６ 配線

Claims (2)

  1. 第１の酸化物と、
    前記第１の酸化物上の、第２の酸化物、第３の酸化物、および第４の酸化物と、
    前記第２の酸化物上の絶縁体と、
    前記絶縁体上の第１の導電体と、
    前記第３の酸化物上の第２の導電体と、
    前記第４の酸化物上の第３の導電体と、を有し、
    前記第１の酸化物、前記第３の酸化物、および前記第４の酸化物はそれぞれ、インジウムと、元素Ｍ（Ｍは、アルミニウム、ガリウム、イットリウム、または錫）と、亜鉛と、を有し、
    前記第３の酸化物において、インジウムに対する元素Ｍの原子数比が、前記第１の酸化物における、インジウムに対する元素Ｍの原子数比より大きく、
    前記第４の酸化物において、インジウムに対する元素Ｍの原子数比が、前記第１の酸化物における、インジウムに対する元素Ｍの原子数比より大きくいことを特徴とする半導体装置。
  2. 第１の酸化物と、
    前記第１の酸化物上の、第２の酸化物、第３の酸化物、および第４の酸化物と、
    前記第２の酸化物上の絶縁体と、
    前記絶縁体上の第１の導電体と、
    前記第３の酸化物上の第２の導電体と、
    前記第４の酸化物上の第３の導電体と、を有し、
    前記第２の酸化物は、前記第１の導電体の下部に位置する第１の領域と、前記第２の導電体または前記第３の導電体の下部に位置する第２の領域と、を有し、
    前記第１の領域における水素濃度は、前記第２の領域における水素濃度よりも低いことを特徴とする半導体装置。
JP2024024457A 2018-08-31 2024-02-21 半導体装置 Pending JP2024052817A (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2018163324 2018-08-31
JP2018163324 2018-08-31
JP2018176181 2018-09-20
JP2018176181 2018-09-20
JP2019156277A JP7442997B2 (ja) 2018-08-31 2019-08-29 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019156277A Division JP7442997B2 (ja) 2018-08-31 2019-08-29 半導体装置

Publications (1)

Publication Number Publication Date
JP2024052817A true JP2024052817A (ja) 2024-04-12

Family

ID=69641622

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2019156277A Active JP7442997B2 (ja) 2018-08-31 2019-08-29 半導体装置
JP2024024457A Pending JP2024052817A (ja) 2018-08-31 2024-02-21 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2019156277A Active JP7442997B2 (ja) 2018-08-31 2019-08-29 半導体装置

Country Status (2)

Country Link
US (1) US11031506B2 (ja)
JP (2) JP7442997B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7395488B2 (ja) 2018-09-13 2023-12-11 株式会社半導体エネルギー研究所 半導体装置
WO2020074999A1 (ja) 2018-10-12 2020-04-16 株式会社半導体エネルギー研究所 半導体装置、および半導体装置の作製方法
US11211461B2 (en) * 2018-12-28 2021-12-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and memory device
JPWO2022038453A1 (ja) * 2020-08-19 2022-02-24
US12015074B2 (en) * 2021-03-24 2024-06-18 Win Semiconductors Corp. High electron mobility transistor and method for forming the same
US11574586B1 (en) * 2021-10-14 2023-02-07 Meta Platforms Technologies, Llc Hybrid IGZO pixel architecture

Family Cites Families (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2865039B2 (ja) 1995-12-26 1999-03-08 日本電気株式会社 薄膜トランジスタ基板の製造方法
US7002214B1 (en) * 2004-07-30 2006-02-21 International Business Machines Corporation Ultra-thin body super-steep retrograde well (SSRW) FET devices
KR101182263B1 (ko) 2005-04-22 2012-09-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 유기 트랜지스터용 전극, 유기 트랜지스터, 및 반도체장치
JP4953166B2 (ja) 2007-11-29 2012-06-13 カシオ計算機株式会社 表示パネルの製造方法
JPWO2010010766A1 (ja) 2008-07-25 2012-01-05 日本電気株式会社 電界効果型トランジスタおよび回路装置
KR101644811B1 (ko) 2008-09-19 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
CN103456794B (zh) 2008-12-19 2016-08-10 株式会社半导体能源研究所 晶体管的制造方法
US8841661B2 (en) 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
US20100224878A1 (en) 2009-03-05 2010-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP5322787B2 (ja) 2009-06-11 2013-10-23 富士フイルム株式会社 薄膜トランジスタ及びその製造方法、電気光学装置、並びにセンサー
WO2011040213A1 (en) 2009-10-01 2011-04-07 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5497417B2 (ja) 2009-12-10 2014-05-21 富士フイルム株式会社 薄膜トランジスタおよびその製造方法、並びにその薄膜トランジスタを備えた装置
WO2011132351A1 (ja) 2010-04-21 2011-10-27 シャープ株式会社 半導体素子、半導体素子の製造方法、アクティブマトリクス基板及び表示装置
JP5627929B2 (ja) 2010-05-28 2014-11-19 富士フイルム株式会社 非晶質酸化物薄膜の製造方法及び電界効果型トランジスタの製造方法
US8441010B2 (en) 2010-07-01 2013-05-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012002292A1 (en) 2010-07-02 2012-01-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2012029596A1 (en) 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP6030298B2 (ja) 2010-12-28 2016-11-24 株式会社半導体エネルギー研究所 緩衝記憶装置及び信号処理回路
US8791502B2 (en) * 2011-10-09 2014-07-29 The Institute of Microelectronics Chinese Academy of Science Semiconductor device and method of manufacturing the same
TWI491050B (zh) 2011-11-25 2015-07-01 Sony Corp 電晶體，顯示器及電子裝置
WO2013080900A1 (en) 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
WO2013094547A1 (en) 2011-12-23 2013-06-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP6053490B2 (ja) 2011-12-23 2016-12-27 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9099560B2 (en) 2012-01-20 2015-08-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9040981B2 (en) 2012-01-20 2015-05-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP6134598B2 (ja) * 2012-08-02 2017-05-24 株式会社半導体エネルギー研究所 半導体装置
TWI746200B (zh) 2012-09-24 2021-11-11 日商半導體能源研究所股份有限公司 半導體裝置
JP6283191B2 (ja) 2012-10-17 2018-02-21 株式会社半導体エネルギー研究所 半導体装置
JP6059501B2 (ja) 2012-10-17 2017-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
WO2014065389A1 (en) 2012-10-25 2014-05-01 Semiconductor Energy Laboratory Co., Ltd. Central control system
TWI620323B (zh) 2012-11-16 2018-04-01 半導體能源研究所股份有限公司 半導體裝置
WO2014104267A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2014143410A (ja) 2012-12-28 2014-08-07 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
KR102290247B1 (ko) * 2013-03-14 2021-08-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치와 그 제작 방법
DE112014002485T5 (de) 2013-05-20 2016-03-03 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung
DE112015001878B4 (de) * 2014-04-18 2021-09-09 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
WO2016092427A1 (en) * 2014-12-10 2016-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US9871104B2 (en) * 2015-06-30 2018-01-16 Taiwan Semiconductor Manufacturing Company, Ltd. Nanowire semiconductor device structure and method of manufacturing
WO2017175095A1 (en) * 2016-04-08 2017-10-12 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US20170373195A1 (en) * 2016-06-27 2017-12-28 Semiconductor Energy Laboratory Co., Ltd. Transistor and semiconductor device
CN110024135B (zh) * 2016-12-02 2023-10-17 株式会社半导体能源研究所 半导体装置
WO2018150295A1 (ja) * 2017-02-15 2018-08-23 株式会社半導体エネルギー研究所 半導体装置
US10312332B2 (en) * 2017-04-18 2019-06-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device and method of forming the same

Also Published As

Publication number Publication date
US11031506B2 (en) 2021-06-08
US20200075769A1 (en) 2020-03-05
JP2020053680A (ja) 2020-04-02
JP7442997B2 (ja) 2024-03-05

Similar Documents

Publication Publication Date Title
JP7264894B2 (ja) 半導体装置
US11031506B2 (en) Semiconductor device including transistor using oxide semiconductor
US11316051B2 (en) Semiconductor device and method for manufacturing semiconductor device
KR102637749B1 (ko) 반도체 장치 및 반도체 장치의 제작 방법
US20220352384A1 (en) Semiconductor device and method for manufacturing semiconductor device
US11935964B2 (en) Semiconductor device and method for manufacturing semiconductor device
US11417773B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7235418B2 (ja) 半導体装置の作製方法
JP2024045444A (ja) 半導体装置の作製方法
WO2021191716A1 (ja) 半導体装置及び半導体装置の作製方法
US11929416B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP7391875B2 (ja) 半導体装置
JP7371201B2 (ja) 半導体装置
JP7462712B2 (ja) 半導体装置
US20220302312A1 (en) Semiconductor Device
JP2024095704A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240320

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20240320