TWI463671B - 顯示裝置及半導體裝置 - Google Patents

顯示裝置及半導體裝置 Download PDF

Info

Publication number
TWI463671B
TWI463671B TW102127406A TW102127406A TWI463671B TW I463671 B TWI463671 B TW I463671B TW 102127406 A TW102127406 A TW 102127406A TW 102127406 A TW102127406 A TW 102127406A TW I463671 B TWI463671 B TW I463671B
Authority
TW
Taiwan
Prior art keywords
region
electrode
wiring
longitudinal direction
channel formation
Prior art date
Application number
TW102127406A
Other languages
English (en)
Other versions
TW201347200A (zh
Inventor
Mizuki Sato
Original Assignee
Semiconductor Energy Lab
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=38970598&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=TWI463671(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Semiconductor Energy Lab filed Critical Semiconductor Energy Lab
Publication of TW201347200A publication Critical patent/TW201347200A/zh
Application granted granted Critical
Publication of TWI463671B publication Critical patent/TWI463671B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/35—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being liquid crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/78654—Monocrystalline silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

顯示裝置及半導體裝置
本發明關於有源矩陣型顯示裝置、以及元件配置為矩陣狀的半導體裝置。
從來，作為圖像顯示裝置，已知的是液晶顯示裝置、電致發光(Electro Luminescence；下面稱為EL)顯示裝置等。作為這種顯示裝置的型式，可以舉出無源矩陣型和有源矩陣型。再者，有源矩陣型顯示裝置即使增加像素數，也可以高速地運作。
有源矩陣型顯示裝置因為將TFT、電容、佈線、像素電極等形成在同一基底上，所以容易降低開口率。因此，可以嘗試通過設法改變它們的材料、形狀、個數、或者佈置等的設計來提高開口率。例如，在專利文件1中公開了如下方法：通過使用具有高相對介電常數的氧化鉭作為電容的電介質，謀求電容的小面積化。
[專利文件1]日本專利申請公開特開平11-312808號公報
另一方面，存在著如下問題：若採用將具有高相對介電常數的材料用於電容的方法，則製造步驟數量會增多。
在此，為了使製造步驟數量不增加且提高開口率，擴大開口部的面積即可。但是，如果為了擴大開口部的面積，將開口部設在佈線之間，則開口部的形狀變得複雜。再者，在EL顯示裝置中，當使開口部的形狀複雜時，因為開口部的邊緣(端部)的長度變大，所以產生了助長EL發光部的收縮的問題。
在此，EL發光部的收縮指的不是EL層的物理收縮，而是EL元件的有效面積(EL元件的發光部分的面積)從端部逐漸地收縮的狀態。
此外，在除了顯示裝置以外的半導體裝置(例如DRAM等)中，擴大與電晶體連接的元件的面積為優選。
因而，本發明的目的在於提供開口率高的顯示裝置(或者元件的面積大的半導體裝置)。
在本說明書中，TFT的溝道形成區域指的是在閘電極的下面隔著閘絕緣膜設置的半導體區域。此外，溝道長度指的是在溝道形成區域中載流子流動的方向的長度。再者，溝道寬度指的是垂直於溝道長度方向的溝道形成區域的長度。
注意，當採用多閘結構的TFT時，溝道長度及溝道寬度指的是每一個溝道形成區域的尺寸。
此外，多閘結構是在一個TFT中設置多個溝道形成區域的結構。與此相反，單閘結構是在一個TFT中設置一個溝道形成區域的結構。
本發明的顯示裝置包括：設在相鄰的像素電極之間的佈線、以及薄膜電晶體，其中所述薄膜電晶體的溝道形成區域設在所述佈線的下方，所述溝道形成區域設在與所述佈線重疊的位置，並且所述溝道形成區域的溝道寬度的方向與在所述佈線中流過電流的方向平行。
本發明的顯示裝置包括：設在相鄰的像素電極之間的佈線、以及具有多個溝道形成區域的薄膜電晶體，其中所述多個溝道形成區域設在所述佈線的下方，所述多個溝道形成區域設在與所述佈線重疊的位置，並且所述多個溝道形成區域的溝道寬度的方向與在所述佈線中流過電流的方向平行。
本發明的顯示裝置包括：設在相鄰的像素電極之間的佈線、以及薄膜電晶體，其中所述薄膜電晶體的溝道形成區域設在所述佈線的下方，所述溝道形成區域設在與所述佈線重疊的位置，並且所述溝道形成區域的溝道寬度的方向與所述佈線的形狀的縱向方向平行。
本發明的顯示裝置包括：設在相鄰的像素電極之間的佈線、以及具有多個溝道形成區域的薄膜電晶體，其中所述多個溝道形成區域設在所述佈線的下方，所述多個溝道形成區域設在與所述佈線重疊的位置，並且所述多個溝道形成區域的溝道寬度的方向與所述佈線的形狀的縱向方向 平行。
本發明的顯示裝置包括：設在相鄰的像素電極之間的佈線、以及薄膜電晶體，其中所述薄膜電晶體的溝道形成區域設在所述佈線的下方，所述溝道形成區域設在與所述佈線重疊的位置，並且所述溝道形成區域的溝道寬度的方向與所述像素電極的形狀的縱向方向平行。
本發明的顯示裝置包括：設在相鄰的像素電極之間的佈線、以及具有多個溝道形成區域的薄膜電晶體，其中所述多個溝道形成區域設在所述佈線的下方，所述多個溝道形成區域設在與所述佈線重疊的位置，並且所述多個溝道形成區域的溝道寬度的方向與所述像素電極的形狀的縱向方向平行。
在本發明的顯示裝置中，所述薄膜電晶體在線性區工作。
以電晶體的閘極與源極之間的電壓為Vgs，以電晶體的源極與汲極之間的電壓為Vds，並以電晶體的臨限電壓為Vth。在此情況下，線性區指的是|Vgs-Vth|>|Vds|的關係式成立的範圍。
即，所述薄膜電晶體以閘極與源極之間的電壓(Vgs)比源極與汲極之間的電壓(Vds)大臨限電壓(Vth)以上的範圍工作。
在本發明的顯示裝置中，所述溝道形成區域的溝道寬度的長度大於所述溝道形成區域的溝道長度的長度。
在本發明的顯示裝置中，使所述溝道形成區域彼此連 接的雜質區域的形狀的縱向方向與溝道寬度的方向平行。
在本發明的顯示裝置中，所述溝道形成區域是非晶半導體或多晶半導體。
在本發明的顯示裝置中，所述溝道形成區域是單晶。
在本發明的顯示裝置中，所述薄膜電晶體具有島狀半導體層、閘絕緣膜、以及閘電極，其中所述島狀半導體層具有所述多個溝道形成區域、多個雜質區域，並且在所述多個溝道形成區域上隔著閘絕緣膜形成有閘電極。
在本發明的顯示裝置中，所述佈線隔著層間絕緣膜形成在所述閘電極上。
在本發明的顯示裝置中，形成有第一電容和第二電容，該第一電容由所述島狀半導體層、在所述島狀半導體層上的所述閘絕緣膜、及在所述閘絕緣膜上的所述閘電極構成；所述第二電容由所述閘電極、在所述閘電極上的層間絕緣膜、及在所述層間絕緣膜上的所述佈線構成。
在本發明的顯示裝置中，所述閘電極的形狀的縱向方向是所述溝道寬度的方向。
在本發明的顯示裝置中，所述佈線形成在覆蓋所述像素電極的端部地形成的隔離壁(絕緣物)的下方。
在本發明的顯示裝置中，所述薄膜電晶體的源極端子(區域)及汲極端子(區域)之一方連接到所述相鄰的像素電極之一方。
在本發明的顯示裝置中，所述薄膜電晶體的源極端子(區域)及汲極端子(區域)之另一方連接到所述佈線。
本發明的半導體裝置包括：設在相鄰的電極之間的佈線、以及薄膜電晶體，其中所述薄膜電晶體的溝道形成區域設在所述佈線的下方，所述溝道形成區域設在與所述佈線重疊的位置，並且所述溝道形成區域的溝道寬度的方向與在所述佈線中流過電流的方向(或者所述佈線的形狀的縱向方向)平行。
本發明的半導體裝置包括：設在相鄰的電極之間的佈線、以及薄膜電晶體，其中所述薄膜電晶體的溝道形成區域設在所述佈線的下方，所述溝道形成區域設在與所述佈線重疊的位置，並且所述溝道形成區域的溝道寬度的方向與所述電極的形狀的縱向方向平行。
本發明的半導體裝置包括：設在相鄰的元件之間的佈線、以及薄膜電晶體，其中所述薄膜電晶體的溝道形成區域設在所述佈線的下方，所述溝道形成區域設在與所述佈線重疊的位置，並且所述溝道形成區域的溝道寬度的方向與在所述佈線中流過電流的方向(或者所述佈線的形狀的縱向方向)平行。
本發明的半導體裝置包括：設在相鄰的元件之間的佈線、以及薄膜電晶體，其中所述薄膜電晶體的溝道形成區域設在所述佈線的下方，所述溝道形成區域設在與所述佈線重疊的位置，並且所述溝道形成區域的溝道寬度的方向與所述元件的形狀的縱向方向平行。
在本發明的半導體裝置中，所述溝道形成區域的溝道寬度的長度大於所述溝道形成區域的溝道長度的長度。
根據本發明，可以實現開口率高的顯示裝置(或者，元件的面積大的半導體裝置)。
此外，不需要為了提高開口率而使像素電極(或者元件的電極)的形狀複雜。
再者，通過提高開口率，對元件的電流密度降低，因此可以提高元件的使用壽命。
50‧‧‧第一電極層
52‧‧‧場致發光層
53‧‧‧第二電極層
54‧‧‧絕緣層
54a‧‧‧絕緣層
54b‧‧‧絕緣層
60‧‧‧第一電極層
61‧‧‧發光材料
62‧‧‧場致發光層
63‧‧‧第二電極層
64‧‧‧絕緣層
64a‧‧‧絕緣層
64b‧‧‧絕緣層
100‧‧‧閘電極
101‧‧‧第一半導體層
102‧‧‧第二半導體層
103‧‧‧連接電極
104‧‧‧信號線
105‧‧‧閘佈線
106‧‧‧電源供給線
107‧‧‧像素電極
108‧‧‧連接電極
300‧‧‧電容
301‧‧‧驅動用TFT
302‧‧‧開關用TFT
303‧‧‧顯示元件
304‧‧‧信號線
305‧‧‧掃描線
306‧‧‧電源供給線
401‧‧‧電晶體
402‧‧‧單元板
403‧‧‧位元線
404‧‧‧字線
411‧‧‧電晶體
412‧‧‧元件
413‧‧‧第一佈線
414‧‧‧第二佈線
501‧‧‧第一佈線
502‧‧‧第一佈線
503‧‧‧第一佈線
504‧‧‧第一佈線
601‧‧‧第二佈線
602‧‧‧第二佈線
701‧‧‧像素電極
702‧‧‧像素電極
703‧‧‧像素電極
704‧‧‧像素電極
705‧‧‧像素電極
706‧‧‧像素電極
707‧‧‧像素電極
1200‧‧‧第一基底
1201‧‧‧信號線驅動電路
1202‧‧‧像素部
1203‧‧‧掃描線驅動電路
1204‧‧‧第二基底
1205‧‧‧第一密封材料
1206‧‧‧第二密封材料
1208‧‧‧連接佈線
1209‧‧‧柔性印刷電路
1210‧‧‧連接佈線
1211‧‧‧開關TFT
1212‧‧‧驅動TFT
1213‧‧‧第一像素電極
1214‧‧‧絕緣物
1215‧‧‧場致發光層
1216‧‧‧第二像素電極
1217‧‧‧顯示元件
1218‧‧‧保護疊層
1221‧‧‧n溝道型TFT
1222‧‧‧p溝道型TFT
1226‧‧‧反射防止膜
1227‧‧‧各向異性導電樹脂
1230‧‧‧監視器元件部
4101‧‧‧島狀半導體層
4102‧‧‧島狀半導體層
4103‧‧‧閘電極
4104‧‧‧閘電極
4105‧‧‧接觸孔
4106‧‧‧佈線
4107‧‧‧佈線
4108‧‧‧佈線
4109‧‧‧像素電極
4110‧‧‧電極
5001‧‧‧第一佈線區域
5002‧‧‧第二佈線區域
9101‧‧‧主體
9102‧‧‧顯示部
9201‧‧‧主體
9202‧‧‧顯示部
9301‧‧‧主體
9302‧‧‧顯示部
9401‧‧‧主體
9402‧‧‧顯示部
9501‧‧‧主體
9502‧‧‧顯示部
9701‧‧‧主體
9702‧‧‧顯示部
圖1為雙閘結構的佈置圖1；圖2為雙閘結構的佈置圖2；圖3為像素的電路圖；圖4A至4D為TFT的製造過程圖(俯視圖)；圖5為像素電極以及佈線的圖(佈線形狀：直線)；圖6為像素電極以及佈線的圖(佈線形狀：鋸齒形)；圖7為像素電極以及佈線的圖(佈線形狀：彎曲形)；圖8為單閘結構的佈置圖1；圖9為單閘結構的佈置圖2；圖10為三閘結構的佈置圖1；圖11為三閘結構的佈置圖2；圖12A至12C為無機EL元件的截面圖1；圖13A至13C為無機EL元件的截面圖2；圖14A和14B為顯示裝置的俯視圖以及截面圖； 圖15A和15B為DRAM的電路圖；圖16為DRAM的佈置圖；圖17A至17F為電子設備的例子。
下面，基於附圖說明本發明的實施方式。但是，本發明可能通過多種不同的方式來實施，所屬領域的普通人員可以很容易地理解一個事實就是其方式和詳細內容可以被變換為各種各樣的形式，而不脫離本發明的宗旨及其範圍。因此，本發明不應該被解釋為僅限定在實施方式所記載的內容中。
注意，下面的實施方式1至11可以適當地組合。
實施方式1
在本實施方式中，對本發明的顯示裝置的像素結構和佈置圖進行說明。注意，在此對由兩個TFT構成的像素進行說明。
首先，將參照圖3對本發明的顯示裝置的像素結構進行說明。像素具有連接到像素電極的TFT(驅動用TFT 301)、電容300、開關用TFT 302、顯示元件303、掃描線305、信號線304、電源供給線306。注意，驅動用TFT 301和開關用TFT 302為具有兩個溝道形成區域的雙閘結構。
注意，驅動用TFT 301可以為單閘結構，也可以為具 有三個以上的溝道形成區域的多閘結構。
開關用TFT 302的源極端子及汲極端子之一方連接到信號線304。
開關用TFT 302的閘端子連接到掃描線305。
開關用TFT 302的源極端子及汲極端子之另一方電連接到驅動用TFT 301的閘端子以及電容的電極之一方。
驅動用TFT 301的源極端子及汲極端子之一方連接到電源供給線306。
驅動用TFT 301的源極端子及汲極端子之另一方連接到顯示元件303。
驅動用TFT 301的閘端子連接到電容的電極之一方以及開關用TFT 302的源極端子及汲極端子之另一方。
電容300的另一方端子電連接到電源供給線306。
電容300的一方端子電連接到驅動用TFT 301的閘端子以及開關用TFT 302的源極端子及汲極端子之另一方。
其次，將參照圖1和圖2對像素部的佈置圖進行說明。圖2為對應於圖1的俯視圖，並且為形成了第一半導體層101、第二半導體層102、閘佈線105、閘電極100的階段的圖。
對圖1及圖2與圖3的對應關係進行說明。
由虛線部6001圍繞的部分對應於驅動用TFT 301。
由虛線部6011圍繞的部分對應於開關用TFT 302。
由虛線部6012圍繞的部分對應於電容300。
像素電極107對應於顯示元件303的像素電極。
信號線104對應於信號線304。
電源供給線106對應於電源供給線306。
在圖1中，第一半導體層101為開關用TFT的島狀半導體層。與閘佈線105重疊的區域為溝道形成區域，連接到信號線104的區域為源極端子(或者汲極端子)，而通過接觸孔連接到連接電極103的區域為汲極端子(或者源極端子)。注意，開關用TFT為具有兩個溝道形成區域的雙閘結構。
注意，開關用TFT可以為單閘結構，也可以為具有三個以上的溝道形成區域的多閘結構。
此外，第二半導體層102為驅動顯示元件的驅動用TFT 301的島狀半導體層。再者，與閘電極100重疊的區域為溝道形成區域。驅動用TFT 301的閘電極通過接觸孔連接到連接電極103。驅動用TFT 301的源極端子(或者汲極端子)通過接觸孔連接到電源供給線106。驅動用TFT 301的汲極端子(或者源極端子)通過接觸孔連接到連接電極108。此外，與該連接電極108接觸地形成像素電極107。
此外，在第二半導體層102中，在隔著閘絕緣膜重疊於閘電極100的溝道形成區域的上方設置電源供給線106。形成在所述閘電極100和電源供給線106之間的電容可以用作顯示元件的存儲電容。
在閘電極100和電源供給線106之間夾有層間絕緣膜。
此外，閘電極100為電容的電極之一方，並且在電源供給線中與閘電極重疊的部分為電容的電極之另一方。
此外，為了防止顯示元件的電極的短路，由隔離壁(絕緣物)覆蓋發光區域以外的區域。設在相鄰的左右像素之間的隔離壁的寬度為例如大約20μm至25μm。在本實施方式中，在寬度為20μm的隔離壁的下面(即，在相鄰的像素電極之間)設置信號線104和電源供給線106。
注意，在本實施方式中，使電源供給線106的縱向方向與像素電極的形狀的縱向方向(像素電極的縱向方向)平行。再者，在電源供給線106的下方重疊地設置驅動用TFT。並且，使溝道寬度的方向與該縱向方向平行。
但是，本發明不一定需要與像素電極的形狀的縱向方向平行地設置電源供給線106且將驅動用TFT 301設在電源供給線106的下方。
因此，當將信號線104設置為與像素電極的形狀的縱向方向平行時，可以在信號線104的下方重疊地設置驅動用TFT 301。
此外，當像素電極的形狀為如正方形、大致正方形(例如，在正方形的角部缺角的形狀；正方形的角部為圓形的形狀等，該形狀不需要所有的角部都為圓形，也可以僅僅一部分的角部為圓形。)、圓形等的沒有縱向方向的形狀時，在電源供給線106及信號線104中的任何一個的下方設置驅動用TFT 301也沒有問題。
注意，作為像素電極的形狀可以採用各種各樣的形狀如長方形、大致長方形(例如，在長方形的角部缺角的形狀；長方形的角部為圓形的形狀等，該形狀不需要所有的角部都為圓形，也可以僅僅一部分的角部為圓形。)、橢圓形、多角形、大致多角形(例如，在多角形的角部缺角的形狀；多角形的角部為圓形的形狀，該形狀不需要所有的角部都為圓形，也可以僅僅一部分的角部為圓形。)等。注意，像素電極的形狀不限於這些例示的形狀。注意，當像素電極的形狀為長方形或者大致長方形時，容易將佈線設置為格子狀，因而容易設計佈置，因此是優選的。
此外，像素電極的尺寸也可以根據每個像素而不同。再者，像素電極的形狀也可以根據每個像素而不同。
此外，當所需要的溝道寬度的長度短於像素電極的形狀的短邊方向的長度時，也可以在與該短邊方向平行地設置的佈線的下方重疊地設置驅動用TFT 301。
此外，電源供給線106的一部分可以設在像素電極的上方或者下方。當採用這種佈置時，與電源供給線106的一部分重疊地設置驅動用TFT 301的閘電極。
注意，使驅動用TFT 301的溝道寬度的方向與在佈線的形狀中的縱向方向(佈線的縱向方向)平行。這是因為可以增加溝道寬度的長度的緣故。此外，因為佈線設在相鄰的像素電極之間，所以通過使佈線的形狀的縱向方向(佈線的縱向方向)與像素電極的縱向方向或者短邊方向 平行，可以提高開口率。
注意，因為通常在佈線的縱向方向上流過電流，所以可以說溝道寬度的方向與在溝道形成區域的上方設置的佈線中流過電流的方向平行。
此外，在本實施方式中，有在線性區工作的情況。當溝道長度為L，溝道寬度為W時，驅動用TFT為L<W的雙閘結構。在此，驅動用TFT為L=7μm、W=20μm的雙閘結構。當進行像素的佈置圖時，通過在寬度為20μm的隔離壁的下面設置佈線並在佈線的下面設置驅動用TFT，即使驅動用TFT的尺寸變大也可以提高開口率。
在本實施方式中，相對於閘電極100折彎為“U”形地對半導體層進行構圖(在圖1及圖2中的虛線部6001)。因此，可以使溝道寬度的方向與像素電極的形狀的縱向方向平行(在圖1及圖2中的箭頭形符號7001)。
注意，優選將使溝道形成區域彼此連接的雜質區域的形狀的縱向方向設定為與溝道寬度的方向平行的方向。這是因為如下緣故：在像素電極之間的狹小的空間(相鄰的像素電極之間的空間)中可以設置盡可能大尺寸的TFT，因此可以期待提高開口率。再者，在所述雜質區域中，因為在該雜質區域的形狀中的縱向方向流過電流，所以可以提高該雜質區域的電阻值。從而，可以降低截止電流。
注意，在本發明中，當溝道寬度的方向與像素電極的縱向方向垂直時，可以將溝道寬度增加到該縱向方向的長 度。因此，TFT的島狀半導體層的形狀不限於如本實施方式的“U”形。
注意，電容300可以由第二半導體層102、閘電極100、形成在第二半導體層102與閘電極100之間的閘絕緣膜(第一存儲電容)、以及閘電極100、電源供給線106、形成在閘電極100與電源供給線106之間的層間絕緣膜(第二存儲電容)形成。
在此情況下，在虛線部6012中，由閘電極100、第二半導體層102、及形成在閘電極100和第二半導體層102之間的閘絕緣膜形成存儲電容。因此，通過增加虛線部6012中的閘電極的面積，也可以增大存儲電容的尺寸。
通過採用上述結構，可以在像素電極之間的狹小的空間(相鄰的像素電極之間的空間)中設置盡可能大尺寸的TFT(特別是溝道寬度大的TFT)。因此可以提高開口率。
注意，因為TFT的尺寸非常小，所以有如下問題；由於閘絕緣膜的膜厚或膜質的不均勻，或者當進行離子摻雜處理時的注入劑量的不均勻等，電特性也會容易不均勻。
特別是當使用非晶矽、微晶矽、或者多晶矽作為TFT的半導體時，由半導體的結晶性導致TFT特性(例如導通電流、截止電流、臨限電壓、遷移率等)的不均勻。特別是當連接到像素的TFT的特性不均勻時，有如下問 題：提供給像素的電流(或者電壓)不均勻，因此顯示裝置的可見度退化。
為了解決上述問題，有採用多閘結構的方法。但是多閘結構的TFT與單閘結構的TFT相比，其面積變大。因此，當採用多閘結構的TFT以減少TFT的電特性的不均勻時，開口率降低。但是，通過採用本發明的結構，可以實現減少TFT特性的不均勻並提高開口率。
在本實施方式中，說明了使驅動用TFT在線性區工作的所謂的恆壓驅動方式的一個例子。下面，對恆壓驅動方式進行說明。
有使TFT在飽和區工作的情況和在線性區工作的情況。以電晶體的閘極與源極之間的電壓為Vgs，以電晶體的源極與汲極之間的電壓為Vds，並以電晶體的臨限電壓為Vth。在此情況下，飽和區指的是|Vgs-Vth|<|Vds|的關係式成立的範圍，而線性區指的是|Vgs-Vth|>|Vds|的關係式成立的範圍。
恆流驅動方式是如下方式：通過使連接到EL元件的像素電極的TFT(下面稱為驅動用TFT)在飽和區工作，在顯示元件中流過固定的電流。
恆流驅動方式可以在EL元件中連續流過固定的電流，所以可以減少顯示元件的退化所引起的不均勻。但是，在恆流驅動方式中，如果驅動用TFT退化則流過該驅動用TFT的電流也減少。因此，TFT的不均勻容易影響到顯示元件的亮度不均勻。
另一方面，恆壓驅動方式是如下方式：通過使驅動用TFT在線性區工作，對EL元件施加固定的電壓。
恆壓驅動方式因為在線性區工作，所以可以使源極與汲極之間的電壓低於顯示元件的兩個電極之間的電壓。因此，可以減少驅動用TFT的不均勻給流過EL元件的電流帶來的影響。從而，TFT的退化的不均勻不容易影響到顯示元件的亮度不均勻。
但是，在使用非晶矽、微晶矽、多晶矽等作為TFT的半導體層的情況下，即使使驅動用TFT在線性區工作，也不能無視在基底面內的結晶性不均勻的影響。
在此，為了抑制驅動用TFT的不均勻，優選擴大驅動用TFT的溝道形成區域的面積。即，優選使溝道長度和溝道寬度較大。
此外，溝道寬度越大，可以使源極與汲極之間的電壓越低。再者，溝道長度短小，可以使源極與汲極之間的電壓越低。因此，溝道寬度優選大於溝道長度。
因此，在使TFT在線性區工作的情況下，為了擴大驅動用TFT的溝道形成區域的面積，優選增加溝道寬度。
在此，通常地，通過擴大溝道形成區域的面積，顯示裝置的開口率有下降的趨勢。換言之，當謀求減少TFT的特性的不均勻時，開口率降低。即，一般同時實現減少TFT的特性的不均勻與提高開口率的雙方是非常困難的。尤其明顯的情況為如本實施方式，當擴大多閘結構的TFT 的溝道形成區域的面積時。
但是，通過適用本實施方式的結構，可以同時實現減少TFT的特性的不均勻與提高開口率的雙方。
通過提高開口率，可以減少耗電並提高顯示元件的可靠性。這是因為當需要固定的亮度時若開口率高即可以以小的電流(或者電壓)獲得所需要的亮度的緣故。而且，還因為若提供給顯示元件的電流(或者電壓)小則顯示元件的退化速度也減低的緣故。
此外，顯示元件的退化速度根據每個顯示元件而不均勻。因此，當提高開口率且減低顯示元件的退化速度時，可以減少顯示元件的亮度退化的不均勻。因此，通過減少TFT特性的不均勻與減少由開口率提高導致的不均勻的複合效應，可以提高顯示裝置的可見度。
注意，多閘結構的TFT可以減少TFT的截止電流。因此，無論TFT的半導體為非單晶還是單晶，都優選採用多閘結構的TFT。
此外，如本實施方式那樣，通過將驅動電晶體和連接到該驅動電晶體的開關電晶體設在佈線(信號線或者電源供給線)的下方，並使開關電晶體的溝道長度的方向與驅動電晶體的溝道長度的方向垂直，並且通過將驅動電晶體的溝道寬度的方向設定為在所述佈線中流過電流的方向，可以提高開口率。
實施方式2
在本實施方式中，將參照圖5至7對“佈線形狀的縱向方向(佈線的縱向方向)”的意義具體地進行說明。
“佈線形狀的縱向方向”(溝道寬度的方向)是“與在(所上述的)溝道形成區域的上方設置的佈線中流過電流的方向平行”的。注意，當採用後述的鋸齒形或者彎曲形的佈線時，不一定在佈線中在直線方向上流過電流。在此情況下，“在佈線形狀中的縱向方向”(溝道寬度的方向)是“與在溝道形成區域的上方設置的佈線區域中流過電流的方向大致平行”的。
在此，佈線的形狀不需要一定為如圖5所示那樣直線。例如，可以如圖6那樣，像第一佈線501、502那樣為鋸齒形。此外，也可以如圖7那樣，像第一佈線501、502那樣為彎曲形。
注意，圖5至7為表示佈線與像素電極的佈置圖的示意圖。因此，未圖示TFT。501至504為第一佈線，601和602為第二佈線，701至707為像素電極。注意，第一佈線以及第二佈線之一方為源信號線，另一方為電源供給線。
鋸齒(zigzag)形指的是直線向左右折彎幾次的形狀。此外，彎曲(meander)意味著“彎曲地流動”。彎曲形指的是這樣的形狀。
如圖5所示，當第一佈線501至504及第二佈線601為直線的形狀時，“佈線形狀的縱向方向(在圖5中的第一箭頭形符號8001)”與“在溝道形成區域的上方設置的第 一佈線中流過電流的方向(在圖5中的第一箭頭形符號8001)”平行。
如圖6所示，當佈線為鋸齒形時，例如在圖6中的第一佈線區域5001的下面設置TFT。在此情況下，“佈線形狀的縱向方向(在圖6中的第二箭頭形符號8002)”與“在溝道形成區域的上方設置的佈線中流過電流的方向(在圖6中的第二箭頭形符號8002)”平行。
另一方面，例如當在圖6的第二佈線區域5002的下面設置TFT時，“佈線形狀的縱向方向(在圖6中的第三箭頭形符號8003)”與“在溝道形成區域的上方設置的佈線中流過電流的方向(在圖6中的第三箭頭形符號8003)”平行。
此外，如圖7所示，當佈線為彎曲形時，電流也沿著佈線的形狀流過。因此，存在電流向不與在佈線形狀中的縱向方向平行的方向流過的地方。但是，電子到底向與在佈線形狀中的縱向方向平行的方向流過(在圖7中的第四箭頭形符號8004)。因此，當採用這樣的佈線形狀時，將溝道寬度的方向設定為“與在溝道形成區域的上方設置的佈線區域中流過電流的方向大致平行”或者“與佈線形狀的縱向方向平行”。
通過採用上述結構，可以將佈線設在像素電極之間的狹小的空間(相鄰的像素電極之間的空間)。並且，可以在該佈線的下方設置盡可能大尺寸的TFT(尤其是溝道寬度為大尺寸的TFT)。因此，可以提高開口率。
實施方式3
在本實施方式中，示出本發明的驅動電晶體的佈置圖的其他方式。注意，本發明不限於在本實施方式中示出的佈置圖。
圖8為單閘結構的佈置圖。第一半導體層101為開關用TFT的島狀半導體層。與閘佈線105重疊的區域為溝道形成區域，通過接觸孔連接到信號線104的區域為源極端子(或者汲極端子)，並且連接到連接電極103的區域為汲極端子(或者源極端子)。
此外，第二半導體層102為驅動顯示元件的驅動用TFT 301的島狀半導體層。與閘電極100重疊的區域為溝道形成區域。驅動用TFT 301的閘電極通過接觸孔連接到連接電極103。驅動用TFT 301的源極端子(或者汲極端子)與電源供給線106連接。驅動用TFT 301的汲極端子(或者源極端子)通過接觸孔連接到連接電極108。此外，與該連接電極108接觸地形成像素電極107。
圖8與圖3的對應關係如下面。
由虛線部6002圍繞的部分對應於驅動用TFT 301。
由虛線部6021圍繞的部分對應於開關用TFT 302。
由虛線部6022圍繞的部分對應於電容300。
像素電極107對應於顯示元件303的像素電極。
信號線104對應於信號線304。
電源供給線106對應於電源供給線306。
圖9為對應於圖8的俯視圖，是形成了第一半導體層101、第二半導體層102、閘佈線105、閘電極100的階段的圖。
半導體層的雜質區域與像素電極的縱向方向(或者，在佈線中流過電流的方向或在佈線形狀中的縱向方向)平行地進行構圖(在圖8和9中的虛線部6002)。因此，可以與在像素電極形狀中的縱向方向平行地設定溝道寬度的方向(在圖8和9中的箭頭形符號7002)。
圖10為三閘結構的佈置圖。第一半導體層101為開關用TFT的島狀半導體層。與閘佈線105重疊的區域為溝道形成區域，連接到信號線104的區域為源極端子(或者汲極端子)，並且通過接觸孔連接到連接電極103的區域為汲極端子(或者源極端子)。
此外，第二半導體層102為驅動顯示元件的驅動用TFT 301的島狀半導體層。再者，與閘電極100重疊的區域為溝道形成區域。驅動用TFT 301的閘電極連接到連接電極103。驅動用TFT 301的源極端子(或者汲極端子)通過接觸孔連接到電源供給線106。驅動用TFT 301的汲極端子(或者源極端子)通過接觸孔連接到連接電極108。此外，與該連接電極108接觸地形成像素電極107。
圖10與圖3的對應關係如下面。
由虛線部6003圍繞的部分對應於驅動用TFT 301。
由虛線部6031圍繞的部分對應於開關用TFT 302。
由虛線部6032圍繞的部分對應於電容300。
像素電極107對應於顯示元件303的像素電極。
信號線104對應於信號線304。
電源供給線106對應於電源供給線306。
圖11為對應於圖10的俯視圖，是形成了第一半導體層101、第二半導體層102、閘佈線105、閘電極100的階段的圖。
半導體層的雜質區域與像素電極的縱向方向(或者，在佈線中流過電流的方向或在佈線形狀中的縱向方向)平行地(例如為“S”型)進行構圖(在圖10和11中的虛線部6003)。因此，可以與在像素電極形狀中的縱向方向平行地設定溝道寬度的方向(在圖10和11中的箭頭形符號7003)。
在本實施方式中，說明了具有一個或三個溝道形成區域的TFT的佈置圖。此外，在實施方式1中，說明了具有兩個溝道形成區域的TFT的佈置圖。但是，本發明的結構不局限於這些實施方式的結構，也可以適用於具有四個以上的溝道形成區域的TFT。
實施方式4
本發明不局限於由兩個TFT構成的像素。當採用具有L<W的雙閘結構的驅動用TFT的像素結構時，可以適當地使用本發明以提高開口率並實現簡單的開口部形狀，而且配置為使溝道寬度的長度為大。
實施方式5
在本實施方式中，對顯示裝置的製造步驟進行說明。注意，僅對像素部進行說明。但是，在驅動電路部中，製造步驟不局限於此，在此省略其說明。
如圖4A所示，在由鋇硼矽酸鹽玻璃、或鋁硼矽酸鹽玻璃等的玻璃構成的基底上，形成由氧化矽膜、氮化矽膜、或者氧氮化矽膜構成的基底膜。然後，將通過雷射晶化法或已知的熱晶化法使具有非晶結構的半導體膜結晶化了的結晶半導體膜構圖為所希望的形狀，以獲得島狀半導體層4101、4102。注意，基底膜以及半導體膜可以通過已知的成膜法(例如，CVD法、PVD法等)來形成。
注意，在此，通過使半導體膜結晶化來使用多晶矽膜。但是，本發明可以使用非晶矽或微晶矽。此外，也可以使用單晶矽。
當使用單晶矽時，使用在基底上設置有薄單晶矽層的SOI基底(絕緣體上矽基底)等即可。
在此，通過對在島狀半導體層4101中的成為第一電容部分的第一區域添加雜質，可以將第一區域用作第一電容的第一電極。在此，通過離子摻雜法注入賦予p型導電性的硼。也可以注入賦予n型導電性的雜質。作為賦予n型導電性的雜質，有磷、砷等。注意，對添加雜質可以利用已知的方法(例如，離子摻雜法、離子淋浴法等)。
其次，形成覆蓋島狀半導體層4101、4102的閘絕緣 膜。然後，採用選自Ta、W、Ti、Mo、Al、Cu等的元素或以這些元素為主要成分的合金材料或者化合物材料來形成用於形成閘電極的導電膜。然後，將它構圖為所希望的形狀，以獲得閘電極4103、4104(4104兼用作掃描線)(參照圖4B)。
其次，通過對在島狀半導體層4101、4102中的雜質區域添加雜質，形成源區域、汲區域、溝道形成區域。在此，通過離子摻雜法注入賦予p型導電性的硼，以形成p溝道型電晶體。在形成n溝道電晶體的情況下，也可以注入賦予n型導電性的雜質。作為賦予n型導電性的雜質，有磷、砷等。注意，對添加雜質可以利用已知的方法(例如，離子摻雜法、離子淋浴法等)。此外，可以在與溝道形成區域接觸的部分形成LDD區域。
其次，進行退火來使所添加的雜質活化。作為退火的方法，可以使用爐退火、雷射退火等的已知的技術。注意，退火之前，為了保護閘絕緣膜，也可以通過已知的方法(例如CVD法、PVD法等)形成鈍化膜(例如氧化矽等)。
其次，形成層間絕緣膜。層間絕緣膜可以為有機絕緣膜也可以為無機絕緣膜。作為有機絕緣膜，有丙烯酸、聚醯亞胺、矽氧烷等。作為有機絕緣膜的形成方法可以使用已知的方法(旋塗法、浸漬法等)。此外，作為無機絕緣膜，有氧化矽、氮化矽等。也可以使用已知的方法(例如CVD法、PVD法等)而形成。注意，通過使用氮化矽等 的相對介電常數高的材料，可以增加電容。而當使用有機絕緣膜時，可以實現平坦化。
注意，層間絕緣膜可以通過已知的技術(例如CMP法)進行平坦化處理。
其次，如圖4C所示，形成達到島狀半導體層4101、4102、閘電極4103、4104的接觸孔4105，並且形成佈線4106、4107、4108(4106成為源信號線，4107成為電源供給線)及電極4110。
其次，如圖4D所示，形成像素電極4109。作為像素電極的材料，典型為氧化銦錫(其通稱為ITO)等。關於像素電極4109，在形成由所述材料構成的膜之後，進行構圖來獲得所希望的形狀。在此，電極4110與像素電極4109通過接觸孔4105接觸。
其次，在相鄰的像素之間形成隔離壁，並進行構圖來使成為發光區域的部分開口。然後，在開口部分形成EL層。
在本實施方式中，說明了頂閘型TFT的製造方法。但是，本發明可以適用於底閘型TFT。
實施方式6
在本實施方式中，將參照圖14A和14B對發光顯示面板的外觀的一個例子進行說明。圖14A為由第一密封材料1205以及第二密封材料1206將第一基底與第二基底之間密封了的面板的俯視圖，圖14B相當於分別沿圖14A 中的線A-A’、B-B’的截面圖。
圖14A示出由虛線所示的像素部1202、監視器元件部1230、掃描線驅動電路1203(閘極線驅動電路)。在本實施方式中，像素部1202、以及掃描線驅動電路1203位於被第一密封材料及第二密封材料密封的區域中。此外，1201為信號線(源極線)驅動電路，並且在第一基底1200上設置有信號線驅動電路。作為第一密封材料優選使用含填料的黏性高的環氧類樹脂。另外，作為第二密封材料優選使用黏性低的環氧類樹脂。另外，第一密封材料1205及第二密封材料1206優選為盡可能不透過水分或氧的材料。
另外，也可以在像素部1202與第一密封材料1205之間設置乾燥劑。另外，在像素部中，也可以在掃描線或信號線上設置乾燥劑。作為乾燥劑，優選使用通過化學吸附來吸水(H2 O)的物質如氧化鈣(CaO)、氧化鋇(BaO)等堿土類金屬的氧化物。但不局限於此，也可用通過物理吸附來吸水的物質如沸石、矽膠等。
另外，可以使用含有乾燥劑的粒狀物質的高透濕性樹脂作為層間絕緣膜，並使用密封材料固定層間絕緣膜和第二基底1204。或者，也可用PSG(磷矽玻璃)、BPSG(硼磷矽玻璃)等的無機物代替高透濕性樹脂。
此外，也可以在與掃描線重疊的區域設置乾燥劑。再者，也可以使用含有乾燥劑的粒狀物質的高透濕性樹脂作為層間絕緣膜，並使用密封材料固定層間絕緣膜和第二基 底1204。通過設置如上所述的乾燥劑，可以抑制對顯示元件的水分侵入及因此引起的退化而不降低開口率。因此，可以抑制像素部1202的周邊部與中央部的顯示元件的退化不均勻。
注意，連接佈線1210為用於傳送輸入到信號線驅動電路1201及掃描線驅動電路1203的信號的連接佈線，並通過連接佈線1208從成為外部輸入端子的FPC 1209(柔性印刷電路)接收視頻信號和時鐘信號。
其次，將參照圖14B說明截面結構。在第一基底1200上形成有驅動電路及像素部，且具有多個以TFT為代表的半導體元件。圖14B示出了作為驅動電路的信號線驅動電路1201和像素部1202。此外，在信號線驅動電路1201中形成有組合n溝道型TFT 1221和p溝道型TFT 1222而成的CMOS電路。
在本實施方式中，在同一基底上形成有掃描線驅動電路及像素部的TFT。因此，可以縮小發光顯示裝置的容積。
另外，像素部1202由多個像素構成。該多個像素包括開關TFT 1211、驅動TFT 1212、以及電連接到其源極及汲極之另一方並由具有反射性的導電膜構成的第一像素電極(陽極)1213。
另外，在第一像素電極(陽極)1213的兩端形成有絕緣物1214(稱為堤岸、隔離壁、阻擋壁、堤壩等)。將具有曲率半徑的曲面形成在絕緣物1214的上端部或下 端部，以提高形成在絕緣物1214上的膜的覆蓋度(coverage)。另外，也可用由氮化鋁膜、氮氧化鋁膜、以碳為主要成分的薄膜或氮化矽膜構成的保護膜覆蓋絕緣物1214的表面。再者，通過使用黑色顏料、色素等的吸收可見光的材料被溶解或分散而成的有機材料作為絕緣物1214，可以吸收來自後來形成的顯示元件的雜散光。其結果，可以提高各像素的對比度。在本發明中，在該絕緣物的下方設置掃描線、信號線、以及TFT。此外，在掃描線或信號線的下方設置TFT。當在掃描線的下方設置TFT時，使掃描線形狀的縱向方向(或者流過電流的方向)與TFT的溝道寬度的方向平行。當在信號線的下方設置TFT時，使信號線形狀的縱向方向(或者流過電流的方向)與TFT的溝道寬度的方向平行。
另外，在第一像素電極(陽極)1213上，通過進行有機化合物材料的蒸鍍，選擇性地形成場致發光層1215。再者，在場致發光層1215上形成第二像素電極(陰極)1216。
這樣，形成了包括第一像素電極(陽極)1213、場致發光層1215、以及第二像素電極(陰極)1216的顯示元件1217。顯示元件1217向第二基底1204側發光。
另外，形成保護疊層1218，以便密封顯示元件1217。保護疊層1218由第一無機絕緣膜、應力緩和膜、以及第二無機絕緣膜的疊層構成。其次，用第一密封材料1205及第二密封材料1206黏接保護疊層1218和第二基 底1204。此外，優選使用滴下密封材料的裝置滴下第二密封材料。可以在從分配器滴下或噴射密封材料來將密封材料形成在有源矩陣基底上之後，在真空中貼合第二基底和有源矩陣基底，並進行紫外線固化來密封。
此外，在第二基底1204表面上設置用於防止在基底表面上反射外光的反射防止膜1226。另外，也可在第二基底和反射防止膜之間設置偏振片及相位差板中的任一或雙方。通過設置相位差板或偏振片，可以防止外部光線在像素電極上反射。此外，若使用具有透光性的導電膜或具有半透光性的導電膜形成第一像素電極1213及第二像素電極1216，並且使用吸收可見光的材料、或者吸收可見光的材料被溶解或分散而成的有機材料形成層間絕緣膜，則也可不用相位差板及偏振片，因為各像素電極不反射外光。
連接佈線1208和FPC 1209被各向異性導電膜或各向異性導電樹脂1227電連接。再者，優選用密封樹脂密封各佈線層和連接端子的連接部。根據所述結構，可以防止來自截面部的水分侵入顯示元件而引起退化。
此外，也可以使用惰性氣體如氮氣代替第二密封材料1206來填充第二基底1204和保護膜1218之間的空間，以防止退化。
另外，可以在第二基底和偏振片之間設置著色層。這時，通過在像素部設置可發白光的顯示元件，且分別設置呈現RGB的著色層，可進行全彩色顯示。或者，通過在 像素部設置可發藍光的顯示元件，且分別設置顏色轉換層等，可進行全彩色顯示。再者，還可在各像素部形成發紅、綠、藍色光的顯示元件，且用著色層。在這樣的顯示模組中，各RGB的色純度高，並可顯示高解析度影像。
另外，也可對第一基底1200和第二基底1204的單方或雙方使用膜或樹脂等的基底，以形成發光顯示模組。這樣，當使用膜或樹脂等的基底時，可以提高顯示器件的輕量化、小型化、以及薄膜化。
再者，也可在成為外部輸入端子的FPC 1209(柔性印刷電路)表面或端部設置控制器、記憶體、像素驅動電路之類的IC晶片，來形成發光顯示模組。
實施方式7
發光元件指的是具有由陽極和陰極夾住當產生電場時發射光的有機化合物層的結構的元件(OLED元件)。然而，不限於此。
另外，發光元件指的是利用當單激子回到基態時發射的光(螢光)的元件，以及利用當三重激子回到基態時發射的光(磷光)的元件。
作為有機化合物層，可以給出電洞注入層，電洞傳輸層，發光層，電子傳輸層，電子注入層等。發光元件的基本結構是陽極、發光層與陰極按此順序疊在一起。除此之外，還可以將陽極、電洞注入層、發光層、電子注入層與陰極按此順序疊在一起，或將陽極、電洞注入層、電洞傳 輸層、發光層、電子傳輸層、電子注入層和陰極按此順序疊在一起，等等。
注意，有機化合物層並不限於很清楚地區分為電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層等的疊層結構。就是說，有機化合物層也可以是具有混合了形成電洞注入層、電洞傳輸層、發光層、電子傳輸層、電子注入層等的材料的層的結構。
此外，還可以混合無機物。
作為OLED元件的有機化合物層，可以使用低分子材料、高分子材料和中分子材料中的任一材料。
注意，在本說明書中，中分子材料是如下材料：分子鏈長度是10μm以下，並不具有昇華性。
實施方式8
將參照圖12A至12C以及圖13A至13C對可適用于本發明的顯示元件的其他結構進行說明。
利用電致發光的發光元件(顯示元件)根據其發光材料是有機化合物還是無機化合物而區別，前者一般稱為有機EL元件，而後者一般稱為無機EL元件。
無機EL元件根據其元件結構被分成分散型無機EL元件和薄膜型無機EL元件。它們的不同之處在於：前者具有將發光材料的顆粒分散在黏合劑中的場致發光層，而後者具有由發光材料的薄膜構成的場致發光層。然而，它們都需要以高電場加速了的電子。注意，作為能夠獲得的 發光機制，有利用施主能級和受主能級的施主-受主複合型發光、和利用金屬離子的內殼層電子躍遷的局部型發光。一般來說，在很多情況下，當使用分散型無機EL元件時為施主-受主複合型發光，而當使用薄膜型無機EL元件時為局部型發光。
可以用於本發明的發光材料由母體材料和成為發光中心的雜質元素構成。通過改變所包含的雜質元素，可以獲得各種顏色的發光。作為發光材料的製造方法，可以使用固相法、液相法(共沈澱法)等的各種方法。此外，還可以使用噴霧熱分解法、複分解法、利用前體物質的熱分解反應的方法、反膠團法、組合上述方法和高溫度焙燒的方法、或冷凍乾燥法等的液相法等。
固相法是如下方法：對母體材料和雜質元素或包含雜質元素的化合物進行稱量，在乳缽中混合，在電爐中加熱，並進行焙燒來引起反應，以使母體材料包含雜質元素。焙燒溫度優選為700至1500℃。這是因為在溫度過低的情況下固相反應不能進行，而在溫度過高的情況下母體材料會分解的緣故。注意，也可以在粉末狀態下進行焙燒，然而優選在顆粒狀態下進行焙燒。雖然需要在相對高的溫度下進行焙燒，但是因為該方法很簡單，所以生產率好，因而適合於大量生產。
液相法(共沈澱法)是如下方法：在溶液中使母體材料或包含母體材料的化合物與雜質元素或包含雜質元素的化合物反應，並使它乾燥，然後進行焙燒。發光材料的顆 粒均勻地分佈，並且粒徑小，即使焙燒溫度低也可以進行反應。
作為用於發光材料的母體材料，可以使用硫化物、氧化物、氮化物。作為硫化物，例如可以使用硫化鋅(ZnS)、硫化鎘(CdS)、硫化鈣(CaS)、硫化釔(Y2 S3 )、硫化鎵(Ga2 S3 )、硫化鍶(SrS)或硫化鋇(BaS)等。作為氧化物，例如可以使用氧化鋅(ZnO)或氧化釔(Y2 O3 )等。作為氮化物，例如可以使用氮化鋁(AlN)、氮化鎵(GaN)或氮化銦(InN)等。另外，還可以使用硒化鋅(ZnSe)或碲化鋅(ZnTe)等，也可以是硫化鈣-鎵(CaGa2 S4 )、硫化鍶-鎵(SrGa2 S4 )或硫化鋇-鎵(BaGa2 S4 )等的三元混晶。
作為局部型發光的發光中心，可以使用錳(Mn)、銅(Cu)、釤(Sm)、鋱(Tb)、鉺(Er)、銩(Tm)、銪(Eu)、銫(Ce)、鐠(Pr)等。注意，作為電荷補償，還可以添加有氟(F)、氯(Cl)等的鹵素元素。
另一方面，作為施主-受主複合型發光的發光中心，可以使用包含形成施主能級的第一雜質元素及形成受主能級的第二雜質元素的發光材料。作為第一雜質元素，例如可以使用氟(F)、氯(Cl)、鋁(Al)等。作為第二雜質元素，例如可以使用銅(Cu)、銀(Ag)等。
在使用固相法來合成施主-受主複合型發光的發光材料的情況下，對母體材料、第一雜質元素或包含第一雜質 元素的化合物、以及第二雜質元素或包含第二雜質元素的化合物進行稱量，並在乳缽中混合，然後在電爐中加熱，並進行焙燒。作為母體材料，可以使用上述的母體材料。 作為第一雜質元素例如可以使用氟(F)、氯(Cl)等，作為包含第一雜質元素的化合物，例如可以使用硫化鋁(Al2 S3 )等。作為第二雜質元素例如可以使用銅(Cu)、銀(Ag)等，作為包含第二雜質元素的化合物，例如可以使用硫化銅(Cu2 S)、硫化銀(Ag2 S)等。 焙燒溫度優選為700至1500℃。這是因為在溫度過低的情況下固相反應不能進行，而在溫度過高的情況下母體材料會分解的緣故。注意，也可以在粉末狀態下進行焙燒，然而優選在顆粒狀態下進行焙燒。
此外，作為當利用固相反應時的雜質元素，可以組合由第一雜質元素和第二雜質元素構成的化合物來使用。在此情況下，容易擴散雜質元素並且容易進行固相反應，所以可以獲得均勻的發光材料。再者，不需要的雜質元素不會進入，所以可以獲得純度高的發光材料。作為由第一雜質元素和第二雜質元素構成的化合物，例如可以使用氯化銅(CuCl)或氯化銀(AgCl)等。
注意，這些雜質元素的濃度對母體材料為0.01至10atom%即可，優選在0.05至5atom%的範圍內。
在使用薄膜型無機EL的情況下，場致發光層為包含上述發光材料的層，可以使用如下方法來形成：電阻加熱蒸鍍法、電子束蒸鍍(EB蒸鍍)法等的真空蒸鍍法、濺 射法等的物理氣相澱積法(PVD)、有機金屬CVD法、氫化物輸送減壓CVD法等的化學氣相澱積法(CVD)、原子層外延法(ALE)等。
圖12A至12C示出了可用作顯示元件的薄膜型無機EL元件的一個例子。在圖12A至12C中，顯示元件包括第一電極層50、場致發光層52、以及第二電極層53。
圖12B及12C所示的顯示元件具有在圖12A的顯示元件中絕緣層形成在電極層和場致發光層之間的結構。圖12B所示的顯示元件在第一電極層50和場致發光層52之間具有絕緣層54，而圖12C所示的顯示元件在第一電極層50和場致發光層52之間具有絕緣層54a，並在第二電極層53和場致發光層52之間具有絕緣層54b。像這樣，絕緣層可以設在與夾持場致發光層的一對電極層中的一方電極層之間或與雙方電極層之間。此外，絕緣層可以為單層或由多個層構成的疊層。
在圖12B中，與第一電極層50接觸地設置絕緣層54，然而也可以將絕緣層和場致發光層的順序反過來，來與第二電極層53接觸地設置絕緣層54。
在使用分散型無機EL元件的情況下，通過將顆粒狀的發光材料分散在黏合劑中來形成膜狀的場致發光層。在通過發光材料的製造方法不能充分獲得所需尺寸的顆粒時，使用乳缽等將它粉碎等而加工成顆粒狀即可。黏合劑是用來以分散狀態固定顆粒狀的發光材料並將它保持為作為場致發光層的形狀的物質。發光材料被黏合劑均勻地分 散在場致發光層中並固定。
在使用分散型無機EL元件的情況下，作為場致發光層的形成方法，還可以使用能夠選擇性地形成場致發光層的液滴噴射法、印刷法(絲網印刷或平版印刷等)、旋塗法等、浸漬法、分散器法等。對於其膜厚度沒有特別限制，但優選在10至1000nm的範圍內。此外，在含有發光材料及黏合劑的場致發光層中，優選將發光材料的比例設定為50wt%以上80wt%以下。
圖13A至13C示出了可用作顯示元件的分散型無機EL元件的一個例子。圖13A中的顯示元件具有第一電極層60、場致發光層62和第二電極層63的疊層結構，並且在場致發光層62中包含由黏合劑保持的發光材料61。
對用於本實施方式的黏合劑，可以使用有機材料或無機材料，還可以使用有機材料及無機材料的混合材料。作為有機材料，可以使用氰乙基纖維素類樹脂之類的具有相對高的介電常數的聚合物、聚乙烯、聚丙烯、聚苯乙烯類樹脂、矽酮樹脂、環氧樹脂、氟化乙烯等的樹脂。此外，還可以使用芳香族聚醯胺、聚苯並咪唑(polybenzimidazole)等的耐熱高分子、或矽氧烷樹脂。矽氧烷樹脂相當於包含Si-O-Si鍵的樹脂。矽氧烷具有由矽(Si)-氧(O)鍵構成的骨架結構。作為取代基，使用至少包含氫的有機基(例如烷基、芳香烴)。還可以使用氟基作為取代基。此外，還可以使用至少包含氫的有機基和氟基作為取代基。另外，還可以使用聚乙烯醇、聚乙烯醇 縮丁醛等的乙烯樹脂、酚醛樹脂、酚醛清漆樹脂、丙烯酸樹脂、三聚氰胺樹脂、氨酯樹脂、惡唑樹脂(聚苯並惡唑)等的樹脂材料。可以對這些樹脂適度混合鈦酸鋇(BaTiO3 )、鈦酸鍶(SrTiO3 )等的高介電常數的微粒，來調整介電常數。
作為包含在黏合劑中的無機材料，可以使用選自含有無機材料的物質中的材料，例如氧化矽(SiOx )、氮化矽(SiNx )、包含氧及氮的矽、氮化鋁(AlN)、包含氧及氮的鋁或氧化鋁(Al2 O3 )、氧化鈦(TiO2 )、BaTiO3 、SrTiO3 、鈦酸鉛(PbTiO3 )、鈮酸鉀(KNbO3 )、鈮酸鉛(PbNbO3 )、氧化鉭(Ta2 O5 )、鉭酸鋇(BaTa2 O6 )、鉭酸鋰(LiTaO3 )、氧化釔(Y2 O3 )、氧化鋯(ZrO2 )、ZnS。通過將介電常數高的無機材料(通過添加等)包含在有機材料中，可以進一步控制由發光材料及黏合劑構成的場致發光層的介電常數，且可以進一步增大介電常數。
在製造步驟中，發光材料分散在包含黏合劑的溶液中。作為可以用於本實施方式的含有黏合劑的溶液的溶劑，適當地選擇如下溶劑即可：黏合劑材料被溶解，並可製造具有適合於形成場致發光層的方法(各種濕法加工)及所希望的膜厚度的黏度的溶液。可以使用有機溶劑等，例如在使用矽氧烷樹脂作為黏合劑的情況下，可以使用丙二醇單甲醚、丙二醇單甲醚醋酸酯(也稱為PGMEA)、3-甲氧基-3甲基-1-丁醇(也稱為MMB)等。
圖13B及13C所示的顯示元件具有在圖13A的顯示 元件中絕緣層形成在電極層和場致發光層之間的結構。圖13B所示的顯示元件在第一電極層60和場致發光層62之間具有絕緣層64，而圖13C所示的顯示元件在第一電極層60和場致發光層62之間具有絕緣層64a，並在第二電極層63和場致發光層62之間具有絕緣層64b。像這樣，絕緣層可以設在與夾持場致發光層的一對電極層中的一方電極層之間或與雙方電極層之間。此外，絕緣層可以為單層或由多個層構成的疊層。
在圖13B中，與第一電極層60接觸地設置絕緣層64，然而也可以將絕緣層和場致發光層的順序反過來，與第二電極層63接觸地設置絕緣層64。
對絕緣層如圖12A至12C中的絕緣層54及在圖13A至13C中的絕緣層64沒有特別限制，然而它們優選具有高絕緣耐壓和緻密的膜性質，並優選具有高介電常數。例如，可以使用氧化矽(SiO2 )、氧化釔(Y2 O3 )、氧化鈦(TiO2 )、氧化鋁(Al2 O3 )、氧化鉿(HfO2 )、氧化鉭(Ta2 O5 )、鈦酸鋇(BaTiO3 )、鈦酸鍶(SrTiO3 )、鈦酸鉛(PbTiO3 )、氮化矽(Si3 N4 )、氧化鋯(ZrO2 )等、它們的混合膜或兩種以上的疊層膜。這些絕緣膜可以通過濺射、蒸鍍、CVD等來形成。此外，絕緣層可以通過將這些絕緣材料的顆粒分散在黏合劑中來形成。黏合劑材料通過使用與包含在場致發光層中的黏合劑相同的材料及方法來形成即可。膜厚度不特別限制，但優選在10至1000nm的範圍內。
本實施方式所示的顯示元件可以通過在夾持場致發光層的一對電極層之間施加電壓而獲得發光，並在直流驅動及交流驅動中的任一驅動下能夠工作。
實施方式9
在實施方式1至8中，主要以利用電致發光的顯示裝置為例子進行了說明。但是，本發明可以適用於各種各樣的有源矩陣型顯示裝置。作為其他顯示裝置，可以舉出如液晶顯示裝置、FED(Field Emission Display；場致發射顯示器)等。
實施方式10
此外，本發明可以適用於顯示裝置之外的各種各樣的半導體裝置(注意，半導體裝置是包含顯示裝置的概念)。
例如，有DRAM(動態隨機存取記憶體)等的記憶元件。在圖15A中示出DRAM的電路圖。以電晶體401的一方端子和單元板(cell plate)402(電容)連接的單位為一個單元。而且，由佈線連接每個單元之間。此外，電晶體401的另一方端子與位元線403連接。此外，電晶體401的閘極與字線404連接。
下面，對DRAM的工作原理進行說明。當電晶體401為N型電晶體時，在資料寫入期間中將正電壓施加到位元線403以及字線404來在單元板402中存儲電荷。此外， 在資料讀出期間中將正電壓施加到字線，來使存儲在單元板402中的電荷流過位元線403。當電晶體401為P型電晶體時，只要在每個期間中施加極性相反的電壓，即可。
再者，單元板402的面積越大，電容越大。通過增加電容，可以抑制發生軟錯誤(soft error)(因宇宙射線的衝擊等而使存儲在存儲單元中的資訊消失(改寫)的錯誤)等。因此，需要增加電容的表面積，以增加電容的電容。
這裏，可以在相鄰的電極之間設置佈線，並在其下配置與電容連接的薄膜電晶體，並使薄膜電晶體的溝道形成區域的溝道寬度的方向與在所述佈線中流過電流的方向平行或者與所述電極形狀的縱向方向平行，以謀求電容的電容增大。
在本實施方式中，如圖16所示那樣使電晶體401的溝道寬度的方向與單元板402(或電容的電極)形狀的縱向方向平行(在圖16中的箭頭形符號7004)。電晶體401可以具有單閘結構或多閘結構。
DRAM的結構可以是疊層型或溝槽型。疊層型通過如下方法形成：在形成絕緣膜之後，通過蝕刻該絕緣膜來在基底上形成臺階，並將電容埋在該臺階中。相反，溝槽型通過如下方法形成：通過蝕刻基底來形成臺階，並將電容埋在該臺階中。
在疊層型DRAM的製造方法中，通過已知的方法在SOI(絕緣體上矽)上形成電晶體，或者，根據實施方式 3所述的方法製造TFT。然後，形成絕緣膜(例如，可以使用丙烯酸、聚醯亞胺、矽氧烷、氧化矽、氮化矽等)。接著，在對所述絕緣膜進行構圖之後，通過蝕刻形成臺階。
其次，形成與電晶體的源極區域或汲極區域接觸的下部電極(例如可以使用鋁等的金屬)。然後，形成介電膜(例如可以使用氧化鈦、氧化鉭、氮化矽、氧化矽等)。接著，形成上部電極(例如可以使用矽化鎢、多晶矽等)，以在臺階上形成電容。
在溝槽型DRAM的製造方法中，首先對基底進行構圖，然後通過蝕刻在基底上形成臺階。接著，通過已知的方法在SOI(絕緣體上矽)上形成電晶體，或者，根據實施方式3所述的方法製造TFT。
其次，形成與電晶體的源極區域或汲極區域接觸的下部電極(例如可以使用鋁等的金屬)。然後，形成介電膜(例如可以使用氧化鈦、氧化鉭、氮化矽、氧化矽等)。接著，形成上部電極(例如可以使用矽化鎢、多晶矽等)，以在臺階上形成電容。
本發明還可適用於除DRAM以外的元件，以謀求元件面積的擴大。圖15B中示出可使用本發明的元件的電路圖。以電晶體411的一方端子和元件412連接的單位為一個單元。另外，由佈線連接每個單元之間。此外，電晶體411的另一方端子與第一佈線413連接。此外，電晶體411的閘極與第二佈線414連接。
這裏，可以在相鄰的元件之間設置佈線，並在其下配置與所述元件連接的薄膜電晶體，並使薄膜電晶體的溝道形成區域的溝道寬度的方向與在所述佈線中流過電流的方向平行或者與所述元件形狀的縱向方向平行，以謀求元件面積的增大或元件數量的增加。
作為元件412，例如可以使用有機記憶體、光電二極體、壓電元件等。
在使用有機記憶體作為元件412的情況下，可以形成記憶元件。作為有機記憶體的方式，可以舉出通過第一佈線413和第二佈線414的選擇來實現電存儲的方式；以及通過對使用了有機材料，即摻雜有光酸產生劑的共軛高分子材料的有機記憶元件照射雷射來實現光學存儲的方式等。當形成有機記憶元件時，需要一定程度的面積。另外，為了增加存儲容量，增加記憶元件個數是有效的。因此，採用本發明的結構是有效的，因為可以增加記憶元件個數。
另外，通過使用光電二極體作為元件412，可以形成光感測器。作為光電二極體的種類，可以採用PN光電二極體、PIN光電二極體、雪崩光電二極體、肖特基光電二極體等。光電二極體隨著面積增大而提高光電轉換效率，因此採用本發明的結構是有效的。
另外，通過使用壓電元件作為元件412，可以形成壓力感測器。再者，通過在同一基底上形成壓電元件和顯示元件，可以形成觸摸屏。作為壓電元件，可以舉出設有平 行平板電容器的感壓感測器、通過熱擴散將n型雜質摻雜到p型矽結晶中並將被補償的高電阻本征半導體區域用作應變計的應變計式壓力感測器等。當形成壓電元件時，需要一定程度的面積。另外，作為感測器的靈敏度隨著面積增大而增高。因此，採用本發明的結構是有效的。
如上所述，本發明可以適用於各種各樣的半導體裝置。
實施方式11
本發明的顯示裝置可以適用於各種電子設備的顯示部。尤其是，被要求薄型及輕量的移動設備優選採用本發明的顯示裝置。另外，本發明的半導體裝置可以適用於各種電子設備。尤其是，被要求薄型及輕量的移動設備優選採用本發明的半導體裝置。
作為在框體中安裝有本發明的顯示裝置或半導體裝置的電子設備，可舉出電視裝置(也簡稱TV、電視、或電視接收機)、影像拍攝裝置(攝像機、數位照相機等)、頭戴顯示器、導航系統、音響再生裝置(車用音響、組合音響等)、電腦、遊戲機、攜帶資訊終端(移動電腦、手機、攜帶型遊戲機或電子書籍等)、具備記錄媒體的圖像再生裝置(具體地說，再生諸如DVD(數位多用途光碟)，HD DVD(高清晰度DVD)、藍光碟(Blue-ray Disk)等之類的記錄媒體並具備能夠顯示其圖像的顯示器的裝置)、其他具有顯示部的電子產品等。圖17A至17F 示出電子設備的具體例子。
圖17A表示攜帶資訊終端，其包括主體9201和顯示部9202等。
圖17B表示數位攝像機，其包括主體9702和顯示部9701等。
圖17C表示攜帶終端，其包括主體9101和顯示部9102等。
圖17D表示攜帶型電視裝置，其包括主體9301和顯示部9302等。這種電視裝置可廣泛地應用從搭載於手機等攜帶終端的小型直至可移動的中型、大型(如40英寸以上)電視裝置。
圖17E表示攜帶型電腦，其包括主體9401和顯示部9402等。
圖17F表示電視裝置，其包括主體9501和顯示部9502等。
如上所述，本發明的適用範圍極為廣泛，可應用於所有領域的電子設備的製造方法。
本說明書係根據2006年7月21日在日本專利局受理的日本專利申請編號2006-199292而製作，其整體內容包括在本說明書中作為參考。
100‧‧‧閘電極
101‧‧‧第一半導體層
102‧‧‧第二半導體層
105‧‧‧閘佈線
6001‧‧‧虛線部
6011‧‧‧虛線部
6012‧‧‧虛線部
7001‧‧‧箭頭形符號

Claims (26)

  1. 一種EL(Electro Luminescence；電致發光)顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊， 所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述溝道形成區域，具有能沿著第1方向供載流子流過之功能，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  2. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極， 所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述第1區域與所述溝道形成區域與所述第2區域，是沿著第1方向並列，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向， 所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  3. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能， 所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  4. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層， 所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向 沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  5. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能， 所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述溝道形成區域，具有能沿著第1方向供載流子流過之功能，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  6. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域，在所述半導體層的上方具有佈線， 在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述第1區域與所述溝道形成區域與所述第2區域，是沿著第1方向並列， 所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  7. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質， 所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向 沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  8. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一 方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  9. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極， 所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述溝道形成區域，具有能沿著第1方向供載流子流過之功能， 所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  10. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質， 所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述第1區域與所述溝道形成區域與所述第2區域，是沿著第1方向並列，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向， 所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  11. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能， 所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  12. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線， 在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2 區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  13. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極， 所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述溝道形成區域，具有能沿著第1方向供載流子流過之功能，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域 是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  14. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能， 所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述第1區域與所述溝道形成區域與所述第2區域，是沿著第1方向並列，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向， 所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  15. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能， 所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  16. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第 2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一 部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1方向，為與所述第2方向垂直之方向。
  17. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極， 所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述溝道形成區域，具有能沿著第1方向供載流子流過之功能， 所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述溝道形成區域與所述第3區域，是沿著所述第2方向並列，所述第1方向，為與所述第2方向垂直之方向。
  18. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質， 所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述第1區域與所述溝道形成區域與所述第2區域，是沿著第1方向並列，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向， 所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述溝道形成區域與所述第3區域，是沿著所述第2方向並列，所述第1方向，為與所述第2方向垂直之方向。
  19. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能， 所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，具有能透過所述溝道形成區域，對所述EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述溝道形成區域與所述第3區域，是沿著所述第2 方向並列，所述第1方向，為與所述第2方向垂直之方向。
  20. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，具有能透過所述溝道形成區域，對所述 EL元件供給電流或電壓之功能，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述溝道形成區域與所述第3區域，是沿著所述第2方向並列，所述第1方向，為與所述第2方向垂直之方向。
  21. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第 2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊， 所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述溝道形成區域，具有能沿著第1方向供載流子流過之功能，所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述溝道形成區域與所述第3區域，是沿著所述第2方向並列，所述第1方向，為與所述第2方向垂直之方向。
  22. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極， 所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間， 所述第1區域與所述溝道形成區域與所述第2區域，是沿著第1方向並列，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述溝道形成區域與所述第3區域，是沿著所述第2方向並列，所述第1方向，為與所述第2方向垂直之方向。
  23. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2 電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向， 所述佈線，具有能沿著第2方向供電流流過之功能，所述第1區域、所述溝道形成區域、及所述第2區域是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述溝道形成區域與所述第3區域，是沿著所述第2方向並列，所述第1方向，為與所述第2方向垂直之方向。
  24. 一種EL顯示裝置，其特徵為：具有半導體層，其具有溝道形成區域、第1區域、第2區域、第3區域，在所述半導體層的上方具有佈線，在所述半導體層的上方具有EL元件，所述EL元件具有第1電極，所述EL元件，在所述第1電極的上方具有有機化合物層，所述EL元件，在所述有機化合物層的上方具有第2電極，利用所述溝道形成區域而構成電晶體，所述第1區域，含有賦予n型導電性或p型導電性之 第1雜質，所述第2區域，含有賦予與所述第1雜質同型的導電性之第2雜質，所述第1區域，具有能變為源極或汲極其中一方之功能，所述第2區域，具有能變為源極或汲極另一方之功能，所述第3區域，具有能變為電容元件的一方的電極之功能，所述佈線，與所述第1區域或所述第2區域其中一方電連接，所述第1電極，與所述第1區域或所述第2區域另一方電連接，所述佈線的至少一部分與所述溝道形成區域的至少一部分重疊，所述佈線的至少一部分與所述第3區域的至少一部分重疊，所述溝道形成區域，配置於所述第1區域與所述第2區域之間，所述電晶體的溝道長方向，為與第1方向平行之方向，所述佈線，具有具長邊方向之形狀，該長邊方向沿著與第2方向平行之方向，所述第1區域、所述溝道形成區域、及所述第2區域 是沿著所述第1方向並排，所述第1電極，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第1區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述第2區域，具有具長邊方向之形狀，該長邊方向沿著與所述第2方向平行之方向，所述溝道形成區域與所述第3區域，是沿著所述第2方向並列，所述第1方向，為與所述第2方向垂直之方向。
  25. 如申請專利範圍第1項至第24項任一項之EL顯示裝置，其中，所述溝道形成區域為長方形狀。
  26. 如申請專利範圍第1項至第24項任一項之EL顯示裝置，其中，具有與所述半導體層重疊之閘電極，具有與所述閘電極電連接之第2半導體層，所述半導體層及所述第2半導體層，是配置於所述配線的下方。
TW102127406A 2006-07-21 2007-07-18 顯示裝置及半導體裝置 TWI463671B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006199292 2006-07-21

Publications (2)

Publication Number Publication Date
TW201347200A TW201347200A (zh) 2013-11-16
TWI463671B true TWI463671B (zh) 2014-12-01

Family

ID=38970598

Family Applications (8)

Application Number Title Priority Date Filing Date
TW110123252A TWI843951B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW102127406A TWI463671B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW106121616A TWI638462B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW104100536A TWI538223B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW105109223A TWI599051B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW096126188A TWI431780B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW107125065A TWI733040B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW103119875A TWI518920B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
TW110123252A TWI843951B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置

Family Applications After (6)

Application Number Title Priority Date Filing Date
TW106121616A TWI638462B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW104100536A TWI538223B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW105109223A TWI599051B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW096126188A TWI431780B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW107125065A TWI733040B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置
TW103119875A TWI518920B (zh) 2006-07-21 2007-07-18 顯示裝置及半導體裝置

Country Status (5)

Country Link
US (15) US7863612B2 (zh)
JP (19) JP5148000B2 (zh)
KR (5) KR101482920B1 (zh)
CN (2) CN102522373B (zh)
TW (8) TWI843951B (zh)

Families Citing this family (56)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7016539B1 (en) * 1998-07-13 2006-03-21 Cognex Corporation Method for fast, robust, multi-dimensional pattern recognition
JP2004361424A (ja) * 2003-03-19 2004-12-24 Semiconductor Energy Lab Co Ltd 素子基板、発光装置及び発光装置の駆動方法
US8081820B2 (en) 2003-07-22 2011-12-20 Cognex Technology And Investment Corporation Method for partitioning a pattern into optimized sub-patterns
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
US7738050B2 (en) * 2007-07-06 2010-06-15 Semiconductor Energy Laboratory Co., Ltd Liquid crystal display device
TWI521292B (zh) * 2007-07-20 2016-02-11 半導體能源研究所股份有限公司 液晶顯示裝置
US20090186550A1 (en) * 2008-01-21 2009-07-23 General Electric Company Methods, apparatus, and rollers for forming optoelectronic devices
TWI723953B (zh) 2008-03-05 2021-04-11 美國伊利諾大學理事會 可延展且可折疊的電子裝置
KR101540341B1 (ko) * 2008-10-17 2015-07-30 삼성전자주식회사 패널 구조체, 패널 구조체를 포함하는 표시장치 및 이들의 제조방법
JP5736114B2 (ja) 2009-02-27 2015-06-17 株式会社半導体エネルギー研究所 半導体装置の駆動方法、電子機器の駆動方法
KR101074801B1 (ko) * 2009-09-09 2011-10-19 삼성모바일디스플레이주식회사 발광 표시 장치
CN102144293B (zh) * 2009-11-27 2015-01-07 松下电器产业株式会社 发光显示装置
KR101607364B1 (ko) * 2009-12-18 2016-03-29 도판 인사츠 가부시키가이샤 반사 방지 필름
EP2513893A4 (en) 2009-12-18 2016-09-07 Semiconductor Energy Lab Liquid crystal display device and electronic device
KR101434948B1 (ko) 2009-12-25 2014-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5299407B2 (ja) * 2010-11-16 2013-09-25 株式会社ジャパンディスプレイ 液晶表示装置
CN102646592B (zh) * 2011-05-03 2014-12-03 京东方科技集团股份有限公司 薄膜场效应晶体管器件及其制备方法
JP2013069864A (ja) * 2011-09-22 2013-04-18 Canon Inc 検出装置及び検出システム
KR101920888B1 (ko) 2011-10-31 2018-11-22 삼성디스플레이 주식회사 박막 트랜지스터 표시판
US8658444B2 (en) 2012-05-16 2014-02-25 International Business Machines Corporation Semiconductor active matrix on buried insulator
KR101486038B1 (ko) * 2012-08-02 2015-01-26 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6070073B2 (ja) * 2012-10-31 2017-02-01 凸版印刷株式会社 薄膜トランジスタアレイ
KR102037273B1 (ko) 2012-12-28 2019-11-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102049444B1 (ko) * 2013-05-10 2019-11-28 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 유기 발광 표시 장치 제조용 포토 마스크
US9679224B2 (en) 2013-06-28 2017-06-13 Cognex Corporation Semi-supervised method for training multiple pattern recognition and registration tool models
KR102113173B1 (ko) * 2013-07-03 2020-05-21 삼성디스플레이 주식회사 유기발광표시장치
CN103367381B (zh) * 2013-07-15 2016-12-28 格科微电子（上海）有限公司 背照式图像传感器及其制作方法
KR102151751B1 (ko) * 2013-07-19 2020-10-27 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판 및 이를 포함하는 유기 발광 표시 장치
TWI713943B (zh) 2013-09-12 2020-12-21 日商新力股份有限公司 顯示裝置及電子機器
CN103488003B (zh) * 2013-09-26 2017-02-01 京东方科技集团股份有限公司 一种阵列基板及其制作方法、液晶面板及显示装置
KR102360783B1 (ko) * 2014-09-16 2022-02-10 삼성디스플레이 주식회사 디스플레이 장치
CN104331200A (zh) * 2014-10-24 2015-02-04 业成光电（深圳）有限公司 触控面板结构及其制造方法
KR102270602B1 (ko) * 2014-12-24 2021-07-01 엘지디스플레이 주식회사 표시장치와 이의 구동방법
CN104777653B (zh) * 2015-05-08 2017-12-12 厦门天马微电子有限公司 阵列基板、液晶显示面板和液晶显示装置
KR20170020571A (ko) * 2015-08-12 2017-02-23 삼성디스플레이 주식회사 표시 장치
KR102659044B1 (ko) * 2015-12-31 2024-04-19 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 포함하는 유기발광 표시장치
TWI666968B (zh) * 2016-01-22 2019-07-21 亨亮光電科技股份有限公司 電激發光結構及其製作方法
CN105739774A (zh) * 2016-01-29 2016-07-06 广东欧珀移动通信有限公司 一种终端
KR102610028B1 (ko) * 2016-04-12 2023-12-06 삼성디스플레이 주식회사 디스플레이 장치
CN105977268B (zh) * 2016-05-23 2019-03-26 京东方科技集团股份有限公司 一种光敏器件及显示面板、显示装置
US10224386B2 (en) * 2016-09-23 2019-03-05 Apple Inc. Display with power supply mesh
JP6967371B2 (ja) 2017-05-26 2021-11-17 株式会社ジャパンディスプレイ アクティブマトリクス基板
US10797123B2 (en) * 2017-10-13 2020-10-06 Samsung Display Co., Ltd. Display panel and method of fabricating the same
CN107887421B (zh) * 2017-10-30 2021-03-05 武汉天马微电子有限公司 一种显示面板及显示装置
JP7028616B2 (ja) * 2017-11-22 2022-03-02 株式会社ジャパンディスプレイ 表示装置
KR102673656B1 (ko) * 2018-02-05 2024-06-07 삼성전자주식회사 이미지 센서 및 전자 장치
US11513409B2 (en) 2018-03-30 2022-11-29 Semiconductor Energy Laboratory Co., Ltd. Display device
CN111919510B (zh) 2018-03-30 2023-09-26 夏普株式会社 显示设备
TWI685696B (zh) * 2018-10-01 2020-02-21 友達光電股份有限公司 主動元件基板及其製造方法
CN111223874A (zh) * 2018-11-27 2020-06-02 北京铂阳顶荣光伏科技有限公司 薄膜场效应晶体管阵列结构及显示装置
CN109764983B (zh) * 2019-03-06 2021-01-22 京东方科技集团股份有限公司 双栅薄膜晶体管、传感器及制作方法
KR102069040B1 (ko) * 2019-04-15 2020-01-22 (주)유티아이 플렉시블 커버 윈도우의 제조방법 및 이에 의해 제조된 플렉시블 커버 윈도우
US20220326093A1 (en) * 2019-06-05 2022-10-13 Compagnie Generale Des Etablissements Michelin Temperature sensor for use in rubber mixers
KR20210014815A (ko) * 2019-07-30 2021-02-10 삼성디스플레이 주식회사 표시 장치 및 그의 제조 방법
KR20210069776A (ko) 2019-12-03 2021-06-14 삼성디스플레이 주식회사 표시 장치
JP2022154586A (ja) * 2021-03-30 2022-10-13 株式会社ジャパンディスプレイ 表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US20050231122A1 (en) * 2002-01-18 2005-10-20 Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation Light-emitting device

Family Cites Families (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0830815B2 (ja) * 1991-03-20 1996-03-27 株式会社ジーティシー 液晶表示装置
JPH06188418A (ja) * 1992-12-18 1994-07-08 Fuji Xerox Co Ltd 薄膜半導体装置
JP3431033B2 (ja) 1993-10-29 2003-07-28 株式会社半導体エネルギー研究所 半導体作製方法
US5650636A (en) 1994-06-02 1997-07-22 Semiconductor Energy Laboratory Co., Ltd. Active matrix display and electrooptical device
JPH08213632A (ja) * 1994-11-29 1996-08-20 Sanyo Electric Co Ltd 薄膜半導体装置及びその製造方法
TW345654B (en) 1995-02-15 1998-11-21 Handotai Energy Kenkyusho Kk Active matrix display device
JP3292657B2 (ja) 1995-04-10 2002-06-17 キヤノン株式会社 薄膜トランジスタ及びそれを用いた液晶表示装置の製造法
KR0149311B1 (ko) * 1995-07-28 1998-10-15 김광호 화소 간 기생 용량 차이가 없는 액정 표시 장치용 기판
JP3669082B2 (ja) 1996-10-17 2005-07-06 ソニー株式会社 液晶表示素子用薄膜トランジスタアレイ
JP3281848B2 (ja) 1996-11-29 2002-05-13 三洋電機株式会社 表示装置
JP2002196706A (ja) * 1996-11-29 2002-07-12 Sanyo Electric Co Ltd 単純マトリックス方式の表示装置
JP4312851B2 (ja) 1998-04-27 2009-08-12 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
US6777716B1 (en) * 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
JP2000349298A (ja) 1999-03-26 2000-12-15 Semiconductor Energy Lab Co Ltd 電気光学装置およびその作製方法
TW469484B (en) 1999-03-26 2001-12-21 Semiconductor Energy Lab A method for manufacturing an electrooptical device
US6512504B1 (en) 1999-04-27 2003-01-28 Semiconductor Energy Laborayory Co., Ltd. Electronic device and electronic apparatus
US8853696B1 (en) 1999-06-04 2014-10-07 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and electronic device
US7288420B1 (en) 1999-06-04 2007-10-30 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing an electro-optical device
JP3904807B2 (ja) * 1999-06-04 2007-04-11 株式会社半導体エネルギー研究所 表示装置
JP4094437B2 (ja) 1999-06-04 2008-06-04 株式会社半導体エネルギー研究所 電気光学装置の作製方法
US7245018B1 (en) * 1999-06-22 2007-07-17 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2001196594A (ja) 1999-08-31 2001-07-19 Fujitsu Ltd 薄膜トランジスタ、液晶表示用基板及びその製造方法
JP3538084B2 (ja) * 1999-09-17 2004-06-14 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP4700156B2 (ja) 1999-09-27 2011-06-15 株式会社半導体エネルギー研究所 半導体装置
JP4727029B2 (ja) 1999-11-29 2011-07-20 株式会社半導体エネルギー研究所 Ｅｌ表示装置、電気器具及びｅｌ表示装置用の半導体素子基板
JP5408829B2 (ja) * 1999-12-28 2014-02-05 ゲットナー・ファンデーション・エルエルシー アクティブマトリックス基板の製造方法
US7023021B2 (en) * 2000-02-22 2006-04-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
TW521303B (en) * 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
JP2001282137A (ja) * 2000-03-30 2001-10-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
TW493282B (en) * 2000-04-17 2002-07-01 Semiconductor Energy Lab Self-luminous device and electric machine using the same
JP4889872B2 (ja) 2000-04-17 2012-03-07 株式会社半導体エネルギー研究所 発光装置及びそれを用いた電気器具
US6580475B2 (en) * 2000-04-27 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
JP2003015548A (ja) 2001-06-29 2003-01-17 Seiko Epson Corp 有機ｅｌ表示体の製造方法、半導体素子の配置方法、半導体装置の製造方法、電気光学装置の製造方法、電気光学装置、および電子機器
JP2002014331A (ja) * 2000-06-30 2002-01-18 Sanyo Electric Co Ltd 液晶表示装置
US6723576B2 (en) 2000-06-30 2004-04-20 Seiko Epson Corporation Disposing method for semiconductor elements
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2003050405A (ja) * 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
JP4323124B2 (ja) 2000-12-21 2009-09-02 株式会社半導体エネルギー研究所 発光装置及び電子機器
US7071911B2 (en) 2000-12-21 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, driving method thereof and electric equipment using the light emitting device
JP4137454B2 (ja) 2001-01-17 2008-08-20 株式会社半導体エネルギー研究所 発光装置、電子機器及び発光装置の作製方法
US6825496B2 (en) 2001-01-17 2004-11-30 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
KR100750922B1 (ko) * 2001-04-13 2007-08-22 삼성전자주식회사 배선 및 그 제조 방법과 그 배선을 포함하는 박막트랜지스터 기판 및 그 제조 방법
JP3638922B2 (ja) 2001-07-17 2005-04-13 株式会社半導体エネルギー研究所 発光装置
US6952023B2 (en) 2001-07-17 2005-10-04 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
JP2006191127A (ja) 2001-07-17 2006-07-20 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003131590A (ja) * 2001-08-16 2003-05-09 Toshiba Corp 平面表示装置およびその製造方法
JP4815727B2 (ja) * 2001-09-14 2011-11-16 セイコーエプソン株式会社 Ｅｌ表示装置および電子機器
SG120075A1 (en) 2001-09-21 2006-03-28 Semiconductor Energy Lab Semiconductor device
JP2003108036A (ja) 2001-09-29 2003-04-11 Toshiba Corp 表示装置
TW577179B (en) 2001-10-09 2004-02-21 Semiconductor Energy Lab Switching element, display device, light emitting device using the switching element, and semiconductor device
JP4149443B2 (ja) * 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
JP2003163084A (ja) * 2001-11-26 2003-06-06 Seiko Epson Corp 有機ｅｌ装置とその製造方法並びに電子機器
JP2003174170A (ja) * 2001-12-04 2003-06-20 Matsushita Electric Ind Co Ltd 表示装置
JP3939666B2 (ja) 2002-01-18 2007-07-04 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP3706107B2 (ja) 2002-01-18 2005-10-12 株式会社半導体エネルギー研究所 発光装置及び電子機器
TWI261358B (en) 2002-01-28 2006-09-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
TWI272666B (en) 2002-01-28 2007-02-01 Semiconductor Energy Lab Semiconductor device and method of manufacturing the same
JP2005340852A (ja) 2002-01-28 2005-12-08 Semiconductor Energy Lab Co Ltd 半導体装置及び電子機器
US7749818B2 (en) 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4157303B2 (ja) * 2002-02-04 2008-10-01 東芝松下ディスプレイテクノロジー株式会社 表示装置製造方法
TW589915B (en) 2002-05-24 2004-06-01 Sanyo Electric Co Electroluminescence display device
JP4179800B2 (ja) * 2002-05-24 2008-11-12 ソニー株式会社 表示装置及びその製造方法
JP2004047458A (ja) * 2002-05-24 2004-02-12 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置
US7592980B2 (en) 2002-06-05 2009-09-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2004118013A (ja) 2002-09-27 2004-04-15 Sanyo Electric Co Ltd 表示装置
JP2004165241A (ja) * 2002-11-11 2004-06-10 Sanyo Electric Co Ltd 半導体装置及びその製造方法
EP1566787A4 (en) 2002-11-25 2009-12-09 Toshiba Matsushita Display Tec ELECTROLUMINESCENT ORGANIC DISPLAY PANEL
US20040109119A1 (en) * 2002-12-05 2004-06-10 Hannstar Display Corporation In-plane switching liquid crystal display with high aperture ratio
TWI353467B (en) * 2003-01-08 2011-12-01 Samsung Electronics Co Ltd Polysilicon thin film transistor array panel and m
JP4502585B2 (ja) 2003-03-03 2010-07-14 三洋電機株式会社 エレクトロルミネッセンス表示装置
JP4689188B2 (ja) * 2003-04-25 2011-05-25 株式会社半導体エネルギー研究所 表示装置
US7250720B2 (en) 2003-04-25 2007-07-31 Semiconductor Energy Laboratory Co., Ltd. Display device
JP5121114B2 (ja) 2003-05-29 2013-01-16 三洋電機株式会社 画素回路および表示装置
US7221095B2 (en) 2003-06-16 2007-05-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and method for fabricating light emitting device
US7161184B2 (en) 2003-06-16 2007-01-09 Semiconductor Energy Laboratory Co., Ltd. Display device and method for manufacturing the same
US7224118B2 (en) 2003-06-17 2007-05-29 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic apparatus having a wiring connected to a counter electrode via an opening portion in an insulating layer that surrounds a pixel electrode
JP2005062400A (ja) * 2003-08-11 2005-03-10 Toshiba Matsushita Display Technology Co Ltd 平面表示装置およびその製造方法
JP4623701B2 (ja) * 2003-08-29 2011-02-02 株式会社 日立ディスプレイズ カラーフィルター用着色組成物及びこの着色組成物で形成したカラーフィルターを用いた表示装置
JP4443179B2 (ja) * 2003-09-29 2010-03-31 三洋電機株式会社 有機ｅｌパネル
JP4446707B2 (ja) 2003-09-30 2010-04-07 三洋電機株式会社 アクティブマトリクス型表示装置
JP4721656B2 (ja) 2003-11-07 2011-07-13 三洋電機株式会社 画素回路及び表示装置
JP4180018B2 (ja) 2003-11-07 2008-11-12 三洋電機株式会社 画素回路及び表示装置
KR100611147B1 (ko) * 2003-11-25 2006-08-09 삼성에스디아이 주식회사 유기전계발광표시장치
US7683860B2 (en) 2003-12-02 2010-03-23 Semiconductor Energy Laboratory Co., Ltd. Display device, driving method thereof, and element substrate
JP4841831B2 (ja) 2003-12-02 2011-12-21 株式会社半導体エネルギー研究所 表示装置及びその駆動方法
TWI255150B (en) 2003-12-22 2006-05-11 Lg Philips Lcd Co Ltd Organic electroluminescent device and method of fabricating the same
KR20050080276A (ko) * 2004-02-09 2005-08-12 삼성전자주식회사 박막 트랜지스터 표시판 및 그 제조 방법
EP1749423A4 (en) 2004-04-28 2010-09-22 Semiconductor Energy Lab LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING THE SAME, AND LIGHT EMITTING DEVICE USING THE LIGHT EMITTING ELEMENT
JP4639662B2 (ja) 2004-06-25 2011-02-23 セイコーエプソン株式会社 電気光学装置および電子機器
KR101080353B1 (ko) 2004-07-02 2011-11-07 삼성전자주식회사 박막 트랜지스터 표시판
JP2006066871A (ja) 2004-07-27 2006-03-09 Seiko Epson Corp 発光装置、画像形成装置および表示装置
US20080093981A1 (en) 2004-08-23 2008-04-24 Semiconductor Energy Laboratory Co., Ltd. Electron Injecting Composition, and Light Emitting Element and Light Emitting Device Using the Electron Injecting Composition
TWI279752B (en) 2004-09-21 2007-04-21 Casio Computer Co Ltd Transistor array substrate, display panel and manufacturing method of display panel
JP5017826B2 (ja) 2004-09-21 2012-09-05 カシオ計算機株式会社 ディスプレイパネル及びその駆動方法
JP5152448B2 (ja) 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
US8772783B2 (en) * 2004-10-14 2014-07-08 Semiconductor Energy Laboratory Co., Ltd. Display device
JP4954527B2 (ja) 2004-10-14 2012-06-20 株式会社半導体エネルギー研究所 表示装置の作製方法
US7612368B2 (en) 2004-12-29 2009-11-03 E.I. Du Pont De Nemours And Company Organic bottom emission electronic device
KR101230299B1 (ko) 2005-01-07 2013-02-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판
KR101219036B1 (ko) * 2005-05-02 2013-01-07 삼성디스플레이 주식회사 유기 발광 표시 장치
US8253179B2 (en) * 2005-05-13 2012-08-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method of the same
JP2006337713A (ja) 2005-06-02 2006-12-14 Seiko Epson Corp 発光装置および電子機器
US7994711B2 (en) 2005-08-08 2011-08-09 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and manufacturing method thereof
US9153341B2 (en) * 2005-10-18 2015-10-06 Semiconductor Energy Laboratory Co., Ltd. Shift register, semiconductor device, display device, and electronic device
KR101424784B1 (ko) * 2006-01-10 2014-07-31 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시장치 및 그의 제조방법
JP5046521B2 (ja) 2006-01-18 2012-10-10 株式会社半導体エネルギー研究所 発光装置
US7863612B2 (en) * 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531713B1 (en) * 1999-03-19 2003-03-11 Semiconductor Energy Laboratory Co., Ltd. Electro-optical device and manufacturing method thereof
US20050231122A1 (en) * 2002-01-18 2005-10-20 Semiconductor Energy Laboratory Co., Ltd., A Japan Corporation Light-emitting device

Also Published As

Publication number Publication date
US20180145126A1 (en) 2018-05-24
KR101482920B1 (ko) 2015-01-15
US10854704B2 (en) 2020-12-01
JP2023018012A (ja) 2023-02-07
US20240224673A1 (en) 2024-07-04
JP2022125108A (ja) 2022-08-26
TW201515237A (zh) 2015-04-16
US20130214280A1 (en) 2013-08-22
JP5872651B2 (ja) 2016-03-01
US20200127074A1 (en) 2020-04-23
JP6685369B2 (ja) 2020-04-22
US20150194447A1 (en) 2015-07-09
US20160118505A1 (en) 2016-04-28
US9236404B2 (en) 2016-01-12
US20230209940A1 (en) 2023-06-29
KR20080008989A (ko) 2008-01-24
JP7390410B2 (ja) 2023-12-01
JP7077494B1 (ja) 2022-05-30
JP2014098904A (ja) 2014-05-29
JP2013214750A (ja) 2013-10-17
JP2017146605A (ja) 2017-08-24
JP2016139128A (ja) 2016-08-04
JP7198385B1 (ja) 2022-12-28
US20210151545A1 (en) 2021-05-20
US11605696B2 (en) 2023-03-14
JP6437615B2 (ja) 2018-12-12
US8969859B2 (en) 2015-03-03
US9029859B2 (en) 2015-05-12
JP7186912B2 (ja) 2022-12-09
KR101542363B1 (ko) 2015-08-07
TWI518920B (zh) 2016-01-21
JP2024032703A (ja) 2024-03-12
JP2024088677A (ja) 2024-07-02
TW202207478A (zh) 2022-02-16
CN102522373A (zh) 2012-06-27
JP6228332B2 (ja) 2017-11-08
JP2022088440A (ja) 2022-06-14
US8426860B2 (en) 2013-04-23
CN102522373B (zh) 2015-01-14
US9941346B2 (en) 2018-04-10
US10586842B2 (en) 2020-03-10
JP2023086746A (ja) 2023-06-22
TWI431780B (zh) 2014-03-21
KR20140133802A (ko) 2014-11-20
JP2019040207A (ja) 2019-03-14
US10692961B2 (en) 2020-06-23
TWI538223B (zh) 2016-06-11
TW201436244A (zh) 2014-09-16
US20200227513A1 (en) 2020-07-16
JP7073434B2 (ja) 2022-05-23
US9564539B2 (en) 2017-02-07
JP5507731B2 (ja) 2014-05-28
TW201737497A (zh) 2017-10-16
KR20140010915A (ko) 2014-01-27
CN101110422A (zh) 2008-01-23
KR101472774B1 (ko) 2014-12-15
TWI733040B (zh) 2021-07-11
US20080017866A1 (en) 2008-01-24
JP5568173B2 (ja) 2014-08-06
CN101110422B (zh) 2012-03-21
US11937475B2 (en) 2024-03-19
US10181506B2 (en) 2019-01-15
KR20140012923A (ko) 2014-02-04
JP2022125130A (ja) 2022-08-26
KR101482921B1 (ko) 2015-01-15
US9257451B2 (en) 2016-02-09
JP7440700B1 (ja) 2024-02-28
JP2022062072A (ja) 2022-04-19
JP2015028640A (ja) 2015-02-12
US20110095297A1 (en) 2011-04-28
JP7486633B2 (ja) 2024-05-17
JP2018055101A (ja) 2018-04-05
US20190157374A1 (en) 2019-05-23
TWI599051B (zh) 2017-09-11
JP2020166272A (ja) 2020-10-08
TW201909431A (zh) 2019-03-01
JP6110522B2 (ja) 2017-04-05
JP2013083990A (ja) 2013-05-09
JP5148000B2 (ja) 2013-02-20
TWI843951B (zh) 2024-06-01
JP7138820B2 (ja) 2022-09-16
TW201624735A (zh) 2016-07-01
TWI638462B (zh) 2018-10-11
KR101496749B1 (ko) 2015-03-02
US7863612B2 (en) 2011-01-04
JP7300548B2 (ja) 2023-06-29
TW201347200A (zh) 2013-11-16
JP2023027075A (ja) 2023-03-01
US20140246678A1 (en) 2014-09-04
TW200822371A (en) 2008-05-16
JP2012185502A (ja) 2012-09-27
KR20140012922A (ko) 2014-02-04
US20150263049A1 (en) 2015-09-17
US20170141178A1 (en) 2017-05-18

Similar Documents

Publication Publication Date Title
TWI463671B (zh) 顯示裝置及半導體裝置
JP5147320B2 (ja) 半導体装置