TWI376504B - Intelligent probe card architecture - Google Patents

Description

1376504 修正曰期：101.06.01. 第94112746號申請案 九、發明說明： 【發明所屬之技術領域】 本發明係關於一種用於一用以測試晶圓上之積體電路 (1C)之測試系統之探針卡組態。更特定言之’本發明係關於 一種具有智慧板上特徵之探針卡組態，其可（例如）使得探針 卡能夠將單一通道自一測試系統控制器分配至多個測試探 針以連接至晶圓上之1C。 【先前技術】

當測試晶圓上之1C時，並行測試盡可能多的裝置為具成 本效益的，從而減少每一晶圓之測試時間。已將測試系統 控制器發展為增加通道之數目且因此增加可被並行測試之 裝置的數目。然而，具有增加之測試通道之測試系統控制 器對於一測試系統而言為顯著的成本因素，如同具有用於 容納多個並行測試通道之複雜投送線（routing line)的探針 卡一般。因此需要提供一允許增加之並行測試而無需增加

之測試系統控制器且無增加之探針卡投送複雜性的全面探 針卡架構。 藉由有限之測試系統控制器資源，因為新系統控制器之 成本通常超過探針卡投送複雜性的增加之成本，故將—訊 號自探針卡中之測試系統控制器扇出至多個傳輸線可為需 要的。測試系統控制器具有資源以能夠測試晶圓上之固定 數目之待測裝置（DUT)。藉由先進之技術，在單一晶圓上製 造有更多DUT。為了避免新測試系統控制器之成本，執行 測6式系統對晶圓之多次觸地（touchdown) ’亦將正常提供至

S -6- 1376504 第94112746號申請案 修正日期：101.06.01. 單一 DUT之測試訊號扇出至探針卡中之多個DUT。在其中 於加熱晶圓期間，探針卡對晶圓之多次觸地有時為不實用 時的預燒測試中’可能更需要後者。另外，對晶圓之較少 觸地減少了損壞晶圓之可能性，且較少觸地限制了測試系 統中替換昂貴之探針的磨損。

然而，在測試系統控制器與DUT之間進行探針卡中之測 試訊號的扇出不僅增加系統之複雜性，而且可導致不準確 之測試結果。為更佳確保測試完整性，可在探針卡上提供 增加之電路以最小化扇出線中一者上之故障效應。藉由具 有探針扇出之測試系統，連接在扇出線上之組件中的故障 (短路）將嚴重削弱用於扇出測試系統通道上之所有裝置之 測試訊號。以引用的方式倂入本文中之題為"Ci〇sedGrid Bus Architecture For Wafer⑹咖刪⑽如⑽阶，，之美國

專利申請案第6,6G3,323號描述-解決方案，其藉由在通道 線分支點與探針之間提供隔離電阻器而減少由故障組件而 導致之削弱。以引用的方式倂入本文中之題為]— Buffers With C〇ntrolled Equal Time Delays”之美國專利申 請案第1G/693，133號中提供另外之解決方案，其描述一系 統’在㈣統中於通道線分支點與探針之間使用隔離緩衝 器，其中包含有電路以確保每一隔離緩衝器提供一致之延 遲。然而’如在本發明之發展中所認識到的，影響測試完 整性之添加電路會出現其它問題。 隨著測試系統控制器系統之成本使其長期之持久性為吾 人所要的，需要可進-步呈現擴充之測試系統功能以增加 1376504 第941〗2746號申請案 修正日期：101.06.01. 過時測試系統之生命週期的探針卡。充當測試系統控制器· 與晶圓之間的介面之探針卡通常比測試系統控制器便宜得 多，且歸因於探針卡上之探針磨損’通常在比測試系統控 制器短得多的時間週期後而被更換。 圖1展示使用探針卡以測試半導體晶圓上之Dut之測試 系統的方塊圖。該測試系統包含一測試系統控制器4或通用 電腦’其藉由通訊電纜6而連接至一測試頭8。該測試系統 進一步包含一由用於安裝被測試之晶圓14之平臺12經成之 探測器10，該平臺12可移動以使晶圓14與探針卡18上之探 針16接觸。探測器10包含支撐與形成於晶圓14上之dut接 觸之探針16的探針卡18。 在測試系統令，藉由測試系統控制器4產生測試資料且經 由通訊電纜6、測試頭8、探針卡18、探針16傳輸該測試資 料且最終將其傳輸至晶圓14上之DUT。接著自晶圓上之 DUT提供測試結果回經探針卡丨8至測試頭8以傳輸回至測 試系統控制器4。一旦元成測試，即分割晶圓以分離。 自測試系統控制器4提供之測試資料係劃分為經由電缓6 提供且在測試頭8中分離之個別測試通道，使得每一通道被 載運至探針16中的一獨立探針。藉由可撓性電纜連接器24 將來自測試頭8之通道連接至探針卡18。探針卡18接著將每 一通道連接至探針16中之一獨立探針。 圖2展示典型探針卡18之組件之橫截面圖。探針卡18經組 態以提供用於將直接接觸晶圓之彈簧探針16的電氣路徑及 機械支撐。經由印刷電路板（PCB)30、插入件32及空間變換 修正日期：101.06.01. 第94112746號申請案 器34提供該探針卡電氣路徑。經由通常圍繞PCB 30之周邊 連接之可撓電纜連接器24提供來自測試頭8之測試資料。通 道傳輸線40在PCB 30中水平地分配來自連接器24之訊號以 接觸PCB 30上之襯墊來匹配空間變換器34上之襯墊的投送 間距。插入件32包含具有安置於兩側之彈簧探針電氣觸點 44之基板42。插入件32將PCB 30上之個別襯墊電連接至於 空間變換器34上形成平臺柵格陣列（LGA)之襯墊。空間變換 器34之基板45中之跡線46將連接自LGA分配或"空間變壓" 至組態成陣列的彈簧探針16。通常自多層陶瓷或基於有機 材料之層壓版建構空間變換器基板45。具有嵌入式電路、 探針及LGA之空間變換器基板45稱為探針頭。 藉由後板50、支架（探針頭支架）52、框架（探針頭加硬框 架）54、葉狀彈簧56及水平校準插腳62提供電氣組件之機械 支撐。後板50提供於PCB 30之一側上，同時支架52提供於 另一側上且藉由螺桿59而附著。葉狀彈簧56藉由螺桿58而 附著至支架52。葉狀彈簧56延伸以可移動地將框架54固持 在支架52之内壁内。框架54接著包含水平延伸部分60，其 用於將空間變換器34支撐在其内壁内。框架54環繞探針頭 且維持對支架52之小公差（close tolerance)，使得側向運動 受到限制。 水平校準插腳62完成對電氣元件之機械支撐且提供空間 變換器34之水平校準。水平校準插腳62經調節使得黃銅球 體66提供一與空間變換器34之點接觸。球體66於空間變換 器34之LGA之周邊的外部進行接觸以維持與電氣組件的隔 1376504 第94112746號申請案 修正日期：HH_. 離。經由使用前進螺桿或水平校準插腳62藉由精確調節此 等球體而實現基扳之水平校準。藉由後板5〇&pcB 3〇中之 支撐件65擰緊水平校準插腳62。藉由葉狀彈簧兄阻止水平 校準螺桿62之運動，使得球體66保持與空間變換器^接觸。 圖3展示圖2之探針卡之組件的分解組裝圖。圖3展示使用 兩個螺桿59附著後板50、PCB 30及支架52。提供四個水平 校準螺桿62穿過後板50及PCB 30以接觸空間變換器基板34 之角附近的四個球體66。框架54直接提供於空間變換器基 板34上方，該框架54裝配於支架52内部。葉狀彈簧％藉由 螺桿58而附著至支架.儘管在整個周邊的周圍提供^外 螺桿58(未圖示）以附著葉狀彈簧，但出於參考之目的而展示 了兩個螺桿58。 圖4展示PCB 30之相反侧之透視圖，該透視圖說明了圍繞 PCB30之周邊的連接器24之配置。在圖3中，pcB3〇之連接 器24為面向下的且未加以圖示。在典型探針卡中連接器 24(通常為零插入力（ZIF)連接器）提供位於探針卡之周邊周 圍的可撓性電镜連接，且經組態以與通常以類似方式排列 在測試頭上之連接器相配合。儘管所說明的為瓜連接器， 但可使用其它連接ϋ，諸如㈣針、非ZIF可撓性電观連接 器、導電彈性體凸塊、衝壓及成形彈簧元件等。 【發明内容】 根據本發明，提供一種具有眾多板上特徵之探針卡其 使得能夠將測試通道訊號扇出至多個斯，同時在測試社 果中限制扇出之不良效應。該板上探針卡特徵進一步使得 1376504 第94112746號申請案 修正日期_· 101.06.01. 能夠增強測試系統控制器功能，有效增加一些測試系統控 制…命週期’提供更先進之功能，而無需花錢購買更 現代測4系統控制器。根據本發明之探針卡使得能夠進行 具有測試完整性之顯著扇出，使得探針卡可與有限通道測 試系統控制器—同使用以測試在测試中之預燒期間具有_ 觸地、一特定所需特徵之晶圓。 探針卡之板上特徵包含—或多個以下特徵：⑷爾訊號 隔離’其係藉由將電阻器與每一DUT輸入端串聯置放以隔 離故障DUT，如先前參考之大體描述於美國專利第 6,603,323號t的；⑻DUT電源隔離，其係藉由將開關、限 流器或調節器與每_ D U T電源插腳串聯以使電源與故障 DUT隔離，從而允許單一測試系統控制器電源對多個斯 供電而提供’（c)自我測試，其係藉由使用一板上微控制器 或FPGA及相關聯之多I器及D/A轉換器而提供，因為測試 系統控制is完整性;^杳炸I $ 士 4 參 疋！汪檢查可此不再有效，故板上自我測試為 扇出測試系統控制器資源所必要的；⑷堆疊或垂直定向之 子卡（daughter card)，其係提供於在探針卡之pcB上形成輪 廓區域（Outline area)之測試系統控制器連接部分之間該 等堆疊子卡容納根據本發明而使用之額外電路，且在緊接 PCB * P4變換器及最初形成探針卡之其它組件處提供額 外電路，及（e)使用在基礎pCB上所提供之控制器與獨立子 卡及控制器與測s式系統控制器之間的通訊匯流排以最小化 該基礎PCB與該等子卡之間或該基礎pCB與該測試系統控 制器之間的介面導線之數目。該匯流排可進一步經組態以 1376504 第讀灣_案 修正日期 經由使用探針卡上之由序列轉並行（serial t〇 para㈣D/A或· A/D轉換器而將類比訊號分配至DUT，從而提供最少連線及 最小PCB使用面積。 【實施方式】 圖5展示根據本發明之自圖2所示之探針卡組態進行修正 以包含板上組件之探針卡的橫截面圖，其包含子卡ι〇〇及 .為方便起見’對自圖2載運至圖5之組件進行類似標 記。在圖5中，將子卡展示為藉由堆疊連接器1〇4丨4加以連 接。該等堆疊連接器附著至相對卡表面，且包含公及母配 合連接器。舉例而言，連接器1〇41連接至基礎pcB 3〇，同 時連接器1042連接至子卡1〇〇。堆疊連接器可為、彈簧 針或適用於互連印刷電路板之其它類型連接器。連接器使 子卡為可移除的，以致可視測試環境而容易地安裝不同子 卡。儘管所展示的為可移除連接器，但在一實施例中，諸 如可藉由料牢固地連接子卡。另外，儘管展示兩個子卡， 但可視設計要求而使用單一子卡或兩個以上之子卡。 如所說明的，在測試系統介面連接器24之間以可用之間 隔提供子卡⑽及102。測試系統控制器可為習知自動測試 設備（ATE)測試器或用以控制及組態探針卡之電腦系統其 可限制連接器24上方子卡可堆疊之高度。在所示之組態 中’在後板50中提供-開口，從而形成一輪廊區域在該 輪摩區域中子卡_及102連接至基礎PCB 3〇…般藉由測 試系統控制器連接部分及探測器約束部分規定子卡可用之 探針卡區域。在測試系統控制器介面連接器24之間存在有 修正日期：101.06.01. 第94112746號申請案 限水平間隔的情況下，藉由在探針卡之輪廓區域内堆疊額 外子卡而獲得用以容納根據本發明之架構的額外電路之板 區域。 堆疊連接器104!·4提供用於基礎PCB 30及子卡100及102 中每一者之表面所提供上之離散組件U4的間隔。離散組件 114可包含用於電源線之旁路電容器。在一實施例中亦在 空間變換器34之表面上提供類似離散組件n 2。在一實施例 中’離散組件112為退耦電容器。為了容納離散組件112， 自插入件32移除眾多彈簧觸點44，且在空間變換器34中提 供線路之重新佈線（rerouting 〇f lines)。由於離散組件i丨2為 退耦電谷器，故將其置放於緊接用以向探針16載運功率之 線處以最大化影響測試結果之功率線上的電容。藉由被置 放於緊接其令電容將改良退耦之處，較小電容可用於電容 器。 在具有PCB 30的情況下，子卡（諸如所示之1〇〇及1〇2)可 為几餘的，該冗餘之處在於其於其表面上載運有相同離散 組件。右需要更多之測試通道扇出，則可簡單地添加更多 冗餘子卡。或者，子卡可視測試要求及可用空間而包含不 同組件。 子卡102係展示為包含作為離散組件ιι4之微控制器 但可在子卡1 02、子卡1 〇〇、 之一或多個上提供類似微控 U0。儘管展示於子卡102上， 基礎PCB 30及空間變換器34中 制器。微控制器11G可為多種可程式化控制器中任—者，該 等可程式化控制器包含：微處理器、數位訊號處理器、序 1376504 第94U2746號申請案 修正日期：101.06.01. 列器、場可程式化閘極陣列（FPGA)、可程式化邏輯裝置.* (PLD)或可經程式化/組態以對電路產生及提供測試或控制 sfl號之控制器的其它控制器或裝置。在一實施例中，微^ 制器110為具有A/D能力之微晶片PIC18FXX20。 子卡或基礎PCB 30上之離散組件114、或空間變換器上之 112可包含為微控制器ho或位於探針卡上或位於探針卡外 部之另一處理器所用之記憶體。該記憶體可為提供臨時儲 存之隨機存取記憶體（RAM)或為提供更為長久儲存之裝 置，諸如快閃記憶體。為使微控制器u〇或其它處理器能夠 · 執行測試’可對記憶體進行程式化以使其包含測試向量或 測試程式。類似地，記憶體可包含系統組態資料。 亦可組織電路使得與DUT相一致，產生一用於評估DUT 之全面系統。舉例而言，若DUT為Intel或其它微處理器， 則子卡或探針卡電路可包含用於個人電腦主機板之支樓電 路。供電後，DUT將經歷類似於最終使用環境之電氣環境。 以此方式’可對未封裝之DUT裝置執行運作正確性之測試。0 為容納微控制器110及記憶體或可產生顯著數量熱之其 它離散組件’可在探針卡子卡1〇〇及1〇2上或在基礎PCB 3〇 上包含溫度控制系統連同離散組件丨丨4。該溫度控制系統可 包含溫度感應器，連同排熱器 '風扇、電氣冷卻器、發熱 器’或維持組件溫度於所要範圍内所需之其它裝置。 除微控制器11 〇及記憶體之外，離散組件丨丨4可（例如）包含 電壓調節器、繼電器、多工器、開關、D/A轉換器、A/D轉 換器、移位暫存器等。在圖6及圖7之電路圖中展示了離散

S -14- 1.376504 修正日期· 101.06.01. 第94112746號申請案 上 牛’.·且^'之實例。下文描述根據本發明之包含於探針卡 之此等組件以及其它特徵之進一步詳細内容。 A.DUT訊號隔離 在一實施例中，空間變換器34包含與提供DUT輸入之每 一探針串聯1放之薄膜電阻器。圖6中說明將訊號自測試系 統控制器4之單—通道提供至DUT 124i4之輸人端的薄膜電 阻益12〇1_4。如先前所述，根據本發明之架構使用嵌入式電 阻器，諸如位於空間變換器34中之與每一贿輸入端串聯 置放以將故障或短路DUT與良好DUT輸入端相隔離之電阻 器12〇1·4。圖5中所說明之空間變換器34通常為多層陶瓷基 板，或可由多層有機基板組成，其中在至探針之投送線之 路徑中的一或多個層上提供薄膜電阻器12〇ι *。先前參考之 美國專利第6,6G3,323號中描述了此等DUT隔離電阻器之使 用。在一實施例中，每一電阻器具有在5〇與5〇〇〇歐姆之間 變化之值。約1〇〇〇歐姆之值允許單一 DUT通道以5與5〇河1^ 之間的頻率驅動10至1〇〇個DUT。將嵌入式電阻器置放在 DUT附近是使得能夠具有最大效能同時不增加探針頭之大 小的關鍵。離散電阻器或安裝於表面之電阻器亦可用於此 DUT隔離應用中。 在另外之實施例中，作為串聯電阻器之替代物，將緩衝 器與每一 DUT串聯置放以隔離故障之〇11丁，如美國專利申 請案第10/693,133號中所描述的《接著在基礎pCB或子卡上 包含電路以確保在具有緩衝器之每一線路中所提供的延遲 為一致的，如申請案第10/693，133號中所描述的。 1376504 ·. 第94112746號申請案 修正曰期：101.06.01· B.DUT功率隔離及功率控制 系統可能侷限於其可用之DUT電源之數目。當使用單一 電源來驅動多個DUT時，需要隔離故障或短路之dut防止 其影響連接至相同測試系統控制器電源之其它良好裝置。 由於隨著添加每一通道分支會出現功率之減少，故進一步 需要控制所提供之功率。 本架構使用電壓調節器、限流器或開關與每一 DUT電源 插腳串聯以隔離故障DUT »圖ό中說明自測試系統控制器4 之電源通道132使用電壓調節器13〇14。儘管展示為自測試 系統控制器4而提供，但可同樣地自獨立電源提供功率。電 壓調節器130,·4具有自測試系統控制器電源線132提供之功 率，且分配訊號功率線以對多個〇171 124ι·4供電。電壓調節 器13〇〗_4藉由偵測由具有短路或類似故障之〇111[(而導致之 電流湧浪，且接著切斷或最小化對DUT之電流而用於將故 障DUT與良好DUT相隔離。儘管圖6中展示的為電壓調節 器仁可藉由具有能夠隔離故障DUT之類似反饋的開關或 限流器來取代電壓調節器13〇1 4。 除了電源隔離之外，本架構提供自〇1；1電源通道增加功 率以使得單一電源能夠驅動更多DUT。為增加功率，在測 試系統控制器4與DUT電壓調節器13〇1 *之間的子卡1〇〇上 提供DC/DC轉換器134以提供額外DUT功率。測試系統控制 器電源一般具有可程式化電壓輸出，其具有固定之最大電 流。眾多新的矽裝置以較低電壓運作。因此，可將測試系 統控制器程式化為較高電壓且DC/DC轉換器134可下調為 13.76504 修正日期：101.06.01. ' 第94丨丨2746號申請案 較低電壓及能夠使得測試系統控制器電源驅動更多DUT之 較高電流。 為確保向m統提供精核之電星，本發明之—實施例 #供對電壓調節器U0"以及其它探針卡組件之校正及監 • 工圖中展示微控制器110經連接以監控電壓調節器130, 之輸出以判定何時由於DUT故障而切斷電流。除了接收電4 "«·訊號之外’探針卡之微控制器11〇或其它處理器或離散組 • #可經組態以校正電壓調節器130卜4以能夠準確地控制自 調節器提供之電壓。可接著自微控制器n〇或其它組件提供 控制訊號以控制經由調節器1 3〇14輸出之電壓。 C·探針卡自我測試 隨著藉由探針卡中之扇出提供並行測試且測試功能性移 至探針卡上，需要包含於探針卡上包含特徵以保證探針卡 測試功能之完整性而無需額外之測試系統控制器功能性。 在習知探針卡中，測試系統控制器一般可為了完整性而監 鲁 控每S道。备將測试系統控制器資源在若干DUT之間進 行分配且添加組件以隔離DUT時，由測試系統控制器進行 之探針卡完整性檢查將不再為測試系統之有效檢查。 因此，在圖6所示之一實施例中，本架構執行對用以確保 添加至探針卡之測試功能之完整性的微控制器11 〇、序列轉 並行暫存器（控制器）146、多工器14〇及142、D/A轉換器 144、A/D轉換器147及其它電路組件之組合的自我測試。藉 由微控制器1 ίο執行之運作模式或在其它子卡或基礎pcB 30上之處理單元提供自我測試，其允許測試個別子卡 1376504 修正日期：101.06.01. 第94112746號申請案 總成及基礎PCB總成。 探針卡可經組態或包含記憶體中之軟體以提供自我測 試。測試結構自探針卡報導至測試系統控㈣4或其它使用 者介面。微控制器H0或其它處理器亦可包含可程式化模 式’其允許探針卡經重組態以允許使用標準探針卡測試度 量工具進行探針卡測試。可使用之標準度量工具之一實例 為AppUed Precision Inc所製造之探針w〇Rx系統。使用此等 可程式化模式之探針卡允許在晶圓生產測試環境中執行自 我=試。除了自我測試模式之外，探針卡之微控制器ιι〇或 其”匕處理器可包含一模式以實時監控及報導探針卡之"健 康L或效能。作為一實例，圖令展示微控制器接收電壓 調節器1301·4之輸出，從而說明其對贿是否已出現故障的 ’健康"報導功能。用以提供調節器no"以及探針卡之其它 組件之校正的探針卡上電路可進一步確保"健康"監控之精 探針卡上之微控制器110或其它電路可同樣地經連接 =監控贿之，，徤康”或確保基礎pcB及子+組件運作適 當，且向測試系統控制器4或其它使用者介面報導結果。 除了自我測試及實時”健康"監控之外，探針卡之微控制 或其它處理器可提供事件日諸。事件曰諸可（例如）包 :測試歷史、晶圓統計、合格/故障統計、DUT位置/插腳故 ‘或在使用探針卡進行測試時所要之其它資料。包含於 探針卡上之記憶體可用於儲存事件曰鼓資料。 D·序列匯流排介面 為最小化制子切需之投送線及連接n資源之數量， 1376504 第则觸號申請案 修正日期項·

• I 向本架構提供序列匯流排145。圖6中之微控制器no在一實 施例中提供序列匯流排介面以控制序列匯流排145而無需 額外之區域耗用。探針卡之匯流排丨45允許以最小數目之介 面來分配探針卡内建式自我測試（BIST)特徵。序列匯流排 • 為能夠具有探針卡BIST功能性之關鍵。 在子卡ιοο(及使用時之其它子卡）與基礎PCB 3〇之間提 供序列介面匯流排145。序列匯流排使得能夠以最小數目之 • 連接器及連線資源來進行基礎PCB 30與子卡之間的通訊。 在基礎PCB 30上提供諸如序列轉並行移位暫存器丨46之序 列轉並灯轉換器來以最小數量之投送線及連接器資源將序 列匯流排訊號分配至PCB 3〇内部之個別DUT。 儘官所展不的為簡單序列轉並行移位暫存器，但序列轉 並行移位裝置146可為可程式化控制器，諸如處理器、 DSP、FPGA、PLD或微控制器，其提供與子卡⑽上之微控 制器110類似之功能性，其中基本功能為提供並行序列轉 籲換。作為一處理器’單元146亦可經組態以執行自我測試功 能，用於向子卡上之其它處理器提供程式化或資料，及用 於經由序列匯流排145提供處理器之菊鏈連接。 作為-處理器’序列/並行控制器單元146可進一步利用 壓縮之資料格式，且可用於壓縮及解壓縮資料及測試向 量。舉例而言’序列/並行控制器單元146可經組態以自未 附著至序列匯流排之組件接收BCD資料且將卿資料轉換 為序列資料以用於隨後之分配。可藉由包含於探針卡之子 卡1〇0及1〇2或基礎PCB 30中之一者上的其它可程式化控制 1376504 . · 第94112746號申請案 修正日期：101.06.01· 器來提供類似之資料壓縮及解壓縮。 . 類似地，經組態為處理器之序列/並行控制器單元146可 使探針卡能夠支撐DUT之掃描測試特徵。可程式化邏輯及 記憶體晶片可具有序列掃描埠以提供掃描測試。掃描埠通 ΐ用於製造中以提供晶片之内建式自我測試（BIST)，其中 掃描埠稍後在製造之後並不連接至封裝導線（package · lead)。藉由將DUT掃描埠連接至序列/並行控制器單元或藉 由將其它掃描測試電路附著至序列匯流排，可藉由與測試 系統控制器4相結合之子卡或獨立於測試系統控制器4之子鲁 卡來達成DUT之掃描測試特徵。 圖6中進一步展示了序列匯流排介面133連接至測試系統 控制器4 ’其以最小數目之連線及連接器f源提供自測試系 統控制器4之序列通訊。藉由序列介面133，測試系統控制 器4可將控制訊號投送至序列轉並行轉換器146，或投送至 微控制器110。在一實施例中，可自測試系統控制器42JtaG 序列埠提供序列介面133，其中將測試系統控制器4之掃描 _ 暫存器用以自測試系統控制器4提供序列控制訊號。 儘管將測試系統控制器4展示為具有與微控制器丨1〇相連 接之序列介面133，但可提供其它類型通訊介面，諸如所示 之並行介面135。額外介面可用以與序列介面相組合使用或 單獨使用。其它類型之介面可包含RF、無線、網路、ir《 · 測試系統控制器4可用之各種連接。儘管展示為僅連接至微 控制器110，但介面135可直接地或經由匯流排而連接至探 針卡上之其它裝置。

S •20- 第94112746號申請案 修正日期：101.06.01. 序列匯流排145亦可用於將類比訊號分配至DUT或分配 來自DUT之訊號。本架構包含序列數位轉類比轉換器工44以 將序列訊號轉換為類比形式且將該等訊號分配至多個 DUT-D/A轉換器144自序列轉並行移位暫存器146經由序列 匯⑺l排14 5接收測试訊號輸入，儘管可自連接至序列匯流排 145之其它組件提供該訊號。d/A轉換器144可在每一封裝含 有多個D/A轉換器（通常每一封裝具有8' 16或32個），其連 接至序列介面匯流排145從而以最少連線及最小Pcb面積 將類比電壓傳遞至DUT。進一步包含A/D轉換器147以自 DUT接收類比訊號且轉換為數位形式以經由序列匯流排較 佳向序列轉並行移位暫存器提供訊號。進一步提供類比多 工器142以自電壓調節器13〇丨_4之輸出向微控制器ι1〇提供 反饋從而使該微控制器能夠確保電壓調節器13〇| 4正在適 當地運作用於自我測試與測試完整性保證。 圖7展示圖6之可用於圖5之探針卡上之組件的替代電路 圖。圖7之電路藉由使用fpga 150取代基礎PCB 30上之序 列轉並行移位暫存器146以及序列DAC 144及序列ADC 147 而修正圖6。 FPGA 150可包括板上微控制器，或經程式化/組態以提供 微控制器110之功能。圖6之微控制器11〇因此在圖7中展示 為已被移除，其中假定FPGA 150具有其功能。類似地，圖7 之FPGA 150可經程式化以執行圖6之類比多工器142之功 能。因此圖7中展示向FPGA 150提供電壓調節器130^之輸 出且在圖7中移除圖6之類比多工器142。其它組件自圖6載 1376504 · 第94112746號申請案 修正日期：101.06.01. 運至圖7，且進行類似標記。 可藉由諸如Verilog之程式來程式化或組態FPGA 150。可 在將FPGA 150安裝在探針卡上之前提供FPGA 150之程式 化或組態。可在安裝之後使用測試系統控制器4或連接至探 針卡之其它使用者介面進一步執行FPGA 150的程式化或組 態。可基於來自一或多個DUT之回應而重組態FPGA 150以 促進DUT所需之特定測試。 可基於設計資料庫或DUT之測試台而程式化FPGA。在一 實施例中，用於開發DUT之電腦輔助設計（CAD)設計系統的 輸出可用於綜合載入FPGA或位於探針卡上之微控制器程 式記憶體中之測試程式。可藉由設計或用於設計探針卡之 CAD工具直接使用或後處理CAD設計資料庫《以此方式， 可使用標準或半標準子卡、基礎PCB或安裝有空間變換器 之控制器總成且可藉由軟體對其進行定製以測試特定DUT 設計。 儘管可想到FPGA 150可包含於子卡100上，但FPGA 150 較佳位於基礎PCB 30上以最小化子卡100與基礎PCB 30之 間的投送線及連接器之數目。圖中展示FPGA 150向序列匯 流排145提供序列介面以提供與測試系統控制器4之有效通 訊。 E.可程式化投送 先前將訊號、功率及接地跡線描述為藉由一些類型之空 間變換（使用空間變換器34或基礎PCB 30)進行投送。一旦 已製造此等跡線，則在進行改變時存在很小可撓性。可藉

S -22- 1376504 第94112746號申請案 修正日期：肌贿. 由諸如繼電器、開關或FPGA之1C將可撓性建置入探針卡中 以提供跡線之可控投送。使用可程式化或可控1(：來投送訊 號提供極大程度之可撓性，從而允許僅藉由重新程式化… 而將相同探針卡用於許多設計。在一實施例中，自附著至 探針之自動測試設備控制或程式化IC，從而允許測試工程 師在其對測試程式除錯時實時地重新程式化探針卡。 在一實施例中’如圖7中所示，FPGA 150可經組態以提供 可程式化線投送。FPGA 150可用於控制投送以及提供序列 轉並行移位功能，或用於控制跡線投送而不提供任何序列 轉並行移位。可類似地使用諸如PLD或簡單可程式化開關 之其它可程式化1C以提供可程式化之跡線投送。 如先削所述’連接器24將訊號自測試系統控制器4分配至 基礎PCB 30之連接器24。通道傳輸線4〇接著在pcb 30中自 連接器24水平地分配訊號以用於連接至dut。在一實施例 令’ PCB之通道傳輸線4〇經由基礎pcB 30上之FPGA 150進 行投送以使測試系統控制器4之投送資源能夠可程式化地 連接至不同DUT。FPGA 150僅充當可程式化開關矩陣。在 其它實施例中’將來自測試系統控制器4之資源序列地或直 接提供至子卡或空間變換器34上之FPGA 1 50以使測試系統 控制器資源能夠可程式化地連接至不同DUT。經由測試系 統控制器4或經由自使用者介面至探針卡上之FPGA 1 50獨 立連接而與FPGA 150之連接允許FPGA 150經重新程式化 以如所要的重組態跡線投送。 F.组合特徵 -23- 1376504 第9彻46號申請案 修正曰期：101.0請· 可個別地使用或按測試要求之規定組合描述於段落八至· E中之架構特徵β可藉由根據本發明描述之特徵來實現扇出 測。式訊號之月b力的顯著增加。舉例而言，老一代測試系統 控制器可為以33 MHZ運作之32個DUT之測試系統控制器。 使用本文所述之智慧探針卡架構，測試系統控制器可擴展 為以相同之33 MHz運作的256個DUT之測試系統控制器。若 測試系統控制器具有冗餘分析（RA)能力，則DUT 1/〇之多工 亦能進行冗餘分析測試。在圖6及圖7中，經由多工器14〇向 測试系統控制器4提供DUT I/O輸入而展示此能力。可藉由 微控制器110或處理單元146控制多工器以將所要DUT I/C) 投送至測試系統控制器4。 此共用資源或多工測試組態作為晶圓級按步預燒卡 (wafer levei step_burn_in card)是極具吸引力的其中如先 前所指示的，需要在預燒過程中於一觸地期間測試所有 DUT。可藉由DUT I/O之多工減少測試速率，但在預燒情形 中，此一般不進行限制。此益處可為：在以獨立類型之運 作進行預燒之後，藉由於背景技術中運行之尺八或提供於尺八 類型中之RA的晶圓級預燒測試系統控制器解決方案及可 能之自預燒失敗的恢復。 儘官已於上文中特定描述了本發明，但此僅用以教示普 通熟習此項技術者如何製造及使用本發明。許多其它修改 將屬於本發明之範疇内，如藉由以下申請專利範圍界定之 範嘴。 【圖式簡單說明】 -24- 1.376504 · 第941丨2746號申請案 修正曰期：101·〇6·〇1· 圖1展示習知晶圓測試系統之組件的方塊圖； 圖2為用於圖1之晶圓測試系統之習知探針卡的橫截面 圖； 圖3為圖2之探針卡之組件的分解組裝圖； 圖4為圖2之PCB之透視圖，其展示用於連接至測試頭之 連接器； 圖5展示根據本發明之具有板上組件之探針卡的橫截面 φ 圖；及 圖6展示圖5之探針卡之組件的電路圖；及 圖7展示圖5之探針卡之組件的替代電路圖。 【主要元件符號說明】 4 測試系統控制器 6 電纜 8 測試頭 10 探測器 12 平臺 14 晶圓 16 探針 18 探針卡 24 電纜連接器 30 印刷電路板（PCB) 32 插入件 34 空間變換器 40 通道傳輸線

-25- 1376504 · 第94112746號申請案修正曰期：101.06.01. 42 基板 44 電氣觸點 45 空間變換器基板 46 跡線 50 後板 52 支架 54 框架（探針頭加硬框架） 56 葉狀彈簣 58 ' 59 螺桿 60 水平延伸部分 62 水平校準螺桿 65 支撐件 66 球體 100 、102 子卡 104! -4 連接器 110 微控制器 112 、114 離散組件 120, -4 薄膜電阻器 124, -4 DUT 130丨 -4 電壓調節器 132 電源通道/電源線 133 序列介面 134 DC/DC轉換器 135 並行介面

S -26- 1376504 · · . 第94112746號申請案修正日期：101.06.01. ^ · 140 多工器 142 類比多工器 144 D/A轉換器 145 序列匯流排 146 序列轉並行移位暫存器/處理單元 147 A/D轉換器

150 FPGA

-27-

Claims (1)

1376504 第94112746號申請案申請專利範圍修正本 修正日期：1〇1.06 01 十、申請專利範圍： 1 · 一種探針卡總成，其包含： 一序列訊號介面’其係組配來連接至一測試系統控制器； 一序列數位轉類比轉換器’其係組配來透過該序列訊號介 面從該測試系統控制器接收呈序列的第一測試訊號、轉換該 等第一測試訊號為並行、並且以類比形式將該等第一測試訊 號提供至多數第一測試探針，其t該等第一測試探針係組配 來接觸受測試之多數電子裝置的其中數者；及 一並列類比轉數位轉換器，其係組配來從組配來接觸受測 試之多數電子裝置其中數者的第二測試探針接收呈並列的類 比回應訊號、轉換該等回應訊號為序列 '並且透過該序列訊 號介面將該等回應訊號以數位形式提供至該測試系統控制 器。 2 _如申凊專利範圍第1項之探針卡總成，其包含： 一空間變換器，其支撐該等第一測試探針及該等第二測試 探針； 至少一子卡；及 一基礎PCB，其係與該空間變換器及該至少一子卡電性互 連，其中該序列數位轉類比轉換器及該並列類比轉數位轉換 器各者係設置在該空間變換器、該基礎PCB、及該至少一子 卡中之至少一者上。 3.如申請專利範圍第1項之探針卡總成，其進一步包含一並 列訊號介面，該並列訊號介面係組配來從該測試系統控制 器接收呈並列的第三測試訊號。 1376504 · 第94112746號申請案申請專利範圍修正本修正日期·丨〇丨〇6 〇1· 4.如申請專利範圍第1項之探針卡總成，其進一步包含一訊 號連接件，其係组配來從該測試系統控制器接收一第二測 試訊號並將該第二測試訊號分配至多數第三測試探針，其 中該等第三職探針之各者顧配來接觸受測試之該等 受測裝置的不同者。 5.如申請專利範圍第4項之探針卡總 拖雷玫甘# ζ ，、進—步包含—切 Π 組配來選擇多數第四測試探針中之任一者用

來連接至該測試系統，該等多數第㈣ 之任者用 觸受測試之該等受測裝置的不同者。衣針係組配來接