KR102471771B1 - 고속 신호 특성 검증을 위한 지능형 프로브 카드 - Google Patents

고속 신호 특성 검증을 위한 지능형 프로브 카드 Download PDF

Info

Publication number
KR102471771B1
KR102471771B1 KR1020200156802A KR20200156802A KR102471771B1 KR 102471771 B1 KR102471771 B1 KR 102471771B1 KR 1020200156802 A KR1020200156802 A KR 1020200156802A KR 20200156802 A KR20200156802 A KR 20200156802A KR 102471771 B1 KR102471771 B1 KR 102471771B1
Authority
KR
South Korea
Prior art keywords
test data
prbs
probe card
board
data
Prior art date
Application number
KR1020200156802A
Other languages
English (en)
Other versions
KR20220069559A (ko
Inventor
임창민
문영성
박상철
Original Assignee
주식회사 에스디에이
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 에스디에이 filed Critical 주식회사 에스디에이
Priority to KR1020200156802A priority Critical patent/KR102471771B1/ko
Priority to TW110129517A priority patent/TWI814052B/zh
Publication of KR20220069559A publication Critical patent/KR20220069559A/ko
Application granted granted Critical
Publication of KR102471771B1 publication Critical patent/KR102471771B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318342—Generation of test inputs, e.g. test vectors, patterns or sequences by preliminary fault modelling, e.g. analysis, simulation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07314—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being perpendicular to test object, e.g. bed of nails or probe with bump contacts on a rigid support

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

본 개시의 일 양상에 따르면, 프로브 카드; 및 제1 테스트 데이터를 스크램블(scramble)하여 PRBS(pseudo random binary sequence)를 생성하고, 상기 PRBS 및 상기 제1 테스트 데이터를 상기 프로브 카드에 전송하고, 상기 프로브 카드로부터 상기 PRBS 및 상기 제1 테스트 데이터를 수신하여 상기 제1 테스트 데이터의 에러를 검출하는 에뮬레이터 보드를 포함하고, 상기 에뮬레이터 보드는 상기 PRBS를 디스크램블(descramble)하여 제2 테스트 데이터를 생성하고, 상기 제1 테스트 데이터 및 상기 제2 테스트 데이터를 비교하여 상기 제1 테스트 데이터의 에러를 검출하는, 지능형 프로브 카드이다.

Description

고속 신호 특성 검증을 위한 지능형 프로브 카드 {INTELLIGENT PROBE CARD FOR HIGH-SPEED SIGNAL CHARACTERIZATION VERIFICATION}
본 개시(present disclosure)는 고속 신호 특성 검증을 위한 지능형 프로브 카드에 관한 것이다.
반도체 공정에서 웨이퍼 제조(wafer fabrication) 공정이 완료된 후 반도체 칩을 만드는 패키지 조립 공정 전에 웨이퍼 상태에서 마지막으로 이루어지는 공정이 전기적 검사(EDS) 공정이다. 이때, 검사 대상인 반도체 칩과 검사 장비를 연결하는 매개물로 사용되는 것이 프로브 카드(probe card)이다.
프로브 카드는 검사 장비사이에서 물리적으로 접촉하여 전기적 신호를 입출력할 수 있는 프로브 핀을 구비한다. 반도체 칩은 패드와 접촉하고 있는 프로브 핀을 통해 검사 장비로부터 소정의 신호를 입력받아 동작을 수행하고, 그 처리 결과를 다시 프로브 카드의 프로브 핀을 통해 검사 장비로 출력한다. 검사 장비는 이를 통해 반도체 칩의 전기적 특성을 검사하고 해당 칩의 불량 여부를 판별한다.
대한민국 등록특허 10-0718460
본 발명의 목적은 PRBS(pseudo random binary sequence)에 기반하여 고속형 신호 특성 검증을 위한 지능형 프로브 카드를 제공하는데 있다.
본 개시의 다양한 예들에서 이루고자 하는 기술적 과제들은 이상에서 언급한 사항들로 제한되지 않으며, 언급하지 않은 또 다른 기술적 과제들은 이하 설명할 본 개시의 다양한 예들로부터 당해 기술분야에서 통상의 지식을 가진 자에 의해 고려될 수 있다.
본 개시의 일 양상에 따르면, 프로브 카드; 및 제1 테스트 데이터를 스크램블(scramble)하여 PRBS(pseudo random binary sequence)를 생성하고, 상기 PRBS 및 상기 제1 테스트 데이터를 상기 프로브 카드에 전송하고, 상기 프로브 카드로부터 상기 PRBS 및 상기 제1 테스트 데이터를 수신하여 상기 제1 테스트 데이터의 에러를 검출하는 에뮬레이터 보드를 포함하고, 상기 에뮬레이터 보드는 상기 PRBS를 디스크램블(descramble)하여 제2 테스트 데이터를 생성하고, 상기 제1 테스트 데이터 및 상기 제2 테스트 데이터를 비교하여 상기 제1 테스트 데이터의 에러를 검출하는, 지능형 프로브 카드이다.
상기 에뮬레이터 보드는 64-비트(64-bit) PRBS 패턴에 기반하여 상기 제1 테스트 데이터를 스크램블하여 상기 PRBS를 생성할 수 있다.
상기 에뮬레이터 보드는 상기 PRBS를 상기 64-비트 PRBS 패턴의 입력으로 루프백(loopback)하여 상기 제1 테스트 데이터로 변환하고, 상기 PRBS 및 상기 제1 테스트 데이터를 순차적으로 상기 프로브 카드에 전송할 수 있다.
상기 에뮬레이터 보드는 상기 PRBS 및 상기 제1 테스트 데이터와 에러 삽입 신호를 먹스(MUX)에 입력하고, 상기 먹스의 출력 데이터를 직렬 데이터로 변환하여 상기 프로브 카드에 전송할 수 있다.
상기 에뮬레이터 보드는 상기 제1 테스트 데이터의 에러가 검출된 횟수 정보를 상기 지능형 프로브 카드에 연결된 단말에 전송할 수 있다.
상기 에뮬레이터 보드는 상기 제1 테스트 데이터를 상기 프로브 카드로부터 수신한 후에, 상기 제1 테스트 데이터를 디스크램블하지 않고 상기 제2 테스트 데이터와 비교할 수 있다.
상기 프로브 카드 및 상기 에뮬레이터 보드와 연결되어, 상기 PRBS 및 상기 제1 테스트 데이터를 N개의 채널 상에서 송수신하는 스위치 보드를 더 포함하고, 여기서 N은 자연수일 수 있다.
상기 프로브 카드 및 상기 스위치 보드와 상기 스위치 보드 및 상기 에뮬레이터 보드는 각각 직렬 인터페이스에 의해 연결될 수 있다.
상기 과제 해결방법들은 본 개시의 다양한 예들 중 일부에 불과하며, 본 개시의 기술적 특징들이 반영된 다양한 예들이 당해 기술분야의 통상적인 지식을 가진 자에 의해 이하의 상세한 설명을 기반으로 도출되고 이해될 수 있다.
본 개시의 다양한 예들에 따르면, PRBS(pseudo random binary sequence)에 기반하여 고속형 신호 특성 검증을 위한 지능형 프로브 카드가 제공될 수 있다.
본 개시에 따른 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급되지 않은 또 다른 효과는 이하의 상세한 설명으로부터 본 개시와 관련된 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
이하에 첨부되는 도면들은 본 개시의 다양한 예들에 관한 이해를 돕기 위한 것으로, 상세한 설명과 함께 본 개시의 다양한 예들을 제공한다. 다만, 본 개시의 다양한 예들의 기술적 특징이 특정 도면에 한정되는 것은 아니며, 각 도면에서 개시하는 특징들은 서로 조합되어 새로운 예로 구성될 수 있다. 각 도면에서의 참조 번호 (reference numerals) 들은 구조적 구성요소 (structural elements) 를 의미한다.
도 1은 본 개시의 일 예에 따른 지능형 프로브 카드의 구성도이다.
도 2는 PRBS 패턴 생성기를 설명하기 위한 것이다.
도 3은 본 개시의 일 예에 따른 송신 PRBS 생성 블록을 도시한 것이다.
도 4는 본 개시의 일 예에 따른 수신 PRBS 체크 블록을 도시한 것이다.
도 5는 본 개시의 일 예에 따른 신호 블록도이다.
도 6은 본 개시의 일 예에 따른 지능형 프로브 카드의 동작 흐름도이다.
이하, 본 발명에 따른 구현들을 첨부된 도면을 참조하여 상세하게 설명한다. 첨부된 도면과 함께 이하에 개시될 상세한 설명은 본 발명의 예시적인 구현을 설명하고자 하는 것이며, 본 발명이 실시될 수 있는 유일한 구현 형태를 나타내고자 하는 것이 아니다. 이하의 상세한 설명은 본 발명의 완전한 이해를 제공하기 위해서 구체적 세부사항을 포함한다. 그러나 당업자는 본 개시가 이러한 구체적 세부사항 없이도 실시될 수 있음을 안다.
몇몇 경우, 본 개시의 개념이 모호해지는 것을 피하기 위하여 공지의 구조 및 장치는 생략되거나, 각 구조 및 장치의 핵심기능을 중심으로 한 블록도 형식으로 도시될 수 있다. 또한, 본 개시서 전체에서 동일한 구성요소에 대해서는 동일한 도면 부호를 사용하여 설명한다.
본 발명의 개념에 따른 다양한 예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 다양한 예들을 도면에 예시하고 본 개시에 상세하게 설명하고자 한다. 그러나 이는 본 발명의 개념에 따른 다양한 예들을 특정한 개시 형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 개시에서 사용한 용어는 단지 특정한 다양한 예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 개시에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 개시에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다. 이하, 본 개시의 다양한 예들을 첨부된 도면을 참조하여 상세하게 설명한다.
도 1은 본 개시의 일 예에 따른 지능형 프로브 카드의 구성도이다.
도 1을 참조하면, 본 개시의 일 예에 따른 지능형 프로브 카드(10)는 프로브 카드(100), 스위치 보드(200) 및 에뮬레이터 보드(300)를 포함할 수 있다.
프로브 카드(100)는 반도체 칩을 검사하기 위한 것으로써, 공정의 필요에 따라 칩 단위, 블록 단위, 전체 웨이퍼 단위로 적어도 하나의 프로브를 포함할 수 있다. 프로브 카드(100)는 스위치 보드(200)와 직렬 인터페이스에 의해 연결되어 스위치 보드(200)와 직렬 데이터를 송수신할 수 있다.
스위치 보드(200)는 프로브 카드(100) 및 에뮬레이터 보드(300)와 각각 직렬 인터페이스에 의해 연결되어 직렬 데이터를 송수신할 수 있다. 여기서, 직렬 데이터는 에뮬레이터 보드(300)로부터 생성된 PRBS 및 테스트 데이터를 의미할 수 있다. 스위치 보드(200)는 최대 N개의 채널 상에서 상술한 직렬 데이터를 송수신할 수 있다. 예를 들어, N은 자연수로써 10일 수 있으나 이에 한정되는 것은 아니다.
에뮬레이터 보드(300)는 고속 신호 특성 검증을 위하여 프로브 카드(100)에 전송하기 위한 테스트 데이터 및 PRBS를 생성 및 전송하고, 이를 다시 프로브 카드(100)로부터 수신하여 테스트 데이터의 에러를 검출한다.
에뮬레이터 보드(300)는 제어부(310), 제1 연결부(320), 제2 연결부(330), 표시부(340), SD 삽입부(350) 및 컨버터(360)를 포함할 수 있다.
제어부(310)는 테스트 데이터를 스크램블(scramble)하여 PRBS를 생성하거나, PRBS를 디스크램블(descramble)하여 테스트 데이터로 변환할 수 있다. 이하, 본 개시에서 스크램블되는 테스트 데이터는 제1 테스트 데이터로 칭해질 수 있고, PRBS가 디스크램블되어 생성되는 테스트 데이터는 제2 테스트 데이터로 칭해질 수 있다.
제어부(310)는 상술한 동작의 구현을 위해 CPU(central processing unit), MCU(micro controller unit), 마이크로프로세서, FPGA(field programmable gate array), ASIC(application specific integrated circuit 등 논리 연산이 가능한 반도체 소자를 사용할 수 있으나, 이에 제한되는 것은 아니다. 제어부(310)의 동작에 대한 상세한 설명은 후술하기로 한다.
제1 연결부(320)는 에뮬레이터 보드(300)를 스위치 보드(200)와 연결할 수 있다. 예를 들어, 제1 연결부(320)는 차동(differential) (+/-) 커넥터로써 SMA 커넥터일 수 있으나, 이에 한정되는 것은 아니다.
제2 연결부(330)는 에뮬레이터 보드(300)를 사용자 단말과 연결할 수 있다. 예를 들어, 제2 연결부(330)는 UART(Universal asynchronous receiver/transmitter)와 같은 비동기 시리얼 통신일 수 있으나, 이에 한정되는 것은 아니다. 사용자 단말은, 예를 들어 스마트폰, 핸드폰, 스마트 TV, 셋톱박스(set-top box), 태블릿 PC, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), 착용형 기기(wearable device) 등을 포함할 수 있다. 여기서 개인 컴퓨터는 노트북 컴퓨터(laptop computer), 데스크탑 등을 포함할 수 있다.
이에 따라, 에뮬레이터 보드(300)는 제2 연결부(330)를 통하여 제어부(310)에 의해 테스트 데이터의 에러가 검출된 횟수 정보를 지능형 프로브 카드(10)에 연결된 단말에 전송할 수 있다.
표시부(340)는 프로브 카드(100), 스위치 보드(200) 및 에뮬레이터 보드(300) 간 통신 상태, 설정(setting) 상태 및 동작 상태 등을 표시할 수 있다. 표시부(340)는 예를 들어 디스플레이, 캐릭터 LCD(character LCD), LED, 모니터 등을 포함할 수 있다.
SD 삽입부(350)는 FPGA 로직 비트 파일을 제어부(310)에 프로그래밍 시키기 위한 SD 카드를 삽입하기 위한 것이다.
컨버터(360)는 제어부(310)의 전압을 변환하기 위한 것으로써, 예를 들면 DC/DC 컨버터일 수 있으나 이에 한정되는 것은 아니다.
이하에서는, 도 2 내지 도 4에 기반하여 제어부(310)의 동작에 대하여 구체적으로 설명하기로 한다.
도 2는 PRBS 패턴 생성기를 설명하기 위한 것이다.
도 2는 예시적으로 PRBS-7 생성 블록이 도시된다. 도 2에 따르면, 7-비트 랜덤 패턴을 생성하기 위하여 X7 + X6 + 1 형식의 생성 로직(logic)이 사용될 수 있다. 이때, D6에서의 출력과 D7에서의 출력을 XOR하여 데이터는 27-1개가 반복 생성될 수 있다. 생성하고자 하는 데이터의 개수에 따라 시프트 레지스터가 추가적으로 구비될 수 있다. 예를 들어, PRBS-64의 경우 서로 다른 데이터는 264-1개가 반복 생성될 수 있다.
도 3은 본 개시의 일 예에 따른 송신 PRBS 생성 블록을 도시한 것이고, 도 4는 본 개시의 일 예에 따른 수신 PRBS 체크 블록을 도시한 것이다.
도 3을 참조하면, 본 개시의 일 예에 따른 송신 PRBS 생성 블록은 제어부(310)가 테스트 데이터를 스크램블하는 동작을 수행하기 위한 것으로써, 제어부(310)에 포함될 수 있다.
구체적으로, 송신(Tx) PRBS 생성 블록은 n-비트 PRBS 패턴에 기반하여 테스트 데이터를 스크램블하고, PRBS를 생성할 수 있다. 여기서, n은 자연수이다.
예를 들어 64-비트 랜덤 패턴을 생성하고자 하는 경우, 송신 PRBS 생성 블록은 X63 + X61 + X60 + 1 형식의 생성 로직을 FPGA 로직 게이트를 사용하여 구현할 수 있다. 생성 로직(혹은 생성 패턴)에 기반하여 제1 테스트 데이터 An은 스크램블되고, 스크램블된 데이터 Ans가 생성될 수 있다. 이후 송신 PRBS 생성 블록은 Ans 를 다시 생성 패턴의 입력, 즉 PRBS 패턴의 입력으로 루프백(loopback)하여 원래의 소스 테스트 데이터, 즉 제1 테스트 데이터인 An으로 환원시킬 수 있다. 이때, 루프백된 Ans 는 2번 스크램블되어 An로 다시 환원될 수 있다. 한편, PRBS 패턴을 위한 X63 + X61 + X60 + 1 생성식은 랜덤한 신호 발생을 위해 임의로 선택되어 적용될 수 있다.
결과적으로, 송신되는 데이터의 순서는 계속하여 [An, Ans] 순서로써, [원본 데이터, 스크램블된 데이터] 2쌍의 Tx 데이터가 전송될 수 있다.
계속해서 도 4를 참조하면, 수신(Rx) PRBS 체크 블록은 프로브 카드(100) 및 스위치 보드(200)로부터 수신되는 데이터를 디스크램블(XOR) 하기 위한 것으로써, 제어부(310)에 포함될 수 있다. 수신 PRBS 체크 블록은 송신 PRBS 생성 블록과 동일하게 n-비트(예, 64-비트) 랜덤 패턴을 생성을 위한 X63 + X61 + X60 + 1 형식의 로직을 FPGA 로직 게이트를 사용하여 구현할 수 있다. 에뮬레이터 보드(300)로부터 송신된 An, Ans 신호는 프로브 카드(100)를 거쳐 다시 에뮬레이터 보드(300)가 수신하는데, 이때 먼저 수신되는 Ans 신호는 패턴 생성기를 지나면서 디스크램블된 An 신호, 즉 제2 테스트 데이터로 환원된다. 그리고, An 데이터 신호는 패턴 생성기를 통과하지 않고 곧바로 비교기로 입력될 수 있다. 다시 말해서, 수신 PRBS 체크 블록은 제1 테스트 데이터를 프로브 카드(100)로부터 수신한 후에, 제1 테스트 데이터를 디스크램블하지 않고 제2 테스트 데이터와 비교할 수 있다.
즉, 수신 PRBS 체크 블록은 PRBS(예, Ans)를 패턴 생성기에 통과시켜 디스크램블하여 제2 테스트 데이터를 생성하고, 제1 테스트 데이터 및 제2 테스트 데이터를 비교하여 제1 테스트 데이터의 에러를 검출할 수 있다. 또한, 수신 PRBS 체크 블록은 에러가 검출되면 에러 검출 횟수(count) 정보를 출력할 수 있다.
이하에서는, 도 5 및 도6에 기반하여 상술한 제어부(310)에 포함되는 송신 PRBS 생성 블록 및 수신 PRBS 체크 블록에 기반하여 에러 검출에 사용되는 신호들의 흐름에 대하여 설명하기로 한다.
도 5는 본 개시의 일 예에 따른 신호 블록도이다.
도 5를 참조하면, 우선, PRBS 생성 블록(상술한 송신 PRBS 생성 블록에 대응될 수 있음)에서는 테스트 데이터 송신을 위한 64-비트 PRBS 패턴이 생성될 수 있다. 생성된 PRBS 패턴에 기반하여, 송신 데이터(예, PRBS 및 제1 테스트 데이터)가 생성될 수 있다. 예를 들어, 송신 데이터는 512-비트(64비트 x 8)일 수 있다. 생성된 송신 데이터는 먹스(Mux) 블록으로 입력될 수 있다.
이후, 먹스 블록에서는 PRBS 생성 블록에서 생성된 송신 데이터에 먹스 동작을 수행할 수 있다. 이때, 송신데이터와 함께 에러 입력을 위한 에러 삽입 신호가 먹스 블록의 입력단에 함께 입력될 수 있다. 또 하나의 실시예에서, 에러 삽입은 정시동작시에는 사용되지 않고 통신상의 동작 상태를 점검하기 위하여 필요시 사용될 수 있다.
이후, 직렬 변환 블록은 먹스 블록의 출력단으로부터 입력되는 병렬 신호 512-비트를 직렬 데이터(Differential +/-)로 변환할 수 있다.
이후, 송신 라인 인터페이스 블록에서는 직렬 데이터를 스위치 보드(200)에 전기적 신호로 송신할 수 있다. 예를 들어, 신호 송신에는 SMA 커넥터가 사용될 수 있다.
상술한 바와 같이 신호가 에뮬레이터 보드(300)로부터 전송되면, 전송된 신호는 스위치 보드(200)와 프로브 카드(100)를 거쳐 다시 에뮬레이터 보드(300)로 전송된다. 수신 라인 인터페이스 블록에서는 스위치 보드(200)로부터의 전기적 신호를 RX 인터페이스(Differential +/-) 형태로 입력받아 직병렬 변환기 블록으로 전송할 수 있다. 예를 들어, 신호 수신에는 SMA 커넥터가 사용될 수 있다.
이후, 직병렬 변환기 블록은 입력되는 직렬 데이터(Differential +/-)를 512-비트의 병렬 신호로 변환할 수 있다.
PRBS 체크 블록(상술한 수신 PRBS 체크 블록에 대응될 수 있음)은 송신과 동일하게 64-비트 PRBS 생성 로직을 사용하여 수신되는 데이터에 XOR 로직을 적용하고, 에러 여부를 검출할 수 있다.
에러 검출 및 리셋 블록에서는 검출된 에러를 카운터 형태로 디스플레이 함으로써 현재 카운터 상태를 확인될 수 있거나, 에러 카운트 리셋 기능이 수행될 수 있다.
도 6은 본 개시의 일 예에 따른 지능형 프로브 카드의 동작 흐름도이다. 이하에서는, 앞서 설명한 부분과 중복되는 부분에 대한 상세한 설명은 생략하기로 한다.
도 6을 참조하면, S110에서, 제1 테스트 데이터 및 제1 테스트 데이터를 스크램블하여 PRBS가 생성될 수 있다. 이때, PRBS는 예를 들어 64-비트 PRBS 패턴에 기반하여 생성될 수 있다. 이후, 상기 PRBS는 상기 64-비트 PRBS 패턴의 입력으로 루프백하여 상기 제1 테스트 데이터로 변환될 수 있다
S120에서, 상기 PRBS 및 상기 제1 테스트 데이터가 프로브 카드(100)에 전송될 수 있다. 상기 PRBS 및 상기 제1 테스트 데이터는 예를 들어 직렬 데이터로 변환되어 SMA 커넥터에 의해 스위치 보드(200)로 전송될 수 있다. 또한, 상기 PRBS 및 상기 제1 테스트 데이터가 순차적으로 상기 프로브 카드(100)에 전송될 수 있다.
S130에서, 상기 프로브 카드(100)로부터 상기 PRBS 및 상기 제1 테스트 데이터를 수신할 수 있다.
S140에서, 상기 PRBS를 디스크램블하여 제2 테스트 데이터가 생성될 수 있다. 이때, PRBS는 예를 들어 64-비트 PRBS 패턴에 기반하여 디스크램블될 수 있다. 또한, 상기 제1 테스트 데이터는 디스크램블되지 않을 수 있다.
S150에서, 상기 제1 테스트 데이터 및 상기 제2 테스트 데이터를 비교하여 상기 제1 테스트 데이터의 에러가 검출될 수 있다.
상술한 바와 같이 개시된 본 개시의 예들은 본 개시와 관련된 기술분야의 통상의 기술자가 본 개시를 구현하고 실시할 수 있도록 제공되었다. 상기에서는 본 개시의 예들을 참조하여 설명하였지만, 해당 기술 분야의 통상의 기술자는 본 개시의 예들을 다양하게 수정 및 변경시킬 수 있다. 따라서, 본 개시는 여기에 기재된 예들에 제한되려는 것이 아니라, 여기서 개시된 원리들 및 신규한 특징들과 일치하는 최광의 범위를 부여하려는 것이다.
10: 지능형 프로브 카드
100: 프로브 카드 200: 스위치 보드
300: 에뮬레이터 보드

Claims (8)

  1. 프로브 카드; 및
    제1 테스트 데이터를 스크램블(scramble)하여 PRBS(pseudo random binary sequence)를 생성하고, 상기 PRBS 및 상기 제1 테스트 데이터를 상기 프로브 카드에 전송하고, 상기 프로브 카드로부터 상기 PRBS 및 상기 제1 테스트 데이터를 수신하여 상기 제1 테스트 데이터의 에러를 검출하는 에뮬레이터 보드를 포함하고,
    상기 에뮬레이터 보드는 상기 PRBS를 디스크램블(descramble)하여 제2 테스트 데이터를 생성하고, 상기 제1 테스트 데이터 및 상기 제2 테스트 데이터를 비교하여 상기 제1 테스트 데이터의 에러를 검출하며,
    상기 에뮬레이터 보드는 64-비트(64-bit) PRBS 패턴에 기반하여 상기 제1 테스트 데이터를 스크램블하여 상기 PRBS를 생성하고,
    상기 에뮬레이터 보드는 상기 PRBS를 상기 64-비트 PRBS 패턴의 입력으로 루프백(loopback)하여 상기 제1 테스트 데이터로 변환하고, 상기 PRBS 및 상기 제1 테스트 데이터를 순차적으로 상기 프로브 카드에 전송하는,
    지능형 프로브 카드.
  2. 삭제
  3. 삭제
  4. 프로브 카드; 및
    제1 테스트 데이터를 스크램블(scramble)하여 PRBS(pseudo random binary sequence)를 생성하고, 상기 PRBS 및 상기 제1 테스트 데이터를 상기 프로브 카드에 전송하고, 상기 프로브 카드로부터 상기 PRBS 및 상기 제1 테스트 데이터를 수신하여 상기 제1 테스트 데이터의 에러를 검출하는 에뮬레이터 보드를 포함하고,
    상기 에뮬레이터 보드는 상기 PRBS를 디스크램블(descramble)하여 제2 테스트 데이터를 생성하고, 상기 제1 테스트 데이터 및 상기 제2 테스트 데이터를 비교하여 상기 제1 테스트 데이터의 에러를 검출하며,
    상기 에뮬레이터 보드는 상기 PRBS 및 상기 제1 테스트 데이터와 에러 삽입 신호를 먹스(MUX)에 입력하고, 상기 먹스의 출력 데이터를 직렬 데이터로 변환하여 상기 프로브 카드에 전송하는,
    지능형 프로브 카드.
  5. 제1항에 있어서,
    상기 에뮬레이터 보드는 상기 제1 테스트 데이터의 에러가 검출된 횟수 정보를 상기 지능형 프로브 카드에 연결된 단말에 전송하는,
    지능형 프로브 카드.
  6. 삭제
  7. 제1항에 있어서,
    상기 프로브 카드 및 상기 에뮬레이터 보드와 연결되어, 상기 PRBS 및 상기 제1 테스트 데이터를 N개의 채널 상에서 송수신하는 스위치 보드를 더 포함하고,
    여기서 N은 자연수인,
    지능형 프로브 카드.
  8. 제7항에 있어서,
    상기 프로브 카드 및 상기 스위치 보드와 상기 스위치 보드 및 상기 에뮬레이터 보드는 각각 직렬 인터페이스에 의해 연결되는,
    지능형 프로브 카드.
KR1020200156802A 2020-11-20 2020-11-20 고속 신호 특성 검증을 위한 지능형 프로브 카드 KR102471771B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020200156802A KR102471771B1 (ko) 2020-11-20 2020-11-20 고속 신호 특성 검증을 위한 지능형 프로브 카드
TW110129517A TWI814052B (zh) 2020-11-20 2021-08-10 用於高速訊號特性驗證的智慧型探針卡

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200156802A KR102471771B1 (ko) 2020-11-20 2020-11-20 고속 신호 특성 검증을 위한 지능형 프로브 카드

Publications (2)

Publication Number Publication Date
KR20220069559A KR20220069559A (ko) 2022-05-27
KR102471771B1 true KR102471771B1 (ko) 2022-11-29

Family

ID=81791428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200156802A KR102471771B1 (ko) 2020-11-20 2020-11-20 고속 신호 특성 검증을 위한 지능형 프로브 카드

Country Status (2)

Country Link
KR (1) KR102471771B1 (ko)
TW (1) TWI814052B (ko)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501646A (ja) 1997-05-30 2002-01-15 クイックターン・デザイン・システムズ・インコーポレイテッド ハードウェア・ロジック・エミュレーション・システムで使用するための分配ロジック・アナライザ
JP2002016663A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd データ送受信装置及びデータ検査方法
JP2004257898A (ja) * 2003-02-26 2004-09-16 Renesas Technology Corp 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
JP2007201972A (ja) 2006-01-30 2007-08-09 Advantest Corp 試験パターン発生器
KR101258385B1 (ko) 2004-04-21 2013-04-30 폼팩터, 인코포레이티드 지능형 프로브 카드 아키텍처
KR101374695B1 (ko) 2013-01-21 2014-03-17 디아이씨 가부시끼가이샤 액정 표시 장치
JP2018045501A (ja) * 2016-09-15 2018-03-22 東芝メモリ株式会社 ランダマイザおよび半導体記憶装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4963824A (en) * 1988-11-04 1990-10-16 International Business Machines Corporation Diagnostics of a board containing a plurality of hybrid electronic components
KR20000026482A (ko) * 1998-10-20 2000-05-15 윤종용 메인 회로 블록과 평가 로직을 구비한 반도체장치
KR100718460B1 (ko) 2005-06-08 2007-05-16 한성규 웨이퍼 검사용 니들 및 이를 구비하는 프로브카드
TWI560456B (en) * 2009-03-20 2016-12-01 Bravechips Microelectronics Method of parallel ic test and wafer containing same function dies under test and ic chips containing same function blocks under test
US9222983B2 (en) * 2013-09-16 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Circuit and method for monolithic stacked integrated circuit testing

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002501646A (ja) 1997-05-30 2002-01-15 クイックターン・デザイン・システムズ・インコーポレイテッド ハードウェア・ロジック・エミュレーション・システムで使用するための分配ロジック・アナライザ
JP2002016663A (ja) * 2000-06-29 2002-01-18 Matsushita Electric Ind Co Ltd データ送受信装置及びデータ検査方法
JP2004257898A (ja) * 2003-02-26 2004-09-16 Renesas Technology Corp 半導体集積回路の試験装置およびそれを用いた半導体集積回路の製造方法
KR101258385B1 (ko) 2004-04-21 2013-04-30 폼팩터, 인코포레이티드 지능형 프로브 카드 아키텍처
JP2007201972A (ja) 2006-01-30 2007-08-09 Advantest Corp 試験パターン発生器
KR101374695B1 (ko) 2013-01-21 2014-03-17 디아이씨 가부시끼가이샤 액정 표시 장치
JP2018045501A (ja) * 2016-09-15 2018-03-22 東芝メモリ株式会社 ランダマイザおよび半導体記憶装置

Also Published As

Publication number Publication date
TWI814052B (zh) 2023-09-01
KR20220069559A (ko) 2022-05-27
TW202221350A (zh) 2022-06-01

Similar Documents

Publication Publication Date Title
KR101499922B1 (ko) 인터페이스 테스트 회로 및 방법
US10585141B2 (en) Pin connection testing system for connector, and method thereof
JP5576880B2 (ja) 相互接続の故障テスト
KR101714630B1 (ko) 컴퓨터 메모리 테스트 구조
TWI307462B (en) Ibist apparatus and computer system
US7962808B2 (en) Method and system for testing the compliance of PCIE expansion systems
US8949680B2 (en) Data receiver device and test method thereof
US7447965B2 (en) Offset test pattern apparatus and method
US9151800B2 (en) Chip testing with exclusive OR
CN103854703A (zh) 待测装置、测试器及用于测试待测装置的方法
CN106970315B (zh) 传输接口芯片以及其测试方法
KR102471771B1 (ko) 고속 신호 특성 검증을 위한 지능형 프로브 카드
KR20070077141A (ko) 내장된 자가-테스트 및 디버그 특징을 갖는 동시 코드검사기 및 하드웨어 효율적인 고속 ｉ/ｏ
US7401272B1 (en) Apparatus and method for high speed sampling or testing of data signals using automated testing equipment
CN103778967B (zh) 边界扫描测试接口电路
Yin et al. Built-in self-test circuits for high-speed JESD204B transceiver controller
US11953549B1 (en) Detection system for SlimSAS slot and method thereof
JP2900781B2 (ja) ケーブル接続異常検出回路およびその方法
CN114006834A (zh) 高速信号设备调试方法及装置
Eckersand et al. Using at-speed BIST to test LVDS serializer/deserializer function
CN117129835A (zh) 一种适用于高速数据传输接口的内建自测电路
KR20230045505A (ko) 반도체 집적 회로, 반도체 집적 회로를 테스트하는 방법, 및 반도체 시스템

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant