KR101284407B1

KR101284407B1 - Ｄｕｔ를 테스트하도록 구성되는 캐루셀과 이를 포함하는테스터 및 테스트 방법

Info

Publication number: KR101284407B1
Application number: KR1020060098126A
Authority: KR
Inventors: 로버트 에스 콜만
Original assignee: 어드밴테스트 (싱가포르) 피티이. 엘티디.
Priority date: 2005-10-07
Filing date: 2006-10-09
Publication date: 2013-07-09
Also published as: CN1945339B; KR20070038933A; US7274202B2; TWI418792B; US20070080700A1; TW200714903A; CN1945339A

Abstract

삽입 핸들러 및 테스트 헤드와 함께 DUT의 전기적 또는 전자적 테스트를 용이하게 하도록 구성되는 회전가능하거나 병진가능한 캐루셀이 개시된다. 이 캐루셀은 캐루셀의 제 1 테스트 위치에 로딩되는 (SOC IC와 같은) 제 1 DUT가 있는 제 1 위치에서 테스터의 테스트 헤드 상에 배치되도록 구성된다. 제 1 위치에서의 제 1 DUT 상에서 제 1 전기적 또는 전자적 테스트가 수행되고, 이후에 캐루셀은 제 2 위치로 진행되어 캐루셀의 제 2 테스트 위치에 제 2 DUT가 로딩된다. 캐루셀이 제 2 위치에 배치되는 동안, 제 2 DUT에서 제 1 테스트가 수행되고, 제 1 DUT에서 제 2 전기적 또는 전자적 테스트가 수행된다. 일 실시예에서, DUT를 테스트하고, DUT를 삽입하며, 테스트 헤드에 대해 캐루셀을 회전시키거나 병진하는 프로세스는 캐루셀 내의 모든 테스트 위치가 채워지고, 원하는 모든 전기적 또는 전자적 테스트가 제 1 DUT에서 수행될 때까지 반복된다. 이 점에 있어서, 캐루셀로부터 완전히 테스트된 DUT를 제거하는 프로세스는 최적으로 수행된다.

Description

ＤＵＴ를 테스트하도록 구성되는 캐루셀과 이를 포함하는 테스터 및 테스트 방법{CAROUSEL DEVICE, SYSTEM AND METHOD FOR ELECTRONIC CIRCUIT TESTER}

도 1은 종래 기술의 애질런트 93000 SOC 테스터를 도시한다.

도 2는 종래 기술의 DUT 및 DUT 보드와 애질런트 93000 SOC 테스터의 테스트 헤드의 접속에 대한 개략적인 단면도를 도시한다.

도 3은 종래 기술의 웨이퍼, 프로브 카드 및 DUT 인터페이스와 애질런트 93000 SOC 테스터의 테스트 헤드의 접속에 대한 개략적인 단면도를 도시한다.

도 4a는 제 1 테스트 위치에서의 본 발명의 회전가능한 원형 캐루셀 및 대응하는 삽입 핸들러에 대한 일 실시예를 도시한다.

도 4b는 제 2 위치에서의 도 4a의 캐루셀 및 삽입 핸들러를 도시한다.

도 5는 전자 회로 테스터 용도의 본 발명의 회전가능한 원형 캐루셀의 일 실시예에 대한 평면도를 도시한다.

도 6은 전자 회로 테스터 용도의 본 발명의 회전가능한 원형 캐루셀의 2개의 서로 다른 실시예에 대한 평면도를 도시한다.

도 7은 전자 회로 테스터 용도의 본 발명의 회전가능한 원형 캐루셀의 일 실시예에 대한 평면도를 도시하는데, DUT는 단일 위치로부터 로딩 및 언로딩된다.

도 8은 전자 회로 테스터 용도의 본 발명의 회전가능한 원형 캐루셀의 일 실 시예에 대한 평면도를 도시하는데, DUT는 개별 위치로부터 로딩 및 언로딩된다.

도 9는 종래 기술의 DUT 보드 방안에 관하여 본 발명의 캐루셀에 의해 생성되는 시간 절감을 도시한다.

도면의 주요 부분에 대한 부호의 설명

110 : 테스트 헤드 160 : 제 1 DUT

202 : 접촉기 기저 210 내지 220 : 제 1 내지 제 11 테스트 위치

300 : 삽입 핸들러

본 발명은 전기적 신호를 인가하고 측정함으로써 전자 회로를 테스트하는 장치, 시스템 및 방법 분야에 관한 것으로, 보다 구체적으로는, SOC(system-on-chip) 또는 다른 집적 회로를 테스트하는 캐루셀(carousel) 장치, 시스템 및 방법에 관한 것이다.

적절한 기능성과 신뢰성을 보장하기 위해, 제조업자는 전형적으로 SOC 집적 회로(IC)를 고객에게 전달하기 전에 SOC IC를 테스트한다. 일반적으로 SOC IC를 테스트하는 데 이용되는 어떤 시스템은 애질런트 93000 SOC 테스터로서, 병행 테스트를 지원한다. 애질런트 93000 SOC 테스터의 일부는 Hirschmann의 "Measuring and/or calibrating a Test Head"라는 명칭의 미국 특허 제 6,756,778 호, Botka 등의 "Blind Mate Connector for an Electronic Circuit Tester"라는 명칭의 미국 특허 제 5,558,541 호 및 Veteran 등의 "Docking System for an Electronic Circuit Tester"라는 명칭의 미국 특허 제 5,552,701 호에 설명되어 있다.

도 1에 도시된 바와 같이, 애질런트 93000 SOC 테스터(100)는 DUT(Device under test) 인터페이스(120)를 구비하는 테스트 헤드(110), 테스트 헤드(110)의 위치를 정하는 조종기(manipulator)(130), 밑에 있는 DUT 인터페이스(120)에 플러그를 꽂는 DUT 보드(150), 테스트 헤드(110)에 전력을 공급하는 지지대(support rack)(140), 테스터(100)에 사용자 인터페이스로서 제공하는 냉각수와 압축 공기(도면에 도시 생략) 및 컴퓨터 워크스테이션(도면에 도시 생략)을 포함한다.

테스트 헤드(110)는 시스템에서 중요한 부품이며, 테스터 전자 제품 및 추가 아날로그 모듈을 포함한다. 테스트 헤드(110)는 512개의 핀 또는 1024개의 핀으로 구성될 수 있다. 512 핀 테스트 헤드는 4개의 카드 케이지(cage)를 지탱하는 한편, 1024 핀 테스트 헤드는 8개의 카드 케이지를 지탱한다. 각 카드 케이지는 8개의 디지털 보드 또는 8개의 아날로그 모듈을 각각 포함할 수 있다. 하나의 보드는 16개의 핀을 구비하므로, 케이지당 128개의 핀이 되는 것이다. 따라서, 4-케이지 테스트 헤드는 512개의 핀을 포함하고, 8-케이지 테스트 헤드는 1024개의 핀을 포함한다. DUT는 DUT 보드(150) 위에 장착되어, DUT 인터페이스(120)에 의해 I/O 채널에 접속된다. DUT 인터페이스(120)는 DUT 보드(150)와 전기적 접속을 설정하는 스프링 접촉핀(포고핀) 및 고성능 동축 케이블로 이루어져 있다.

DUT 인터페이스(120)는 핸들러(handler) 및 웨이퍼 프로버(wafer prober)에 도킹(docking) 능력을 제공한다. 도킹 메커니즘은 압축 공기(도면에 도시 생략)에 의해 제어되고, 만일 원한다면 수동으로 작동될 수 있다. 테스트 헤드(110)는 수냉되고(water-cooled) 지지대(140)로부터 냉각수 공급을 받음으로써, 차례로 2개의 유동적 호스에 의해 냉각 유닛(도면에 도시 생략)에 연결된다.

범용 조종기(130)는 테스트 헤드(110)를 지탱하고 위치를 정한다. 조종기(130)는 테스트 헤드(110)와 핸들러 또는 웨이퍼 프로버 사이의 정확하고 반복적인 접속을 위해 6개의 자유도를 제공한다.

지지대(140)는 조종기(130)에 부착되고 테스트 헤드(110)와 AC 전력, 냉각수 및 압축 공기 사이의 인터페이스로서 제공된다. 테스터(100)는 추가적인 아날로그 기계를 설치하는 아날로그 지지대와 같은 추가적인 지지대도 포함할 수 있다.

HP-UX 워크스테이션(도면에 도시 생략)은 사용자와 테스터(100) 간의 인터페이스로서 제공될 수 있다. 현재, 리눅스 또는 기타 워크스테이션과 같은 다른 적절한 운영 체제가 확실히 사용될 수 있지만, 애질런트 93000 SOC 시리즈 스마트테스트 소프트웨어는 HP-UX 운영 체제 하의 HP-UX 워크스테이션에서 동작한다. 스마트테스트는 설정 및 테스트 데이터가 테스트 시스템으로 다운로드되는 것을 가능하게 하고, 이러한 정보의 편집도 가능하게 한다. 모든 테스트는 테스트 시스템에서 실행된다. 결과는 워크스테이션에 의해 다시 판독되고 모니터 상에 표시된다. 테스트 프로세서는 일단 테스트 프로그램이 실행되기 시작하면 워크스테이션과는 상관없이 동작하므로, 테스트 프로그램 실행 동안에, 전형적으로 업로드 및 다운로드 는 필요하지 않다.

워크스테이션에서, 진단 프로그램(a diagnostic program)은 시스템을 체크하거나 문제의 원인을 식별하기 위해 실행될 수 있다. 테스터(100)의 구성은 테스트 헤드의 특정 채널에 디지털 채널 보드, 전력 공급 및 아날로그 기계를 할당하는 것과 테스트 헤드 외부에 (AMC(alternate mater clock)와 같은) 관련 메인프레임 부품을 제공하는 것을 수반한다.

테스트 헤드 전자 제품의 부품은 다양한 DUT에 전력을 공급하고, 측정을 수행한다. 일부 테스트 헤드 기능 및 키 성분은 다음과 같다.

ㆍ DC/DC 변환 및 공급 전압 분배

ㆍ 광섬유 케이블을 통해 워크스테이션에 인터페이싱

ㆍ 데이터 버스, 어드레스 버스 및 제어 버스를 통해 내부 통신

ㆍ 통신 클록 생성 및 분배

ㆍ 마스터 클록 생성 및 분배

ㆍ 고정밀 파라메트릭 측정 유닛(HPPMU)

ㆍ 외부 클록에 인터페이싱

ㆍ DUT에 전력 공급

ㆍ 채널 측정

플랫폼 내의 각 핀은 주기, 타이밍, 레벨, 패턴 및 시퀀싱을 제공하여, 각 테스터 핀이 다수의 상이한 모드로 독립적으로 동작할 수 있게 한다. 테스트 소스를 공유하는 대신에, 모든 핀은 클록, SCAN, BIST-제어, 기능, APG, 및 디지털 소 스와 캡처를 포함하는 테스트 모드 전체를 지원한다.

테스터(100)에서 이러한 유동성은 핀을 가상 포트로 온-더-플라이(on-the-fly) 그룹화하여 타깃 IP 블록을 테스트한다. 이에 따라, 플랫폼은 다수의 블록을 동시에 테스트할 수 있다. 일단 테스트가 완료되면, 테스터 핀은 즉시 재구성되고 새로운 포트 구성으로 조립되어 완전히 다른 테스트 세트를 수행한다.

테스터(100)의 아키텍처는 서로 다른 시퀀싱 및 디지털 데이터 레이트를 갖는 12개의 포트에서 잠재적으로 병행 테스트하는 것을 지원한다. 테스터(100)의 핀당 테스트 프로세서 아키텍처는 테스터가 스케일링 가능한 플랫폼으로서 기능을 할 수 있게 한다. 테스터(100)는 RF 신호, 아날로그 신호, 디지털 신호 및 혼합 신호를 포함하는 테스트 기술을 지원하는데, 각각 충분히 함께 사용될 수 있다.

도 2는 테스트 헤드(110) 위에 DUT 보드(150)를 배치하고, 패키징 부품 DUT 보드(150) 상에 DUT(160)를 배치하는 것을 도시한다.

도 3에 도시된 바와 같이, DUT(160)가 DUT 보드(150) 상에 바로 배치되는 도 2의 패키징 부품 DUT 보드(150)를 이용하는 대신에, 웨이퍼 프로버 DUT 보드(155)가 DUT 인터페이스(120)의 상부에 배치된다. 이어서 다수의 부품(포고탑(165), 프로브 카드(180) 및 웨이퍼(190))가 웨이퍼 프로버 DUT 보드(155)의 상부에 적층된다. DUT 보드(155), 보강재(stiffener) 조립품(170) 및 포고탑(165)은 함께 웨이퍼 프로버 인터페이스(WPI)를 구성하는데, 이 WPI는 2가지의 크기(9.5¨WPI 및 12¨WPI)로 제조된다. WPI DUT 보드(소형 및 대형, 512개 또는 1024 개의 핀에 대응함)는 포고탑(165)의 포고핀에 테스트 헤드 전자 제품의 포고핀을 연결한다. 이것 은 포고탑 프로브 카드의 원형 접촉 레이아웃에 테스트 헤드의 직사각형 포고핀 레이아웃을 매핑한다. 애질런트에 의해 제공되는 표준 DUT 보드는 보드를 식별하는 EEPROM을 포함한다. 맞춤 WPI DUT 보드는 서로 다른 핀 매핑을 가질 수 있고, 다수의 핀을 연결할 수 있으며, 중계기 및 필터 회로를 제공할 수 있다.

테스터(100) 상에서 테스트되는 SOC IC는 테스트 헤드(110)로 하나씩 로딩되거나, 테스트 헤드(110)에 삽입되는 DUT 보드(150)로 하나씩 로딩된다. 이어서 SOC IC가 테스트 헤드(110) 또는 테스트 헤드(110)에 플러그가 꽂히는 DUT 보드(150)로부터 하나씩 제거되는 것이 완료된 후에, 각 SOC IC에서 전기적 테스트가 수행된다. SOC IC는 테스트 헤드(110) 또는 DUT 보드(150)에 삽입되거나 이로부터 제거되어, IC의 전기적 테스트는 발생하지 않는다.

테스트 헤드(110) 또는 DUT 보드(150)에 대해 DUT를 로딩 및 언로딩하기 위해 DUT당 필요한 시간을 감소시킴으로써 총시간이 감소하므로, SOC IC를 테스트하는 데 필요한 비용도 절감될 것임을 확인할 수 있다. 이를 위해 SOC IC를 테스트하는 데 걸리는 시간이 짧고, 테스트 헤드(110) 또는 DUT 보드(150)로부터 로딩 및 언로딩하는 데 걸리는 시간이 동일한 SOC IC 전자 회로 테스터가 필요하다.

본 발명의 일 측면에 따르면, DUT의 전기적 또는 전자적 테스트를 용이하게 하는 회전가능하거나 병진가능한 캐루셀이 제공된다. 이 캐루셀은 삽입 핸들러 및 테스트 헤드와 함께 기능을 한다.

본 발명의 캐루셀에 대한 일 실시예에서, 캐루셀은 상위 표면과, 복수의 캐루셀 위치에서 테스트 헤드에 해제가능한 부착을 위해 구성되는 하위 표면 및 캐루셀의 상위 표면에 배치된 각각의 테스트 스테이션 내에 복수의 DUT를 각각 수납하고 수용하는 수단을 포함한다. 캐루셀은 캐루셀 내에 수납되고 수용되는 각각의 DUT와 테스트 헤드 내의 대응하는 전기적 접속부를 전기적으로 연결하는 수단뿐만 아니라, 자체 내에 수납되고 수용되어 테스트되는 각 DUT를 위한 하나의 테스트 스테이션을 더 포함한다. 각 캐루셀은 각 테스트 스테이션이 테스트 헤드에 대하여 복수의 위치에 배치될 수 있도록 테스트 헤드에 대해 회전되거나 병진된다.

본 발명의 다른 실시예에서, 상술한 캐루셀은 자체 상에 또는 자체 내에 배치되는 복수의 전기적 접촉부 또는 접속부를 포함하는 상위 표면을 구비하는 테스트 헤드 및 삽입 핸들러를 포함하는 테스터 내에 통합된다. 조종기, 지지대, 워크스테이션 및 시스템을 프로그래밍하고 제어하는 적절한 소프트웨어를 포함하는 시스템에 다른 부품이 포함될 수도 있다.

본 발명은 상술한 캐루셀과 테스트 헤드와 삽입 핸들러를 구비하는 테스터를 사용하여 DUT를 전기적 또는 전자적으로 테스트하는 방법을 본 발명의 범주 내에 더 포함한다. 이 방법은 삽입 핸들러를 사용하여, 캐루셀이 테스터 헤드 상의 제 1 위치에서 동작가능하게 결합하는 동안 캐루셀의 제 1 테스트 위치에 테스트되지 않은 제 1 DUT를 삽입하는 단계와, 제 1 DUT로부터 삽입 핸들러를 해제하고, 이 핸들러를 이동시켜 테스트되지 않은 제 2 DUT를 인출하는 단계와, 제 1 DUT의 제 1 부분에서 제 1 전기적 또는 전자적 테스트를 수행하는 단계와, 캐루셀을 테스트 헤 드로부터 결합해제하고, 테스트 헤드의 제 2 위치로 회전시키거나 병진시키는 단계와, 테스트 헤드의 제 2 위치에서 캐루셀과 테스트 헤드를 동작가능하게 결합시키는 단계와, 삽입 핸들러를 사용하여 캐루셀의 제 2 테스트 위치에 제 2 DUT를 삽입하는 단계와, 제 2 DUT의 제 1 부분에서 제 1 전기적 또는 전자적 테스트를 수행하는 단계와, 제 1 DUT의 제 2 부분에서 제 2 전기적 또는 전자적 테스트를 수행하는 단계를 포함한다.

본 발명의 캐루셀에 대한 다양한 실시예는 기계적인 시간 지연을 감소시키므로, 애질런트 93000 테스터와 같은 테스터에 SOC 또는 다른 IC를 로딩하는 종래 기술 수단 및 방법과 관련된 비용이 절감된다. 이러한 감소한 시간 지연으로 인하여 종래 기술 테스터에 비해 주어진 시간 동안 테스트되는 SOC 또는 다른 IC의 비율이 높아진다.

본 발명의 이상의 또는 다른 측면은 첨부하는 도면을 참조하고, 이하에 설명되는 본 발명의 바람직한 실시예에 대한 상세한 설명을 읽은 후에 자명해질 것이며, 여기서 동일한 참조 번호는 동일한 구성 요소를 나타낸다.

본 명세서의 상세 사항 및 특허 청구 범위에서 이용되는 바와 같이, 용어 "캐루셀"은 DUT 및/또는 SOC에서 전기적 및/또는 전자적 테스트가 실행되는 동안 복수의 DUT 및/또는 SOC를 수납하고 고정하는, 분리가능하고 이동가능하며 병진가능한 메커니즘을 의미하는데, 이 캐루셀은 테스터(100)의 테스트 헤드(110)에 동작가 능하게 접속할 수 있다. 용어 "전기적 및/또는 전자적 테스트"는 상술한 애질런트 93000 테스터와 성능이 유사한 머신에 의해 수행되는 전기적 및/또는 전자적 테스트를 의미한다.

도 4a는 제 1 위치에서의 본 발명의 회전가능한 원형 캐루셀 및 대응하는 삽입 핸들러에 대한 일 실시예를 도시하는 한편, 도 4b는 제 2 위치에서의 도 4a의 캐루셀 및 삽입 핸들러를 도시한다. 캐루셀(200)이 도 4a에 도시된 제 1 위치에 존재할 때, 제 1 DUT(160)만이 캐루셀(200)의 테스트 스테이션(210)에 로딩된다. 도 4b는 캐루셀이 제 3 테스트 스테이션으로 진행하고 제 3 DUT(162)를 로딩한 후를 도시한다. 계속해서 도 4a 및 도 4b를 참조하면, 캐루셀(200)은 후속하는 사건의 시퀀스에 따라 테스트 위치(210 내지 220)로 DUT(160 내지 170)를 로딩 및 언로딩하는 것을 허용하도록 구성됨을 알 수 있을 것이다.

(a) 삽입 핸들러(300)는 캐루셀(200)의 제 1 테스트 위치(210)에 제 1 DUT(160)를 삽입한다.

(b) 삽입 핸들러(300)는 DUT(160)를 해제하고, 제 2 DUT(161)를 인출하기 위해 이동한다.

(c) 삽입 핸들러(300)가 제 2 DUT(161)를 인출하는 동안, DUT의 하나 이상의 부분에서 전기적 및/또는 전자적 테스트가 수행된다.

(d) 캐루셀(200)과 그 위에 장착되는 DUT(160)는 함께 테스트 헤드(110)로부터 위쪽으로 올라감으로써, 접촉기 기저(202) 상에서 캐루셀(200)의 아래에 배치된 전기적 핀 또는 접촉부 및/또는 그 아래에 위치하는 DUT 인터페이스(120)의 접속이 해제되고 테스트 헤드(110)로부터 위쪽으로 당겨진다.

(e) 캐루셀(200)은 각변위만큼 회전되어, 제 1 테스트 위치(210) 및 제 1 DUT(160)에 대응하는 접촉기 기저(202) 상의 전기적 핀, 접촉부 또는 홀 및/또는 DUT 인터페이스(120)는 테스트 헤드(110)에 배치된 밑에 있는 대응하는 전기적 핀, 접촉부 및/또는 홀과 수직으로 적절히 정렬된다.

(f) 접촉기 기저(202) 상에서 캐루셀(200)의 아래에 배치된 전기적 핀, 접촉부 및/또는 홀 및/또는 그 아래에 배치된 DUT 인터페이스(120)가 동작가능하게 결합하고/결합하거나 테스트 헤드(110) 내에 또는 위에 배치되는 대응하는 적합한 전기적 접촉부, 핀 홀 또는 슬롯 내에 또는 위에 삽입되도록, 캐루셀(200)을 테스트 헤드(110) 방향으로 아래쪽으로 미는 적절한 수단이 이용된다.

(g) 삽입 핸들러(300)는 캐루셀(200)의 제 2 테스트 위치(211)에 제 2 DUT(161)를 삽입한다.

(h) 삽입 핸들러(300)는 DUT(161)를 해제하고, 제 3 DUT(162)를 인출하기 위해 이동한다.

(i) 삽입 핸들러(300)가 제 3 DUT(162)를 인출하는 동안, DUT(160,161)의 하나 이상의 부분에서 전기적 및/또는 전자적 테스트가 수행된다.

(j) 캐루셀(200)과 그 위에 장착되는 DUT(160,161)는 함께 테스트 헤드(110)로부터 위쪽으로 올라감으로써, 접촉기 기저(202) 상에서 캐루셀(200)의 아래쪽에 배치된 전기적 핀 또는 접촉부 및/또는 그 아래에 위치하는 DUT 인터페이스(120)는 접속이 해제되고 테스트 헤드(110)로부터 벗어나 위쪽으로 당겨진다.

(k) 캐루셀(200)은 각변위만큼 회전하여, 제 1 및 제 2 DUT(160,161)에 대응하는 접촉기 기저(202) 상의 전기적 핀, 접촉부 또는 홀 및/또는 그 아래에 위치하는 DUT 인터페이스(120)는 테스트 헤드(110) 내에 배치된 밑에 있는 대응하는 전기적 핀, 접촉부 및/또는 홀과 수직으로 적절히 정렬된다.

(l) 접촉기 기저(202) 상에서 캐루셀(200)의 아래에 배치된 전기적 핀, 접촉부 및/또는 홀 및/또는 그 아래에 배치된 DUT 인터페이스(120)가 동작가능하게 결합하고/결합하거나 테스트 헤드(110) 내에 또는 위에 배치되는 대응하는 적합한 전기적 접촉부, 핀 홀 또는 슬롯 내에 또는 위에 삽입되도록, 캐루셀(200)을 테스트 헤드(110) 방향으로 아래쪽으로 미는 적절한 수단이 이용된다.

(m) 삽입 핸들러(300)는 캐루셀(200)의 제 3 테스트 위치(212)에 제 3 DUT(162)를 삽입한다.

(n) 삽입 핸들러(300)는 DUT(162)를 해제하고, 제 4 DUT(163)를 인출하기 위해 이동한다.

(o) 삽입 핸들러(300)가 제 4 DUT(163)를 인출하는 동안, DUT(160,161,162)의 하나 이상의 부분에서 전기적 및/또는 전자적 테스트가 수행된다.

(p) 캐루셀(200) 위에 로딩되는 각각의 새로운 DUT에 대해 (j)부터 (n)까지의 단계가 반복되는데, 이용가능하거나 원하는 모든 테스트 위치(210 내지 220)가 DUT(160 내지 170)로 채워질 때까지 반복된다.

(q) 이용가능하거나 원하는 테스트 위치(210 내지 220)가 DUT로 채워지면, 전기적으로 및/또는 전자적으로 완전히 테스트되었던 DUT는 삽입 핸들러(300) 바로 아래에 배치되는 위치로 회전하기 시작한다. 이러한 완전히 테스트된 DUT는 순차적으로 제거되어, 테스트되지 않은 새로운 DUT를 위한 공간이 캐루셀(200) 내에 삽입되게 한다.

(r) 테스트되는 모든 DUT가 캐루셀(200) 내에 삽입되었으면, 캐루셀(200)은 삽입 핸들러(300)에 의해 이러한 DUT의 제거를 허용하고 완전히 테스트되기 위해 캐루셀(200) 내에 삽입되는 마지막 DUT에 필요한 모든 테스트 위치를 통하여 회전된다.

상술한 것 이외에 본 발명의 다수의 상이한 실시예 또는 변경은 본 발명의 범주 내에 존재한다는 점에 주목해야 한다. 이러한 실시예 및 변경은 이하에 설명되는 바와 같이 구성되는 테스터(100) 및 테스터(100)의 부품을 포함하지만, 이것으로 한정되지는 않는다.

삽입 핸들러(300)는 캐루셀(200) 상의 하나 이상의 테스터 위치로부터 이동/삽입/제거하는 것으로 구성될 수 있다.

다수의 삽입 핸들러(300)는 각 캐루셀(200)용으로 이용되거나, 단일 삽입 핸들러(300)용으로 이용될 수 있다. 예컨대, 도 8을 참조하면, 제 1 삽입 핸들러(300)는 테스트 위치(218)에 테스트되지 않은 DUT(168)를 삽입하기 위해 이용될 수 있지만, 제 2 삽입 핸들러(301)는 테스트 위치(219)로부터 완전히 테스트된 DUT(169)를 제거하기 위해 이용될 수 있다.

DUT 및 캐루셀(200)에서 동작이 수행되는 순서는 상술한 것과 다를 수 있다. 예컨대, 어떤 DUT는 다른 DUT가 캐루셀(200)에 삽입되는 동안 테스트될 수 있다.

본 발명의 바람직한 일 실시예에서, 삽입 핸들러(300) 및 테스트 헤드(110)는 상술한 종래 기술의 테스터(100)에 동작가능하게 첨가된다. 곧 특정 애플리케이션에 따라, 전기적 및/또는 전자적 테스트는 모든 테스트 위치에서의 모든 DUT 상에서 수행될 필요는 없다. 본 발명의 캐루셀(200)은 도 4에 도시된 것보다 많은 테스트 위치를 포함할 수 있다. 복수의 캐루셀(200) 및 대응하는 삽입 핸들러(300)는 테스트 헤드(110)의 동일하거나 상이한 부분을 점유하기 위해 동시에 또는 순차적으로 이용될 수 있다.

본 발명의 캐루셀(200)의 모양은 원형일 필요는 없으며, DUT(160)의 테스트 또는 배치를 회전시키거나 변형시킬 수 있는 정사각형, 직사각형, 팔각형, 오각형 또는 다른 모양을 취할 수 있다.

본 발명의 일 실시예에서, 캐루셀(200)은 대략 (360°)/(캐루셀(200)에 로딩되는 DUT의 개수)인 각거리만큼 회전된다. 본 발명의 다른 실시예는 각 단계에서 서로 다른 각회전을 갖는 것을 특징으로 할 것이다.

캐루셀(200)은 테스트 헤드(110)에 대하여 수평, 수직 또는 그 사이의 임의의 각도로 회전하도록 구성될 수 있다. 이와 달리, 테스트 헤드(110) 및 캐루셀(200)은 양 유닛의 주축이 실질적으로 병렬 및 수평, 수직 또는 그 사이의 임의의 각도로 존재하도록 구성될 수 있다.

종래 기술 애질런트 93000 테스터에서 현재 이용되는 것과 같은, 당업자에게 알려져 있는 수단은 캐루셀(200)을 기계적으로 올리고, 회전시키며, 아래로 미는 데 이용될 수 있다. 예컨대, 캐루셀(200)은 삽입 핸들러(300) 또는 캐루셀(200)을 올리고, 회전시키고/회전시키며, 아래로 미는 것 중 적어도 하나를 정확하고 확실하게 수행할 수 있는 기타 적절한 전기적, 기계적, 전기-기계적, 공기압 또는 다른 수단에 의해 위쪽으로 올려지고, 각거리만큼 회전되고/회전되거나 아래쪽으로 밀릴 수 있다. 다수의 또는 상이한 수단은 상술한 각 기능을 수행하는 데 이용될 수 있다는 점, 또는 어떤 수단은 이러한 2개 이상의 기능을 수행하는 데 이용될 수 있다는 점에 주목해야 한다.

본 발명의 테스터(100)는 캐루셀(200) 및 대응하는 테스트 헤드(110)를 포함하는 한편, 애질런트 93000 테스터와 유사한 방식으로 웨이퍼 프로버 및 테스터로서 동작하도록 추가로 구성될 수 있다.

본 발명의 일 실시예에서, DUT는 각 테스트 위치에서 각 DUT의 서로 다른 부분 상에서 상이한 테스트가 수행되도록 전기적 및/또는 전자적으로 테스트되는 것으로 예상된다. 따라서, 예로서만, 제 1 테스트 위치에서는 SOC의 메모리 부분이 테스트되고, 제 2 위치에서는 무선 통신 부분이 테스트되며, 제 3 위치에서는 SOC의 CPU 부분이 테스트되고, 제 4 위치에서는 SOC의 입/출력 부분이 테스트되며, 제 5 위치에서는 SOC의 아날로그/디지털 부분이 테스트될 것이다.

도 5는 테스터(100) 용도의 본 발명의 원형 캐루셀(200)의 일 실시예에 대한 평면도를 도시한다. 도 4에 도시된 캐루셀(200)의 11-테스트 위치 실시예와 달리, 도 5의 캐루셀(200)은 16개의 상이한 DUT 및/또는 SOC(160 내지 175)를 수용할 수 있는 16개의 서로 다른 테스트 위치(210 내지 225)를 포함한다.

도 6은 테스터(100) 용도의 본 발명의 캐루셀(200)의 서로 다른 2개의 실시 예에 대한 평면도를 도시한다. 도 6의 좌측 위에 위치하는 제 1 실시예는 8개의 DUT(160 내지 167)를 수용할 수 있는 8개의 테스트 스테이션(210 내지 217)을 포함한다. 도 6의 우측 아래에 위치하는 제 2 실시예는 16개의 DUT(160 내지 175)를 수용할 수 있는 16개의 테스트 스테이션(210 내지 225)을 포함한다. 도 6은 본 발명의 캐루셀(200)의 크기 및 용량이 단일 구성으로 전혀 제한되지 않으며, 테스트 스테이션의 수(1 내지 n) -숫자 n은 각 DUT를 테스트하는 데 필요한 핀의 수에 의해 결정됨- , 캐루셀(200)의 반지름, 테스트되는 DUT의 크기 및 테스트 헤드(110)의 크기와 특정 구성, 및 다른 요인을 포함할 수 있는 것으로 도시된다.

도 7은 테스터(100) 용도의 본 발명의 캐루셀(200)의 일 실시예에 대한 평면도를 도시하는데, DUT(160 내지 175)는 단일 삽입 핸들러(300)에 의해 단일 부분으로부터 로딩되거나 언로딩된다. 도 8은 테스터(100) 용도의 본 발명의 캐루셀(200)의 다른 실시예에 대한 평면도를 도시하는데, 테스트되지 않은 DUT(168)는 삽입 핸들러(300)에 의해 캐루셀(200)의 테스트 위치(218)에 로딩되지만, DUT(169)는 삽입 핸들러(300)에 의해 캐루셀(200)의 테스트 위치(219)로부터 언로딩된다.

도 9는 본 발명의 캐루셀(200)을 이용함으로써 발생하는 시간 절감의 예를 도시한다. 도 9에 도시된 예에서, 통상의 종래 기술의 DUT 보드 방안은 본 발명의 캐루셀(200)의 이용과 비교되는데, DUT 보드 및 캐루셀(200)은 둘 다 8개의 테스트 위치를 포함한다. 8-위치 DUT 보드 및 캐루셀(200) 각각을 로딩하고 테스트하며 언로딩하는 데 필요한 각 시간에 의해 도 9에 도시된 바와 같이, 캐루셀(200)은 종래 기술의 DUT 보드를 사용하여 수행되는 동일한 프로세스에 필요한 시간을 상당히 감소시킨다.

이제 명백해지는 바와 같이, 캐루셀(200), 테스트 헤드(110) 및 테스터(100)의 특정 실시예는 본 명세서에 설명되고 개시되지만, 본 발명의 다른 실시예 및 다수의 변경이 본 발명의 사상 및 범주를 벗어나지 않으면서 구현되거나 구성될 수 있다. 따라서, 본 발명의 범주는 본 명세서에 개시된 특정 실시예로 한정되는 것은 아니며, 첨부되는 특허 청구 범위 및 이들의 균등물에 따라 결정됨은 물론이다. 결과적으로, 명세서에 개시된 본 발명의 특정 실시예는 첨부되는 특허 청구 범위에 정의되는 본 발명의 사상 및 범주를 벗어나지 않으면서 변경 및 수정되는 것이다.

본 발명에 따르면, DUT를 테스트하도록 구성되는 캐루셀과 이를 포함하는 테스터 및 테스트 방법을 제공할 수 있다.

Claims

DUT(Device Under Test)의 전기적 또는 전자적 테스트를 가능하게 하는 장치에 있어서,

회전가능하거나 병진가능한(translatable) 캐루셀(carousel)과,

삽입 핸들러(an insertion handler)와,

테스트 헤드(a test head)를 포함하며,

상기 캐루셀은

(a) 상위 표면과,

(b) 복수의 캐루셀 위치에서 상기 테스트 헤드에 해제가능한 부착(releasable attachment)을 위해 구성되는 하위 표면과,

(c) 상기 캐루셀의 상위 표면의 주변부의 안쪽에 구비되며 상기 상위 표면을 따라 분포된 복수 개의 테스트 스테이션 -상기 DUT는 상기 삽입 핸들러에 의하여 상기 복수 개의 테스트 스테이션에 삽입되고 상기 삽입 핸들러에 의하여 상기 복수의 테스트 스테이션에서 제거됨-과,

(d) 상기 테스트 헤드 내의 대응하는 전기적 접속부에 상기 캐루셀 내에 수납되고 수용되는 각각의 DUT를 전기적으로 연결하는 수단 -상기 수단은 상기 하위 표면에 배치된 전기적 핀 또는 콘택트를 포함함-

을 포함하되,

상기 캐루셀은 상기 각 테스트 스테이션이 상기 테스트 헤드에 대하여 복수의 위치에 배치될 수 있도록 상기 테스트 헤드에 대해 회전되거나 병진되고,

상기 테스트 헤드는 상기 캐루셀의 하위 표면의 아래에 위치하고, 상기 캐루셀의 하위 표면 상의 상기 전기적 핀 또는 콘택트에 대응하는 전기적 콘택트 또는 커넥션을 구비한 상부 표면을 가지며,

상기 삽입 핸들러는 상기 캐루셀의 상부 표면의 위에 위치하는

장치.
삭제
제 1 항에 있어서,

상기 캐루셀은 일련의 별개의 사전결정된 각변위(angular displacement)만큼 회전하도록 구성되는데, 각각의 각변위는 (360°)/(상기 캐루셀의 상부 표면에 배치되는 테스트 스테이션의 개수)인

장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
제 1 항에 있어서,

상기 캐루셀의 모양은 원형, 다변형인(multi-sided) 정사각형, 직사각형, 오각형, 육각형 및 팔각형 중 하나인

장치.
삭제
제 1 항에 있어서,

상기 DUT는 집적 회로(IC)인

장치.
제 14 항에 있어서,

상기 IC는 SOC(system-on-chip) 집적 회로인

장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
제 1 항에 있어서,

상기 삽입 핸들러는 제 1 삽입 핸들러이고, 상기 장치는 제 2 삽입 핸들러를 더 포함하도록 구성되고, 상기 제 1 삽입 핸들러는 상기 캐루셀에 DUT를 삽입하도록 구성되고 상기 제 2 삽입 핸들러는 상기 캐루셀로부터 DUT를 제거하도록 구성되는

장치.
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제
삭제