KR100916209B1 - Dut 테스트 시스템 - Google Patents

Dut 테스트 시스템 Download PDF

Info

Publication number
KR100916209B1
KR100916209B1 KR1020090021473A KR20090021473A KR100916209B1 KR 100916209 B1 KR100916209 B1 KR 100916209B1 KR 1020090021473 A KR1020090021473 A KR 1020090021473A KR 20090021473 A KR20090021473 A KR 20090021473A KR 100916209 B1 KR100916209 B1 KR 100916209B1
Authority
KR
South Korea
Prior art keywords
dut
burn
board
test
test system
Prior art date
Application number
KR1020090021473A
Other languages
English (en)
Inventor
노건호
옹문발
이성현
Original Assignee
(주) 제노맥스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 제노맥스 filed Critical (주) 제노맥스
Priority to KR1020090021473A priority Critical patent/KR100916209B1/ko
Application granted granted Critical
Publication of KR100916209B1 publication Critical patent/KR100916209B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26Testing of individual semiconductor devices
    • G01R31/2642Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862Chambers or ovens; Tanks
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/286External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

본 발명은 소정의 반도체 장치인 DUT(device under test)를 보다 효율적으로 테스트할 수 있는 시스템을 제공하고자 한 것이다. 이를 위해, 본 발명은 다수 개의 DUT(device under test)를 테스트하기 위한 장치에 있어서, 사각형의 판형으로 이루어지며 일측에 연결 커넥터가 구비된 번인 보드와 상기 DUT가 삽입되어 끼워지는 형상을 이루고 상기 번인 보드의 상면에 다수 개가 정렬 배치된 형태로 구비됨과 동시에 각각이 상기 연결 커넥터와 전기적으로 연결되게 설치되는 DUT 연결 소켓 및 상기 번인 보드의 하면으로 상기 정렬 배치된 DUT 연결 소켓 각각에 대응되는 위치로 전기적으로 연결되게 다수개가 정렬 배치되어 설치된 SATA 컨트롤러를 포함하여 구성되는 DUT 테스트 시스템을 제공한다.
DUT, 컨트롤러, 테스트

Description

DUT 테스트 시스템{Test System For DUT}
본 발명은 DUT 장치에 관한 것으로서, 보다 상세하게는 SSD(Solid State Drive)와 같은 소정의 반도체 장치인 DUT의 테스트 시스템에 관한 것이다.
일반적으로 소정의 반도체 장치인 DUT(device under test)의 불량발생확률은 초기 일정 시간 이내에 발생하는 비율이 가장 높고, 그 이후에는 DUT 장치의 수명이 다할 때까지 거의 일정한 것으로 알려져 있다.
상기 DUT 장치의 생산에 있어서, 번인 테스트는 일반적인 사용환경(예를 들면 실온)보다 가혹한 조건하에서 수명 가속시험을 통하여 일반적인 환경 하에서 보다 좀더 빠르게 DUT의 초기 불량을 검출해 낼 수 있도록 함으로써 DUT를 출하한 후에 발생할 수 있는 DUT에 대한 잠재적인 불량을 검출하는데 그 목적이 있다.
그리고, 번인 테스트가 끝난 후에 상기 번인 테스트를 통과한 상기 DUT 장치를 대상으로 실장 테스트가 수행된다.
상기 실장 테스트는 상기 DUT 장치를 어플리케이션 세트 또는 실장 세트에 장착한 후 시행되는 테스트를 말한다.
이하, 종래 DUT 테스트 장치를 설명한다.
도 1은 종래 일반적인 DUT 테스트 장치의 주요구성간의 관계를 나타낸 구성도이다.
도시된 것처럼, 종래 DUT 테스트 장치는 연결 소켓(4) 및 DUT(5)가 설치되는 챔버(1)와, 상기 챔버(1)의 연결 소켓(4)과 전기적으로 연결되는 연결 커넥터(3) 및 상기 연결 커넥터(3)에 연결되는 컨트롤러(6)를 구비하는 테스트 유닛(2)을 포함하여 구성된다.
상기 연결 소켓(4) 및 상기 연결 커넥터(3)는 테스트하고자 하는 DUT(5)의 개수에 따라 복수개가 구비된다.
그리고, 상기 컨트롤러(6)와 상기 연결 커넥터(3)는 각각 다수개의 케이블(7)을 이용 전기적으로 연결되도록 구성된다.
상기와 같이 구성되어, 상기 연결 소켓(4)에 DUT(5)를 삽입하는 방식으로 연결하고 DUT(5)의 이상여부를 상기 컨트롤러(6)를 통하여 테스트하게 된다.
그런데, 상기와 같은 종래 테스트 장치는 열에 취약하고 덩치가 커서, 도시된 것처럼, 챔버(1) 외부에서 복수개의 케이블(7) 및 연결 커넥터(3)로 DUT(5)와 연결되었다.
따라서, 다수 개의 케이블(7) 및 연결 커넥터(3)를 사용하는 연결구조를 이루어 구조가 복잡함과 동시에 접속불량이 발생하기도 하는 문제점이 있었다.
특히, 이와 같은 구조 하에서는 SSD같이 고속으로 통신하는 디바이스의 경우 임피던스 불균형 및 노이즈 간섭으로 인하여 데이터 통신 에러가 발생하는 문제점도 있었다.
본 발명은 상기한 종래의 문제점 및 제결점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 다음과 같다.
첫째, DUT와 컨트롤러의 연결특성이 향상된 구조로 이루어진 DUT 테스트 시스템을 제공하는데 그 목적이 있다.
둘째, 특정 DUT만의 테스트가 가능한 DUT 테스트 시스템을 제공하는데 그 목적이 있다.
상기한 목적을 달성하기 위하여, 본 발명은 다수개의 DUT를 테스트하기 위한 장치에 있어서; 판형으로 이루어진 번인 보드와 상기 번인 보드의 일면에 구비되며 DUT가 설치되는 DUT 연결 소켓과 상기 번인 보드에 DUT가 설치된 경우, 설치된 DUT와 전기적으로 연결되도록 상기 번인 보드에 구비되는 SATA 컨트롤러를 포함하여 구성되는 DUT 테스트 시스템을 제공한다.
여기서, 상기 SATA 컨트롤러는 상기 번인 보드의 일면에 구비되며 DUT가 설치되는 DUT 연결 소켓에 대응되는 개수 및 위치로 구비될 수 있다.
한편, 본 발명은 상기 번인 보드가 설치되도록 연결 커넥터가 구비된 챔버 및 상기 연결 커넥터와 전기적으로 연결되어 상기 연결 소켓에 설치된 DUT를 테스트 하기 위한 번인 보드 인터페이스를 구비한 테스트 유닛을 더 포함하여 구성될 수 있다.
이때, 상기 번인 보드에 다수개의 DUT가 설치된 경우에, 상기 인터페이스를 이용하여 선택된 하나의 DUT만의 테스트가 가능하도록 할 수 있다.
그리고, 상기 SATA 컨트롤러는 선택된 컨트롤러만이 작동되도록 할 수 있다.
상기와 같이 구성된 본 발명 DUT 테스트 시스템의 효과에 대하여 설명하면 다음과 같다.
첫째, 번인 보드에 DUT 컨트롤러가 일체로 내장되어 있으므로 연결특성이 향상되어 접속불량 등의 문제가 방지됨과 동시에 테스트 속도가 빨라지는 효과가 있습니다.
둘째, 번인 보드에 DUT를 결합 시 각각의 DUT에 직접 컨트롤러가 연결되도록 함으로써 채널의 독립적 동작 및 향상된 속도로 동작되도록 하는데 있다.
이하, 본 발명의 목적이 구체적으로 실현될 수 있는 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.
첨부된 도면 중 도 2는 본 발명 DUT 테스트 시스템을 이루는 주요 구성간의 관계를 개략적으로 나타낸 구성도이다.
도시된 것처럼, 본 발명 DUT 테스트 시스템은 판형으로 이루어진 번인 보드(burn - in board)(110)와 상기 번인 보드(110)의 일면에 구비되는 DUT 연결 소 켓(120)과, 상기 번인 보드(110)에 구비되어 상기 DUT(130)와 전기적으로 연결되는 SATA 컨트롤러(140)를 포함하여 구성된다.
도 3은 본 발명 DUT 테스트 시스템에 있어서 DUT 연결 커넥터를 구비한 번인 보드를 보다 상세히 나타낸 평면도이다.
도 3을 참조하면, 상기 번인 보드(110)는 사각의 판상으로 형성되며, 상기 번인 보드(110)의 일면(상면)에는 상기 DUT(130)가 끼워져 삽입되는 연결 소켓(120)이 다수개가 정렬 배치된 형태로 구비된다.
그리고, 상기 번인 보드(110)의 타면(하면)으로는 상기 다수개의 DUT(130)와 전기적으로 연결되는 연결 커넥터(150)가 설치된다.
즉, 상기 연결 소켓(120)에 DUT(130)를 삽입하는 경우, 상기 DUT(130)와 상기 연결 커넥터(150)가 전기적으로 연결되는 형태를 이룬다.
여기서, 소정의 반도체 장치로서의 DUT(130)는 여러 형태가 가능하나, 최근 많이 사용되는 일예로서는 SSD를 들 수 있을 것이다.
도 4는 DUT가 삽입된 번인 보드를 나타낸 일측면도이며, 도 5는 다른 일측 방향을 기준으로 DUT가 삽입된 번인 보드를 나타낸 측면도이다.
상기 도 4 및 도 5에 도시된 바와 같이, 상기 번인 보드(110)의 연결 소켓(120)에는 DUT(130)가 각각 삽입된다.
그리고, 상기 번인 보드(110)의 타면에는 상기 DUT(130) 각각과 전기적으로 연결되는 다수개의 SATA 컨트롤러(140)가 설치된다.
여기서, 상기 SATA 컨트롤러(140)는 상기 DUT(130)와 전기적으로 연결됨과 동시에 대응되는 개수로 구비된다. 이를 위해, 상기 번인 보드(110)의 하면에 상기 연결 소켓(120) 각각에 대응되는 위치로 상기 SATA 컨트롤러(140)가 설치됨이 바람직하다.
또한, 상기 번인 보드(110)의 연결 커넥터(150)는 이하 설명될 번인 보드 인터페이스(210)와 전기적으로 연결되도록 구성된다.
여기서, 상기 인터페이스 연결 커넥터(150)도 상기 번인 보드(110)와 대응되는 개수로 구비됨이 바람직하다.
도 6은 본 발명 DUT 테스트 시스템의 전체 구성을 개략적으로 나타낸 도면이다.
도 6에서와 같이, 본 발명 DUT 테스트 시스템은 상기 번인 보드(110)의 연결 커넥터(150)가 설치되도록 한 챔버(100) 및 상기 연결 커넥터(150)와 전기적으로 연결되며 상기 연결 소켓(120)에 삽입된 DUT(130)를 테스트 하기 위한 번인 보드 인터페이스(210)를 구비한 테스트 유닛(200)을 더 포함하여 구성된다.
즉, 상기 챔버(100)는 소정의 소켓(미도시)이 구비되어 상기 번인 보드(110)의 연결 커넥터(150)를 챔버(100) 내 상기 소켓에 연결 시에 상기 번인 보드(110)가 상기 테스트 유닛(200)의 번인 보드 인터페이스(210)에 직접 전기적으로 연결되도록 한 것이다.
상기와 같이 구성된 본 발명 DUT 테스트 시스템의 작용에 대하여 설명하면 다음과 같다.
첨부된 도 4 내지 도 6에 도시된 바와 같이 상기 번인 보드(110)의 연결 소켓(120)에 테스트하고자 하는 DUT(130)를 삽입한다.
그리고, 상기 DUT(130)가 접속된 번인 보드(110)의 연결커넥터(150)를 챔버(100) 내 소켓에 삽입하여 상기 번인 보드(110)가 챔버(100)에 설치되도록 한다.
이 경우, 상기 DUT(130)는 상기 테스트 유닛(200)의 번인 보드 인터페이스(210)와 자동적으로 전기적 연결 구조를 이루게 된다.
이렇게 되면 상기 번인 보드 인터페이스(210)를 이용 임의의 SATA 컨트롤러(140)를 선택하여 대응하는 DUT(130)를 테스트 할 수 있게 된다.
상기와 같이 본 발명 DUT 테스트 시스템에 의하면 상기 번인 보드의 DUT에 직접 SATA 컨트롤러가 일체로 연결되어 있으므로, 연결특성이 향상됨과 동시에 테스트 작업 시 속도효율을 최대화할 수 있는 효과가 있다.
또한, 상기 번인 보드에 DUT를 결합 시 각각의 DUT에 직접 컨트롤러가 연결된 구조를 이루고 있으므로, 채널의 독립적 동작 및 최고 속도로 동작되도록 할 수 있게 된다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
도 1은 종래 일반적인 DUT 테스트 장치의 주요 구성간의 관계를 나타낸 구성도;
도 2는 본 발명 DUT 테스트 시스템의 주요 구성간의 관계를 개략적으로 나타낸 구성도;
도 3은 본 발명 DUT 테스트 시스템에 있어서 DUT 연결 커넥터를 구비한 번인 보드를 보다 상세히 나타낸 평면도;
도 4는 DUT가 삽입된 번인 보드를 나타낸 일측면도;
도 5는 다른 방향에서 나타낸 DUT가 삽입된 번인 보드를 나타낸 측면도; 및
도 6은 본 발명 DUT 테스트 시스템의 전체 구성을 개략적으로 나타낸 도면이다.
<도면의 주요부분에 대한 부호의 설명>
100: 챔버 110: 번인 보드
120: 연결 소켓 130: DUT
140: SATA 컨트롤러 150: 연결 커넥터
200: 테스트 유닛 210: 번인 보드 인터페이스

Claims (5)

  1. 다수 개의 DUT(device under test)를 테스트하기 위한 장치에 있어서;
    사각형의 판형으로 이루어지며 일측에 연결 커넥터가 구비된 번인 보드;
    상기 DUT가 삽입되어 끼워지는 형상을 이루고 상기 번인 보드의 상면에 다수 개가 정렬 배치된 형태로 구비됨과 동시에 각각이 상기 연결 커넥터와 전기적으로 연결되게 설치되는 DUT 연결 소켓; 및
    상기 번인 보드의 하면으로 상기 정렬 배치된 DUT 연결 소켓 각각에 대응되는 위치로 전기적으로 연결되게 다수개가 정렬 배치되어 설치된 SATA 컨트롤러;
    를 포함하여 구성되는 DUT 테스트 시스템.
  2. 삭제
  3. 제1항에 있어서,
    상기 번인 보드가 설치되도록 연결 커넥터가 구비된 챔버; 및
    상기 챔버의 일측으로 상기 번인 보드의 연결 커넥터와 전기적으로 연결되도록 형성되어 상기 연결 소켓에 설치된 DUT를 테스트 하기 위한 번인 보드 인터페이스가 구비된 테스트 유닛;
    을 더 포함하여 구성되는 것을 특징으로 하는 DUT 테스트 시스템.
  4. 제3항에 있어서,
    상기 번인 보드에 다수개의 DUT가 설치된 경우에,
    상기 번인 보드 인터페이스를 이용하여 선택된 하나의 DUT만의 테스트가 가능하도록 한 것을 특징으로 하는 DUT 테스트 시스템.
  5. 제3항에 있어서,
    상기 SATA 컨트롤러는,
    상기 다수의 SATA 컨트롤러 중 선택된 SATA 컨트롤러만이 작동되도록 하는 것을 특징으로 하는 DUT 테스트 시스템.
KR1020090021473A 2009-03-13 2009-03-13 Dut 테스트 시스템 KR100916209B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090021473A KR100916209B1 (ko) 2009-03-13 2009-03-13 Dut 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090021473A KR100916209B1 (ko) 2009-03-13 2009-03-13 Dut 테스트 시스템

Publications (1)

Publication Number Publication Date
KR100916209B1 true KR100916209B1 (ko) 2009-09-08

Family

ID=41355466

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090021473A KR100916209B1 (ko) 2009-03-13 2009-03-13 Dut 테스트 시스템

Country Status (1)

Country Link
KR (1) KR100916209B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212253B1 (ko) 2012-08-16 2012-12-13 주식회사 유니테스트 리드라이버(Redrivr)를 이용하는 DUT(Devic unde Test) 테스트 장치
US10088521B2 (en) 2016-07-27 2018-10-02 Samsung Electronics Co., Ltd. Test board for semiconductor package, test system, and method of manufacturing semiconductor package

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038933A (ko) * 2005-10-07 2007-04-11 애질런트 테크놀로지스, 인크. Dut를 테스트하도록 구성되는 캐루셀과 이를 포함하는테스터 및 테스트 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070038933A (ko) * 2005-10-07 2007-04-11 애질런트 테크놀로지스, 인크. Dut를 테스트하도록 구성되는 캐루셀과 이를 포함하는테스터 및 테스트 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101212253B1 (ko) 2012-08-16 2012-12-13 주식회사 유니테스트 리드라이버(Redrivr)를 이용하는 DUT(Devic unde Test) 테스트 장치
US20140049265A1 (en) * 2012-08-16 2014-02-20 Unitest Inc Device under test tester using redriver
US9459302B2 (en) 2012-08-16 2016-10-04 Unitest Inc Device under test tester using redriver
US10088521B2 (en) 2016-07-27 2018-10-02 Samsung Electronics Co., Ltd. Test board for semiconductor package, test system, and method of manufacturing semiconductor package

Similar Documents

Publication Publication Date Title
US9310427B2 (en) High speed tester communication interface between test slice and trays
CN102236071B (zh) 测试装置及连接装置
KR101111482B1 (ko) 모듈 번-인 테스트 시스템
KR101384714B1 (ko) 반도체 검사장치
TWI432755B (zh) 測試系統及印刷電路板組件之測試方法
CN106771987A (zh) 一种基于子母板的集成电路芯片老化测试装置及测试方法
KR20010030367A (ko) 콘택트 핀을 장착하기 위한 핀 블럭 구조물
CN105372536A (zh) 航空电子通用测试平台
KR100916209B1 (ko) Dut 테스트 시스템
KR101455681B1 (ko) 공기 순환 기능이 개선된 하이픽스 보드
JPWO2010041324A1 (ja) 回路ボード、回路ボードアッセンブリ及び誤挿入検出装置
CN104813172B (zh) 用于测试系统的接口
KR20060132143A (ko) 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치
KR101794134B1 (ko) 반도체 검사용 테스트헤드
JP2008261853A (ja) 試験装置及び診断用パフォーマンスボード
CN203811771U (zh) 芯片测试装置
KR100816796B1 (ko) 반도체 디바이스 테스트 시스템
KR101386224B1 (ko) 자동 테스트 장치용 디에스에이 보드 플로팅 장치 및 이를 포함하는 하이픽스 보드
CN203720212U (zh) 一种用于芯片测试的接口盒系统
CN102621463B (zh) 用于半导体测试装置具有气密式导通孔的载板及制造方法
KR101249020B1 (ko) 하이 스피드 번인 테스트 장치
JP2010043868A (ja) 電気検査ジグおよび電気検査装置
KR20090003097A (ko) 번-인 테스트 장비의 접속장치
KR100998763B1 (ko) 프로브 카드
KR101467381B1 (ko) 반도체 검사장치

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120829

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130827

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20140819

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20150821

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20160902

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20170822

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190902

Year of fee payment: 11