KR100916209B1 - Test system for dut - Google Patents
Test system for dut Download PDFInfo
- Publication number
- KR100916209B1 KR100916209B1 KR1020090021473A KR20090021473A KR100916209B1 KR 100916209 B1 KR100916209 B1 KR 100916209B1 KR 1020090021473 A KR1020090021473 A KR 1020090021473A KR 20090021473 A KR20090021473 A KR 20090021473A KR 100916209 B1 KR100916209 B1 KR 100916209B1
- Authority
- KR
- South Korea
- Prior art keywords
- dut
- burn
- board
- test
- test system
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2642—Testing semiconductor operation lifetime or reliability, e.g. by accelerated life tests
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2862—Chambers or ovens; Tanks
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
Landscapes
- Engineering & Computer Science (AREA)
- Environmental & Geological Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
본 발명은 DUT 장치에 관한 것으로서, 보다 상세하게는 SSD(Solid State Drive)와 같은 소정의 반도체 장치인 DUT의 테스트 시스템에 관한 것이다.The present invention relates to a DUT device, and more particularly, to a test system of a DUT, which is a predetermined semiconductor device such as a solid state drive (SSD).
일반적으로 소정의 반도체 장치인 DUT(device under test)의 불량발생확률은 초기 일정 시간 이내에 발생하는 비율이 가장 높고, 그 이후에는 DUT 장치의 수명이 다할 때까지 거의 일정한 것으로 알려져 있다.In general, the probability of failure of a device under test (DUT), which is a semiconductor device, is most likely to occur within an initial predetermined time period, and thereafter, it is known to be almost constant until the life of the DUT device is reached.
상기 DUT 장치의 생산에 있어서, 번인 테스트는 일반적인 사용환경(예를 들면 실온)보다 가혹한 조건하에서 수명 가속시험을 통하여 일반적인 환경 하에서 보다 좀더 빠르게 DUT의 초기 불량을 검출해 낼 수 있도록 함으로써 DUT를 출하한 후에 발생할 수 있는 DUT에 대한 잠재적인 불량을 검출하는데 그 목적이 있다.In the production of the DUT device, the burn-in test can detect the initial failure of the DUT faster than the normal environment through the accelerated life test under the harsher conditions than the normal use environment (for example, room temperature). Its purpose is to detect potential failures to the DUT that may occur later.
그리고, 번인 테스트가 끝난 후에 상기 번인 테스트를 통과한 상기 DUT 장치를 대상으로 실장 테스트가 수행된다.After the burn-in test is finished, a mounting test is performed on the DUT device that has passed the burn-in test.
상기 실장 테스트는 상기 DUT 장치를 어플리케이션 세트 또는 실장 세트에 장착한 후 시행되는 테스트를 말한다.The mounting test refers to a test performed after mounting the DUT device to an application set or a mounting set.
이하, 종래 DUT 테스트 장치를 설명한다.Hereinafter, a conventional DUT test apparatus will be described.
도 1은 종래 일반적인 DUT 테스트 장치의 주요구성간의 관계를 나타낸 구성도이다.1 is a configuration diagram showing the relationship between the major components of a conventional general DUT test apparatus.
도시된 것처럼, 종래 DUT 테스트 장치는 연결 소켓(4) 및 DUT(5)가 설치되는 챔버(1)와, 상기 챔버(1)의 연결 소켓(4)과 전기적으로 연결되는 연결 커넥터(3) 및 상기 연결 커넥터(3)에 연결되는 컨트롤러(6)를 구비하는 테스트 유닛(2)을 포함하여 구성된다.As shown, the conventional DUT test apparatus includes a
상기 연결 소켓(4) 및 상기 연결 커넥터(3)는 테스트하고자 하는 DUT(5)의 개수에 따라 복수개가 구비된다.The connecting
그리고, 상기 컨트롤러(6)와 상기 연결 커넥터(3)는 각각 다수개의 케이블(7)을 이용 전기적으로 연결되도록 구성된다.The
상기와 같이 구성되어, 상기 연결 소켓(4)에 DUT(5)를 삽입하는 방식으로 연결하고 DUT(5)의 이상여부를 상기 컨트롤러(6)를 통하여 테스트하게 된다.It is configured as described above, it is connected in the manner of inserting the DUT (5) to the connection socket (4) and the abnormality of the DUT (5) is tested through the controller (6).
그런데, 상기와 같은 종래 테스트 장치는 열에 취약하고 덩치가 커서, 도시된 것처럼, 챔버(1) 외부에서 복수개의 케이블(7) 및 연결 커넥터(3)로 DUT(5)와 연결되었다.However, the conventional test apparatus as described above is susceptible to heat and large in size, and is connected to the
따라서, 다수 개의 케이블(7) 및 연결 커넥터(3)를 사용하는 연결구조를 이루어 구조가 복잡함과 동시에 접속불량이 발생하기도 하는 문제점이 있었다.Accordingly, there is a problem in that a connection structure using a plurality of
특히, 이와 같은 구조 하에서는 SSD같이 고속으로 통신하는 디바이스의 경우 임피던스 불균형 및 노이즈 간섭으로 인하여 데이터 통신 에러가 발생하는 문제점도 있었다.In particular, in such a structure, a data communication error occurs due to impedance imbalance and noise interference in a device that communicates at a high speed such as an SSD.
본 발명은 상기한 종래의 문제점 및 제결점을 해결하기 위하여 안출된 것으로서, 본 발명의 목적은 다음과 같다.The present invention has been made to solve the above problems and disadvantages, the object of the present invention is as follows.
첫째, DUT와 컨트롤러의 연결특성이 향상된 구조로 이루어진 DUT 테스트 시스템을 제공하는데 그 목적이 있다.First, the purpose of the present invention is to provide a DUT test system composed of an improved structure of the connection between the DUT and the controller.
둘째, 특정 DUT만의 테스트가 가능한 DUT 테스트 시스템을 제공하는데 그 목적이 있다.Second, to provide a DUT test system that can test only a specific DUT.
상기한 목적을 달성하기 위하여, 본 발명은 다수개의 DUT를 테스트하기 위한 장치에 있어서; 판형으로 이루어진 번인 보드와 상기 번인 보드의 일면에 구비되며 DUT가 설치되는 DUT 연결 소켓과 상기 번인 보드에 DUT가 설치된 경우, 설치된 DUT와 전기적으로 연결되도록 상기 번인 보드에 구비되는 SATA 컨트롤러를 포함하여 구성되는 DUT 테스트 시스템을 제공한다.In order to achieve the above object, the present invention provides an apparatus for testing a plurality of DUT; The board includes a burn-in board having a plate shape and a DUT connection socket provided at one side of the burn-in board, and a SATA controller provided at the burn-in board to be electrically connected to the installed DUT when the DUT is installed at the burn-in board. Provides a DUT test system.
여기서, 상기 SATA 컨트롤러는 상기 번인 보드의 일면에 구비되며 DUT가 설치되는 DUT 연결 소켓에 대응되는 개수 및 위치로 구비될 수 있다.Here, the SATA controller may be provided on one surface of the burn-in board and provided in the number and positions corresponding to the DUT connection socket in which the DUT is installed.
한편, 본 발명은 상기 번인 보드가 설치되도록 연결 커넥터가 구비된 챔버 및 상기 연결 커넥터와 전기적으로 연결되어 상기 연결 소켓에 설치된 DUT를 테스트 하기 위한 번인 보드 인터페이스를 구비한 테스트 유닛을 더 포함하여 구성될 수 있다.Meanwhile, the present invention may further include a test unit having a chamber having a connection connector for installing the burn-in board and a burn-in board interface for testing a DUT installed in the connection socket electrically connected to the connection connector. Can be.
이때, 상기 번인 보드에 다수개의 DUT가 설치된 경우에, 상기 인터페이스를 이용하여 선택된 하나의 DUT만의 테스트가 가능하도록 할 수 있다.In this case, when a plurality of DUTs are installed on the burn-in board, only one DUT selected using the interface may be tested.
그리고, 상기 SATA 컨트롤러는 선택된 컨트롤러만이 작동되도록 할 수 있다.The SATA controller may allow only the selected controller to operate.
상기와 같이 구성된 본 발명 DUT 테스트 시스템의 효과에 대하여 설명하면 다음과 같다.Referring to the effect of the DUT test system of the present invention configured as described above are as follows.
첫째, 번인 보드에 DUT 컨트롤러가 일체로 내장되어 있으므로 연결특성이 향상되어 접속불량 등의 문제가 방지됨과 동시에 테스트 속도가 빨라지는 효과가 있습니다.First, since the DUT controller is integrated in the burn-in board, the connection characteristics are improved, which prevents problems such as connection failure and speeds up the test.
둘째, 번인 보드에 DUT를 결합 시 각각의 DUT에 직접 컨트롤러가 연결되도록 함으로써 채널의 독립적 동작 및 향상된 속도로 동작되도록 하는데 있다.Second, when combining the DUTs with burn-in boards, the controllers are directly connected to each DUT to operate at the channel independent operation and at an increased speed.
이하, 본 발명의 목적이 구체적으로 실현될 수 있는 바람직한 실시예를 첨부된 도면을 참조하여 설명하기로 한다. 본 실시예를 설명함에 있어서, 동일 구성에 대해서는 동일 명칭 및 동일 부호가 사용되며 이에 따른 부가적인 설명은 생략하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to the accompanying drawings. In the description of this embodiment, the same name and the same reference numerals are used for the same configuration and additional description thereof will be omitted.
첨부된 도면 중 도 2는 본 발명 DUT 테스트 시스템을 이루는 주요 구성간의 관계를 개략적으로 나타낸 구성도이다.2 of the accompanying drawings is a schematic diagram showing the relationship between the major components constituting the DUT test system of the present invention.
도시된 것처럼, 본 발명 DUT 테스트 시스템은 판형으로 이루어진 번인 보드(burn - in board)(110)와 상기 번인 보드(110)의 일면에 구비되는 DUT 연결 소 켓(120)과, 상기 번인 보드(110)에 구비되어 상기 DUT(130)와 전기적으로 연결되는 SATA 컨트롤러(140)를 포함하여 구성된다.As shown, the DUT test system of the present invention is a burn-in board (110) made of a plate shape and the
도 3은 본 발명 DUT 테스트 시스템에 있어서 DUT 연결 커넥터를 구비한 번인 보드를 보다 상세히 나타낸 평면도이다.Figure 3 is a plan view showing in more detail a burn-in board having a DUT connection connector in the DUT test system of the present invention.
도 3을 참조하면, 상기 번인 보드(110)는 사각의 판상으로 형성되며, 상기 번인 보드(110)의 일면(상면)에는 상기 DUT(130)가 끼워져 삽입되는 연결 소켓(120)이 다수개가 정렬 배치된 형태로 구비된다.Referring to FIG. 3, the burn-in
그리고, 상기 번인 보드(110)의 타면(하면)으로는 상기 다수개의 DUT(130)와 전기적으로 연결되는 연결 커넥터(150)가 설치된다.The other surface (lower surface) of the burn-in
즉, 상기 연결 소켓(120)에 DUT(130)를 삽입하는 경우, 상기 DUT(130)와 상기 연결 커넥터(150)가 전기적으로 연결되는 형태를 이룬다.That is, when the
여기서, 소정의 반도체 장치로서의 DUT(130)는 여러 형태가 가능하나, 최근 많이 사용되는 일예로서는 SSD를 들 수 있을 것이다.Here, the
도 4는 DUT가 삽입된 번인 보드를 나타낸 일측면도이며, 도 5는 다른 일측 방향을 기준으로 DUT가 삽입된 번인 보드를 나타낸 측면도이다.4 is a side view showing a burn-in board in which a DUT is inserted, and FIG. 5 is a side view showing a burn-in board in which a DUT is inserted with respect to the other one direction.
상기 도 4 및 도 5에 도시된 바와 같이, 상기 번인 보드(110)의 연결 소켓(120)에는 DUT(130)가 각각 삽입된다.As shown in FIGS. 4 and 5, the
그리고, 상기 번인 보드(110)의 타면에는 상기 DUT(130) 각각과 전기적으로 연결되는 다수개의 SATA 컨트롤러(140)가 설치된다.The other surface of the burn-in
여기서, 상기 SATA 컨트롤러(140)는 상기 DUT(130)와 전기적으로 연결됨과 동시에 대응되는 개수로 구비된다. 이를 위해, 상기 번인 보드(110)의 하면에 상기 연결 소켓(120) 각각에 대응되는 위치로 상기 SATA 컨트롤러(140)가 설치됨이 바람직하다.Here, the
또한, 상기 번인 보드(110)의 연결 커넥터(150)는 이하 설명될 번인 보드 인터페이스(210)와 전기적으로 연결되도록 구성된다.In addition, the
여기서, 상기 인터페이스 연결 커넥터(150)도 상기 번인 보드(110)와 대응되는 개수로 구비됨이 바람직하다.Here, the
도 6은 본 발명 DUT 테스트 시스템의 전체 구성을 개략적으로 나타낸 도면이다.6 is a view schematically showing the overall configuration of the DUT test system of the present invention.
도 6에서와 같이, 본 발명 DUT 테스트 시스템은 상기 번인 보드(110)의 연결 커넥터(150)가 설치되도록 한 챔버(100) 및 상기 연결 커넥터(150)와 전기적으로 연결되며 상기 연결 소켓(120)에 삽입된 DUT(130)를 테스트 하기 위한 번인 보드 인터페이스(210)를 구비한 테스트 유닛(200)을 더 포함하여 구성된다.As shown in FIG. 6, the DUT test system of the present invention is electrically connected to the
즉, 상기 챔버(100)는 소정의 소켓(미도시)이 구비되어 상기 번인 보드(110)의 연결 커넥터(150)를 챔버(100) 내 상기 소켓에 연결 시에 상기 번인 보드(110)가 상기 테스트 유닛(200)의 번인 보드 인터페이스(210)에 직접 전기적으로 연결되도록 한 것이다.That is, the
상기와 같이 구성된 본 발명 DUT 테스트 시스템의 작용에 대하여 설명하면 다음과 같다.Referring to the operation of the DUT test system of the present invention configured as described above are as follows.
첨부된 도 4 내지 도 6에 도시된 바와 같이 상기 번인 보드(110)의 연결 소켓(120)에 테스트하고자 하는 DUT(130)를 삽입한다.4 to 6, the
그리고, 상기 DUT(130)가 접속된 번인 보드(110)의 연결커넥터(150)를 챔버(100) 내 소켓에 삽입하여 상기 번인 보드(110)가 챔버(100)에 설치되도록 한다.In addition, the burn-in
이 경우, 상기 DUT(130)는 상기 테스트 유닛(200)의 번인 보드 인터페이스(210)와 자동적으로 전기적 연결 구조를 이루게 된다.In this case, the
이렇게 되면 상기 번인 보드 인터페이스(210)를 이용 임의의 SATA 컨트롤러(140)를 선택하여 대응하는 DUT(130)를 테스트 할 수 있게 된다.In this case, a
상기와 같이 본 발명 DUT 테스트 시스템에 의하면 상기 번인 보드의 DUT에 직접 SATA 컨트롤러가 일체로 연결되어 있으므로, 연결특성이 향상됨과 동시에 테스트 작업 시 속도효율을 최대화할 수 있는 효과가 있다.As described above, according to the DUT test system of the present invention, since the SATA controller is directly connected to the DUT of the burn-in board, the connection characteristics are improved, and at the same time, the efficiency of the test can be maximized.
또한, 상기 번인 보드에 DUT를 결합 시 각각의 DUT에 직접 컨트롤러가 연결된 구조를 이루고 있으므로, 채널의 독립적 동작 및 최고 속도로 동작되도록 할 수 있게 된다.In addition, when the DUT is coupled to the burn-in board, the controller is directly connected to each DUT, so that the independent operation of the channel and the maximum speed can be performed.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화 될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술된 실시예는 제한적인 것이 아니라 예시적인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.As described above, the preferred embodiments of the present invention have been described, and the fact that the present invention can be embodied in other specific forms in addition to the above-described embodiments without departing from the spirit or scope thereof has ordinary skill in the art. It is obvious to them. Therefore, the above-described embodiments should be regarded as illustrative rather than restrictive, and thus, the present invention is not limited to the above description and may be modified within the scope of the appended claims and their equivalents.
도 1은 종래 일반적인 DUT 테스트 장치의 주요 구성간의 관계를 나타낸 구성도;1 is a block diagram showing the relationship between the major components of a conventional general DUT test apparatus;
도 2는 본 발명 DUT 테스트 시스템의 주요 구성간의 관계를 개략적으로 나타낸 구성도;2 is a schematic diagram showing the relationship between the main components of the DUT test system of the present invention;
도 3은 본 발명 DUT 테스트 시스템에 있어서 DUT 연결 커넥터를 구비한 번인 보드를 보다 상세히 나타낸 평면도;Figure 3 is a plan view showing in more detail a burn-in board with a DUT connection connector in the DUT test system of the present invention;
도 4는 DUT가 삽입된 번인 보드를 나타낸 일측면도;4 is a side view showing a burn-in board with a DUT inserted;
도 5는 다른 방향에서 나타낸 DUT가 삽입된 번인 보드를 나타낸 측면도; 및5 is a side view showing the burn-in board with the DUT shown in the other direction inserted; And
도 6은 본 발명 DUT 테스트 시스템의 전체 구성을 개략적으로 나타낸 도면이다.6 is a view schematically showing the overall configuration of the DUT test system of the present invention.
<도면의 주요부분에 대한 부호의 설명><Description of the symbols for the main parts of the drawings>
100: 챔버 110: 번인 보드100: chamber 110: burn-in board
120: 연결 소켓 130: DUT120: connection socket 130: DUT
140: SATA 컨트롤러 150: 연결 커넥터140: SATA controller 150: connector
200: 테스트 유닛 210: 번인 보드 인터페이스200: test unit 210: burn-in board interface
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090021473A KR100916209B1 (en) | 2009-03-13 | 2009-03-13 | Test system for dut |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020090021473A KR100916209B1 (en) | 2009-03-13 | 2009-03-13 | Test system for dut |
Publications (1)
Publication Number | Publication Date |
---|---|
KR100916209B1 true KR100916209B1 (en) | 2009-09-08 |
Family
ID=41355466
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020090021473A KR100916209B1 (en) | 2009-03-13 | 2009-03-13 | Test system for dut |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100916209B1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101212253B1 (en) | 2012-08-16 | 2012-12-13 | 주식회사 유니테스트 | A dut(device under test) tester using redriver |
US10088521B2 (en) | 2016-07-27 | 2018-10-02 | Samsung Electronics Co., Ltd. | Test board for semiconductor package, test system, and method of manufacturing semiconductor package |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070038933A (en) * | 2005-10-07 | 2007-04-11 | 애질런트 테크놀로지스, 인크. | Carousel device, system and method for electronic circuit tester |
-
2009
- 2009-03-13 KR KR1020090021473A patent/KR100916209B1/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20070038933A (en) * | 2005-10-07 | 2007-04-11 | 애질런트 테크놀로지스, 인크. | Carousel device, system and method for electronic circuit tester |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101212253B1 (en) | 2012-08-16 | 2012-12-13 | 주식회사 유니테스트 | A dut(device under test) tester using redriver |
US20140049265A1 (en) * | 2012-08-16 | 2014-02-20 | Unitest Inc | Device under test tester using redriver |
US9459302B2 (en) | 2012-08-16 | 2016-10-04 | Unitest Inc | Device under test tester using redriver |
US10088521B2 (en) | 2016-07-27 | 2018-10-02 | Samsung Electronics Co., Ltd. | Test board for semiconductor package, test system, and method of manufacturing semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9310427B2 (en) | High speed tester communication interface between test slice and trays | |
CN102236071B (en) | Test apparatus and connection device | |
KR101111482B1 (en) | Burn-in test system | |
KR101384714B1 (en) | Device for semiconductor test | |
TWI432755B (en) | Test system and test method for pcba | |
CN106771987A (en) | A kind of IC chip ageing tester and method of testing based on mother baby plate | |
KR20010030367A (en) | Pin block structure for mounting contact pins | |
CN105372536A (en) | Aviation electronic universal test platform | |
KR100916209B1 (en) | Test system for dut | |
KR101455681B1 (en) | Hifix Board Having Improved Function of Air Circulation | |
JPWO2010041324A1 (en) | Circuit board, circuit board assembly and erroneous insertion detection device | |
CN104813172B (en) | Interface for the system of testing | |
CN107677928B (en) | Interface testing device | |
KR20060132143A (en) | Semiconductor device application test apparatus capable of testing many semiconductor devices simultaneously | |
KR101794134B1 (en) | Test head for semiconductor manufacturing apparatus | |
JP2008261853A (en) | Testing device and performance board for diagnostic use | |
CN203811771U (en) | Chip test device | |
KR100816796B1 (en) | Semiconductor device test system | |
KR101386224B1 (en) | The floating device for dsa board of automatic test equipment and hi-fix board having the floating device | |
CN203720212U (en) | Interface box system used for chip testing | |
CN102621463B (en) | Support plate with airtight conducting holes used for semiconductor testing device and manufacture method thereof | |
KR101249020B1 (en) | High speed burn-in test apparatus | |
JP2010043868A (en) | Electric inspection jig and electric inspection apparatus | |
KR20090003097A (en) | The connecting device for burn in testing equipment | |
KR100998763B1 (en) | Probe card |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
A302 | Request for accelerated examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20120829 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20130827 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20140819 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20150821 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20160902 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20170822 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20190902 Year of fee payment: 11 |