KR101212253B1 - 리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치 - Google Patents

리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치 Download PDF

Info

Publication number
KR101212253B1
KR101212253B1 KR1020120089382A KR20120089382A KR101212253B1 KR 101212253 B1 KR101212253 B1 KR 101212253B1 KR 1020120089382 A KR1020120089382 A KR 1020120089382A KR 20120089382 A KR20120089382 A KR 20120089382A KR 101212253 B1 KR101212253 B1 KR 101212253B1
Authority
KR
South Korea
Prior art keywords
test
dut
device under
under test
redriver
Prior art date
Application number
KR1020120089382A
Other languages
English (en)
Inventor
오진안
Original Assignee
주식회사 유니테스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 유니테스트 filed Critical 주식회사 유니테스트
Priority to KR1020120089382A priority Critical patent/KR101212253B1/ko
Application granted granted Critical
Publication of KR101212253B1 publication Critical patent/KR101212253B1/ko
Priority to US13/921,996 priority patent/US9459302B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31905—Interface with the device under test [DUT], e.g. arrangements between the test head and the DUT, mechanical aspects, fixture
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/003—Environmental or reliability tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 전기적 신호를 인가하고 측정함으로써 소정의 반도체 장치인 DUT(Device under Test)를 보다 효과적으로 테스트할 수 있는 DUT(Device under Test) 테스트 장치로서, 더욱 상세하게는 DUT(Device under Test) 테스트 유닛과 연결하기 위해 연결 커텍터가 구비된 회로기판(PCB)과, 상기 회로기판(PCB) 상부에 횡방향으로 정렬되어 배치된 하나 이상의 DUT(Device under Test)와, 상기 회로기판(PCB) 하부에 횡방향으로 정렬되어 배치되며, 하나 이상의 DUT(Device under Test)와 일대일 매칭되게 연결되어 테스트 신호의 전송 거리차이에 의한 신호품질을 왜곡을 보상하는 리드라이버(Redriver)를 포함하여 구성되는 것을 특징으로 한다.

Description

리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치{A DUT(Device under Test) tester using Redriver}
본 발명은 전기적 신호를 인가하고 측정함으로써 소정의 반도체 장치인 DUT(Device under Test)를 보다 효과적으로 테스트할 수 있는 리드라이버(Redriver)를 이용하는 DUT(Device under Test) 테스트 장치로서, 더욱 상세하게는 DUT(Device under Test) 테스트 유닛과 상기 DUT 테스트 유닛과 연결하기 위해 연결 커텍터가 구비된 회로기판(PCB)과, 상기 회로기판(PCB) 상부에 횡방향으로 정렬되어 배치된 하나 이상의 DUT(Device under Test)와, 상기 회로기판(PCB) 하부에 횡방향으로 정렬되어 배치되며, 하나 이상의 DUT(Device under Test)와 일대일 매칭되게 연결되어 테스트 신호의 전송 거리차이에 의한 신호품질을 왜곡을 보상하는 리드라이버(Redriver)를 포함하여 구성되는 것을 특징으로 한다.
반도체 소자의 적절한 기능성과 신뢰성을 보장하기 위하여 반도체 소자의 제조업자는 반도체 소자를 벤더(Vender) 또는 고객에게 전달하기 전에 소자를 테스트한다.
일반적으로 소정의 반도체 장치인 DUT(Device under Test)(device under test)가 오류를 나타낼 가능성은 초기 일정 시간 이내가 가장 높고, 그 이후에는 DUT(Device under Test) 수명이 다할 때까지 거의 일정한 것으로 알려져 있다.
DUT(Device under Test)를 테스트할 때는 일반적인 사용환경(예를 들면 실온)보다 가혹한 조건하에서 테스트함으로써 일반적인 환경 하에서 발생되는 오류를 보다 빠르게 검출해 낼 수 있도록 함으로써 DUT(Device under Test)를 출하한 후에 발생될 수 있는 DUT(Device under Test)에 대한 잠재적인 불량을 검출하는데 그 목적이 있다.
이하, 도 1 내지 도 4로 종래의 DUT(Device under Test) 테스트 장치를 설명한다.
도 1 은 테스트 회로기판(PCB)에 수직방향으로 테스트 소켓이 장착된 종래의 DUT(Device under Test) 테스트 장치의 구성도이다. 초기의 DUT(Device under Test) 테스트 장치는 원형의 회로기판(PCB)에 설치하여 하나씩 테스트를 하다가, 편리성을 도모하기 위하여 복수 개의 DUT(Device under Test)를 챔버에 수직으로 적층하여 테스트하였다.
도 1과 같이 초기의 DUT(Device under Test) 테스트 장치는 수직으로 설치된 벽면이 있고, 벽면의 한쪽 공간에는 테스트 유닛(주로 PC 등 마이크로 프로세서 또는 컨트롤러가 있는 유닛)이 설치되며, 벽면의 다른 쪽 공간은 챔버로서 테스트 소켓이 장착되어 있어서 DUT(Device under Test)를 장착하였다. 또한, DUT(Device under Test) 테스트 유닛과 각 DUT(Device under Test)가 각각의 케이블로 연결되어 있는 형태로 제작되었기 때문에 테스트하고자 하는 DUT(Device under Test)가 많아질 경우에는 케이블의 수를 DUT(Device under Test) 개수에 맞게 증가시켜야 했다.
따라서, 도 1과 같은 DUT(Device under Test) 테스트 장치는 수직면으로 설치되므로 숫자를 늘리는데 한계가 있었으며, DUT(Device under Test)를 설치하고 제거하는 것을 자동화하는데에도 한계가 있었다.
따라서, 도 1의 DUT(Device under Test) 테스트 장치의 문제점을 해결하고 테스트되는 DUT(Device under Test) 소자의 개수를 늘리며, DUT(Device under Test)를 회로기판(PCB)에 설치하고 제거하는 것을 용이하게 하기 위하여 한국등록특허공보 제 10-0916209호(등록일 2009.09.01.)에서는 도 2와 같이 수평형태로 DUT(Device under Test)를 장착하는 테스트 장치를 만들었다.
도 2의 DUT(Device under Test) 테스트 장치는 횡방향으로 DUT(Device under Test)를 설치하는 회로기판(PCB)를 쉽게 넣고 뺄 수 있기 때문에 DUT(Device under Test)의 설치와 제거가 용이하게 되었다.
또한, 수직으로 설치된 DUT(Device under Test) 테스트 유닛과 각 DUT(Device under Test)가 연결되어 있던 케이블을 회로기판(PCB)의 내부(미도시)에 설치하였기 때문에 케이블이 외부로 노출되지 않았다.
또한, 도2의 DUT(Device under Test) 테스트 장치는 회로기판(PCB)에 DUT(Device under Test) 소자를 장착하고, 각 DUT(Device under Test) 소자와 매칭되는 컨트롤러(Controller) 또는 테스트 유닛를 회로기판(PCB)의 하부에 설치하였다. 각각의 컨트롤러가 DUT(Device under Test)와 전기적으로 연결되어 있기 때문에 연결특성이 향상되고, 인터페이스의 전송속도인 1.5 Gbps에 맞도록 테스트 처리속도가 빨라졌다.
그러나, 도 1에서는 콘트롤러가 챔버의 외부에 하나만 설치되어도 DUT(Device under Test)의 테스트가 가능하였으나, 도 2에서는 콘트롤러가 각 DUT(Device under Test) 소자만큼 있어야 한다는 문제가 있었다.
특히, DUT(Device under Test) 테스트 장치에 사용되는 콘트롤러(Controller) 또는 테스트 유닛은 고가이면서 열에 취약한 특성을 지니고 있기 때문에 콘트롤러가 DUT(Device under Test) 테스트시에 자체적으로 불량을 일으킬 확률이 증가하였다.
도 3은 도 2의 테스트 장치의 문제점을 해결하기 위한 것으로 DUT(Device under Test)와 일대일 매칭되는 콘트롤러 또는 테스트 유닛을 챔버의 외부에 두고, 테스트 유닛과 DUT(Device under Test)가 회로기판(PCB)의 내부 케이블로 연결하였다.
따라서, 고가이면서 열에 취약한 특성을 갖는 콘트롤러 또는 테스트 유닛을 하나만 보유하여도 DUT 테스트가 가능하게 되었다.
그러나, 도 2와 도 3은 비록 회로기판(PCB)의 내부에 케이블로 연결되었다고 하더라도, DUT(Device under Test) 소자의 개수만큼 케이블로 필요하게 되었으며, 또 미세한 케이블로 인하여 테스트 챔버내의 고열로 인하여 테스트 신호에 많은 품질저하가 있었다.
특히, 도 2 및 도 3의 기존 DUT(Device under Test) 테스트 장치는 기존의 테스트 신호를 전송하는 인터페이스의 1.5 Gbps 전송속도에서는 별 문제가 없이 테스트 되었으나, 인터페이스의 전송속도가 기존보다 2배인 3Gbps 또는 4배인 6Gbps로 상승함에 따라 테스트 신호가 회로기판(PCB)의 지나가면서 전송거리에 따라 신호의 품질(SI, Signal Integrity)특성이 저하됨에 따라 인터페이스의 전송속도가 높다고 하더라도, 인터페이스에 맞게 원하는 속도로 정확한 테스트를 하는 것이 불가능하였다.
즉, 도 2와 같이 콘트롤러가 DUT(Device under Test)와 일대일 매칭되든지, 도 3과 같이 콘트롤러 또는 테스트 유닛이 챔버의 외부에 있던지간에 종래의 DUT(Device under Test) 테스트 장치에서는 전송거리에 따라 신호품질이 크게 저하되었다.
도 4는 종래의 테스트 회로 기판에 횡방향으로 DUT(Device under Test)가 정렬배치된 테스트 신호품질의 저하를 나타내는 도식도이다.
도 4의 1에 도시된 DUT(Device under Test)는 인터페이스 또는 테스트 유닛과 거리가 가깝기 때문에 테스트 신호의 전송거리가 짧다. 따라서, 비교적 테스트 신호가 왜곡없이 인터페이스 또는 테스트 유닛으로 전송된다.
그러나, 도 4의 2에 도시된 DUT(Device under Test)는 도 4의 1에 비하여 상대적으로 인터페이스 또는 테스트 유닛과 거리가 멀기 때문에 테스트 신호의 전송거리가 길게된다. 따라서, 테스트 신호가 많이 왜곡되어 인터페이스 또는 테스트 유닛으로 전송된다. 이러한 전송거리에 따른 테스트 신호의 품질저하는 전송 속도가 올라갈수록 더욱 커지게 되므로, 전송속도에 비하여 원하는 신호의 품질을 얻을 수 없게 된다.
한국등록특허공보 제10-0916209호(등록일 2009.09.01.)
이에 본 발명은 상기의 종래 기술과 같이 테스트 신호가 회로기판(PCB)의 지나가면서 전송거리에 따라 신호의 품질(SI, Signal Integrity)특성이 저하되는 것을 해결하기 위하여 테스트 되는 DUT(Device under Test)와 일대일로 매칭되게 리드라이버(Redriver)를 연결하여 전송거리가 달라짐에 따른 신호 차이를 보상하여 모든 DUT(Device under Test)에 대하여 동일한 신호품질의 테스트 신호를 전송받는 리드라이버(Redriver)를 이용하는 DUT(Device under Test) 테스트 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 DUT(Device under Test)의 개수만큼 각 회로기판(PCB)의 내부에 설치되는 케이블을 하나의 케이블로 설치하여 DUT(Device under Test) 테스트시 챔버의 열에 의한 신호왜곡을 없애기 위하여 각각 고유 IP 어드레스를 갖는 리드라이버(Redriver)를 이용하는 DUT(Device under Test) 테스트 장치를 제공하는데 있다.
본 발명이 해결하고자 하는 다른 과제는 테스트하고자 하는 DUT(Device under Test) 소자의 개수를 늘리기 위하여 챔버 내에 설치되는 회로기판(PCB)을 상하로 복수 개 적층하며, 회로기판(PCB)과 일대일 매칭될 수 있도록 챔버 외부에 DUT(Device under Test) 테스트 유닛을 설치하는 리드라이버(Redriver)를 이용하는 DUT(Device under Test) 테스트 장치를 제공하는데 있다.
상기와 같은 과제들을 해결하기 위한 본 발명의 바람직한 실시예에 따른 리드라이버(Redriver)를 이용하는 DUT(Device under Test) 테스트 장치는 DUT(Device under Test) 테스트 유닛과 연결하기 위해 연결 커텍터가 구비된 회로기판(PCB)과, 상기 회로기판(PCB) 상부에 횡방향으로 정렬되어 배치된 하나 이상의 DUT(Device under Test)와, 상기 회로기판(PCB) 하부에 횡방향으로 정렬되어 배치되며, 하나 이상의 DUT(Device under Test)와 일대일 매칭되게 연결되어 테스트 신호의 전송 거리차이에 의한 신호품질을 왜곡을 보상하는 리드라이버(Redriver)를 포함하여 구성되는 것을 특징으로 한다.
또한, 상기에서 리드라이버(Redriver)는 각각 고유 IP 어드레스를 갖는 것을 특징으로 하는 한다.
그리고, 회로기판(PCB)과 연결 커넥터로 연결된 DUT(Device under Test) 테스트 유닛은 상기 DUT(Device under Test)가 테스트되는 챔버의 외부에 위치하는 것을 특징으로 하며,
상기 회로기판(PCB)과 상기 DUT(Device under Test) 테스트 유닛은 복수로 상하 적층되어 있는 것을 특징으로 한다.
또한, 본 발명의 바람직한 실시예에 따른 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치에서 테스트되는 DUT(Device under Test)는 플래시 메모리 기반 또는 D램 기반의 SSD인 것을 특징으로 하며,
상기 테스트 유닛과 연결커넥터는 SATA, SAS, 또는 PCIe 중 어느 하나의 인터페이스를 이용하는 것을 특징으로 한다.
그리고, 본 발명의 바람직한 실시예에 따른 DUT(Device under Test) 테스트 장치에 이용되는 각각의 리드라이버(Redriver)는 연결커넥터와 하나의 케이블로 연결되어 있는 것을 특징으로 한다.
전송 거리차이에 의한 신호 품질 저하를 보상하기 위해 리드라이버(Redriver)를 각각의 DUT(Device Under test)에 사용하여 전송거리가 달라짐에 따른 신호 차이를 보상하여 모든 DUT에 대한 동일한 신호품질의 테스트 신호를 가하여 균일한 테스트가 가능하게 된다.
또한, 본 발명은 각각 고유 IP 어드레스를 갖는 리드라이버(Redriver)를 이용하고 있기 때문에 각 회로기판(PCB)의 내부에 설치되는 케이블을 하나의 케이블로 설치가능하게 된다.
그리고, 본 발명은 챔버 내에 설치되는 회로기판(PCB)을 상하로 복수 개 적층하며, 회로기판(PCB)과 일대일 매칭될 수 있도록 챔버 외부에 DUT(Device under Test) 테스트 유닛을 설치하였기 때문에 한번에 테스트되는 DUT(Device under Test) 소자의 개수를 늘릴 수 있게 된다.
도 1 은 테스트 회로기판(PCB)에 수직방향으로 테스트 소켓이 장착된 종래의 DUT(Device under Test) 테스트 장치의 구성도.
도 2는 테스트 회로 기판의 하부에 횡방향으로 DUT(Device under Test)와 대응하는 콘트롤러가 각각 설치된 종래의 DUT(Device under Test) 테스트 장치의 구성도.
도 3은 테스트 회로기판(PCB)에 횡방향으로 DUT(Device under Test)가 정렬배치된 종래의 DUT(Device under Test) 테스트 장치의 구성도.
도 4는 종래의 테스트 회로 기판에 횡방향으로 DUT(Device under Test)가 정렬배치된 테스트 신호품질의 저하를 나타내는 도식도.
도 5는 본 발명의 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치의 구성도.
도 6은 본 발명의 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치의 신호품질을 나타내는 도식도.
도 7은 Texas Instrument(TI)에서 상용화한 리드라이버(Redriver)(소자번호 SN65LVPE502)의 회로도.
도 8은 본 발명의 리드라이버(Redriver)를 이용하는 DUT 테스트 장치의 실시 예에 따른 인터페이스 구성도.
본 발명의 테스트에 사용되는 DUT(Device under Test)는 SSD, HDD, D램 등 어떤 종류의 반도체 소자도 가능하나, 본 발명의 바람직한 실시예에서 DUT(Device under Test)는 플래시 메모리 기반의 SSD 또는 D램 기반의 SSD를 사용한다.
SSD 또는 솔리드 스테이트 드라이브는 반도체를 이용하여 정보를 저장하는 장치로 반도체 드라이브, SSD라고도 일컫는다.
솔리드 스테이트 드라이브는 순수 전자식으로 작동하므로 기계식인 하드 디스크 드라이브의 문제인 긴 탐색 시간, 반응 시간, 기계적 지연, 실패율을 크게 줄여 준다.
특히 플래시 메모리가 적용된 SSD의 경우, 데이터 접근 시간이 아닌 연속적인 읽기와 쓰기에 대해 하드 디스크보다 속도가 낮은 경우가 대부분이었으나 최근에는 하드 디스크 드라이브 이상의 읽기와 쓰기 속도를 낼 수 있는 것도 있다.
대부분의 SSD 제조업체들은 비휘발성 플래시 메모리를 사용하여 일반 소비자용 소형 장치를 만든다. 이 플래시 메모리 기반 SSD는 "플래시 드라이브"라고 부르며 배터리가 필요하지 않다. 게다가 비휘발성이므로 플래시 SSD가 전원이 꺼져 있는 상태에서도 기억 정보를 지속적으로 보유할 수 있게 해 주므로 데이터 영속성을 보장한다. 플래시 메모리 SSD는 디램 SSD보다 느리며 일부 모델은 대형 파일을 다룰 때 전통적인 하드 디스크 드라이브보다 속도가 더 느리지만 움직이는 부품이 없기에 보통의 기계적 디스크에서 찾을 수 있는 검색 시간(seek time)과 다른 지연 시간은 무시할만하다.
디램과 같은 휘발성 메모리를 기반으로 한 SSD는 매우 빠른 데이터 접근 속도를 보인다. 디램 기반의 SSD는 보통 내부 전지나 외장 AC/DC 어댑터, 그리고 백업 스토리지 시스템을 사용하여 데이터 영구성을 보장한다. 그러나 외부 자원으로부터 전력이 드라이브에 공급되지는 않는다. 전원이 손실되면 전지는 모든 정보가 램으로부터 백업 스토리지에 복사되는 동안 전원을 제공한다. 전원이 되돌아오면 정보는 백업 스토리지로부터 램으로 복사되며 SSD는 일반적인 기능을 수행한다. (이는 현대의 운영 체제에서 제공하는 최대 절전 모드와 비슷하다)
도 5는 본 발명의 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치의 구성도이다.
본 발명에 따른 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치는 도 5에 도시된 바와 같이 DUT(Device under Test) 테스트 유닛(501)과 연결하기 위해 연결 커텍터(504)가 구비된 회로기판(PCB)(505)과, 회로기판(PCB)(505) 상부에 횡방향으로 정렬되어 배치된 하나 이상의 DUT(Device under Test)(503)과 회로기판(PCB)(505) 하부에 횡방향으로 정렬되어 배치되며, 하나 이상의 DUT(Device under Test)와 일대일 매칭되게 연결되어 테스트 신호의 전송 거리차이에 의한 신호품질을 왜곡을 보상하는 리드라이버(Redriver)(505)를 포함한다.
본 발명의 DUT(Device under Test) 테스트 유닛은 각 DUT(Device under Test)에 테스트 신호를 전송하거나, DUT(Device under Test)에서 리드라이버(Redriver)를 통해 전송된 테스트 신호를 제어하는 콘트롤러(Controller)를 포함한다.
연결 커넥터는 DUT(Device under Test) 테스트 유닛과 연결하기 위한 커넥터로 연결핀의 형태로 구성될 수 있다. 회로기판(PCB)은 수평방향으로 설치되어 있기 때문에 DUT(Device under Test)를 설치하는 회로기판(PCB)을 넣고 빼기가 손쉽게 되어 있다.
또한, 본 발명의 테스트 유닛은 회로기판(PCB)이 있는 챔버의 외부에 위치하기 때문에 챔버 내의 열로부터 취약한 콘트롤러 등을 보호할 수 있게 된다.
본 발명의 리드라이버(Redriver)는 DUT(Device under Test) 테스트 유닛과의 신호 전송거리차이에 의한 신호 품질 저하를 보상하기 위한 드라이버로서 DUT(Device under Test) 각각 하나씩 사용하여 전송거리가 달라짐에 따른 신호 차이를 보상하여 준다.
도 7은 Texas Instrument(TI)에서 상용화한 리드라이버(Redriver)(소자번호 SN65LVPE502)이다. 현재 신호의 품질을 향상시키기 위한 많은 리드라이버(Redriver)가 사용되고 있으며, 리드라이버(Redriver)는 전송거리가 3m이상인 경우에도 신호의 품질을 정확하게 보상하는 것으로 알려져 있다.
본 발명의 통상의 지식을 가진 자에게는 전송거리에 따라 신호를 보상하여 주는 어떤 종류의 리드라이버(Redriver)를 사용할 수 있음은 자명한 것이다.
도 6은 본 발명의 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치의 신호품질을 나타내는 도식도이다. 본 발명에서는 리드라이버(Redriver)로 DUT(Device under Test) 테스트 신호를 보상하였기 때문에 전송거리에 따라 신호의 품질 저하에 따른 문제점이 나타나지 않는다.
도 6의 2의 DUT(Device under Test)의 테스트 신호를 리드라이버(Redriver)로 보상한 신호품질과 도 6의 4의 DUT(Device under Test)의 테스트 신호를 리드라이버(Redriver)로 보상한 신호품질이 거의 차이가 없음을 알 수 있다.
이와 같이, 본 발명의 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치는 전송거리에 따른 신호의 품질저하가 없어지게 되어 동일한 품질의 테스트 신호를 유지할 수 있게 된다.
또한, 본 발명의 리드라이버(Redriver)는 각각 고유 IP 어드레스를 갖고 있으며, 전송거리에 따라 얼만큼의 신호를 보상해야 하는지에 대한 데이터가 미리 테스트 유닛에 저장되어 있다.
따라서, 테스트 유닛에서는 각각의 리드라이버(Redriver)에서 전송되는 테스트 신호품질을 각각의 리드라이버(Redriver)의 IP 어드레스에 따라 파악할 수 있게 되어, 특정의 IP 어드레스를 가진 리드라이버(Redriver)에서 전송되는 신호가 불량으로 나타나는 경우에 그 어드레스에 해당하는 리드라이버(Redriver)와 일대일 매칭되는 DUT(Device under Test)의 불량을 인식하게 된다.
또한, 리드라이버(Redriver)는 각각의 고유한 IP 어드레스를 갖고 있으므로, 기존에 DUT(Device under Test) 개수만큼 필요한 케이블을 하나의 케이블로도 복수 개의 DUT(Device under Test) 테스트 신호를 전하고, IP 어드레스에 의해 테스트 결과를 알 수 있게 되어, 많은 수의 케이블을 회로기판(PCB)에 설치하고 하나의 케이블만 설치하여도 되며, 또 케이블을 굵게 형성할 수 있기 때문에 챔버의 열에 더 내성을 갖고 신호를 전송하게 된다.
또, 본 발명의 바람직한 실시예에 따른 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치는 회로기판(PCB)과 DUT(Device under Test) 테스트 유닛은 일대일 매칭되어 복수로 상하 적층되어 있으므로, 기존의 테스트되는 DUT(Device under Test) 소자를 두 배 증가시킬 수 있다. 물론 본 발명의 기술분야에서 통상의 지식을 가진 자라면, 회로기판(PCB)과 테스트 유닛을 여러 층으로 적층할 수도 있을 것이다.
또 본 발명의 리드라이버(Redriver)를 이용하는 DUT(Device under Test) 테스트 장치의 테스트 유닛과 연결 커넥터는 SATA, SAS, 또는 PCIe 중 어느 하나의 인터페이스를 이용한다. SATA 또는 직렬 ATA(Serial ATA)는 데이터 전송의 속도를 높이기 위해 만든 인터페이스이다. SAS는 직렬 SCSI 방식으로 데이터가 단일 통로로 전송되기 때문에 기존 병렬 기술 방식의 SCSI 보다 빠른 전송 효과가 있으며, PCIe 2002년 PCI SIG가 책정한 입출력을 위한 직렬 구조의 인터페이스이다.
도 8은 본 발명의 바람직한 실시예에 따른 리드라이버(Redriver)를 이용한 DUT(Device under Test) 테스트 장치에서 , SATA, SAS, PCIe를 각각 사용할 수도 있으나, 먹스(Mux)를 이용하여 어떠한 인터페이스에도 사용가능하도록 구성한 것이다.
본 발명은 상술한 특정의 바람직한 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자라면 누구든지 다양한 변형실시가 가능한 것은 물론이고, 그와 같은 변경은 청구범위 기재의 범위 내에 있게 된다.
501: 테스트 유닛, 502: 리드라이버(Redriver)
503: DUT(Device under Test), 504: 연결커넥터
505: 회로기판(PCB)

Claims (8)

  1. DUT(Device under Test) 테스트 유닛과
    상기 DUT 테스트 유닛과 연결하기 위해 연결 커텍터가 구비된 회로기판(PCB),
    상기 회로기판(PCB) 상부에 횡방향으로 정렬되어 배치된 하나 이상의 DUT(Device under Test);
    상기 회로기판(PCB) 하부에 횡방향으로 정렬되어 배치되며, 하나 이상의 DUT(Device under Test)와 일대일 매칭되게 연결되어 테스트 신호의 전송 거리차이에 의한 신호품질을 왜곡을 보상하는 리드라이버(Redriver);
    를 포함하여 구성되는 것을 특징으로 하는
    리드라이버(Redriver)를 이용하는 DUT(Device under Test) 테스트 장치
  2. 제 1 항에 있어서,
    상기 리드라이버(Redriver)는 각각 고유 IP 어드레스를 갖는 것을 특징으로 하는
    리드라이버(Redriver)를 이용하는 테스트 장치
  3. 제 1 항에 있어서,
    상기 회로기판(PCB)과 연결 커넥터로 연결된 DUT(Device under Test) 테스트 유닛은 상기 DUT(Device under Test)가 테스트되는 챔버의 외부에 위치하는 것을 특징으로 하는
    리드라이버(Redriver)를 이용하는 테스트 장치
  4. 제 1 항에 있어서,
    상기 회로기판(PCB)과 상기 DUT(Device under Test) 테스트 유닛은 일대일 매칭되어 복수로 상하 적층되어 있는 것을 특징으로 하는
    리드라이버(Redriver)를 이용하는 테스트 장치
  5. 제 1 항에 있어서,
    상기 DUT(Device under Test)는 플래시 메모리 기반 또는 D램 기반의 SSD인 것을 특징으로 하는
    리드라이버(Redriver)를 이용하는 테스트 장치
  6. 제 1 항에 있어서,
    상기 DUT(Device under Test)와 리드라이버(Redriver)는 SATA, SAS, 또는 PCIe 중 어느 하나의 인터페이스를 이용하는 것을 특징으로 하는
    리드라이버(Redriver)를 이용하는 테스트 장치
  7. 제 1 항에 있어서,
    상기 DUT(Device under Test) 테스트 유닛은 상기 DUT(Device under Test)의 테스트를 제어하는 제어부를 포함하는 것을 특징으로 하는
    리드라이버(Redriver)를 이용하는 테스트 장치
  8. 제 1 항 내지 제 7항 중 어느 한항에 있어서,
    상기 각각의 리드라이버(Redriver)는 연결커넥터와 하나의 케이블로 연결되어 있는 것을 특징으로 하는
    리드라이버(Redriver)를 이용하는 테스트 장치
KR1020120089382A 2012-08-16 2012-08-16 리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치 KR101212253B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020120089382A KR101212253B1 (ko) 2012-08-16 2012-08-16 리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치
US13/921,996 US9459302B2 (en) 2012-08-16 2013-06-19 Device under test tester using redriver

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020120089382A KR101212253B1 (ko) 2012-08-16 2012-08-16 리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치

Publications (1)

Publication Number Publication Date
KR101212253B1 true KR101212253B1 (ko) 2012-12-13

Family

ID=47907646

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120089382A KR101212253B1 (ko) 2012-08-16 2012-08-16 리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치

Country Status (2)

Country Link
US (1) US9459302B2 (ko)
KR (1) KR101212253B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495025B1 (ko) 2022-03-18 2023-02-06 주식회사디아이 번인챔버의 온도 균일성 모니터링 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160259754A1 (en) * 2015-03-02 2016-09-08 Samsung Electronics Co., Ltd. Hard disk drive form factor solid state drive multi-card adapter
SG10201505439TA (en) * 2015-07-10 2017-02-27 Aem Singapore Pte Ltd A configurable electronic device tester system
US10257944B2 (en) 2016-12-14 2019-04-09 Micron Technology, Inc. Board edge connector
CN111352876B (zh) * 2020-02-29 2021-07-27 苏州浪潮智能科技有限公司 一种Redriver芯片编码误改写监控系统及方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916209B1 (ko) 2009-03-13 2009-09-08 (주) 제노맥스 Ｄｕｔ 테스트 시스템

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6603323B1 (en) * 2000-07-10 2003-08-05 Formfactor, Inc. Closed-grid bus architecture for wafer interconnect structure
KR100873956B1 (ko) * 2006-08-17 2008-12-15 삼성전자주식회사 에뮬레이션 시스템
US8324909B2 (en) * 2007-07-06 2012-12-04 Apple Inc. Video signal analyzer
EP2245471A1 (en) * 2008-02-20 2010-11-03 Verigy (Singapore) Pte. Ltd. System, method and computer program for detecting an electrostatic discharge event
US7928737B2 (en) * 2008-05-23 2011-04-19 Hernandez Marcos Electrical overstress and transient latch-up pulse generation system, circuit, and method
US7936172B2 (en) * 2008-09-30 2011-05-03 Honeywell International Inc. Automatic test equipment self test
US8472199B2 (en) * 2008-11-13 2013-06-25 Mosaid Technologies Incorporated System including a plurality of encapsulated semiconductor chips
US8806093B2 (en) * 2010-04-01 2014-08-12 Intel Corporation Method, apparatus, and system for enabling a deterministic interface

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100916209B1 (ko) 2009-03-13 2009-09-08 (주) 제노맥스 Ｄｕｔ 테스트 시스템

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102495025B1 (ko) 2022-03-18 2023-02-06 주식회사디아이 번인챔버의 온도 균일성 모니터링 장치

Also Published As

Publication number Publication date
US9459302B2 (en) 2016-10-04
US20140049265A1 (en) 2014-02-20

Similar Documents

Publication Publication Date Title
KR101212253B1 (ko) 리드라이버(Ｒｅｄｒｉｖｒ)를 이용하는 ＤＵＴ(Ｄｅｖｉｃ ｕｎｄｅ Ｔｅｓｔ) 테스트 장치
US9310427B2 (en) High speed tester communication interface between test slice and trays
US20090063895A1 (en) Scaleable and maintainable solid state drive
US20170221584A1 (en) Ssd controlling circuit for determining reusability of data block of ssd
US9123442B2 (en) Testing device
US20130250709A1 (en) Testing system and testing method thereof
US20190227974A1 (en) Hot swap control circuit and related storage server system
US20140047289A1 (en) Failure detection apparatus for solid state drive tester
US20130111268A1 (en) Testing device capable of simulating plugging and unplugging operations and method thereof
KR20200014991A (ko) 스토리지 프로토콜 매칭 장치 및 그 방법
CN109583032B (zh) 一种背板端vpp地址配置电路及其设计方法
CN109147861B (zh) 一种硬盘在位检测装置和方法
JPWO2009147724A1 (ja) 試験用ウエハユニットおよび試験システム
TWI742461B (zh) 硬碟安裝檢測系統
CN103885554A (zh) 硬盘模组
US9911478B1 (en) Method and apparatus for auto-calibration of delay settings of memory interfaces
US20140365826A1 (en) Automatic testing method and system for electronic devices
CN113125938B (zh) 老化测试监控方法和系统
US10145890B2 (en) Testing electronic devices
US20200194095A1 (en) Test method for transmit port of storage devices of system host
US10489334B2 (en) Server system and method for detecting transmission mode of server system
KR101018683B1 (ko) 기준 ｄｕｔ 보드 및 이를 이용한 반도체 소자의 실장 테스터
KR20080070181A (ko) 생산된 하드디스크의 메인보드와의 호환성 및 온도특성테스트를 위한 검사장치와 방법
US20240159806A1 (en) Power measurement methods and systems for hot pluggable solid-state drives in servers
TWI450089B (zh) 主機板多硬碟埠測試系統及方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151014

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161012

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171017

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191112

Year of fee payment: 8