KR101111482B1 - 모듈 번-인 테스트 시스템 - Google Patents

모듈 번-인 테스트 시스템 Download PDF

Info

Publication number
KR101111482B1
KR101111482B1 KR1020090042764A KR20090042764A KR101111482B1 KR 101111482 B1 KR101111482 B1 KR 101111482B1 KR 1020090042764 A KR1020090042764 A KR 1020090042764A KR 20090042764 A KR20090042764 A KR 20090042764A KR 101111482 B1 KR101111482 B1 KR 101111482B1
Authority
KR
South Korea
Prior art keywords
test
board
chamber
burn
load board
Prior art date
Application number
KR1020090042764A
Other languages
English (en)
Other versions
KR20100123506A (ko
Inventor
김영선
이현주
Original Assignee
(주)아테코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)아테코 filed Critical (주)아테코
Priority to KR1020090042764A priority Critical patent/KR101111482B1/ko
Publication of KR20100123506A publication Critical patent/KR20100123506A/ko
Application granted granted Critical
Publication of KR101111482B1 publication Critical patent/KR101111482B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3173—Marginal testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2862—Chambers or ovens; Tanks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

본 발명은 번-인 테스트를 수행하는 챔버 전면 및 후면 양측에 로드 보드를 장착할 수 있도록 하여 다수개의 DIMM에 대해 일괄적으로 번-인 테스트가 이루어지도록 하는 모듈 번-인 테스트 시스템에 관한 것으로, 번-인 테스트 시스템에 있어서, 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치로 이루어진 것을 특징으로 한다.
번-인, 챔버, DIMM, FPGA, 테스트 패턴, 이더넷

Description

모듈 번-인 테스트 시스템{BURN-IN TEST SYSTEM}
본 발명은 모듈 번-인 테스트 시스템에 관한 것이다.
보다 상세하게는 번-인 테스트를 수행하는 챔버 전면 및 후면 양측에 로드 보드를 장착할 수 있도록 하여 다수개의 DIMM에 대해 일괄적으로 번-인 테스트가 이루어지도록 하는 모듈 번-인 테스트 시스템에 관한 것이다.
일반적으로 반도체 장치의 불량 발생 확률은 초기 1000시간 이내에 발생하는 비율이 가장 높고, 그 이후에는 반도체 장치의 수명이 다할 때까지 거의 일정한 것으로 알려져 있다.
상기 반도체 장치의 생산에 있어서, 번-인 테스트(burn-in test)는 일반적인 사용 환경(예컨대 실온)보다 가혹한 조건(예컨대, 125℃이상의 일정한 온도가 유지되는 챔버(chamber)내에서 각 반도체 장치의 특성에 맞게 설계된 번-인 테스트 보드에 상기 반도체 장치를 장착하고 특정시간동안 상기 챔버의 온도를 125℃이상의 일정한 온도로 유지하는 조건)하에서 수명 가속시험(Accelerated life test)을 통 하여 일반적인 환경 하에서 보다 좀 더 빠르게 반도체 장치의 초기 불량을 검출해 낼 수 있도록 함으로써 반도체 장치를 출하한 후에 발생할 수 있는 반도체 장치에 대한 잠재적인 불량을 검출하는데 그 목적이 있다.
그리고 번-인 테스트가 끝난 후에 상기 번-인 테스트를 통과한 상기 반도체 장치를 대상으로 실장 테스트가 수행된다.
상기 실장 테스트는 상기 반도체 장치를 어플리케이션 세트((application set) 또는 실장 세트)에 장착한 후 시행되는 테스트를 말한다. 즉, 번-인 테스트와 상기 실장 테스트는 서로 분리되어 서로 다른 장치에서 각각 진행된다. 따라서 반도체 장치를 테스트하는 시간이 많이 소요된다.
또한, 상기 번-인 테스트는 상당히 높은 온도에서 기능제어(function control)가 가능한 번-인 시스템에서 수행되고, 상기 실장 테스트는 상기 번-인 테스트가 수행되는 온도보다 낮은 온도에서 새로운 어플리케이션 세트를 사용하여 수행된다. 따라서 상기 번-인 테스트와 상기 실장 테스트는 서로 다른 두 개의 장비들을 사용하여 각각 수행되므로 반도체 장치를 테스트하기 위한 시간이 많이 소요되고, 테스트 효율이 저하되는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해소시키기 위해 안출된 것으로, 본 발명은 번-인 테스트를 수행하는 챔버 전면 및 후면 양측에 로드 보드를 장착할 수 있도록 하여 다수개의 DIMM에 대해 일괄적으로 번-인 테스트가 이루어지도록 하는 모듈 번-인 테스트 시스템을 제공하는데, 그 목적이 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시예는, 번-인 테스트 시스템에 있어서, 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치로 이루어진 것을 특징으로 한다.
상기 테스트 보드는 FPGA 모듈을 탑재하고 있으며, 상기 컨트롤 장치는, 상기 반도체 소자에 대해 번-인 테스트를 수행하기 위한 테스트 패턴이 상기 FPGA 모듈로 다운로드 되도록 하는 것을 특징으로 한다.
상기 컨트롤 장치는, 상기 챔버 내의 반도체 소자의 실제 레이아웃과 동일한 레이아웃이 표시부상에 표시되도록 하는 것을 특징으로 한다.
상기 컨트롤 장치는, 상기 테스트 패턴에 따라 반도체 소자에 대해 이루어지는 테스트 수행 과정 및 테스트 결과를 리포트로 생성시켜 제공하는 것을 특징으로 한다.
상기 컨트롤 장치는, 각 보드별로 각기 다른 테스트 패턴이 다운로드 되도록 하여, 서로 다른 테스트 조건에서 로드 보드에 탑재된 반도체 소자가 테스트 될 수 있도록 하며, 동일 반도체 소자가 장착된 로드 보드의 경우 동일한 테스트 조건으로 테스트가 이루어지는 것을 특징으로 한다.
상기 컨트롤 장치는, 상기 로드보드에 탑재된 반도체 소자가 DIMM인 경우 상기 DIMM에 적용된 테크놀리지 정보를 검출하고, 검출된 테크놀로지 정보를 토대로 VDD 레벨이 인가되도록 제어하는 것을 특징으로 한다.
상기 컨트롤 장치에서 생성되는 테스트 패턴에 포함되어 있는 테스트 주파수는, 400MHz/800Mbps인 것이 바람직하다.
상기 컨트롤 장치에서 생성되는 테스트 패턴에 포함된 파워 서플라이 전압은, 1.2V~2.5V인 것이 바람직하다.
상기 로드 보드의 각 모서리에는, 상기 챔버의 벽과 고정될 수 있도록 고정부재가 구비되어 있으며, 상기 로드 보드의 중앙에는 핸들이 구비되어 있으며, 상기 핸들을 중심으로 양측에 다수개의 DIMM 소켓이 구비되어 있는 것을 특징으로 한다.
상기 DIMM 소켓에는, 서로 다른 종류의 DIMM이 탑재되는 것을 특징으로 한다.
본 발명은 번-인 테스트를 수행하는 챔버 전면 및 후면 양측에 로드 보드를 장착할 수 있도록 하여 다수개의 DIMM에 대해 일괄적으로 번-인 테스트가 이루어지도록 함으로써, 처리 속도가 단축될 뿐만 아니라, 작업 효율을 향상시킬 수 있도록 하는 효과가 있다.
이하, 본 발명의 구성을 첨부한 도면을 참조하여 설명하면 다음과 같다.
본 발명에 따른 모듈 번-인 테스트 시스템은 도 1 내지 도 3에 도시된 바와 같이 전면(110) 내측과 후면(120) 내측에 다수의 반도체 소자(400)가 탑재된 로드 보드(300)가 장착되는 커넥터(130)가 다수개 구비되어 있으며, 상기 로드 보드(300)에 테스트 보드(500)가 일대일로 대응되도록 구비되어 있는 챔버(100)와, 상기 챔버(100)에 장착된 로드 보드(300)의 장착 상태를 화면상으로 표시하고, 상기 로드 보드(300)의 반도체 소자(400)를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버(100)가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치(200)로 이루어진다.
상기 테스트 보드(500)는 FPGA 모듈(510)을 탑재하고 있으며, 상기 컨트롤 장치(200)는 상기 반도체 소자(400)에 대해 번-인 테스트를 수행하기 위한 테스트 패턴이 상기 FPGA 모듈(510)로 다운로드 되도록 한다.
상기 컨트롤 장치(200)는 상기 챔버(100) 내의 반도체 소자(400)의 실제 레이아웃과 동일한 레이아웃이 표시부(210)상에 표시되도록 한다.
상기 컨트롤 장치(200)는 상기 테스트 패턴에 따라 반도체 소자에 대해 이루어지는 테스트 수행 과정 및 테스트 결과를 리포트로 생성시켜 제공한다.
상기 컨트롤 장치(200)는 각 로드 보드(300)별로 각기 다른 테스트 패턴이 다운로드 되도록 하여, 서로 다른 테스트 조건에서 로드 보드(300)에 탑재된 반도체 소자가 테스트 될 수 있도록 하며, 동일 반도체 소자가 장착된 로드 보드(300)의 경우 동일한 테스트 조건으로 테스트가 이루어지도록 한다.
상기 컨트롤 장치(200)는 상기 로드 보드(300)에 탑재된 반도체 소자(400)가 DIMM(Dual In-line Memory Module)인 경우 상기 DIMM에 적용된 테크놀리지 정보를 검출하고, 검출된 테크놀로지 정보를 토대로 VDD 레벨이 인가되도록 제어한다.
상기 컨트롤 장치(200)에서 생성되는 테스트 패턴에 포함되어 있는 테스트 주파수는 400MHz/800Mbps인 것이 바람직하다.
상기 컨트롤 장치(200)에서 생성되는 테스트 패턴에 포함된 파워 서플라이 전압은, 1.2V~2.5V인 것이 바람직하다.
상기 로드 보드(300)의 각 모서리에는 도 4에 도시된 바와 같이 상기 챔버(100)의 벽과 고정될 수 있도록 고정부재(310)가 구비되어 있으며, 상기 로드 보드(300)의 중앙에는 핸들(320)이 구비되어 있으며, 상기 핸들(320)을 중심으로 양측에 다수개의 DIMM 소켓(330)이 구비되어 있다.
상기 DIMM 소켓(330)에는 서로 다른 종류의 DIMM이 탑재된다.
상기와 같이 구성된 모듈 번-인 테스트 시스템의 작용에 대해 설명하면 다음과 같다.
먼저, 작업자가 챔버(100)의 전면(110) 측과 후면(120) 내부에 구비되어 있는 커넥터(110)에 로드 보드(300)를 꽂는다. 이때 챔버(100)의 전후면(110)(120)에는 총 96개의 로드 보드(300)가 꽂힌다. 그리고 로드 보드(300)는 4개의 DIMM을 꽂을 수 있는 DIMM 소켓(330)이 구비되어 있으며, 이에 총 384개의 DIMM을 테스트할 수 있게 된다.
그러므로 각 로드 보드(130)는 전후면, 로우(row), 컬럼(column)으로 구분되어 있으며, 컨트롤 장치(200)는 테스트 결과를 리포트로 생성할 때 전후면, 로우, 컬럼 형식으로 테스트 결과를 표시한다.
상기 로드 보드(300)는 상기 커넥터(110)를 통해 테스트 보드(500)와 연결되어 있으며, 상기 테스트 보드(500)에는 FPGA 모듈(510)이 구비되어 있다. 그리고 상기 테스트 보드(500)는 이더넷(Ethernet)을 통해 컨트롤 장치(200)와 연결되고, 상기 테스트 보드(500)는 상기 이더넷을 통해 테스트 결과를 상기 컨트롤 장치(200)로 출력한다.
상기와 같이 로드 보드(300)와 테스트 보드(500)가 커넥터(130)를 통해 연결되고, 테스트 보드(500)와 컨트롤 장치(500)가 이더넷을 통해 연결되면, 컨트롤 장치(500)는 테스트 보드(500), 커넥터(130)를 통해 로드 보드(300)에 탑재된 DIMM의 테크놀로지 정보를 검출하고, 검출된 테크놀로지 정보를 이용하여 테스트 조건을 생성시키고, 생성된 테스트 조건으로 이루어진 테스트 패턴을 상기 테스트 보드(500)의 FPGA 모듈(510)로 다운 로드시킨다.
테스트 보드(500)는 FPGA 모듈(510)에 다운 로드된 테스트 패턴을 이용하여 로드 보드(300)에 탑재된 DIMM을 테스트를 수행한다. 즉, 상기 DIMM에 온도나 전압 등을 이용하여 강한 스트레스를 가하여 테스트를 수행한다. 상기와 같은 테스트는 작업자로 하여금 초기 기간 동안 발생할 가능성이 있는 디램 메모리의 위크 셀(weak cell)들의 불량을 스크린 할 수 있게 하며, 상기와 같은 위크 셀(weak cell)을 가지는 디램 메모리를 제거한 DIMM의 경우 일반적으로 평균 고장시간 간격이 2~10배 개선되며, 이러한 DIMM의 경우 높은 신뢰성이나 가동시간을 요구하는 시스템에 적용될 경우 시스템의 성능을 향상시킬 수 있게 된다.
한편, 컨트롤 장치(200)는 상기 테스트 보드(500)에 의해 수집되는 DIMM 테스트 결과는 자체에 구비된 표시부(210)를 통해 표시된다. 즉, 컨트롤 장치(200)는 상기 표시부(210)에 챔버(100) 내의 DIMM의 실제 레이아웃과 동일하게 표시되도록 하며, 시스템 제어, 에러 로깅 및 시스템 리포팅 상태 등을 수집하여 작업자가 알 수 있도록 한다.
상기 컨트롤 장치(200)는 로드 보드(300)에 탑재된 DIMM의 테크놀로지에 따라 상기 테스트 보드(500)로 서로 다른 테스트 패턴이 다운로드 되도록 하고, 상기 테스트 보드(500)는 다운로드 되는 테스트 패턴을 FPGA 모듈(510)에 저장시킨 후 각 로드 보드(300)별 모든 것에 대해 독립적으로 제어(control)를 하고, 동일 조건(patterns, frequency, voltage levels, and refresh settings)하에서는 모든 로드 보드(300)가 동일 조건을 공유할 수 있도록 제어한다.
각 로드 보드(300)별 DIMMs는 서로 다른 테크놀로지(technology), 사이즈(size), 구성(configuration)이 사용 될 수 있지만, 단 동일 로드 보드(300)에는 동일 테크놀로지(technology; DDR 또는 DDR2 또는 DDR3 )가 사용 되어야 한다. 소프트웨어에 의해 자동적으로 각 로드 보드(300)에 있는 DIMM에 어떤 테크놀로지(technology)가 적용되었는지를 확인되며, 확인 결과에 따라 자동적으로 정확한 VDD 레벨이 인가되도록 한다.
상기 로드 보드(300)와 테스트 보드(500)를 연결시켜 주는 커넥터(130)는 A high-performance의 press-fit 커넥터로서, 각각의 로드 보드 커넥터의 불량뿐만 아니라, 서로 다른 형태나 다른 테크놀로지의 DIMM에 대하여 용이하게 바꿀 수 있도록 한다. 즉, 현재는 본 발명이 적용된 모듈 번-인 테스트 시스템을 이용하여 184-pin의 DDR DIMMs and 240-pin의 DDR2, DDR3 DIMMs의 테스트가 가능하며, Registered and Unbuffered DIMMs의 양쪽에 대해서 테스트가 가능하다.
그리고 챔버(100)내 온도는 컨트롤 장치(200)에 의해 전기적으로 컨트롤되며, 챔버(100)는 최대 260℃까지 온도 견딜 수 있도록 설계되었으며, 일반적으로 번-인 모드에서는 최대 95℃까지 온도를 가해 준다. 온도 표시계는 현재의 챔버 내의 온도를 나타내고 있다.
그리고 로드 보드(300)는 4개의 DIMM 소켓(330)을 가지고 있으며, 최적의 안정 상태를 위해 모서리 4귀퉁이를 챔버(100) 벽과 고정할 수 있도록 고정부재(310)가 구비되어 있으며, 커넥터(130)로부터 로드 보드(300)를 용이하게 장착 또는 탈착시킬 수 있도록 핸들(320)이 구비되어 있다. 참조로 첨부한 도면은 184pins DDR 로드보드로서 확대되어 도시된 상태이다.
모든 DIMM은 유사한 DIMM에 대하여 각각의 로드 보드(300)가 필요 하나, 본 발명이 적용될 경우 동일 로드 보드(300)에 서로 다른 DIMM을 탑재시켜 테스트할 수 있다. 예를 들어 동일 로드 보드(300)에 1GB and 2GB Registered DIMMs를 각각 탑재시킨 후 동시에 동일 테스트를 실행 할 수 있다.
상술한 상기 컨트롤 장치(200)에서 생성되는 테스트 패턴에 포함되어 있는 테스트 주파수는 400MHz/800Mbps이고, 파워 서플라이 전압은 1.2V~2.5V이며, 파워 서플라이 전류는 DIMM 당 최고 15A 이다.
상술한 바와 같이 본 발명에 따른 바람직한 실시 예를 설명하였지만, 본 발명은 상기한 실시 예에 한정되지 않고, 이하의 특허청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 분야에서 통상의 지식을 가진 자라면 누구든 다양한 변경 실시가 가능한 범위까지 본 발명의 기술적 정신이 있다고 할 것이다.
도 1은 본 발명에 따른 모듈 번-인 테스트 시스템의 구성을 개략적으로 도시한 블록도이다.
도 2는 본 발명에 적용된 챔버와 컨트롤 장치를 도시한 도면이다.
도 3은 본 발명에 적용된 챔버의 도어를 개방한 상태를 도시한 도면이다.
도 4는 본 발명에 적용된 컨트롤 장치의 전면을 도시한 도면이다.
도 5 및 도 6은 본 발명에 적용된 로드 보드를 도시한 도면이다.
** 도면의 주요부분에 대한 부호의 설명**
100 : 챔버
200 : 컨트롤 장치
300 : 로드 보드
400 : 반도체 소자
500 : 테스트 보드

Claims (10)

  1. 삭제
  2. 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치;로 이루어진 번-인 테스트 시스템에 있어서,
    상기 테스트 보드는 FPGA 모듈을 탑재하고 있으며, 상기 컨트롤 장치는, 상기 반도체 소자에 대해 번-인 테스트를 수행하기 위한 테스트 패턴이 상기 FPGA 모듈로 다운로드 되도록 하는 것을 특징으로 하는 모듈 번-인 테스트 시스템.
  3. 삭제
  4. 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치;로 이루어진 번-인 테스트 시스템에 있어서,
    상기 테스트 보드는 FPGA 모듈을 탑재하고 있으며, 상기 컨트롤 장치는, 상기 반도체 소자에 대해 번-인 테스트를 수행하기 위한 테스트 패턴이 상기 FPGA 모듈로 다운로드 되도록 하고,
    상기 컨트롤 장치는, 상기 테스트 패턴에 따라 반도체 소자에 대해 이루어지는 테스트 수행 과정 및 테스트 결과를 리포트로 생성시켜 제공하는 것을 특징으로 하는 모듈 번-인 테스트 시스템.
  5. 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치;로 이루어진 번-인 테스트 시스템에 있어서,
    상기 컨트롤 장치는, 각 보드별로 각기 다른 테스트 패턴이 다운로드 되도록 하여, 서로 다른 테스트 조건에서 로드 보드에 탑재된 반도체 소자가 테스트 될 수 있도록 하며, 동일 반도체 소자가 장착된 로드 보드의 경우 동일한 테스트 조건으로 테스트가 이루어지는 것을 특징으로 하는 모듈 번-인 테스트 시스템.
  6. 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치;로 이루어진 번-인 테스트 시스템에 있어서,
    상기 컨트롤 장치는, 상기 로드보드에 탑재된 반도체 소자가 DIMM인 경우 상기 DIMM에 적용된 테크놀리지 정보를 검출하고, 검출된 테크놀로지 정보를 토대로 VDD 레벨이 인가되도록 제어하는 것을 특징으로 하는 모듈 번-인 테스트 시스템.
  7. 제 2 항에 있어서,
    상기 컨트롤 장치에서 생성되는 테스트 패턴에 포함되어 있는 테스트 주파수는, 400MHz/800Mbps인 것을 특징으로 하는 모듈 번-인 테스트 시스템.
  8. 제 2 항에 있어서,
    상기 컨트롤 장치에서 생성되는 테스트 패턴에 포함된 파워 서플라이 전압은, 1.2V~2.5V인 것을 특징으로 하는 모듈 번-인 테스트 시스템.
  9. 전면부와 후면부에 다수의 반도체 소자가 탑재된 로드 보드가 장착되는 커넥터가 다수개 구비되어 있으며, 상기 로드 보드에 테스트 보드가 일대일로 대응되도록 구비되어 있는 챔버; 및 상기 챔버에 장착된 로드 보드의 장착 상태를 화면상으로 표시하고, 상기 로드 보드의 반도체 소자를 테스트하기 위한 테스트 조건을 입력할 수 있도록 서비스하며, 상기 입력된 테스트 조건에 따라 상기 챔버가 테스트 모드로 전환되도록 하고, 상기 테스트 모드 완료시 테스트 결과를 화면상에 표시하는 컨트롤 장치;로 이루어진 번-인 테스트 시스템에 있어서,
    상기 로드 보드의 각 모서리에는, 상기 챔버의 벽과 고정될 수 있도록 고정부재가 구비되어 있으며,
    상기 로드 보드의 중앙에는 핸들이 구비되어 있으며,
    상기 핸들을 중심으로 양측에 다수개의 DIMM 소켓이 구비되어 있는 것을 특징으로 하는 모듈 번-인 테스트 시스템.
  10. 제 9 항에 있어서,
    상기 DIMM 소켓에는,
    서로 다른 종류의 DIMM이 탑재되는 것을 특징으로 하는 모듈 번-인 테스트 시스템.
KR1020090042764A 2009-05-15 2009-05-15 모듈 번-인 테스트 시스템 KR101111482B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090042764A KR101111482B1 (ko) 2009-05-15 2009-05-15 모듈 번-인 테스트 시스템

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090042764A KR101111482B1 (ko) 2009-05-15 2009-05-15 모듈 번-인 테스트 시스템

Publications (2)

Publication Number Publication Date
KR20100123506A KR20100123506A (ko) 2010-11-24
KR101111482B1 true KR101111482B1 (ko) 2012-02-21

Family

ID=43408175

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090042764A KR101111482B1 (ko) 2009-05-15 2009-05-15 모듈 번-인 테스트 시스템

Country Status (1)

Country Link
KR (1) KR101111482B1 (ko)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014130056A1 (en) * 2013-02-21 2014-08-28 Advantest Corporation A test architecture having multiple fpga based hardware accelerator blocks for testing multiple duts independently
KR20160007138A (ko) 2014-07-11 2016-01-20 (주)인포큐브 번-인 테스트 모듈
KR20160007139A (ko) 2014-07-11 2016-01-20 (주)인포큐브 번-인 테스트 장치
US9810729B2 (en) 2013-02-28 2017-11-07 Advantest Corporation Tester with acceleration for packet building within a FPGA block
US9952276B2 (en) 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
KR101915457B1 (ko) 2018-09-04 2018-11-06 노재훈 반도체 모듈 테스트기 내에 나열된 테스트보드 고정장치 및 그 고정방법
KR101915458B1 (ko) 2018-09-04 2018-11-06 노재훈 반도체 모듈 테스트기 내에 나열된 서킷보드 착탈장치 및 그 착탈방법
US10161993B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US10288681B2 (en) 2013-02-21 2019-05-14 Advantest Corporation Test architecture with a small form factor test board for rapid prototyping
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101508516B1 (ko) * 2013-12-26 2015-04-08 미래산업 주식회사 인라인 테스트 핸들러
CN108761251A (zh) * 2018-07-27 2018-11-06 南斗六星系统集成有限公司 一种自动老化检测设备
KR102497418B1 (ko) * 2021-01-13 2023-02-08 박병옥 컨트롤 장치의 보호기능을 구비한 번인테스트 시스템

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090035364A (ko) * 2007-10-05 2009-04-09 (주)테스트포스 반도체 패키지의 번-인 테스트 시스템 및 그 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090035364A (ko) * 2007-10-05 2009-04-09 (주)테스트포스 반도체 패키지의 번-인 테스트 시스템 및 그 방법

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10288681B2 (en) 2013-02-21 2019-05-14 Advantest Corporation Test architecture with a small form factor test board for rapid prototyping
CN105378494A (zh) * 2013-02-21 2016-03-02 爱德万测试公司 具有用于独立测试多个dut的多个基于fpga的硬件加速器块的测试体系架构
TWI550629B (zh) * 2013-02-21 2016-09-21 愛德萬測試股份有限公司 具有多個用以獨立測試多個受測試器件之基於ｆｐｇａ之硬體加速器區塊的測試架構
US9952276B2 (en) 2013-02-21 2018-04-24 Advantest Corporation Tester with mixed protocol engine in a FPGA block
US11009550B2 (en) 2013-02-21 2021-05-18 Advantest Corporation Test architecture with an FPGA based test board to simulate a DUT or end-point
WO2014130056A1 (en) * 2013-02-21 2014-08-28 Advantest Corporation A test architecture having multiple fpga based hardware accelerator blocks for testing multiple duts independently
US10161993B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Tester with acceleration on memory and acceleration for automatic pattern generation within a FPGA block
US10162007B2 (en) 2013-02-21 2018-12-25 Advantest Corporation Test architecture having multiple FPGA based hardware accelerator blocks for testing multiple DUTs independently
US9810729B2 (en) 2013-02-28 2017-11-07 Advantest Corporation Tester with acceleration for packet building within a FPGA block
KR20160007138A (ko) 2014-07-11 2016-01-20 (주)인포큐브 번-인 테스트 모듈
KR20160007139A (ko) 2014-07-11 2016-01-20 (주)인포큐브 번-인 테스트 장치
KR101915458B1 (ko) 2018-09-04 2018-11-06 노재훈 반도체 모듈 테스트기 내에 나열된 서킷보드 착탈장치 및 그 착탈방법
KR101915457B1 (ko) 2018-09-04 2018-11-06 노재훈 반도체 모듈 테스트기 내에 나열된 테스트보드 고정장치 및 그 고정방법
US10976361B2 (en) 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
US11137910B2 (en) 2019-03-04 2021-10-05 Advantest Corporation Fast address to sector number/offset translation to support odd sector size testing
US11237202B2 (en) 2019-03-12 2022-02-01 Advantest Corporation Non-standard sector size system support for SSD testing
US10884847B1 (en) 2019-08-20 2021-01-05 Advantest Corporation Fast parallel CRC determination to support SSD testing

Also Published As

Publication number Publication date
KR20100123506A (ko) 2010-11-24

Similar Documents

Publication Publication Date Title
KR101111482B1 (ko) 모듈 번-인 테스트 시스템
JP6526394B2 (ja) テストスライスとトレイとの間の高速テスタ通信インターフェイス
US7356742B2 (en) Method and apparatus for testing a memory device in quasi-operating conditions
CN201392373Y (zh) 贴片式电子元件老化测试设备
JP2002357643A (ja) 半導体メモリ素子用の並列実装検査基板
US20130091374A1 (en) Monitoring device and method for monitoring power parameters of memory bank of computing device
US20130162273A1 (en) Testing device
CN104298302A (zh) 存储设备及支持所述存储设备的主板
CN203012062U (zh) 一种电子元器件测试设备
TWI510798B (zh) 通用型測試平台及其測試方法
US20160370428A1 (en) Portable test apparatus for a semiconductor apparatus, and test method using the same
CN204388921U (zh) 计算机网络系统主机机柜环境检测装置
KR100856079B1 (ko) 반도체 검사장치
KR101309079B1 (ko) 번인 테스터
KR20050007815A (ko) 높은 테스트 전류 주입이 가능한 집적 회로 소자의 병렬테스트 장치 및 방법
US20130091373A1 (en) Monitoring device and method for monitoring power parameters of central processing unit of computing device
CN103852675A (zh) 一种具有气动探针的在线测试治具
CN103728571A (zh) 电源检测电路及方法
CN106226691B (zh) 一种用于继电器的测试设备
CN202975264U (zh) 一种对笔记本电脑进行在线测试的测试治具
KR100916209B1 (ko) Ｄｕｔ 테스트 시스템
CN104794042A (zh) 电脑检测系统及方法
US20120242362A1 (en) Test apparatus
KR20120109849A (ko) 반도체 집적회로
CN112992261B (zh) 一种内存测试系统

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141119

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee