JP2017129544A - 基板検査装置及びプログラム - Google Patents

Abstract

【課題】ユーザの利便性が低下するのを防止することができる基板検査装置を提供する。
【解決手段】システムレベルテスト回路１９を用いてＤＵＴ３６の電気的特性の検査を実行するための検査プログラム２４は、ユーザが作成するインターフェースモジュール２８を有し、インターフェースモジュール２８は、ＤＵＴ３６の電気的特性の検査を実行する際にシステムレベルテスト回路１９を制御する。
【選択図】図４

Description

本発明は、基板に形成された半導体デバイスを当該基板から切り出すことなく検査する基板検査装置及びプログラムに関する。

基板としての半導体ウエハ（以下、単に「ウエハ」という。）に形成された半導体デバイス、例えば、パワーデバイスやメモリの電気的特性を検査する基板検査装置としてプローバが知られている。

プローバは、多数のピン状のプローブを有するプローブカードと、ウエハを載置して上下左右に自在に移動するステージとを備え、プローブカードの各プローブを半導体デバイスが有する電極パッドや半田バンプに接触させて半導体デバイスの電気的特性を検査する（例えば、特許文献１参照。）。半導体デバイスの電気的な特性や機能の良否はプローバに接続されたＩＣテスタが判定する。また、半導体デバイスの電気的特性の検査において、ＩＣテスタが行う半導体デバイスの電源制御や電気的特性の測定を実行するためのプログラムはユーザが作成するが、ＩＣテスタ自身を制御するためのプログラムはプローバの製造業者（ベンダー）が作成している。

ところで、ＩＣテスタの回路構成は製品化された半導体デバイスが実装される回路構成、例えば、マザーボードや機能拡張カードの回路構成と異なるため、ＩＣテスタは半導体デバイスが実装された状態での電気的な特性や機能の良否を判定することができず、結果として、ＩＣテスタでは検知されなかった半導体デバイスの不具合が、半導体デバイスを機能拡張カード等に実装した場合に発見されるという問題がある。特に、近年、マザーボードや機能拡張カードが行う処理の複雑化、高速化に伴い、マザーボードや機能拡張カードの回路構成も複雑化してＩＣテスタの回路構成との差異が大きくなっているため、上述した問題が顕著化している。

そこで、半導体デバイスの品質を保証するために、ＩＣテスタに代えて、プローブカードへ半導体デバイスが実装される回路構成、例えば、機能拡張カードの回路構成を再現する検査回路を設け、当該プローブカードを用いて半導体デバイスを機能拡張カードに実装した状態を模した状態で、半導体デバイスをウエハから切り出すことなく半導体デバイスの電気的特性を測定する技術が提案されている（例えば、特許文献２参照。）。なお、このような実装状態を模した状態での検査をウエハレベルシステムレベルテストという。

特開平７―２９７２４２号公報 特開２０１５−８４３９８号公報

しかしながら、半導体デバイスが複数種の機能拡張カードに実装される可能性がある場合、ウエハレベルシステムレベルテストを行うプローバでは各機能拡張カードに対応する複数種の検査回路を用いて半導体デバイスの電気的特性の検査を行う。複数種の検査回路を用いる場合、ユーザは各検査回路について検査を行うために検査回路の交換を行う必要があるが、各検査回路を制御するためのプログラムはベンダーが作成する。したがって、ユーザが検査回路の交換を行う度にベンダーへプログラムの作成を依頼する必要があり、ユーザの利便性が低下するという問題がある。

本発明の目的は、ユーザの利便性が低下するのを防止することができる基板検査装置及びプログラムを提供することにある。

上記目的を達成するために、本発明の基板検査装置は、基板に形成された半導体デバイスの各電極へ接触するプローブを有するプローブカードを備える基板検査装置であって、前記半導体デバイスが実装される回路を模した疑似回路と、前記疑似回路を用いて前記半導体デバイスの電気的特性の検査を実行するためのプログラムを少なくとも一時的に格納する格納部と、前記プログラムに従って前記半導体デバイスの電気的特性の検査を実行する制御部とを備え、前記プログラムはユーザが作成するユーザ作成モジュールを有し、前記ユーザ作成モジュールは、前記半導体デバイスの電気的特性の検査を実行する際に前記疑似回路を制御することを特徴とする。

上記目的を達成するために、本発明のプログラムは、基板に形成された半導体デバイスの各電極へ接触するプローブを有するプローブカードと、前記半導体デバイスが実装される回路を模した疑似回路とを備える基板検査装置において、前記疑似回路を用いて前記半導体デバイスの電気的特性の検査を実行するためのプログラムであって、ユーザが作成するユーザ作成モジュールを有し、前記ユーザ作成モジュールは、前記半導体デバイスの電気的特性の検査を実行する際に前記疑似回路を制御することを特徴とする。

本発明によれば、半導体デバイスが実装される回路を模した疑似回路を用いて半導体デバイスの電気的特性の検査を実行するためのプログラムは、ユーザが作成するユーザ作成モジュールを有し、ユーザ作成モジュールは、半導体デバイスの電気的特性の検査を実行する際に疑似回路を制御する。すなわち、疑似回路を制御するためのプログラムのモジュールをユーザが作成することができる。これにより、例えば、疑似回路の交換に応じて必要となる交換後の疑似回路を制御するためのプログラムの作成をベンダーに依頼する必要を無くすことができ、もって、ユーザの利便性が低下するのを防止することができる。

本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図である。 本発明の実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための正面図である。 図２におけるプローブカードが有する各プローブを説明するための拡大側面図である。 ＤＵＴの電気的特性の検査を実行するためのプログラムのモジュール構成を示す図である。 図４におけるマルチ制御モジュール等が実行するＤＵＴの電気的特性の測定処理を示すフローチャートである。 図１のプローバにおけるプラットフォームの構成を概略的に示すブロック図である。

以下、本発明の実施の形態について図面を参照しながら説明する。

図１は、本実施の形態に係る基板検査装置としてのプローバの構成を概略的に説明するための斜視図であり、図２は、同正面図である。図２は部分的に断面図として描かれ、後述する本体１２、ローダ１３及びテストボックス１４に内蔵される構成要素が示される。

図１及び図２において、プローバ１０は、ウエハＷを載置するステージ１１を内蔵する本体１２と、該本体１２に隣接して配置されるローダ１３と、本体１２を覆うように配置されるテストボックス１４とを備え、ウエハＷに形成された半導体デバイス（ＤＵＴ（Device Under Test））の電気的特性の検査を行う。本体１２は内部が空洞の筐体形状を呈し、当該内部には上述したステージ１１の他に、該ステージ１１に対向するようにプローブカード１５が配置され、プローブカード１５はウエハＷと対向する。プローブカード１５におけるウエハＷと対向する下面にはウエハＷのＤＵＴの電極パッドや半田バンプに対応して多数の針状のプローブ１６が配置される。

ウエハＷはステージ１１に対する相対位置がずれないように該ステージ１１へ固定され、ステージ１１は水平方向及び上下方向に関して移動可能であり、プローブカード１５及びウエハＷの相対位置を調整してＤＵＴの電極パッドや半田バンプを各プローブ１６へ接触させる。テストボックス１４は、本体１２を覆う際、フレキシブルな配線１７を介してプローブカード１５と電気的に接続される。ローダ１３は、搬送容器であるＦＯＵＰ（図示しない）からＤＵＴが形成されたウエハＷを取り出して本体１２の内部のステージ１１へ載置し、また、ＤＵＴの電気的特性の検査が終了したウエハＷをステージ１１から除去してＦＯＵＰへ収容する。

プローブカード１５は、ウエハＷから切り出されて製品化されたＤＵＴが実装される回路構成、例えば、ＤＲＡＭの回路構成を再現するカード側検査回路１８（疑似回路）を有し、該カード側検査回路１８は各プローブ１６へ接続される。プローブカード１５の各プローブ１６は、図３に示すように、電源ピン１６ａと信号ピン１６ｂとを含み、各プローブ１６がウエハＷのＤＵＴの電極パッドや半田バンプに接触する際、電源ピン１６ａはＤＵＴの電源へ電力を供給し、信号ピン１６ｂはＤＵＴからの信号をカード側検査回路１８へ伝達する。

テストボックス１４は、検査制御ユニットや記録ユニット（いずれも図示しない）と、ＤＲＡＭが実装される回路構成、例えば、マザーボードの回路構成の一部を再現するボックス側検査回路１９（疑似回路）と、ＳＳＤ（Solid State Drive）等からなるハードディスク２０を搭載するボード２１とを有する。配線１７はプローブカード１５のカード側検査回路１８から電気信号をボックス側検査回路１９へ伝達する。ローダ１３は、コントローラ（制御部）、ＲＯＭやＲＡＭからなるメモリ（格納部）、及び簡素な測定モジュール（いずれも図示しない）からなるベースユニット２２を内蔵する。ベースユニット２２は配線２３によってボックス側検査回路１９へ接続され、コントローラは、メモリが少なくとも一時的に格納するＤＵＴの電気的特性の検査を実行するためのプログラム（以下、単に「検査プログラム」という。）に従い、例えば、カード側検査回路１８やボックス側検査回路１９へＤＵＴの電気的特性の検査開始を指示する。

ところで、ＤＵＴは複数種のＤＲＡＭに実装される可能性があり、また、各ＤＲＡＭも複数種のマザーボードに実装される可能性がある。これに対応して、プローバ１０では、プローブカード１５のカード側検査回路１８を取り替えることにより、複数種のＤＲＡＭの回路構成を再現することができ、さらに、テストボックス１４が有するボックス側検査回路１９を取り替えることにより、複数種のマザーボードの回路構成を再現することができる。なお、本実施の形態では、以下、カード側検査回路１８をロードボード１８と称し、ボックス側検査回路１９をシステムレベルテスト回路１９と称する。さらに、上述したように、プローバ１０では、ボックス側検査回路１９が各マザーボードの回路構成の一部を再現するが、ベースユニット２２は各マザーボードに共通する回路構成を再現する。すなわち、ボックス側検査回路１９及びベースユニット２２が協働して各マザーボードについて全体の回路構成を再現する。

プローバ１０では、ＤＵＴの電気的特性の検査を実行する際、例えば、システムレベルテスト回路１９がロードボード１８へデータを送信する。さらに、ベースユニット２２（のコントローラ）は、送信されたデータがＤＵＴへ各プローブ１６を介して接続されたロードボード１８によって正しく処理されたか否かをロードボード１８からの電気信号に基づいて判定する。また、プローバ１０では、ロードボード１８、システムレベルテスト回路１９及びベースユニット２２のうち、ＤＵＴが接続されるロードボード１８が物理的にＤＵＴへ最も近くに配置される。これにより、電気的特性の検査時において、ＤＵＴ及びロードボード１８の間の配線の長さの影響、例えば、配線容量の変化の影響を極力抑えることができ、ＤＲＡＭやマザーボードを有する実機としてのコンピュータにおける配線環境に極めて近い配線環境でＤＵＴの電気的特性の検査を行うことができる。

図４は、検査プログラムのモジュール構成を示す図である。

図４及び後述の図５では、ウエハＷには４つのＤＵＴが形成され、プローバ１０には４つのＤＵＴに対応して４つのシステムレベルテスト回路１９がユーザによって用意され、１つの検査プログラムによって全てのＤＵＴの電気的特性の検査が実行されることを前提とする。

図４において、検査プログラム２４は、当該検査プログラム２４を全体的に制御するメインプログラムモジュール２５と、４つのＤＵＴや４つのシステムレベルテスト回路１９を統合的に制御するマルチ制御モジュール２６と、４つのＤＵＴ及び４つのシステムレベルテスト回路１９を個々に制御するハード制御モジュール２７と、マルチ制御モジュール２６及びハード制御モジュール２７を連携させるためのインターフェースとして機能するインターフェースモジュール２８（ユーザ作成モジュール）とを有する。

メインプログラムモジュール２５は、各ＤＵＴや各システムレベルテスト回路１９の電源制御、並びに各ＤＵＴの電気的特性の測定の開始を全体的に規定する。マルチ制御モジュール２６は、メインプログラムモジュール２５からの各種命令を受けて個々のＤＵＴや個々のシステムレベルテスト回路１９の電源制御や個々のＤＵＴの電気的特性の測定の開始を規定する。ハード制御モジュール２７は、個々のＤＵＴや個々のシステムレベルテスト回路１９の電源制御における具体的な処理、並びに、個々のＤＵＴの電気的特性の測定における具体的な処理を規定する。例えば、ハード制御モジュール２７では、交換されたシステムレベルテスト回路１９を用いたＤＵＴの電気的特性の測定における固有の判断基準、例えば、閾値等が定義される。インターフェースモジュール２８は、いずれのＤＵＴやいずれのシステムレベルテスト回路１９の電源制御を実行するか、いずれのＤＵＴの電気的特性の測定を開始するか、さらには、いずれのＤＵＴを電気的特性の測定の対象から排除するかを規定する。本実施の形態では、ユーザがインターフェースモジュール２８を、後述する各種命令を用いて任意に作成する。また、ユーザが、ＤＵＴの変更やシステムレベルテスト回路１９の交換に応じてメインプログラムモジュール２５及びハード制御モジュール２７を任意に作成する。すなわち、プローバ１０では、ユーザがメインプログラムモジュール２５、ハード制御モジュール２７及びインターフェースモジュール２８を任意に作成することにより、個々のＤＵＴや個々のシステムレベルテスト回路１９の電源、並びに個々のＤＵＴの電気的特性の測定を任意に制御することができる。なお、本実施の形態では、ベンダーがマルチ制御モジュール２６を作成する。

図５は、図４におけるマルチ制御モジュール２６等が実行するＤＵＴの電気的特性の測定処理を示すフローチャートである。

図５の処理は、メインプログラムモジュール２５から、各ＤＵＴの電気的特性の測定を開始することを示す全体測定開始命令を受けてマルチ制御モジュール２６、インターフェースモジュール２８及びハード制御モジュール２７が実行する。

図５において、まず、ＤＵＴの追い番を示すカウント値Ｎを１にセットし（ステップＳ５１）、カウント値ＮのＤＵＴが電気的特性の測定の対象か否かを判別する（ステップＳ５２）。なお、本実施の形態では、ユーザが、インターフェースモジュール２８において後述の個別測定開始命令を用い、カウント値ＮのＤＵＴが電気的特性の測定の対象か否かを予め規定する。

ステップＳ５２の判別の結果、カウント値ＮのＤＵＴが電気的特性の測定の対象でない場合、ステップＳ５５に進む。電気的特性の測定の対象である場合、インターフェースモジュール２８を呼び出す（ステップＳ５３）。本実施の形態では、インターフェースモジュール２８は当該カウント値ＮのＤＵＴの電気的特性の測定における具体的な処理を記述する。また、当該ＤＵＴの電気的特性の測定を単独で実行（単独処理）するか、若しくは、当該ＤＵＴの電気的特性の測定を他のＤＵＴの電気的特性の測定と一括して実行（一括処理）するかはインターフェースモジュール２８及びハード制御モジュール２７によって規定される。例えば、インターフェースモジュール２８は、ハード制御モジュール２７に応じて単独処理を実行するか、若しくは一括処理を実行するかを判定し（ステップＳ５４）、その後、単独処理又は一括処理を実行する。なお、マルチ制御モジュール２６は、単独処理又は一括処理が実行される際、インターフェースモジュール２８に応じて、ハード制御モジュール２７へ各ＤＵＴの電気的特性の測定を開始することを示す個別測定開始命令を個別に、若しくは一括してハード制御モジュール２７に伝達する。

次いで、カウント値Ｎに１を加算し（ステップＳ５５）、加算されたカウント値Ｎが、ウエハＷに形成されたＤＵＴの数である最大Ｎ（本実施の形態では４）に達したか否かをマルチ制御モジュール２６が判別する（ステップＳ５６）。ステップＳ５６の判別の結果、加算されたカウント値Ｎが最大Ｎに達していない場合、ステップＳ５２に戻り、最大Ｎに達している場合、本処理を終了する。これにより、本実施の形態では、ウエハＷに形成された全てのＤＵＴについて、個別に又は一括して電気的特性の測定を実行する。

上述した図５では、ＤＵＴの電気的特性の測定処理について説明したが、各ＤＵＴや各システムレベルテスト回路１９についてそれらの電源をオンするか又は当該電源をオフするかを示す全体電源制御命令や、各ＤＵＴについて電気的特性の測定を実行するか否かを判定することを示す全体排除命令を受けた場合もマルチ制御モジュール２６、インターフェースモジュール２８及びハード制御モジュール２７は図５と同様の処理を実行する。

例えば、マルチ制御モジュール２６は、メインプログラムモジュール２５から全体電源制御命令を受けた場合、インターフェースモジュール２８に応じて、各ＤＵＴや各システムレベルテスト回路１９の各々に関し、当該ＤＵＴや当該システムレベルテスト回路１９だけの電源をオン又はオフすることを示す個別電源制御命令をハード制御モジュール２７へ伝達する。なお、マルチ制御モジュール２６は、インターフェースモジュール２８に応じて、全てのＤＵＴや全てのシステムレベルテスト回路１９の個別電源制御命令を一括してハード制御モジュール２７へ伝達することもある。また、例えば、マルチ制御モジュール２６は、メインプログラムモジュール２５から全体排除命令を受けた場合、インターフェースモジュール２８に応じて、特定のＤＵＴに関しては当該ＤＵＴを電気的特性の測定の対象から排除する個別排除命令をハード制御モジュール２７へ伝達する。なお、マルチ制御モジュール２６は、インターフェースモジュール２８に応じて、全てのＤＵＴに関し、個別排除命令を一括してハード制御モジュール２７へ伝達することもある。

図６は、図１のプローバにおけるプラットフォームの構成を概略的に示すブロック図である。

図６において、プローバ１０は、ウエハレベルシステムレベルテストプラットフォーム２９と、システムレベルテスト電源モジュール３０と、ユーザカスタムモジュール３１とを有する。ウエハレベルシステムレベルテストプラットフォーム２９は、ＤＵＴの電気的特性の測定における主制御部であるテスターコントローラ３２と、ＤＩＯ（Data Input Output）モジュール３３と、コントロールボード３４とを有する。ユーザカスタムモジュール３１は、ロードボード１８と、ウエハレベルシステムレベルテスト（ＳＬＴ）回路１９と、パワーコントローラ３５とを有する。なお、図６では、ユーザカスタムモジュール３１が３つのシステムレベルテスト回路１９を有し、ロードボード１８には３つのＤＵＴ３６が各プローブ１６を介して電気的に接続され、各ＤＵＴ３６はロードボード１８に配置されたＤＵＴコントローラ３７によって制御される。また、ユーザカスタムモジュール３１における各システムレベルテスト回路１９やロードボード１８はユーザが取り替えることができる。

プローバ１０において、各システムレベルテスト回路１９や各ＤＵＴ３６の電源制御を実行する際、テスターコントローラ３２はＤＩＯモジュール３３やコントロールボード３４を制御する。具体的に、テスターコントローラ３２はコントロールボード３４を介してパワーコントローラ３５を制御し、各システムレベルテスト回路１９や各ＤＵＴ３６へ電力を供給する。また、テスターコントローラ３２はＤＩＯモジュール３３、さらにはＤＵＴコントローラ３７を介して各ＤＵＴ３６の電源を制御する。特に、過電流等によって或るＤＵＴ３６の電気的特性の測定が中断した場合、テスターコントローラ３２はパワーコントローラ３５を制御して当該ＤＵＴ３６及び当該ＤＵＴ３６に対応するシステムレベルテスト回路１９への電力の供給を停止する。なお、ＤＵＴコントローラ３７は、電気的特性の測定が中断されたＤＵＴ３６の制御を停止する。

また、プローバ１０において、各ＤＵＴ３６の電気的特性の測定を実行する際、テスターコントローラ３２は各システムレベルテスト回路１９を制御し、各システムレベルテスト回路１９に対応する各ＤＵＴ３６の電気的特性の測定を実行する。このとき、テスターコントローラ３２は各システムレベルテスト回路１９へ各種命令を送信し、さらに、各システムレベルテスト回路１９からの情報、例えば、電気的特性の測定の結果（例えば、測定の中断又は測定の成功）に関する情報を取得する。特に、或るＤＵＴ３６の電気的特性の測定が中断した場合、テスターコントローラ３２は当該ＤＵＴ３６及び対応するシステムレベルテスト回路１９の間の通信を停止する。

ところで、上述したように、ＤＵＴ３６は複数種のＤＲＡＭに実装される可能性があり、さらに、各ＤＲＡＭも複数種のマザーボードに実装される可能性があることを考慮し、プローバ１０はユーザによってロードボード１８やシステムレベルテスト回路１９を交換可能に構成される。ロードボード１８やシステムレベルテスト回路１９の交換前後では、例えば、システムレベルテスト回路１９の電源の数が変更され、また、ＤＵＴ３６の電気的特性の測定における固有の判断基準が変更されることがある。また、ウエハＷに形成されるＤＵＴ３６の数、言わば、ロードボード１８に接続されるＤＵＴ３６の数も変更されることがある。これに対応して、本実施の形態では、ＤＵＴ３６を制御するハード制御モジュール２７や、ハード制御モジュール２７のインターフェースとして機能するインターフェースモジュール２８は、ユーザによって生成可能に構成される。さらに、本実施の形態では、ロードボード１８の各ＤＵＴ３６や各システムレベルテスト回路１９を制御するための各種命令が提供される。各種命令としては、電源制御や電気的特性の測定の対象となるＤＵＴ３６を個別に指定する個別設定命令や上述した個別測定開始命令、個別電源制御命令及び個別排除命令が該当する。ユーザはこれらの各種命令を用いてインターフェースモジュール２８を生成する。

例えば、ユーザは、インターフェースモジュール２８において個別設定命令を用い、電源制御を行うＤＵＴ３６を設定する。テスターコントローラ３２は、個別設定命令に応じてコントロールボード３４やＤＩＯモジュール３３を介してパワーコントローラ３５にアクセスし、電源制御を行うＤＵＴ３６を設定する。また、ユーザは、インターフェースモジュール２８において個別電源制御命令を用い、電源をオン又はオフするＤＵＴ３６やシステムレベルテスト回路１９を指定する。テスターコントローラ３２は、個別電源制御命令に応じてコントロールボード３４やＤＩＯモジュール３３を介してパワーコントローラ３５にアクセスし、指定されたＤＵＴ３６やシステムレベルテスト回路１９の電源のオン又はオフを制御する。さらに、ユーザは、インターフェースモジュール２８において個別測定開始命令を用い、電気的特性の測定を実行するＤＵＴ３６及び該ＤＵＴ３６に対応するシステムレベルテスト回路１９を指定する。テスターコントローラ３２は、個別測定開始命令に応じてコントロールボード３４やＤＩＯモジュール３３を介して指定されたシステムレベルテスト回路１９やロードボード１８にアクセスし、指定されたシステムレベルテスト回路１９を用いて指定されたＤＵＴ３６の電気的特性の測定を実行し、さらに、測定の結果を取得する。

また、本実施の形態では、メインプログラムモジュール２５もユーザによって生成可能に構成される。ユーザは、測定対象となる各ＤＵＴ３６を設定する全体設定命令、並びに、上述した全体電源制御命令、全体測定開始命令や全体測定排除命を用いてメインプログラムモジュール２５を生成する。

なお、ユーザは、上述したメインプログラムモジュール２５、ハード制御モジュール２７やインターフェースモジュール２８をプローバ１０では生成せず、自身が所有する機器、例えば、ＰＣで生成する。

本実施の形態によれば、システムレベルテスト回路１９を用いてＤＵＴ３６の電気的特性の検査を実行するための検査プログラム２４は、ユーザが作成するインターフェースモジュール２８を有し、インターフェースモジュール２８は、ＤＵＴ３６の電気的特性の検査を実行する際にシステムレベルテスト回路１９を制御する。すなわち、システムレベルテスト回路１９を制御するプログラム（インターフェースモジュール２８）をユーザが作成することができる。これにより、例えば、システムレベルテスト回路１９の交換に応じて必要となる交換後のシステムレベルテスト回路１９を制御するためのプログラムの作成をベンダーに依頼する必要を無くすことができ、もって、ユーザの利便性が低下するのを防止することができる。

また、本実施の形態では、インターフェースモジュール２８を作成するために提供される各種命令が、個別電源制御命令や個別測定開始命令だけでなく個別設定命令や個別排除命令を含むので、ウエハＷに複数のＤＵＴ３６が形成されていても、１つの検査プログラム２４によって各ＤＵＴ３６の検査の実行、不実行を制御することができる。すなわち、１つの検査プログラム２４を実行するだけで複数のＤＵＴ３６の電気的特性の検査を実現することができ、もって、当該検査の効率を向上することができる。

以上、本発明について、上記実施の形態を用いて説明したが、本発明は上記実施の形態に限定されるものではない。

上記実施の形態では、マルチ制御モジュール２６及びハード制御モジュール２７のインターフェースをプログラムであるインターフェースモジュール２８で実現したが、当該インターフェースをハード回路によって実現してもよい。この場合、当該ハード回路はシステムレベルテスト回路１９の交換に応じて交換可能に構成される。

また、システムレベルテスト回路１９やベースユニット２２はマザーボードの回路構成を再現し、ロードボード１８はＤＲＡＭの回路構成を再現したが、システムレベルテスト回路１９やベースユニット２２が再現する回路構成は、マザーボードの回路構成に限られず、又、ロードボード１８が再現する回路構成はＤＲＡＭの回路構成に限られない。すなわち、ロードボード１８、システムレベルテスト回路１９やベースユニット２２が再現する回路構成は、ＤＵＴ３６が実装される回路構成であればよい。また、ＤＵＴ３６も特に構成が限定されることは無く、例えば、ロードボード１８が再現する回路構成が拡張カードの回路構成である場合、ＤＵＴ３６はＭＰＵ（Main Processing Unit）であってもよく、システムレベルテスト回路１９やベースユニット２２が再現する回路構成が上述したようにマザーボードの回路構成である場合、半導体デバイスはＡＰＵ（Accelerated Processing Unit）やＧＰＵ（Graphics Processing Unit）であってもよく、ロードボード１８、システムレベルテスト回路１９及びベースユニット２２が再現する回路構成がテレビの回路構成である場合、半導体デバイスはＲＦチューナーであってもよい。

また、本発明の目的は、上述した実施の形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、ベースユニット２２に供給し、該ベースユニット２２のコントローラのＣＰＵが記憶媒体に格納されたプログラムコードを読み出して実行することによっても達成される。

この場合、記憶媒体から読み出されたプログラムコード自体が上述した実施の形態の機能を実現することになり、プログラムコード及びそのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

また、プログラムコードを供給するための記憶媒体としては、例えば、ＲＡＭ、ＮＶ−ＲＡＭ、フロッピー（登録商標）ディスク、ハードディスク、光磁気ディスク、ＣＤ−ＲＯＭ、ＣＤ−Ｒ、ＣＤ−ＲＷ、ＤＶＤ（ＤＶＤ−ＲＯＭ、ＤＶＤ−ＲＡＭ、ＤＶＤ−ＲＷ、ＤＶＤ＋ＲＷ）等の光ディスク、磁気テープ、不揮発性のメモリカード、他のＲＯＭ等の上記プログラムコードを記憶できるものであればよい。或いは、上記プログラムコードは、インターネット、商用ネットワーク、若しくはローカルエリアネットワーク等に接続される不図示の他のコンピュータやデータベース等からダウンロードすることによってベースユニット２２に供給されてもよい。

また、コントローラが読み出したプログラムコードを実行することにより、上記実施の形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、ＣＰＵ上で稼動しているＯＳ（オペレーティングシステム）等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。

更に、記憶媒体から読み出されたプログラムコードが、ベースユニット２２に接続された機能拡張ボードや機能拡張ユニットに備わるメモリに書き込まれた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるＣＰＵ等が実際の処理の一部又は全部を行い、その処理によって上述した実施の形態の機能が実現される場合も含まれる。

上記プログラムコードの形態は、オブジェクトコード、インタプリタにより実行されるプログラムコード、ＯＳに供給されるスクリプトデータ等の形態から成ってもよい。

Ｗ ウエハ
１０ プローバ
１５ プローブカード
１６ プローブ
１８ ロードボード
１９ システムレベルテスト回路
２４ 検査プログラム
２８ インターフェースモジュール
３６ ＤＵＴ

Claims (5)

1. 基板に形成された半導体デバイスの各電極へ接触するプローブを有するプローブカードを備える基板検査装置であって、
   前記半導体デバイスが実装される回路を模した疑似回路と、
   前記疑似回路を用いて前記半導体デバイスの電気的特性の検査を実行するためのプログラムを少なくとも一時的に格納する格納部と、
   前記プログラムに従って前記半導体デバイスの電気的特性の検査を実行する制御部とを備え、
   前記プログラムはユーザが作成するユーザ作成モジュールを有し、
   前記ユーザ作成モジュールは、前記半導体デバイスの電気的特性の検査を実行する際に前記疑似回路を制御することを特徴とする基板検査装置。
2. 前記基板には複数の前記半導体デバイスが形成され、
   前記制御部は、前記複数の半導体デバイスの電気的特性の検査を一括して実行することを特徴とする請求項１記載の基板検査装置。
3. 前記ユーザ作成モジュールを作成するための複数の命令が提供され、
   前記複数の命令は、前記半導体デバイスの電源のオン及びオフに係る命令、並びに前記電気的特性の検査の開始に係る命令を含むことを特徴とする請求項１又は２記載の基板検査装置。
4. 前記複数の命令は、前記検査を実行する半導体デバイスを特定する命令及び前記検査から除外する半導体デバイスを特定する命令を含むことを特徴とする請求項３記載の基板検査装置。
5. 基板に形成された半導体デバイスの各電極へ接触するプローブを有するプローブカードと、前記半導体デバイスが実装される回路を模した疑似回路とを備える基板検査装置において、前記疑似回路を用いて前記半導体デバイスの電気的特性の検査を実行するためのプログラムであって、
   ユーザが作成するユーザ作成モジュールを有し、
   前記ユーザ作成モジュールは、前記半導体デバイスの電気的特性の検査を実行する際に前記疑似回路を制御することを特徴とするプログラム。

Images