JP2020112469A - 試験装置、試験方法、インタフェースユニット - Google Patents
試験装置、試験方法、インタフェースユニット Download PDFInfo
- Publication number
- JP2020112469A JP2020112469A JP2019004261A JP2019004261A JP2020112469A JP 2020112469 A JP2020112469 A JP 2020112469A JP 2019004261 A JP2019004261 A JP 2019004261A JP 2019004261 A JP2019004261 A JP 2019004261A JP 2020112469 A JP2020112469 A JP 2020112469A
- Authority
- JP
- Japan
- Prior art keywords
- test
- communication circuit
- main controller
- under test
- dut
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 127
- 238000010998 test method Methods 0.000 title claims abstract description 4
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 238000004891 communication Methods 0.000 claims description 64
- 238000013515 script Methods 0.000 claims description 59
- 230000005540 biological transmission Effects 0.000 claims description 10
- 238000000034 method Methods 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 238000012545 processing Methods 0.000 description 10
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 6
- 101150105073 SCR1 gene Proteins 0.000 description 6
- 101100134054 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) NTG1 gene Proteins 0.000 description 6
- 239000002131 composite material Substances 0.000 description 6
- 101000668165 Homo sapiens RNA-binding motif, single-stranded-interacting protein 1 Proteins 0.000 description 4
- 102100039692 RNA-binding motif, single-stranded-interacting protein 1 Human genes 0.000 description 4
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 239000000470 constituent Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000012467 final product Substances 0.000 description 1
- 238000011990 functional testing Methods 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31725—Timing aspects, e.g. clock distribution, skew, propagation delay
- G01R31/31726—Synchronization, e.g. of test, clock or strobe signals; Signals in different clock domains; Generation of Vernier signals; Comparison and adjustment of the signals
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
- G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31712—Input or output aspects
- G01R31/31713—Input or output interfaces for test, e.g. test pins, buffers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/31724—Test controller, e.g. BIST state machine
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
- G01R31/318314—Tools, e.g. program interfaces, test suite, test bench, simulation hardware, test compiler, test program languages
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/3193—Tester hardware, i.e. output processing circuits with comparison between actual response and known fault free response
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】外部から同期制御することが難しいデバイスを効率的に試験可能な試験装置、試験方法を提供する。【解決手段】試験装置２００は、外部からの同期制御が不可能なＤＵＴ１１０を検査対象とする。メインコントローラ２１０は、それ自身が主導権を有する同期制御によってデバイスを検査するアーキテクチャをベースとしている。ＭＩＵ２２０は、メインコントローラ２１０とＤＵＴ１１０の間に介在し、ＤＵＴ１１０との間において、ＤＵＴ１１０が主導権を有する非同期制御を成立させつつ、メインコントローラ２１０との間において、メインコントローラ２１０が主導権を有する制御を成立させる。【選択図】図２
Description
本発明は、試験装置に関する。
大量生産される半導体デバイスの検査に、半導体試験装置（ＡＴＥ：Automatic Test Equipment、以下、単に試験装置という）が用いられる。試験装置は、被試験デバイス（ＤＵＴ:Device Under Test）に試験信号を与え、被試験デバイスから、試験信号に応じたレスポンスを取得し、得られたレスポンスが期待値と等しいか否かを判定する。
従来におけるＤＵＴの代表例は、外部からの制御下で受動的に動作するメモリである。試験装置はメモリにデータ（テストパターン）を書き込み、続いてメモリからデータを読み出して、読み出したデータが期待値と等しいか否かを判定する。
図１は、従来の試験システム２のアーキテクチャを示す図である。メモリなどのＤＵＴ１０は、試験装置２０からのデータが入力され、また入力された信号にもとづく信号を出力する機能（Ｉ／Ｏ（Input/Output）ブロックという）を有する。またＤＵＴ１０には、同期信号（システムクロック信号）を入力可能であり、Ｉ／Ｏブロックの動作をクロックのサイクル単位で制御可能である。したがって試験装置２０は、クロックのサイクル単位で、ＤＵＴ１０の状態を逐一知ることができ、また制御することができた。これにより、従来の試験システム２では、試験装置２０をマスター、ＤＵＴ１０をスレーブとして、クロックサイクルレベルの同期制御が行われている。
試験装置２０は、大量のメモリを効率よく試験できるように開発されてきた経緯があり、したがって、現状の試験装置２０は、試験装置２０が主導権を有する同期制御のアーキテクチャがベースとなっている。
近年、ＳｏＰ（System on Chip）やＳｉＰ（System in Package）などの、能動的、自律的に動作するデバイス（以下、複合デバイスともいう）の試験のニーズが高まっている。複合デバイスは、（i）プロセッサを有し、ＯＳ（Operating System）がインストールされた最終製品に近いものや、（ii）オシレータを内蔵し、外部からの同期信号を受け付けないもの、などに分類される。
複合デバイスにおけるデータの入出力のタイミングは、試験装置によってクロックサイクルごとに制御することができず、試験装置と複合デバイスの間は非同期制御となる。したがって、同期制御を前提とした従来のメモリ試験のアーキテクチャをそのまま適用すると、試験効率が低下し、スループットが著しく低下する。
本発明は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、外部からクロックサイクルレベルでの同期制御することが難しいデバイスを効率的に試験可能な試験装置、試験方法等の提供にある。
本発明のある態様は、試験装置に関する。試験装置は、デバイス側通信回路と、プログラム制御可能なデバイス側プロセッサと、を有する被試験デバイスを検査対象とする。試験装置は、当該試験装置を統合的に制御するメインコントローラと、プログラム制御可能なテスター側プロセッサと、デバイス側通信回路との間で伝送チャンネルを形成するテスター側通信回路と、を含むインタフェースユニットと、を備える。デバイス側プロセッサがデバイス用スクリプトを実行することにより、被試験デバイスが主導権を有する非同期の試験が行われる。
試験に先立って試験装置から被試験デバイスに、デバイス用スクリプトをロード可能であってもよい。
デバイス用スクリプトのロードは、デバイス側通信回路とテスター側通信回路の間のインタフェースとは別の、有線のインタフェースを介して行われてもよい。
デバイス側通信回路とテスター側通信回路はＩ２Ｃ（Inter IC）またはＳＰＩ（Serial Peripheral Interface）に準拠し、マスター、スレーブの関係は入れ替え可能であってもよい。
インタフェースユニットは、伝送チャンネルを介してテスター側通信回路が受信したデータにもとづいて被試験デバイスの良否を判定し、判定結果がメインコントローラに提供されてもよい。
テスター側プロセッサは、デバイス用スクリプトとともに試験のシーケンスを規定するテスター用スクリプトを実行してもよい。
本発明のある態様は試験装置に関する。試験装置は、外部からの同期制御が不可能な被試験デバイスを検査する。試験装置は、それ自身が主導権を有する同期制御によって被試験デバイスを検査するアーキテクチャをベースとしているメインコントローラと、メインコントローラと被試験デバイスの間に介在し、被試験デバイスとの間において、被試験デバイスが主導権を有する非同期制御を成立させつつ、メインコントローラとの間において、メインコントローラが主導権を有する制御を成立させるインタフェースユニットと、を備える。
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置などの間で相互に置換したものもまた、本発明の態様として有効である。
本発明のある態様によれば、外部から同期制御することが難しいデバイスを効率的に試験できる。
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
図２は、実施の形態に係る試験システム１００のブロック図である。試験システム１００は、ＤＵＴ１１０と試験装置２００を備える。ＤＵＴ１１０は、ＳｉＰやＳｏＣなどの外部から同期制御することが困難なデバイスである。
試験装置２００は、メインコントローラ２１０およびマルチインタフェースユニット（以下、ＭＩＵ）２２０を備える。メインコントローラ２１０は、それ自身が主導権を有する同期制御によってＤＵＴを検査するアーキテクチャをベースとして構成される基幹プラットフォームである。
ＭＩＵ２２０は、メインコントローラ２１０とＤＵＴ１１０の間に設けられる。ＭＩＵ２２０は、メインコントローラ２１０とＤＵＴ１１０の間に介在し、ＤＵＴ１１０との間において、ＤＵＴ１１０が主導権を有する非同期制御を成立させつつ、メインコントローラ２１０とＭＩＵ２２０の間において、メインコントローラ２１０が主導権を有する制御を成立させる。
一実施例において、メインコントローラ２１０は、メモリ試験にも利用可能な既存のハードウェアすなわちＡＴＥであってもよい。ＭＩＵ２２０は、メインコントローラ（ＡＴＥ）２１０とＤＵＴ１１０の間に設けられた追加のハードウェアと捉えることができる。
図３は、実施の形態に係る試験システム１００のブロック図である。ＤＵＴ１１０は、デバイス側プロセッサ１１２およびデバイス側通信回路１１４を備える。デバイス側プロセッサ１１２は、ＭＰＵ（Micro Processing Unit）やＣＰＵ（Central Processing Unit）などのプログラム制御可能なハードウェアである。複合デバイスの一例であるＩｏＴ（Internet of Things）デバイスには、プロセッサとしてARM社が設計するプロセッサコアが実装される場合が多い。ＤＵＴ１１０は、デバイス側プロセッサ１１２に加えて、オシレータ、メモリを内蔵することができる。
デバイス側通信回路１１４は、外部との間でデータを送受信可能な所定の通信プロトコルに準拠する有線あるいは無線のインタフェースである。たとえばデバイス側通信回路１１４は、Ｉ２Ｃ（Inter IC）インタフェース、ＳＰＩ（Serial Peripheral Interface），ＧＰＩＯ（General Purpose Input/Output）、ＵＡＲＴ（Universal Asynchronous Receiver/Transmitter）などの有線シリアルインタフェースであってもよい。あるいはＨＤＭＩ（登録商標）（High-Definition Multimedia Interface）、ＭＩＰＩ（Mobile Industry Processor Interface）、Ｉ２Ｓ（Inter-IC Sound）などの画像や画像を伝送するマルチメディア用のインタフェースであってもよい。あるいはＢｌｕｅｔｏｏｔｈ（登録商標）、ＷｉＦｉ（登録商標）やＺｉｇＢｅｅ（登録商標）などの無線インタフェースであってもよい。
ＭＩＵ２２０は、テスター側プロセッサ２２２およびテスター側通信回路２２４を備える。テスター側プロセッサ２２２は、ＣＰＵ（Central Processing Unit）やマイクロプロセッサ、ＭＰＵ（Micro Processing Unit）などのプログラム制御可能なハードウェアである。
テスター側通信回路２２４は、デバイス側通信回路１１４と同じ通信プロトコルに準拠しており、テスター側通信回路２２４は、デバイス側通信回路１１４との間で有線あるいは無線の伝送チャンネルＣＨを形成する。
テスター側通信回路２２４は、ＦＰＧＡ（Field Programmable Gate Array）で構成してもよいし、ＡＳＩＣ（Application Specific Integrated Circuit）であってもよい。テスター側通信回路２２４によって、ＤＵＴ１１０における処理のレイテンシが吸収され、メインコントローラ２１０とＭＩＵ２２０の間のシーケンス制御のタイミングは維持される。
ＤＵＴ１１０において、デバイス側プロセッサ１１２がデバイス用スクリプト（以下、ＤＵＴスクリプト）ＳＣＲ１を実行する。スクリプトは複数の命令を含むコードであり、プログラムと同義である。この際、ＭＩＵ２２０において、テスター側プロセッサ２２２は、ＤＵＴスクリプトＳＣＲ＿ＤＵＴとともに試験のシーケンスを規定するＭＩＵスクリプトＳＣＲ＿ＭＩＵを実行する。これにより、デバイス側通信回路１１４のファンクション試験が、ＤＵＴ１１０が主導権を有する非同期制御のもとで行われる。
ＤＵＴスクリプトＳＣＲ＿ＤＵＴは、試験に先立って試験装置２００のメインコントローラ２１０からＤＵＴ１１０にロード可能としてもよい。同様に、ＭＩＵスクリプトＳＣＲ＿ＭＩＵは、メインコントローラ２１０からＭＩＵ２２０にロード可能であってもよい。
メインコントローラ２１０とＭＩＵ２２０の間はバスＢ１で接続される。また、ＭＩＵ２２０とＤＵＴ１１０の間はバスＢ２で接続される。バスＢ１，Ｂ２は、ＵＳＢ（Universal Serial Bus）やイーサネット（登録商標）などであり得る。これらのバスＢ１，Ｂ２は、ファンクション試験の対象である伝送チャンネルＣＨとは独立したインタフェースである。バスＢ１は、メインコントローラ２１０が、ＭＩＵ２２０を制御するために利用され、バスＢ２は、ＭＩＵ２２０がＤＵＴ１１０を制御するために利用される。またこれらのバスＢ１，Ｂ２は、ＤＵＴスクリプトＳＣＲ＿ＤＵＴ、ＭＩＵスクリプトＳＣＲ＿ＭＩＵのロードに利用することができる。
続いてデバイス側通信回路１１４のファンクション試験（接続試験）を説明する。図４は、ファンクション試験における各要素における命令の実行を説明する図である。
図４において、メインプログラムＰＲＯＧにもとづく処理、ＤＵＴスクリプトＳＣＲ＿ＤＵＴにもとづく処理、ＭＩＵスクリプトＳＣＲ＿ＭＩＵにもとづく処理には異なるハッチが付されている。
メインコントローラ２１０は、骨格となるテストプログラムＰＲＯＧを格納する。また、ＤＵＴ１１０およびＭＩＵ２２０が実行するスクリプトＳＣＲ１，ＳＣＲ２も、原始的にはメインコントローラ２１０に格納されている。
メインコントローラ２１０において、メインプロセッサ（テスタープロセッサ）がテストプログラムＰＲＯＧの実行開始すると、ＭＩＵ２２０の初期化が実行される（Ｓ１０）。初期化が完了すると、メインコントローラ２１０とＭＩＵ２２０との間で、バスＢ１によるリンクが確立する（Ｓ１１）。そしてバスＢ１を介して、スクリプトＳＣＲ１，ＳＣＲ２が、ＭＩＵ２２０にロードされる（Ｓ１２）。
ＭＩＵ２２０は、ＭＩＵスクリプトＳＣＲ＿ＭＩＵを実行する。ＭＩＵ２２０は、ＭＩＵスクリプトＳＣＲ＿ＭＩＵにもとづいて、ＤＵＴ１１０の初期化を指示する（Ｓ１３）。これによりＤＵＴ１１０との間のバスＢ２のリンクが確立する（Ｓ１４）。そしてバスＢ２を介して、ＤＵＴスクリプトＳＣＲ＿ＤＵＴがＤＵＴ１１０にロードされる（Ｓ１５）。
ＭＩＵ２２０は、テスター用スクリプトＳＣＲ１にもとづく処理を実行するとともに、ＤＵＴ１１０にＤＵＴスクリプトＳＣＲ＿ＤＵＴの開始指示を与える。ＤＵＴ１１０は、ＭＩＵ２２０からの指示をトリガーとして、ＤＵＴスクリプトＳＣＲ＿ＤＵＴにもとづく処理の実行を開始する。
ＭＩＵ２２０は、テスター側通信回路２２４のセットアップＳ１６を行い、ＤＵＴ１１０では、デバイス側通信回路１１４のセットアップＳ１７が行われる。
ＤＵＴスクリプトＳＣＲ＿ＤＵＴの実行により、デバイス側通信回路１１４の機能がテストされる（ファンクション試験）。このファンクション試験では、ＭＩＵ２２０、ＤＵＴ１１０それぞれにおいて、デバイス側通信回路１１４とテスター側通信回路２２４それぞれを制御する命令が実行され、伝送チャンネルＣＨを介して、ＭＩＵ２２０とＤＵＴ１１０の間で伝送される。
データの送受信が完了すると、ＭＩＵ２２０は、ＭＩＵスクリプトＳＣＲ＿ＭＩＵにもとづいて、最終的に得られたデータを期待値と比較し、良否を判定する（Ｓ２０）。この良否判定の結果は、メインコントローラ２１０に送信される（Ｓ２１）。
ＭＩＵ２２０の制御によりＤＵＴ１１０とＭＩＵ２２０のリンクが切断され（Ｓ２２）、メインコントローラ２１０の制御によりメインコントローラ２１０とＭＩＵ２２０のリンクが切断する（Ｓ２３）。
なお図４において、処理に示す符号Ｓ＃の番号＃は、処理の順序を制限するものではない。
図５は、ファンクション試験に関するシーケンス図である。シーケンス図において、メインコントローラ２１０が実行するテストプログラムＰＲＯＧにもとづく処理は二重線で示す。またＭＩＵ２２０が実行するＭＩＵスクリプトＳＣＲ＿ＭＩＵにもとづく処理は太線で示す。またＤＵＴ１１０が実行するＤＵＴスクリプトＳＣＲ＿ＤＵＴにもとづく処理は破線で示す。
メインコントローラ（ＡＴＥ）２１０が、テストプログラムＰＲＯＧの実行を開始する（Ｓ１００）。メインコントローラ２１０はＭＩＵ２２０に、スクリプト群ＳＣＲ０を送信する（Ｓ１０２）。スクリプト群ＳＣＲ０の送信には、バスＢ１が利用される。このスクリプト群ＳＣＲ０は、ＭＩＵ２２０が実行すべきスクリプトＳＣＲ２に加えて、ＤＵＴ１１０が実行すべきスクリプトＳＣＲ１を含む。またこのスクリプト群ＳＣＲ０は、期待値データを含む。
続いてメインコントローラ２１０からＭＩＵ２２０に、ＭＩＵスクリプトＳＣＲ＿ＭＩＵの実行指示が与えられる（Ｓ１０４）。これを受け、ＭＩＵ２２０のテスター側プロセッサ２２２は、ＭＩＵスクリプトＳＣＲ＿ＭＩＵの実行を開始する（Ｓ１０６）。
ＭＩＵスクリプトＳＣＲ＿ＭＩＵにしたがって、ＭＩＵ２２０のテスター側プロセッサ２２２は、ＤＵＴ１１０の初期化を指示し（Ｓ１０８）、これによりＤＵＴ１１０が初期化される（Ｓ１１１０）。この初期化により、ＭＩＵ２２０とＤＵＴ１１０は、バスＢ２による通信が可能となる。
続いて、ＭＩＵスクリプトＳＣＲ＿ＭＩＵにしたがって、ＭＩＵ２２０はＤＵＴ１１０に対して、ＤＵＴスクリプトＳＣＲ＿ＤＵＴを送信する（Ｓ１１２）。ＤＵＴスクリプトＳＣＲ＿ＤＵＴの送信にはバスＢ２が利用される。
またＭＩＵ２２０のテスター側プロセッサ２２２は、テスター側通信回路２２４をスレーブモードにセットし（Ｓ１１４）、テスター側通信回路２２４を、ＤＵＴ１１０からのＩ２Ｃで規定されるプロトコル信号の待機状態にセットする（Ｓ１１６）。なお、Ｉ２Ｃは、伝送用のクロック信号とシリアルデータが伝送されるが、このクロック信号は、ＤＵＴ１１０のシステムクロックとは無関係であることに留意されたい。
そしてＭＩＵ２２０は、ＤＵＴ１１０のデバイス側プロセッサ１１２に、デバイス用スクリプトＳＣＰＲＴ１の実行を指示する（Ｓ１１８）。ＤＵＴ１１０のデバイス側プロセッサ１１２は、ＤＵＴスクリプトＳＣＲ＿ＤＵＴの実行を開始する（Ｓ１２０）。ここから、試験の主導権がＤＵＴ１１０に渡される。
デバイス側プロセッサ１１２は、ＤＵＴスクリプトＳＣＲ＿ＤＵＴにもとづいて、デバイス側通信回路１１４をマスターモードにセットする（Ｓ１２２）。そして、デバイス側通信回路１１４は、テスター側通信回路２２４に対して、書き込み要求（プロトコル信号）を送信し（Ｓ１２４）、それに続いてシリアルデータを出力する（Ｓ１２６）。このとき出力すべきシリアルデータは、予め規定されている。
書き込みが完了すると、テスター側プロセッサ２２２は、ＭＩＵスクリプトＳＣＲ＿ＭＩＵにしたがって、受信したデータとその期待値の比較を行う（Ｓ１２８）。
そして判定結果が、バスＢ１を介してメインコントローラ２１０に送信される（Ｓ１３０）。そしてメインコントローラ２１０は、判定結果を処理する（Ｓ１３２）。
以上が、通信プロトコルがＩ２Ｃであり、デバイス側通信回路１１４がマスターモード、テスター側通信回路２２４がスレーブモードであるときのファンクション試験である。
ファンクション試験は、マスターとスレーブを入れ替えて行うことができる。図６は、ファンクション試験に関する別のシーケンス図である。図６では、デバイス側通信回路１１４がスレーブモード、テスター側通信回路２２４がマスターモードに設定される。このファンクション試験においてＤＵＴ１１０、ＭＩＵ２２０が実行するスクリプトＳＣＲ１，ＳＣＲ２に含まれる命令は、図５のそれらとは異なることに留意されたい。
Ｓ１００〜Ｓ１１２までは図５と同様である。ＤＵＴ１１０へのＤＵＴスクリプトＳＣＲ＿ＤＵＴの送信（Ｓ１１２）の後、テスター側プロセッサ２２２はテスター側通信回路２２４をマスターモードにセットする（Ｓ１４０）。そしてＤＵＴ１１０に、ＤＵＴスクリプトＳＣＲ＿ＤＵＴの実行を指示する（Ｓ１１８）。これを受けて、デバイス側プロセッサ１１２はＤＵＴスクリプトＳＣＲ＿ＤＵＴの実行を開始する（Ｓ１２０）。
ＤＵＴスクリプトＳＣＲ＿ＤＵＴにしたがい、デバイス側プロセッサ１１２は、デバイス側通信回路１１４をスレーブモードにセットする（Ｓ１４２）。デバイス側通信回路１１４は、テスター側通信回路２２４からのプロトコル信号（リード命令あるいはライト命令）を待機する（Ｓ１４４）。
続いてテスター側通信回路２２４からデバイス側通信回路１１４に、書き込み要求が出力される（Ｓ１４６）。それに続いて、データが転送される（Ｓ１４８）。
続いてテスター側通信回路２２４からデバイス側通信回路１１４に、読み出し要求が出力される（Ｓ１５０）。続いて、テスター側通信回路２２４は、デバイス側通信回路１１４からデータを読み出し、データが転送される（Ｓ１５２）。続いて、テスター側プロセッサ２２２は、読み出したデータと期待値を比較する（Ｓ１２８）。
以上が実施の形態に係る試験システム１００の構成および動作である。
メインコントローラ２１０としてＡＴＥを用いた場合、（i）複合デバイス（ＤＵＴ）が主導権を有する非同期制御モードと、（ii）ＡＴＥが主導権を有する制御モードを切り替え可能なテストシステムを構築可能である。
ＤＵＴ１１０が主導権を有する非同期制御モードにおいて、メインコントローラ２１０とＭＩＵ２２０との間は、非同期制御であってもよいし、同期制御であってもよい。同測効率を高めたい場合には非同期制御で動作させることが好ましく、ＡＴＥ固有のリソースを利用した試験を行う場合には、同期制御で動作させることが好ましい。
上述したように、通信回路のファンクション試験は、非同期制御モードで実行できる。その他、アプリケーションレイヤ試験やシステムコストの検証は、非同期制御モードで試験できる。
本来のＡＴＥによる試験であるパラメータテストは、ＡＴＥ主導の同期制御モードによって実行可能である。そのほか、物理レイヤー試験、ストレス試験、同測試験、テスト時間の試験も、同期制御モードで実行可能である。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
（変形例１）
本実施の形態では、ＤＵＴ１１０が、単一のデバイス側通信回路１１４を備える場合を説明したが、ＤＵＴ１１０は、プロトコルが異なる複数のデバイス側通信回路１１４を備えることができる。たとえばＤＵＴ１１０は、Ｉ２Ｃ，ＨＤＭＩ、ＷｉＦｉ，Ｂｌｕｅｔｏｏｔｈの４つのプロトコルの通信回路を備えてもよい。この場合、ＭＩＵ２２０には、ＤＵＴ１１０が備える複数のプロトコルに準拠する複数のテスター側通信回路２２４が実装される。
本実施の形態では、ＤＵＴ１１０が、単一のデバイス側通信回路１１４を備える場合を説明したが、ＤＵＴ１１０は、プロトコルが異なる複数のデバイス側通信回路１１４を備えることができる。たとえばＤＵＴ１１０は、Ｉ２Ｃ，ＨＤＭＩ、ＷｉＦｉ，Ｂｌｕｅｔｏｏｔｈの４つのプロトコルの通信回路を備えてもよい。この場合、ＭＩＵ２２０には、ＤＵＴ１１０が備える複数のプロトコルに準拠する複数のテスター側通信回路２２４が実装される。
（変形例２）
メインコントローラ２１０は、ＡＴＥではなく、汎用的なコンピュータやワークステーションであってもよい。
メインコントローラ２１０は、ＡＴＥではなく、汎用的なコンピュータやワークステーションであってもよい。
実施の形態にもとづき本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
１００ 試験システム
１１０ ＤＵＴ
１１２ 第１プロセッサ
１１４ デバイス側通信回路
２００ 試験装置
２１０ メインコントローラ
２２０ ＭＩＵ
２２２ テスター側プロセッサ
２２４ テスター側通信回路
ＣＨ 伝送チャンネル
ＰＲＧ テストプログラム
ＳＣＲ＿ＤＵＴ デバイス用スクリプト
ＳＣＲ＿ＭＩＵ テスター用スクリプト
１１０ ＤＵＴ
１１２ 第１プロセッサ
１１４ デバイス側通信回路
２００ 試験装置
２１０ メインコントローラ
２２０ ＭＩＵ
２２２ テスター側プロセッサ
２２４ テスター側通信回路
ＣＨ 伝送チャンネル
ＰＲＧ テストプログラム
ＳＣＲ＿ＤＵＴ デバイス用スクリプト
ＳＣＲ＿ＭＩＵ テスター用スクリプト
Claims (9)
- デバイス側通信回路と、プログラム制御可能なデバイス側プロセッサと、を有する被試験デバイスの試験装置であって、
前記試験装置を統合的に制御するメインコントローラと、
プログラム制御可能なテスター側プロセッサと、前記デバイス側通信回路との間で伝送チャンネルを形成するテスター側通信回路と、を含むインタフェースユニットと、
を備え、
前記デバイス側プロセッサがデバイス用スクリプトを実行することにより、前記被試験デバイスが主導権を有する非同期の試験が行われることを特徴とする試験装置。 - 試験に先立って前記試験装置から前記被試験デバイスに、前記デバイス用スクリプトをロード可能であることを特徴とする請求項１に記載の試験装置。
- 前記デバイス用スクリプトのロードは、前記デバイス側通信回路と前記テスター側通信回路の間のインタフェースとは別の、有線のインタフェースを介して行われることを特徴とする請求項２に記載の試験装置。
- 前記デバイス側通信回路と前記テスター側通信回路はＩ２Ｃ（Inter IC）またはＳＰＩ（Serial Peripheral Interface）に準拠し、マスター、スレーブの関係は入れ替え可能であることを特徴とする請求項１から３のいずれかに記載の試験装置。
- 前記インタフェースユニットは、前記伝送チャンネルを介して前記テスター側通信回路が受信したデータにもとづいて前記被試験デバイスの良否を判定し、判定結果が前記メインコントローラに提供されることを特徴とする請求項１から４のいずれかに記載の試験装置。
- 前記テスター側プロセッサは、前記デバイス用スクリプトとともに試験のシーケンスを規定するテスター用スクリプトを実行することを特徴とする請求項１から５のいずれかに記載の試験装置。
- 外部からの同期制御が不可能な被試験デバイスの試験装置であって、
それ自身が主導権を有する同期制御によって前記被試験デバイスを検査するアーキテクチャをベースとしているメインコントローラと、
前記メインコントローラと前記被試験デバイスの間に介在し、前記被試験デバイスとの間において、前記被試験デバイスが主導権を有する非同期制御を成立させつつ、前記メインコントローラとの間において、前記メインコントローラが主導権を有する制御を成立させるインタフェースユニットと、
を備えることを特徴とする試験装置。 - 外部からの同期制御が不可能な被試験デバイスの試験装置に使用されるインタフェースユニットであって、
前記試験装置が主導権を有する同期制御によって前記被試験デバイスを検査するアーキテクチャをベースとしているメインコントローラとともに用いられ、
前記メインコントローラと前記被試験デバイスの間に介在し、前記被試験デバイスとの間において、前記被試験デバイスが主導権を有する非同期制御を成立させつつ、前記メインコントローラとの間において、前記メインコントローラが主導権を有する制御を成立させることを特徴とするインタフェースユニット。 - デバイス側通信回路と、プログラム制御可能なデバイス側プロセッサとを有する被試験デバイスの試験方法であって、
前記被試験デバイスにデバイス用スクリプトをロードするステップと、
前記被試験デバイスにおいて前記デバイス側プロセッサが前記デバイス用スクリプトを実行するステップと、
前記デバイス用スクリプトにもとづいて生成されるデータを、前記デバイス側通信回路が、試験装置に送信するステップと、
前記試験装置が前記データにもとづいて前記被試験デバイスの良否を判定するステップと、
を備えることを特徴とする試験方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019004261A JP7337503B2 (ja) | 2019-01-15 | 2019-01-15 | 試験装置 |
| US16/580,444 US11137446B2 (en) | 2019-01-15 | 2019-09-24 | Test apparatus and test method |
| KR1020190117944A KR20200088757A (ko) | 2019-01-15 | 2019-09-25 | 시험 장치, 시험 방법, 인터페이스 유닛 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2019004261A JP7337503B2 (ja) | 2019-01-15 | 2019-01-15 | 試験装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2020112469A true JP2020112469A (ja) | 2020-07-27 |
| JP7337503B2 JP7337503B2 (ja) | 2023-09-04 |
Family
ID=71516048
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2019004261A Active JP7337503B2 (ja) | 2019-01-15 | 2019-01-15 | 試験装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11137446B2 (ja) |
| JP (1) | JP7337503B2 (ja) |
| KR (1) | KR20200088757A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023078573A1 (en) * | 2021-11-08 | 2023-05-11 | Advantest Corporation | Automated test equipment, device under test, test setup methods using a measurement request |
| TWI808694B (zh) * | 2022-03-23 | 2023-07-11 | 英業達股份有限公司 | 以電路板之電路傳送指令測試連接介面之裝置、系統及方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007113940A1 (ja) * | 2006-04-04 | 2009-08-13 | パナソニック株式会社 | 半導体検査装置 |
| JPWO2007114373A1 (ja) * | 2006-03-31 | 2009-08-20 | 株式会社アドバンテスト | テスト方法、テストシステムおよび補助基板 |
| JP2010523945A (ja) * | 2007-04-03 | 2010-07-15 | スキャニメトリクス，インコーポレイテッド | アクティブプローブ集積回路を用いた電子回路試験 |
| JP2017504797A (ja) * | 2014-01-03 | 2017-02-09 | ライトポイント・コーポレイションＬｉｔｅＰｏｉｎｔ Ｃｏｒｐｏｒａｔｉｏｎ | 標準テスト機器を使用して、様々な性能特性及び要件を有するデータパケット送受信器をテストするシステム及び方法 |
| JP2017129544A (ja) * | 2016-01-22 | 2017-07-27 | 東京エレクトロン株式会社 | 基板検査装置及びプログラム |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6055658A (en) * | 1995-10-02 | 2000-04-25 | International Business Machines Corporation | Apparatus and method for testing high speed components using low speed test apparatus |
| KR20050041134A (ko) | 2003-10-30 | 2005-05-04 | 삼성전자주식회사 | 프로세서가 내장된 반도체 집적 회로를 셋 실장테스트하는 자동 테스트 시스템 및 그것에 관한 자동테스트 방법 |
| JP2005309543A (ja) | 2004-04-16 | 2005-11-04 | Sharp Corp | テストボード、ｃｐｕ内蔵半導体集積回路のテストシステム、そのテスト方法、セルフテストプログラムおよび可読記録媒体 |
| US7487422B2 (en) * | 2005-04-29 | 2009-02-03 | Teradyne, Inc. | Delayed processing of site-aware objects |
| JP2007113940A (ja) | 2005-10-18 | 2007-05-10 | Denso Corp | 車両用経路探索装置 |
| JP2007114373A (ja) | 2005-10-19 | 2007-05-10 | Canon Inc | クリーニング装置、プロセスカートリッジ及び画像形成装置 |
| US8170828B2 (en) * | 2009-06-05 | 2012-05-01 | Apple Inc. | Test method using memory programmed with tests and protocol to communicate between device under test and tester |
| KR101509423B1 (ko) | 2013-10-23 | 2015-04-07 | (주)에프씨아이 | 복수의 인터페이스 포트를 갖는 멀티 수신 칩 시스템 |
-
2019
- 2019-01-15 JP JP2019004261A patent/JP7337503B2/ja active Active
- 2019-09-24 US US16/580,444 patent/US11137446B2/en active Active
- 2019-09-25 KR KR1020190117944A patent/KR20200088757A/ko not_active Application Discontinuation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPWO2007114373A1 (ja) * | 2006-03-31 | 2009-08-20 | 株式会社アドバンテスト | テスト方法、テストシステムおよび補助基板 |
| JPWO2007113940A1 (ja) * | 2006-04-04 | 2009-08-13 | パナソニック株式会社 | 半導体検査装置 |
| JP2010523945A (ja) * | 2007-04-03 | 2010-07-15 | スキャニメトリクス，インコーポレイテッド | アクティブプローブ集積回路を用いた電子回路試験 |
| JP2017504797A (ja) * | 2014-01-03 | 2017-02-09 | ライトポイント・コーポレイションＬｉｔｅＰｏｉｎｔ Ｃｏｒｐｏｒａｔｉｏｎ | 標準テスト機器を使用して、様々な性能特性及び要件を有するデータパケット送受信器をテストするシステム及び方法 |
| JP2017129544A (ja) * | 2016-01-22 | 2017-07-27 | 東京エレクトロン株式会社 | 基板検査装置及びプログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7337503B2 (ja) | 2023-09-04 |
| US20200225286A1 (en) | 2020-07-16 |
| KR20200088757A (ko) | 2020-07-23 |
| US11137446B2 (en) | 2021-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11709202B2 (en) | Interfaces for wireless debugging | |
| US20120131403A1 (en) | Multi-chip test system and test method thereof | |
| CN113330322A (zh) | 使用片上系统测试控制器的自动化测试设备 | |
| US9160554B1 (en) | Apparatus and method for operating automated test equipment (ATE) | |
| TWI650565B (zh) | 藉由使用一聯合測試行動群組（ｊｔａｇ）介面以重建相連於一掃描鏈內之正反器之値的積體電路（ｉｃ）、一種操作該ｉｃ之方法以及具有該ｉｃ的裝置 | |
| US7017081B2 (en) | Methods and systems for remotely controlling a test access port of a target device | |
| JP2013542631A (ja) | 無線信号特性により開始される予め画定したテスト区分を使用する、無線デバイスをテストする方法 | |
| JP2009533966A (ja) | 試験中に無線送受信機とホストプロセッサとの間の相互作用が最小となる埋設型無線送受信機を試験するための方法 | |
| US10126362B2 (en) | Controlling a test run on a device under test without controlling the test equipment testing the device under test | |
| US8312330B2 (en) | System and method for testing wireless devices | |
| JPH0548494B2 (ja) | ||
| JP7337503B2 (ja) | 試験装置 | |
| WO2012077704A1 (ja) | デバッグスタブサーバ、デバッグ方法およびプログラム | |
| TW201342846A (zh) | 致能受測裝置重試部分預定測試序列之方法 | |
| TW201706864A (zh) | 在計算裝置上的埠選擇技術 | |
| TW202107283A (zh) | 用以測試包含處理單元與程式及/或資料記憶體之受測裝置的自動化測試設備、包含測試控制器、通向受測裝置的介面、共享記憶體之自動化測試設備和用以測試受測裝置之方法 | |
| TWI452315B (zh) | 功能測試治具、系統及方法 | |
| US7721260B2 (en) | Embedded Test I/O Engine | |
| CN114490226B (zh) | Fpga芯片的原型验证方法、装置、计算机设备及介质 | |
| US20210092620A1 (en) | Communication apparatus and test method thereof | |
| TWI637177B (zh) | 用於測試半導體元件之系統及方法 | |
| WO2023078571A1 (en) | Automated test equipment, device under test, test setup methods using an acknowledge signaling | |
| JP2008210366A (ja) | 半導体集積回路 | |
| WO2023078572A1 (en) | Automated test equipment, device under test, test setup methods using a trigger line | |
| WO2023078573A1 (en) | Automated test equipment, device under test, test setup methods using a measurement request |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220921 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221011 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230328 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20230529 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230823 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7337503 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |