TWI808694B

TWI808694B - 以電路板之電路傳送指令測試連接介面之裝置、系統及方法

Info

Publication number: TWI808694B
Application number: TW111110869A
Authority: TW
Inventors: 張天超
Original assignee: 英業達股份有限公司
Priority date: 2022-03-23
Filing date: 2022-03-23
Publication date: 2023-07-11
Also published as: TW202338386A

Abstract

一種以電路板之電路傳送指令測試連接介面之裝置、系統及方法，其透過使用待測電路板上既有之內部整合電路傳遞控制指令給透過待測電路板上之記憶體連接介面與內部整合電路連接的測試裝置，測試裝置轉換控制指令以測試所連接之記憶體連接介面之技術手段，可以不使用外部連接線測試待測電路板上之記憶體連接介面，並達成提高測試效率的技術功效。

Description

以電路板之電路傳送指令測試連接介面之裝置、系統及方法

一種測試裝置、系統及其方法，特別係指一種以電路板之電路傳送指令測試連接介面之裝置、系統及方法。

工業4.0(Industry 4.0)，又稱為第四次工業革命，其並不是單單創造新的工業技術，而是著重於將現有的工業技術、銷售流程與產品體驗統合，透過人工智慧技術建立具有適應性、資源效率和人因工程學的智慧工廠，並在商業流程及價值流程中整合客戶以及商業夥伴，以提供完善的售後服務，進而建構出一個有感知意識的新型智慧型工業世界。

隨著工業4.0的浪潮襲捲全球，製造業者無不以智能製造優化生產轉型，提升競爭力。智慧製造是架構在感測技術、網路技術、自動化技術、與人工智慧的基礎上，透過感知、人機互動、決策、執行、與回饋的過程，來實現產品設計與製造、企業管理與服務的智慧化。

而電子組裝業薄利多銷、產品價格競爭激烈的特性，讓業者追求對原物料及生產工具更有效的管控與最佳化，促使工廠生產資源效益最大化。其中，在電子組裝業的生產線上，必定包含各種電路板的測試環節，例如，當電路板為主機板時，也包含對於主機板上之記憶體連接介面的測試。

目前對主機板上之記憶體連接介面的測試方式中，其中一種是使用DummyDIMM做為測試裝置以對記憶體連接介面進行邊界掃描測試。在進行邊界掃描測試時，通常需要讓所有測試裝置的聯合測試工作群組(Joint Test Action Group,JTAG)連接埠相互連接，因此，需要在各個測試裝置間設置邊界掃描的JTAG連接線。

而在實際的情況中，由於記憶體之記憶體連接介面間的空間位置較小，同時又連接了較多的JTAG連接線，導致在長時間測試後會可能導致連接中斷的問題。同時，由於JTAG為串列訊號，當JTAG連接埠越多，JTAG連接線會越長，且JTAG連接線上的資料通訊頻率也會隨之降低，因此，隨著記憶體之記憶體連接介面的測試裝置之數量的增加，JTAG通訊速率將會降低，導致測試時間增加。

綜上所述，可知先前技術中長期以來一直存在使用JTAG連接線對記憶體連接介面進行邊界掃描測試時的連線狀況與測試時間都不穩定的問題，因此有必要提出改進的技術手段，來解決此一問題。

有鑒於先前技術存在使用聯合測試工作群組(Joint Test Action Group,JTAG)連接線對記憶體連接介面進行邊界掃描測試時的連線狀況與測試時間都不穩定的問題，本發明遂揭露一種以電路板之電路傳送指令測試連接介面之裝置、系統及方法，其中：本發明所揭露之以電路板之電路傳送指令測試連接介面之裝置，至少包含：至少一接腳，用以連接待測電路板上與裝置對應之記憶體連接介面，且透過記憶體連接介面與待測電路板上之內部整合電路連接，及用以透過內部整合電路傳送裝置所接收到之控制指令至與連接於待測電路板上之其他相同裝置；處理模組，用以轉換控制指令為操作指令並執行操作指令以測試記憶體連接介面。

本發明所揭露之以電路板之電路傳送指令測試連接介面之系統，至少包含：待測電路板，包含多個記憶體連接介面，些記憶體連接介面透過內部整合電路相互連接，當控制指令被傳送到內部整合電路時，內部整合電路傳送控制指令至些記憶體連接介面；多個測試裝置，每個測試裝置與記憶體連接介面連接，且每個測試裝置包含至少一接腳，每個測試裝置之至少一接腳透過內部整合電路相互連接，及用以透過內部整合電路接收控制指令，並轉換控制指令為操作指令並執行操作指令以測試相連接之記憶體連接介面。

本發明所揭露之以電路板之電路傳送指令測試連接介面之方法，其步驟至少包括：連接待測電路板與多個測試裝置，待測電路板包含與些測試裝置對應之多個記憶體連接介面，每個測試裝置與記憶體連接介面連接，且每個測試裝置包含至少一接腳，每個測試裝置之至少一接腳透過內部整合電路相互連接；當控制指令被傳送到內部整合電路時，內部整合電路傳送控制指令至各記憶體連接介面，使各測試裝置透過相連接之各記憶體連接介面取得控制指令；每個測試裝置轉換控制指令為操作指令並執行操作指令以測試所連接之記憶體連接介面。

本發明所揭露之裝置、系統及方法如上，與先前技術之間的差異在於本發明透過待測電路板上既有之內部整合電路傳遞控制指令給透過待測電路板上之記憶體連接介面與內部整合電路連接的測試裝置，測試裝置轉換控制指令以測試所連接之記憶體連接介面，藉以解決先前技術所存在的問題，並可以達成提高測試效率的技術功效。

100:測試裝置

110:連接件

111:接腳

120:處理模組

121:控制單元

125:可程式邏輯單元

190:連接器

200:待測電路板

210:處理單元

220:系統匯流排

230:記憶體連接介面

231~238:記憶體連接介面

410:訊號控制器

420:存取控制器

步驟310:連接待測電路板與測試裝置，各測試裝置間透過內部整合電路連接

步驟320:透過內部整合電路傳送控制指令至與測試裝置連接之記憶體連接介面，使測試裝置取得控制指令

步驟330:測試裝置依據控制指令之目標接腳選擇轉換控制指令為操作指令並執行操作指令以測試相連接之記憶體連接介面

步驟331:測試裝置轉換控制指令為存取指令或測試指令

步驟333:當控制指令為存取指令時，測試裝置依據存取指令讀取目標接腳之訊號

步驟335:當控制指令為測試指令時，測試裝置依據測試指令發送測試訊號至目標接腳中之輸入接腳，並由目標接腳中之輸出接腳取得結果訊號

第1圖為本發明所提之以電路板之電路傳送指令測試連接介面之裝置之元件示意圖。

第2圖為本發明所提之待測電路板之元件示意圖。

第3A圖為本發明所提之以電路板之電路傳送指令測試連接介面之方法流程圖。

第3B圖為本發明所提之測試裝置轉換控制指令以測試記憶體連接介面之方法流程圖。

以下將配合圖式及實施例來詳細說明本發明之特徵與實施方式，內容足以使任何熟習相關技藝者能夠輕易地充分理解本發明解決技術問題所應用的技術手段並據以實施，藉此實現本發明可達成的功效。

本發明可以使用待測電路板上既有之內部整合電路匯流排(Inter-Integrated Circuit Bus,I²C，在本發明中亦以「內部整合電路」表示)傳遞控制指令給與待測電路板連接之測試裝置，使得測試裝置依據控制指令對待測電路板進行測試。其中，待測電路板為包含提供雙列直插式記憶體模組(Dual In-line Memory Module,DIMM，或稱為雙線記憶體模組)連接之記憶體連接介面的電路板，測試裝置通常為對應的記憶體測試裝置。

以下先以「第1圖」本發明所提之以電路板之電路傳送指令測試連接介面之裝置之元件示意圖結合「第2圖」本發明所提之待測電路板之元件示意圖來說明本發明的系統運作。如「第1圖」與「第2圖」所示，本發明之系統含有測試裝置100、待測電路板200、訊號控制器410，及可附加的存取控制器420。

測試裝置100與待測電路板200之記憶體連接介面230連接，負責測試待測電路板200之記憶體連接介面230。一般而言，測試裝置100可以進行特定的測試作業及/或模擬相對應之記憶體模組的運作，藉以測試所連接之記憶體連接介面230。

在部分的實施例中，測試裝置100更可以包含連接件110、處理模組120，及可附加的連接器190。其中，連接件110與處理模組120間、連接器190與處理模組120間，可以透過設置於測試裝置100上的一組或多組電路(圖中未示)連接。

連接件110為測試裝置100上連接待測電路板200之記憶體連接介面230的部件，包含多個接腳(如接腳111)。連接件110上之各個接腳的位置通常與測試裝置100所模擬之記憶體模組的接腳位置相符。

處理模組120可以透過連接件110或連接器190接收控制指令，並可以轉換所接收到的控制指令為操作指令及執行操作指令以測試待測電路板200的記憶體連接介面230。

在部分實施例中，處理模組120更可以包含控制單元121與可程式邏輯單元125，但本發明並不以此為限，凡可以完成控制單元121與可程式邏輯單元125所描述之功能的任何軟硬體或任意軟硬體與韌體之組合都可以做為處理模組120。其中，控制單元121可以是微控制器(Microcontroller Unit,MCU)，可程式邏輯單元125可以是複雜可程式化邏輯裝置(Complex Programmable Logic Device,CPLD)，但本發明亦不以上述為限。

控制單元121可以透過連接件110或連接器190接收與內部整合電路相容的控制指令，並可以依據所接收到之控制指令所表示的目標接腳選擇將所接收到的控制指令轉換為與內部整合電路相容的操作指令或將所接收到的控制指令轉換為與聯合測試工作群組(Joint Test Action Group，在說明書中亦以應文簡寫「JTAG」表示)相容的操作指令。更詳細的，控制單元121可以在控制指令所表示的目標接腳為屬於內部整合電路的接腳時，將控制指令轉換為與可程式邏輯單元125對應且能使可程式邏輯單元125使用內部整合電路存取目標接腳的存取指令，也可以在控制指令所表示的目標接腳為不屬於內部整合電路之接腳(如用於邊界掃描的接腳)或目標接腳上的訊號可能隨著時間持續不斷變化時，將控制指令由與內部整合電路相容的格式轉換為能使可程式邏輯單元125產生使用JTAG測試目標接腳的測試指令，即與JTAG相容的測試指令。

控制單元121也可以載入並執行預先建立之測試程式，一般而言，測試程式通常用於邊界掃描測試，但本發明並不以此為限。控制單元121可以模擬一個邊界掃描元件，使得測試程式在被執行後，對控制單元121所模擬出的邊界掃描元件發出對應目標接腳且與JTAG相容的控制指令，如此，控制單元121可以透過所模擬出之邊界掃描元件取得測試程式所產生的控制指令，並可以將所取得的控制指令轉換為存取指令或直接做為測試指令。

可程式邏輯單元125可以執行控制單元121所產生的操作指令。更詳細的，當操作指令為存取指令時，可程式邏輯單元125可以依據存取指令產生讀寫目標接腳之與內部整合電路相容的存取訊號，並可以透過內部整合電路傳送存取訊號到具有目標接腳之晶片以取得目標接腳的訊號，或可以將存取訊號所指示之特定訊號提供給目標接腳；而當操作指令為測試指令時，可程式邏輯單元125可以透過具有目標接腳之晶片上的JTAG連接埠將測試指令所表示的測試訊號傳送到目標接腳中的輸入接腳，並可以透過具有目標接腳之晶片上的JTAG連接埠由目標接腳中的輸出接腳取得結果訊號。

連接器190與內部整合電路相容，可以接收訊號控制器410所傳送的控制指令，也可以與連接於待測電路板200上之其他記憶體連接介面230的其他測試裝置連接。

待測電路板200可以包含處理單元210、系統匯流排220、記憶體連接介面230。一般而言，待測電路板200可以包含一個或一個以上的記憶體連接介面，如「第2圖」所示，待測電路板200包含八個記憶體連接介面(231~238)。在大部分的實施例中，待測電路板200為主機板。

處理單元210可以執行計算與判斷等運算，也可以透過系統匯流排220與記憶體連接介面230(記憶體連接介面231~238)連接，並可以透過系統匯流排220傳送資料或訊號給記憶體連接介面230(記憶體連接介面231~238)與接收記憶體連接介面230(記憶體連接介面231~238)所傳送的資料或訊號，例如，傳送控制訊號給特定的記憶體連接介面231~238。

處理單元210也可以接收存取控制器420所傳送的控制訊號，並可以將所接收到的控制訊號轉換為對應的控制指令以傳送給記憶體連接介面230。

在部分的實施例中，處理單元210可以是中央處理器(CPU)或微處理器。

記憶體連接介面230(記憶體連接介面231~238)可以透過系統匯流排220與處理單元210連接，也可以與內部整合電路連接。在部分的實施例中，記憶體連接介面231~234可以透過內部整合電路相互連接，且記憶體連接介面235~238可以透過內部整合電路相互連接，而記憶體連接介面231~234與記憶體連接介面235~238之間並未連接，但本發明並不以此為限，例如，記憶體連接介面231~238也可以透過內部整合電路相互連接。一般而言，記憶體連接介面230為記憶體連接器。

訊號控制器410與內部整合電路相容，例如，訊號控制器410可以是內部整合電路控制器。訊號控制器410可以產生並傳送控制指令，並可以透過直接連接到測試裝置100之連接器190的內部整合電路將控制指令傳送給測試裝置100。

存取控制器420可以產生並傳送控制訊號到待測電路板200的處理單元210。在部分的實施例中，存取控制器420可以是測試存取連接埠(TAP)控制器。

接著以一個實施例來解說本發明的運作裝置與方法，並請參照「第3A圖」本發明所提之以電路板之電路傳送指令測試連接介面之方法流程圖。在本實施例中，假設測試裝置100為DummyDIMM，待測電路板200為主機板，但本發明並不以此為限。

首先，可以將多個測試裝置100分別插入待測電路板200的不同記憶體連接介面230，藉以連接待測電路板200與多個測試裝置100(步驟310)。在本實施例中，假設與待測電路板200之記憶體連接介面231~234連接的測試裝置100可以透過待測電路板200上之內部整合電路相互連接，且與待測電路板200之記憶體連接介面235~238連接的測試裝置100可以透過待測電路板200上之內部整合電路相互連接。

在待測電路板200與測試裝置100連接(步驟310)後，待測電路板200的處理單元210可以透過內部整合電路傳送控制指令給所有測試裝置100(步驟320)。在本實施例中，處理單元210可以透過內部整合電路向待測電路板200的記憶體連接介面231及記憶體連接介面235傳送控制指令，使得控制指令透過記憶體連接介面231/235被傳送到與記憶體連接介面231/235連接的測試裝置100，同時，控制指令也可以透過與記憶體連接介面231/235連接之內部整合電路分別傳送到記憶體連接介面232~234及記憶體連接介面236~238，使得與記憶體連接介面232~234/236~238連接的測試裝置100可以接收到控制指令。

在測試裝置100的處理模組120由與待測電路板200上相連接之記憶體連接介面230所連接的內部整合電路接收到控制指令後，處理模組120可以依據控制指令之目標接腳選擇將控制指令做為操作指令或轉換控制指令為操作指令，並可以執行被產生的操作指令以測試與測試裝置100連接之記憶體連接介面230(步驟330)。在本實施例中，假設處理模組120包含控制單元121與可程式邏輯單元125，並可以如「第3B圖」之流程所示，在控制單元121接收到控制指令後，控制單元121可以依據控制指令所表示的目標接腳是否屬於內部整合電路選擇將控制指令轉換為與可程式邏輯單元125對應的存取指令或透過所包含的訊號轉換邏輯層將與內部整合電路相容的控制指令轉換為與JTAG相容的測試指令(步驟331)，並透過與內部整合電路對應的傳輸通道傳送存取指令或透過傳送與JTAG對應的傳輸通道傳送測試指令給可程式邏輯單元125，當控制指令被轉換為存取指令時，可程式邏輯單元125可以依據存取指令產生相對應之與內部整合電路相容的存取訊號以由具有目標接腳之晶片取得目標接腳的訊號(步驟333)，例如取得GND接腳的訊號；而當控制指令被轉換為測試指令時，可程式邏輯單元125可以依據測試指令透過JTAG連接埠發送測試訊號至目標接腳中的輸入接腳(步驟335)，並由目標接腳中之輸出接腳取得結果訊號，也就是透過具有目標接腳之晶片上的JTAG連接埠傳送測試訊號並接收結果訊號。

另外，上述實施例中，在待測電路板200與測試裝置100連接(步驟310)後，測試裝置100的處理模組120也可以執行測試程式。在本實施例中，假設測試程式是使用JTAG來測試待測電路板200的記憶體連接介面230，則在測試程式被處理模組120的控制單元121執行後，可以產生與JTAG相容的控制指令，控制單元121可以透過所包含的邊界掃描模擬層所模擬出的邊界掃描元件取得執行測試程式所產生的控制指令，並可以依據控制指令所對應的目標接腳將所取得的控制指令轉換為與內部整合電路相容的存取指令或直接做為測試指令後，透過與內部整合電路或與JTAG對應的傳輸通道將所產生的存取指令或測試指令傳送給可程式邏輯單元125。當可程式邏輯單元125接收到存取指令時，可以依據所接收到的存取指令產生相對應之與內部整合電路相容的存取訊號以由具有目標接腳之晶片取得目標接腳的訊號；而當控制指令被轉換為測試指令時，可程式邏輯單元125可以依據測試指令透過具有目標接腳之晶片上的JTAG連接埠發送測試訊號至目標接腳中的輸入接腳，並由目標接腳中之輸出接腳取得結果訊號。

如此，透過本發明，可以使用待測電路板上既有之內部整合電路傳送控制指令給與待測電路板之記憶體連接介面連接的測試裝置，無須額外透過測試裝置外部的連接線傳送控制指令。

綜上所述，可知本發明與先前技術之間的差異在於具有透過待測電路板上既有之內部整合電路傳遞控制指令給透過待測電路板上之記憶體連接介面與內部整合電路連接的測試裝置，測試裝置轉換控制指令以測試所連接之記憶體連接介面之技術手段，藉由此一技術手段可以來解決先前技術所存在使用JTAG連接線對記憶體之記憶體連接介面進行邊界掃描測試時的連線狀況與測試時間都不穩定的問題，進而達成提高測試效率的技術功效。

再者，本發明之以電路板之電路傳送指令測試連接介面之方法，可實現於硬體、韌體、軟體或硬體、韌體與軟體之任意組合中，亦可在電腦裝置中以集中方式實現或以不同元件散佈於若干互連之電腦裝置的分散方式實現。

雖然本發明所揭露之實施方式如上，惟所述之內容並非用以直接限定本發明之專利保護範圍。任何本發明所屬技術領域中具有通常知識者，在不脫離本發明所揭露之精神和範圍的前提下，對本發明之實施的形式上及細節上作些許之更動潤飾，均屬於本發明之專利保護範圍。本發明之專利保護範圍，仍須以所附之申請專利範圍所界定者為準。