CN104021050A - 服务器 - Google Patents

服务器 Download PDF

Info

Publication number
CN104021050A
CN104021050A CN201410189093.7A CN201410189093A CN104021050A CN 104021050 A CN104021050 A CN 104021050A CN 201410189093 A CN201410189093 A CN 201410189093A CN 104021050 A CN104021050 A CN 104021050A
Authority
CN
China
Prior art keywords
system single
signal
chip
connector
cpld
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410189093.7A
Other languages
English (en)
Other versions
CN104021050B (zh
Inventor
张松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN201410189093.7A priority Critical patent/CN104021050B/zh
Priority to US14/328,847 priority patent/US9378074B2/en
Publication of CN104021050A publication Critical patent/CN104021050A/zh
Application granted granted Critical
Publication of CN104021050B publication Critical patent/CN104021050B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/273—Tester hardware, i.e. output processing circuits
    • G06F11/2733—Test interface between tester and unit under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31705—Debugging aspects, e.g. using test circuits for debugging, using dedicated debugging test circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Debugging And Monitoring (AREA)

Abstract

本发明揭示一种服务器，包含：一系统单芯片的硬件除错测试接口、一第一连接器、一第二连接器以及基板管理控制器。系统单芯片的硬件除错测试接口具有多个接脚，用于输出一硬件除错测试信号。第一连接器为一基板管理控制器的编程连接器。其中此些接脚的一部分耦接第一连接器，此些接脚的其余部分耦接第二连接器，以传输硬件除错测试信号至一除错装置进行除错。

Description

服务器
技术领域
本发明是有关于一种服务器，特别是有关于一种具有可与编程装置共享端口的除错系统的服务器。
背景技术
在现今计算机系统的制造过程中，需透过除错程序来对主板上的系统单芯片(system on chip)进行除错，才能得知何处发生故障。而一般的作法，是将除错装置连接主板上系统单芯片的对应除错端口(debug port)，接收系统单芯片产生的硬件除错测试(hardware debug test,HDT)信号来执行除错工作。
然而，因为现今计算机系统已走向轻薄短小的趋势，而具20接脚的除错端口相当占主板面积。故，为缩减主板面积，常仅在一主板上设置有限的除错端口，也就是说，并非每一系统单芯片均有对应的除错端口。如此一来，未有对应除错端口的系统单芯片需要额外设置除错接点(test point),当进行除错程序时,仅能以飞线的方式再行焊接一除错端口以和除错装置进行连接。然上述的方法，很容易出现飞线断开，焊接不良等情况，而影响正常的除错程序，甚至影响硬件除错测试信号的质量。
因此，如何在不增加主板尺寸的前提下，提高除错的质量即成为追求的目标。
实用新型内容
为解决前述现有技术的问题，本发明的目的为提供一种服务器，让系统单芯片的硬件除错测试接口或基板管理控制器的编程接口的输出信号在不同时间传送给连接器，因此可共享一连接器，而不需增加主板尺寸。
根据本发明的一实施例为提供一种服务器包含：至少一系统单芯片、一基板管理控制器、一第一切换器以及一连接器。其中，此至少一系统单芯片，具有硬件除错测试接口用于产生一硬件除错测试信号。基板管理控制器，具有编程接口用于产生一编程信号。第一切换器，接收硬件除错测试信号以及编程信号。连接器耦接第一切换器。一第一控制信号控制第一切换器，以选择硬件除错测试信号或是编程信号来输出给连接器，当连接器接收到硬件除错测试信号时，会将硬件除错测试信号传输至除错装置进行除错。而当连接器接收到编程信号时，会将编程信号传输给编程装置以对基板管理控制器进行编程。在一实施例中，服务器更具有一复杂可编程逻辑器件耦接第一切换器。其中当系统单芯片未加上电源，服务器在待开机状态(standby电源)时，第一切换器会将编程信号传送给连接器，以透过第一切换器对基板管理控制器的数据进行编程更新。当系统单芯片加上电源后，系统单芯片会产生电源就绪信号，以触发复杂可编程逻辑器件产生第一控制信号，控制第一切换器将硬件除错测试信号传送给连接器，以透过第一切换器对系统单芯片进行除错。
在一实施例中，第一切换器可为一复杂可编程逻辑器件，第一控制信号可为一电源就绪信号。当系统单芯片未加上电源，服务器在待开机状态(standby电源)时，复杂可编程逻辑器件将编程信号传送给连接器，以透过复杂可编程逻辑器件对基板管理控制器的数据进行编程更新。且当系统单芯片加上电源后，系统单芯片会产生电源就绪信号，以控制复杂可编程逻辑器件将硬件除错测试信号传送给连接器，以透过复杂可编程逻辑器件对系统单芯片进行除错。
在一实施例中，此至少一系统单芯片更包括一第一系统单芯片、一第二系统单芯片、一第三系统单芯片以及一第四系统单芯片。每一个系统单芯片具有一硬件除错测试接口，硬件除错测试接口可产生一硬件除错测试信号。
在一实施例中，服务器更包括一第二切换器和一控制器。其中第二切换器耦接第一系统单芯片、第二系统单芯片、第三系统单芯片以及第四系统单芯片。控制器耦接第二切换器，控制器可产生一选择信号以控制第二切换器选择第一系统单芯片、第二系统单芯片、第三系统单芯片以及第四系统单芯片其中之一的硬件除错测试信号以传输给第一切换器。其中当各系统单芯片未加上电源，服务器在待开机状态(standby电源)时，第一切换器将编程信号传送给连接器，以透过第一切换器对基板管理控制器的数据进行编程更新。当系统单芯片加上电源后，每一系统单芯片会对应产生一电源就绪信号，当控制器控制第二切换器选择其中一系统单芯片时，被选择系统单芯片的对应电源就绪信号控制第一切换器将被选择系统单芯片的硬件除错测试信号传送给连接器，以透过第一切换器和第二切换器对被选择系统单芯片进行除错。
在一实施例中，硬件除错测试信号包括电源就绪信号。
在一实施例中，第一切换器可为一复杂可编程逻辑器件，服务器更包括一控制器耦接复杂可编程逻辑器件，其中控制器产生一选择信号以控制复杂可编程逻辑器件选择第一系统单芯片、第二系统单芯片、第三系统单芯片以及第四系统单芯片其中之一的硬件除错测试信号以传输给连接器。其中，当各系统单芯片未加上电源，服务器在待开机状态(standby电源)时，复杂可编程逻辑器件将编程信号传送给连接器，以透过复杂可编程逻辑器件对基板管理控制器的数据进行编程更新。当系统单芯片加上电源后，控制器产生一选择信号以控制复杂可编程逻辑器件选择第一系统单芯片、第二系统单芯片、第三系统单芯片以及第四系统单芯片其中之一的硬件除错测试信号以传输给连接器，以透过复杂可编程逻辑器件对选择的系统单芯片进行除错。
在一实施例中，服务器的第一切换器为一复杂可编程逻辑器件。当各系统单芯片未加上电源，服务器在待开机状态(standby电源)时，复杂可编程逻辑器件将编程信号传送给连接器，以透过复杂可编程逻辑器件对基板管理控制器的数据进行编程更新。当其中仅一系统单芯片加上电源后会产生一电源就绪信号，复杂可编程逻辑器件根据电源就绪信号选择对应系统单芯片的硬件除错测试信号以传输给连接器，以透过复杂可编程逻辑器件对对应系统单芯片进行除错。
在一实施例中，服务器的第一切换器为一复杂可编程逻辑器件。当各系统单芯片未加上电源，复杂可编程逻辑器件将编程信号传送给连接器，以透过复杂可编程逻辑器件对基板管理控制器的数据进行编程更新。当系统单芯片加上电源后，每一系统单芯片会对应产生一电源就绪信号，复杂可编程逻辑器件根据此电源就绪信号的状态选择对应系统单芯片的硬件除错测试信号以传输给连接器，以透过复杂可编程逻辑器件对对应系统单芯片进行除错。
在一实施例中，硬件除错测试信号更包括两通用型输入输出信号，除错装置根据两通用型输入输出信号发出一选择信号给复杂可编程逻辑器件选择对应系统单芯片的硬件除错测试信号。
本发明的另一实施例在提供一种服务器具有一系统单芯片、一基板管理控制器以及一第一连接器。系统单芯片，具有硬件除错测试接口，此硬件除错测试接口具有多个接脚，用于输出一硬件除错测试信号。基板管理控制器，用于对服务器进行管理。第一连接器为基板管理控制器的编程连接器。其中第一连接器的部份接脚在基板管理控制器进行编程时用于传输编程信号，而第一连接器的其余接脚在硬件除错测试接口进行除错时输出硬件除错测试信号的部份信号。
在一实施例中，服务器更包括一第二连接器。其中硬件除错测试接口接脚的一部分耦接第一连接器中用于给基板管理控制器传输编程信号之外的接脚。硬件除错测试接口接脚的其余部分耦接第二连接器，以传输硬件除错测试信号至一除错装置进行除错。
在一实施例中，服务器更包括一缆线，缆线一端连接第一连接器和第二连接器，缆线另一端连接除错装置。
参考以下描述与权利要求范围将更容易明了本发明的特征与优点。应该明了的是，以上的描述与以下的详细描述仅是说明例而且用于进一步说明本发明的申请专利范围，并不用于局限本发明的范畴。
附图说明
图1绘示依照本发明一较佳实施例的服务器系统概略图标。
图2绘示依照本发明另一较佳实施例的服务器系统概略图标。
图3绘示依照本发明另一较佳实施例的服务器系统概略图标。
图4绘示依照本发明另一较佳实施例的服务器系统概略图标。
图5绘示依照本发明另一较佳实施例的服务器系统概略图标。
图6绘示依照本发明一较佳实施例的服务器系统概略图标。
组件标号说明：
100,  200,  300,  400,  500,  600    服务器系统
101                                  系统单芯片硬件除错测试接口
102                                  第一连接器
103                                  第二连接器
104                                  电阻
105                      基板管理控制器
201                      系统单芯片硬件除错测试接口
202,  405                基板管理控制器编程接口
203                      第一切换器
204                      复杂可编程逻辑器件
205,  409                连接器
401                      第一系统单芯片硬件除错测试接口
402                      第二系统单芯片硬件除错测试接口
403                      第三系统单芯片硬件除错测试接口
404                      第四系统单芯片硬件除错测试接口
406                      第二切换器
407                      第一切换器
408                      控制器
CS                       控制信号
PWR_OK                   电源就绪信号
HDT  signal              硬件除错测试信号
programming signal       编程信号
具体实施方式
以下为本发明较佳具体实施例以所附图示加以详细说明，下列的说明及图标使用相同的参考数字以表示相同或类似组件，并且在重复描述相同或类似组件时则予省略。
图1，其绘示依照本发明一较佳实施例的服务器系统概略图标。服务器系统100包括一系统单芯片硬件除错测试接口(HDT  interface)101、一第一连接器102、一第二连接器103以及一基板管理控制器105。其中，基板管理控制器105用于对服务器100进行管理。系统单芯片硬件除错测试接口101包括11接脚用于传输硬件除错测试信号给一除错装置。第一连接器102为一基板管理控制器105的编程连接器。第二连接器103为一2×3型式的六接脚的连接器。传统上，系统单芯片硬件除错测试接口101是透过主板上对应的除错端口来与除错装置连接以传送此除错测试信号给除错装置。但，因为主板面积的限制，不适于额外设置此除错端口，而基板管理控制器的编程端口(programming port)也为一20接脚的连接器，且由于用于进行基板管理控制器内部储存器数据更新所需的编程信号(programming signal)，和用于连接电源信号以及接地信号只占用了其中13支接脚，因此，本发明利用基板管理控制器连接器上未使用的7个接脚，来连接一电源信号以及一接地信号，并接收除错测试接口其中5接脚所传输的硬件除错测试信号，同时配合6接脚的第二连接器103来接收除错测试接口剩余6接脚所传输的硬件除错测试信号给一除错装置。也就是说，系统单芯片硬件除错测试接口101的多个接脚的一部分耦接第一连接器102中用于给基板管理控制器105传输编程信号之外的接脚，而系统单芯片硬件除错测试接口101的其余接脚则耦接第二连接器103。换言之，本案第一连接器102的部份接脚在基板管理控制器105进行编程时传输编程信号，而第一连接器102的其余接脚则用于在系统单芯片硬件除错测试接口101进行除错时输出硬件除错测试信号的部份信号，而第二连接器103则用于输出硬件除错测试信号的其余信号，以传输完整的硬件除错测试信号至一除错装置进行除错。依此，服务器系统100可共享基板管理控制器连接器，而不需额外设置除错端口，且仅需额外设置6接脚的第二连接器103，因此和悉知需设置20接脚的除错端口相较，可大幅降低所占用的主板面积。
在另一实施例中，为避免和系统单芯片硬件除错测试接口101的耦接影响基板管理控制器的编程，因此本发明更于系统单芯片硬件除错测试接口101和第一连接器102以及第二连接器103间的硬件除错测试信号走在线分别设置一个零欧姆的电阻104。其中，在基板管理控制器进行编程时并不焊接电阻104。当需要进行除错时，再将此电阻104焊接在硬件除错测试信号走线，因此不会影响基板管理控制器的编程。再者，由于本实施例中用于取代传统除错端口的第一连接器102以及第二连接器103为分离的两连接器，因此须配合设计硬件除错测试接口101和第一连接器102以及第二连接器103间的连接线，以确实传送硬件除错测试信号给一除错装置。其中，需设置一缆线，缆线一端连接第一连接器和第二连接器，缆线另一端连接除错装置。
图2，其绘示依照本发明另一较佳实施例的的服务器系统概略图标。服务器系统200包括一系统单芯片的硬件除错测试接口201、一基板管理控制器的编程接口202、一第一切换器203、一复杂可编程逻辑器件(Complex ProgrammableLogic Device,CPLD)204，以及一连接器205，其中连接器205具有至少20接脚，而复杂可编程逻辑器件204会产生一控制信号CS来控制切换器203的切换。由于现有的除错端口和基板管理控制器的编程端口均为20接脚的连接器，因此在本实施例中，利用复杂可编程逻辑器件204控制一第一切换器203，来选择一基板管理控制器的编程接口202或一欲进行测试系统单芯片的硬件除错测试接口201将输出的对应信号，编程信号(programming signal)或是硬件除错测试信号(HDT signal)，传送给连接器205，以进行基板管理控制器的编程程序或是系统单芯片的除错程序。依此，透过第一切换器203的选择，可让基板管理控制器编程接口202和硬件除错测试接口201共同使用连接器205，而不需额外设置一除错端口。在一实施例中，此欲进行测试的系统单芯片会产生一电源就绪信号(PWR_OK)来触发复杂可编程逻辑器件204产生此控制信号CS。其中，当系统处于待开机状态(standby电源)下时，基板管理控制器和复杂可编程逻辑器件204处于工作状态，第一切换器203将基板管理控制器的编程接口202输出的对应信号传送给连接器205，此时，可透过连接器205和第一切换器203对基板管理控制器内部储存器的数据进行编程更新。当系统完成开机后，此时系统单芯片处于工作状态，其会产生一电源就绪信号(PWR_OK)来触发复杂可编程逻辑器件204产生一控制信号CS，控制第一切换器203将系统单芯片的硬件除错测试接口201输出的对应信号传送给连接器205，此时，可透过连接器205和第一切换器203对系统单芯片进行除错工作。
在另一实施例中，也可不使用第一切换器203，而直接由复杂可编程逻辑器件204进行系统单芯片的硬件除错测试接口201或基板管理控制器的编程接口202间的选择。如图3所示，其绘示依照本发明另一较佳实施例的服务器系统概略图标。服务器系统300包括一系统单芯片的硬件除错测试接口201、一基板管理控制器的编程接口202、一复杂可编程逻辑器件204，以及一连接器205，其中连接器205具有至少20接脚。其中，系统单芯片会产生一电源就绪信号(PWR_OK)来触发复杂可编程逻辑器件204选择编程接口202或硬件除错测试接口201输出对应信号给连接器205，以进行基板管理控制器的编程程序或是系统单芯片的除错程序。例如，当系统处于待开机状态下时，基板管理控制器和复杂可编程逻辑器件204处于工作状态，复杂可编程逻辑器件204将编程接口202输出的对应信号传送给连接器205，此时，可透过连接器205和复杂可编程逻辑器件204对基板管理控制器内部储存器的数据进行编程更新。当系统完成开机后，此时系统单芯片处于工作状态，其会产生一电源就绪信号(PWR_OK)控制复杂可编程逻辑器件204将硬件除错测试接口201输出的对应信号传送给连接器205，此时，可透过连接器205和复杂可编程逻辑器件204对系统单芯片进行除错工作。
值得注意的是，上述的实施例中均为单一的系统单芯片的除错测试接口和一基板管理控制器的编程接口共享一连接器。然而，在其他的实施例中，当一主板上具有多个系统单芯片亦可使用本发明揭示的结构来共享一连接器，如图4所示，其中图4是以一主板上具有4个系统单芯片为例来解释本发明的应用，然不以此为限。图4绘示依照本发明另一较佳实施例的服务器系统概略图标。服务器系统400包括第一系统单芯片的硬件除错测试接口401、第二系统单芯片的硬件除错测试接口402、第三系统单芯片的硬件除错测试接口403、第四系统单芯片的硬件除错测试接口404、一基板管理控制器的编程接口405、一第一切换器407、一第二切换器406、一控制器408以及一连接器409。连接器409具有至少20接脚。控制器408会产生一选择信号来控制第二切换器406的切换，选择第一系统单芯片的硬件除错测试接口401、第二系统单芯片的硬件除错测试接口402、第三系统单芯片的硬件除错测试接口403和第四系统单芯片的硬件除错测试接口404其中之一。在一实施例中，控制器408可采用两个跳线(jumper)，通过接地和接电源线来输出四组选择信号00、01、10、11，控制第二切换器406的切换。一电源就绪信号(PWR_OK)会控制第一切换器407将第二切换器406选择的系统单芯片硬件除错测试接口输出的对应信号传送给连接器409。
其中，当系统处于待开机状态下时，基板管理控制器处于工作状态而各系统单芯片并不工作，因此，第一切换器407将基板管理控制器的编程接口405输出的对应信号传送给连接器409，此时，可透过连接器409和第一切换器407对基板管理控制器内部储存器的数据进行编程更新。当系统完成开机后，此时各系统单芯片处于工作状态，每一系统单芯片均会产生一对应的电源就绪信号(PWR_OK)。依此，根据控制器408的两个跳线(jumper)所选取的状态(00、01、10或11)为依据控制第二切换器406的切换，选择第一系统单芯片的硬件除错测试接口401、第二系统单芯片的硬件除错测试接口402、第三系统单芯片的硬件除错测试接口403和第四系统单芯片的硬件除错测试接口404其中之一，并将对应的电源就绪信号(PWR_OK)和硬件除错测试信号(HDT signal)输出到第一切换器407，当第一切换器407接收到此电源就绪信号(PWR_OK)后，会进行切换，将对应硬件除错测试信号输出给连接器409，此时，可透过连接器409和第一切换器407和第二切换器406对对应的系统单芯片进行除错工作。
在另一实施例中，也可不使用第一切换器407和第二切换器406，而直接由一复杂可编程逻辑器件进行各系统单芯片的硬件除错测试接口或基板管理控制器的编程接口间的选择。如图5所示，其绘示依照本发明另一较佳实施例的服务器系统概略图标。服务器系统500包括第一系统单芯片的硬件除错测试接口401、第二系统单芯片的硬件除错测试接口402、第三系统单芯片的硬件除错测试接口403、第四系统单芯片的硬件除错测试接口404、一基板管理控制器的编程接口405、一复杂可编程逻辑器件410、一控制器408以及一连接器409。连接器409具有至少20接脚。控制器408会产生一选择信号来控制复杂可编程逻辑器件410选择第一系统单芯片的硬件除错测试接口401、第二系统单芯片的硬件除错测试接口402、第三系统单芯片的硬件除错测试接口403和第四系统单芯片的硬件除错测试接口404其中之一。在一实施例中，控制器408可采用两个跳线(jumper)，通过接地和接电源线来输出四组选择信号00、01、10、11，控制复杂可编程逻辑器件410的选择。
当系统处于待开机状态下时，基板管理控制器和复杂可编程逻辑器件410处于工作状态，而各系统单芯片未加上电源，因此，复杂可编程逻辑器件410将基板管理控制器的编程接口405输出的编程信号(programming signal)传送给连接器409，此时，可透过复杂可编程逻辑器件410对基板管理控制器内部储存器的数据进行编程更新。当系统完成开机后，此时各可根据控制器408的两个跳线(jumper)所选取的状态(00、01、10或11)为依据控制复杂可编程逻辑器件410选择第一系统单芯片的硬件除错测试接口401、第二系统单芯片的硬件除错测试接口402、第三系统单芯片的硬件除错测试接口403和第四系统单芯片的硬件除错测试接口404其中之一，并将对应的硬件除错测试信号(HDT signal)输出给连接器409，此时，可透过连接器409和复杂可编程逻辑器件410对对应的系统单芯片进行除错工作。
在上述的实施例中，是在对系统单芯片进行除错工作前，先根据控制器408中的两个跳线(jumper)所选取的状态(00、01、10或11)选择一系统单芯片作为除错对象。然而，在另一实施例中，也可不先使用控制器408进行测试单芯片的选择，而是在进行除错的同时，由一除错装置透过连接器409发出选择信号给复杂可编程逻辑器件进行选择。如图6所示，其绘示依照本发明另一较佳实施例的除错系统概略图标。除错系统600包括第一系统单芯片的硬件除错测试接口401、第二系统单芯片的硬件除错测试接口402、第三系统单芯片的硬件除错测试接口403、第四系统单芯片的硬件除错测试接口404、一基板管理控制器的编程接口405、一复杂可编程逻辑器件410以及一连接器409。连接器409具有至少20接脚。复杂可编程逻辑器件410可根据一除错装置(图中未绘示出)发出选择信号选择第一系统单芯片的硬件除错测试接口401、第二系统单芯片的硬件除错测试接口402、第三系统单芯片的硬件除错测试接口403和第四系统单芯片的硬件除错测试接口404其中之一所输出的对应硬件除错测试信号。
当系统处于待开机状态下时，基板管理控制器和复杂可编程逻辑器件410处于工作状态，而各系统单芯片未加上电源，此时，复杂可编程逻辑器件410将基板管理控制器的编程接口405输出的信号传送给连接器409，因此可透过复杂可编程逻辑器件410对基板管理控制器内部储存器的数据进行编程更新。当系统完成开机后，此时各系统单芯片处于工作状态，每一系统单芯片均会产生一对应的电源就绪信号(PWR_OK)。若系统仅有一系统单芯片被开启产生电源就绪信号(PWR_OK)，此时复杂可编程逻辑器件410根据电源就绪信号(PWR_OK)的有效状态时判断需要除错的系统单芯片，并将对应的硬件除错测试信号(HDT signal)输出至连接器409，此时，可透过连接器409和复杂可编程逻辑器件410对对应的系统单芯片进行除错工作。另一方面，若系统有多个系统单芯片被同时开启，此时为使得复杂可编程逻辑器件410能够选择哪一系统单芯片所发出硬件除错测试信号(HDT signal)，此时可在复杂可编程逻辑器件410传输给连接器409的硬件除错测试信号(HDT signal)中增加两条通用型输入输出(General Purpose I/O,GPIO)信号，透过两个GPIO所表示的四种状态00、01、10和11，除错装置(图中未绘示出)发出选择信号传输至复杂可编程逻辑器件410，以使得复杂可编程逻辑器件410可选择对应系统单芯片的硬件除错测试信号。当进行除错时，可在除错装置上增加系统单芯片的选择选项(不同的GPIO值)，选择不同的系统单芯片，并透过连接器409将所选择信号输出给复杂可编程逻辑器件410。复杂可编程逻辑器件410根据从除错装置接收的选择信号判断选择哪个系统单芯片，然后将对应系统单芯片的硬件除错测试信号输出给连接器409，此时，可透过连接器409和复杂可编程逻辑器件410对对应的系统单芯片进行除错工作。
综合上述所言，透过本发明的架构，利用切换器的选择，可让系统单芯片的硬件除错测试接口或基板管理控制器的编程接口的输出信号在不同时间传送给连接器，因此可共享一连接器，而不需增加主板板尺寸。且不需布置任何的飞线更可提高测试的质量。
虽然本发明已以实施方式揭露如上，然其并非用于限定本发明，任何熟习此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当视权利要求书所界定者为准。

Claims (15)

1.一种服务器，其特征在于，至少包含：
至少一系统单芯片，具有硬件除错测试接口，该硬件除错测试接口产生一硬件除错测试信号；
一基板管理控制器，具有编程接口，该编程接口产生一编程信号；
一第一切换器，接收该硬件除错测试信号以及该编程信号；以及
一连接器，耦接该第一切换器；
其中一第一控制信号控制该第一切换器，用于选择该硬件除错测试信号或是该编程信号输出给该连接器，当该连接器接收到该硬件除错测试信号时，将该硬件除错测试信号传输至一除错装置进行除错，当该连接器接收到该编程信号时，将该编程信号传输至一编程装置以对该基板管理控制器进行编程。
2.如权利要求1所述的服务器，其特征在于，该服务器更包括一复杂可编程逻辑器件耦接该第一切换器，其中：
当该至少一系统单芯片未加上电源，该服务器在待开机状态(standby电源)时，该第一切换器将该编程信号传送给该连接器，以透过该第一切换器对该基板管理控制器的数据进行编程更新；以及
当该至少一系统单芯片加上电源后，该至少一系统单芯片会产生一电源就绪信号，以触发该复杂可编程逻辑器件产生该第一控制信号，控制该第一切换器将该硬件除错测试信号传送给该连接器，以透过该第一切换器对该至少一系统单芯片进行除错。
3.如权利要求1所述的服务器，其特征在于，该第一切换器为一复杂可编程逻辑器件，该第一控制信号为一电源就绪信号，其中﹕
当该至少一系统单芯片未加上电源，该服务器在待开机状态(standby电源)时，该复杂可编程逻辑器件将该编程信号传送给该连接器，以透过该复杂可编程逻辑器件对该基板管理控制器的数据进行编程更新；以及
当该至少一系统单芯片加上电源后，该至少一系统单芯片会产生该电源就绪信号，以控制该复杂可编程逻辑器件将该硬件除错测试信号传送给该连接器，以透过该复杂可编程逻辑器件对该至少一系统单芯片进行除错。
4.如权利要求1所述的服务器，其特征在于，该至少一系统单芯片更包括一第一系统单芯片、一第二系统单芯片、一第三系统单芯片以及一第四系统单芯片，每一该些系统单芯片具有一硬件除错测试接口，该硬件除错测试接口产生一硬件除错测试信号。
5.如权利要求4所述的服务器，其特征在于，该服务器更包括：
一第二切换器耦接该第一系统单芯片、该第二系统单芯片、该第三系统单芯片以及该第四系统单芯片；以及
一控制器耦接该第二切换器，其中该控制器产生一选择信号以控制该第二切换器选择该第一系统单芯片、该第二系统单芯片、该第三系统单芯片以及该第四系统单芯片其中之一的硬件除错测试信号以传输给该第一切换器。
6.如权利要求5所述的服务器，其特征在于：
当该些系统单芯片未加上电源，该服务器在待开机状态(standby电源)时，该第一切换器将该编程信号传送给该连接器，以透过该第一切换器对该基板管理控制器的数据进行编程更新；以及
当该些系统单芯片加上电源后，每一该些系统单芯片会对应产生一电源就绪信号，当该控制器控制该第二切换器选择该些系统单芯片其中之一时，该被选择系统单芯片的对应电源就绪信号控制该第一切换器将该被选择系统单芯片的该硬件除错测试信号传送给该连接器，以透过该第一切换器和该第二切换器对该被选择系统单芯片进行除错。
7.如权利要求6所述的服务器，其特征在于，该硬件除错测试信号包括该电源就绪信号。
8.如权利要求4所述的服务器，其特征在于，该第一切换器为一复杂可编程逻辑器件，该服务器更包括一控制器耦接该复杂可编程逻辑器件，其中该控制器产生一选择信号以控制该复杂可编程逻辑器件选择该第一系统单芯片、该第二系统单芯片、该第三系统单芯片以及该第四系统单芯片其中之一的硬件除错测试信号以传输给该连接器。
9.如权利要求8所述的服务器，其特征在于﹕
当该些系统单芯片未加上电源，该服务器在待开机状态(standby电源)时，该复杂可编程逻辑器件将该编程信号传送给该连接器，以透过该复杂可编程逻辑器件对该基板管理控制器的数据进行编程更新；以及
当该些系统单芯片加上电源后，该控制器产生一选择信号以控制该复杂可编程逻辑器件选择该第一系统单芯片、该第二系统单芯片、该第三系统单芯片以及该第四系统单芯片其中之一的硬件除错测试信号以传输给该连接器，以透过该复杂可编程逻辑器件对该选择的系统单芯片进行除错。
10.如权利要求4所述的服务器，其特征在于，该第一切换器为一复杂可编程逻辑器件，其中﹕
当该些系统单芯片未加上电源，该服务器在待开机状态(standby电源)时，该复杂可编程逻辑器件将该编程信号传送给该连接器，以透过该复杂可编程逻辑器件对该基板管理控制器的数据进行编程更新；以及
当其中仅一系统单芯片加上电源后会产生一电源就绪信号，该复杂可编程逻辑器件根据该电源就绪信号选择对应系统单芯片的硬件除错测试信号以传输给该连接器，以透过该复杂可编程逻辑器件对该对应系统单芯片进行除错。
11.如权利要求4所述的服务器，其特征在于，该第一切换器为一复杂可编程逻辑器件，其中﹕
当该些系统单芯片未加上电源，该复杂可编程逻辑器件将该编程信号传送给该连接器，以透过该复杂可编程逻辑器件对该基板管理控制器的数据进行编程更新；以及
当该些系统单芯片加上电源后，每一该些系统单芯片会对应产生一电源就绪信号，该复杂可编程逻辑器件根据该些电源就绪信号的状态选择对应系统单芯片的硬件除错测试信号以传输给该连接器，以透过该复杂可编程逻辑器件对该对应系统单芯片进行除错。
12.如权利要求11所述的服务器，其特征在于，该硬件除错测试信号更包括两通用型输入输出信号，该除错装置根据该两通用型输入输出信号发出一选择信号给该复杂可编程逻辑器件选择对应系统单芯片的硬件除错测试信号。
13.一种服务器，其特征在于，至少包含：
一系统单芯片，具有硬件除错测试接口，该硬件除错测试接口具有多个接脚，用于输出一硬件除错测试信号；
一基板管理控制器，用于对该服务器进行管理；以及
一第一连接器，其中该第一连接器为该基板管理控制器的编程连接器；
其中,该第一连接器的部份接脚在该基板管理控制器进行编程时传输编程信号,该第一连接器的其余接脚在该硬件除错测试接口进行除错时输出该硬件除错测试信号的部份信号。
14.如权利要求13所述的服务器,其特征在于，该服务器更包括一第二连接器，其中该硬件除错测试接口的该些接脚之一部分耦接该第一连接器中用于给该基板管理控制器传输编程信号之外的接脚以及该些接脚的其余部分耦接该第二连接器，以传输该硬件除错测试信号至一除错装置进行除错。
15.如权利要求13所述的服务器，其特征在于，该服务器更包括一缆线,该缆线一端连接该第一连接器和该第二连接器,该缆线另一端连接该除错装置。
CN201410189093.7A 2014-05-07 2014-05-07 服务器 Active CN104021050B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201410189093.7A CN104021050B (zh) 2014-05-07 2014-05-07 服务器
US14/328,847 US9378074B2 (en) 2014-05-07 2014-07-11 Server system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410189093.7A CN104021050B (zh) 2014-05-07 2014-05-07 服务器

Publications (2)

Publication Number Publication Date
CN104021050A true CN104021050A (zh) 2014-09-03
CN104021050B CN104021050B (zh) 2017-02-15

Family

ID=51437818

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410189093.7A Active CN104021050B (zh) 2014-05-07 2014-05-07 服务器

Country Status (2)

Country Link
US (1) US9378074B2 (zh)
CN (1) CN104021050B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI700581B (zh) * 2018-08-22 2020-08-01 神雲科技股份有限公司 伺服器及其偵錯方法
CN114077566B (zh) * 2020-08-20 2023-10-13 富联精密电子(天津)有限公司 用于上位机与cpld之间数据处理的系统及方法
CN114780318A (zh) * 2022-04-29 2022-07-22 苏州浪潮智能科技有限公司 一种应用于移除pch服务器的调试装置及方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101739320A (zh) * 2008-11-27 2010-06-16 英业达股份有限公司 服务器的检错装置与其检错方法
US20110041010A1 (en) * 2007-12-12 2011-02-17 Infineon Technologies A.G. System-on-chip with master/slave debug interface
CN102045211A (zh) * 2009-10-19 2011-05-04 英业达股份有限公司 电源循环压力测试方法
US20120117429A1 (en) * 2010-11-09 2012-05-10 Hon Hai Precision Industry Co., Ltd. Baseboard management controller and memory error detection method of computing device utilized thereby
CN103365751A (zh) * 2012-04-09 2013-10-23 鸿富锦精密工业（深圳）有限公司 主板测试装置及其转接模组

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8560863B2 (en) * 2006-06-27 2013-10-15 Intel Corporation Systems and techniques for datapath security in a system-on-a-chip device
US7478299B2 (en) 2006-08-14 2009-01-13 International Business Machines Corporation Processor fault isolation
CN101930381A (zh) 2009-06-22 2010-12-29 英业达股份有限公司 伺服器的侦错系统

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110041010A1 (en) * 2007-12-12 2011-02-17 Infineon Technologies A.G. System-on-chip with master/slave debug interface
CN101739320A (zh) * 2008-11-27 2010-06-16 英业达股份有限公司 服务器的检错装置与其检错方法
CN102045211A (zh) * 2009-10-19 2011-05-04 英业达股份有限公司 电源循环压力测试方法
US20120117429A1 (en) * 2010-11-09 2012-05-10 Hon Hai Precision Industry Co., Ltd. Baseboard management controller and memory error detection method of computing device utilized thereby
CN103365751A (zh) * 2012-04-09 2013-10-23 鸿富锦精密工业（深圳）有限公司 主板测试装置及其转接模组

Also Published As

Publication number Publication date
US20150324266A1 (en) 2015-11-12
CN104021050B (zh) 2017-02-15
US9378074B2 (en) 2016-06-28

Similar Documents

Publication Publication Date Title
CN104297623B (zh) 机上电缆完整性自动测试系统
CN104407556B (zh) 一种热备冗余的模块切换装置
CN107592187B (zh) 一种基于双通道表决系统的表决方法
CN106707143A (zh) 一种芯片内部逻辑验证系统和方法
WO2021213092A1 (zh) 中心式ecu开发测试系统
CN107797816A (zh) Fpga程序在线更新电路
CN206115264U (zh) 多总线多通道控制器测试仪
CN104021050A (zh) 服务器
CN106371876B (zh) 产品外部程序升级的方法及系统
CN103901402B (zh) 重构fpga雷达数字信号处理组件及方法
CN107832193B (zh) 一种基于i2c总线的多板卡状态监控方法
CN103744315A (zh) 一种雷达信息处理机的调试显控系统
CN110224867B (zh) 一种网络自动化总线测试台架及其测试方法
CN103901858A (zh) 一种基于内部总线的电动执行器控制系统及其控制方法
CN201740852U (zh) 级联结构的背板测试用接口适配器
CN202453435U (zh) 调试控制设备、调试执行设备及调试系统
CN108196527B (zh) 可重构配置的fpga和dsp紧耦合架构的测试验证系统
CN103095739A (zh) 机柜服务器系统及其节点通信方法
CN209930280U (zh) 一种网络自动化总线测试台架
CN109992276A (zh) 一种ac电源模块的烧录系统和烧录方法
TWI530782B (zh) 伺服器
CN111427281A (zh) 一种基于工控机i/o端口的控制方法
TWI808694B (zh) 以電路板之電路傳送指令測試連接介面之裝置、系統及方法
CN219179919U (zh) 一种主从设备的调试系统
CN110209617A (zh) 一种uart串口ttl电平通信双向物理监听系统及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant