TW201738982A - 基板檢查裝置及程式 - Google Patents
基板檢查裝置及程式 Download PDFInfo
- Publication number
- TW201738982A TW201738982A TW106101020A TW106101020A TW201738982A TW 201738982 A TW201738982 A TW 201738982A TW 106101020 A TW106101020 A TW 106101020A TW 106101020 A TW106101020 A TW 106101020A TW 201738982 A TW201738982 A TW 201738982A
- Authority
- TW
- Taiwan
- Prior art keywords
- inspection
- dut
- electrical characteristics
- circuit
- semiconductor element
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
提供一種可防止使用者之便利性降低的基板檢查裝置。用以使用系統級測試電路(19)而執行DUT(36)之電性特性的檢查之檢查程式(24),係具有由使用者而製作的介面模組(28),介面模組(28),係在執行DUT(36)之電性特性的檢查之際,控制系統級測試電路(19)。
Description
本發明,係關於不用將形成於基板之半導體元件從該基板切出而進行檢查的基板檢查裝置及程式。
已知一種針測機作為基板檢查裝置,該基板檢查裝置,係檢查形成於作為基板之半導體晶圓(以下,僅稱為「晶圓」。)的半導體元件,例如功率元件或記憶體之電性特性。
針測機,係具備有具有多數個銷狀之探針的探針卡與載置晶圓而上下左右自如地移動的平台,使探針卡之各探針接觸於半導體元件所具有的電極焊墊或焊錫凸塊,以檢查半導體元件的電性特性(例如,參閱專利文獻1。)。半導體元件之電性特性或機能的好壞,係由連接於針測機的IC測試器進行判定。又,在半導體元件之電性特性的檢查中,用以執行IC測試器所進行之半導體元件之電源控制或電性特性之測定的程式,雖係由使用者而製作,但用以控制IC測試器自身的程式,係由針測機的製造業者(供應商)而製作。
然而,由於IC測試器之電路構成,係與安裝有製作成產品之半導體元件的電路構成例如母板或機能擴充卡的電路構成不同,因此,IC測試器,係無法判定安裝有半導體元件的狀態下之電性特性或機能的好壞,作為結果,存在有下述問題:IC測試器,係在將半導體元件安裝於機能擴充卡等時,發現未檢測到之半導體元件的故障。特別是,近年來,由於伴隨著母板或機能擴充卡所進行之處理的複雜化、高速化,母板或機能擴充卡的電路構成亦複雜化,而造成與IC測試器之電路構成的差異變大,因此,上述的問題更加明顯。
因此,為了保證半導體元件的品質,提出如下述之技術:設置將半導體元件被安裝於探針卡的電路構成例如機能擴充卡的電路構成重現之檢查電路,以代替IC測試器,在使用該探針卡模擬將半導體元件安裝於機能擴充卡的狀態下,不用將半導體元件從晶圓切出而測定半導體元件的電性特性(例如,參閱專利文獻2)。另外,將模擬了像這樣的安裝狀態之狀態下的檢查稱作晶圓級系統級測試。
[專利文獻1]日本特開平7-297242號公報
[專利文獻2]日本特開2015-84398號公報
然而,在有半導體元件被安裝於複數種機能擴充卡的可能性時,進行晶圓級系統級測試的針測機,係使用相對應於各機能擴充卡的複數種檢測電路,進行半導體元件之電性特性的檢查。在使用複數種檢測電路時,使用者,係為了針對各檢測電路進行檢測,雖必需進行檢測電路的更換,但用以控制各檢測電路的程式,係由供應商而製作。因此,每當使用者進行檢測電路的更換時,必需對供應商委托程式的製作,因而有使用者之便利性降低的問題。
本發明的目的,係在於提供一種可防止使用者之便利性降低的基板檢查裝置及程式。
為了達成上述目的,本發明之基板檢查裝置,係具備有具有形成於基板之半導體元件接觸於各電極之探針的探針卡,該基板檢查裝置,其特徵係,具備有:模似電路,模擬安裝有前述半導體元件的電路;儲存部,至少暫時儲存有用以使用前述模似電路而執行前述半導體元件之電性特性的檢查之程式;及控制部,根據前述程式,執行前述半導體元件之電性特性的檢查,前述程式,係具有由使用者而製作的使用者製作模組,前述使用者製
作模組,係在執行前述半導體元件之電性特性的檢查之際,控制前述模似電路。
為了達成上述目的,本發明之程式,係在具備有探針卡及模似電路的基板檢查裝置中,用以使用前述模似電路而執行前述半導體元件之電性特性的檢查之程式,該探針卡,係具有形成於基板之半導體元件接觸於各電極的探針,該模似電路,模擬安裝有前述半導體元件的電路,該程式,其特徵係,具有由使用者而製作的使用者製作模組,前述使用者製作模組,係在執行前述半導體元件之電性特性的檢查之際,控制前述模似電路。
根據本發明,用以使用模擬安裝有半導體元件的電路之模似電路而執行半導體元件之電性特性的檢查之程式,係具有由使用者而製作的使用者製作模組,使用者製作模組,係在執行半導體元件之電性特性的檢查之際,控制模似電路。亦即,使用者可製作用以控制模似電路之程式的模組。藉此,例如可不需對供應商委托用以因應模似電路的更換而控制所需之更換後之模似電路之程式的製作,而且,可防止使用者之便利性降低。
W‧‧‧晶圓
10‧‧‧針測機
15‧‧‧探針卡
16‧‧‧探針
18‧‧‧負載板
19‧‧‧系統級測試電路
24‧‧‧檢查程式
28‧‧‧介面模組
36‧‧‧DUT
[圖1]用以概略地說明作為本發明之實施形態之基板
檢查裝置之針測機之構成的立體圖。
[圖2]用以概略地說明作為本發明之實施形態之基板檢查裝置之針測機之構成的正視圖。
[圖3]用以說明圖2中之探針卡所具有之各探針的放大側視圖。
[圖4]表示用以執行DUT之電性特性之檢查之程式之模組構成的圖。
[圖5]表示圖4中之多控制模組等所執行之DUT之電性特性之測定處理的流程圖。
[圖6]概略地表示圖1的針測機中之平台之構成的方塊圖。
以下,參照圖面,說明關於本發明的實施形態。
圖1,係用以概略地說明作為本實施形態之基板檢查裝置之針測機之構成的立體圖,圖2係同正視圖。圖2,係部分地描繪成剖面圖,且表示內建於後述之本體12、裝載器13及測試箱14的構成要素。
在圖1及圖2中,針測機10,係具備有本體12、裝載器13及測試箱14,以進行形成於晶圓W之半導體元件(DUT(Device Under Test))之電性特性的檢查,該本體12,係內建有載置晶圓W的平台11,該裝載器13,係配置為鄰接於該本體12,該測試箱14,配置為
覆蓋本體12。本體12,係呈現內部為空洞的殼體形狀,在該內部,係除了上述的平台11以外,另配置有與該平台11相對向的探針卡15,探針卡15,係與晶圓W相對向。在探針卡15中之與晶圓W相對向的下面,係以相對應於晶圓W之DUT之電極焊墊或焊錫凸塊的方式,配置有多數個針狀之探針16。
晶圓W,係以相對於平台11之相對位置不會偏移的方式,被固定於該平台11,平台11,係可水平方向及上下方向地進行移動,從而調整探針卡15及晶圓W的相對位置,使DUT之電極焊墊或焊錫凸塊接觸於各探針16。測試箱14,係在覆蓋本體12之際,經由可撓式的配線17,與探針卡15電性連接。裝載器13,係從搬送容器即FOUP(未圖示)取出形成有DUT的晶圓W而載置於本體12之內部的平台11,又,從平台11去除DUT之電性特性的檢查已結束的晶圓W而收容至FOUP。
探針卡15,係具有卡側檢測電路18(模似電路),該卡側檢測電路18,係重現安裝有從晶圓W切出而被製作成產品之DUT的電路構成,例如DRAM的電路構成,該卡側檢測電路18,係連接於各探針16。探針卡15的各探針16,係如圖3所示,包含有電源接腳16a與信號接腳16b,在各探針16接觸於晶圓W之DUT的電極焊墊或焊錫凸塊之際,電源接腳16a,係將電力供給至DUT之電源,信號接腳16b,係將來自DUT的信號傳達至卡側檢測電路18。
測試箱14,係具有:檢查控制單元或記錄單元(皆未圖示);箱側檢測電路19(模似電路),重現安裝有DRAM之電路構成例如母板之電路構成的一部分;及板體21,搭載由SSD(Solid State Drive)等所構成的硬碟20。配線17,係從探針卡15的卡側檢測電路18,將電信號傳達至箱側檢測電路19。裝載器13,係內建有由控制器(控制部)ROM或RAM所構成的記憶體(儲存部)及由簡單之測定模組(皆未圖示)所構成的基座單元22。基座單元22,係藉由配線23連接於箱側檢測電路19,控制器,係根據用以執行記憶體所至少暫時儲存之DUT之電性特性的檢查之程式(以下,僅稱為「檢查程式」。),例如指示對卡側檢測電路18或箱側檢測電路19開始DUT之電性特性的檢查。
然而,DUT,係有安裝於複數種DRAM的可能性,又,各DRAM亦有安裝於複數種母板的可能性。對應於此,針測機10,係可藉由更換探針卡15之卡側檢測電路18的方式,重現複數種DRAM的電路構成,而且,可藉由更換測試箱14所具有之箱側檢測電路19的方式,重現複數種母板的電路構成。另外,本實施形態,係以下將卡側檢測電路18稱為負載板18,將箱側檢測電路19稱為系統級測試電路19。而且,如上述,在針測機10中,箱側檢測電路19雖重現各母板之電路構成的一部分,但基座單元22,係重現各母板共通的電路構成。亦即,箱側檢測電路19及基座單元22一起動作,針對各母
板重現全體的電路構成。
針測機10,係在執行DUT之電性特性的檢查之際,例如系統級測試電路19,係將資料發送至負載板18。而且,基座單元22(之控制器),係根據來自負載板18的電信號,判定所發送的資料是否已被經由各探針16而連接於DUT的負載板18正確地處理。又,在針測機10中,負載板18、系統級測試電路19及基座單元22中之連接有DUT的負載板18,係物理性地被配置於最接近DUT。藉此,在電性特性的檢查時,可儘可能地抑制DUT及負載板18之間之配線之長度的影響,例如配線電容之變化的影響,並可在極接近作為具有DRAM或母板之實機的電腦中之配線環境的配線環境下,進行DUT之電性特性的檢查。
圖4,係表示檢查程式之模組構成的圖。
圖4及後述的圖5,係以下述者作為前提,在晶圓W形成有4個DUT,針測機10,係以相對應於4個DUT的方式,由使用者準備4個系統級測試電路19,藉由1個檢查程式,執行所有DUT之電性特性的檢查。
在圖4中,檢查程式24,係具有:主程式模組25,全體地控制該檢查程式24;多控制模組26,整體地控制4個DUT或4個系統級測試電路19;硬件控制模組27,個別地控制4個DUT及4個系統級測試電路19;及介面模組28(使用者製作模組),具有用以使多控制模組26及硬件控制模組27合作之介面的機能。
主程式模組25,係全體地規定各DUT或各系統級測試電路19之電源控制,和各DUT之電性特性之測定的開始。多控制模組26,係接收來自主程式模組25的各種命令,規定各個DUT或各個系統級測試電路19之電源控制或各個DUT之電性特性之測定的開始。硬件控制模組27,係規定各個DUT或各個系統級測試電路19之電源控制中之具體的處理,和各個DUT之電性特性之測定中之具體的處理。例如,硬件控制模組27,係定義使用了已更換之系統級測試電路19之DUT之電性特性的測定中之固有的判斷基準例如閾值等。介面模組28,係規定執行任一DUT或任一系統級測試電路19之電源控制,或開始任一DUT之電性特性的測定,或進一步從電性特性的測定之對象排除任一DUT。在本實施形態中,使用者,係使用後述的各種命令,任意地製作介面模組28。又,使用者,係因應DUT的變更或系統級測試電路19的更換,任意地製作主程式模組25及硬件控制模組27。亦即,在針測機10中,使用者,係任意地製作主程式模組25、硬件控制模組27及介面模組28,藉此,可任意地控制各個DUT或各個系統級測試電路19的電源,和各個DUT之電性特性的側定。另外,在本實施形態中,供應商,係製作多控制模組26。
圖5,係表示圖4中之多控制模組26等所執行之DUT之電性特性之測定處理的流程圖。
圖5的處理,係從主程式模組25接收表示開
始各DUT之電性特性的測定之全體測定開始命令,由多控制模組26、介面模組28及硬件控制模組27而執行。
在圖5中,首先將表示DUT之序列號的計數值N設定成1(步驟S51),判別計數值N之DUT是否為電性特性的測定之對象(步驟S52)。另外,在本實施形態中,使用者,係在介面模組28中,使用後述的個別測定開始命令,預先規定計數值N之DUT是否為電性特性的測定之對象。
作為步驟S52之判別的結果,在計數值N之DUT並非為電性特性的測定之對象時,進入步驟S55。若為電性特性的測定之對象時,讀出介面模組28(步驟S53)。在本實施形態中,介面模組28,係記述有該計數值N之DUT之電性特性的測定中之具體的處理。又,單獨地執行(單獨處理)該DUT之電性特性的測定或與其他DUT之電性特性的測定整批地執行(整批處理)該DUT之電性特性的測定,係藉由介面模組28及硬件控制模組27而規定。例如,介面模組28,係因應硬件控制模組27,判定執行單獨處理或執行整批處理(步驟S54),其後,執行單獨處理或整批處理。另外,多控制模組26,係在執行單獨處理或整批處理之際,因應介面模組28,個別或整批地將表示對硬件控制模組27開始各DUT之電性特性的測定之個別測定開始命令傳達至硬件控制模組27。
其次,將計數值N與1做加法運算(步驟
S55),多控制模組26判別所加上的計數值N是否已達到形成於晶圓W之DUT的個數即最大N(本實施形態,係4)(步驟S56)。作為步驟S56之判別的結果,在所加上的計數值N未達到最大N時,返回至步驟S52,在達到最大N時,結束本處理。藉此,本實施形態,係針對形成於晶圓W的所有DUT,個別或整批地執行電性特性的測定。
上述的圖5,雖係說明了關於DUT之電性特性的測定處理,但在接收了全體電源控制命令或全體排除命令時,多控制模組26、介面模組28及硬件控制模組27亦執行與圖5相同的處理,該全體電源控制命令,係表示針對各DUT或各系統級測試電路19,將該些電源開啟或將該電源關閉,該全體排除命令,係表示判定是否針對各DUT執行電性特性的測定。
例如,多控制模組26,係在從主程式模組25接收了全體電源控制命令時,因應介面模組28,針對各DUT或各系統級測試電路19的各個,將個別電源控制命令傳達至硬件控制模組27,該個別電源控制命令,係表示僅將該DUT或該系統級測試電路19的電源開啟或關閉。另外,多控制模組26,係有時亦因應介面模組28,將所有DUT或所有系統級測試電路19的個別電源控制命令整批地傳達至硬件控制模組27。又,例如,多控制模組26,係在從主程式模組25接收了全體排除命令時,因應介面模組28,針對特定之DUT,將個別排除命令傳達
至硬件控制模組27,該個別排除命令,係從電性特性的測定之對象排除該DUT。另外,多控制模組26,係有時亦因應介面模組28,針對所有DUT,將個別排除命令整批地傳達至硬件控制模組27。
圖6,係概略地表示圖1的針測機中之平台之構成的方塊圖。
在圖6中,針測機10,係具有:晶圓級系統級測試平台29;系統級測試電源模組30;及使用者客製化模組31。晶圓級系統級測試平台29,係具有DUT之電性特性的測定之主控制部即測試控制器32、DIO(Data Input Output)模組33及控制板34。使用者客製化模組31,係具有負載板18、晶圓級系統級測試(SLT)電路19及電源控制器35。另外,在圖6中,使用者客製化模組31具有3個系統級測試電路19,在負載板18,係經由各探針16而電性連接有3個DUT36,各DUT36,係藉由配置於負載板18的DUT控制器37而控制。又,使用者客製化模組31中之各系統級測試電路19或負載板18,係可由使用者進行更換。
在針測機10中,在執行各系統級測試電路19或各DUT36的電源控制之際,測試控制器32,係控制DIO模組33或控制板34。具體而言,測試控制器32,係經由控制板34控制電源控制器35,以對各系統級測試電路19或各DUT36供給電力。又,測試控制器32,係經由DIO模組33,進一步經由DUT控制器37控制各DUT36
的電源。特別是,在某DUT36之電性特性的測定因過電流等而中斷時,測試控制器32,係控制電源控制器35,停止對該DUT36及對應於該DUT36的系統級測試電路19供給電力。另外,DUT控制器37,係停止電性特性的測定被中斷之DUT36的控制。
又,在針測機10中,在執行各DUT36之電性特性的測定之際,測試控制器32,係控制各系統級測試電路19,執行對應於各系統級測試電路19之各DUT36之電性特性的測定。此時,測試控制器32,係對各系統級測試電路19發送各種命令,進一步取得來自各系統級測試電路19的資訊例如關於電性特性的測定之結果(例如,測定之中斷或測定之成功)的資訊。特別是,在某DUT36之電性特性的測定中斷時,測試控制器32,係停止該DUT36及所對應之系統級測試電路19之間的通信。
然而,如上述,吾人考慮,DUT36,係有安裝於複數種DRAM的可能性,進一步各DRAM亦有安裝於複數種母板的可能性,針測機10,係構成為可由使用者更換負載板18或系統級測試電路19。負載板18或系統級測試電路19的更換前後,係例如系統級測試電路19之電源的數量有時會受到變更,又,DUT36之電性特性的測定中之固有的判斷基準值有時會受到變更。又,形成於晶圓W之DUT36的個數,所謂連接於負載板18之DUT36的個數亦有時會受到變更。對應於此,在本實施形態中,控制DUT36的硬件控制模組27或具有硬件控制模
組27之介面的機能之介面模組28,係構成為可由使用者而生成。而且,本實施形態,係提供用以控制負載板18之各DUT36或各系統級測試電路19的各種命令。作為各種命令,係個別地指定電源控制或成為電性特性的測定之對象之DUT36的個別設定命令或上述之個別測定開始命令、個別電源控制命令及個別排除命令仍符合。使用者,係使用該些各種命令,生成介面模組28。
例如,使用者,係在介面模組28中,設定使用個別設定命令而進行電源控制的DUT36。測試控制器32,係因應個別設定命令,設定經由控制板34或DIO模組33存取電源控制器35而進行電源控制的DUT36。又,使用者,係在介面模組28中,使用個別電源控制命令,指定將電源開啟或關閉的DUT36或系統級測試電路19。測試控制器32,係因應個別電源控制命令,經由控制板34或DIO模組33存取電源控制器35,控制所指定之DUT36或系統級測試電路19之電源的開啟或關閉。而且,使用者,係在介面模組28中,使用個別測定開始命令,指定執行電性特性的測定之DUT36及對應於該DUT36之系統級測試電路19。測試控制器32,係因應個別測定開始命令,經由控制板34或DIO模組33存取所指定的系統級測試電路19或負載板18,使用所指定之系統級測試電路19,執行所指定之DUT36之電性特性的測定,進一步取得測定的結果。
又,在本實施形態中,主程式模組25亦構成
為可由使用者而生成。使用者,係使用設定成為測定對象之各DUT36的全體設定命令和上述之全體電源控制命令、全體測定開始命令或全體測定排除命令,生成主程式模組25。
另外,使用者,係在針測機10不生成上述的主程式模組25、硬件控制模組27或介面模組28,而是在本身所擁有的機器例如PC進行生成。
根據本實施形態,用以使用系統級測試電路19而執行DUT36之電性特性的檢查之檢查程式24,係具有由使用者而製作的介面模組28,介面模組28,係在執行DUT36之電性特性的檢查之際,控制系統級測試電路19。亦即,使用者可製作控制系統級測試電路19的程式(介面模組28)。藉此,例如可不需對供應商委托用以因應系統級測試電路19的更換而控制所需之更換後之系統級測試電路19之程式的製作,而且,可防止使用者之便利性降低。
又,在本實施形態中,由於以提供製作介面模組28的各種命令,係不僅包含個別電源控制命令或個別測定開始命令,另包含個別設定命令或個別排除命令,因此,即便在晶圓W形成有複數個DUT36,亦可藉由1個檢查程式24,控制各DUT36之檢查的執行、不執行。亦即,僅執行1個檢查程式24,便可實現複數個DUT36之電性特性的檢查,而且,可提升該檢查的效率。
以上,雖使用上述實施形態說明了關於本發
明,但本發明並不限定於上述實施形態者。
上述實施形態,雖係以程式即介面模組28實現了多控制模組26及硬件控制模組27的介面,但亦可藉由硬件電路實現該介面。在該情況下,該硬件電路,係構成為可因應系統級測試電路19的更換而進行更換。
又,雖然系統級測試電路19或基座單元22,係重現母板的電路構成,負載板18,係重現DRAM的電路構成,但系統級測試電路19或基座單元22所重現的電路構成並不限於母板的電路構成,又,負載板18所重現的電路構成並不限於DRAM的電路構成。亦即,負載板18、系統級測試電路19或基座單元22所重現的電路構成,係只要為安裝有DUT36的電路構成即可。又,DUT36亦不特別限定構成,例如在負載板18所重現的電路構成為擴充卡的電路構成時,DUT36,係亦可為MPU(Main Processing Unit),在系統級測試電路19或基座單元22所重現的電路構成如上述般為母板的電路構成時,半導體元件,係亦可為APU(Accelerated Processing Unit)或GPU(Graphics Processing Unit),在負載板18、系統級測試電路19及基座單元22所重現的電路構成為電視的電路構成時,半導體元件,係亦可為RF調諧器。
又,本發明的目的,係將記錄有實現上述之實施形態的機能之軟體之程式碼的記憶媒體供給至基座單元22,該基座單元22之控制器的CPU,係讀取儲存於記
憶媒體之程式碼且藉由執行來達成。
在該情況下,從記憶媒體所讀出的程式碼本身會實現上述之實施形態的機能,程式碼及記憶有該程式碼的記憶媒體,係構成本發明。
又,作為用於供給程式碼的記憶媒體,係例如只要為RAM、NVRAM、軟碟(註冊商標)、硬碟、光磁碟、CD-ROM、CD-R、CD-RW、DVD(DVD-ROM、DVD-RAM、DVD-RW、DVD+RW)等的光碟、磁帶、非揮發性的記憶卡、其他ROM等之可記憶上述程式碼者即可。或者,上述程式碼,係亦可藉由從連接於網際網路、商用網路抑或區域網路等之未圖示的其他電腦或資料庫等進行下載的方式,供應至基座單元22。
又,藉由執行控制器所讀取到之程式碼的方式,不僅實現上述實施形態的機能,亦包含有在CPU上運作的OS(作業系統)等根據該程式碼的指示而進行實際之處理的一部分或全部,藉由該處理實現上述之實施形態的機能之情形。
而且,亦包含有如下述之情形:在從記憶媒體所讀取到的程式碼被寫入至連接於基座單元22的機能擴充卡或機能擴充單元所具備的記憶體後,根據該程式碼的指示,使其機能擴充卡或機能擴充單元所具備的CPU等進行實際之處理的一部分或全部,藉由該處理實現上述之實施形態的機能。
上述程式碼的形態,係亦可由物件程式碼、
藉由直譯器所執行的程式碼、供給至OS之腳本資料(script data)等的形態所構成。
24‧‧‧檢查程式
25‧‧‧主程式模組
26‧‧‧多控制模組
27‧‧‧硬件控制模組
28‧‧‧介面模組
Claims (5)
- 一種基板檢查裝置,係具備有具有形成於基板之半導體元件接觸於各電極之探針的探針卡,該基板檢查裝置,其特徵係,具備有:模似電路,模擬安裝有前述半導體元件的電路;儲存部,至少暫時儲存有用以使用前述模似電路而執行前述半導體元件之電性特性的檢查之程式;及控制部,根據前述程式,執行前述半導體元件之電性特性的檢查,前述程式,係具有由使用者而製作的使用者製作模組,前述使用者製作模組,係在執行前述半導體元件之電性特性的檢查之際,控制前述模似電路。
- 如申請專利範圍第1項之基板檢查裝置,其中,在前述基板,係形成有複數個前述半導體元件,前述控制部,係整批地執行前述複數個半導體元件之電性特性的檢查。
- 如申請專利範圍第1或2項之基板檢查裝置,其中,提供用以製作前述使用者製作模組的複數個命令,前述複數個命令,係包含有與前述半導體元件之電源之開啟及關閉相關的命令,和與前述電性特性的檢查之開始相關的命令。
- 如申請專利範圍第3項之基板檢查裝置,其中, 前述複數個命令,係包含有特定出執行前述檢查之半導體元件的命令,及特定出從前述檢查排除之半導體元件的命令。
- 一種程式,係在具備有探針卡及模似電路的基板檢查裝置中,用以使用前述模似電路而執行前述半導體元件之電性特性的檢查之程式,該探針卡,係具有形成於基板之半導體元件接觸於各電極的探針,該模似電路,模擬安裝有前述半導體元件的電路,該程式,其特徵係,具有由使用者而製作的使用者製作模組,前述使用者製作模組,係在執行前述半導體元件之電性特性的檢查之際,控制前述模似電路。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016010943A JP2017129544A (ja) | 2016-01-22 | 2016-01-22 | 基板検査装置及びプログラム |
Publications (1)
Publication Number | Publication Date |
---|---|
TW201738982A true TW201738982A (zh) | 2017-11-01 |
Family
ID=59361658
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106101020A TW201738982A (zh) | 2016-01-22 | 2017-01-12 | 基板檢查裝置及程式 |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP2017129544A (zh) |
TW (1) | TW201738982A (zh) |
WO (1) | WO2017126210A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7337503B2 (ja) * | 2019-01-15 | 2023-09-04 | 株式会社アドバンテスト | 試験装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3148712B2 (ja) * | 1998-03-16 | 2001-03-26 | 三菱電機株式会社 | 論理検証装置 |
US6360180B1 (en) * | 1999-05-10 | 2002-03-19 | Teradyne, Inc. | Driver with transmission path loss compensation |
JP2001210685A (ja) * | 1999-11-19 | 2001-08-03 | Hitachi Ltd | テストシステムおよび半導体集積回路装置の製造方法 |
US7307433B2 (en) * | 2004-04-21 | 2007-12-11 | Formfactor, Inc. | Intelligent probe card architecture |
JP4334463B2 (ja) * | 2004-12-02 | 2009-09-30 | イノテック株式会社 | 半導体集積回路のテスト装置および方法 |
JP2007149031A (ja) * | 2005-11-30 | 2007-06-14 | Fujitsu Ltd | 回路評価方法、回路評価装置 |
US7906982B1 (en) * | 2006-02-28 | 2011-03-15 | Cypress Semiconductor Corporation | Interface apparatus and methods of testing integrated circuits using the same |
US9810729B2 (en) * | 2013-02-28 | 2017-11-07 | Advantest Corporation | Tester with acceleration for packet building within a FPGA block |
-
2016
- 2016-01-22 JP JP2016010943A patent/JP2017129544A/ja active Pending
- 2016-11-11 WO PCT/JP2016/084187 patent/WO2017126210A1/ja active Application Filing
-
2017
- 2017-01-12 TW TW106101020A patent/TW201738982A/zh unknown
Also Published As
Publication number | Publication date |
---|---|
WO2017126210A1 (ja) | 2017-07-27 |
JP2017129544A (ja) | 2017-07-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7105977B2 (ja) | 検査システム、ならびに検査システムの故障解析・予知方法 | |
KR101825730B1 (ko) | 기판 검사 장치 | |
US11454665B2 (en) | Integrated circuit spike check test point identification apparatus and method | |
JP2006173613A (ja) | プローブ位置決めの自動化およびビードプローブ技術を使用する改良されたプリント回路基板の開発方法および装置 | |
US8275568B2 (en) | Semiconductor test system with self-inspection of electrical channel | |
TWI725146B (zh) | 基板檢查裝置 | |
WO2018003269A1 (ja) | 基板検査装置 | |
JP2015190788A (ja) | 基板検査装置 | |
TW201738982A (zh) | 基板檢查裝置及程式 | |
JP2003035747A (ja) | 半導体検査システムおよび半導体検査方法 | |
TW201738578A (zh) | 基板檢查裝置及基板檢查方法 | |
JP2011203001A (ja) | プローブカード検査装置、検査方法及び検査システム | |
TWI399550B (zh) | 測試系統及方法 | |
KR102125342B1 (ko) | 기판 검사 장치 | |
JP2007171038A (ja) | 集積回路測定方法及び装置 | |
US20210372944A1 (en) | Analysis apparatus and image creation method | |
JPH08292210A (ja) | プローブカードチェッカー | |
JP2011029512A (ja) | 半導体集積回路の試験方法及び試験装置 | |
KR20230009628A (ko) | 테스트 장치 검증 시스템 및 이를 위한 에뮬레이터 | |
JP2010197356A (ja) | 複数のデバイスアンダーテスト(dut)の同時テストに対応したヴァーチャルテストシステム | |
JP2006349355A (ja) | 半導体装置の試験装置およびそれを用いた半導体装置の試験方法 | |
JP2001343429A (ja) | 半導体装置の試験装置および試験方法 | |
KR20010044350A (ko) | 접속 점검 기능을 가진 집적 회로 번인 장치, 검사용 기판및 접속 점검 방법 | |
JP2004030295A (ja) | メモリテストシステム及びメモリテスト方法 | |
JP2000340623A (ja) | 半導体装置、半導体装置の制御方法およびテスト制御装置 |