JP2006173613A - プローブ位置決めの自動化およびビードプローブ技術を使用する改良されたプリント回路基板の開発方法および装置 - Google Patents
プローブ位置決めの自動化およびビードプローブ技術を使用する改良されたプリント回路基板の開発方法および装置 Download PDFInfo
- Publication number
- JP2006173613A JP2006173613A JP2005358339A JP2005358339A JP2006173613A JP 2006173613 A JP2006173613 A JP 2006173613A JP 2005358339 A JP2005358339 A JP 2005358339A JP 2005358339 A JP2005358339 A JP 2005358339A JP 2006173613 A JP2006173613 A JP 2006173613A
- Authority
- JP
- Japan
- Prior art keywords
- jig
- probe
- circuit board
- printed circuit
- design
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000523 sample Substances 0.000 title claims abstract description 295
- 238000000034 method Methods 0.000 title claims abstract description 49
- 239000011324 bead Substances 0.000 title claims description 97
- 238000005516 engineering process Methods 0.000 title description 9
- 238000012360 testing method Methods 0.000 claims abstract description 152
- 238000013461 design Methods 0.000 claims abstract description 96
- 230000037431 insertion Effects 0.000 claims abstract description 38
- 238000003780 insertion Methods 0.000 claims abstract description 17
- 238000000605 extraction Methods 0.000 claims description 2
- 239000000758 substrate Substances 0.000 description 40
- 230000018109 developmental process Effects 0.000 description 38
- 238000011161 development Methods 0.000 description 37
- 238000004519 manufacturing process Methods 0.000 description 24
- 230000008569 process Effects 0.000 description 17
- JPOPEORRMSDUIP-UHFFFAOYSA-N 1,2,4,5-tetrachloro-3-(2,3,5,6-tetrachlorophenyl)benzene Chemical compound ClC1=CC(Cl)=C(Cl)C(C=2C(=C(Cl)C=C(Cl)C=2Cl)Cl)=C1Cl JPOPEORRMSDUIP-UHFFFAOYSA-N 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 238000007792 addition Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 5
- 238000005259 measurement Methods 0.000 description 5
- 238000005452 bending Methods 0.000 description 4
- 238000012545 processing Methods 0.000 description 4
- 238000012938 design process Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 230000002411 adverse Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 229920005558 epichlorohydrin rubber Polymers 0.000 description 2
- 238000011990 functional testing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 238000007630 basic procedure Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000012942 design verification Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 150000003071 polychlorinated biphenyls Chemical class 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000010618 wire wrap Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0005—Apparatus or processes for manufacturing printed circuits for designing circuits by computer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0266—Marks, test patterns or identification means
- H05K1/0268—Marks, test patterns or identification means for electrical inspection or testing
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/16—Inspection; Monitoring; Aligning
- H05K2203/162—Testing a finished product, e.g. heat cycle testing of solder joints
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】PCBテストパッド挿入および治具プローブ挿入を自動化する方法を提供する。
【解決手段】ある設計のプリント回路基板において1つまたは複数の回路網の各々に沿って1つまたは複数のテストパッド位置を決定するために、コンピュータ化テストパッド位置決めアルゴリズムを実行するステップと、前記プリント回路基板の設計のどの回路網も経路変更することなく1つまたは複数のテストパッドを、前記1つまたは複数のテストパッド位置において前記プリント回路基板に挿入して、修正されたプリント回路基板の設計を生成するステップとを含む、プリント回路基板にテストパッドを自動的に挿入する方法。
【選択図】図3
【解決手段】ある設計のプリント回路基板において1つまたは複数の回路網の各々に沿って1つまたは複数のテストパッド位置を決定するために、コンピュータ化テストパッド位置決めアルゴリズムを実行するステップと、前記プリント回路基板の設計のどの回路網も経路変更することなく1つまたは複数のテストパッドを、前記1つまたは複数のテストパッド位置において前記プリント回路基板に挿入して、修正されたプリント回路基板の設計を生成するステップとを含む、プリント回路基板にテストパッドを自動的に挿入する方法。
【選択図】図3
Description
本発明は、一般にプリント回路基板の設計とテストに関し、より詳細にはビードプローブ技術の使用と、プリント回路基板の設計におけるテストパッド位置決めと、治具のデザインにおける治具プローブ位置決めの自動化とによるプリント回路基板開発サイクルの技術に関する。
電気製品は、一般に、少なくとも1つのプリント回路基板(PCB)を含む。PCBは、一般に、所定の機能を実行する演算回路を構成するために、導電トレースと、ビアと、ワイヤと、はんだとの様々な組み合わせからなる「回路網(nets)」と呼ばれる電気経路によって電気接続された複数の電子構成要素を含む。従来のPCB開発サイクルは、図1に示したガント(Gantt)チャートによって示される。図示したように、従来のPCB開発サイクルは、3つの主なステップ、すなわち、プリント回路基板の設計と、テスト開発と、治具開発とを含む。示したように、それぞれのステップは一般に、本質的に連続しており、多くの手順を実行しなければならない。PCBの製品化に要する時間、すなわち、PCBを利用する製品の製品化に要する時間は、各ステップのそれぞれの手順を完了するのに費やされる時間の長さによる影響を受ける。図1に各手順の実際の持続時間の値を示すが、これらの値は単に典型的なプリント回路基板の設計の典型的な開発サイクルを示すものであり、プリント回路基板毎に異なり、またプリント回路基板の複雑さ、利用可能なツール、適用される実際のテスト開発技術、設計者、テスト経験などによって異なることを理解されたい。
最新技術の開発ツールが市場で入手可能であるので、可能であれば、プリント回路基板の設計に必要な多くの手順、テスト開発、治具開発が、完全または少なくとも部分的に自動化される。例えば、平面設計(floorplanning)、回路図編集(schematic capture)、トレース配線(trace routing)、設計検証(design verification)、さらにテスト生成を可能にする大型自動産業用CAD開発システムが開発されてきた。そのような機能の自動化によって、集積回路アセンブリの製品化に要する時間が大幅に短縮された。しかしながら、PCB開発サイクルのいくつかの手順は、主に手動操作と反復作業によって行われている。例えば、図1に示したように、プリント回路基板の設計ステップでの回路へのテストパッドの追加と、治具開発段階でのプッシュダウン式の上部ゲート治具のための基板プシャーの追加は、これまで自動化が難しかった。その理由は、いくつかあり、PCB開発プロセスのより詳細な説明によって明らかになる。
そのため、プリント回路基板の設計ステップにおいて、開発中のPCBの大きな構成の捕捉と、部品およびトレースのレイアウトとを含むPCBの設計およびレイアウトのためにCADシステムが使用される。回路の設計とレイアウトが完了した後は、従来、回路設計者が、基板試験(回路内試験(ICT)など)用のテストパッドを手作業で追加し、その目的は、PCB上のすべての回路網、あるいは少なくとも対象とするすべての回路網をプローブで探測できるようにすることである。従来のテストパッドは、露出トレース層の1つの層と同じ平面にあり、同じトレース材料を使用して露出トレース層上にトレースと一体形成されているので、露出トレース層上のトレースの拡張部分として実現されている。テストパッドは、一般に、丸形、正方形、または他の平面幾何学形状であり、PCBをテストパッドで探測するときにプローブがPCB上の他のトレースや部品と接触しないように、プローブヘッドに対応するのに十分に大きい表面積を有する。さらに、テストパッドのサイズは横方向のずれを引き起こすプローブ配置の誤差によって決定される。したがって、テストパッドは、テストパッドに命中する確率を高めるために、プローブヘッド自体よりも多少大きくなければならない。従来からあるテストパッドは、トレース層上の面積を占有するため、プリント回路基板の設計にテストパッドを追加するには、プリント回路基板の設計の回路網の経路変更が必要なことがある。また、従来からある技術を使用してテストパッドを追加すると、周辺回路に悪影響を及ぼしたり、高速信号が伝達されるトレースの伝送線特性が変化したりする危険がある。したがって、従来技術を使用してプリント回路基板にテストパッドを追加するときは、テストパッドの位置とそれに関連する設計の変更が回路の動作に悪影響を及ぼさないように、設計変更の影響を計算またはシミュレートしなければならない。テストパッド挿入工程は主に手作業を必要とし、また本質的に反復的なので、図1に示したように、この工程によってプリント回路基板の設計工程が数日増える可能性がある上に(例えば、示した例では5日)、プローブがコンタクトに100%成功しない可能性も残る。テストパッドの追加はまだほとんど自動化されていない。
図1のPCB開発サイクルを再び参照すると、設計を編集し配線してテストパッドを追加した後で、テストパッドが挿入された状態のプリント回路基板の設計を表すCADデータファイルが、テスト開発のために公開される。回路内試験(ICT)は、テスタリレーと、テスタインタフェースピンと、特注治具との組み合わせによってPCBの回路網を探測できるテストハードウェアを含む周知のテスト方法である。より詳細には、図2は、ICTテスタ環境200の一部分を示す。テスタ環境200は、測定回路、リレー、制御電子回路などを含むテスト電子回路212を実装する自動化テスタ210を含む。テスタ210は、一定構成で配列され、電子制御式リレー(図示せず)によってテスト電子回路212内の様々な測定回路に接続されることがあるテスタインタフェースピン214の領域を提供する。テスタインタフェースピン領域は一定構成なので、被試験PCB202上のテストパッド204にプローブを当てるために、PCB202は、一般に一定構成のテスタインタフェースピン214とPCB202上の様々なテストパッド204との間のアダプタとして働く特注治具220に取り付けられる。
テスト治具220は、プローブ保護板240と、被試験PCB202の下面のテストパッド204に正確に対応する先端を有する標準スプリングプローブ232と、ヒンジ252によって開閉する上部押し下げゲート250と、押し下げゲート250の下面に取り付けられ、真空荷重の下でのPCB202の撓みを制限するスペーサと呼ばれる基板プッシャー258と、スプリングプローブ232が取り付けられたプローブ取り付け板230と、スプリングプローブ232に配線されたパーソナリティピン(personality pin)226と、テスタ210に取り付けられたテスタインタフェースピン214とパーソナリティピン226が一直線になるようにパーソナリティピン226のワイヤラップテール部を規則的な離間パターンに位置合わせするアライメント板222とを含む。当技術分野で知られているように、スプリングプローブは、一般にテストの分野で使用されている標準装置であり、電気信号を導き、圧縮ばねと操作されたときにバレルおよび/またはソケットに対して動くプランジャを含む。また、ソリッドプローブは、電気信号を通すが、動作中に互いに対して動く部分が他にない。
テスト中、被試験PCB202が、真空や他の既知の機械的手段によって引き下げられ、その結果、被試験PCB202の下面のテストパッド204が、スプリングプローブ232の先端と接触する。標準のスプリングプローブ232のソケットは、パーソナリティピン226に配線されており、アライメント板222は、長い可撓性のパーソナリティピンの先端を規則的な離間パターンで通す。パーソナリティピン226の先端は、テスタ210に取り付けられたテスタインタフェースピン214と接触する。被試験PCB202とテスタ210の間の電気接触が確立された後、回路内試験または機能試験を始めることができる。
図1を再び参照すると、テスト開発ステップにおいて、CADデータが、必要に応じてテストプラットフォームに固有の形式に変換され(すなわち、ICTテスタによって期待される形式にフォーマットされ)、そこからテストが開発される。今日のPCBテスタのほとんどは、フルアクセスが可能なときにテストを自動的に生成できるソフトウェアパッケージが付属している。いくつかのテスタ、例えば、カルフォルニア州パロアルトに本社のあるAgilent Technologies社よって製造されたAgilent3070回路内試験(ICT)基板テストシステムも、ICT治具を製作するのに必要な治具設計ファイルを自動的に生成する治具生成ソフトウェアを含む。この治具生成ソフトウェアは、治具内の基板の撓みを最小にするために回路網ごとにプローブ位置を選択するものである。しかしながら、従来のテストパッド作成技術を使用すると、前述のように回路網にテストパッドを1つでも追加することは、基板上のスペース、回路性能への悪影響の可能性、時間、およびコストの点できわめて困難であるので、回路網に沿って複数の代替的な探測位置を実現することはほとんどない。
図1を再び参照すると、テストパッド位置を決定しプリント回路基板の設計に追加した後、治具製作情報を含むICTテスタの治具設計ファイルが作成される。治具設計ファイルは、一般に、基板外形座標と、ツーリングピンの穴と位置と、ドリルと、プローブおよびソケット挿入の仕様と、配線情報とを含むが、基板プッシャーやファスナー(例えば、リテーナねじ)などの他の治具構成要素の決定は治具製作者の自由裁量に任される。治具製作者は、一般に、単位面積当たりの最大力や基板の撓みの最大しきい値などのある一定の基準を満たさなければならない。治具製作者は、そのような基準を満たすようにプローブ232のレイアウトを考慮しなければならない。平均的な治具は、3000〜4000本のプローブ232を有することがあり、これらのプローブがそれぞれ、例えば、テストの際にPCB202の下面に8オンスの力を加える。これにより、PCB202を上方に押す力は約1トンになる。プローブと基板プッシャの相殺する力が、基板全体に均一に分散されないと、PCBが撓み、テスト結果が不完全になったり、さらには壊滅的なものになったりすることもある。したがって、ほとんどのICT用治具は、図2に示したような治具プローブ力を打ち消すために、本明細書において基板プッシャ258と呼ぶ押下げスペーサを備えたプッシュダウン式上部ゲート250を有する。しかしながら、この上部ゲート250を使用しても、プローブと基板プッシャの相殺する力が、基板全体に均一に分散されないと、PCBが撓み、はんだ接続を破損させたり、さらには構成要素自体を破損させたりすることもある応力が生じることがある。したがって、治具設計者は、基板の撓みをなくすかまたは大幅に小さくするために、治具プローブの力を相殺するように基板プッシャを治具内に戦略的に位置決めすることによって基板の平衡をとらなければならない。しかしながら、治具内の基板プッシャの位置を決定する既存の自動化された技術はない。その代わりに、ゲートと基板プッシャのレイアウトは、通常、プリント回路基板の設計によって作成された治具ファイルをCADツール(一般に、AutoCAD)にインポートした後で手作業で設計される。基板プッシャのレイアウトは時間がかかり、手作業で行われるので、基板の撓みを最小にできないことがある。
PCB開発プロセスの以上の説明から、PCB開発サイクルの時間がかかる手作業の反復的なステップ、すなわちPCBのプリント回路基板の設計ステップでのテストパッド挿入と、これに対応するテスト治具設計/製作ステップでの治具プローブ挿入とを自動化することが望ましいことが明らかである。さらに、多数の回路網上に複数のテストパッドを実装してそのような回路網上の代替探測位置を可能にするプリント回路基板の設計のための「最良」組の治具プローブ位置(または、「好適位置」)の決定を自動化することが望ましい。さらに、基板の応力を小さくするようにプローブ位置を最適化する1組の代替探測位置を提供し同時に基板プッシャなどの治具構成要素に対応するように探測位置のある程度のフレキシビリティを可能にするために、ビードプローブ技術を利用して、追加のビードプローブに物理的に対応できる回路網に沿って複数のテストパッドを実装することが望ましい。また、代替探測位置に対応している回路網の好適探測位置と代替探測位置の指定を自動化することが望ましい。
本発明は、PCBテストパッド挿入と治具プローブ挿入の自動化によってPCBアセンブリの製品化に要する時間を短縮する技術である。プリント回路基板の設計工程において、本発明は、ビードプローブ技術とテストパッド位置決めアルゴリズムを利用してテストパッドを自動的に位置決めしプリント回路基板の設計に挿入する。治具設計工程において、本発明は、治具プローブ位置決めアルゴリズムを利用して、治具プローブを対応するテスト治具設計に自動的に位置決めし、挿入する。テストパッド位置決めアルゴリズムと治具プローブ位置決めアルゴリズムがそれぞれ、治具プローブ位置が被試験PCB上のテストパッド位置に確実に対応するようにする共通のプローブ位置決めアルゴリズムを利用する。
本発明の好ましい実施形態によれば、プローブ位置決めアルゴリズムが、プリント回路基板の設計の回路網に沿ったビードプローブの好適位置と代替位置を自動的に決定する。ビードプローブは、すべての好適ビードプローブ位置と代替ビードプローブ位置でプリント回路基板に自動的に挿入される。次に、プリント回路基板のある設計から好適な探測位置を自動的に決定するために、治具設計/製作の際に同じプローブ位置決めアルゴリズムが使用される。
本発明のより完全な理解とその付随する利点の多くは、同じ参照記号が同じかまたは類似の構成要素を示す添付図面と関連して検討するときに以下の詳細な説明を参照することによってさらに理解されるであろう。
明確にするために以下のように用語を定義する。
「回路網」
導電経路を介して複数の端点間で信号を通す信号伝送線であり、複数の端点間で電気接続され信号が通る、トレース、ビア、ワイヤ、部品リード線、はんだボール、ワイヤボンド、または他の導電要素のいずれかの1つまたは複数あるいはこれらの組み合わせを含むように実施されることがある。
導電経路を介して複数の端点間で信号を通す信号伝送線であり、複数の端点間で電気接続され信号が通る、トレース、ビア、ワイヤ、部品リード線、はんだボール、ワイヤボンド、または他の導電要素のいずれかの1つまたは複数あるいはこれらの組み合わせを含むように実施されることがある。
「テストパッド」
探測のためにアクセス可能な回路網上のポイントであり、一般に、プローブヘッドに対応するのに十分な大きさの表面積を特徴とする。
探測のためにアクセス可能な回路網上のポイントであり、一般に、プローブヘッドに対応するのに十分な大きさの表面積を特徴とする。
「治具プローブ(fixture probe)」
導電要素の少なくとも第1の端と第2の端の間の受動的伝送線として働くテスタ治具の導電要素であり、第1の端は回路のテストパッドと電気的に接触するように構成され、第2の端はテスタインタフェースピン、無線治具PCBのテストパッド、テスタ測定回路のノードなどの対象となる別の電気構成要素と電気的に接触するように構成されている。
導電要素の少なくとも第1の端と第2の端の間の受動的伝送線として働くテスタ治具の導電要素であり、第1の端は回路のテストパッドと電気的に接触するように構成され、第2の端はテスタインタフェースピン、無線治具PCBのテストパッド、テスタ測定回路のノードなどの対象となる別の電気構成要素と電気的に接触するように構成されている。
次に本発明に移ると、PCB開発サイクルのプリント回路基板の設計ステップと治具製作ステップの両方においてこれまで手作業工程であったものを自動化することによって、PCBを利用した製品の製品化に要する時間が短縮される。詳細には、図3に示したように、回路図編集(ステップ302)と回路網レイアウト(ステップ304)によってテストパッドのないプリント回路基板の設計が生成される。自動テストパッド挿入(ステップ306)が、PCBの回路網の好適探測位置と、実行可能な場合には代替探測位置を自動的に決定し、設計のすべての好適探測位置と代替探測位置にビードプローブが追加される。好ましい実施形態において、プローブ位置決めアルゴリズムが、いくつかの潜在的ビードプローブ位置から好ましいビートプローブ位置を選択し、また回路網が十分に長い場合は1つまたは複数の代替ビードプローブ位置を選択する。所定の回路網の露出部分に沿った任意のポイントが、その回路網の潜在的ビードプローブ位置と見なされる。しかしながら、個々のビードプローブの処理時間と好ましさの面での実際の目的のために、潜在的ビードプローブ位置の数と位置は、ビードプローブ間の最小距離や回路網の長さなどのパラメータによって制限されることがある。プリント回路基板の設計ステップの終わりに、テストパッドが追加されたプリント回路基板の設計が、PCB製造(ステップ309)のために公開される(ステップ308)。
同時に、テスト開発ステップおよび治具開発ステップでは、様々な回路網の探測に適切なテスタ資源を割り当てるために、治具内のプローブの位置を決定しなければならない。したがって、テスト開発ステップにおいて、新しい自動化した治具プローブ選択ステップ(ステップ310)を実行して、好適治具プローブ位置、また実行可能な場合は代替治具プローブ位置を見つける。好ましい実施形態において、PCB開発ステップで好適ビードプローブ位置と代替ビードプローブ位置を決定するために使用されるプローブ位置決めアルゴリズムは、テストパッドを備えた公開されたプリント回路基板の設計に基づいて治具の好適治具プローブ位置と代替治具プローブ位置を識別するために使用される。好適治具プローブ位置と代替治具プローブ位置が分かった後で、テストの際の基板の撓みを最小にする治具の上部ゲート内の基板プッシャの位置を決定するために、自動化した基板プッシャレイアウトアルゴリズムを実行することが好ましい(ステップ312)。好ましい実施形態において、治具プローブレイアウトに基づくPCBの最大撓み箇所が自動的に決定され、そのような箇所において治具設計に基板プッシャが追加される。好適治具プローブ位置が分かった後で、テスタ資源を割り当てることができ(ステップ314)、製作のために、ドリルデータを含む治具製作ファイル(穿孔する場所、穴のサイズ、穴の深さ、どの治具層かなど)、挿入データ(例えばプローブ、リテーナ、ねじ、基板プッシャなどをどこの何に挿入するか)、およびワイヤデータ(配線する治具プローブに対するパーソナリティピンのマッピング)が生成される(ステップ316)。次に、製作のために治具製作設計ファイルを公開することができ(ステップ318)、治具を製作することができる(ステップ319)。
好ましい実施形態によれば、本発明は、許可された治具製作者だけに好適探測位置が開示されるように保護するために、プリント回路基板の設計の際にプリント回路基板の設計自体における好適探測位置を暗黙のうちに符号化し、治具設計の際に好適探測位置を暗黙のうちに復号する技術を含む。好ましい方法400によれば、図4に示したように、プローブ位置決めアルゴリズムは、プリント回路基板の設計の回路網に沿ったビードプローブの好適位置と代替位置を決定する(ステップ401)。ビードプローブの形が好ましいテストパッドは、好適ビードプローブ位置と代替ビードプローブ位置のすべてにおいてプリント回路基板の設計に挿入される(ステップ402)。次に、治具設計/製作において同じプローブ位置決めアルゴリズムを使用して好適探測位置を決定する(ステップ403)。プローブ位置決めアルゴリズムが、好適ビードプローブ位置と代替ビードプローブ位置を含む探測位置の配置を決定するためにプリント回路基板の設計で使用されるものと同じなので、好適ビードプローブ位置は、プリント回路基板の設計自体において暗黙のうちに符号化され、プローブ位置決めアルゴリズムは、好適ビードプローブ位置に対応する好適治具プローブ位置を識別するデコーダとして働く。
図5は、本発明の好ましい実施形態を実現するシステムを示すブロック図である。図示したように、システムは、2つのキーソフトウェアモジュールを含む。第1のモジュールは、本明細書では自動ビードプローブ挿入ソフトウェア500と呼ばれ、テスト開発または治具製作にPCB CADデータを送る前に、プリント回路基板の設計レイアウトが完了したときに実行するプログラム(あるいは1組のプログラム)である。第2のモジュールは、本明細書において自動治具プローブ挿入ソフトウェア550と呼ばれ、製作用に治具を設計するときに実行するプログラムである。
好ましい実施形態において、自動ビードプローブ挿入ソフトウェア500は、PCB上の探測される各回路網522を処理し、合格ビードプローブ基準524を満たす回路網上のいくつかの可能な位置を含む潜在的ビードプローブ位置526のリストを生成する潜在的ビードプローブ位置プロセッサ520を含む。ビードプローブは、回路網に沿ってどこにでも追加することができるので、合格ビードプローブ基準524を満たすすべてのトレースに沿った多くの場所があり、したがって、実際にアルゴリズム処理時間を制限するために、潜在的ビードプローブ位置526のリスト内の位置の数が人為的に制限される場合がある(すなわち、リスト526には、合格ビードプローブ基準524を実際に満たす数よりも少ない数の可能な位置が含まれることがある)。
自動ビードプローブ挿入ソフトウェア500は、プリント回路基板の設計のレイアウトを変更せずにテストパッドの位置決めとプリント回路基板の設計への追加を自動化する、レイアウトに依存しないテストパッド位置決めアルゴリズム510を利用する。同様に、自動治具プローブ挿入ソフトウェア550は、PCBをテストするために製作された対応する治具内の治具プローブの位置決めを自動化する治具プローブ位置決めアルゴリズム560を利用する。好ましい実施形態において、レイアウトに依存しないテストパッド位置決めアルゴリズム510と治具プローブ位置決めアルゴリズム560はそれぞれ、1組の代替テストパッド位置または治具プローブ位置がそれぞれ与えられた場合に好適探測位置と代替探測位置を決定する共通プローブ位置決めアルゴリズム570を利用する。
好ましい実施形態において、テストパッド位置決めアルゴリズム510は、本明細書で「ビードプローブ」と呼ばれる新規のテストアクセス構造をプローブ選択アルゴリズム570と一緒に利用して、PCB上のテストパッドの位置を決定する。ビードプローブは、2003年9月24日に出願され、本明細書の譲受人に譲渡された「Printed Circuit Board Test Access Point Structures and Method for Making the Same」と題するParkerらによる米国特許出願番号10/670,649号に記載されており、この出願の開示全体は、その教示のすべてが本明細書に組み込まれる。「A New Probing Technique for High−Speed /High Density Printed Circuit Boards」International Test Conference、2004年10月に報告されているように、研究から、PCBレイアウトまたは回路網の高速電気特性に影響を及ぼすことなくプリント回路基板の設計の既存の回路網に沿ってビードプローブを作成できることが分かった。この報告の文書全体は、その教示のすべてが引用することにより本明細書の一部をなすものとする。前に説明したように、基本的には回路網の経路変更をすることなくビードプローブをプリント回路基板の設計に追加できるので、回路網の少なくとも一部分がPCBの露出層に実装された(すなわち、探測に利用可能な外側PCB層上に実装された)回路網は、ビードプローブを探測する治具プローブが基板上の近くの構成要素にぶつかったり近くの治具プローブを妨害したりすることがない場合に、回路網の露出部分に沿った任意の場所に配置されたビードプローブを有することができる。したがって、所定の回路網上の潜在的探測位置の数をかなり多くすることができ、探測位置の選択の融通性が高まる。この場合、潜在的ビードプローブ位置プロセッサ520が、基板全体にわたってあるいは基板の少なくとも一部分に最適な探測条件を達成するという観点で、探測する各回路網に最適な位置をどのように選択するかが問題になる。
その1つの答えは、基板の撓みを最小にすることである。理想的には、PCBの基板の撓みを最小にするために、テストパッド(探測力が加わる位置)がPCB全体にわたって均一に分散されることになる。しかしながら、所定の典型的な部品パッケージのフォームファクタとそれにより得られる周囲のトレースパターンによっては、テストパッドを基板全体にわたって均一に分散させることができない場合がある。例えば、ボールグリッドアレイ(BGA)部品では、一般に、BGA部品の平面設計座標の範囲内とその近くに回路網が集中することになる。したがって、そのような回路網の集中によって、基板自体の全体だけでなくBGA部品の局所的近傍内にも探測力を均一に分散できないことがある。
前述のように、テストパッド位置決めアルゴリズム510は、潜在的ビードプローブ位置のリストが与えられた場合に、プローブ位置決めアルゴリズム570を利用してPCBの回路網の露出部分に沿ったビードプローブの位置を選択する。プローブ位置決めアルゴリズムは、潜在的ビードプローブ位置のリスト526の中から最適位置を選択することを試み、この最適位置が、「好適(preferred)」ビードプローブ位置として指定される。前述のように、回路網の電気特性に影響を及ぼすことなくビードプローブを回路網の露出部分に沿った実質的に任意の位置に製造できるので、各回路網に沿ったテストパッドの実際の位置の選択の融通性が高い。しかしながら、やはり前に述べたように、潜在的ビードプローブ位置の数がかなり多い場合があるので、実際の目的(例えば、処理時間の短縮)のためには、ビードプローブ間の最小距離や所定の回路網長さ当たりのビードプローブの数などのパラメータに基づいて、潜在的ビードプローブ位置のリストを人為的に制限することができる。プローブ位置決めアルゴリズム570は、潜在的ビードプローブ位置のリストから少なくとも1つの「好適」ビードプローブ位置を選択することが好ましく、また1つまたは複数の「代替(alternate)」ビードプローブ位置を選択することが好ましい。
ビードプローブがPCBのサイズと電気特性に及ぼす影響はわずかなので、製造後の設計変更(一般に、技術変更指示(Engineering Change Orders)と呼ばれる)を可能にし、あるいは他の治具部品との干渉を回避するために、回路網に沿った好適探測位置だけでなく多数の回路網上の1つまたは複数の代替探測位置にもビードプローブを実装することが望ましい。好ましい実施形態において、好適探測位置として指定されたビードプローブと代替探測位置として指定されたビードプローブを含むすべてのビードプローブが、テストパッド530のないプリント回路基板(すなわち、PCB CADファイル)に自動的に追加されてテストパッド540を備えたプリント回路基板の設計が生成され、テストの際に結局どの探測位置(好しい探測位置か代替探測位置)が実際に探測されるかに関係なくPCB製造の際に実装される。
テストの際、1つの回路網当たり1つのビードプローブ(好適ビードプローブと代替ビードプローブのうちの1つのいずれか)だけが探測される。したがって、回路網上で代替探測位置が実施される場合、治具設計者は、好適探測位置と代替探測位置から1つの探測位置だけを選択し、選択した探測位置にある対応するビードプローブを探測する1つの治具プローブだけを実施しなければならない。好適位置が、被試験PCBの基板の撓みに関して「最良」探測位置として計算されるので、理想的には、治具設計は、すべて(または、できるだけ多く)の好適探測位置に対応する治具位置に治具プローブを実装することになる。しかしながら、好適探測位置が、スペーサ、リテーナや他の治具プローブなどの特定の治具構成要素の妨げとなる場合、治具設計は、代替探測位置のいくつかに対応する治具位置に治具プローブを実装することができる。
当然ながら、原理的には基板の撓みを最小にする位置は好適探測位置なので、治具設計者は、すべての回路網に好適探測位置を選択することが望ましい。これは、(1)プリント回路基板の設計者が、ビードプローブのどれが好適探測位置かを治具製作者に直接伝える方法と、(2)治具製作者が、プリント回路基板の設計者が基板上の好適探測位置を決定して好適治具プローブ位置を決定する際に使用するのと同じプローブ位置決めアルゴリズムを利用する方法の2つの方法のうちの1つで対処することができる。
この2番目の方法において、治具設計者/製作者には、テストパッドが挿入されたプリント回路基板の設計とプローブ位置決めアルゴリズム570が提供される。この場合、プリント回路基板の設計者がPCB上のビードプローブの好適探測位置と代替探測位置を決定する際に使用したものと同じプローブ位置決めアルゴリズム570を実行することによって、治具製作者は、各回路網上の好適探測位置を識別することができる。治具製作の際、治具プローブは、テストするPCB上の好適探測位置に対応する位置で治具に挿入されることが好ましい。治具の代替探測位置にあらかじめ穴が開けられることが好ましいが、そのあらかじめ開けられた穴には実際のプローブが挿入されない。治具製作後に、PCBが、好適探測位置ではなく代替探測位置の1つに探測を必要とするECOを受ける場合、または治具内の他の構成要素が治具内の好適探測位置を妨害する場合は、その好適探測位置を探測する治具プローブを治具から除去することができ、影響を受ける回路網の特定の代替探測位置に対応する治具のあらかじめ開けられた穴に治具プローブを差し込むことができる。
テストパッド位置決めおよび実装プロセスの自動化は、プリント回路基板の設計ステップでのものであり、これに対応する治具設計と製作ステップでの治具プローブ位置決めプロセスの自動化は、PCBを利用する製品の製品化に要する時間を大幅に短縮する合理化されたPCB開発プロセスを可能にする。
図6は、ビードプローブ挿入ソフトウェアの基本的な手順を示す操作フローチャートである。具体的には、ビードプローブ挿入ソフトウェアは、PCB上の探測する各回路網ごとに潜在的ビードプローブ位置のプールを作成する(ステップ601)。潜在的ビードプローブ位置として適格にするには、その位置は、回路網に沿ったどこかに位置決めされてなければならず、テストの際にその位置が治具プローブによって探測された場合に、治具プローブが基板上の近くの構成要素あるいは治具内の他のプローブおよび/または構成要素と実際に接触しないような場所でなければならない。換言すると、潜在的ビード位置は、1組の適格基準によって制限された回路網上のポイントである。例えば、ビードプローブが異なる高さ(すなわち、PCB上の対応するトレース層のxy平面に対するz寸法が異なる高さ)で製造され、したがって理論的には隣り合ったトレース間の距離に無関係な探測が可能な場合でも、ビードプローブ位置基準の適格化は、さらに、テストの際に治具プローブがPCB上のビードプローブと完全に位置が合っていない場合でも厳正な探測を保証するように探測位置と周辺構成要素間の最小距離要件を含むことがある。したがって、例えば、治具プローブヘッドが、PCBのxy平面に対して平行に水平方向に厳密に位置合わせされない場合は、プローブヘッドの一方の縁が、実際に近くの電気トレースと接触することがある。したがって、ビードプローブ基準の適格化は、潜在的プローブ位置と基板上の他の構成要素(トレースを含む)間の最小距離の指定を含むことがある。
各回路網522の潜在的ビードプローブ位置526のプールを作成した後で、ビードプローブ挿入ソフトウェア600は、好ましくは最初に最も少数の潜在的ビードプローブ位置を有する回路網から、探測する各回路網を選択し(ステップ602)、処理している回路網と関連した潜在的ビードプローブ位置のプールの中から好適ビードプローブ位置を選択するプローブ位置決めアルゴリズム(例えば、プローブ位置決めアルゴリズム570)を適用する(ステップ603)。好ましい実施形態において、プローブ位置決めアルゴリズムは、PCBの上面と下面両方のビードプローブのバランスをとって、基板の撓みを最小にし、また基板の撓みを最適に最小するために治具に追加されることが好ましい補助基板プッシャを最小にすることを試みる。
次に、ビードプローブ挿入ソフトウェアは、できれば将来のECOを可能にするために、各回路網上の1つまたは複数の代替ビードプローブ位置を選択することが好ましい(ステップ604)。この選択は、プローブ位置決めアルゴリズムによる検討から好適ビードプローブ位置を除外し、プローブ位置決めアルゴリズムを再び実行することによって行われることが好ましい。
ビードプローブ挿入ソフトウェア500は、次に、回路網と関連した選択された好適ビードプローブ位置と(ある場合は)代替ビードプローブ位置528でプリント回路基板の設計CADファイルにビードプローブを挿入する(ステップ605)。プリント回路基板の設計に処理すべき回路網がまだ残っている場合(ステップ606で判断されたように)、アルゴリズムは、すべての回路網が処理されるまでステップ602〜606を繰り返す。
ビードプローブをPCB CADファイルに追加した後、CADデータをテスト開発者に公開することができる。PCB CADデータは、基板上の構成要素の外形または境界を画定する、各トレースの端点のx座標およびy座標と、各トレースの厚さと、各トレースの層と、トレース上に実装された各ビートプローブの位置およびz次元の厚さと、近くの構成要素のx次元、y次元、z次元の頂点および回転情報とを含むが、これらに限定されないPCB上の各構成要素の情報を含む。しかしながら、従来技術のPCB開発サイクルと違い、このPCB CADデータは現在、(1)基板の電気性能に影響を及ぼさず、(2)PCBのトレースレイアウトを変更せず、(3)100%の探測アクセスと融通性のための代替を提供する見込みが高く、(4)プリント回路基板の設計者による手作業をほとんど受けず、(5)適切に選択された場合に基板の撓みを最適化する各回路網に少なくとも1つの位置を含み、(6)迅速、正確かつ自動的に決定されて製品化に要する時間が短縮されるICT探測位置を含む。
次に、テスト開発者は、テスト開発ソフトウェアを使用してPCB CADデータをテストデータに変換する。テスト開発の際に、治具ファイルがCADデータから開発され、治具の設計/製作のために治具設計者に送られる。治具ファイルには、好適位置と任意の既存の代替位置の両方のビードプローブ位置が含まれている。好適治具プローブ位置は、前述のように治具ファイル内で指定されもよいが、好ましい実施形態において、治具設計者/製作者が、本発明の第2のソフトウェアモジュール、すなわち治具プローブ挿入ソフトウェア550(図5)を実行する。
図7は、治具プローブ挿入ソフトウェア550の好ましい実施形態700の主要ステップを示す操作フローチャートである。図に示したように、治具プローブ挿入ソフトウェア700は、探測する各回路網ごとに可能性のある治具プローブ位置のリストを得る(ステップ701)。この場合も、好ましくは最少数の潜在的治具プローブ位置を有する回路網から始めて、治具プローブ挿入ソフトウェアは、探測する各回路網を繰り返し選択し(ステップ702)、処理している回路網に関連した潜在的治具プローブ位置のプールの中から好適治具プローブ位置を選択するプローブ位置決めアルゴリズムを適用する(ステップ703)。好ましい実施形態において、プローブ位置決めアルゴリズムは、プリント回路基板の設計でビードプローブの位置を決定するのに使用されるものと同じプローブ位置決めアルゴリズムであり、したがって、治具プローブ挿入ソフトウェアは、PCBが治具に取り付けられたときに好適ビードプローブ位置と一致する治具プローブ位置を選択する。
次に、治具プローブ挿入ソフトウェアは、また、できれば将来のECOに対応できるようにするために、各回路網上の1つまたは複数の代替治具プローブ位置を選択することが好ましい(ステップ704)。この選択は、プローブ位置決めアルゴリズムによる検討から好適探測位置を除外し、プローブ位置決めアルゴリズムを再実行することによって行われることが好ましい。好ましい実施形態において、プローブ位置決めアルゴリズムが、プリント回路基板の設計でビードプローブの位置を決定するために使用されるものと同じ物なので、治具プローブ挿入ソフトウェアは、PCBが治具に取り付けられたときに代替ビードプローブ位置と一致する代替治具プローブ位置を選択する。
次に、治具プローブ挿入ソフトウェアは、回路網と関連した選択された好適治具プローブ位置で治具製作ファイルに治具プローブを追加し、回路網の代替治具プローブ位置が存在する場合は、将来のECOや他の治具設計問題のために物理治具プローブの位置を変更しなければならない場合に、代替治具プローブ位置に将来実際のプローブを挿入できるようにするため、治具製作ファイルの代替治具プローブ位置に穴を追加する(ステップ705)。治具プローブ挿入ソフトウェアは、探測するすべての回路網に繰り返される。
探測するすべての回路網を処理した後(ステップ706で決定された)、治具プローブ挿入ソフトウェアは、治具設計に基板プッシャを追加する(ステップ707)。好ましい実施形態において、基板プッシャを治具設計に追加するステップは、supraによる米国特許出願第10/215,108号に記載された基板の撓みを最小にする基板プッシャの位置を見つける支持体位置アルゴリズムを使用して実施することができる。次に、基板プッシャは、物理治具を製作する治具製作ファイルに追加される(ステップ708)。
治具製作の際に、治具プレートに穴が開けられ、物理治具プローブが、治具製作ファイルに示された選択された好適治具プローブ位置で治具に挿入され、後で必要になった場合に物理治具プローブの挿入を可能にするように、代替治具プローブ位置と関連した穴が治具プレートに完全または部分的(すなわち、最適に打ち抜くことができる)開けられる。また、基板プッシャは、治具製作ファイルに示された治具にも追加される。
要するに、本発明の自動PCBおよび治具プローブ挿入技術は、PCB開発プロセスの手作業工程を予め自動化してPCB開発サイクルを大幅に改善し、PCBを利用する製品の製品化に要する時間を短縮する。本発明の自動PCBと治具プローブ挿入技術を利用するシステムのために調整されたPCB開発スケジュールを示す図8に示したガントチャートを参照すると、この例において、プリント回路基板の設計者は、PCBテストパッドを追加するのに必要な時間を、手作業での丸5日間から自動化されたコンピュータでのわずか数時間に短縮することができる。また、この自動化には、既存のプリント回路基板の設計に影響を及ぼさないというさらなる利点が付随する。さらにこの例において、治具開発ステップにおいて、治具製作者は、ビードプローブレイアウトの手作業をなくすことができ、治具プローブと基板プッシャのレイアウトによって基板の撓みが最小になるようにすることができる。ICTテスト開発者は、全数検査の可能性を高めることによって利益を得る。
本明細書で説明した技術は、PCB開発プロセスに多くの利点を提供する。第1に、ビードプローブのレイアウトに依存しない特性が、高速で融通性が高くコスト効率の高い探測の可能性を高める。
測定品質を低下させる潜在的プローブ間の信号結合などの他の問題に対処するために、いくつかのビードプローブを手作業で配置することが望ましい場合がある。そのような測定は、ICTの機能部分間で(例えば、デュアルステージ治具上)あるいは機能テストの上にICTで行われることがある。手動プローブ配置ステップは、残りの回路網上の自動プローブ位置選択が行われる前に行われる。
本明細書に説明した技術に含まれるもう1つの利点は、自動選択プロセスが、基板のより容易な技術変更指示(ECO)を可能にする代替配置を含むことができることである。(ECOは、基板設計者が基板の設計を変更する必要があるときに行われる。)例えば、所定の回路網上の潜在的位置のリストから、好適プローブ位置と少数の代替位置を加えたものを選択することができる。ICT治具は、好適位置では治具プローブを有するが、治具の真空漏れを少なくするために代替位置では部分的に穴開けされた穴だけを有する。好適位置をなくしたECOが実施された場合、治具は、部分的に穴開けされた代替位置の1つに治具プローブを備えることになる。これは、治具への単純な修正である。さらに、元の位置が維持された場合、治具をPCBの両方のバージョンに使用することができ、生産における改訂管理問題が最小になる。
最後に、プローブ選択プロセスがPCBレイアウトステップで行われるので、あらかじめ選択したプローブ位置のリストを自動選択プロセスに提供することによって、ECOをさらに合理化することができる。この「ECOモード」において、自動選択プロセスは、新しい位置を割り当てる前にまず既存の位置を使用しようとし、したがって既存のテスト治具に対する高価な変更が減少する。
当業者は、本明細書に説明し例示した方法を、ソフトウェア、ファームウェアまたはハードウェア、あるいはこれらの任意の適切な組み合わせで実施できることを理解されよう。この方法と装置は、低コストと融通性のためにコンピュータハードウェア上で実行されるソフトウェアで実施されることが好ましい。したがって、当業者は、本発明の方法および装置を、命令を実行するコンピュータまたはマイクロプロセッサプロセスによって実施することができ、その命令は、コンピュータ可読媒体上に実行可能に記憶され、任意の適切な命令プロセッサによって実行されることを理解されよう。しかしながら、代替実施形態は意図されているが本発明の趣旨と範囲内にある。
本発明のこの好ましい実施形態を例示のために開示したが、当業者は、添付の特許請求の範囲に開示したような本発明の範囲および趣旨から逸脱することなく様々な修正、追加および代用が可能であることを理解されよう。また、現在開示されている発明の他の利益と使用法は、時間の経過と共に明らかになる可能性がある。
500 テストパッド挿入機能
510 コンピュータ化テストパッド位置機能
530 プリント回路基板の設計
540 修正プリント回路基板の設計
550 テストパッド位置抽出機能、治具プローブ挿入機能
570 テストパッド位置決めアルゴリズム
600 テストパッド位置決めアルゴリズム
510 コンピュータ化テストパッド位置機能
530 プリント回路基板の設計
540 修正プリント回路基板の設計
550 テストパッド位置抽出機能、治具プローブ挿入機能
570 テストパッド位置決めアルゴリズム
600 テストパッド位置決めアルゴリズム
Claims (10)
- ある設計のプリント回路基板において1つまたは複数の回路網の各々に沿って1つまたは複数のテストパッド位置を決定するために、コンピュータ化テストパッド位置決めアルゴリズムを実行するステップと、
前記プリント回路基板の設計のどの回路網も経路変更することなく1つまたは複数のテストパッドを、前記1つまたは複数のテストパッド位置において前記プリント回路基板に挿入して、修正されたプリント回路基板の設計を生成するステップと
を含む、プリント回路基板にテストパッドを自動的に挿入する方法。 - 前記1つまたは複数のテストパッドがビードプローブを有する請求項1に記載の方法。
- 前記コンピュータ化テストパッド位置決めアルゴリズムが、前記プリント回路基板の設計における前記各回路網の前記1つまたは複数のテストパッド位置において、少なくとも1つの好ましいテストパッド位置と、0個以上の代替テストパッド位置とを決定するように動作する請求項1または2に記載の方法。
- ある設計のプリント回路基板における1つまたは複数の各回路網に沿った1つまたは複数のテストパッド位置を決定するコンピュータ化テストパッド位置機能と、
前記プリント回路基板の設計のどの回路網も経路変更することなく1つまたは複数のテストバッドを、前記1つまたは複数のテストパッド位置において前記プリント回路基板に挿入して、修正されたプリント回路基板の設計を生成するテストパッド挿入機能と
を備えるプリント回路基板にテストパッドを自動的に挿入する装置。 - 前記1つまたは複数のテストパッドがビードプローブを有する請求項4に記載の装置。
- 前記プリント回路基板の設計における前記各回路網の前記1つまたは複数のテストパッド位置において、少なくとも1つの好ましいテストパッド位置と、0個以上の代替テストパッド位置とを決定するテストパッド位置機能をさらに備える請求項4または5に記載の装置。
- ある設計のプリント回路基板から1つまたは複数のテストパッド位置を抽出するステップと、
前記抽出された1つまたは複数のテストパッド位置に基づいて、前記プリント回路基板のテスタ治具の設計における1つまたは複数の治具プローブ位置を決定するように動作する治具プローブ位置決めアルゴリズムを実行するステップであって、その結果、前記プリント回路基板の設計に基づいて作成されたプリント回路基板が、前記1つまたは複数の治具プローブ位置に治具プローブが挿入された状態において作成された治具内に取り付けられた場合に、前記挿入された治具プローブの各先端が、前記1つまたは複数のテストパッド位置において前記プリント回路基板の設計に基づいて作成された前記プリント回路基板の1つまたは複数のテストパッドと位置が合い接触するようにする、ステップと
を含む、プリント回路基板のテスタ治具の設計に治具プローブを自動的に挿入する方法。 - 前記治具の設計における前記1つまたは複数の治具プローブ位置にそれぞれの1つまたは複数の治具プローブを挿入して、修正されたプリント回路基板の設計を生成するステップをさらに含む請求項7に記載の方法。
- ある設計のプリント回路基板から1つまたは複数のテストパッド位置を抽出するテストパッド位置抽出機能と、
前記抽出された1つまたは複数のテストパッド位置に基づいて、前記プリント回路基板のテスタ治具の設計における1つまたは複数の治具プローブ位置を決定し、その結果、前記プリント回路基板の設計に基づいて作成されたプリント回路基板が、前記1つまたは複数の治具プローブ位置に治具プローブが挿入された状態において作成された治具内に取り付けられた場合に、前記挿入された治具プローブの各先端が、前記1つまたは複数のテストパッド位置において前記プリント回路基板の設計に基づいて作成された前記プリント回路基板の1つまたは複数のテストパッドと位置が合い接触するようにする治具プローブ位置決め機能と
を備える、プリント回路基板のテスタ治具の設計に治具プローブを自動的に挿入する装置。 - 前記治具の設計における前記1つまたは複数の治具プローブ位置にそれぞれの1つまたは複数の治具プローブを挿入して、プリント回路基板のテスタ治具の修正された設計を生成する治具プローブ挿入機能をさらに備える請求項9に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/009,117 US20060129955A1 (en) | 2004-12-10 | 2004-12-10 | Printed circuit board development cycle using probe location automation and bead probe technology |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006173613A true JP2006173613A (ja) | 2006-06-29 |
Family
ID=36585522
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005358339A Pending JP2006173613A (ja) | 2004-12-10 | 2005-12-12 | プローブ位置決めの自動化およびビードプローブ技術を使用する改良されたプリント回路基板の開発方法および装置 |
Country Status (3)
Country | Link |
---|---|
US (2) | US20060129955A1 (ja) |
JP (1) | JP2006173613A (ja) |
TW (1) | TW200619655A (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4361292B2 (ja) * | 2003-02-19 | 2009-11-11 | Okiセミコンダクタ株式会社 | 半導体装置の評価用teg |
US7325219B2 (en) * | 2005-02-16 | 2008-01-29 | Agilent Technologies, Inc. | Method and apparatus for determining probing locations for a printed circuit board |
US7818698B2 (en) * | 2007-06-29 | 2010-10-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Accurate parasitic capacitance extraction for ultra large scale integrated circuits |
US8056025B1 (en) * | 2008-02-21 | 2011-11-08 | Altera Corporation | Integration of open space/dummy metal at CAD for physical debug of new silicon |
US20110035720A1 (en) * | 2009-06-11 | 2011-02-10 | Gerald Suiter | Dynamic Printed Circuit Board Design Reuse |
US8760185B2 (en) * | 2009-12-22 | 2014-06-24 | Anthony J. Suto | Low capacitance probe for testing circuit assembly |
US8310256B2 (en) | 2009-12-22 | 2012-11-13 | Teradyne, Inc. | Capacitive opens testing in low signal environments |
TW201232211A (en) * | 2011-01-28 | 2012-08-01 | Hon Hai Prec Ind Co Ltd | System and method of automatically testing a circuit board |
US9000798B2 (en) * | 2012-06-13 | 2015-04-07 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of test probe alignment control |
CN103472384B (zh) * | 2013-08-31 | 2016-08-17 | 杭州华为数字技术有限公司 | 一种定位方法及定位装置 |
US10371718B2 (en) | 2016-11-14 | 2019-08-06 | International Business Machines Corporation | Method for identification of proper probe placement on printed circuit board |
US10769340B2 (en) * | 2018-05-16 | 2020-09-08 | Mentor Graphics Corporation | Automatic moving of probe locations for parasitic extraction |
US11532524B2 (en) | 2020-07-27 | 2022-12-20 | Taiwan Semiconductor Manufacturing Co., Ltd. | Integrated circuit test method and structure thereof |
CN112966467B (zh) * | 2021-03-17 | 2022-04-29 | 武汉大学 | 一种基于湿法化学蚀刻联合仿真的柔性pcb板结构设计方法 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4535536A (en) * | 1983-11-03 | 1985-08-20 | Augat Inc. | Method of assembling adaptor for automatic testing equipment |
US4724383A (en) * | 1985-05-03 | 1988-02-09 | Testsystems, Inc. | PC board test fixture |
US5414371A (en) * | 1993-03-25 | 1995-05-09 | Probes Associates, Inc. | Semiconductor device test probe ring apparatus and method of manufacture |
KR0158421B1 (ko) * | 1995-09-19 | 1998-12-15 | 배순훈 | 인쇄회로기판의 자삽불량 검사장치 및 방법 |
US5794007A (en) * | 1995-11-03 | 1998-08-11 | Intel Corporation | System and method for programming programmable electronic components using board-level automated test equipment |
US5939892A (en) * | 1996-04-12 | 1999-08-17 | Methode Electronics, Inc. | Circuit board testing fixture |
JPH1164426A (ja) * | 1997-08-25 | 1999-03-05 | I C T:Kk | プリント基板の検査装置およびプリント基板の検査 装置の組み立てキット |
JP3186667B2 (ja) * | 1997-10-07 | 2001-07-11 | 日本電気株式会社 | 検査用端子位置決定装置、検査用端子位置決定方法および検査用端子位置決定用プログラムを記録した記録媒体 |
WO1999064879A1 (en) * | 1998-06-09 | 1999-12-16 | Zen Licensing Group, Llp | A method and apparatus for finding and locating manufacturing defects on a printed circuit board |
US6243655B1 (en) * | 1998-08-05 | 2001-06-05 | International Business Machines Corporation | Circuit trace probe and method |
US6311317B1 (en) * | 1999-03-31 | 2001-10-30 | Synopsys, Inc. | Pre-synthesis test point insertion |
US6787708B1 (en) * | 2000-11-21 | 2004-09-07 | Unisys Corporation | Printed circuit board debug technique |
US6484301B1 (en) * | 2001-05-25 | 2002-11-19 | Hewlett-Packard Company | System for and method of efficient contact pad identification |
US6667628B2 (en) * | 2002-04-02 | 2003-12-23 | Agilent Technologies, Inc. | Method and apparatus for the management of forces in a wireless fixture |
US6839883B2 (en) * | 2002-08-08 | 2005-01-04 | Agilent Technologies, Inc. | Determining support locations in a wireless fixture of a printed circuit assembly tester |
US6839885B2 (en) * | 2002-08-22 | 2005-01-04 | Agilent Technologies, Inc. | Determining via placement in the printed circuit board of a wireless test fixture |
US7173442B2 (en) * | 2003-08-25 | 2007-02-06 | Delaware Capital Formation, Inc. | Integrated printed circuit board and test contactor for high speed semiconductor testing |
US7307222B2 (en) * | 2003-09-24 | 2007-12-11 | Agilent Technologies, Inc. | Printed circuit board test access point structures and method for making the same |
US20050083071A1 (en) * | 2003-10-16 | 2005-04-21 | Fred Hartnett | Electronic circuit assembly test apparatus |
US7190157B2 (en) * | 2004-10-25 | 2007-03-13 | Agilent Technologies, Inc. | Method and apparatus for layout independent test point placement on a printed circuit board |
US7187165B2 (en) * | 2004-12-10 | 2007-03-06 | Agilent Technologies, Inc. | Method and system for implicitly encoding preferred probing locations in a printed circuit board design for use in tester fixture build |
-
2004
- 2004-12-10 US US11/009,117 patent/US20060129955A1/en not_active Abandoned
-
2005
- 2005-05-27 TW TW094117460A patent/TW200619655A/zh unknown
- 2005-12-12 JP JP2005358339A patent/JP2006173613A/ja active Pending
-
2008
- 2008-01-22 US US12/009,938 patent/US20080148208A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080148208A1 (en) | 2008-06-19 |
TW200619655A (en) | 2006-06-16 |
US20060129955A1 (en) | 2006-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2006173613A (ja) | プローブ位置決めの自動化およびビードプローブ技術を使用する改良されたプリント回路基板の開発方法および装置 | |
US20080155483A1 (en) | Database-aided circuit design system and method therefor | |
US9354270B2 (en) | Step drill test structure of layer depth sensing on printed circuit board | |
US7325219B2 (en) | Method and apparatus for determining probing locations for a printed circuit board | |
US7496816B2 (en) | Isolating the location of defects in scan chains | |
JP2006173614A (ja) | プリント回路基板の設計に基づいてプリント回路基板テスタ治具内の治具プローブ位置を決定する装置および方法 | |
US20200033397A1 (en) | Integrated circuit spike check test point identification apparatus and method | |
CN107305591B (zh) | 用于优化标准单元的可制造性的方法和系统 | |
Buckroyd | In–Circuit Testing | |
JP2010107265A (ja) | データ生成装置およびデータ生成方法 | |
US20100153795A1 (en) | Method for generating test patterns for small delay defects | |
JP4160656B2 (ja) | プリント回路基板のテスト方法 | |
JP6636968B2 (ja) | プリント基板の測定点設定システム、測定点設定方法及び測定点設定プログラム | |
JP2007147363A (ja) | 部品実装確認機能を備えた電子装置及び部品実装確認方法 | |
CN112131826B (zh) | Pcb检测评审方法、评审装置、电子设备及存储介质 | |
KR20060132143A (ko) | 다수의 테스트될 반도체 소자를 동시에 테스트하는 반도체소자 실장 테스트 장치 | |
US7353479B2 (en) | Method for placing probing pad and computer readable recording medium for storing program thereof | |
JP2613297B2 (ja) | プリント基板のテスト方法 | |
JP4862899B2 (ja) | デバイスシミュレーションモデル生成装置およびデバイスシミュレーションモデル生成方法 | |
WO2017126210A1 (ja) | 基板検査装置及びプログラム | |
JP2005326193A (ja) | 基板テスト方式 | |
Verma | Optimizing test strategies during PCB design for boards with limited ICT access | |
US7512914B2 (en) | Method of improving electronic component testability rate | |
CN117933173A (zh) | 一种引脚的处理方法、装置、存储介质及电子设备 | |
Wilkins | Physical design of circuit boards for testability and maintainability |