TWI271821B - Method for fabricating capacitor of semiconductor device - Google Patents
Method for fabricating capacitor of semiconductor device Download PDFInfo
- Publication number
- TWI271821B TWI271821B TW094119636A TW94119636A TWI271821B TW I271821 B TWI271821 B TW I271821B TW 094119636 A TW094119636 A TW 094119636A TW 94119636 A TW94119636 A TW 94119636A TW I271821 B TWI271821 B TW I271821B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- storage node
- forming
- metal layer
- node plug
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
- H01L28/60—Electrodes
- H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
- H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
- H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
- H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
- H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
Description
九、發明說明: 【發明所屬之技術領域】 本發明與-種製造一半導體元件之電容器的方法 有關’並且更特別的是針對—種為形成—半導體元件 MIM(金屬-絕緣體-金屬)電容器的貯存節點電極的方 【先前技術】 目前’根據—方法,其中包括形成-接觸插栓以用 在整合度為128百萬位元的DR則形成—般的Mm堆 氮化鈦⑽)貯存節點電極,在-基板上形成-位元 線(在此基板上還有包括金屬或矽晶層-氧化物-半導體 等的電晶體的半導體線路形成),而後形成絕緣層再形 成一貯存節點接觸洞’再貯存節點接觸有一更低的部分 包括-個梦基板,並且_晶塗蓋或心晶方式長石夕 晶。之後’在貯存節點接觸的内部透過使用一種化學 物氣相沈積方法填充滿多晶矽之後,貯存節點接觸插栓 以CMP或者反蝕回方式縮短之。 第1E到1A圖是解釋形成一半導體元件之電容 器的一種傳統方法之過程的截面圖。 首先,如第1A圖中所示,在有著一個閘電極, 一個源/汲極等的半導體基板丨上形成第一氧化物層3 之後’一個暴露源極或j:及極的貯存節點接觸4透過選擇 性蝕刻第一氧化物層3而形成。第一矽氮化物層(未 不於,)在有著贿_細4的基板上沈積,然後 圍繞貝T存節點接觸4之内部侧壁的間隔物5透過細石夕 氮^物層而形成。此後,—多晶破層在上述過程所導致 的結構上沈積,以使之填補包括間隔物5的貯存節點接 觸4 ’然後貯存節點插栓7透過·多晶石夕層而形成。 接下來,在第二矽氮化物層9在包含有貯存節點插栓7 的基板之總表面上沈積到有著5〇〇到15〇〇A的厚度之 後’第二氧化物層u在第二矽氮化物層9之上形成, 到有著15000到3〇〇〇〇A的厚度。在此,第二石夕氣化物 層9乃作為在為了形成洞以用於形成電容器的貯存節 點電極的蝕刻步驟裡的蝕刻停止層,而第二氧化物層 11則作為形成貯存節點電極的一個犧牲性氧化物層。 下一步,如第1B圖中所示,在第二氧化物層被 #刻到第二矽氮化物層9被暴露之後,洞12透過選擇 性蚀刻第二矽氮化物層9而形成。在此時,間隔物5其 中之一部份被在蝕刻第二矽氮化物層的步驟中被姓刻。 此後,如第1C圖所示,對上述姓刻的結果進行 清潔步驟13。 然後,如第1D圖中所示,在一鈦(τ〇層(未 示於圖)在基板(此基板透過CVD或PVD完成的清潔步 驟以使得有著50A的厚度)上沈積之後,接著進行退火 步驟以形成一石夕化鈦類(TiSix)層15。在此,石夕化 欽類(TiSix)層15藉由貯存節點插栓7中鈦層(Ti) 與矽的反應而形成。此後,沒參與反應的鈦(Ti)層透 過濕式蝕刻步驟去除,因此降低了在貯存節點插栓7及 在後續步驟將形成貯存節點電極的氮化鈦(TiN)層(未 示於圖)之接觸面間的電阻。 下一步,如第1E圖中所示,用於貯存節點電極 的氮化鈦(TiN)層(未示於圖)在有著石夕化鈦類(Ti&x) 層15的基板的總表面上沈積,然後透過矽化鈦類 (TiSix)層15與貯存節點插栓7連成通路的電容器之 貯存節點電極S卜藉由反蚀回氮化鈦⑽)層而形 成。之後,電容器的製程,透過接續地在電容器貯存 節點電極S1上形成介電質層17和用於盤電極的氮化欽 (TiN)層19而完成。 第2圖是用於解釋傳統技術之問題的TEM圖。 在傳統技術方面,在形成洞的蝕刻過程中,如 第2圖所示,在此貯存節點插栓之側壁上的間隔物被侵 蝕,因此產生一個裂縫。裂縫的上部的寬度介於3〇〇 到侧A的範圍内。此後,因為有著一厚度5〇 a的氮 化鈦(TiN)層,和有著50到1〇〇人厚度的介電質層 接續地在裂縫已形成的基板之總表面上形成,裂縫在置 放盤電極的氮化鈦(谓)層時被封閉或縮小。因此, 因為盤電極的亂化鈦(TiN)層沒正確地置放,可能導 致電容器的漏電的尖端或結構上的缺陷,在介電質層或 盤電極的氮化鈦(TiN)層裡形成。 在測5式電容器的電位時,由於漏電,可以導致電容 器失去作用。如果這樣的現象發生,對應的單元亦立 1271821 p失去作肖@且對應晶片有失敗的高可能性。在一 個多晶石夕層用作貯存節點電極的材料的情況裡,即使 裂縫形成’ 11為乡晶#層的步㈣蓋特性(step
Hagecharacteristics)極為良好,裂縫可以被很 子Η補。另一方面,在麵電容器的情況,一種金 屬被用作貯存節點電極的材料,㈣吏以勘方法置 放,金屬層的步驟涵蓋特性不如多钟的,裂縫—般不 能被很好地填補。
【發明内容】 —因此’本發_實侧與形成-轉體元件的電 谷时有關本杳明的一個實施例和一種製造半導體元 件之電容i的方法錢,這種綠能在形料二貯存 節點接觸的侧步驟中’透過對貯存節點赌側壁的間 隔物之侵蝕而防止由於裂縫所導致的漏電。
根據本實施例,我們提供製造半導體元件之電 容器的-種方法,此方法包括以下步驟:在有著貯存節 點插栓半導體基板上_個形成第緣層,·在有著第 一個絕緣層的基板上接續地形成蝕刻停止層和第二絕 緣層;透過利用侧停止層而選擇性地糊第二絕緣層 的方式形成一個暴露貯存節點插栓其中之一部份的 洞;使貯存節點插栓因為洞而暴露的部分内凹;在此内 凹的貯存節點插栓的表面上形成一個屏障金屬層;形成 一個透過_的屏障金屬層連接到貯存節點插检的貯 10 1271821 2點電極’以及切存節點f極上接續地形成-介電 貝層和-個盤電極的金屬層。 勉刻停止層和第二絕緣層的總厚度介於酬到 0_之間。糊停止層乃透過使用—魏化物層之 料以使之有著⑽到2嶋的厚度_成。第二絕緣 層則使用單氧化物層和乡氧化物的層 (使用CVD過程) 其中之一。 内凹步驟最好被因為透過濕式侧執行 ,藉由使 用一種使蝕刻停止層相對於貯存節點插栓以及第一絕 緣層相對於貯存節點插检的姓刻比至少1 : 的化學 物,並且藉由濕式蝕刻的内凹步驟執行到除去100到 1200 A的厚度。 内凹步驟透過使用氫氧化銨/水⑽4〇H/H2〇)和 良化氫/罐酸(HF/HN03)其中之一種混合物的濕式蝕 刻進行。氫氧化銨/水(NH40H/H20)混合物製品透過 混合NH4〇H和H2〇以使之有著介於1〇 : 1到1 : 5〇〇之間 的體積比。氟化氫/硝酸(HF/ HN〇3)混合物透過混合 HF和HN〇3以使之有著介於20 ·· 1到1 : 1〇〇之間的體積 比。更進一步地,在内凹過程中,恆溫槽的溫度設定維 持在介於4到100 °C之間,並進行浸鍍5到3600秒。 内凹步驟乃藉由只除去一個矽層並留下一氧化物 層的乾式蝕刻而進行。乾式蝕刻透過使用溴化氫(HBr) 和氯(Ch)之混合氣體而進行。 形成屏障金屬層的步驟包括以下:在包含被内凹 11 1271821 的貯存節點插栓之基板的總表面上置放一層由鈦 (Ti)、鈷(Co)和锆(Zr)中選出來的金屬層,對基 板經上述過程所導致的結構處理進行一熱處理,以使在 金屬層和貯存節點插栓之間發生一化學反應。然後, 屏障金屬層形成,此方法更進一步地包含對沒參與反應 ~ 之金屬層的部分濕式蝕刻的步驟。
一 形成貯存節點電極的步驟最好包括透過CVD和ALD 其中之一過程在有著屏障金屬層之基板的總表面形成 • 一氮化鈦(TiN)層的步驟的,並且蝕刻氮化鈦(TiN) 層,直到第二絕緣層被暴露。氮化鈦(TiN)層有著 50到1000A的厚度。蝕刻氮化鈦(TiN)層的步驟透過 使用反蝕回或CMP其中之一種方法而進行。 介電質層最好使用一層從由Ta0N,Ta2〇5,Ti〇2,
Al3〇3 ’ Hf〇2,HfN,Si:Ti〇3,(Ba,Sr)Ti〇3,和(Pb,Sr)Ti〇3 中選出來的材料或使用上述材料的組合,並且透過使 • 用M0CVD和ALCVD過程其中之一形成到有著5〇到4〇〇人 ‘ ❺厚度。盤電極的金屬層最好使用-層導電的氮化鈦 (ΤιΝ)或釕(RU),並且透過使用CVD和ALD其中之 一過程形成到有著50Q到3〇〇〇A的厚度。 【實施方式】 在下文,將伴隨相關圖示,詳細說明本發明的 一個或更多實施例。 第3G到3A囷解釋根據本發明之某一實施例形 12 1271821 成一半導體元件之電容器的一種方法的過程截面圖。 首先,如第3A圖所示,第一絕緣層33在一有 著閘電極的電晶體(未示於圖)和一源/没極等的半導 體基板31上形成,一個暴露源極或汲極的貯存節點接 觸34透過選擇性蝕刻第一絕緣層而形成。
之後’ 晶♦層(未示於圖)在有著貯存節點接觸 34的基板的總表面上沈積,和覆蓋貯存節點接觸料的 貯存節點插栓35藉由反蝕回多晶矽層而形成。此後, 一個矽氮化物層37和第二絕緣層39接續地在有著貯存 節點插栓35的基板的總表面上形成。_,石夕氮化物 37層在之後將形成洞的蝕刻步驟中作為蝕刻停止層, 並且有著介於1GG到2GGGA之間的厚度。第二絕緣層作 為為形成電容器的貯存節點電極的步驟中的—個^牲 的氧化物層,並且使用單個氧化物層或衫氧 (使用CVD過程)其中夕_。里 曰 …哲- 方面,石夕氮化物層
和第一絕緣層39的總厚度介於6_到3〇_ a之 ial ® 丨,,如弟北圖所示♦給邱/刀、的貯存節, 插栓35的洞40,读矾佔田访#儿此財 即 刻第一絕緣層39而形成 透過使财祕物層37 刻第二絕綾届如& w丄、 凡俊,如第3C圖所示,藉由洞4〇而 子即點插栓35的部分被内凹(參照參寺數字^ =二:_ A的厚度。此時,内凹步驟藉由 的方式而進行,域簡的溫度_持在以 13 1271821 C内’並且浸鍍進行5到3600秒。進行内凹步驟的濕 式蝕刻使用一種使蝕刻停止層相對於貯存節點插栓以 及第一絕緣層相對於貯存郎點插检的珍成分之姓刻速 率比至少為1 : 10的化學物。 濕式蝕刻使用氫氧化銨/水(腿OH/H2〇)和氟化 氫/硝酸(HF/HN03)其中之一的混合物。在氫氧化錢 /水(NH40H/H20)混合物作為潤濕的化學物之情況裡, 透過混合NH4〇H和压0以使之有著介於1〇 ·· 1到1 : 5QQ 之間的體積比。更進一步地,在氟化氫/硝酸(Hf/hn〇3 ) 混合物作為潤濕的化學物的情況裡,透過混合Hj?和hn〇3 以使之有著介於20 ·· 1到1 : 100之間的體積比。 内凹步驟被也藉由乾式蝕刻進行,在此情形 下,使用一種溴化氫(HBr)和氯(ci2)的混合氣體, 且只有矽層被除去,留下氧化物層。 根據目前的實施例,這種過程處理方法包括: 在形成屏障金屬層之前在洗淨裝置過程中對只增加一 個化學物,即,〈HF浸鍍步驟—DiW (去離子水 Deionized Water)沖洗步驟—乾燥步驟〉和透過施 行〈處理氫氧化銨/水(腿〇H/H20)和氟化氫/硝酸 (HF/ HN0O兩種混合物中的一種的—diw沖洗步驟 -mF浸鐘步驟^> DIW沖洗步驟—乾燥步驟〉。因此, 因為處理方法其中之一使用洗淨裝置,貯存節點插栓的 内凹步驟與在屏障金屬層的形成之前的洗淨步驟一起 執行。 14 1271821 此後’如第3D圖所示,屏障金屬層43在内凹 白f存節點插检35的表面上形成。在此,根據形成 障的步驟,屏障金屬層在内凹的貯存節點插检的表 面上形成,透過置放—層(未示於圖)由鈦㈤、始 (Co)和!σ (Zr)中選出來的金屬在内凹之基板的表面 ' h然後’聽板因上述步驟所形成的結構進行熱處理, . 以引起在金屬層和貯存節點插栓之間的化學反應。然 後’獅金屬層形成’沒參與反應的金屬層藉由濕式银 鲁 刻除去。 下一步,如第3E圖中所示,氮化鈦(TiN)層 (未示於圖)藉由CVD和ALD其中之一過程,在包含屏 障1屬層43的總表面上形成,以使之有著5〇到i咖 A的厚度。 此後,如第3F圖中所示,透過屏障金屬層43 f接到貯存節點插栓35的貯存電極節點S2,藉由蝕刻 • 氮化鈇(TiN)層,直到第二絕緣層39被暴露,在洞 40的内部形成。在此,蝕刻氮化鈦(TiN)層的步驟 使用反蝕回和CMP的其中之一的方法。 此後,電谷器透過接續地形成一個介電質 層47和用於盤電極的貯存節點電極犯上的金屬層49 而完成。在此,介電質層47透過使用M0CVD和ALCVD其 中之一過程形成到使之具有5〇到4〇〇 A的厚度。介電 質層 47 使用一層從由 Ta0N,Ta2〇5,Ti〇2,Ah〇3,Hf〇2,
HfN ’ SrTi〇3,(Ba,Sr)Ti〇3,和(Pb,Sr)Ti〇3 中選出來的 15 1271821 材料或使用上述材料的組合。更進一步地,盤電極的 金屬層49形成,以使得透過使用CVD和ALD其中之一 有著500到3000 A的厚度處理,並且使用一層導電的 氮化鈦(TiN)或者釕(ru)。 根據目前的實施例,此貯存節點插栓可能透過使透 過洞而暴露的貯存節點插栓内凹然後形成屏障金屬層 而受到保護。因此,漏電的來源可以有效地被除去。 亦即’根據目前的實施例,在這種形成洞蝕刻過 程期間’藉由對貯存節點插检側壁的間隔物的侵钮,因 為裂縫而產生的漏電被有效地消除。因此,可以製造一 穩定元件而晶_產率可藉著消除_個晶目減產的原 因而增加。 儘管我們在前文中描述本發明的優先實例以作 為介紹,然而任何熟習此技術者皆瞭解,在不違背本發 明的範圍與精神下,仍有可能有不_修改、變化、增 附或替代。本發明的範圍與精神將由以下的申請專利範 圍來顯明。 16 1271821 【圖式簡單說明】 第1E到1A圖是解釋形成半導體元件之電容器的 一種傳統方法的過程截面圖; 第2圖為用於解釋傳統技術之問題的TEM圖; 第3G到3A圖解釋根據本發明的一個實施例形 • 成一半導體元件電容器其中之一種方法的過程截面的 圖。 • 【圖式中元件名稱與符號對照】 I :半導體基板 3:第一氧化物層 4:貯存節點接觸 5 :間隔物 7:貯存節點插栓 9:第二矽氮化物層 II :第二氧化物層 • 12 :洞 15 :砂化鈦類(TiSix)層 Π:介電質層 19 ··氮化鈦(TiN)層 31 :半導體基板 33 :第一絕緣層 34 :貯存節點接觸 35 :貯存節點插栓 17 1271821 37 :石夕氮化物層 39 :第二絕緣層 40 :洞 43 :屏障金屬層 45 :氮化鈦層 47:介電質層 49 :金屬層 51 :貯存節點電極 52 :貯存電極節點
Claims (1)
- 十、申請專利範圍: I 一種製備半導體元件之電容闕方法,此方法 包括以下步驟·· 在一個有著一個貯存節點插栓的半導體基板上形 成一個第-個絕緣層的第1步驟; 在有著第一絕緣層的基板上接續地形成蝕刻停止 層和第二絕緣層的第2步驟; Μ用姓刻停止層而選擇性地姓刻第二絕緣層以形 成一個洞來暴露部分的貯存節點插栓的第3步驟; 使透過洞而暴露的貯存節點插栓之部分内凹的第 4步驟; 在此内凹之貯存節點插栓的表面上形成一個屏障 金屬層的第5步驟; 形成一個貯存節點電極,使之透過洞内之屏障金 屬層連接到貯存節點插栓的第6步驟;以及 在貯存節點電極上接續地形成一金屬層和一盤電 極的介電質層的第7步驟。 2·如申請專利範圍第丨項的方法,其中蝕刻停止 層和第二絕緣層的總厚度介於6000到30000 Α之間。 3·如申請專娜圍第丨_方法,侧停止料 地方,透過使用-個魏化物層的材料而形成,敍刻停 止層有著100到2000A的厚度。 4·如申請專利範圍第1項的方法,其中第二絕 緣層使用單氧化物層和多氧化物層的其中之一,第二絕 !271821 緣層藉由一 CVD過程而形成。 5·如申請專利範圍第丨項之方法,其中内凹的第 4 ^驟,係藉由濕式姓刻而進行,此濕式钱刻使用一種 使蝕刻停止層相對於貯存節點插栓以及第一絕緣層相 對於貯存節點插栓的蝕刻比至少1 : 10的化學物。 6·如申請專利範圍第1項的方法,其中内凹的第4 步驟,係藉由濕式蝕刻進行到使之除去100到12〇〇 A 的厚度。7·如申明專利範圍第1項的方法,其中内凹的第4 步驟,係藉由使用從氫氧化錢/水(励和氟 化虱/硝酸(HF/HN03)兩種混和物其中之一種混和物 的濕式敍刻進行。 8.如巾請專娜圍第7_方法,財氫氧化銨 水(NH4〇H/H2〇)的混合物透過混合丽4〇11和ω以使之 有著介於1Q:1到1:5GG的體積比。ί·:«口甲滑專利範圍第 貝的方法,其中的氟# j酸(HF/ _)混合物透過混合册和動3使之 者介於20:1到1:100的體積比。 又甲晴寻利範圍幻項的方法,其中内凹的 4步驟係,恆溫_溫度被_在介於_ 1 〇〇τ之严 浸鍍被執行5到3600秒。 Ε 11·如申請專利制約項之方法,其中内 4步驟,係藉由只除去一 e 、 的乾式_而進行 謂亚且留下-個氧化板 20 1271821 ,12·如帽專娜圍第n項之方法,其中乾式侧 透過使用>臭化氫(HBr)和氯(Cl2)的混合氣體而進行。 13·如申請專利範圍第丨項的方法,其中形成屏障 金屬層之第5步驟’包括:在包含被内凹的貯存節點插 栓之基板的總表面上沉積一層由鈦(Ti)、鈷(c〇)和 ^ 鍅(Zr)中選出來的金屬層的第8步驟,以及,對基板 經上述過程所導致的結構處理進行一熱處理,以使在金 屬層和貯存節點插栓之間發生一化學反應,而在所述貯 • 存節點插栓的已内凹之表面形成所述屏障金屬層者。 14·如申請專利範圍第13項的方法,其更進一步 地包括:在屏障金屬層形成後,濕式蝕刻沒參與反應的 金屬層的部分。 15·如申請專利範圍第1項的方法,其中形成電極 的第6步驟包括:透過CVD和ALD其中之一過程,在有 著屏障金屬層之基板的總表面形成一氮化鈦(Τα)層 的第11步驟;並且钮刻氮化鈦(TiN)層,直到第二絕 • 緣層被暴露出來的第12步驟。 16·如申請專利範圍第15項的方法,其中的氮化 鈥(TiN)層有著50到1000A的厚度。 17·如申請專利範圍第15項的方法,其中餘刻氮 化鈦(TiN)層的第12步驟中,透過使用反姓回或cj^p 其中之一種方法而進行。 18.如申請專利範圍第i項的方法,其中的介電質 層使用一層從由 TaON,Ta2〇5,Ti〇2,Al3〇3,Hf〇2,HfN , 21 1271821 SrTi〇3 ’(Ba, Sr)Ti〇3,和(Pb,Sr)Ti〇3 中選出來的材 料,或使用上述材料的組合複合層者。 19·如申請專利範圍第18項的方法,其中的介電 質層透過使用MOCVD和ALCVD過程其中之一形成到5〇 至400A的厚度。 20·如申請專利範圍第1項的方法,其中盤電極 的金屬層使用一層導電的氮化鈦(TiN)或者釘(RU)。 21 ·如申5青專利枕圍第20項的方法,其中盤電 極的金屬層透過使用CVD和ALD其中之一過程,形成到 有著500到3000Α的厚度者。 22
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040107935A KR100668833B1 (ko) | 2004-12-17 | 2004-12-17 | 반도체소자의 캐패시터 제조방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200623338A TW200623338A (en) | 2006-07-01 |
TWI271821B true TWI271821B (en) | 2007-01-21 |
Family
ID=36596486
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW094119636A TWI271821B (en) | 2004-12-17 | 2005-06-14 | Method for fabricating capacitor of semiconductor device |
Country Status (5)
Country | Link |
---|---|
US (1) | US7858483B2 (zh) |
JP (1) | JP2006173558A (zh) |
KR (1) | KR100668833B1 (zh) |
CN (1) | CN100365762C (zh) |
TW (1) | TWI271821B (zh) |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7745865B2 (en) * | 2005-07-20 | 2010-06-29 | Taiwan Semiconductor Manufacturing Co., Ltd. | Devices and methods for preventing capacitor leakage |
JP2008010757A (ja) * | 2006-06-30 | 2008-01-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
KR100849191B1 (ko) * | 2007-02-07 | 2008-07-30 | 주식회사 하이닉스반도체 | 반도체 소자의 스토리지 노드 형성 방법 |
KR100881728B1 (ko) | 2007-05-04 | 2009-02-06 | 주식회사 하이닉스반도체 | 루테늄전극을 구비한 반도체소자 및 그 제조 방법 |
KR100914290B1 (ko) * | 2007-10-29 | 2009-08-27 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
KR100909780B1 (ko) | 2007-10-30 | 2009-07-29 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
CN104517975B (zh) * | 2013-09-27 | 2017-07-07 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件的制作方法 |
CN108269789B (zh) | 2016-12-30 | 2022-05-03 | 联华电子股份有限公司 | 电容器结构及其制作方法 |
CN109326596B (zh) * | 2017-08-01 | 2022-05-03 | 联华电子股份有限公司 | 具有电容连接垫的半导体结构与电容连接垫的制作方法 |
EP4195275A4 (en) * | 2020-09-16 | 2024-01-17 | Changxin Memory Tech Inc | DYNAMIC RANDOM ACCESS MEMORY AND PRODUCTION METHOD THEREOF |
US20220301951A1 (en) * | 2021-03-19 | 2022-09-22 | Taiwan Semiconductor Manufacturing Company Limited | Semiconductor structure and method of making |
Family Cites Families (90)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2799566B2 (ja) * | 1985-11-14 | 1998-09-17 | セイコーインスツルメンツ株式会社 | 半導体装置の製造方法 |
JPH02271526A (ja) * | 1989-04-12 | 1990-11-06 | Toshiba Corp | 半導体装置の製造方法 |
JPH05136364A (ja) * | 1991-11-14 | 1993-06-01 | Fujitsu Ltd | 半導体装置の製造方法 |
US5381302A (en) * | 1993-04-02 | 1995-01-10 | Micron Semiconductor, Inc. | Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same |
KR970007967B1 (en) * | 1994-05-11 | 1997-05-19 | Hyundai Electronics Ind | Fabrication method and semiconductor device |
US5426324A (en) * | 1994-08-11 | 1995-06-20 | International Business Machines Corporation | High capacitance multi-level storage node for high density TFT load SRAMs with low soft error rates |
US6093615A (en) * | 1994-08-15 | 2000-07-25 | Micron Technology, Inc. | Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug |
US5470790A (en) * | 1994-10-17 | 1995-11-28 | Intel Corporation | Via hole profile and method of fabrication |
US5604147A (en) * | 1995-05-12 | 1997-02-18 | Micron Technology, Inc. | Method of forming a cylindrical container stacked capacitor |
KR0147640B1 (ko) * | 1995-05-30 | 1998-08-01 | 김광호 | 반도체 장치의 커패시터 및 그 제조방법 |
US5518948A (en) * | 1995-09-27 | 1996-05-21 | Micron Technology, Inc. | Method of making cup-shaped DRAM capacitor having an inwardly overhanging lip |
JP3703885B2 (ja) * | 1995-09-29 | 2005-10-05 | 株式会社東芝 | 半導体記憶装置とその製造方法 |
US5602051A (en) * | 1995-10-06 | 1997-02-11 | International Business Machines Corporation | Method of making stacked electrical device having regions of electrical isolation and electrical connection on a given stack level |
US5759892A (en) * | 1996-09-24 | 1998-06-02 | Taiwan Semiconductor Manufacturing Company Ltd | Formation of self-aligned capacitor contact module in stacked cyclindrical dram cell |
JPH10242147A (ja) * | 1997-02-27 | 1998-09-11 | Toshiba Corp | 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法 |
JPH10242271A (ja) * | 1997-02-28 | 1998-09-11 | Sony Corp | 半導体装置及びその製造方法 |
US5998257A (en) * | 1997-03-13 | 1999-12-07 | Micron Technology, Inc. | Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry |
US5969425A (en) * | 1997-09-05 | 1999-10-19 | Advanced Micro Devices, Inc. | Borderless vias with CVD barrier layer |
JPH11274431A (ja) | 1998-03-23 | 1999-10-08 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
US6221711B1 (en) * | 1998-05-11 | 2001-04-24 | Micron Technology, Inc. | Methods of electrically contacting to conductive plugs, methods of forming contact openings, and methods of forming dynamic random access memory circuitry |
US6140233A (en) * | 1998-06-25 | 2000-10-31 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby |
US6228736B1 (en) * | 1998-08-07 | 2001-05-08 | Taiwan Semiconductor Manufacturing Company | Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM) |
US6107136A (en) * | 1998-08-17 | 2000-08-22 | Motorola Inc. | Method for forming a capacitor structure |
JP2000077622A (ja) * | 1998-08-31 | 2000-03-14 | Texas Instr Inc <Ti> | 半導体記憶装置及びその製造方法 |
KR100267106B1 (ko) * | 1998-09-03 | 2000-10-02 | 윤종용 | 반도체 소자의 다층 배선 형성방법 |
US6207524B1 (en) * | 1998-09-29 | 2001-03-27 | Siemens Aktiengesellschaft | Memory cell with a stacked capacitor |
US6169024B1 (en) * | 1998-09-30 | 2001-01-02 | Intel Corporation | Process to manufacture continuous metal interconnects |
US6013550A (en) * | 1998-10-09 | 2000-01-11 | Taiwan Semiconductor Manufacturing Company | Method to define a crown shaped storage node structure, and an underlying conductive plug structure, for a dynamic random access memory cell |
US6303956B1 (en) * | 1999-02-26 | 2001-10-16 | Micron Technology, Inc. | Conductive container structures having a dielectric cap |
KR100313506B1 (ko) * | 1999-03-16 | 2001-11-07 | 김영환 | 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법 |
KR100322536B1 (ko) * | 1999-06-29 | 2002-03-18 | 윤종용 | 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법 |
JP3998373B2 (ja) * | 1999-07-01 | 2007-10-24 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
US6511904B1 (en) * | 1999-08-18 | 2003-01-28 | Advanced Micro Devices, Inc. | Reverse mask and nitride layer deposition for reduction of vertical capacitance variation in multi-layer metallization systems |
US6440850B1 (en) * | 1999-08-27 | 2002-08-27 | Micron Technology, Inc. | Structure for an electrical contact to a thin film in a semiconductor structure and method for making the same |
US6441492B1 (en) * | 1999-09-10 | 2002-08-27 | James A. Cunningham | Diffusion barriers for copper interconnect systems |
US6114243A (en) * | 1999-11-15 | 2000-09-05 | Chartered Semiconductor Manufacturing Ltd | Method to avoid copper contamination on the sidewall of a via or a dual damascene structure |
JP2001210803A (ja) * | 1999-11-18 | 2001-08-03 | Mitsubishi Electric Corp | スタックトキャパシタおよびその製造方法 |
JP2001156038A (ja) * | 1999-11-29 | 2001-06-08 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
KR100311050B1 (ko) * | 1999-12-14 | 2001-11-05 | 윤종용 | 커패시터의 전극 제조 방법 |
US6537902B1 (en) * | 2000-01-24 | 2003-03-25 | Oki Electric Industry Co, Ltd. | Method of forming a via hole in a semiconductor device |
JP2001217403A (ja) * | 2000-02-04 | 2001-08-10 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
JP3979791B2 (ja) * | 2000-03-08 | 2007-09-19 | 株式会社ルネサステクノロジ | 半導体装置およびその製造方法 |
JP2002083880A (ja) | 2000-06-30 | 2002-03-22 | Toshiba Corp | 半導体装置及びその製造方法 |
KR100338826B1 (ko) * | 2000-08-28 | 2002-05-31 | 박종섭 | 커패시터의 전하저장전극 형성방법 |
KR100372647B1 (ko) * | 2000-10-13 | 2003-02-19 | 주식회사 하이닉스반도체 | 다마신 금속게이트 형성방법 |
US6498091B1 (en) * | 2000-11-01 | 2002-12-24 | Applied Materials, Inc. | Method of using a barrier sputter reactor to remove an underlying barrier layer |
US6613664B2 (en) * | 2000-12-28 | 2003-09-02 | Infineon Technologies Ag | Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices |
US6294426B1 (en) * | 2001-01-19 | 2001-09-25 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a capacitor under bit line structure with increased capacitance without increasing the aspect ratio for a dry etched bit line contact hole |
JP2002319636A (ja) * | 2001-02-19 | 2002-10-31 | Nec Corp | 半導体記憶装置及びその製造方法 |
US20020117399A1 (en) * | 2001-02-23 | 2002-08-29 | Applied Materials, Inc. | Atomically thin highly resistive barrier layer in a copper via |
KR100389926B1 (ko) * | 2001-03-28 | 2003-07-04 | 삼성전자주식회사 | 커패시터의 스토리지 전극을 포함하는 반도체 장치 제조방법 |
JP2003007854A (ja) * | 2001-06-22 | 2003-01-10 | Nec Corp | 半導体記憶装置及びその製造方法 |
KR100418573B1 (ko) * | 2001-09-14 | 2004-02-11 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
JP2003115535A (ja) * | 2001-10-04 | 2003-04-18 | Hitachi Ltd | 半導体集積回路装置 |
JP4005805B2 (ja) * | 2001-12-17 | 2007-11-14 | 株式会社東芝 | 半導体装置 |
KR100413606B1 (ko) * | 2001-12-31 | 2004-01-03 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
JP2003249547A (ja) * | 2002-02-22 | 2003-09-05 | Mitsubishi Electric Corp | 配線間の接続構造及びその製造方法 |
KR100450671B1 (ko) * | 2002-02-26 | 2004-10-01 | 삼성전자주식회사 | 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법 |
US20030194872A1 (en) * | 2002-04-16 | 2003-10-16 | Applied Materials, Inc. | Copper interconnect with sidewall copper-copper contact between metal and via |
US7008872B2 (en) * | 2002-05-03 | 2006-03-07 | Intel Corporation | Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures |
KR100475074B1 (ko) * | 2002-05-16 | 2005-03-10 | 삼성전자주식회사 | 반도체 소자의 커패시터의 스토리지 전극 제조 방법 |
TWI278958B (en) * | 2002-06-03 | 2007-04-11 | Hynix Semiconductor Inc | Method for fabricating semiconductor device |
KR100464860B1 (ko) * | 2002-06-12 | 2005-01-06 | 삼성전자주식회사 | 포토레지스트 패턴 형성 방법, 이를 이용한 캐패시터 형성방법 및 캐패시터 |
JP2004104012A (ja) | 2002-09-12 | 2004-04-02 | Renesas Technology Corp | 半導体装置 |
KR100456699B1 (ko) * | 2002-10-04 | 2004-11-10 | 삼성전자주식회사 | 하부 막질에 대한 하부 전극의 접촉 구조 및 그 형성 방법 |
US6939761B2 (en) * | 2002-11-22 | 2005-09-06 | Micron Technology, Inc. | Methods of forming buried bit line DRAM circuitry |
US6706625B1 (en) * | 2002-12-06 | 2004-03-16 | Chartered Semiconductor Manufacturing Ltd. | Copper recess formation using chemical process for fabricating barrier cap for lines and vias |
KR20040057635A (ko) * | 2002-12-26 | 2004-07-02 | 주식회사 하이닉스반도체 | 캐패시터의 스토리지노드 전극 형성 방법 |
KR100632588B1 (ko) * | 2002-12-30 | 2006-10-09 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
TWI271872B (en) * | 2002-12-30 | 2007-01-21 | Hynix Semiconductor Inc | Capacitor and method for fabricating the same |
KR100721579B1 (ko) * | 2002-12-30 | 2007-05-23 | 주식회사 하이닉스반도체 | 캐패시터의 제조 방법 |
KR100506816B1 (ko) * | 2003-01-06 | 2005-08-09 | 삼성전자주식회사 | 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법 |
KR100503519B1 (ko) * | 2003-01-22 | 2005-07-22 | 삼성전자주식회사 | 반도체 장치 및 그 제조방법 |
US20040152295A1 (en) * | 2003-02-03 | 2004-08-05 | International Business Machines Corporation | Sacrificial metal liner for copper |
KR20040078828A (ko) * | 2003-03-05 | 2004-09-13 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 형성방법 |
KR100539232B1 (ko) * | 2003-03-15 | 2005-12-27 | 삼성전자주식회사 | 디램 메모리 셀 및 그 제조방법 |
US7026714B2 (en) * | 2003-03-18 | 2006-04-11 | Cunningham James A | Copper interconnect systems which use conductive, metal-based cap layers |
KR100587635B1 (ko) * | 2003-06-10 | 2006-06-07 | 주식회사 하이닉스반도체 | 반도체소자의 제조 방법 |
KR100688493B1 (ko) * | 2003-06-17 | 2007-03-02 | 삼성전자주식회사 | 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법 |
KR100526869B1 (ko) * | 2003-06-19 | 2005-11-09 | 삼성전자주식회사 | 반도체 메모리에서의 커패시터 하부 전극 형성방법 |
KR100524973B1 (ko) * | 2003-06-25 | 2005-10-31 | 삼성전자주식회사 | 커패시터를 포함하는 반도체 소자의 제조방법 |
KR100537204B1 (ko) * | 2003-06-30 | 2005-12-16 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 제조방법 |
KR20050011151A (ko) * | 2003-07-22 | 2005-01-29 | 삼성전자주식회사 | 금속을 포함하는 전극들로 이루어진 캐패시터를 갖는반도체 소자의 형성방법 |
JP2005064119A (ja) * | 2003-08-08 | 2005-03-10 | Renesas Technology Corp | 半導体装置の製造方法 |
US7052956B2 (en) * | 2003-10-31 | 2006-05-30 | Hynix Semiconductor Inc. | Method for forming capacitor of semiconductor device |
US7075126B2 (en) * | 2004-02-27 | 2006-07-11 | International Business Machines Corporation | Transistor structure with minimized parasitics and method of fabricating the same |
KR100541682B1 (ko) * | 2004-03-10 | 2006-01-10 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터 형성방법 |
US7180187B2 (en) * | 2004-06-22 | 2007-02-20 | International Business Machines Corporation | Interlayer connector for preventing delamination of semiconductor device |
JP2006120832A (ja) * | 2004-10-21 | 2006-05-11 | Elpida Memory Inc | 半導体装置及びその製造方法 |
KR100704473B1 (ko) * | 2005-11-23 | 2007-04-09 | 주식회사 하이닉스반도체 | 반도체 소자의 캐패시터의 제조방법 및 반도체 소자의 제조방법 |
-
2004
- 2004-12-17 KR KR1020040107935A patent/KR100668833B1/ko active IP Right Grant
-
2005
- 2005-06-06 JP JP2005165869A patent/JP2006173558A/ja active Pending
- 2005-06-14 TW TW094119636A patent/TWI271821B/zh active
- 2005-06-15 US US11/154,384 patent/US7858483B2/en active Active
- 2005-09-29 CN CNB2005101076206A patent/CN100365762C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US7858483B2 (en) | 2010-12-28 |
KR20060068970A (ko) | 2006-06-21 |
CN1790610A (zh) | 2006-06-21 |
JP2006173558A (ja) | 2006-06-29 |
US20060134855A1 (en) | 2006-06-22 |
TW200623338A (en) | 2006-07-01 |
CN100365762C (zh) | 2008-01-30 |
KR100668833B1 (ko) | 2007-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI271821B (en) | Method for fabricating capacitor of semiconductor device | |
CN110176443A (zh) | 用于减小接触电阻的双金属通孔 | |
TW517330B (en) | Capacitor of semiconductor device and its manufacturing method | |
JP2006140488A (ja) | ストレージキャパシタの製造方法及びストレージキャパシタ | |
TW200841424A (en) | Methods of etching into silicon oxide-containing material, methods of forming container capacitors, and methods of forming DRAM arrays | |
TW541613B (en) | Method for fabricating semiconductor device | |
TWI279889B (en) | Method for fabricating ferroelectric random access memory device | |
TWI280640B (en) | Method for fabricating semiconductor memory device having cylinder type storage node | |
TW574754B (en) | Semiconductor integrated circuit device and method of manufacturing the same | |
TWI220552B (en) | A method of fabricating a semiconductor device having a silicon oxide layer, a method of fabricating a semiconductor device having dual spacers, a method of forming a silicon oxide layer on a substrate, and a method of forming dual spacers ... | |
JP2005136414A (ja) | キャパシタ、それを備えた半導体素子およびその製造方法 | |
TWI232519B (en) | Semiconductor device suitable for forming conductive film such as platinum with good coverage, and its manufacture | |
CN209045552U (zh) | 存储器 | |
JP2003100909A (ja) | キャパシタ及びそれを有する半導体素子の製造方法 | |
JP4053226B2 (ja) | 半導体集積回路装置およびその製造方法 | |
TW535236B (en) | Method of forming capacitor element | |
TW200425414A (en) | Encapsulation of ferroelectric capacitors | |
TW200419719A (en) | Method of manufacturing semiconductor device having capacitor | |
TWI258205B (en) | Damascene process and method for fabricating bit line for memory | |
TWI284942B (en) | A system and method of forming a split-gate flash memory structure | |
KR100951558B1 (ko) | 귀금속 하부전극의 필링을 방지할 수 있는 캐패시터의제조 방법 | |
TW201110269A (en) | Method for manufacturing semiconductor device | |
JP2002324854A (ja) | 半導体素子のキャパシタ形成方法 | |
JP4357146B2 (ja) | 酸化物誘電体膜の成膜方法及び半導体装置の製造方法 | |
JP3929743B2 (ja) | 容量素子の製造方法 |