CN1790610A - 用于制造半导体器件的电容器的方法 - Google Patents

用于制造半导体器件的电容器的方法 Download PDF

Info

Publication number
CN1790610A
CN1790610A CNA2005101076206A CN200510107620A CN1790610A CN 1790610 A CN1790610 A CN 1790610A CN A2005101076206 A CNA2005101076206 A CN A2005101076206A CN 200510107620 A CN200510107620 A CN 200510107620A CN 1790610 A CN1790610 A CN 1790610A
Authority
CN
China
Prior art keywords
layer
etching
storage node
forms
insulating barrier
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005101076206A
Other languages
English (en)
Other versions
CN100365762C (zh
Inventor
崔亨福
朴钟范
李起正
李钟旼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN1790610A publication Critical patent/CN1790610A/zh
Application granted granted Critical
Publication of CN100365762C publication Critical patent/CN100365762C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/91—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by depositing layers, e.g. by depositing alternating conductive and insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H10B12/0335—Making a connection between the transistor and the capacitor, e.g. plug
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Abstract

本发明涉及一种用于制造半导体器件的电容器的方法，其包括在半导体衬底上形成具有贮存节点插塞的第一绝缘层；在具有第一绝缘层的衬底上顺序形成蚀刻停止层和第二绝缘层；通过利用蚀刻停止层来选择性地蚀刻第二绝缘层，形成暴露贮存节点插塞的一部分的孔；使被孔暴露的贮存节点插塞的一部分凹进；在凹进的贮存节点插塞的表面上形成阻挡金属层；在孔内形成贮存节点电极，其经由阻挡金属层连接到贮存节点插塞；以及在贮存节点电极上顺序形成介电层和用于极板电极的金属层。

Description

用于制造半导体器件的电容器的方法
技术领域
本发明涉及一种制造一半导体器件的电容器的方法，并且更特别的是涉及一种用于形成一半导体器件的MIM(金属-绝缘体-金属)电容器的贮存节点电极的方法。
背景技术
目前，根据借助其形成用于在集成度为128兆位的DRAM内形成常规MIM层叠TiN贮存节点电极的接触插塞的方法，在一衬底上形成位元线(在此衬底上形成包括金属或硅化物层-氧化物-半导体等的晶体管半导体线路)，形成绝缘层，然后形成一贮存节点接触孔。该贮存节点接触具有一包括硅衬底和通过外延方式生长的掺杂硅或硅的下部。然后，在贮存节点接触的内部通过使用化学气相沉积方法填充以多晶硅之后，贮存节点接触插塞通过以CMP(化学机械抛光)或者回蚀刻将其缩短来制造。
图1A到1E是用于解释形成半导体器件的电容器的传统方法的工艺截面图。
首先，如图1A所示，在第一氧化物层3形成于具有栅电极、源/漏极等的半导体衬底1上之后，暴露源极或漏极的贮存节点接触4通过选择性蚀刻第一氧化物层3而形成。第一氮化硅层(未示出)在具有贮存节点接触4的衬底上沉积，然后围绕贮存节点接触4的内侧壁的间隔物5通过蚀刻该氮化硅层而形成。此后，一多晶硅层在上述过程所导致的结构上沉积，以填冲包括间隔物5的贮存节点接触4，然后贮存节点插塞7通过蚀刻该多晶硅层而形成。接下来，在第二氮化硅层9在包含贮存节点插塞7的衬底的整个表面上沉积到有500到1500的厚度之后，第二氧化物层11在第二氮化硅层9之上形成，从而具有15000到30000的厚度。在此，第二氮化硅层9作为用于形成孔以用于形成电容器的贮存节点电极的蚀刻步骤里的蚀刻停止层，而第二氧化物层11作为用于形成贮存节点电极的牺牲氧化物层。
下一步，如图1B所示，在第二氧化物层被蚀刻到第二氮化硅层9被暴露之后，孔12通过选择性蚀刻第二氮化硅层9而形成。此时，间隔物5的一部分在蚀刻第二氮化硅层的步骤中被蚀刻。
此后，如图1C所示，对蚀刻所得物进行清洗步骤13。
然后，如图1D所示，在一钛(Ti)层(未示出)通过CVD或PVD工艺沉积在完成了清洁步骤的衬底上，从而具有50的厚度之后，通过进行退火步骤来形成TiSix层15。在此，TiSix层15藉由Ti层与贮存节点插塞7中的硅的反应而形成。此后，没参与反应的Ti层通过湿式蚀刻步骤去除，因此降低了贮存节点插塞7与后续将要形成的用于贮存节点电极的TiN层(未示出)之间的接触面的电阻。
下一步，如图1E所示，用于贮存节点电极的TiN层(未示出)沉积在具有TiSix层15的衬底的整个表面上，然后通过TiSix层15与贮存节点插塞7电连接的电容器的贮存节点电极S1藉由回蚀刻该TiN层而形成。之后，电容器的制造过程通过在电容器的贮存节点电极S1上顺序形成介电层17和用于极板电极(plate electrode)的TiN层19而完成。
图2是用于解释传统技术的问题的TEM图。
在传统技术中，在形成孔的蚀刻步骤中，如图2所示，贮存节点插塞侧壁上的间隔物被侵蚀，因此产生裂缝。裂缝的上部的宽度介于300到400的范围内。此后，因为具有50厚度的TiN层和具有50到100厚度的介电层顺序地在已形成有裂缝的衬底的整个表面上形成，所以裂缝在沉积用于极板电极的TiN层时被封闭或变窄。因此，由于用于极板电极的TiN层没正确地沉积，所以作为电容器漏电的诱因的尖端或结构缺陷形成在介电层或用于极板电极的TiN层里。
当在器件层次上测试电容器时，电容器可能因漏电而失效。如果这样的现象发生，则对应的单元立即失效，且对应的芯片具有高失效概率。在多晶硅层用作贮存节点电极的材料的情况下，即使裂缝形成，因为多晶硅层的台阶覆盖特性(step coverage characteristics)极为良好，裂缝可以被良好地填充。另一方面，在MIM电容器的情况下，由于金属被用作贮存节点电极的材料，即使以ALD方法沉积，金属层的台阶覆盖特性也不如多晶硅的，裂缝一般不能被良好地填充。
发明内容
因此，本发明涉及在半导体器件中形成电容器。本发明的一个实施例涉及制造半导体器件的电容器的方法，这种方法能防止用于形成第二贮存节点接触的蚀刻步骤中对贮存节点插塞侧壁的间隔物的侵蚀形成的裂缝导致的漏电。
根据本实施例，提供一种制造半导体器件的电容器的方法，包括步骤：在半导体衬底上形成具有贮存节点插塞的第一绝缘层；在具有第一绝缘层的衬底上顺序形成蚀刻停止层和第二绝缘层；通过利用蚀刻停止层而选择性地蚀刻第二绝缘层，形成暴露贮存节点插塞的一部分的孔；使被孔暴露的贮存节点插塞的一部分凹进；在此凹进的贮存节点插塞的表面上形成阻挡金属层；在孔内形成经由阻挡金属层连接到贮存节点插塞的贮存节点电极；以及在贮存节点电极上顺序形成介电层和用于极板电极的金属层。
蚀刻停止层和第二绝缘层的总厚度为6000到30000。蚀刻停止层通过使用氮化硅层材料形成，以具有100到2000的厚度。利用CVD工艺，第二绝缘层使用单一氧化物层和多重氧化物层中的一种。
优选的是，凹进步骤通过采用化学物的湿式蚀刻来进行，蚀刻停止层相对于贮存节点插塞、以及第一绝缘层相对于贮存节点插塞的蚀刻比(etchingrate)至少为1∶10，并且通过湿式蚀刻进行该凹进步骤从而除去100到1200的厚度。
凹进步骤通过使用混合化学物的湿式蚀刻来进行，该混合化学物为NH4OH/H2O和HF/HNO3中的一种。NH4OH/H2O混合化学物通过混合NH4OH和H2O以具有10∶1到1∶500的体积比来制造。HF/HNO3混合化学物通过混合HF和HNO3以具有20∶1到1∶100的体积比来制备。此外，在该凹进步骤中，浴槽的温度被维持在4到100℃内，且浸泡进行5到3600秒。
该凹进步骤藉由干式蚀刻而进行，该蚀刻只除去硅层并原样保留氧化物层。该干式蚀刻通过使用HBr和Cl2的混合物气体来进行。
形成阻挡金属层的步骤包括：在包含凹进的贮存节点插塞的衬底的整个表面上沉积自包括Ti、Co和Zr的组中选出的一种的金属层，以及对衬底所得结构进行热处理工艺，从而在该金属层和该贮存节点插塞之间发生化学反应。然后，在阻挡金属层形成之后，此方法还包含步骤：湿蚀刻该金属层的未反应的部分。
优选的是，形成贮存节点电极的步骤包括：通过CVD和ALD工艺中的一种在具有阻挡金属层的衬底的整个表面上形成TiN层；以及蚀刻该TiN层直到第二绝缘层被暴露。该TiN层具有50到1000的厚度。蚀刻该TiN层的步骤通过使用回蚀刻或CMP中的一种方法来进行。
优选的是，该介电层使用从包括TaON、Ta2O5、TiO2、Al3O3、HfO2、HfN、SrTiO3、(Ba，Sr)TiO3和(Pb，Sr)TiO3的组中选出的一种的单一层或其组合层，并且通过使用MOCVD和ALCVD工艺中的一种形成到具有50到400的厚度。
优选的是，用于该极板电极的金属层使用TiN或Ru导电层，并且通过使用CVD和ALD工艺中的一种形成到具有500到3000的厚度。
附图说明
通过以下结合附图进行的详细说明，本发明的以上和其它目的、特征和优点将更加清晰，其中：
图1A到1E是用于解释形成半导体器件的电容器的传统方法的工艺截面图；
图2为用于解释传统技术的问题的TEM图；以及
图3A到3G是用于解释根据本发明一实施例的形成半导体器件的电容器的方法的工艺截面图。
具体实施方式
以下，将参照附图说明本发明的一个或更多实施例。
图3A到3G是用于说明根据本发明一实施例的形成半导体器件的电容器的方法的工艺截面图。
首先，如图3A所示，在第一绝缘层33在具有栅电极、源/漏极等构成的晶体管(未示出)的半导体衬底31上形成之后，暴露源极或漏极的贮存节点接触34通过选择性蚀刻第一绝缘层而形成。然后，多晶硅层(未示出)沉积在具有贮存节点接触34的衬底的整个表面上，且掩埋贮存节点接触34的贮存节点插塞35通过回蚀刻该多晶硅层而形成。此后，氮化硅层37和第二绝缘层39顺序地在具有贮存节点插塞35的衬底的整个表面上形成。于是，氮化硅层37在之后用于形成将要形成的孔的蚀刻步骤中起蚀刻停止层的作用，并且具有100到2000的厚度。第二绝缘层作为用于形成电容器的贮存节点电极的牺牲氧化物层，并且使用利用CVD工艺的单一氧化物层或者多重氧化物层中的一种。另一方面，氮化硅层37和第二绝缘层39的总厚度为6000到30000。
下一步，如图3B所示，暴露部分贮存节点插塞35的孔40通过使用氮化硅层37作为蚀刻停止层蚀刻第二绝缘层39来形成。
此后，如图3C所示，由孔40暴露的贮存节点插塞35被凹进(参见附图标记41)，从而除去100到1200的厚度。此时，该凹进步骤通过使用湿式蚀刻的方式进行，且浴槽(bath)的温度被维持在4到100℃内，并且将浸泡进行5到3600秒。该凹进步骤通过使用一化学物的湿式蚀刻来进行，对于氮化硅层对贮存节点插塞的硅、以及对于第一绝缘层对贮存节点插塞的硅成分，该化学物具有至少1∶10的蚀刻比(etching rate)。
湿式化学物(wet chemical)使用NH4OH/H2O和HF/HNO3中的一种。于是，在NH4OH/H2O混合化学物被用作该湿式化学物的情况下，其通过混合NH4OH和H2O从而具有10∶1至1∶500的体积比来制备。此外，在HF/HNO3混合化学物被用作该湿式化学物的情况下，其通过混合HF和HNO3从而具有20∶1至1∶100的体积比来制备。
该凹进步骤也可以通过使用干式蚀刻来进行。在此情形下，使用HBr和Cl2的气体混合物来进行该凹进步骤，且只有硅层被除去，将氧化物层原样保留。
根据本实施例，工艺方法(process recipe)包括在形成阻挡金属层之前向清洗装置中的工艺程序即<HF浸泡步骤→DiW(去离子水)冲洗步骤→干燥步骤>中增加仅一化学物并施行<NH4OH/H2O和HF/HNO3中的一种混合化学物的处理→DIW冲洗步骤→HF浸泡步骤→DIW冲洗步骤→干燥步骤>。因此，作为使用一个清洗装置的方法中的一种，贮存节点插塞的凹进步骤与阻挡金属层的形成之前的清洗步骤一起执行。
此后，如图3D所示，阻挡金属层43在凹进的贮存节点插塞35的表面上形成。在此，根据该阻挡层形成步骤，通过在凹进的衬底的整个表面上沉积Ti、Co和Zr中的一种的金属层(未示出)，然后通过对衬底所得结构进行热处理工艺以导致该金属层和贮存节点插塞之间的化学反应，阻挡金属层在凹进的贮存节点插塞的表面上形成。然后，在阻挡金属层形成之后，未反应的该金属层藉由湿式蚀刻除去。
下一步，如图3E所示，TiN层(未示出)藉由CVD和ALD工艺中的一种，在包含阻挡金属层43的整个表面上形成，从而具有50到1000的厚度。
此后，如图3F所示，通过蚀刻该TiN层直到第二绝缘层39暴露，经由阻挡金属层43连接到贮存节点插塞35的贮存节点电极S2形成在孔40的内部。此处，蚀刻该TiN层的步骤使用回蚀刻和CMP中的一种方法。
此后，电容器的制造通过在贮存节点电极S2上顺序地形成介电层47和用于极板电极的金属层49而完成。此处，介电层47通过使用MOCVD和ALCVD工艺中的一种来形成，从而具有50到400的厚度。介电层47使用自TaON、Ta2O5、TiO2、Al3O3、HfO2、HfN、SrTiO3、(Ba，Sr)TiO3和(Pb，Sr)TiO3中选出的一种的单一层或其组合层(composite layer)。此外，用于极板电极的金属层49通过使用CVD和ALD工艺中的一种形成，从而具有500到3000的厚度，并且使用TiN或Ru导电层。
根据本实施例，通过凹进被孔暴露的贮存节点插塞，然后形成阻挡金属层，可保护贮存节点插塞。结果，漏电的根源可以被有效地除去。
即，根据本实施例，在用于形成孔的蚀刻步骤中，由对贮存节点插塞侧壁的间隔物的侵蚀形成的裂缝产生的漏电根源被有效地消除。因此，可以制造稳定的器件，且晶片的产率可通过消除晶片减产的原因之一来提高。
尽管出于说明的目的，本发明的优选实施例已经得以说明，但是本领域技术人员了解，在不违背所附权利要求公开的本发明的范围与精神的情况下，可以进行各种修改、增附或替代。

Claims (21)

1.一种用于制造半导体器件的电容器的方法，包括步骤：
在半导体衬底上形成具有贮存节点插塞的第一绝缘层；
在具有该第一绝缘层的该衬底上顺序形成蚀刻停止层和第二绝缘层；
通过利用该蚀刻停止层来选择性地蚀刻该第二绝缘层，形成暴露该贮存节点插塞的一部分的孔；
使被该孔暴露的该贮存节点插塞的一部分凹进；
在该凹进的贮存节点插塞的表面上形成阻挡金属层；
在该孔内形成贮存节点电极，其经由该阻挡金属层连接到该贮存节点插塞；以及
在该贮存节点电极上顺序形成介电层和用于极板电极的金属层。
2.如权利要求1的方法，其中该蚀刻停止层和该第二绝缘层的总厚度为6000到30000。
3.如权利要求1的方法，其中通过使用氮化硅层材料形成该蚀刻停止层，该蚀刻停止层具有100到2000的厚度。
4.如权利要求1的方法，其中该第二绝缘层使用单一氧化物层和多重氧化物层中的一种，该第二绝缘层用CVD工艺形成。
5.如权利要求1的方法，其中该凹进步骤通过使用化学物的湿式蚀刻来进行，该化学物具有该蚀刻停止层相对于该贮存节点插塞、以及该第一绝缘层相对于该贮存节点插塞的至少1∶10的蚀刻比。
6.如权利要求1的方法，其中该凹进步骤通过湿式蚀刻来进行，从而除去100到1200的厚度。
7.如权利要求1的方法，其中该凹进步骤通过使用混和化学物的湿式蚀刻进行，所述混和化学物选自NH4OH/H2O和HF/HNO3中的一种。
8.如权利要求7的方法，其中该NH4OH/H2O混合化学物通过混合NH4OH和H2O从而具有10∶1至1∶500的体积比来制备。
9.如权利要求8的方法，其中该HF/HNO3混合化学物通过混合HF和HNO3从而具有20∶1至1∶100的体积比来制备。
10.如权利要求1的方法，其中在该凹进步骤中，浴槽的温度被维持在4至100℃内，且浸泡被执行5到3600秒。
11.如权利要求1的方法，其中该凹进步骤通过干式蚀刻来进行，该干式蚀刻仅除去硅层并原样保留氧化物层。
12.如权利要求11的方法，其中该干式蚀刻通过使用HBr和Cl2的混合物气体来进行。
13.如权利要求1的方法，其中形成该阻挡金属层的步骤包括：在包含该凹进的贮存节点插塞的衬底的整个表面上沉积自包括Ti、Co和Zr的组中选出的一种的金属层；以及对该衬底所得结构进行热处理工艺，从而在该金属层和该贮存节点插塞之间引发化学反应。
14.如权利要求13的方法，还包括：在该阻挡金属层形成之后，湿式蚀刻该金属层的未反应的部分。
15.如权利要求1的方法，其中形成该贮存节点电极的步骤包括：
通过CVD和ALD工艺中的一种，在具有该阻挡金属层的该衬底的整个表面上形成TiN层；以及
蚀刻该TiN层，直到该第二绝缘层暴露出来。
16.如权利要求15的方法，其中该TiN层具有50到1000的厚度。
17.如权利要求15的方法，其中蚀刻该TiN层的步骤通过使用回蚀刻或CMP中的一种来进行。
18.如权利要求1的方法，其中该介电层使用从包括TaON、Ta2O5、TiO2、Al3O3、HfO2、HfN、SrTiO3、(Ba，Sr)TiO3和(Pb，Sr)TiO3的组中选出的一种的单一层或其组合层。
19.如权利要求18的方法，其中该介电层通过使用MOCVD和ALCVD工艺中的一种来形成，从而具有50至400的厚度。
20.如权利要求1的方法，其中用于该极板电极的该金属层使用TiN或Ru导电层。
21.如权利要求20的方法，其中用于该极板电极的该金属层通过使用CVD和ALD工艺中的一种来形成，从而具有500到3000的厚度。
CNB2005101076206A 2004-12-17 2005-09-29 用于制造半导体器件的电容器的方法 Active CN100365762C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040107935A KR100668833B1 (ko) 2004-12-17 2004-12-17 반도체소자의 캐패시터 제조방법
KR107935/04 2004-12-17

Publications (2)

Publication Number Publication Date
CN1790610A true CN1790610A (zh) 2006-06-21
CN100365762C CN100365762C (zh) 2008-01-30

Family

ID=36596486

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005101076206A Active CN100365762C (zh) 2004-12-17 2005-09-29 用于制造半导体器件的电容器的方法

Country Status (5)

Country Link
US (1) US7858483B2 (zh)
JP (1) JP2006173558A (zh)
KR (1) KR100668833B1 (zh)
CN (1) CN100365762C (zh)
TW (1) TWI271821B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299421B (zh) * 2007-05-04 2011-04-06 海力士半导体有限公司 包括钌电极的半导体器件及其制造方法
CN104517975A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN109326596A (zh) * 2017-08-01 2019-02-12 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7745865B2 (en) * 2005-07-20 2010-06-29 Taiwan Semiconductor Manufacturing Co., Ltd. Devices and methods for preventing capacitor leakage
JP2008010757A (ja) * 2006-06-30 2008-01-17 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
KR100849191B1 (ko) * 2007-02-07 2008-07-30 주식회사 하이닉스반도체 반도체 소자의 스토리지 노드 형성 방법
KR100914290B1 (ko) * 2007-10-29 2009-08-27 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
KR100909780B1 (ko) 2007-10-30 2009-07-29 주식회사 하이닉스반도체 반도체 소자 및 그 제조 방법
CN108269789B (zh) 2016-12-30 2022-05-03 联华电子股份有限公司 电容器结构及其制作方法
EP4195275A4 (en) * 2020-09-16 2024-01-17 Changxin Memory Tech Inc DYNAMIC RANDOM ACCESS MEMORY AND PRODUCTION METHOD THEREOF
US20220301951A1 (en) * 2021-03-19 2022-09-22 Taiwan Semiconductor Manufacturing Company Limited Semiconductor structure and method of making

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2799566B2 (ja) * 1985-11-14 1998-09-17 セイコーインスツルメンツ株式会社 半導体装置の製造方法
JPH02271526A (ja) * 1989-04-12 1990-11-06 Toshiba Corp 半導体装置の製造方法
JPH05136364A (ja) * 1991-11-14 1993-06-01 Fujitsu Ltd 半導体装置の製造方法
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
KR970007967B1 (en) * 1994-05-11 1997-05-19 Hyundai Electronics Ind Fabrication method and semiconductor device
US5426324A (en) * 1994-08-11 1995-06-20 International Business Machines Corporation High capacitance multi-level storage node for high density TFT load SRAMs with low soft error rates
US6093615A (en) * 1994-08-15 2000-07-25 Micron Technology, Inc. Method of fabricating a contact structure having a composite barrier layer between a platinum layer and a polysilicon plug
US5470790A (en) * 1994-10-17 1995-11-28 Intel Corporation Via hole profile and method of fabrication
US5604147A (en) * 1995-05-12 1997-02-18 Micron Technology, Inc. Method of forming a cylindrical container stacked capacitor
KR0147640B1 (ko) * 1995-05-30 1998-08-01 김광호 반도체 장치의 커패시터 및 그 제조방법
US5518948A (en) * 1995-09-27 1996-05-21 Micron Technology, Inc. Method of making cup-shaped DRAM capacitor having an inwardly overhanging lip
JP3703885B2 (ja) * 1995-09-29 2005-10-05 株式会社東芝 半導体記憶装置とその製造方法
US5602051A (en) * 1995-10-06 1997-02-11 International Business Machines Corporation Method of making stacked electrical device having regions of electrical isolation and electrical connection on a given stack level
US5759892A (en) * 1996-09-24 1998-06-02 Taiwan Semiconductor Manufacturing Company Ltd Formation of self-aligned capacitor contact module in stacked cyclindrical dram cell
JPH10242147A (ja) * 1997-02-27 1998-09-11 Toshiba Corp 半導体装置およびその製造方法ならびに半導体記憶装置およびその製造方法
JPH10242271A (ja) * 1997-02-28 1998-09-11 Sony Corp 半導体装置及びその製造方法
US5998257A (en) * 1997-03-13 1999-12-07 Micron Technology, Inc. Semiconductor processing methods of forming integrated circuitry memory devices, methods of forming capacitor containers, methods of making electrical connection to circuit nodes and related integrated circuitry
US5969425A (en) * 1997-09-05 1999-10-19 Advanced Micro Devices, Inc. Borderless vias with CVD barrier layer
JPH11274431A (ja) 1998-03-23 1999-10-08 Hitachi Ltd 半導体集積回路装置およびその製造方法
US6221711B1 (en) * 1998-05-11 2001-04-24 Micron Technology, Inc. Methods of electrically contacting to conductive plugs, methods of forming contact openings, and methods of forming dynamic random access memory circuitry
US6140233A (en) * 1998-06-25 2000-10-31 Samsung Electronics Co., Ltd. Method of manufacturing semiconductor devices, etching compositions for manufacturing semiconductor devices, and semiconductor devices thereby
US6228736B1 (en) * 1998-08-07 2001-05-08 Taiwan Semiconductor Manufacturing Company Modified method for forming cylinder-shaped capacitors for dynamic random access memory (DRAM)
US6107136A (en) * 1998-08-17 2000-08-22 Motorola Inc. Method for forming a capacitor structure
JP2000077622A (ja) * 1998-08-31 2000-03-14 Texas Instr Inc <Ti> 半導体記憶装置及びその製造方法
KR100267106B1 (ko) * 1998-09-03 2000-10-02 윤종용 반도체 소자의 다층 배선 형성방법
US6207524B1 (en) * 1998-09-29 2001-03-27 Siemens Aktiengesellschaft Memory cell with a stacked capacitor
US6169024B1 (en) * 1998-09-30 2001-01-02 Intel Corporation Process to manufacture continuous metal interconnects
US6013550A (en) * 1998-10-09 2000-01-11 Taiwan Semiconductor Manufacturing Company Method to define a crown shaped storage node structure, and an underlying conductive plug structure, for a dynamic random access memory cell
US6303956B1 (en) * 1999-02-26 2001-10-16 Micron Technology, Inc. Conductive container structures having a dielectric cap
KR100313506B1 (ko) * 1999-03-16 2001-11-07 김영환 고유전막을 이용한 반도체 소자의 커패시터 및 그 제조방법
KR100322536B1 (ko) * 1999-06-29 2002-03-18 윤종용 에치 백을 이용한 다결정 실리콘 컨택 플러그 형성방법 및 이를 이용한 반도체 소자의 제조방법
JP3998373B2 (ja) * 1999-07-01 2007-10-24 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
US6511904B1 (en) * 1999-08-18 2003-01-28 Advanced Micro Devices, Inc. Reverse mask and nitride layer deposition for reduction of vertical capacitance variation in multi-layer metallization systems
US6440850B1 (en) * 1999-08-27 2002-08-27 Micron Technology, Inc. Structure for an electrical contact to a thin film in a semiconductor structure and method for making the same
US6441492B1 (en) * 1999-09-10 2002-08-27 James A. Cunningham Diffusion barriers for copper interconnect systems
US6114243A (en) * 1999-11-15 2000-09-05 Chartered Semiconductor Manufacturing Ltd Method to avoid copper contamination on the sidewall of a via or a dual damascene structure
JP2001210803A (ja) * 1999-11-18 2001-08-03 Mitsubishi Electric Corp スタックトキャパシタおよびその製造方法
JP2001156038A (ja) * 1999-11-29 2001-06-08 Mitsubishi Electric Corp 半導体装置の製造方法
KR100311050B1 (ko) * 1999-12-14 2001-11-05 윤종용 커패시터의 전극 제조 방법
US6537902B1 (en) * 2000-01-24 2003-03-25 Oki Electric Industry Co, Ltd. Method of forming a via hole in a semiconductor device
JP2001217403A (ja) * 2000-02-04 2001-08-10 Hitachi Ltd 半導体集積回路装置およびその製造方法
JP3979791B2 (ja) * 2000-03-08 2007-09-19 株式会社ルネサステクノロジ 半導体装置およびその製造方法
JP2002083880A (ja) 2000-06-30 2002-03-22 Toshiba Corp 半導体装置及びその製造方法
KR100338826B1 (ko) * 2000-08-28 2002-05-31 박종섭 커패시터의 전하저장전극 형성방법
KR100372647B1 (ko) * 2000-10-13 2003-02-19 주식회사 하이닉스반도체 다마신 금속게이트 형성방법
US6498091B1 (en) * 2000-11-01 2002-12-24 Applied Materials, Inc. Method of using a barrier sputter reactor to remove an underlying barrier layer
US6613664B2 (en) * 2000-12-28 2003-09-02 Infineon Technologies Ag Barbed vias for electrical and mechanical connection between conductive layers in semiconductor devices
US6294426B1 (en) * 2001-01-19 2001-09-25 Taiwan Semiconductor Manufacturing Company Method of fabricating a capacitor under bit line structure with increased capacitance without increasing the aspect ratio for a dry etched bit line contact hole
JP2002319636A (ja) * 2001-02-19 2002-10-31 Nec Corp 半導体記憶装置及びその製造方法
US20020117399A1 (en) * 2001-02-23 2002-08-29 Applied Materials, Inc. Atomically thin highly resistive barrier layer in a copper via
KR100389926B1 (ko) * 2001-03-28 2003-07-04 삼성전자주식회사 커패시터의 스토리지 전극을 포함하는 반도체 장치 제조방법
JP2003007854A (ja) * 2001-06-22 2003-01-10 Nec Corp 半導体記憶装置及びその製造方法
KR100418573B1 (ko) * 2001-09-14 2004-02-11 주식회사 하이닉스반도체 반도체소자의 제조 방법
JP2003115535A (ja) * 2001-10-04 2003-04-18 Hitachi Ltd 半導体集積回路装置
JP4005805B2 (ja) * 2001-12-17 2007-11-14 株式会社東芝 半導体装置
KR100413606B1 (ko) * 2001-12-31 2004-01-03 주식회사 하이닉스반도체 캐패시터의 제조 방법
JP2003249547A (ja) * 2002-02-22 2003-09-05 Mitsubishi Electric Corp 配線間の接続構造及びその製造方法
KR100450671B1 (ko) * 2002-02-26 2004-10-01 삼성전자주식회사 스토리지 노드 콘택플러그를 갖는 반도체 소자의 제조방법
US20030194872A1 (en) * 2002-04-16 2003-10-16 Applied Materials, Inc. Copper interconnect with sidewall copper-copper contact between metal and via
US7008872B2 (en) * 2002-05-03 2006-03-07 Intel Corporation Use of conductive electrolessly deposited etch stop layers, liner layers and via plugs in interconnect structures
KR100475074B1 (ko) * 2002-05-16 2005-03-10 삼성전자주식회사 반도체 소자의 커패시터의 스토리지 전극 제조 방법
TWI278958B (en) * 2002-06-03 2007-04-11 Hynix Semiconductor Inc Method for fabricating semiconductor device
KR100464860B1 (ko) * 2002-06-12 2005-01-06 삼성전자주식회사 포토레지스트 패턴 형성 방법, 이를 이용한 캐패시터 형성방법 및 캐패시터
JP2004104012A (ja) 2002-09-12 2004-04-02 Renesas Technology Corp 半導体装置
KR100456699B1 (ko) * 2002-10-04 2004-11-10 삼성전자주식회사 하부 막질에 대한 하부 전극의 접촉 구조 및 그 형성 방법
US6939761B2 (en) * 2002-11-22 2005-09-06 Micron Technology, Inc. Methods of forming buried bit line DRAM circuitry
US6706625B1 (en) * 2002-12-06 2004-03-16 Chartered Semiconductor Manufacturing Ltd. Copper recess formation using chemical process for fabricating barrier cap for lines and vias
KR20040057635A (ko) * 2002-12-26 2004-07-02 주식회사 하이닉스반도체 캐패시터의 스토리지노드 전극 형성 방법
KR100632588B1 (ko) * 2002-12-30 2006-10-09 주식회사 하이닉스반도체 반도체소자의 캐패시터 제조방법
TWI271872B (en) * 2002-12-30 2007-01-21 Hynix Semiconductor Inc Capacitor and method for fabricating the same
KR100721579B1 (ko) * 2002-12-30 2007-05-23 주식회사 하이닉스반도체 캐패시터의 제조 방법
KR100506816B1 (ko) * 2003-01-06 2005-08-09 삼성전자주식회사 반도체 장치 커패시터의 하부 전극 및 이를 형성하기 위한방법
KR100503519B1 (ko) * 2003-01-22 2005-07-22 삼성전자주식회사 반도체 장치 및 그 제조방법
US20040152295A1 (en) * 2003-02-03 2004-08-05 International Business Machines Corporation Sacrificial metal liner for copper
KR20040078828A (ko) * 2003-03-05 2004-09-13 주식회사 하이닉스반도체 반도체소자의 캐패시터 형성방법
KR100539232B1 (ko) * 2003-03-15 2005-12-27 삼성전자주식회사 디램 메모리 셀 및 그 제조방법
US7026714B2 (en) * 2003-03-18 2006-04-11 Cunningham James A Copper interconnect systems which use conductive, metal-based cap layers
KR100587635B1 (ko) * 2003-06-10 2006-06-07 주식회사 하이닉스반도체 반도체소자의 제조 방법
KR100688493B1 (ko) * 2003-06-17 2007-03-02 삼성전자주식회사 폴리실리콘 콘택 플러그를 갖는 금속-절연막-금속캐패시터 및 그 제조방법
KR100526869B1 (ko) * 2003-06-19 2005-11-09 삼성전자주식회사 반도체 메모리에서의 커패시터 하부 전극 형성방법
KR100524973B1 (ko) * 2003-06-25 2005-10-31 삼성전자주식회사 커패시터를 포함하는 반도체 소자의 제조방법
KR100537204B1 (ko) * 2003-06-30 2005-12-16 주식회사 하이닉스반도체 반도체 소자의 캐패시터 제조방법
KR20050011151A (ko) * 2003-07-22 2005-01-29 삼성전자주식회사 금속을 포함하는 전극들로 이루어진 캐패시터를 갖는반도체 소자의 형성방법
JP2005064119A (ja) * 2003-08-08 2005-03-10 Renesas Technology Corp 半導体装置の製造方法
US7052956B2 (en) * 2003-10-31 2006-05-30 Hynix Semiconductor Inc. Method for forming capacitor of semiconductor device
US7075126B2 (en) * 2004-02-27 2006-07-11 International Business Machines Corporation Transistor structure with minimized parasitics and method of fabricating the same
KR100541682B1 (ko) * 2004-03-10 2006-01-10 주식회사 하이닉스반도체 반도체 소자의 캐패시터 형성방법
US7180187B2 (en) * 2004-06-22 2007-02-20 International Business Machines Corporation Interlayer connector for preventing delamination of semiconductor device
JP2006120832A (ja) * 2004-10-21 2006-05-11 Elpida Memory Inc 半導体装置及びその製造方法
KR100704473B1 (ko) * 2005-11-23 2007-04-09 주식회사 하이닉스반도체 반도체 소자의 캐패시터의 제조방법 및 반도체 소자의 제조방법

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101299421B (zh) * 2007-05-04 2011-04-06 海力士半导体有限公司 包括钌电极的半导体器件及其制造方法
US8120180B2 (en) 2007-05-04 2012-02-21 Hynix Semiconductor Inc. Semiconductor device including ruthenium electrode and method for fabricating the same
TWI456633B (zh) * 2007-05-04 2014-10-11 Hynix Semiconductor Inc 含有釕電極之半導體元件及製造此元件之方法
CN104517975A (zh) * 2013-09-27 2015-04-15 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN104517975B (zh) * 2013-09-27 2017-07-07 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制作方法
CN109326596A (zh) * 2017-08-01 2019-02-12 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法
CN109326596B (zh) * 2017-08-01 2022-05-03 联华电子股份有限公司 具有电容连接垫的半导体结构与电容连接垫的制作方法

Also Published As

Publication number Publication date
US7858483B2 (en) 2010-12-28
KR20060068970A (ko) 2006-06-21
JP2006173558A (ja) 2006-06-29
US20060134855A1 (en) 2006-06-22
TW200623338A (en) 2006-07-01
CN100365762C (zh) 2008-01-30
KR100668833B1 (ko) 2007-01-16
TWI271821B (en) 2007-01-21

Similar Documents

Publication Publication Date Title
CN100365762C (zh) 用于制造半导体器件的电容器的方法
KR100655788B1 (ko) 반도체 소자의 세정방법 및 이를 이용한 반도체 소자의제조방법.
CN1921114A (zh) 半导体器件及其制造方法
KR100541682B1 (ko) 반도체 소자의 캐패시터 형성방법
US20120098132A1 (en) Semiconductor device and method of manufacturing the same
US7294876B2 (en) FeRAM device and method for manufacturing the same
KR100505397B1 (ko) 반도체메모리소자의캐패시터제조방법
US20040089891A1 (en) Semiconductor device including electrode or the like having opening closed and method of manufacturing the same
US6699769B2 (en) Method for fabricating capacitor using electrochemical deposition and wet etching
KR20020031283A (ko) 반도체집적회로장치 및 그 제조방법
US6218308B1 (en) Method of manufacturing a contact for a capacitor of high density DRAMs
KR100826978B1 (ko) 반도체 소자의 캐패시터 형성방법
KR100388468B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100738576B1 (ko) 반도체 장치의 캐패시터 및 그 형성방법
KR100418587B1 (ko) 전기도금법을 이용한 반도체 메모리 소자의 형성방법
KR100937988B1 (ko) 반도체 소자의 캐패시터 제조방법
KR100448243B1 (ko) 캐패시터의 제조 방법
KR100418570B1 (ko) 강유전체 메모리 소자 제조방법
KR100418585B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
US20030203588A1 (en) Method for fabricating capacitor using electrochemical deposition
JP2003218235A (ja) 複合式コンタクトプラグを備える記憶装置とその製造方法
KR100418584B1 (ko) 강유전체 메모리 소자에서의 캐패시터의 제조방법
KR100622610B1 (ko) 반도체소자의 캐패시터 및 그의 제조 방법
KR100900228B1 (ko) 반도체 소자 및 그의 제조방법
KR20060136240A (ko) 반도체 장치의 캐패시터 및 그 형성방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant