CN104517975A

CN104517975A - 一种半导体器件的制作方法

Info

Publication number: CN104517975A
Application number: CN201310454311.0A
Authority: CN
Inventors: 伏广才; 汪新学
Original assignee: Semiconductor Manufacturing International Shanghai Corp
Current assignee: Semiconductor Manufacturing International Shanghai Corp
Priority date: 2013-09-27
Filing date: 2013-09-27
Publication date: 2015-04-15
Anticipated expiration: 2033-09-27
Also published as: CN104517975B

Abstract

本发明提供一种半导体器件的制作方法，包括步骤：1）提供一包括半导体衬底、浅沟槽隔离及介质层的半导体器件结构，于半导体衬底背面制作具有刻蚀窗口的光刻掩膜；2）以第一刻蚀气体对所述半导体衬底进行刻蚀，使刻蚀停止于距所述浅沟槽隔离的上方第一距离的位置；3）以第二刻蚀气体对所述半导体衬底继续进行刻蚀，使刻蚀停止于距所述浅沟槽隔离的上方第二距离的位置；4）以第三刻蚀气体对所述半导体衬底继续进行刻蚀，直至露出所述刻蚀窗口下方的浅沟槽隔离及介质层，形成用于制造焊盘的沟槽。本发明的刻蚀方法可以获得表面平整的、半导体衬底、浅沟槽隔离及介质层均没被过度刻蚀的沟槽，有利于后续金属焊盘的制作，从而提高器件性能。

Description

一种半导体器件的制作方法

技术领域

本发明涉及一种半导体器件的制造方法，特别是涉及一种半导体器件的制作方法。

背景技术

背照式CMOS传感器是近年来兴起的一种新型传感器，相比现有表面照射型图像感应器，配线层在受光面之上，配线层会遮挡住部分入射光，背照式图像感应器采用颠倒配线层和受光面位置的设计，能够高效接收入射光，使得其感光能力和信噪比大幅提升，从而让相机等设备可以实现在高ISO下的强大控噪能力。

在背照式图像传感器（BSI）等半导体器件的制造过程中，常常需要在半导体衬底上刻蚀出沟槽以用于形成焊盘（PAD）。然而，形成的同一个用于制造焊盘的沟槽，往往同时位于浅沟槽隔离（STI）与介质层（ILD）的上方，而ILD一般位于STI的下一层。因此，在对半导体衬底进行刻蚀以形成沟槽时，在对应STI的区域应保证刻蚀停止于STI之上，在对应ILD的区域则应保证刻蚀停止于ILD之上。

一般的背照式图像传感器至少包括半导体衬底、间隔制作于所述半导体衬底中的浅沟槽隔离以及结合于所述浅沟槽隔离及所述半导体衬底正面介质层。现有技术中，在半导体衬底上刻蚀形成用于制造焊盘的沟槽的工艺中，在刻蚀半导体衬底时通常采用干法刻蚀方法。并且，一般采用如下两种干法刻蚀方法进行：第一种方法为采用SF₆作为刻蚀气体进行干法刻蚀形成用于制造焊盘的沟槽。由于SF₆对硅（半导体衬底的材料）和氧化物（浅沟槽隔离和介质层的材料）的刻蚀选择比一般大于30，具有很高的刻蚀选择比，因此，在刻蚀形成沟槽的过程中，一般不会对沟槽位置处的浅沟槽隔离和介质层造成刻蚀；并且，形成的沟槽的侧壁一般具有垂直的形貌。然而，由于半导体衬底在对应浅沟槽隔离的位置和对应介质层的位置处需要去除的深度不同（对应介质层位置处的半导体衬底需要被去除的较多），因此往往造成在沟槽中在浅沟槽隔离位置处的半导体衬底被过度刻蚀而形成底切（undercut）现象，不利于后续金属层的制作。

第二种方法为采用CF₄、Cl₂和HBr作为刻蚀气体进行干法刻蚀形成用于制造焊盘的沟槽。由于CF₄、Cl₂和HBr对硅（半导体衬底的材料）和氧化物（浅沟槽隔离和介质层的材料）的刻蚀选择比较小（小于5），这一方案可以获得较缓的沟槽侧壁形貌且不会导致半导体衬底位于沟槽内且位于STI之上的部分形成底切（undercut）现象。因此，这可以改善后续形成的金属层在沟槽的侧壁位置的厚度。然而，由于CF₄、Cl₂和HBr对硅和氧化物的刻蚀选择比较小，因此，在刻蚀形成沟槽的过程中，往往容易造成在沟槽中的浅沟槽隔离被过度刻蚀。

因此，上述两种刻蚀方法各有优缺点，但均已难以满足实际工业生产的对半导体器件性能的需求。因此，提供一种新的刻蚀方法实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种半导体器件的制作方法，用于解决现有技术中对半导体器件的刻蚀方法中半导体衬底或氧化物容易被过度刻蚀等问题。

为实现上述目的及其他相关目的，本发明提供一种半导体器件的制作方法，至少包括以下步骤：

1）提供一半导体器件结构，至少包括：半导体衬底、间隔制作于所述半导体衬底中的浅沟槽隔离以及结合于所述浅沟槽隔离及所述半导体衬底正面介质层，于所述半导体衬底背面制作具有刻蚀窗口的光刻掩膜，且所述刻蚀窗口垂向对应有浅沟槽隔离区域及介质层区域；

2）以第一刻蚀气体对所述刻蚀窗口下方的半导体衬底进行刻蚀，使刻蚀停止于距所述浅沟槽隔离的上方第一距离的位置；

3）以第二刻蚀气体对所述刻蚀窗口下方的半导体衬底继续进行刻蚀，使刻蚀停止于距所述浅沟槽隔离的上方第二距离的位置，所述第二距离小于第一距离；

4）以第三刻蚀气体对所述刻蚀窗口下方的半导体衬底继续进行刻蚀，直至露出所述刻蚀窗口下方的浅沟槽隔离及介质层，形成用于制造焊盘的沟槽；

其中，所述第一刻蚀气体对所述半导体衬底的刻蚀速率大于所述第二刻蚀气体；所述第二刻蚀气体对所述半导体衬底的刻蚀速率大于所述第三刻蚀气体；所述第三刻蚀气体对所述半导体衬底和所述浅沟槽隔离的刻蚀选择比大于所述第二刻蚀气体，并且，所述第三刻蚀气体对所述半导体衬底和所述介质层的刻蚀选择比大于所述第二刻蚀气体。

作为本发明的半导体器件的制作方法的一种优选方案，所述半导体器件为背照式图像传感器。

作为本发明的半导体器件的制作方法的一种优选方案，所述半导体衬底的材料为硅，所述浅沟槽隔离和所述介质层的材料为二氧化硅。

作为本发明的半导体器件的制作方法的一种优选方案，所述光刻掩膜包括图形化的硬掩膜层和位于所述硬掩膜层上的图形化的光刻胶层。

作为本发明的半导体器件的制作方法的一种优选方案，所述第一刻蚀气体为CF₄、Cl₂、CHF₃及Ar的混合气体；所述第二刻蚀气体包括CF₄、Cl₂、CHF₃的混合气体；所述第三刻蚀气体为HBr、Cl₂、He及O₂的混合气体。

进一步地，步骤2）中，CF₄的流量范围为30～50sccm，Cl₂的流量范围为70～90sccm，CHF₃的流量范围为50～70sccm，Ar的流量范围为40～60sccm。

进一步地，步骤3）中，CF₄的流量范围为30～50sccm，Cl₂的流量范围为70～90sccm，CHF₃的流量范围为50～70sccm。

进一步地，步骤4）中，HBr的流量范围为90～110sccm，Cl₂的流量范围为50～70sccm，He的流量范围为15～25sccm，O₂的流量范围为5～15sccm。

进一步地，步骤2）于所述半导体衬底中刻蚀出第一沟槽，所述第一沟槽的截面形状为倒梯形。

作为本发明的半导体器件的制作方法的一种优选方案，步骤2）所述的第一距离大于或等于650nm；步骤3）所述的第二距离大于或等于550nm。

如上所述，本发明提供一种半导体器件的制作方法，包括步骤：1）提供一半导体器件结构，至少包括：半导体衬底、间隔制作于所述半导体衬底中的浅沟槽隔离以及结合于所述浅沟槽隔离及所述半导体衬底正面介质层，于所述半导体衬底背面制作具有刻蚀窗口的光刻掩膜，且所述刻蚀窗口垂向对应有浅沟槽隔离区域及介质层区域；2）以第一刻蚀气体对所述刻蚀窗口下方的半导体衬底进行刻蚀，使刻蚀停止于距所述浅沟槽隔离的上方第一距离的位置；3）以第二刻蚀气体对所述刻蚀窗口下方的半导体衬底继续进行刻蚀，使刻蚀停止于距所述浅沟槽隔离的上方第二距离的位置，所述第二距离小于第一距离；4）以第三刻蚀气体对所述刻蚀窗口下方的半导体衬底继续进行刻蚀，直至露出所述刻蚀窗口下方的浅沟槽隔离及介质层，形成用于制造焊盘的沟槽；其中，所述第一刻蚀气体对所述半导体衬底的刻蚀速率大于所述第二刻蚀气体；所述第二刻蚀气体对所述半导体衬底的刻蚀速率大于所述第三刻蚀气体；所述第三刻蚀气体对所述半导体衬底和所述浅沟槽隔离的刻蚀选择比大于所述第二刻蚀气体，并且，所述第三刻蚀气体对所述半导体衬底和所述介质层的刻蚀选择比大于所述第二刻蚀气体。本发明通过三次不同的气体对半导体衬底进行刻蚀，第一次刻蚀速率较快，保证了刻蚀效率且使沟槽上部呈倒梯形，增加了后续金属层厚度的可控性；第二次刻蚀速度稍慢，保证了第一次刻蚀和第三次刻蚀之间的有效缓冲，保证半导体衬底侧壁的平整；第三次刻蚀速率较慢，且对半导体衬底及浅沟槽隔离具有较高的刻蚀选择比，可以避免对半导体衬底或浅沟槽隔离的过度刻蚀。本发明步骤简单，适用于工业生产。

附图说明

图1显示为本发明的半导体器件的制作方法的步骤流程示意图。

图2～3显示为本发明的半导体器件的制作方法步骤1）所呈现的结构示意图。

图4显示为本发明的半导体器件的制作方法步骤2）所呈现的结构示意图。

图5显示为本发明的半导体器件的制作方法步骤3）所呈现的结构示意图。

图6显示为本发明的半导体器件的制作方法步骤4）所呈现的结构示意图。

元件标号说明

101 支撑衬底

102 CMOS功能层

103 铝层

104 介质层

105 浅沟槽隔离

106 半导体衬底

107 硬掩膜层

108 光刻胶层

109 刻蚀窗口

1091 浅沟槽隔离区域

1092 介质层区域

110 第一沟槽

111 第二沟槽

112 用于制造焊盘的沟槽

H1 第一距离

H2 第二距离

S11～S14 步骤1）～步骤4）

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。

请参阅图1～图6。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

如图1～图6所示，本实施例提供一种半导体器件的制作方法，至少包括以下步骤：

如图1及图2～图3所示，首先进行步骤S11，提供一半导体器件结构，至少包括：半导体衬底106、间隔制作于所述半导体衬底106中的浅沟槽隔离105以及结合于所述浅沟槽隔离105及所述半导体衬底106正面的介质层104，于所述半导体衬底106背面制作具有刻蚀窗口109的光刻掩膜，且所述刻蚀窗口109垂向对应有浅沟槽隔离区域1091及介质层区域1092。

作为示例，所述半导体器件结构为背照式图像传感器，具体地，所述背照式图像传感器包括半导体衬底106、间隔制作于所述半导体衬底106中的浅沟槽隔离105以及结合于所述浅沟槽隔离105及所述半导体衬底106正面的介质层104、结合于所述介质层104表面的铝层103，结合于所述铝层103表面的CMOS功能层102、以及结合于所述CMOS功能层102表面的支撑衬底101。

作为示例，所述半导体衬底106的材料为硅，当然，在其他的实施例中，所述半导体衬底106可以为其他一切与其的半导体材料，如SiGe、SiC等，且并不限于此处所列举的几种。所述浅沟槽隔离105和所述介质层104的材料优选但不限于为二氧化硅。

作为示例，所述光刻掩膜包括图形化的硬掩膜层107和位于所述硬掩膜层107上的图形化的光刻胶层108。当然，所述光刻掩膜的材料并不以此为限，也可以是仅由光刻胶层108或仅由硬掩膜层107组成，或者由更多预期的光刻掩膜叠层组成。

所述刻蚀窗口109对应于半导体衬底106中需要被刻蚀去除的部分，在本实施例中，所述刻蚀窗口109垂向对应有浅沟槽隔离区域1091及介质层区域1092，即所述刻蚀窗口109在水平面上的投影覆盖部分所述浅沟槽隔离区域1091及介质层区域1092在水平面上的投影。如图3所示。

如图1及图4所示，然后进行步骤S12，以第一刻蚀气体对所述刻蚀窗口109下方的半导体衬底106进行刻蚀，使刻蚀停止于距所述浅沟槽隔离105的上方第一距离H1的位置。

作为示例，所述第一刻蚀气体选用对所述半导体衬底106的刻蚀速度较快的刻蚀气体，以保证较快的刻蚀速率。在本实施例中，所述第一刻蚀气体为CF₄、Cl₂、CHF₃及Ar的混合气体。

其中，CF₄的流量范围为30～50sccm，Cl₂的流量范围为70～90sccm，CHF₃的流量范围为50～70sccm，Ar的流量范围为40～60sccm。刻蚀时采用的解离电压为700～900V，RF射频偏压为250～350V。在本实施例中，CF₄的流量为40sccm，Cl₂的流量为80sccm，CHF₃的流量为60sccm，Ar的流量为50sccm。刻蚀时采用的解离电压为800V，RF射频偏压为300V，在上述条件下，于所述半导体衬底106中刻蚀出第一沟槽110，所述第一沟槽110的截面形状为倒梯形，由于第一沟槽110的侧壁与水平面具有一定的倾角，可以增加后续在该侧壁上制作金属层的可控性，从而提高器件的整体性能。在本实施例中，所述第一沟槽110的侧壁与水平面的所夹的锐角的角度为60～85度。

为了保证所述第一沟槽110下方的浅沟槽隔离105不受到影响，所述第一沟槽110的底部与所述浅沟槽隔离105上表面具有第一距离H1，在本实施例中，所述的第一距离H1大于或等于650nm。

如图1及图5所示，接着进行步骤S13，以第二刻蚀气体对所述刻蚀窗口109下方的半导体衬底106继续进行刻蚀，使刻蚀停止于距所述浅沟槽隔离105的上方第二距离H2的位置，所述第二距离H2小于第一距离H1。

作为示例，所述第二刻蚀气体对所述半导体衬底106的刻蚀速度稍慢于所述第一刻蚀气体，用于第一刻蚀气体机第三刻蚀气体之间的缓冲刻蚀气体，可以保证刻蚀速率不至于改变得太快而导致沟槽侧壁的损伤，保证最终沟槽侧壁的平整性，在本实施例中，所述第二刻蚀气体包括CF₄、Cl₂、CHF₃的混合气体。

其中，CF₄的流量范围为30～50sccm，Cl₂的流量范围为70～90sccm，CHF₃的流量范围为50～70sccm。刻蚀时采用的解离电压为700～900V，RF射频偏压为250～350V。在本实施例中，CF₄的流量为40sccm，Cl₂的流量为80sccm，CHF₃的流量为60sccm。刻蚀时采用的解离电压为800V，RF射频偏压为300V。

在本实施例中，采用所述第二刻蚀气体对上述的第一沟槽110继续进行刻蚀形成第二沟槽111，直至所述第二沟槽111的底部离所述浅沟槽隔离105的上表面具有第二距离H2为止，具体地，所述的第二距离H2大于或等于550nm。

如图1及图6所示，最后进行步骤S14，以第三刻蚀气体对所述刻蚀窗口109下方的半导体衬底106继续进行刻蚀，直至露出所述刻蚀窗口109下方的浅沟槽隔离105及介质层，形成用于制造焊盘的沟槽112。

作为示例，所述第三刻蚀气体对所述半导体衬底106和所述浅沟槽隔离105的刻蚀选择比较大，一般大于30，这样可以保证所述半导体衬底106被去除的同时，所述浅沟槽隔离105及所述介质层104基本不会被刻蚀，保证所述浅沟槽隔离105和介质层104的原有形貌，有利于后续金属层的制作。在本实施例中，所述第三刻蚀气体为HBr、Cl₂、He及O₂的混合气体。

其中，HBr的流量范围为90～110sccm，Cl₂的流量范围为50～70sccm，He的流量范围为15～25sccm，O₂的流量范围为5～15sccm。刻蚀时采用的解离电压为700～900V，RF射频偏压为300～400V。在本实施例中，HBr的流量为100sccm，Cl₂的流量为60sccm，He的流量为20sccm，O₂的流量为10sccm。刻蚀时采用的解离电压为800V，RF射频偏压为325V。虽然第三刻蚀气体对所述半导体衬底101的刻蚀速率也较慢会导致第三步刻蚀的时间较长，但由于前两步刻蚀后，所述第二沟槽111底部距离所述浅沟槽隔离105的距离较小（大概为550nm），可以缩短第三步刻蚀的时间，从而，该侧壁与水平面所夹的锐角角度仍然可以达到75～85度，此侧壁呈一定角度的倾斜同样可以有效提高后续金属层的制备质量。

需要说明的是，虽然，该步骤采用的第三刻蚀气体对半导体衬底101及浅沟槽隔离105的刻蚀选择比较高，但是，由于刻蚀的时间较长，所述浅沟槽隔离105裸露的部分特别是裸露的角上的部分也会一定程度的被刻蚀成弧形，如图6所示，如此形状可以降低器件由于尖端放电等效应而被击穿的概率，提高器件的耐压能力。

总的来说，对于上述各刻蚀气体的选择原则是，所述第一刻蚀气体对所述半导体衬底106的刻蚀速率大于所述第二刻蚀气体；所述第二刻蚀气体对所述半导体衬底106的刻蚀速率大于所述第三刻蚀气体；所述第三刻蚀气体对所述半导体衬底106和所述浅沟槽隔离105的刻蚀选择比大于所述第二刻蚀气体，并且，所述第三刻蚀气体对所述半导体衬底106和所述介质层104的刻蚀选择比大于所述第二刻蚀气体。

如上所述，本发明提供一种半导体器件的制作方法，包括步骤：1）提供一半导体器件结构，至少包括：半导体衬底106、间隔制作于所述半导体衬底106中的浅沟槽隔离105以及结合于所述浅沟槽隔离105及所述半导体衬底106正面介质层104，于所述半导体衬底背面制作具有刻蚀窗口109的光刻掩膜，且所述刻蚀窗口109垂向对应有浅沟槽隔离区域1091及介质层区域1092；2）以第一刻蚀气体对所述刻蚀窗口109下方的半导体衬底106进行刻蚀，使刻蚀停止于距所述浅沟槽隔离105的上方第一距离H1的位置；3）以第二刻蚀气体对所述刻蚀窗口109下方的半导体衬底106继续进行刻蚀，使刻蚀停止于距所述浅沟槽隔离105的上方第二距离H2的位置，所述第二距离H2小于第一距离H1；4）以第三刻蚀气体对所述刻蚀窗口109下方的半导体衬底106继续进行刻蚀，直至露出所述刻蚀窗口109下方的浅沟槽隔离105及介质层104，形成用于制造焊盘的沟槽112；其中，所述第一刻蚀气体对所述半导体衬底106的刻蚀速率大于所述第二刻蚀气体；所述第二刻蚀气体对所述半导体衬底106的刻蚀速率大于所述第三刻蚀气体；所述第三刻蚀气体对所述半导体衬底106和所述浅沟槽隔离105的刻蚀选择比大于所述第二刻蚀气体，并且，所述第三刻蚀气体对所述半导体衬底106和所述介质层104的刻蚀选择比大于所述第二刻蚀气体。本发明通过三次不同的气体对半导体衬底106进行刻蚀，第一次刻蚀速率较快，保证了刻蚀效率且使沟槽上部呈倒梯形，增加了后续金属层厚度的可控性；第二次刻蚀速度稍慢，保证了第一次刻蚀和第三次刻蚀之间的有效缓冲，保证半导体衬底106侧壁的平整；第三次刻蚀速率较慢，且对半导体衬底106及浅沟槽隔离105具有较高的刻蚀选择比，可以避免对半导体衬底106或浅沟槽隔离105的过度刻蚀。本发明步骤简单，适用于工业生产。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种半导体器件的制作方法，其特征在于，至少包括以下步骤：

1）提供一半导体器件结构，至少包括：半导体衬底、间隔制作于所述半导体衬底中的浅沟槽隔离以及结合于所述浅沟槽隔离及所述半导体衬底正面的介质层，于所述半导体衬底背面制作具有刻蚀窗口的光刻掩膜，且所述刻蚀窗口垂向对应有浅沟槽隔离区域及介质层区域；

2.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述半导体器件为背照式图像传感器。

3.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述半导体衬底的材料为硅，所述浅沟槽隔离和所述介质层的材料为二氧化硅。

4.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述光刻掩膜包括图形化的硬掩膜层和位于所述硬掩膜层上的图形化的光刻胶层。

5.根据权利要求1所述的半导体器件的制作方法，其特征在于：所述第一刻蚀气体为CF₄、Cl₂、CHF₃及Ar的混合气体；所述第二刻蚀气体包括CF₄、Cl₂、CHF₃的混合气体；所述第三刻蚀气体为HBr、Cl₂、He及O₂的混合气体。

6.根据权利要求5所述的半导体器件的制作方法，其特征在于：步骤2）中，CF₄的流量范围为30～50sccm，Cl₂的流量范围为70～90sccm，CHF₃的流量范围为50～70sccm，Ar的流量范围为40～60sccm。

7.根据权利要求5所述的半导体器件的制作方法，其特征在于：步骤3）中，CF₄的流量范围为30～50sccm，Cl₂的流量范围为70～90sccm，CHF₃的流量范围为50～70sccm。

8.根据权利要求5所述的半导体器件的制作方法，其特征在于：步骤4）中，HBr的流量范围为90～110sccm，Cl₂的流量范围为50～70sccm，He的流量范围为15～25sccm，O₂的流量范围为5～15sccm。

9.根据权利要求1所述的半导体器件的制作方法，其特征在于：步骤2）于所述半导体衬底中刻蚀出第一沟槽，所述第一沟槽的截面形状为倒梯形。

10.根据权利要求1所述的半导体器件的制作方法，其特征在于：步骤2）所述的第一距离大于或等于650nm；步骤3）所述的第二距离大于或等于550nm。