JP2799566B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2799566B2 JP2799566B2 JP60255716A JP25571685A JP2799566B2 JP 2799566 B2 JP2799566 B2 JP 2799566B2 JP 60255716 A JP60255716 A JP 60255716A JP 25571685 A JP25571685 A JP 25571685A JP 2799566 B2 JP2799566 B2 JP 2799566B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- conductor
- conductive film
- insulating film
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、不揮発性メモリおよびダイナミックメモ
リなどに用いられている薄い絶縁膜の特性を改善し、メ
モリ特性を良好にする技術に関する。 〔発明の概要〕 この発明は、第１の導電体とその上の絶縁膜と第２の
導電体とを有する半導体装置において、第１の導電体を
ドライエッチングを行う事により、第１の導電体の表面
に存在する微視的歪，欠陥を取除き、その上に形成され
る絶縁膜の膜質を向上させるようにしたものである。 〔従来の技術〕 従来、第２図に示すように、第１の導電体である多結
晶シリコン膜３をドライエッチング法を用いて所望のパ
ターンを形成した後、薄い絶縁膜６を形成し、さらに第
２の導電体７を形成していた。 〔発明が解決しようとする問題点〕 しかし、従来行われていた上記の方法では、第１の導
電体３の側面４はドライエッチングによる微視的表面荒
れおよび微視的歪を有している。また、第１の導電体３
の側面角部５は角張っている。これらの表面荒れや歪お
よび角部はその後の工程においても解消されない為、薄
い絶縁膜６の膜質を大きく劣化させていた。すなわち、
第３図に示す様に、第１の導電体膜３と薄い絶縁膜６お
よび第２の導電体膜７とから形成されるコンデンサ構造
の電流−電圧特性において、第１の導電体膜の段差の上
に形成されるコンデンサの絶縁耐圧は平坦部の場合に比
べかなり劣化している。 このような薄い絶縁膜の電気的特性の劣化はこれらの
構造を有する不揮発性メモリのメモリ特性を悪くしてい
た。 〔問題点を解決するための手段〕 上記問題点を解決するためにこの発明は、ドライエッ
チングによって形成した第１の導電体層の表面を湿式エ
ッチング方法により薄くエッチングする工程を行い、絶
縁膜の膜質の劣化を防止する様にした。 〔作用〕 上記のような軽いエッチングを施す事により、第１の
絶縁体膜に存在していた表面荒れや歪を除去し、側面角
部を丸める事ができる。この作用により、第１の導電体
膜上に形成した薄い絶縁膜の膜質の劣化を防止でき、良
好な電気特性を得る事ができる。 〔実施例〕 以下にこの発明の実施例を図面にもとづいて説明す
る。第１図（ａ）において、半導体基板１の表面に絶縁
膜２を形成し、多結晶シリコン膜を化学気相成長法を用
いて生成し、ドーピングを行い多結晶シリコン膜を導電
体膜としてから、光触刻法とドライエッチング法とを用
いて多結晶シリコン膜を所望の形状に除去し、配線ある
いは電極として用いる第１の導電体膜３を得る。この時
多結晶シリコン膜の側壁表面には微視的な表面荒れおよ
び歪４が存在する。また角部５も角張った形状となって
いる。次に第１図（ｂ）に示すように、多結晶シリコン
膜をエッチングできる湿式（ウエット）エッチング液を
用いて、多結晶シリコン膜３を100〜1000Åエッチング
する。この時半導体装置全体をエッチングするので、多
結晶シリコン膜３の側面および表面がエッチングされ
る。この湿式エッチングにより、多結晶シリコン膜の側
壁表面に存在していた微視的歪や表面荒れは除去され
る。また角部５の角も取れ形状が丸くなる。ここで、こ
の一式エッチングの液として酸系とアルカリ系がある。
酸系のエッチング液の１つとして、弗酸（HF）と硝酸
（HNO3）と酢酸（CH3COOH）との混合液がある。この３
種の溶液の割合によって多結晶シリコンのエッチング速
度やエッチング形状が変化する。エッチング速度は制御
性の点で遅い方が望ましい。これら３種の混合液の代表
的な割合はHF:CH3COOH:NHO3＝1:25:50があり、この混合
液の多結晶シリコン膜のエッチング速度は30〜50Å/sec
である。HFの割合を少なくすればエッチング速度がさら
に遅くなる。また水を加えて遅くする事も可能である。
他の酸系のエッチング液として100℃以上の温度のリン
酸（H3PO4）溶液がある。150℃CH3PO4溶液の多結晶シリ
コン膜のエッチング速度は５〜50Å/mmである。 アルカリ系のエッチング液としては、コリン（C5H15N
O2）や水酸化カリウム（KOH）やアンモニア水（NH4OH）
や弗化アンモニウム（NH4F）等を挙げる事ができる。 次に第１図（ｃ）に示すように、薄い絶縁膜６を形成
する。この絶縁膜の厚さはシリコン酸化（SiO2）膜の場
合100〜1000Åが望ましい。この絶縁膜の形成方法とし
て、酸化法，化学気相成長（CVD）法，物理的気相成長
（PVD）法、等の種々の方法がある。現在最も良質のSiO
2膜は、ジクロルジラン（SiH2Cl2）ガスと亜酸化窒素
（N2O）ガスとの化学気相反応によって生成される膜で
ある。 次に第１図（ｄ）に示すように、第２の導電体膜７を
形成する。この第１図（ｄ）に示した構造は様々な半導
体装置に使用されるが、最も代表的なものは不揮発性メ
モリやダイナミックラムのセルに使用されている。 第１図の工程を用いて形成したコンデンサ構造の電気
的特性を第４図に示す。第４図は第１の導電体膜３と第
２の導電体膜７を対向電極として絶縁膜６の電圧−電流
特性である。第１の導電体膜と第２の導電体膜７とはリ
ン（Ｐ）を高濃度に含んだ多結晶シリコン膜である。ま
た薄い絶縁膜６は減圧CVD法を用いてSiH2Cl2ガスとN2O
ガスの反応で生成したSiO2膜である。膜厚は200Åであ
る。第４図と従来方法で作成した電圧−電流特性（第３
図）と比較してみると大巾に改善されている事が分る。
すなわち、第４図では、段差部と平坦部で電圧−電流特
性の違いは殆んど見られず、第３図で大巾に劣化した特
性が回復している。第３図と同様にこの場合の極性はゲ
ート電極を正としている。さらに注目すべき事として、
破壊電流密度は1A/cm2以上と従来方法より１桁以上高い
事であり、素子の寿命も大幅に延ばす事ができる。 本発明を用いる事により不揮発性メモリやダイナミッ
クラムのメモリ特性を大巾に改善し信頼性を増す事が可
能となる。 上記の実施例では、第１の導電体膜が主に多結晶シリ
コンである場合を示したが、もちろん、第１の導電体膜
が他の導電体であってもよい。たとえば、タングステン
シリサイドあるいはモリブデンシリサイドあるいはチタ
ンシリサイドあるいは白金シリサイドあるいはパラジウ
ムシリサイド等の高融点金属シリサイドが挙げられる。 さらに、第１の導電体膜はタングステンあるいはモリ
ブデンあるいはチタンあるいは白金等の高融点金属であ
ってもよい。 〔発明の概要〕 この発明は以上説明したように、第１の導電体膜の側
壁表面を湿式エッチング法で100〜1000Åエッチングす
る事により、従来問題となっていた第１の導電体膜上の
絶縁膜の電気的特性を大巾に改善できるという効果があ
る。
リなどに用いられている薄い絶縁膜の特性を改善し、メ
モリ特性を良好にする技術に関する。 〔発明の概要〕 この発明は、第１の導電体とその上の絶縁膜と第２の
導電体とを有する半導体装置において、第１の導電体を
ドライエッチングを行う事により、第１の導電体の表面
に存在する微視的歪，欠陥を取除き、その上に形成され
る絶縁膜の膜質を向上させるようにしたものである。 〔従来の技術〕 従来、第２図に示すように、第１の導電体である多結
晶シリコン膜３をドライエッチング法を用いて所望のパ
ターンを形成した後、薄い絶縁膜６を形成し、さらに第
２の導電体７を形成していた。 〔発明が解決しようとする問題点〕 しかし、従来行われていた上記の方法では、第１の導
電体３の側面４はドライエッチングによる微視的表面荒
れおよび微視的歪を有している。また、第１の導電体３
の側面角部５は角張っている。これらの表面荒れや歪お
よび角部はその後の工程においても解消されない為、薄
い絶縁膜６の膜質を大きく劣化させていた。すなわち、
第３図に示す様に、第１の導電体膜３と薄い絶縁膜６お
よび第２の導電体膜７とから形成されるコンデンサ構造
の電流−電圧特性において、第１の導電体膜の段差の上
に形成されるコンデンサの絶縁耐圧は平坦部の場合に比
べかなり劣化している。 このような薄い絶縁膜の電気的特性の劣化はこれらの
構造を有する不揮発性メモリのメモリ特性を悪くしてい
た。 〔問題点を解決するための手段〕 上記問題点を解決するためにこの発明は、ドライエッ
チングによって形成した第１の導電体層の表面を湿式エ
ッチング方法により薄くエッチングする工程を行い、絶
縁膜の膜質の劣化を防止する様にした。 〔作用〕 上記のような軽いエッチングを施す事により、第１の
絶縁体膜に存在していた表面荒れや歪を除去し、側面角
部を丸める事ができる。この作用により、第１の導電体
膜上に形成した薄い絶縁膜の膜質の劣化を防止でき、良
好な電気特性を得る事ができる。 〔実施例〕 以下にこの発明の実施例を図面にもとづいて説明す
る。第１図（ａ）において、半導体基板１の表面に絶縁
膜２を形成し、多結晶シリコン膜を化学気相成長法を用
いて生成し、ドーピングを行い多結晶シリコン膜を導電
体膜としてから、光触刻法とドライエッチング法とを用
いて多結晶シリコン膜を所望の形状に除去し、配線ある
いは電極として用いる第１の導電体膜３を得る。この時
多結晶シリコン膜の側壁表面には微視的な表面荒れおよ
び歪４が存在する。また角部５も角張った形状となって
いる。次に第１図（ｂ）に示すように、多結晶シリコン
膜をエッチングできる湿式（ウエット）エッチング液を
用いて、多結晶シリコン膜３を100〜1000Åエッチング
する。この時半導体装置全体をエッチングするので、多
結晶シリコン膜３の側面および表面がエッチングされ
る。この湿式エッチングにより、多結晶シリコン膜の側
壁表面に存在していた微視的歪や表面荒れは除去され
る。また角部５の角も取れ形状が丸くなる。ここで、こ
の一式エッチングの液として酸系とアルカリ系がある。
酸系のエッチング液の１つとして、弗酸（HF）と硝酸
（HNO3）と酢酸（CH3COOH）との混合液がある。この３
種の溶液の割合によって多結晶シリコンのエッチング速
度やエッチング形状が変化する。エッチング速度は制御
性の点で遅い方が望ましい。これら３種の混合液の代表
的な割合はHF:CH3COOH:NHO3＝1:25:50があり、この混合
液の多結晶シリコン膜のエッチング速度は30〜50Å/sec
である。HFの割合を少なくすればエッチング速度がさら
に遅くなる。また水を加えて遅くする事も可能である。
他の酸系のエッチング液として100℃以上の温度のリン
酸（H3PO4）溶液がある。150℃CH3PO4溶液の多結晶シリ
コン膜のエッチング速度は５〜50Å/mmである。 アルカリ系のエッチング液としては、コリン（C5H15N
O2）や水酸化カリウム（KOH）やアンモニア水（NH4OH）
や弗化アンモニウム（NH4F）等を挙げる事ができる。 次に第１図（ｃ）に示すように、薄い絶縁膜６を形成
する。この絶縁膜の厚さはシリコン酸化（SiO2）膜の場
合100〜1000Åが望ましい。この絶縁膜の形成方法とし
て、酸化法，化学気相成長（CVD）法，物理的気相成長
（PVD）法、等の種々の方法がある。現在最も良質のSiO
2膜は、ジクロルジラン（SiH2Cl2）ガスと亜酸化窒素
（N2O）ガスとの化学気相反応によって生成される膜で
ある。 次に第１図（ｄ）に示すように、第２の導電体膜７を
形成する。この第１図（ｄ）に示した構造は様々な半導
体装置に使用されるが、最も代表的なものは不揮発性メ
モリやダイナミックラムのセルに使用されている。 第１図の工程を用いて形成したコンデンサ構造の電気
的特性を第４図に示す。第４図は第１の導電体膜３と第
２の導電体膜７を対向電極として絶縁膜６の電圧−電流
特性である。第１の導電体膜と第２の導電体膜７とはリ
ン（Ｐ）を高濃度に含んだ多結晶シリコン膜である。ま
た薄い絶縁膜６は減圧CVD法を用いてSiH2Cl2ガスとN2O
ガスの反応で生成したSiO2膜である。膜厚は200Åであ
る。第４図と従来方法で作成した電圧−電流特性（第３
図）と比較してみると大巾に改善されている事が分る。
すなわち、第４図では、段差部と平坦部で電圧−電流特
性の違いは殆んど見られず、第３図で大巾に劣化した特
性が回復している。第３図と同様にこの場合の極性はゲ
ート電極を正としている。さらに注目すべき事として、
破壊電流密度は1A/cm2以上と従来方法より１桁以上高い
事であり、素子の寿命も大幅に延ばす事ができる。 本発明を用いる事により不揮発性メモリやダイナミッ
クラムのメモリ特性を大巾に改善し信頼性を増す事が可
能となる。 上記の実施例では、第１の導電体膜が主に多結晶シリ
コンである場合を示したが、もちろん、第１の導電体膜
が他の導電体であってもよい。たとえば、タングステン
シリサイドあるいはモリブデンシリサイドあるいはチタ
ンシリサイドあるいは白金シリサイドあるいはパラジウ
ムシリサイド等の高融点金属シリサイドが挙げられる。 さらに、第１の導電体膜はタングステンあるいはモリ
ブデンあるいはチタンあるいは白金等の高融点金属であ
ってもよい。 〔発明の概要〕 この発明は以上説明したように、第１の導電体膜の側
壁表面を湿式エッチング法で100〜1000Åエッチングす
る事により、従来問題となっていた第１の導電体膜上の
絶縁膜の電気的特性を大巾に改善できるという効果があ
る。
【図面の簡単な説明】
第１図（ａ）〜（ｄ）はこの発明の製造方法の工程順を
示す断面図、第２図は従来の製造方法を示す断面図、第
３図は従来の製造方法により段差部に形成したMOSダイ
オードの電流−電界特性を示すグラフ、第４図は本発明
の製造方法により段差部に形成したMOSダイオードの電
流−電界特性を示すグラフである。 １……半導体基板 ２……絶縁膜 ３……第１の導電体膜 ６……絶縁膜 ７……第２の導電体膜
示す断面図、第２図は従来の製造方法を示す断面図、第
３図は従来の製造方法により段差部に形成したMOSダイ
オードの電流−電界特性を示すグラフ、第４図は本発明
の製造方法により段差部に形成したMOSダイオードの電
流−電界特性を示すグラフである。 １……半導体基板 ２……絶縁膜 ３……第１の導電体膜 ６……絶縁膜 ７……第２の導電体膜
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.6 識別記号 ＦＩ
Ｈ０１Ｌ 29/792
Claims (1)
- (57)【特許請求の範囲】 １．半導体基板上に第１の絶縁膜を介して第１の導電体
膜を形成し、前記第１の導電体膜をドライエッチング法
により所望の形状に除去し、半導体全体を湿式エッチン
グ液を用いて100〜1000オングストロームエッチングし
て所望の形状に除去された前記第１の導電体膜の側面及
び上面の表面荒れを除去すると同時に前記第１の導電体
膜の側面及び上面よりなる角部の形状を丸くし、前記第
１の導電体膜の上面に第２の絶縁膜を形成し、前記第２
の絶縁膜の上に第２の導電体膜を形成することを特徴と
する半導体装置の製造方法。 ２．前記第１の導電体膜が多結晶シリコン膜であり、前
記エッチング液が少なくとも弗酸、酢酸及び硝酸との３
種類の溶液の混合液である請求項１記載の半導体装置の
製造方法。 ３．前記第１の導電体膜が多結晶シリコン膜であり、前
記エッチング液がアルカリ系の溶液を主成分とする請求
項１記載の半導体装置の製造方法。 ４．前記第１の導電体膜が多結晶シリコン膜であり、前
記エッチング液が100℃以上の温度に保温されたリン酸
溶液である請求項１記載の半導体装置の製造方法。 ５．前記第１の導電体膜がタングステンシリサイドある
いはモリブデンシリサイドあるいはチタンシリサイドの
高融点金属シリサイド膜である請求項１記載の半導体装
置の製造方法。 ６．前記第１の導電体膜がタングステンあるいはモリブ
デンあるいはチタンニウムの高融点金属膜である請求項
１記載の半導体装置の製造方法。 ７．前記第１の導電体膜と前記第２の導電体膜との間の
第２の絶縁膜が化学的氣相成長法によって形成される請
求項１記載の半導体装置の製造方法。 ８．前記第１の導電体膜と前記第２の導電体膜との間の
第２の絶縁膜が少なくともジクロルシランガスと亜酸化
窒素ガスとの二種類のガスの化学的氣相成長法によって
形成される請求項１記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60255716A JP2799566B2 (ja) | 1985-11-14 | 1985-11-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60255716A JP2799566B2 (ja) | 1985-11-14 | 1985-11-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62115767A JPS62115767A (ja) | 1987-05-27 |
| JP2799566B2 true JP2799566B2 (ja) | 1998-09-17 |
Family
ID=17282652
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60255716A Expired - Lifetime JP2799566B2 (ja) | 1985-11-14 | 1985-11-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2799566B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2637149B2 (ja) * | 1988-03-23 | 1997-08-06 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
| US6268260B1 (en) * | 1999-03-31 | 2001-07-31 | Lam Research Corporation | Methods of forming memory cell capacitor plates in memory cell capacitor structures |
| JP2006121009A (ja) * | 2004-10-25 | 2006-05-11 | Renesas Technology Corp | 半導体記憶装置およびその製造方法 |
| KR100668833B1 (ko) * | 2004-12-17 | 2007-01-16 | 주식회사 하이닉스반도체 | 반도체소자의 캐패시터 제조방법 |
| JP4912647B2 (ja) * | 2005-09-08 | 2012-04-11 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置およびその製造方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58138051A (ja) * | 1982-02-12 | 1983-08-16 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-11-14 JP JP60255716A patent/JP2799566B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62115767A (ja) | 1987-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101072760B1 (ko) | 실리콘에 정사각형 커트를 생성하기에 적합한 습식 에칭 및그로부터 얻은 구조체 | |
| US7683020B2 (en) | Methods of removing metal-containing materials | |
| EP0044400B1 (en) | Fet memory cell structure and process | |
| US4742025A (en) | Method of fabricating a semiconductor device including selective etching of a silicide layer | |
| JP2799566B2 (ja) | 半導体装置の製造方法 | |
| JPS6235268B2 (ja) | ||
| JPH0196950A (ja) | 半導体装置の製造方法 | |
| JPH1050955A (ja) | 半導体装置の製造方法 | |
| KR100399917B1 (ko) | 반도체소자의캐패시터제조방법 | |
| JPH09260609A (ja) | 半導体記憶装置の製造方法 | |
| CN109003962A (zh) | 一种高频硅电容器的制造方法 | |
| JPH05851B2 (ja) | ||
| JPH0621184A (ja) | 半導体装置の故障解析方法 | |
| KR0147775B1 (ko) | 트랜지스터의 게이트 전극 형성 방법 | |
| JPH08236475A (ja) | コンタクト窓の形成方法 | |
| JPH05299579A (ja) | 半導体装置の製造方法 | |
| JPH10163502A (ja) | 半導体装置及びその作製方法 | |
| CN111527602A (zh) | 具有带有轮廓化上表面的半导体材料区的半导体组合件；及利用蚀刻来轮廓化半导体材料的上表面而形成半导体组合件的方法 | |
| JPH0618236B2 (ja) | 半導体素子の製造方法 | |
| KR970018556A (ko) | 반도체 메모리장치의 커패시터 제조방법 | |
| JPH09270498A (ja) | 半導体記憶装置の製造方法 | |
| JPH10284716A (ja) | 半導体装置の製造方法 | |
| JPH04278585A (ja) | 半導体装置の製造方法 | |
| JPH06268172A (ja) | 半導体装置およびその製造方法 | |
| JPS6135563A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |