JPH02271526A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は半導体装置の製造方法に関し、特にトレンチ
キャパシタやトレンチアイソレーション構造を形成する
ための製造方法に関する。

（従来の技術） 一般に、トレンチキャパシタやトレンチアイソレーショ
ン構造を形成する場合には、まず基板表面に開孔部が形
成され、次いでその開孔部内を含む全面に誘電体膜が形
成される。そして、誘電体膜を開孔部内にのみ残存させ
るように基板上の誘電体膜を通常のドライまたはウェッ
トエツチングによって除去する。

この場合、開孔部内の誘電体膜の表面には凹凸が生じ易
い。これは、開孔部内の誘電体膜のエツチング速度と誘
電体膜のエツチング速度が同じことに起因している。つ
まり、誘電体膜の膜厚バラツキが発生している時は、誘
電体膜のエツチングを行なうとそのバラツキが開孔部内
の誘電体膜の表面にそのまま継承され、誘電体膜の表面
に凹凸が生じる。

また、開孔部内の誘電体膜はその開孔の内壁から成長さ
れて形成されているので、その成長の合せ目付近つまり
誘電体膜の中心部近傍のエツチング速度は異常に速い。

このため、開孔部内の誘電体膜の表面中央には、窪みが
発生し易い欠点がある。

このように、従来では開孔部内の誘電体膜表面を平坦に
形成することが困難であった。これは、断線等を招く大
きな要因になる。

（発明が解決しようとする課題） この発明は前述の事情に鑑みなされたもので、従来では
開孔部内の誘電体膜表面を平坦に形成することが困難で
あった点を改善し、誘電体膜表面を容易に平坦に形成で
きるようにして、トレンチキャパシタやトレンチアイソ
レーション構造を歩留り良く製造できる半導体装置の製
造方法を提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明による半導体装置の製造方法は、半導体基板を
選択的にエツチングしてその表面に開孔部を形成する工
程と、前記開孔部を埋込むように全面に誘電体膜を形成
する工程と、前記半導体基板を所定の回転速度で回転さ
せた状態で前記半導体基板にエツチング液をかけて前記
開孔部内にのみ前記誘電体膜が残存するように前記誘電
体膜をエツチングする工程とを具備することを特徴とす
る。

（作　用） この半導体装置の製造方法にあっては、半導体基板を回
転させながら誘電体膜のエツチングを行なっているので
、そのエツチング液は基板表面に維持されて基板内には
浸透しにくくなる。したがって、基板表面上の誘電体膜
のエツチング速度よりも開孔部内の誘電体膜のエツチン
グ速度を大幅に遅らせることが可能になる。このため、
誘電体膜の膜厚バラツキが発生している時も、開孔部内
の誘電体膜にはそのバラツキによる影響が与えられにく
いので凹凸の発生を防止することができる。また、開孔
部内の誘電体膜のエツチング速度は遅いので、開孔部内
の誘電体膜の表面中央に窪みが発生することも防止でき
る。

したがって、この製造方法によれば、誘電体膜表面を容
易に平坦化することが可能になる。

（実施例） 以下、図面を参照してこの発明の詳細な説明する。

第１図にはこの発明の一実施例としてトレンチアイソレ
ーション構造を形成する場合の製造工程が示されている
。まず、シリコン基板１１の表面を選択的にＲＩＥ等の
異方性エツチングによってエツチングして、深さが約５
μｍ１幅が約１μｍの溝１２を形成する。次に、第１図
（Ｂ）に示すように、溝１２の内周面を含む全面に熱酸
化膜１３を約２０００人形成する。その後、誘電体膜と
してボＩＪ　シ’）　：Ｉ　ン１１１１４をＬＰＣＶＤ
法（、：　ヨッＴ−１、２ｕｍ〜１．５μｍ程度全面に
成長形成して、溝１２を埋込む。

次いで、シリコン基板１１を任意の回転テーブル（図示
せず）に載置して好ましくは２００から１５０Ｏｒ　ｐ
ｍ程度の回転速度、さらに好ましくは７００から１ｌ１
００ｒｐ程度の回転速度で基板１１をその基板表面と実
質的に平行に面内で回転させた状態で、エツチング液を
ノズルから流して基板１１にかける。この場合のエツチ
ング液としては、ＨＮＯ３とＨＦを１００：１の体積比
で混合した混合薬液を使用することが好ましい。この場
合には、ポリシリコン膜１４のエツチング速度は１分当
り１μｍ程度になるので、このエツチングを２分間程行
なうことによってポリシリコン膜１４を溝１２内にのみ
残存させることができる。この様子を第１図（Ｃ）に示
す。

このように、ここでは基板１１を回転させながらポリシ
リコン膜１４をエツチングしているので、この時のエツ
チング液は基板１１の表面上に維持さ・れた状態になっ
て溝１２内部には浸透しにくい。このため、基板１１表
面上のポリシリコン膜１４のエツチング速度よりも溝１
２内のポリシリコン膜１４のエツチング速度を大幅に遅
らせることが可能になる。

したがって、溝１２内のポリシリコン膜１４に対しては
オーバーエツチングがほとんど無い状態で基板１１表面
上のポリシリコン膜１４を完全に除去できる。

また、たとえポリシリコン膜１４に膜厚バラツキが発生
していても溝１２内のポリシリコン膜１４にはそのバラ
ツキによる影響が与えられにくいので溝１２内のポリシ
リコン膜１４の表面を平坦にすることができる。また、
ポリシリコン膜１４をエツチングする際には反応生成物
が作られるが、回転によってその反応生成物は外部へ吹
き飛ばされるので、均一なエツチングが可能になる。さ
らには、溝１２内のポリシリコン膜１４のエツチング速
度が遅いことによって、溝１２内のポリシリコン膜１４
の表面中央に窪みが発生することも防止できる。

次いで、第１図（Ｄ）に示すように、熱酸化を行なうこ
とによって溝１２内のポリシリコン膜１４上に酸化膜１
５を形成し、これによって基体表面全体を平坦化する。

第２図に基板１１を回転させた状態でポリシリコン膜１
４のエツチングを行なった場合のエツチング特性を示す
。図において、線Ａは基板１１を回転させない場合の従
来のエツチング特性を示すもので、線Ｂは基板１１を回
転させた状態でのエツチング特性を示すものである。こ
の図から分るように、基板ｌｌを回転させた状態ではポ
リシリコン膜１２の表面から１．５μｍ程度までは基板
１１を回転させない場合と同様にエツチング量とエツチ
ング時間とがほぼ比例するが、１．５μｍより深い位置
（溝内部）では従来と異なりエツチング量が飽和される
。

このように、この発明では、基板１１を回転させること
によってポリシリコン膜１４のエツチング速度をその基
板１１の表面部と溝１２の内部とで異ならせ、これによ
って溝１２内部に残存されたポリシリコン膜１４表面の
平坦化を実現している。したがって、断線等の障害を招
くこと無くトレンチアイソレーション構造やトレンチキ
ャパシタを歩留り良く形成することが可能になる。

［発明の効果］ 以上のように、この発明によれば、溝内の誘電体膜表面
を容易に平坦に形成できるようになり、トレンチキャパ
シタやトレンチアイソレーション構造を歩留り良く製造
することが可能になる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る半導体装置の製造方
法を示す断面図、第２図はこの発明の一実施例に係る製
造方法のエツチング特性を示す図である。 １１・・・半導体基板、１２・・・溝、１３．１５・・
・酸化膜、１４・・・ポリシリコン膜。 出願人代理人　弁理士　鈴江武彦

Claims (2)

【特許請求の範囲】
1. （１）半導体基板を選択的にエッチングしてその表面に
   開孔部を形成する工程と、 前記開孔部を埋込むように全面に誘電体膜を形成する工
   程と、 前記半導体基板を所定の回転速度で回転させた状態で前
   記半導体基板にエッチング液をかけて前記開孔部内にの
   み前記誘電体膜が残存するように前記誘電体膜をエッチ
   ングする工程とを具備することを特徴とする半導体装置
   の製造方法。
2. （２）前記半導体基板はその基板表面に対して実質的に
   平行な面内で回転されることを特徴とする請求項１記載
   の半導体装置の製造方法。