TW463213B - Nonvolatile semiconductor memory device and manufacture thereof - Google Patents

Nonvolatile semiconductor memory device and manufacture thereof Download PDF

Info

Publication number
TW463213B
TW463213B TW089107872A TW89107872A TW463213B TW 463213 B TW463213 B TW 463213B TW 089107872 A TW089107872 A TW 089107872A TW 89107872 A TW89107872 A TW 89107872A TW 463213 B TW463213 B TW 463213B
Authority
TW
Taiwan
Prior art keywords
gate
gate electrode
insulating film
transistor
memory device
Prior art date
Application number
TW089107872A
Other languages
English (en)
Inventor
Akira Aida
Hirohisa Iizuka
Riichiro Shirata
Seiichi Aritome
Kazuhiro Shimizu
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Application granted granted Critical
Publication of TW463213B publication Critical patent/TW463213B/zh

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/42—Simultaneous manufacture of periphery and memory cells
    • H10B41/43—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor
    • H10B41/48—Simultaneous manufacture of periphery and memory cells comprising only one type of peripheral transistor with a tunnel dielectric layer also being used as part of the peripheral transistor
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
    • Y10S257/909—Macrocell arrays, e.g. gate arrays with variable size or configuration of cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

五、發明說明（1) [發明之所屬技術領域] .本發明係關於一種非揮發性半導體記憶裝置及其製& 法，特別是在一作為電荷蓋積層之浮動閘極上積層控=1 極，即具有所謂層疊閘極構造之記憶胞（胞電晶體）:^閘 體記憶體所使用者。 半導 [習知技術] 如周知地，半導體記憶體係胞電晶體或周邊電晶體配嗖 於同一基板上之構成。其中一例例如進行電氣上數據寫 入、消除之EEPROM (Electrically Erasable and Programmable Read only Memory)乃常為人所知=> 圖1 0係EEPROM之其中之一，概略地表示習知之在1^_型 i EEPR0M中的胞電晶體（包含，選擇閘極電晶體）及周邊電晶 丨體之構成者。 | : 以下，有關在N AND型EEPR0M中之胞電晶體及周邊電晶體 s的構成’依其形成製程而說明之。 1 亦即’圖11中係在上述習知NAND型EEPR0M中，表示胞電 !晶體及周邊電晶體之形成製程者，首先，如同圖（a)所 不’在矽基板101之表面形成電井區域及元件分離區域 丨 i (a) ’（任一者均未圖示）後，在上述電井區域上形成一成 丨 為閘極絕緣膜或通道氧化膜之熱氧化膜1 〇 2。 丨 在記憶胞區域中，在上述熱氧化膜（通道氧化膜）1 〇 2上 ;形成層疊閘極構造之閘極電極部1 〇 3，又，在其周邊回路 ：區域中，係在熱氧化膜（閘極氧化膜）102上形成一由單一 | :層所構成的閘極電極部1 〇 4。 463213
五、發明說明（2) ! 在記憶胞區域中之閘極電極部1 0 3，係例如在作為 I蓄積層之浮動閘極電極103a上介由一成為閘極間絕緣* | ΟΝΟ膜（氧化膜/氮化膜/氧化膜）i〇3b，而積層控制n< 極103c，成為周知之構成。 ▼ 然後，例如同圖（b)所示，形成一用以恢復閘極電極苦 1 03、1 04之加工損傷的後氧化膜1 〇 5。 # 再者’例如同圖（c )所示，對於各別之電晶體，植入— i用以形成源極/汲極擴散層之雜質1 〇 6 3 繼而，例如同圖（d)所示，藉回火使其雜質1〇6活性化， :而趕入通道區域側，俾形成源極/汲極擴散層丨〇 6，。 ； 然後’埋入層間絕緣膜1 07後，形成一連接上述閘極電 丨極部104之接觸108或配線1〇9、及、連接源極/沒極擴散層 | 106’之接觸110或位元線lu等之形成，而形成圖1〇所示之 構成即形成胞電晶體及周邊電晶體。 但，上述習知之胞電晶體及周邊電晶體時，藉植入雜質 i 1 06後之回火條件，受各源極/汲極擴散層丨〇 6，之' 閘極電 極部103、104之重疊長度所左右。 例如’回火不足而不使源極/汲極擴散層丨〇 6，與閘極電 :極部1 0 3、1 0 4重®，若變成偏移，其部分變成寄生電阻， ;無法得到充分的汲極電流。 |相反地’若回火過碩’而源極/汲極擴散層1 〇 6 ’侵入至 通這區域内之深度’麵通道效果會很顯著，招致源極/汲 i極間财壓降低等，使较置特性劣化。 般’記憶胞與周邊電晶體比較係閘極長短很短。因
第6頁 /^83213 ί五 '發明說明（3) ——---一^_ ； 丨此’短通道效果易作用。亦即’就周邊電晶體而言若只充 分的回火，胞電晶體或選擇閑極電晶體有5|起虞。 NAND型之EEPR0M時’原本記憶胞之源極/沒極擴散層、 | 106,係只要使串聯排列之胞相互電氣連接即可，故不須與 | :極電晶體103完全重疊。亦即，從胞電晶體及選擇閘極 廷晶體之特性，可謂應控制植入雜質106後的回火。 |又’對於間極加工後之後氧化量，原本必須只可充分恢 復加工損傷之後氧化，但後氧化係使烏瞰炎峯量。閘極長 :度很短之記憶胞時，以後氧化增加烏瞰尖峯量（例如參照 丨圖1 0之Α部分）係使偶合比降低等，並使寫入消 化，故不佳。 丨~另外邊電晶體之情形，閘極長度比較長，故允許進 !行充刀後乳化（例如參照圖1 0之B部分）。 如此，於nand型之EEPR0M係存在閉極長度相異之電晶 體，但依據電晶體之閘極長度而後氧化量或雜質擴散之最 |適回火條件不同，故此乃使製程機器減少之其中一個很大 j的要因。 、 I [發明欲解決之課題] 如上述般，在以往，依據電晶體之閘極長度而後氧化量丨 I或雜質擴散之最適回火條件不同，故此乃使製程機器減少 丨之問題。 因此，本發明之目的在於提供一種非揮發性半導體記憶 |裝置^其製埯方法，其係依據電晶體之閘極長度可控制後 :氧化量或雜質擴散之回火條件，可謀求裝置之高性能化。 4 63 21 3 五、發明說明（4) 又，本發明之目的在於提供一種非 置及其製造方•，其係使用以後氧化量或=== 條件依據電晶體之❹長度而最適化時，彳降低㈣^ 中之氫濃度，並可使通道氧化膜中之電子捕捉量。 、 [用以解決課題之方法] '‘ 為達成上述目的，本發明之非揮發性半導體記憶裝置， 係在半導體基板上設有記憶胞部與其周邊電路，其特徵在 於具備： 第1電晶體，其構成前述周邊電路部，且具有由第1問極 長度所構成之第1間極電極部’第2電晶體’其構成記憶月^ 部，且比第1閘極電極部之長度還短’具有由第2閘極長度 所構成之第2閘極電極部；第1絕緣膜，其係以只覆蓋第2 ;電晶體之方式，只選擇性設於記憶胞部。 丨 又，本發明之非揮發性半導體記憶裝置之製造方法，係 ^於半導體基板上設有記憶胞部與其周邊電路部，其特徵在 於具備如下步驟：在前述半導體基板，且對應於周邊電路 部之區域，形成由第1閘極長度所構成之第1閘極電極部， I在對應於記憶胞部之區域’形成比第1閘極電極部長度還 短，且由第2閘極長度所構成之第2閘極電極部；使前述第 1、第2閘極電極部分別形成掩模，而將雜質植入半導體基 i板之表面；以覆蓋第2閘極電極部之方式’於—具有第2閘 丨極電極部之第2電晶體所形成的記憶胞部，只選擇性地形i 丨成第1絕緣膜；在氧化氣氛中進行回火處理，而使雜質活| 性化，俾分別形成一具有第1閘極電極部之第1電晶體的擴
^ 63 2 1 3 _ ^Lz_____ 五、發明說明（5^ ' ------- 散層，Λ 若 ’一具有第2閘極電極部之第2電晶體的擴散簷 長 可^ ^本發明之非揮發性半導體記憶裝置及其製造万渰 度不=擇性氧化周邊半導體區域，藉此，電晶體之閘嫜 以~ 1時，對於各別之電晶體，可同時滿足後氧化量戒离 以▲質擴散之回火條件。 踱基 被氧 涑 又’本發明之非揮發性半導體記憶裝置，係於半導 上至^有一具有積層閘極構造部之記憶胞，藉表面 化之碎氮化膜而被覆記憶胞的構成。 進而’在本發明之非揮發性半導體記憶裝置的製造方 具備‘ 1半導體基板上設有一至少具有積層閘極構造郄Ζ 忑隐胞哈，藉矽氮化膜被覆記憶胞之步驟；與，使矽 膜表面強制性氧化之步驟。 八凡 ，若依本發明之非揮發性半導體記憶裝置，及其製造方 法’可減少矽氮化膜令之氫對通道氧化膜的影響。藉此 可防止通道氧化膜之信賴性劣化。 ’ [發明之實施形態] 以下，參照圖而設明有關本發明之實施形態。 (第1實施形態） 圖1係本發明第1實施形態之非揮發性半導體記憶裝置 概略構成，以NAND型EEPROM為例。 的 亦即’ NAND型EEPROM之構成例如於同一石夕基板π上 * 息 有記憶胞區域（胞陣列）1 2與含有鐵心電路部之周邊電略' 區域13。 在上述記憶胞區域1 2，如圖2所示般，在矽基板11 < _ ^女63 2 · 3---- 五'發明說明（6) I面分別形成島狀之電井區域12a及條紋狀之元件分離區域 i 12b。電井區域12a係設於攔方向，在各電井區域12a之間 丨分別設有元件分離區域12b。 在上述電井區域12a之一部分形成源極擴散層21a，電井 區域1 2a之另一部分形成汲極擴散層2 1 b。而且，在源極擴 散層2 1 a與汲極擴散層2 1 b之間，例如串聯連接設有丨8個之 電晶體（第2電晶體）。 此時’ 1 8個電晶體之中，除了連接於源極擴散層2 1 ^之 選擇閘極電晶體SGS、及連接於汲極擴散層2 1 b之選擇閘極 電晶體SGD外’其餘之16個電晶體（WLO〜WL15) ST，構成作 為胞單元之NAND型記憶胞。 各胞電晶體ST例如圖1所示，係由熱氧化膜（通道氧化 膜）31、浮動閘極電極（電荷蓄積層）32、閘極間絕緣膜 (〇1^0膜等）33、控制閘極電極（界[〇〜孔15)34、及、源極/ 汲極擴散層2 1。 此時’在浮動閘極電極32上，介由閘極間絕緣膜33而積 層^制#閣極電極34，形成—比後述之周邊電晶體的閘極電 極部（第1閘極電極部）之閘極長度還短，且由第2閘極長度 所構成之層疊閘極構造的閘極電極部（第2閘極電極部） 3 5 ° 雷^ 3於沒極擴散層21 b之選擇閘極電晶體SGD ’係上述胞 以胆$ T之源極/沒極擴散層2 1的一者成為汲極擴散層2 1匕 ’成為與各胞電晶體ST同樣的構成（連接於源極擴散 曰a之選擇閘極電晶體SGS的情形，源極/汲極擴散層2】
第10頁 ά 63 五、發明說明（7) ^'—------ 之一者為源極擴散層21a)。 又’源極/沒極擴散層2丨係分 罐的閉極電極部35間之電= 上述各閘極電極部35之周圍係介由化膜 矽虱化“』）犋等所構成的第！絕緣膜 田 第1絕緣膜37係以覆蓋上述電曰^、斤覆1亦即，此 方式，口遭挥η SGS、SGD之全部的 万式〃、選擇性設於記憶胞區域1 2上。 接在此第"邑緣膜37上埋入層間絕緣膜38 , =此層間絕緣膜38，貫通^絕緣膜37及熱氧化膜31，形 、—連接於汲極擴散層2 1 b (或，源極擴散層2丨a )之接觸 3 9 ° /在上述層間絕緣膜3 8上介由上述接觸3 9，而沿著攔方向 形成一連接於汲極擴散層2lb之位元線（BL1、BL2、〜）4〇， 例如實現如示於圖3之構成的記憶胞/陣列。 i 另外，在周邊電路區域1 3之周邊電晶體CT，例如圖1所 示般’由熱氧化膜（閘極絕緣膜）3 1、包含單一層之閘極 °ίΗ具有第1閘極長度之第1閘極電極部）41、及源極/丨及極丨 擴散層42、43所構成。 上述閘極電極部41之周圍只被後氧化膜36所覆蓋。 | 繼而，在此後氧化膜3 6上埋入層間絕緣膜3 8，同時，對 | 此層間絕緣膜38，貫通後氧化膜36，形成一連接於閘極電i 極部41之接觸44。 進而，在層間絕緣膜38上介由接觸44而形成一連接於閘| 極電極部41之線路45。 ： γ_Λ-£3_Ζ13____ 五、發明說明（8) --— 圖4係概略地表不有關在上述構成之ΝΑΝ[)型以⑼⑽申’ |胞電晶體（含有，選擇間極電晶體SGS、SGD) 3了及周邊電 晶體CT之形成製成。 首先，例如同圖（a)所示般，在矽基板n之表面形成電 丨井區域及元件分離區域（任—者均未圖示）&，在上述電井 區域上形成一成為閘極絕緣祺或通道氧化膜之熱氧化 3卜 而且，在記憶胞區域丨2中，於上述熱氧化膜（通道氧化 |膜）3 1上形成層疊閘極構造之閘極電極部[作為電荷蓄積 |層之浮動電極32、成為閘極絕緣膜之〇N〇膜（氧化膜/氮化 膜/氧化膜）33、控制閘極電極（字元線WL〇〜ffL15) 34] 35，又，在其周邊電路區域13中，在上述熱氧化膜（閘極 :絕緣膜）3 1上形成由單一層所構成之閘極電極部4丨，分別 :朝元件分離區域正交之方向呈條紋狀。 %而，形成一用以使閘極電極部3 5、4 1之加工損傷恢復 ;的後氧化膜3 6。 繼而，對於各別之電晶體ST、SGS、SGD、CT，植入一用 以形成源極/汲極擴散層2 1 (源極擴散層2 1 a及汲極擴散層 :21b)、42、43 之雜質21，。 ' 然後，例如同圖（b)所示，全面堆積一由矽氮化獏所構 ,成之第1絕緣膜3 7。又，此第1絕緣膜3 7不限於矽氮化膜， |而只要在後面之氧化氣氛下的回火時為不使氧化劑（氧化 |種）通過之膜即可。 i ! 然後，例如同圖（c)所示般，藉光蝕刻而圖案化之光阻
第12頁 46〇 五、發明說明（9) :作為掩模（未圖示），而於周邊電路區域13上堆積之第1絕 緣膜37，以CDE (Chemical Dry Etching)等之方法進行剝 丨
離。 I | 再者，例如同圖（d )所示，藉氧化氣氛中之回火使所導 丨 入之雜質2 Γ活性化，而趕入各通道區域側，分別形成源 極/汲極擴散層21 (源極擴散層21a及汲極擴散層21b)、 4 2、4 3 〇 | 如此’只在記憶胞區域1 2賦予第1絕緣膜3 7的狀態下， 在氧化氣氛中進行回火。此時，在周邊電路區域13上無第 1絕緣膜37，故’從記憶胞區域1 2，氧化劑有許多到達石夕 基板1 1。因此，可加速雜質2 1 ’在周邊電路區域1 3之擴 散，源極/汲極擴散層42、43會充分地與閘極電極部4丨進 行重疊。 i 另外，記憶胞區域1 2係被第1絕緣膜3 7覆蓋，故即使在 氧化氣氛t進行回火，氧化劑亦幾乎不會抵達矽基板丨丨。 因此，雜質21，在周邊電晶體CT幾乎不擴散，而可抑制短 通道效果。
I 尤其，在控制閘極電極3 4使用矽化鎢（丨）時，會擔心 | 1在氧化氣氛中受回火引起之WSi異常氧化。此係易發^於I ;胞電晶體ST等之開極長度很短之處。但，以第膜37丨 :覆蓋記憶胞區域12，而可防止氧化劑抵達閘極電極35，； :結果，能阻止由ffsi所構成之控制閘極電極34的異常氧 化。 又’對於通道氧化量31之烏瞰尖臺量只 1叫大窜里及閘極電極部3 5之
第13頁 463 2 五、發明說明（ίο) ;側壁的後氧化量’藉由使第1絕緣膜37殘存，與剝離第1絕 緣膜3 7時比較’可減少（抑制偶合比之降低）。 亦即’依照第1絕緣膜37之形成/非形成，增多後氧化， 而在欲恢復閘極電極部41之加工損傷的周邊電晶體CT、 I與、後氧化過度不佳之記憶胞（胞電晶體ST及選擇閘極電 晶體SGS、SGD)，可改變後氧化量。 ； 以後，埋入層間絕緣膜38後，進行連接於上述閘極電極 I部41之接觸44或線路4 5形成、及、連接於汲極擴散層21b I (或、源極擴散層2la)之接觸39或位元線40等之形成，可 完成圖1所示構成之NAND型EEPROM。 丨 如上述般’可只選擇性地氧化周邊電晶體之區域。 | 亦即’藉第1絕緣膜只覆蓋記憶胞區域之狀態下，俾進 2在氧化氣氛中之回火。藉此，在電晶體之閘極長度相異 |時，對於各別之電晶體，可同時滿足後氧化量或用以雜質 擴散，回^條件。因此，依照電晶體之閘極長度’可抑制 因後氧化里或雜質擴散之最適回火條件不同所引起之製程 丨邊界減少，在謀求裝置之高性能化上非常有用。 !又、，在上述本發明之第1實施形態中，周邊電晶體之閘 丨極構乃*單—層所構成時為例做說明，但*限於此， I而例如與記憶胞區迠内夕* + n ^ ! β Α円之各電晶體同樣地，亦可形成一介 !入閘極間絕緣膜之2岸爐；it lL . 增稱化。此時，只要引出第1層之閘極 ：電極，而取得閘極接觸即可。 若作如此之構成，亦於R i 。λ _ χ 7」於周邊電晶體之閘極電極部配置閘 極間絕緣嗅 > 俾可传姻財^ βΒ 便對於閘極間絕緣膜之烏瞰尖峯量在殘
6321 3 -—-^_____ 五、發明說明（11) 第1絕緣膜之區域與所剝離之區域進行變化。 % e it 2使關於選擇閘極電晶體，亦不限於彳冑发fl Α Φ 邵之構成形忐血队％ ^ 災具閘極電極 而例如ί以胞電晶體之問極電極部相同構成的情形， 成—不具有閘極間絕緣膜之構成。 ，d離第1絕緣膜時’全部之周邊 離，例如，^閑極電極部對'有關一使邊^曰/體不須剝 層充分重疊之電曰种T p 原極/汲極擴散 剝離第1絕緣膜/ ’、欲增’ ’軋化之電晶體，亦可 使用來作為第！絕緣膜之矽氮化膜， 夕虱或機械的膜應力很大，故擔心會使 般因包含許 膜的信賴性劣化。 〜胞之通道氧化 此時’石夕氣化膜之堆積氣氛 去砂氧化膜中之氣，可改善膜質。因&，^丁回火，俾除 抑制胞記憶之通道氧化膜信賴性劣化之效：充刀期待-種 然而，在氧化氣氛中進行回火後，不須 此，回火後亦可剝離全部之^化m。 乳化膜。因 :處’第I絕緣膜係在擴散層之重疊 用外’亦可期待一種所謂防止擴散層 有^擇性的功 果（所謂蝕刻阻擋物的功能）。 < 接合洩漏的效 例如，如圖5所示般，接觸3 9之形成位 位等理由’當施加於元件分離區域丨 乃因掩模之偏 ^RIE (React 1Ve I〇n Etchlng)^^ 以第1絕緣膜3 7防止敍刻（參照同圖（a)) ' 而可暫時 如此，將抵達第1絕緣膜3 7之接觸別广垃 J扎（第1接觸孔）39a開
第15頁 4-63^ i五、發明說明（12) ；孔後，更改蝕刻條件而蝕刻第1絕緣膜3 7，再將一用以獲 得與汲極擴散層21b (或，源極擴散層21a)之接觸的接觸 丨孔（第2接觸孔）39b進行開孔[參照同圖（b)]。 ! 如此一來，可防止元件分離區域12b被過度蝕刻。 I 如此地，因第1絕緣膜37亦可期待防止擴散層接觸之接 合洩漏的效果，在氧化氣氛中進行回火後，剝離矽氧化膜
I !時，宜至少擴散層接觸之形成部的矽氮化膜殘存而剝離。 又，在上述本發明之第1實施形態中，雖在後氧化瞑3 6 上形成第1絕緣膜3 7，但不限於此，例如圖6所示般，在後 氧化膜36與第1絕緣膜37之間亦可形成TEOS (Tetra I Ethoxy Silane)膜等之通過氧化劑的第2絕緣膜51。 i 此時，第2絕緣膜5 1係例如可用來作為剝離第1絕緣膜3 7
I I之阻隔物，故可擴屐製程邊界。 又，不限於NAND型EEPR0M，亦可適用於具有如示於圖7 構成之記憶胞/陳列的AND型EEPR0M或NOR型EEPR0M等。 (第2實施形態） 圖8係概略地表示本發明第2實施例形態的非揮發性半導 丨體記憶裝置，其胞電晶體（包含，選擇閘極電晶體）及周邊 ；電晶體之形成製程。又，此處，乃以NAND型EEPR0M為例做 |說明。 首先，例如同圖（a)所示，在矽基板1丨之表面形成電井 |區域及元件分離區域（任一者均未圊示）後，在上述電井區 域上形成一成為閘極絕緣膜或通道氧化膜之熱氧化膜31。 I 接著，在記憶胞區域丨2中，在上述熱氧化膜（通道氧化
第16頁 五、發明說明（13) __ 丨膜）3 1上形成層叠閘極構造 卩彳 i層之浮動閘極電極32、成A n二p電極部[作為電荷蓄積 i /氮化膜/氧化膜）33，控制二搞=絕緣膜之⑽0模（氧化膜 ^"5,又，在其周邊電= :(，=，） (閘極絕緣膜）31上形成—由i — 你在上述熱軋化膜 41，分別朝正交於元件分離& μ層所構之閘極電極部 繼而，开以ml 域之方向呈條紋狀。 繼而，形成一用以使閘極電極部35 的後氧化膜3 6。 4 1之加工損傷恢復 然後*對於各別之電晶體，播 擴散層21 (源極擴散層&及沒極擴一散用層m極2極 雜質21，。 硬蚁增、42 ' 43之 其次，例如同圖⑻所示’將由矽氣化膜所構成 緣膜3 7至少堆積於記憶胞區域1 2上。 '
繼而，藉在氧化氣氛中之回火，而使所導 活性化=> 雜負U 其時:如同圖（c)所示，使第i絕緣膜37的表面氧化而形 成表面氧化膜37，。此表面氧化膜37,係在笫i絕緣膜37表 面之氧化量形成例如i 0為以上~ ! 〇 〇4以下。 、 又，形成表面氧化膜37，之第1絕緣犋37，係擁有從其表 丨面側氫濃度徐緩變高之濃度梯度。 J 如此’減少在矽氮化膜中之氮對通道氧化膜的影響狀態 '下，將雜質2 Γ趕入各通道區城側，例如同圖（d)所示，俾 |分別形成源極/汲極擴散層2 1 (源極擴散層2 1 a及及極擴散 :層 21b)、42、43。 4 6J2l 3 r----------- I五 '發明說明（14) I 以後，埋入層間絕緣膜38後，同樣地進行一連接於閘極 i電極部41之接觸44或配線45形成、及、汲極擴散層21b 丨（或，源極擴散層21a)之接觸39或位元線4〇等的形成，可 I完成NAND型EEPROM (未圖示）。 I 如此，於第1絕緣膜37表面強制地形成表面氧化膜37，， 丨俾如圖9所示般，可減少矽氮化膜中之氫濃度，並減少在 I熱氧化膜（通道氧化膜）31中之電子捕捉量以§。 |亦即’在堆積層間絕緣膜3 8之前’使第1絕緣膜3 7表面 I氧，時，可降低矽氮化膜中之氫濃度，減少熱氧化膜31中 丨之氫濃度。其結果，可減少在熱氧化膜3丨中之電子捕捉量 i dVg，而能防止通道氧化膜之信賴性劣化。 | /如此，本圖9所示之通道氧化膜中的氫濃度（本發明）， i係以未形成表面氧化膜37,時（習知）作為"Γ ，為相對值。 又，電子捕捉量dVg例如對閘極施加負電壓，於通道氧 |化膜使〇‘l A/cm2左右之直流定電流流動2〇秒左右時，在 j其20秒間之閘極電壓的最小值與最大值之差，此時，在.南 I道氧化膜中之電子捕捉的發生量愈多，dVg值愈大。 、
! 若依如此之構成，如上述般，即使第1絕緣ί直接殘 留，亦可抑制記憶胞之通道氧化膜的信賴性劣化D 又丄在上述本發明之第2實施形態中，雖於形成第丨絕 膜之前導入雜質’但不限於此，亦可於例如形成第i絕緣 膜後’導入雜質。 又，不限於NAND型EEPROM，同樣地亦可適用於MD 丨NOR型之EEPR0M 。 ' i或 463213 i五、發明說明（15) ---
I 1其他，在不改變本發明旨意之範圍中，當然可實施各種i
變形。 I
[發明之效果] ： ! 以上，如詳述般，若依本發明係提供一種非揮發性 |
:體記憶裝置及其製造方法，其依據電晶體之閘極長度而可 控制用以後氧化量或雜質擴散之回火條件，並可 i之高性能化。 …/ i X | 又，若依本發明，可提供一種非揮發性半導體記憶裝置 |及其製造方法，其係可使用以後氧化量或雜質擴散火 丨條件依據電晶體的閘極長度而最適化時，可降低石夕氮化膜 中之氫濃度，並可減少在通道氧化膜中之電子捕捉量D i [圖面之簡單說明]
J 丨圖1係表示本發明第1實施形態之非揮發性半導體記憶裝 i置之構成，以NAND型EEPROM為例之概略斷面圖。 I 圖2係同樣地，在NAND型EEPROM中，表示胞陣列之構成 :例的概略平面圖。 圖3係同樣地，在NAND型EEPROM中，概略地表示胞陣列 | 丨之電路構成圖。 圖4係同樣地，在NAND型EEPROM中，為說明各電晶體之 | j形成製程所示之步驟斷面圖。 j 圖5係同樣地，在NAND型EEPROM中，為說明擴散層接觸 | :之形成製程所說明的步驟斷面圖。 I 圖6係同樣地，在NAND型EEPROM中之記憶胞，表示其他 構成例之概略斷面圖。
第19頁 __A32lZX3 — — ' _ t ~—— - ... .... ~~~ ---------—~- … . i五、發明說明（16) ;ϊ 丨 圖7係在AND型EEPROM中，概略地表示胞陣列之電路構成 丨圖。 圖8係表示本發明第2實施形態之非揮發性半導體記憶裝 置，以NAND型EEPR0M為例的步驟斷面圖。 〜 圖9係同樣地，表示在NAND型EEPR0M中之特性與習知技 術比較之概略圖。
I 圖1 0係為說明習知技術與其問題點，表示N A n D型E E p r 〇 μ 構成之概略斷面圖。 I 圖1 1係同樣地，在習知NAND型EEPR0M中，為說明各電晶 丨體之形成製程所示的步驟斷面圖α [符號說明] 11…矽基板
I j :1 2…記憶胞區域（胞陣列） 丨1 2a…電井區域 1 2b…元件分離區域 1 3…周邊電路區域 :21…源極/汲極擴散層 ί 2 1 ’…雜質 2 1 a…源極擴散層 21b…汲極擴散層 ；31熱氧化獏（通道氧化膜/閘極絕緣膜） 32…洋動閘極電極（電荷蓄積層） 33…閘極間絕緣膜 丨34…控制閘極電極
第20頁 S3213 五、發明說明（π) 3 5…閘極電極部（胞電晶體/選擇閘極電晶體） 3 6…後氧化膜 37…第1絕緣膜 37’…表面氧化膜 38…層間絕緣膜 39…接觸（擴散層接觸） 39a…接觸孔（第1接觸孔） 39b…接觸孔（第2接觸孔） 4 0…位元線 41…閘極電極部（周邊電晶體） 42、43…源極/汲極擴散層（周邊電晶體） 44…接觸（閘極接觸） 45…線路 51…第2絕緣膜 ST…胞電晶體 CT…周邊電晶體 SGS…選擇閘極電晶體（源極侧） SGD…選擇閘極電晶體（汲極側） WLO〜WL15 (WLn)…字元線 位元線 BL1 'BL2
第21頁

Claims (1)

  1. 63213 案號 89107872
    ί^-JL %·. 六'申請專利範圍 1 . 一種非揮發性半導體記憶裝置，於半導體基板上設有 記憶胞部與其周邊電路部，其特徵在於具備： 第1電晶體，其係構成前述周邊電路部*且具有由 第1閘極長度所構成之第1閘極電極部； 第2電晶體，其係構成前述記憶胞部，且比第1閘極 電極部長度還短，並具有由第2閘極長所構成之第2閘極電 極部； 第1絕緣膜，係以只覆蓋第2電晶體之方式，只選擇 性設置於記憶胞部。 2.根據申請專利範圍第1項之非揮發性半導體記憶裝 置，其中第2閘極電極部係介由閘極絕緣膜而設於半導體 基板上，且具有一積層浮動閘極、閘極間絕緣膜、及控制 閘極之積層閘極構造。 3 .根據申請專利範圍第1項之非揮發性半導體記憶裝 置，其中在第1絕緣膜與第2電晶體之間，進一步設有與第 1絕緣膜相異之第2絕緣膜。 4 .根據申請專利範圍第1項之非揮發性半導體記憶裝 置，其中第1.絕緣膜係成為使接觸孔進行開孔時之蝕刻阻 隔物。 5 .根據申請專利範圍第1項之非揮發性半導體記憶裝 置，其中第1、2閘極電極部之表面分別被後氧化膜覆蓋 著。 6. —種非揮發性半導體記憶裝置之製造方法，係於半導 體基板上設有記憶胞部與其周邊電路部，其特徵在於具備
    O:\63\63998.ptc 第1頁 2001.08.07. 023 4 6321 3 案號 89107872 年月日 修正 *；、申請專利範圍 如下步驟： 在前述半導體基板之對應於周邊電路部之區域，形 成由第1閘極長度所構成之第1閘極電極部，又，對應於記 憶胞部之區域，形成一比該第1閘極電極部長度還短，且 由第2閘極長度所構成之第2閘極電極部； 分別以第1 、第2閘極電極部形成掩模，而於半導體 基板之表面植入雜質； 以覆蓋第2閘極電極部之方式，月在形成有具有該 第二閘極電極部之第2電晶體的記憶胞部，選擇性形成第1 絕緣膜； 在氧化氣氛中進行回火處理，而使雜質活性化，.俾 分別形成一具有第1閘極電極部之第1電晶體擴散層、及具 有第2閘極電極部之第2電晶體的擴散層。 7.根據申請專利範圍第6項之非揮發性半導體記憶裝置 之製造方法，其令第2閘極電極部，係介由閘極絕緣膜而 設於半導體基板上，且，形成具有一積層浮動閘極、閘極 絕緣膜、及控制閘極之積層閘極構造。 8 .根據申諱專利範圍第6項之非揮發性半導體記憶裝置 之製造方法，其中在第1絕緣膜與第2電晶體之間，進一步 具有如下步驟：形成一與第1絕緣膜相異之第2絕緣膜。 9.根據申請專利範圍第6項之非揮發性半導體記憶裝置 之製造方法，其中進一步具有如下步驟： 於全面堆積層間絕緣膜； 蝕刻此層間絕緣膜，而將抵達第1絕緣膜之第1接觸
    O:\63\63998.ptc 第2頁 2001.08. 07.024 4^3213 _案號89107872_年月日_ifi_ 六、申請專利範圍 孔進行開孔； 蝕刻一露出.於第1接觸孔底部之第1絕緣膜，而將一 逢接於第2電晶體之擴散層的第2接觸孔進行開孔。 10. 根據申請專利範圍第6項之非揮發性毛體記憶裝 置之製造方法，其中進一步具有如下步驟弟1、第2閘 極電極部的表面分別、以後氧化膜被覆。 11. 一種非揮發性半導體記憶裝置，於半導體基板上設 有一至少具有積層閘極構造部之記憶胞，其特徵在於： 使前述記憶胞藉一表面經氧化之矽氮化膜被覆者。 -12. 根據申請專利範圍第1 1項之非揮發性半導體記憶裝 置，其中矽氮化膜係表面之氧化量為10A以上且100A以 下。 13. 根據申請專利範圍第1 1項之非揮發性半導體記憶裝 置，其中5夕氮化膜係其膜中之氫濃度為3xl021 atom/cm3 以下。 14. 一種非揮發性半導體記憶裝置之製造方法，係於半 導體基板上設有一至少具有積層閘極構造部之記憶胞，其 特徵在於具備如下步驟： 使前述記憶胞被矽氮化膜被覆； 使前述矽氮化膜之表面強制地進行氧化。 1 15. 根據申請專利範圍第1 4項之非揮發性半導體記憶裝 置之製造方法，其中使前述矽氮化膜之表面強制地氧化的 步驟，係至少於矽氮化膜上堆積層間絕緣膜之前進行。
    O:\63\63998.ptc 第 3 頁 2001.08.07.025
TW089107872A 1999-04-26 2000-04-26 Nonvolatile semiconductor memory device and manufacture thereof TW463213B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11118115A JP2000311992A (ja) 1999-04-26 1999-04-26 不揮発性半導体記憶装置およびその製造方法

Publications (1)

Publication Number Publication Date
TW463213B true TW463213B (en) 2001-11-11

Family

ID=14728409

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107872A TW463213B (en) 1999-04-26 2000-04-26 Nonvolatile semiconductor memory device and manufacture thereof

Country Status (5)

Country Link
US (4) US6828624B1 (zh)
JP (1) JP2000311992A (zh)
KR (1) KR100373285B1 (zh)
CN (1) CN1155095C (zh)
TW (1) TW463213B (zh)

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6730619B2 (en) * 2000-06-15 2004-05-04 Samsung Electronics Co., Ltd. Method of manufacturing insulating layer and semiconductor device including insulating layer
JP4149644B2 (ja) * 2000-08-11 2008-09-10 株式会社東芝 不揮発性半導体記憶装置
US6580136B2 (en) * 2001-01-30 2003-06-17 International Business Machines Corporation Method for delineation of eDRAM support device notched gate
JP4147765B2 (ja) * 2001-06-01 2008-09-10 ソニー株式会社 不揮発性半導体メモリ装置およびその電荷注入方法
KR20020093223A (ko) * 2001-06-07 2002-12-16 삼성전자 주식회사 비휘발성 메모리 소자 및 그 제조방법
KR100418091B1 (ko) * 2001-06-29 2004-02-11 주식회사 하이닉스반도체 반도체 소자의 제조 방법
WO2003005887A2 (en) * 2001-07-11 2003-01-23 Nuvasive, Inc. System and methods for determining nerve proximity, direction, and pathology during surgery
US6894341B2 (en) 2001-12-25 2005-05-17 Kabushiki Kaisha Toshiba Semiconductor device and manufacturing method
DE10201303A1 (de) * 2002-01-15 2003-07-31 Infineon Technologies Ag Nichtflüchtige Zweitransistor-Halbleiterspeicherzelle sowie zugehöriges Herstellungsverfahren
US6841824B2 (en) * 2002-09-04 2005-01-11 Infineon Technologies Ag Flash memory cell and the method of making separate sidewall oxidation
US7049188B2 (en) * 2002-11-26 2006-05-23 Advanced Micro Devices, Inc. Lateral doped channel
ITTO20021118A1 (it) 2002-12-24 2004-06-25 St Microelectronics Srl Dispositivo mos e procedimento di fabbricazione di
ITTO20021119A1 (it) * 2002-12-24 2004-06-25 St Microelectronics Srl Dispositivo mos e procedimento di fabbricazione di
KR100532429B1 (ko) * 2003-04-18 2005-11-30 삼성전자주식회사 바이트 오퍼레이션 비휘발성 반도체 메모리 장치
KR100549591B1 (ko) * 2003-11-05 2006-02-08 매그나칩 반도체 유한회사 비휘발성 메모리 소자 및 그의 제조 방법
JP4282517B2 (ja) 2004-03-19 2009-06-24 株式会社東芝 不揮発性半導体記憶装置の製造方法
JP2005311131A (ja) * 2004-04-22 2005-11-04 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP2006060138A (ja) * 2004-08-23 2006-03-02 Toshiba Corp 半導体集積回路装置
KR100607329B1 (ko) * 2004-08-26 2006-07-28 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조 방법
JP2006100790A (ja) * 2004-09-02 2006-04-13 Renesas Technology Corp 半導体装置及びその製造方法
JP4271111B2 (ja) * 2004-09-21 2009-06-03 株式会社東芝 不揮発性半導体記憶装置
KR100629357B1 (ko) * 2004-11-29 2006-09-29 삼성전자주식회사 퓨즈 및 부하저항을 갖는 낸드 플래시메모리소자 형성방법
US7306552B2 (en) * 2004-12-03 2007-12-11 Samsung Electronics Co., Ltd. Semiconductor device having load resistor and method of fabricating the same
JP2006173479A (ja) * 2004-12-17 2006-06-29 Sharp Corp 半導体装置の製造方法
KR100635201B1 (ko) * 2005-03-10 2006-10-16 주식회사 하이닉스반도체 플래쉬 메모리 소자의 제조방법
KR100645066B1 (ko) * 2005-06-27 2006-11-10 삼성전자주식회사 비휘발성 메모리 장치 및 그 형성 방법
JP4129009B2 (ja) * 2005-05-31 2008-07-30 株式会社東芝 半導体集積回路装置
US7750384B2 (en) 2005-06-29 2010-07-06 Hynix Semiconductor Inc. Flash memory device having intergated plug
JP4504300B2 (ja) * 2005-11-11 2010-07-14 株式会社東芝 半導体装置およびその製造方法
JP4810392B2 (ja) * 2005-11-15 2011-11-09 株式会社東芝 不揮発性半導体記憶装置およびその製造方法
KR100780637B1 (ko) * 2005-12-06 2007-11-29 주식회사 하이닉스반도체 반도체 소자 제조 방법
JP4799196B2 (ja) 2006-01-31 2011-10-26 株式会社東芝 不揮発性半導体記憶装置
JP2007266119A (ja) * 2006-03-27 2007-10-11 Toshiba Corp 不揮発性半導体記憶装置及びその製造方法
JP4580899B2 (ja) * 2006-06-08 2010-11-17 株式会社東芝 半導体記憶装置及びその製造方法
US7790516B2 (en) * 2006-07-10 2010-09-07 Qimonda Ag Method of manufacturing at least one semiconductor component and memory cells
US7768835B2 (en) * 2006-08-09 2010-08-03 Micron Technology, Inc. Non-volatile memory erase verify
JP2008078298A (ja) 2006-09-20 2008-04-03 Toshiba Corp 半導体装置及びその製造方法
JP2008166594A (ja) 2006-12-28 2008-07-17 Toshiba Corp 不揮発性半導体記憶装置およびその製造方法
JP2008192991A (ja) * 2007-02-07 2008-08-21 Toshiba Corp 半導体装置
JP4843521B2 (ja) * 2007-02-27 2011-12-21 株式会社東芝 半導体記憶装置の製造方法
JP2008218625A (ja) * 2007-03-02 2008-09-18 Renesas Technology Corp 半導体装置およびその製造方法
KR101374317B1 (ko) * 2007-08-23 2014-03-14 삼성전자주식회사 저항 소자를 갖는 반도체 장치 및 그 형성방법
US8120123B2 (en) * 2007-09-18 2012-02-21 Samsung Electronics Co., Ltd. Semiconductor device and method of forming the same
DE102008047591B4 (de) * 2007-09-18 2019-08-14 Samsung Electronics Co., Ltd. Verfahren zum Herstellen einer Halbleitervorrichtung mit reduzierter Dicke
US20090083055A1 (en) * 2007-09-20 2009-03-26 Edwin Tan Method and system for a scratchcard
JP4703669B2 (ja) 2008-02-18 2011-06-15 株式会社東芝 半導体記憶装置及びその製造方法
JP2009239028A (ja) * 2008-03-27 2009-10-15 Toshiba Corp 半導体記憶装置及びその製造方法
JP5412048B2 (ja) 2008-04-02 2014-02-12 ルネサスエレクトロニクス株式会社 半導体記憶装置及びその製造方法
JP4625857B2 (ja) * 2008-08-29 2011-02-02 株式会社東芝 半導体記憶装置及びその製造方法
JP2011014688A (ja) * 2009-07-01 2011-01-20 Hitachi Kokusai Electric Inc 半導体装置の製造方法
KR101623123B1 (ko) * 2009-07-23 2016-05-23 삼성전자주식회사 반도체소자 및 그 제조방법
KR20110061329A (ko) * 2009-12-01 2011-06-09 삼성전자주식회사 반도체 소자
KR20130019242A (ko) * 2011-08-16 2013-02-26 에스케이하이닉스 주식회사 반도체 소자 및 그 제조방법
US8890214B2 (en) * 2011-12-22 2014-11-18 Nan Ya Technology Corporation Method of manufacturing sidewall spacers on a memory device
JP6022377B2 (ja) * 2013-02-28 2016-11-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI548036B (zh) * 2013-07-17 2016-09-01 華邦電子股份有限公司 嵌入式記憶元件的製造方法
KR102258369B1 (ko) 2014-06-23 2021-05-31 삼성전자주식회사 수직형 메모리 장치 및 이의 제조 방법
CN106384735B (zh) * 2015-10-29 2020-04-21 陆磊 一种显示器面板及制造方法
JP2020035802A (ja) * 2018-08-27 2020-03-05 キオクシア株式会社 半導体記憶装置
JP2021129042A (ja) * 2020-02-14 2021-09-02 キオクシア株式会社 半導体装置およびその製造方法

Family Cites Families (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4134125A (en) * 1977-07-20 1979-01-09 Bell Telephone Laboratories, Incorporated Passivation of metallized semiconductor substrates
US5348898A (en) * 1979-05-25 1994-09-20 Hitachi, Ltd. Semiconductor device and method for manufacturing the same
JPS577162A (en) * 1980-06-17 1982-01-14 Toshiba Corp Nonvolatile semiconductor memory and manufacture therefor
US4467452A (en) * 1981-02-12 1984-08-21 Tokyo Shibaura Denki Kabushiki Kaisha Nonvolatile semiconductor memory device and method of fabricating the same
US4769340A (en) * 1983-11-28 1988-09-06 Exel Microelectronics, Inc. Method for making electrically programmable memory device by doping the floating gate by implant
US4665426A (en) * 1985-02-01 1987-05-12 Advanced Micro Devices, Inc. EPROM with ultraviolet radiation transparent silicon nitride passivation layer
JPH0752772B2 (ja) * 1986-11-22 1995-06-05 ヤマハ株式会社 半導体装置の製法
US5247197A (en) * 1987-11-05 1993-09-21 Fujitsu Limited Dynamic random access memory device having improved contact hole structures
US5153144A (en) * 1988-05-10 1992-10-06 Hitachi, Ltd. Method of making tunnel EEPROM
US4859619A (en) * 1988-07-15 1989-08-22 Atmel Corporation EPROM fabrication process forming tub regions for high voltage devices
JP2504599B2 (ja) * 1990-02-23 1996-06-05 株式会社東芝 不揮発性半導体記憶装置
JP2524862B2 (ja) * 1990-05-01 1996-08-14 三菱電機株式会社 半導体記憶装置およびその製造方法
JP3083547B2 (ja) * 1990-07-12 2000-09-04 株式会社日立製作所 半導体集積回路装置
US5234850A (en) * 1990-09-04 1993-08-10 Industrial Technology Research Institute Method of fabricating a nitride capped MOSFET for integrated circuits
FR2666930B1 (fr) * 1990-09-14 1992-12-18 Lyon Ecole Centrale Procede et realisation d'une surface-grille d'un capteur electrochimique integre, constitue d'un transistor a effet de champ et sensible aux especes alcalino-terreuses et capteur obtenu.
US5237187A (en) * 1990-11-30 1993-08-17 Hitachi, Ltd. Semiconductor memory circuit device and method for fabricating same
JPH04357879A (ja) * 1991-06-04 1992-12-10 Sharp Corp 不揮発性半導体メモリ
US5285102A (en) * 1991-07-25 1994-02-08 Texas Instruments Incorporated Method of forming a planarized insulation layer
JP3548984B2 (ja) * 1991-11-14 2004-08-04 富士通株式会社 半導体装置の製造方法
JP2853426B2 (ja) * 1991-12-20 1999-02-03 日本電気株式会社 半導体記憶装置の製造方法
JP2875093B2 (ja) * 1992-03-17 1999-03-24 三菱電機株式会社 半導体装置
JP3175973B2 (ja) * 1992-04-28 2001-06-11 株式会社東芝 半導体装置およびその製造方法
KR960003771B1 (ko) * 1992-08-08 1996-03-22 삼성전자주식회사 반도체 메모리장치
JPH0677497A (ja) 1992-08-27 1994-03-18 Mitsubishi Electric Corp 半導体装置およびその製造方法
EP0595250B1 (en) * 1992-10-27 1999-01-07 Nec Corporation Method of fabricating non-volatile semiconductor memory device
JP3158749B2 (ja) * 1992-12-16 2001-04-23 ヤマハ株式会社 半導体装置
US5898619A (en) * 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
DE4422791C2 (de) * 1993-06-29 2001-11-29 Toshiba Kawasaki Kk Halbleitervorrichtungen mit einem eine Inversionsschicht in einem Oberflächenbereich eines Halbleitersubstrats induzierenden leitenden Film
US6780718B2 (en) * 1993-11-30 2004-08-24 Stmicroelectronics, Inc. Transistor structure and method for making same
JP3450467B2 (ja) 1993-12-27 2003-09-22 株式会社東芝 不揮発性半導体記憶装置及びその製造方法
US5641696A (en) 1994-08-31 1997-06-24 Nkk Corporation Method of forming diffusion layer and method of manufacturing nonvolatile semiconductor memory device
US5439838A (en) * 1994-09-14 1995-08-08 United Microelectronics Corporation Method of thinning for EEPROM tunneling oxide device
JP3474332B2 (ja) * 1994-10-11 2003-12-08 台灣茂▲夕▼電子股▲分▼有限公司 Ｄｒａｍ用の自己調整されたキャパシタ底部プレート・ローカル相互接続方法
KR0151621B1 (ko) * 1994-11-05 1998-10-01 문정환 비휘발성 메모리 반도체 소자 및 이의 제조방법
JPH08148586A (ja) * 1994-11-21 1996-06-07 Toshiba Corp 半導体装置の製造方法
JP3400891B2 (ja) * 1995-05-29 2003-04-28 三菱電機株式会社 半導体記憶装置およびその製造方法
US6162682A (en) * 1995-09-29 2000-12-19 Cypress Semiconductor Corporation Structure and process for a gouge-free stacked non-volatile memory cell with select gate
US5838041A (en) 1995-10-02 1998-11-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device having memory cell transistor provided with offset region acting as a charge carrier injecting region
US5608249A (en) * 1995-11-16 1997-03-04 Micron Technology, Inc. Reduced area storage node junction
US6346439B1 (en) * 1996-07-09 2002-02-12 Micron Technology, Inc. Semiconductor transistor devices and methods for forming semiconductor transistor devices
US5670431A (en) * 1996-06-13 1997-09-23 Taiwan Semiconductor Manufacturing Company Ltd. Method of forming an ultra thin dielectric film for a capacitor
KR100224701B1 (ko) * 1996-07-16 1999-10-15 윤종용 불휘발성 메모리장치 및 그 제조방법
US5768186A (en) * 1996-10-25 1998-06-16 Ma; Yueh Yale High density single poly metal-gate non-volatile memory cell
US5716883A (en) * 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US5710075A (en) * 1996-11-06 1998-01-20 Vanguard International Semiconductor Corporation Method to increase surface area of a storage node electrode, of an STC structure, for DRAM devices
US5731130A (en) * 1996-11-12 1998-03-24 Vanguard International Semiconductor Corporation Method for fabricating stacked capacitors on dynamic random access memory cells
TW333680B (en) * 1996-12-17 1998-06-11 Mos Electronics Taiwan Inc The processes for improving polysilicon & gate oxide quality inside programmable cell
US5893741A (en) * 1997-02-07 1999-04-13 National Science Council Method for simultaneously forming local interconnect with silicided elevated source/drain MOSFET's
US6034416A (en) * 1997-04-17 2000-03-07 Matsushita Electirc Industrial Co., Ltd. Semiconductor device and method for fabricating the same
US6498097B1 (en) * 1997-05-06 2002-12-24 Tong Yang Cement Corporation Apparatus and method of forming preferred orientation-controlled platinum film using oxygen
JP3594779B2 (ja) * 1997-06-24 2004-12-02 株式会社ルネサステクノロジ 半導体装置の製造方法
JPH1174388A (ja) 1997-06-27 1999-03-16 Matsushita Electron Corp 半導体装置及びその製造方法
US5925908A (en) 1997-07-30 1999-07-20 Motorola, Inc. Integrated circuit including a non-volatile memory device and a semiconductor device
US5925918A (en) 1997-07-30 1999-07-20 Micron, Technology, Inc. Gate stack with improved sidewall integrity
JP3943245B2 (ja) * 1997-09-20 2007-07-11 株式会社半導体エネルギー研究所 半導体装置
US6001688A (en) * 1997-12-08 1999-12-14 Advanced Micro Devices, Inc. Method of eliminating poly stringer in a memory device
US5990524A (en) 1997-12-18 1999-11-23 Advanced Micro Devices, Inc. Silicon oxime spacer for preventing over-etching during local interconnect formation
US6087225A (en) * 1998-02-05 2000-07-11 International Business Machines Corporation Method for dual gate oxide dual workfunction CMOS
TW457555B (en) 1998-03-09 2001-10-01 Siemens Ag Surface passivation using silicon oxynitride
JP4427108B2 (ja) * 1998-03-27 2010-03-03 株式会社東芝 半導体装置及びその製造方法
JP2974003B2 (ja) * 1998-04-22 1999-11-08 富士電機株式会社 半導体装置およびその製造方法
US6175147B1 (en) * 1998-05-14 2001-01-16 Micron Technology Inc. Device isolation for semiconductor devices
US6037222A (en) * 1998-05-22 2000-03-14 Taiwan Semiconductor Manufacturing Company Method for fabricating a dual-gate dielectric module for memory embedded logic using salicide technology and polycide technology
KR100275741B1 (ko) * 1998-08-31 2000-12-15 윤종용 비휘발성 기억소자의 제조방법
US6133619A (en) 1998-08-31 2000-10-17 Advanced Micro Devices, Inc. Reduction of silicon oxynitride film delamination in integrated circuit inter-level dielectrics
TW410424B (en) * 1998-09-30 2000-11-01 Taiwan Semiconductor Mfg Method for reducing the aspect ratio of the DRAM periphery contact
US6143601A (en) * 1998-12-09 2000-11-07 United Microelectronics Corp. Method of fabricating DRAM
EP1039533A3 (en) * 1999-03-22 2001-04-04 Infineon Technologies North America Corp. High performance dram and method of manufacture
US6384451B1 (en) * 1999-03-24 2002-05-07 John Caywood Method and apparatus for injecting charge onto the floating gate of a nonvolatile memory cell
US6923784B2 (en) * 1999-04-30 2005-08-02 Medtronic, Inc. Therapeutic treatment of disorders based on timing information
KR100634167B1 (ko) * 2004-02-06 2006-10-16 삼성전자주식회사 반도체 소자 및 그 제조 방법

Also Published As

Publication number Publication date
KR100373285B1 (ko) 2003-02-25
US20040173842A1 (en) 2004-09-09
US6747311B2 (en) 2004-06-08
US7364951B2 (en) 2008-04-29
JP2000311992A (ja) 2000-11-07
US20060157801A1 (en) 2006-07-20
CN1277460A (zh) 2000-12-20
US7095085B2 (en) 2006-08-22
CN1155095C (zh) 2004-06-23
KR20010014829A (ko) 2001-02-26
US20020127802A1 (en) 2002-09-12
US6828624B1 (en) 2004-12-07

Similar Documents

Publication Publication Date Title
TW463213B (en) Nonvolatile semiconductor memory device and manufacture thereof
US8304310B2 (en) Manufacture method of semiconductor device
JP5013050B2 (ja) 半導体装置の製造方法
JP2000311992A5 (zh)
JP4225728B2 (ja) 不揮発性半導体記憶装置の製造方法
JP2002064157A (ja) 半導体メモリ集積回路及びその製造方法
US8865546B2 (en) Method for manufacturing a non-volatile semiconductor memory device having contact plug formed on silicided source/drain region
JP2005244086A (ja) 半導体装置及びその製造方法
JPWO2005041307A1 (ja) 半導体装置と半導体装置の製造方法
JPH0216774A (ja) 紫外線消去型不揮発性半導体記憶装置
JPH08167705A (ja) 不揮発性半導体記憶装置及びその製造方法
JP2005197363A (ja) 不揮発性半導体メモリセル及びその製造方法
US20040147099A1 (en) Method of producing semiconductor device
US7595237B2 (en) Non-volatile memory cell with a hybrid access transistor
WO2006117851A1 (ja) 半導体装置およびその製造方法
US6144064A (en) Split-gate EEPROM device having floating gate with double polysilicon layer
TW452834B (en) Nonvolatile semiconductor memory device and manufacture thereof
JPWO2007000808A1 (ja) 半導体装置およびその製造方法
US7507625B2 (en) Flash memory device and method for manufacturing the same
JP4672217B2 (ja) 不揮発性半導体記憶装置の製造方法
US7847340B2 (en) Semiconductor device and method for manufacturing the same
JPH11204762A (ja) 半導体不揮発性記憶装置およびその製造方法
KR100802076B1 (ko) 비휘발성 메모리 소자 및 그 제조방법
JPH05347418A (ja) 半導体記憶装置及びその製造方法、消去方法
TW492142B (en) Fabrication method of novel type of isolation on a nonvolatile memory

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees