TW439367B - Method for designing power supply circuit and semiconductor chip - Google Patents

Method for designing power supply circuit and semiconductor chip Download PDF

Info

Publication number
TW439367B
TW439367B TW088102290A TW88102290A TW439367B TW 439367 B TW439367 B TW 439367B TW 088102290 A TW088102290 A TW 088102290A TW 88102290 A TW88102290 A TW 88102290A TW 439367 B TW439367 B TW 439367B
Authority
TW
Taiwan
Prior art keywords
power supply
unit
aforementioned
output
circuit
Prior art date
Application number
TW088102290A
Other languages
English (en)
Inventor
Akira Yamamoto
Shirou Sakiyama
Hiroyuki Nakahira
Masayoshi Kinoshita
Katsuji Satomi
Original Assignee
Matsushita Electric Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd filed Critical Matsushita Electric Ind Co Ltd
Application granted granted Critical
Publication of TW439367B publication Critical patent/TW439367B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/118—Masterslice integrated circuits
    • H01L27/11803—Masterslice integrated circuits using field effect technology
    • H01L27/11807—CMOS gate arrays
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H02M3/1588—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load comprising at least one synchronous rectifier element
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2119/00—Details relating to the type or aim of the analysis or the optimisation
    • G06F2119/06—Power analysis or power optimisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Geometry (AREA)
  • Evolutionary Computation (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

五、發明說明（i) _ 技術領域 本發明係關於雷、、语卷 之設計方法，電源電路及半導體積體電路(半導體晶片) 習知技術 近年來對半導體積體 姆曰 需求提高。低電壓化Μ γ + (+ v虹日曰片）低消耗電力化之 保持外部介面可有效達成低消乾電…但為了 低電壓化，而：； = :不將半導體積體電路整體予以 因此，需要外ϊ ί 部電路予以低電壓化的方式。 U此萬要外部介面用電源；5内鄯雪敗田+、 Α 源，而準備複數的電源造成費用高騰減：：複數的電 f ^ ^ ^ ^ .¾ ^ Λ(0Ν CHIP) t ^ ^ ^ # (以下稱DC/DC變換換電路)内藏於半導體積電路 DC/DC變換電路係將外部介面用的電壓作為，，=’该 部電路用的電壓作為輸出者。DC/DC變換電^ ’字内 器（REGULATOR)及開關調整器等。 電路有3知子調整 若於半導體晶片上搭载DC/DC變換電路，曰，t ㈣不必在基板上設置供給多餘的電；電(設 線，但仍有以下2個課題。 、專用
(1)需作成不依賴於設計者的設計能力夕a 變換電路。 b力之而性能的DC/DC 在將DC/DC變換電路搭載於半導體晶片n± 门 ^ ， 孟畔言f杏士几 :新的隱變換電路之情況下’半導體 J路十二： 線電阻大，難以使電力變換高效率地進行，也# π = 器在構造上開關雜訊大，會對晶片的内邱又’開關調整 1 °卩電路造成影響
154393 6 7 五、發明說明（2) ---- 的D C / D C反換電路。 又，在活用DC/DC變換電路的微單元（MICR〇 cell)的情 況下，即使係為向性能的微單元，於各種〗/〇單元的配置 區域以外的區域（即内部電路配置區域）上，若配置該 DC/DC變換電路，則DC/DC變換電路與電源墊的距離g長， 而會招致配線電阻增加。因此，便成為變換效率低的 DC/DC變換電路。 ' 無論如何’要將高性能的DC/DC變換電路搭載於晶片 上’皆需強烈地依賴設計者的設計能力。故，難以不依賴 設計者的設計能力（例如，不論設計者是否具備晶片上（〇N CHIP)電源的組相關知識）’而保證經常作成高性能的 DC/DC變換電路。 (2)需作成不對設計者造成負擔之符合系統大型積體電 路（LSI )内部構造的要求之具彈性的高性能的D c / D ◦變換電 路。 在將DC/DC變換電路搭載於晶片上的情況下，需要能符 合構成系統L SI之複數的功能區塊的要求之具彈性的設 計。例如使用電源管理電路PMC(Power Management Circuit)，對複數個功能區塊（IP)，因應於各功能區塊的 動作狀態，進行最適宜的電源管理之情況下，必須將與功 能區塊數目相同的D C / D C變換電路搭載於晶片上。於此情 況下’問題在於是否要對每一個功能區塊配置D C / D C變換 電路。如上所述’依DC/DC變換電路被配置於晶片上的位
第6頁 五、發明說明（3) *-- 置，會有造成DC/DC變換電路的變換效率降低的情況出 現。難以不增加設計手續，而簡便地決定應配置Dc/])c變 換電路之晶片上的適當位置。 本發明者對上述課題提出如下之對策。即，將具有 DC/DC變換功能之DC/DC電源電路單元作成一種1/〇單元， 在決定半導體晶片上要配置])(;：/1)(：電源電路單元的位置 時，將DC/DC電源電路單元與其他1/〇單元同樣地進行處 理。此處，I /0單元係指與作為半導體晶片的内部電路而 设置之功能區塊，進行信號的收發的單元。以變換效率及 雜訊的觀點觀之，以預先作成具有高性能的DC/Dc變換功 能之DC/DC電源電路單元為理想。以與其他1/〇單元相同的 方法決定DC/DC電源電路單元在半導體晶片上的配置位置 後，使用I/O，兀自動配置工具，將包含如/DC電源電路單 π之各種I/O單το配置於半導體晶片上。藉此可解決上 課題（1 )及（2)。
本發明之目的在提供高效率 本發明之其他目的在提供半 會對設計者加諸不必要的負擔 部構造成的要求* ' S 發明之揭示 的DC/DC變換電路。 導體晶片的設計方法，其不、 ’而可符合半導體晶片的内. 本發明電源電路 上者，具備·輸出 路，控制前述輸出 前述半導體晶片的 ’其特徵在於：係為 電晶體部，輸出電源 電晶體部；前述輸出 外部輸出入端子附近 形成於半導體晶片 電壓；及控制電 電晶體部係配置於 。藉此可達成上述
五、發明說明（4) 目的0 前述輸出電晶體部具有衝擊（靜電放電）保護功能亦可。 前述輸出電晶體部包含網狀型的電晶體亦可。 前述電源電路配置於前述半導體晶片的4個角以外的周 前述電源電路之前述外部輪 用以輸出前述電源電壓；電源 體部輸入電源電壓；及接地端 部輸入接地電壓；前述電源端 述輪出端子附近亦可。 出入端子具備：輸出端子， 端子’用以對前述輸出電晶 子’用以對前述輸出電晶體 子與前述接地端子配置於前 則述電源電路之前述外部輪出入端子具備：複數之輸出 端子，用以輪出前述電源電壓；複數之電源端子，用^ 前述輸出電晶體部輸入電源電壓；及複數之接地端子，用 以對前述輪出電晶體部輸入接地電壓；前述複數之輪出 子、刖述複數之電源端子及前述複數之接地端子係各北 同的金屬覆蓋亦可。 、 /、 前述半導體晶片係以使接合導線的長度成為最短的卡 配置亦可，該接合導線係連接於將前述輸出電晶體此 述半導體晶片以密封的封裝體者。 ° m 别述輸出電晶體部與前述控制電路配置於丨/ 〇單元 區域亦可。 配置 本發明之半導體晶片之設計方法，其特徵在於包八. 置決定步驟，決定複數個I/O單元在半導體晶片 δ .仇 位置’該複數之I/O單元包含：至少一個第1 1/〇單的元配置
第8頁
有將第1電源電壓變換為第2電源電壓之電源電壓變換功 能；及至少一個第2 I/O單元，具有與前述第】1/〇單元相 異的功能；及配置步驟，基於前述已決定的半導體晶片上_ 的位置’配置前述複數個I/O單元。藉此可達成上述目 的。 ， 前述至少一個第2 I/O單元包含輸入電源電壓之輸入電 源墊單元；由前述第1 I/O單元輸出之第2電源電壓被平滑 電路予以平滑化’由前述平滑電路產生之電源電壓經由前 述輸入電源墊單元，被輸入至前述半導體晶片亦可。 前述輸入電源墊單元配置於功能區塊附近亦可，該功能 區塊係被供給由前述平滑電路產生的電源電壓。 前述第1 I /0單元具有控制端子輸入控制信號亦可，該 控制彳§號係指定複數之電源電壓中所應產生的i個電源電 壓。 前述 控制信 前述 驟，至 路；前 管理電 的樣態 能區塊 前述 電壓變 第1 I/O單元具有控制端子輸入控制信號亦可 號係控制前述電源電壓變換功能之執行/停止 半導體晶片之設計方法更包含：功能區塊配置步 少配置一個功能區塊作為前述半導體晶片的内部電 述至J 一個功能區塊包含電源管理電路，前述電源 路係使前述第1 I /〇單元的前述電源電壓變換功能 變化者亦可，前述第1 1/0單元係因應於特定的功 的動作狀。態，對應於前述特定的功能區塊者。 :1 I /0單兀包含.輸出電晶體杳卜將前述第丄電源 換為前述第2電源電壓；及控制部，控制前述輸出
O:\57\57207.PTD 第9頁 五、發明說明（6) - 電晶體部。 電^^單元之前述輪^晶多部具有^靜電放 前述第1 I/O單元之前述輸出電晶體部包含網 體。 土电曰曰 圖式之簡單說明 圖1 :搭载本發明之DC/DC 造表示圖。 圖2 :本發明之DC/DC電源 表示圖。 電源電路單元之系統LSI的構 電路之翠元之電路區塊的構造 示 圖3 .本發明之DC/DC電源電路單元 圖0 之電路區塊的配置 表 圖4 :搭載本發明之DC/DC電源電敗„ ,τ Ανπτιτ^ ίΛ u ^ ^ * 愿电路早兀之LSI的配置 (LAYOUT)的推薦例之表示圖β 圖5 :係表示將本發明之d r / η Γ雪
π π β、#ϊ _ π t ^ f 原電路單元使用於PRML 誤取通道Lb i之情況之電路區塊圖。 圖Θ :決定各種I / 〇單元的配置位置之泞。 圖7 ··内部電路配置區域盘I/O輩- ^ .镇1型1/。| 7"配置區域的表示圖。 圖8A .第1孓1/0早70的電路圖。 圖8B :第2型I/O單元的電路圖。 圖9 :圖8A所示之第}型1/〇單元之 圖10 :第2型I/O單元之輸出電曰辨配線電阻表不圖。 ± ^ 之翰出冤日日體部之配置（LAYOUT)的 構造例表7F圖。 圖11 :第2型I/O翠元之輸出電晶興a 狗】电阳體部之配置（LAY〇UT)之
|j〇 4 3 9 3 6 7 五、發明說明（7) 其他構造例表示圖。 圖12A及圖12B :圖8B所示之第2型I/O單元之纖 圖。 @形例表示 表示圖。 t早几之其他變形例 圖14 :將半導體積體電路（晶片）配置於偏離封裝體 心部的位置的方法表示圖。 、紅 圖15 : DC/DC變換電路使用3端子調整器型之圖。 用以實施發明之最佳形態 以下說明將具有電.源電路變換功能之DC/DC電源電路單 元配置於半導體晶片上的方法。DC/DC電源電路單元係為 一種I / 0單元。此處I /0單元係指與作為半導體晶片的内部 電路而設置之功能區塊，進行信號的收發者。在半導體晶 片上配置DC/DC電源電路單元的位置，係以與其他1/〇單元 相同的方法決定。因此，使用市販的I/O單元自動配置工 具，便可將DC/DC電源電路單元配置於半導體晶片上。 圖1表示系統LSI1的構造。系統LSI1係形成於單一的半 導體晶片10上。系統LSI 1包含DC/DC電源電路單元1 1〜1 4。 該等DC/DC電源電路單元11〜14係本發明之電源電路的實施 形態。又，圖1中，DC/DC電源電路單元11〜14係標記為 「DC/DC」。 系統LSI1的内部電路更包含電源管理電路PMC (Power Manag.e.men t Circuit)21 及 IP(内部 IP 核）31 〜35。PMC21 係 執行系統LSI 1内的消耗電力之控制功能之功能區塊。
第11頁 i 4 3 9 3 6 7 五、發明說明（8) IP 31〜3 5係執行特定功能之功能區塊。 PMC2 1被經由輸入電源墊單元4 1供給來自半導體晶片工〇 外部之3. 3V的電源。PMC21可將])C/Dc電源電路單元 所搭載之DC/DC變換電路所輸出的電源電壓，設定為2. 53V 或1. 65V。由DC/DC變換電路所輸出之電源電壓係經由輸入 電源墊單元42~44 ’各被供給至功能區塊ip31〜33。 4 PMC21各對DC/DC電源電路單元;[1-13，輸出控制信號 Dcon、控制信號V〇REQ及控制信號SYNC。又，為了簡化圖 1，省略控制信號SYNC之圖示。 控制信號Dcon係被使用於控制DC/DC電源電路單元之電 源電壓變換動作（D C/DC動作）執行或停止。在控制信號 Dcon的電平為Η(高）電平的情況下，DC/DC電源電路單元成 為執行DC/DC動作的狀態（active狀態）。在控制信號Dc〇n 的電平為L(低）電平的情況下’ DC/DC電源電路單元成為停 止D C / D C動作的狀態（i n a c t i v e狀態）。 控制信號VoRE Q係被使用於自複數種類（此處為2種）的電 源電壓中，選擇由DC/DC電源電路搭載之DC/DC變換電路所 輸出的電源電壓。在控制信號VoREQ的電平為L(低）電平的 情況下，輸出電壓為2. 53V。在控制信號VoREQ的電平為 Η(高）電平的情況下，輸出電壓為1.65V。 PMC21將控制信號Dcon(H電平）與控制信號v〇REQ(L電平） 向DC/DC電源電路單元11輸出。此係指示DC/Dc電源電路單 元1 1輸出2 _ 5 3 V的輸出電壓，作為功能區.塊I p 3 1所對應的 電源電壓》
第12頁 143 93 6 7 五、發明說明（9) PMC21將控制信號Dcon(H電平）鱼, 向K/DC電源電路單元丨2、i 3輸出信號_V〇i?EQ(H電平） 路單元12輸出1.65V之輸出電壓：作===DC/DC電源電 應的電源電壓；且係指示DC/DC電源電二:!區彳1:32所對 丨对應之電源雷藤。 PMC21藉由對應於功能區塊IP31~33之各溫 率，使控制信號VoREQ的邏輯值變化，而可對功 I/ IP3卜33供給適應於其溫度或動作頻率的電源電壓°。°此係 因將控制信號VoREQ的邏輯值所對應的電源電壓，’ 電源電路單元U~13所搭載之各DC/DC變換電路， 〜33輸出之故。例如，PMC21在功能區塊 頻率向的情況下，以使DC/DC變換電路所輸出的電 變高的方式，控制DC/DC動作；而在功能區塊Ip的動作 率低的情況下，以使DC/DC變換電路所輸出的電源電壓 低的方式，控制DC/DC動作。如此，藉由適應於功能區塊 ip的執行狀態（例如溫度、動作頻率），使該功能區塊ιρ的 動作電壓為最適化，便可將每一個功能區塊Ip的動作電壓 做成最小。於是可降低系統LS I整體的消耗電力。 又，.在未使用特定的功能區塊IP的功能之情況下（如休 止模式（sleep mode)時），PMC21藉由將控制信號Dc〇n的電 平設為L電平’便可切斷該特定功能區塊Ip的電源。此種 控制於該特定的功能區塊IP中所使用的M〇s電晶體的臨限 值低的情況下特別有效。此乃因為藉由切斷電源，可將具 有低臨限值的MOS電晶體所容易產生的靜止漏電流予以切
第13頁 五、發明說明（10) 斷之故。 圖1所示之功能區塊IP34、35並未接受PMC21之控制。與 功能區塊IP34、35對應設有DC/DC電源電路單元14。 功能區塊I P 3 4經由輸入電源墊單元4 5，被供給來自 DC/DC電源電路單元14所搭載之DC/DC變換電路之i.65V的 電源電壓。功能區塊IP35經由輸入電源墊單元46，被供給 來自DC/DC電源電路單元14所搭載之DC/DC變換電路之 1. 65V的電源電壓。如此，在對複數個功能區塊供給共同 的電源電路之情況下，可對複數個功能區塊，使Dc/DC電 源電路單元共通化。 DC/DC電源電路單元14可具有與上述DC/DC電源電路單元 11〜1 3的構造相同的構造。惟，無法將功能區塊I p 3 4、3 5 放在PMC21的控制下之故，將被輸入至DC/DC電源電路單元 14的控制信號Dcon、控制信號VoREQ及控制信號SYNC的電 平固定於特定的電平亦無妨。圖1所示之例中，為了將控 制信號Dcon的電平固定於Η電平而使用DC/Dc電源電路控"制 用單元51，為了將控制信號v〇REQ的電平固定於jj電平而使 用DC/DC電源電路控制用單元52。DC/DC電源電路單巧告丨用 單元51、52係為I/O單元之一種。 二 上與作為半導體晶片之内部電路而設置之功能區塊，進行 信號的收發之I/O單元包含上述DC/DC電源電路單元 11〜14、輸入電源墊單元41〜46及DC/DC電源電路控制用單 元51、52之外，亦包含輸入信號墊單元61或輸出信號 tc71等。輸人信號單元6 !係用以將信號磁人至功能區^塊之
第14頁 »5439367 五、發明說明（11) I / 0單元。輸出信號墊單元7 1係用以將來自功能區塊的信 號予以輸出之I/O單元。 本發明中，將DC/DC變換電路搭載於DC/DC電源電路單 元。在將DC/DC電源電路單元配置於半導體晶片上時， DC/DC電源電路单元係被作為I/O單元處理。故，半導體晶 片上之DC/DC電源電路單元的位置，係與其他各種1/()單元 (例如：輸入電源墊單元41〜46、輸入信號墊單元6丨、輸出 4吕號塾早元71專）同樣地被決定。藉此，可將j)c/DC電源電 路單元與I/O單元同樣地使用市售的1/()單元自動配置工 具，配置於半導體晶片上。 I/O單元可配置於包含半導體晶片的周邊部的4個角落之 I/O單元配置區域中的任意位置上。DC/DC電源電路單元為 I/O單元的一種。故’可配合來自系統Ls I的内部電路所包 含的功能區塊之動作電源電壓的相關要求，將D C / j) c電源 電路單元配置於I/O單元配置區域之適當的位置上。此 處，來自功能區塊的動作電源電壓的相關要求，可為要求 供給對應於該功能區塊的動作狀態之最適宜的動作電源電 壓，亦可為要求供給特定的動作電源電壓。又，系統LS I 的内部電路包含複數個功能區塊的情況下，以各對應於該 複數的功能區塊的方式，將複數個DC/DC電源電路單元配 置於I/O單元配置區域亦可。 在配置用以對功能區塊（I P區塊）供給動作電壓之DC/DC 電源電路單元或輸入電源墊單元等各種1/〇單元之情況 下，來自DC/DC電源電路單元的輸出電壓係—度被輸出至
第15頁 I 4 3 9 3 b 7 五、發明說明（12) 半導體晶片的外部’經由設於半導體晶片外部之L C電路 (平滑電路），自輸入電源墊單元再度被輸入至半導體晶片 内。藉由LC電路（平滑電路）使來自DC/DC電源電路單元的 輸出電壓平滑化。又，圖1中，L C電路（平滑電路）係標記 為「LC」。 此處重要者為：須將輸入電源墊單元配置於供給動作電 壓之功能區塊附近。藉此，可將輸入電源墊單元與對應的 功能區塊之間的金屬配線電阻所造成的電力損失抑制在最 小限度。 圖2表示圖1所示之DC/DC電源電路單元11的電路區塊的 構造。圖1所示之DC/DC電源電路單元12〜14亦具有與DC/DC 電源電路單元11相同的構造。 DC/DC電源電路單元11具有將某電源電壓變換為其他的 電源電壓之電源電壓變換功能。又，圖2所示例中，電源 電壓變換的方式係採用PWM時鐘同步型自勵振盪方式。 惟’本發明對電源電壓變換的方式並未限定。DC/DC電源 電路單元11可具有依任意電源電壓變換方式進行電源電壓 變換的功能。 DC/DC電源電路單元丨丨包含電壓變換部1/〇及微調 (trimming)部112。電壓變換部丨1〇連接於内部信號接腳 (PIN) 114與外部塾jig。 電壓變換部11 0包含基準電壓產生電路（BGR : Band Gap Reference .帶域間隙基準）丨丨〇a、控制電源電壓變換的樣 九、之控制部ii〇b、具有衝擊（ESD :Electr〇static
第16頁
Di scharge靜電放電）保護功能之輸出電晶體部丨〗〇c。 由BGRIl〇a所輸出之基準電壓（Vre;f、vref_〇ut)易受製 程誤差的絕對精確度誤差影響之故，基準電壓（Vref、 Vref—out)易於變動。微調部112係為了抑制基準電壓 CViref、Vref_out)的變動而設置。 dc/dc電源電路單元n的内部信號接腳114具有：用以輪 入控制信號D con之接腳114a、用以輸入控制信號v〇 req之 接腳114b ’及用以輸入控制信號SYNC之接腳j 14c。 DC/DC電源電路單元η的外部墊116具有：墊1163，用以 對應於控制信號VoREQ的邏輯值而將電源電壓LX予以輸 出；墊1 16b，用以輸入])c/DC開關用電源Vdd —dc (3· 3V); 及塾116c，用以輸入DC/Dc接地用電源Vss—dc (〇v)。該等 墊連接於輸出電晶體部1 10c。DC/DC電源電路單元丨丨的外 部塾116更具有墊1 16d，用以輸入類比系電源¥(1(1 η (3 _ 3 V )。該塾係作為對應於β g R1 1 〇 a的電源接腳，連接於 BGfUlOa。 ' BGRllOa對應於控制信號VoREQ的邏輯值，變更BGRUOa 所輸出的基準電壓Vref。控制部ll〇b回應基準信號Vref， 變更輸出電晶體部11 〇c所輸出的電源電壓LX之值。電源電 MLX係經由外部墊11 6被輸出到DC/DC電源電路單元11的外 部。 圖3表示DC/DC電源電路單元11的電路區塊的配置。 使用3個墊來作為用以輸出電源電壓LX的墊11 6a。同樣 地’亦各使用3個墊作為墊1 1 6 b及墊11 6 c。對相同的電壓
第17頁 五、發明說明（14) 所使用的3個墊被以共同的金屬覆蓋。藉此可使得對相同 的電壓所使用的3個墊的電阻成分被限於最小值。又，藉 由對相同的電壓（信號）使用2以上的任意數量的墊，皆可 獲得相同的效果。 圖4為搭載DC/DC電源電路單元u的^”的配置的推薦 例。圖4之例中，DC/DC電源電路單元丨丨係被配置於半導體 晶片1 0 a上。經由墊π 6a而由DC/ DC電源電路單元11所輪屮 之電源電壓LX，經由LC電路117被作為電源電壓。^供給 至匯流排118。LC電路1 ! 7及匯流排丨18係設置於半導體晶 片1m部。電源電壓V〇Ut被作為電源電壓。n，經由輪 再度輸入至半導體晶片…内。 將電源電塵V τ經由滿叙k 入至半導俨曰=1n &數個輪入電源墊單元1 2卜124 ’輸 個/二 的理由，主要有以下2點。 元供給至内部電路的里功=鬼電電㈣由輸入電源塾單 電源墊單元與内部電路的距離。用以連接輸入 分，係與將電源電ί 塊之金屬配線的電阻成 阻成份增大，則由ϊ過註^属比例增加。若金屬配線的電 降量便會變大。為抑^兮配線的電流所造成的電壓下 附近為理想。因此設置^ = ιη的内部電路的功能區塊 流排⑴所造二ί;;;個^電源塾單元。又，匯 内部的金屬配線所造成^2成於半導體晶片1 〇a 战的電i下降量相比，其幾乎是小到
i°= 4 3 9 3 6 7 五、發明說明（15) 可以予以忽略。故，兔τ #雨^ Λ ^ 了將電源電壓V 1 η的電壓下降量設 在最小值，以將形成於半導鲈θ e ^ „p ^ ^ ^ . . 導體日日片1 0a内口Γ5的金屬配線的 長度限定於最小值為理想。 第2個理由是為了做到不會 ^ ^ ^ , ^ 个膂超過輸入電源墊單元的輸出 Ϊ:?二源塾單元的輸出電流的上限值係依 ?mectr〇 Migrati〇n，電性移動）所造成的配線 等命縮短等信賴性的觀點，而預先對輸入電源墊單元進行 設定。例如，圖4所示之例，4個輸入電源墊單元〗2卜〗24 各可輸出8 0 m A為止的電流，被供給電電源電壓v丨n的内部 電路之功能區塊係假設為需要例如3 〇 〇mA的電流的情況。 圖5表示在將本發明之實施形態之加/dc電源電路單元 21卜215使用於PRML讀取通道LSI3之情況下的prml讀取通 道LSI 3的構造。PR ML讀取通道LS 13係形成於單一的半導體 晶片1 0 b上 圖5所示的DC/DC電源電路單元21卜215具有比圖1所示的 DC/DC電源電路單元11〜14更高的功能。即，DC/DC電源電 路單元21卜215具有：對應於4位元的控制信號VoREQ，將 13種電源電壓的其中之一予以輸出的功能。13種的電源電 壓係為例如將1. 8V〜3. 0V以0. IV的刻度予以劃分出來者。 參照圖5說明PRML讀取通道LSI 3的信號的流程。 得自磁性碟片等記錄媒體的播放波形信號，係由輸入信 號墊單元261被輸入至半導體晶片l〇b。VGA (Variable Gain Amplifier ’可變利得放大器）281係將被輸入的播 放波形信號予以放大。LPF (Low Pass F i 1 ter低通濾波
mm
第19頁 3 9 3 6 7 五、發明說明（16)
器）282係將VGA 281的輸出中的高頻成分予以截斷（cut)。 ADC (Analog Digital Converter 類比數位轉換器）28 3 係 將LPF2 82的輸出（類比信號）變換為數位信號。PREQ (Partial Response Equalizer，部分響應等化器）284 係 將ADC283的輪出等化為1、〇、-1 »VITERBI 285係將 PREQ284的輸出作最完整之識碼。被寫入磁性碟片等之記 錄媒體前’資料被編碼（encode)。識碼器286係將用來復 元原來的資料的VI TERBI 285的輸出予以識碼。電平變換器 (LEVEL SHIFTER) 2 87係將識碼器286所輪出的信號的電平 予以變換。此乃因識碼器28 6所輸出的信號為1 8 . V，而被 輸出至半導體晶片l〇b外部的信號為3.3V之故。由電平變 換器287變換電平的信號’經由輸出信號墊單元271，作為 播放資料被輸出至半導體晶片1 〇 b外部。 PLL (Phase Lock Loop，相位鎖定迴路）288 自 ADC283 的輸出信號或PREQ284的輸出信號中，抽出時鐘信號e LMS (Least Mean Square，最小平均值平方）289係將包含於 PREQ2 8 4的F I R濾波器的抽頭係數予以適當地更新。 次之說明如何控制PRML讀取通道LSI3的電源電壓。 VGA281、LPF2 82及ADC283係為處理類比信號的類比區 (功能區塊）。對該等類比區塊供給3.0V的動作電壓。動 =壓（3.0V)係藉由將半導體晶片m外部所供 電f f ^載於DC/DC電源電路單元211之DC/DC變換電路\者 換的電源電壓，被一度輸出至半導體晶片1〇b的外部，由
第20頁
五、發明說明（17) 設於半導體晶片10b外部的LC電路21 7a予以平滑化。平滑 化後的電源電壓被經由輸入電源墊單元2 41再度輸入至半 導體晶片10b内’其後被供給至VGA281、LPF282及 ADC283 。 PLL288亦為類比區塊（功能區塊）。PLL288被供給3.0V的 動作電壓。該動作電壓（3, 0V)係藉由將半導體晶片1〇b外 部所供給的電源電壓（3.3V)，用DC/DC電源電路單元212予 以變換而得者。 PREQ284及VITERBI285係為處理數位信號的數位區塊中 必需進行高速動作的功能區塊。pREQ284及VITERBI 285被 供給在2. 0V〜2· 5V的範圍内可變的動作電壓。此係因欲儘 量減低PREQ284及VITERBI 28 5的消耗電力之故。被供給至 PREQ28 4及VITERBI 285的動作電壓（2·〇ν〜2.5V)，係藉由 DC/DC電源電路單元214執行對應於ρ证c (power Management Circuit，電源管理電路）29〇所輪出的控制 信號VoKEQ的DC/DC動作而獲得者。PMC29〇檢知出 及νπ圖m可動作的最低電壓，而 方式，控制DC/DC電源電路單元214。 电埜的 作較慢的功能區塊。識竭器 該動作電壓（1. 8V)係藉由將 源電壓（3. 3V)，周DC/DC電源 識碼器286為數位區塊中動 286被供給1.8V的動作電壓。 半導體晶片1.0 b外部供給的電 電路單元215予以變換而得者
電平變換器287的性質上需要 ° 1. 8V的動作電壓係由DC/DC電源 及3.3V等2種動作電 電路單元215供給。 14 3 9 3 6 7 五、發明說明（18) ~ 3. 3V的動作電壓係由半導體晶片丨〇t)外部供給。 LMS289為動作較慢的功能區塊。LMS28 9被供給1· 8V的動 作電壓°該動作電壓（1. 8V)係藉由將半導體晶片1 〇b外部 所供給的電源電壓（3· 3V)，使用DC/DC電源電路單元21 3予 以，換而獲得者β又，F I R濾波器的抽頭係數收斂，不需 適當地更新該抽頭係數的情況下，LMS289將控制信號DCon 的電平设定於L電平°藉此，來自DC/DC電源電路單元213 的電力供給即停止之故，可減少LMS 2 8 9的消耗電力α 如上雖將PRML讀取通道LS 13作為系統LSI處理，但將 PRML讀取通道LSI3作為1個ip而使用於其他的系統LSi亦 可。 圖6為決定半導體晶片上的各種〇單元的配置位置的流 程。以下參照圖6 ’以圖5所示之PRML讀取通道LSI3的情況 為例’說明如何決定半導體晶片上的各種丨/ 〇單元的配置 位置。 步驟ST 1決定系統LS I所搭載的複數個功能區塊所被配置 於半導體晶片上的位置^ PRML讀取通道LSI3的情況下，係 決定VGA28I、LPF2 82、ADC283、PREQ284 'VITERBI 285、 識碼器286、電平變換器287、PLL288、LMS289及PMC29 0等 各種功能區塊所被配置於半導體晶片1 〇b上的位置。 步驟ST2係於系統LSI所搭載的複數.個功能區塊中選擇1 個功能區塊。例如選擇PLL2 88的功能區塊。 步驟ST3判斷所選擇的功能區塊是否需要外部電源電塵 (Vdd、Vss)以外的電壓。判斷結果為「是（Yes)」時進至
第22頁 fi°= 4 3 9 3 6 7 五、發明說明（19) 步驟ST4，判斷結果為「否（No)」時進至步驟ST5 〇pLL288 的功能區塊的情況下’判斷為需要外部電源電壓以外的電 壓，該電壓需為3. 0V。 步驟ST4以DC/DC電源電路單元與輸入電源墊單元等為一 組，決定該等組在半導體晶片上的配置位置。pLL288的功 能區塊的情況下’為了對PLL288供給3.〇v的電壓，需要有 DC/DC電源電路單元212與輸入電源塾單元242。故，步驟 ST4決定DC/DC電源電路單元21 2與輸入電源墊單元242配置 於半導體晶片1 0 b上的位置。此處，輸入電源墊2 4 2以儘量 配置於接近PLL288的位置為理想。其理由為若輸入電源墊 242與PLL288的距離越短’則不需要多餘的内部電源線， 便可抑制該内部電源線所造成的電壓降低之故。 步驟ST5判斷系統LSI 擇了。判斷結果為「是 「否」則回到步驟ST2。 所搭載的全部的功能區塊是否被選 」’則進至步驟ST6，判斷結果為 如此，對於系統LS I所搭載的全部 的功能區塊’執行步驟ST2及步驟ST3(若有必要再進而執 行步驟ST4)。 步驟ST6決定外部電源電壓（Vdd .、Vss)用的輸入電源墊 單凡在半導體晶片上的配置位置。pRML讀取通道LS 13的情 況下’決定例如3. 0V的電源電壓用的輸入電源墊單元246 在半導體晶片上的配置位置。 步驟ST 7決定輸入信號用的輸入信號墊單元與輸出信號 用的輸出信號墊單元在半導體晶片上的配置位置。輸入信 说包含例如時鐘信號^ 讀取通道LS I 3的情況下，決定
O:\57\57207. PTD 第23頁 五、發明說明（20) 例如用以輸入播放波形k號用的輸入信號塾單元2 6 1與用 以輸出播放資料用的輸出信號墊單元271，在半導體晶片 上的配置位置。 又，圖6所示之流程，由人執行亦可，由特定的機械（或 電腦）執行亦可。而以由人（操作）與該特定的機械（或電 腦）交談’互動式地（interactive)執行圖6所示的流程為 理想。 如以上方式，決定功能區塊與丨/〇單元在半導體晶片上 的配置位置之後（即所謂樓層計劃（F1〇〇r Plan)結束後）， 使用市售的自動配置配線工具，進行功能區塊與Γ/ 〇單元 的配置（自動產生I /0陣列所導致的配置），進行功能區塊 間或功能區塊與I / 〇單元間的配線。 如上’依本發明的半導體晶片的設計方法，在決定 DC/DC電源電路單元在半導體晶片上的配置位置時，係將 DC/DC電源電路單元作為I / 〇單元處理。系統LS I所搭載的 複數的功能區塊之中，在存在有需要外部電源電壓（Vdd、 Vss)以外的電壓的功能區塊的情況下，藉由將用以供給該 功能區塊電壓用的DC/DC電源電路單元及輸入電源墊單 元’與I/O單元相同地進行處理，而決sDC/DC電源電路單 凡與輸入電源墊單元在半導體晶片上的配置位置。故， DC/DC電源電路單元與輸入電源墊單元係使用市售的1/〇單 元自動配置配線工具’被配置、配線於半導體晶片上。如 此即可將DC/DC變換電路搭載於系統LSi上。 依本發明的半導體晶片的設計方法，可獲得以下的
第24頁 i 4 3 9 3 6 7 五、發明說明（21) (1 )~(5)的效果。 ‘ (1) 不會因設計者使得Dc/DC變換電路的功能有所差異。 在決定包含DC/DC變換電路的DC/D(：電源電路單元在半導體 晶片上的位置時’ DC/DC電源電路單元係被當作I/O單元進 行處理。藉此’不會增加設計手續，不論有無「晶片上 (ON CHIP)」電源的知識，皆可經常保證一定的])c/Dc變換 電路的性能。 (2) 設計者在設計了新的])c/DC變換電路的情況下，或活 用了 DC/DC變換電路的微單元（MICR〇 CELL)的情況下，若 於各種I/O單元的配置區域以外的區域（即内部電路配置區 域）上，配置該DC/DC變換電路，則J)C/DC變換電路與輸入 電源墊間的距離’將比使用本發明的DC/DC電源電路單元 的情況更長’會導致該分配線電阻增加。因此，其與本發 明的DC/DC電源電路單元相比，其變換效率較低。 (3) 在將DC/DC電源電路單元設計為其他的i/ο單元的高 度以下的情況下，主動區域（active area)的面積不會減 小。故’完全不必變更内部電路的配置。圖7表示配置了 圖1所示之PMC21、功能區塊IP31等之内部電路配置區域 3 2 0，以及配置了用以對功能區塊IP 31供給電源電壓的一 組DC/DC電源電路單元11與輸入電源墊單元42之I/O單元配 置區域310。此處，DC/DC電源電路單元11的高度H2係設定 為比其他的I/O單元（例如輸入電源塾單元42)的高度H1更 低。即，H2<H1。藉由將DC/DC電源電路單元的高度H2設定 在其他的I/O單元的高度H1以下’不必變更内部電路配置
第25頁 1439367 五、發明說明（22) 區域3 1 0所配置的功能區塊的配置即可完成設計。 (4) 只要使用本發明的j)C/Dc電源電路單元，在設計系統 LS I時便不需新設計DC/DC變換電路。藉此，可減少系統 L S I的設計手續。 (5) 可在包含半導體晶片的4角的1/()單元配置區域内的 任意位置上’配置用以對功能區塊供給電源電壓用的一組 DC/DC電源電路單元與輸入電源墊單元。故，可對應於半 導體晶月内部電路的需求，配置複數組DC/DC電源電路單 元與輸入電源墊單元。 於上述本發明的半導體晶片的設計方法中，在具有將某 電源電壓變換為其他的電源電壓之電源電壓變換功能的 I/O單元中’具有以下所說明的2種類型。第1型的1/〇單元 為包含衝擊（靜電放電）保護二極體與輸出電晶體部的1/0 單元。第2型的I/O單元為包含具有衝擊（靜電放電）保護功 能的輸出電晶體部的I / 〇單元。雖以可實現高效率、低雜 訊的I晶片上（ON CHIP)」DC/DC變換器效果的dc/dc電源 電路單元為理想’但上述第1型及第2型的1/0單元只要使 用本發明的半導體晶片的設計方法，便可達到上述效果。 圖8A為第1型的I/O單元105&的電路圖。於第1型的1/〇單 元105a中，輸出電晶體部i〇2a並未兼備衝擊（靜電放電）保 護功此。此種輸出電晶體部1 〇 2 a係為一般普通者。 ’' 第1型的I/O單元105a包含：控制電路1〇1，控制變換電 源電壓的樣態；輸出電晶體部102a，輸出電源電壓；衝擊 (靜電放電）保護二極體i 06，用以保護半導體積體電路（晶
第26頁 五、發明說明（23) 片）的内部電路’防止靜電等之衝擊；及外部輸出入端子 塾（pad)。控制電路1 〇1則包含如圖2所示之BGR〗丨、控制 部110b，及微調部112。 控制電路1 οι輸出控制信號pctri及控制信號nctr 1。控 制信號pctrl係用以控制輸出電晶體部1〇23所包含的pch输 出電晶體ptr的開/關。控制信號nctr丨係用於控制輸出電 晶體部102a所包含的Nch輸出電晶體ntr的開/關、輸入電 MVin在由輸出電晶體部102a截斷後，由LC電路1〇7予以平 滑化。於是獲得輸出電壓V〇ut。 如此，第1型的I/O單元l05a具有將輸入電壓Vin變換為 輸出電壓Vout的DC/DC變換電路功能。 更詳細說明之，第1型的1/0單元1〇5&係具有開關型的 DC/DC變換電路功能。開關調整器係將輸入電壓v丨n (例如 3_ 3V)變換為與輸入電壓vin相異的輸出電壓“^丨（例如 2. 5V)的電路。控制電路1 〇 i將具有正相的脈衝波形的控制 鉍號Pctrl輸出至pch輸出電晶體ptr的閘極，將具有反相 的脈衝波形的控制信號Nctrl輸出至Nch輸出電晶體ntr的 閉極’而藉此將輸入電壓Vin予以截斷。被截斷的輸入電 壓Vin由LC電路1〇7予以平滑化。於是獲得輸出電壓v〇ut。 理想上’脈衝波形的負載（duty)比為5〇的情況下，輸出電 廢Vout將為輸入電壓Vin的一半。藉由變化脈衝波形的負 載（duty)比’可使輸出電壓v〇ut變化。
Pch輸出電晶體ptr為「開（〇N)」狀態的情況下，Nch輸 出電aa體ntr為「關（OFF )」狀態。於該情況下，電流自用
O:\57\57207.PTD
第27頁 五、發明說明（24) 以輸入輸入電壓Vin用的輸入端子，經由pch輸出電晶體 ptr及誘導物L ’流至與用以輸出電容c及輸出電壓701:1;用 的輸出端子相連接之内部電路（未圖示）^ 另一方面’ Pch輸出電晶體ptr為「關（〇FF)」狀態的情 沉下，Nch輸出電晶體ntr為「開（ON)」狀態。於該情況 下’電流自接地端子’經由Nch輸出電晶體ntr與誘導物L 流至與用以輸出電容C及輸出電壓Vo ut用的輸出端子相連 接的内部電路（未圖示）。又’誘導物[與電容[為外部附設 的元件，設於第1型的I/O單元l〇5a的外部。 以下說明第1型的I / 〇單元因無法避免鋁配線電阻增加， 故難以獲得高效率的DC/DC變換電路乙節。 在0. 35 製程（PR0CESS)以下所製造之半導體積體電 路，其鋁配線電阻大小約為〇丨Ω / □。因此於半導體積體 電路所内藏的DC/DC變換電路中，鋁配線電阻乃造成豆性 能劣化的主要原因。 元105a的電路所存在 圖9係明示圖8所示之第1型的ι/g單 的配線電阻。 在Pch輸出電晶體Ώ十Γβ〇λμ、 , lintr ^ r g(〇FF) ；；；^ ^ ^ > Nch ^ . t 電壓Vin用的輸入端子，V月’ 1 *自用以輸入輸入 輸出端子。自輸入端子至Λ以輸出輸出電0〇ut用的 線600、墊部103(外W輸出知子為止’該電流流經接合 上的鋁配線6 02)、‘屮輪出入端子墊Pad—保護二極體106 出電晶體Ptr —鋁配線6n1晶體部1〇2a(鋁配線601 —Pch輸 線6 〇 1)、墊部丨〇 3 (鋁配線6 〇 2 —外部輸
第28頁 1439367
五，發明說明（25) 出入端子墊（pad))、接合線6 0 0、誘導物L。存在於自輪 端子至輸出端子的電流路徑上的配線電陴合計约有2. 5 ^ Ω。此處，該配線電阻的細目為：接合線6 〇 0的電阻约 〇，1 Ω、衝擊保護二極體1Q6上的鋁配線602的電阻約為/ Ω、輸出電晶體部1 〇 2 a的鋁配線6 〇丄的電阻約為〇 · 6 Ω、· Pch輸出電晶體部ptr的「開（0Ν)」電阻約為〇,玉5 Ω。 導物L·的配線電阻被忽略。 誘 3端子線性調整器及開關調整器大電流丨⑴以 1)求得。 由（弐
Imax = (Vin-Vout)/R〇......(式 1) 此處的Ro係為自用以輸入輸入電壓vin用的輸入端子 用以輸出輸出電壓Vout用的輸出端子為止的配線電随 Imax必須做成比所需負載的電流大之故，必須使心成為= 小。特別在輸入電壓Vin與輪出電壓v〇ut的值相近時，:β 的影響力變大。 〇 又’開關調整器的電力損失p1〇ss可用（式2)表示。
Ploss=Ro氺 1〇 2......(式2) 此處的I 〇為負載電流。 又’ DC/DC變換電路的效率”可用（式3)表示。 - Vo u t * I 〇 / ( P ]_ 〇 s s + V 〇 u t * I 〇 )......(式 3) 為了要提高DC/DC變換電路的效率，必須使？1〇33小，要 使Ploss小，則惟有使配線電阻R〇小。 假設輸出電壓Vout為2.5V，負載電流1〇為1〇〇^ ’配線 電阻Ro為2. 55 Ω，則DC/DC變換電路的效率最大僅有
五、發明說明（26) ' 90 . 7%〇若配線電阻Ro的值可為一半，即12Ω，則最大欢 率成為95.4%，若可再成為一半，即〇·6Ω ,則最大效率將 成為97.7%。如上所述，第}型的1/〇單元1〇5a係於外部輪 出入端子墊（pad)附近配置衝擊保護二極體1〇6之故，與 述第2型的I/O單元105b相比，無法避免配線電阻增大，而 無實現高效率的DC/DC變換。 圖8 B為第2型的I / 〇單元1 〇 5 b的電路圖。第2型的I / 〇單元 105b與第1型的1/0單元105a相比，其可實現高效率的 D C / D C變換。 第2型的I/O單元i〇5b包含：控制信號1〇1，控制輸出電 晶體部102b ;輸出電晶體部1〇2b，具有衝擊（靜電放電）保 護功能；及外部輸出入端子墊（pad)。第2型的1/()單元 1 0 5^»係將輸出電晶體部i 〇 2b配置於半導體晶片的外部輸出 入端子墊（pad)附近。此乃因為第2型的1/()單元1〇5b不需 在輸出電晶體部10 2b與外部輪出入端子塾（d)之間設置 衝擊保護二極體之故，與第i型的1/〇單丄比較’，可置將 輸出電晶體部102b配置得更接近外部輸出入端子墊 (pad) 〇 圖10表示第2型的輸出電晶體部102b的配置構造例。ptr ”nj:r表示具有衝擊保護功能的pch輸出電晶體與輸出 電曰曰體控制化號Petr 1被連接至pch輸出電晶體pt^的閘 極又輸入電壓vin被連接至pch輸出電晶體ρΪΓ•的源 極’接地GND被連接至Nch輸出電晶體ntr的源極。輸出 電晶體Ptr的汲極與Nch輸出電晶體的汲極係連接至輸出電
第30頁 14393 6 7 五、發明說明（27) 壓 Vout ’。 又’若採用將輸出電晶體部1 〇 2b的閘極予以折回而構成 的折回型電晶體，則可抑制面積增大，可產生大尺寸的輸 出電晶體部1 〇2b。 以下說明輸出電晶體部丨〇 2b可兼備衝擊保護功能的理 由。 衝擊（靜電放電）保護主要有防止大電流破壞，及防止高 $壓破壞等2個目的。大電流破壞係指因流經電晶體的電 流密度（單位閘極寬幅所對應的電流量） :係於閘極部分施以強電場使閘極與基板短路的破壞。 雷愚ίΪ輸出電晶體兼備衝擊保護的要點在於⑷對於高 大電Ϊ石Ϊ垴強Ϊ電晶體的擴散區域的電容值；及⑻對於 破壞…用以使衝擊電荷逃至電源及接地用電流 (a)關於擴散電容值的強化 若將衝擊保護用電晶體的閘極寶 電容加大，則在被施加衝擊電荷時’ ，使汲極的擴散 的電晶體的閘極部分的電壓變小，使加諸於内部電路 壞。本發明的輸出電晶體部1 〇 2b係:有效防止高電壓破 附設電路，供給内部電路的電流之:、.星由LC電路等外部 極體相比較，其具有足夠大的大尺;與習知衝擊保護二 的輸出電晶體部1 〇 2b的情況下，撼取。故’在使用本發明 題。 搌政電容值的強化不成問
1439367 五、發明說明（28) ~~-- (b)電流匯流排的強化 要降低電流密度，則以使電晶體的閘極寬幅加大的方 法；或以在電晶體的没極與閘極下的通道之間加入電阻， 以使電流值降低的方法為有效。加入電阻的具體方 '去有辦 大閘極與導體（conduct)的距離之法。本實施形態中 了要將閘極與導體CW(擴散區域與1層金屬的導體）之間^ 電阻值’設定在所期望的值之上’所施行的對策為：θ將間 極與導體CW $距離做成與保遵二極體相同的距離。 藉上述作法即可使本發明的輸出電晶體部102b兼備 (靜電放電）保護功能。 第1型的I/O單元105a如前參照圖9所說明。自用以輸入 輸入電壓Vin用輸入端子至用以輸出輸出電壓v〇用輸出 端子為止的配線電阻為2, 55 Ω。藉由使用兼備衝擊保"護二 極體功能的輸出電晶體1 0 2 b ’可刪除鋁配線丨〇 7。於是配 線電阻Ro由2.55Ω降低至1.55Ω。故，第2型的1/〇單元 105b之最大電流Imax依（式1) ’成為第1型的1/()單元1〇5& 的最大電流I max的約1. 6 5倍。 又’使用開關s周整器作為DC/DC變換電路的情況下，效 率依（式3) ’自第1型I/O單元l〇5a的9〇_ 改善為 94. 4%。如此，兼備衝擊保護二極體功能的輸出晶體部 10 2b對提升DC/DC變換電路有極大的效果。 如上，第2聖的I/O單元l〇5b ’去除了衝擊保護二極體， 而使用.兼備衝擊保護功能之輸出電晶體部1〇2b。藉此，可 去除衝擊保護二極體上的鋁配線電阻。於是可實^高效
第32頁
439367 五、發明說明（29) 的DC/DC變換。 圖11為第2型I/O單元i〇5b的輸出電晶體部i〇2b的配置的 其他構造例。為了強化電流匯流排，必須將閘極與導體cw 的距離保持夠大，該距離為0· 35 /z m製程的情況下，會成 為设計規劃（d e s i g n r u 1 e )的最小距離的約7倍。因此，兼 備衝擊保護功能的輪出電晶體部丨〇2b的面積與依設計規則 的最小距離配置的情況相比較，則成為其的約4倍。 為了抑制兼備衝擊保護功能的輸出電晶體丨〇 2 b的面積增 大，採用如圖1 1所示之網狀閘極電晶體。圖丨〇所示之電晶 體具有在擴散區域上將閘極予以平行並列的構造，相對於 此，若如圖1 1所示將閘極做成格子狀，則只要用習知的一 半的面積，即可實現與習知相同的閘極寬幅的電晶體。輸 出電晶體部1 02b的尺寸大之故，由網狀閘極所造成的面 縮減效果非常大》 、 又，輸出電晶體部1 〇 2 b係將圖1 1所示之格子狀的閘極進 步延長，由該格子狀的閘極所分離的各擴散區域中可將 源極區域的四周作為汲極區域，將該汲極區域四周作為源 極區域。於此情況下，特別可抑制面積的增大，可產生= 尺寸的輸出電晶體部l〇2b。 在將本發明的DC/DC變換電路融合入習知的半導體 :半導體晶片）的情況下’若僅於配置習知的保護二極 、區域上，配置兼備衝擊保護功能的輸出電晶體部， 了抑制面積的增加。若使用網狀閘極的輸出電晶體’可 輕易地將兼備衝擊保護二極體功能的輸出電晶體部僅配2
4 3 3 3 6 7 五、發明說明（30) 在保護二極體區域。故，於習知的半導體積體電路中’在 欲將外部介面電壓的互換性維持原狀’而僅使其内部電路 低電壓化的情況下，若使用本發明的D C / D C變換電路，既 不會招致面積增加，又可輕易地達成低電壓化。 又’擴散區域與基板之間存在有電容與電阻’每次源極 區域及汲極區域的電位變化時，因基板電阻造成電力損 失β該電力損失雖與擴散區域的面積成正比，但因網狀閘 極使得面積縮減，可使擴散區域的電容所造成的電力損失 亦減半。圖1 1所示之網狀閘極電晶體不僅可縮減面積，尚 具有減底電力損失的效果。 圖12Α及圖12Β表示圖8Β所示之第2型的I/O單元l〇5b的變 形例。圖12A中’因用以輸出輸出電壓Vout，用的輸出端 子’與用以輸入輸入電壓Vin用的輸入端子，與連接於接 地GND之端子等三者係互相分離之故，存在有鋁配線4〇 〇的 電，。為了減少該電阻’如圖1 2 B所示，在用以輸出輸出 電壓Vo ut’用的輸出端子附近，配置用以輸入輸入電壓vin 用的輸入端子，及配置連接於接地GND的端子之配置方法 亦有效。 圖13A為圖8B所示之第2型的1/〇單元1〇5b的直他 例。於圖13A中，5 00係覆蓋住用以輸入輸入電壓vin用複 數個=入端子的金.屬，501係覆蓋用以輸出輸 用複數個輪出端子的金屬，5〇2係霜 冤塾 複數個端子。為了使第2㈣丨 , 平7^ 1 〇 5 b之配線電阻進一 步最小化，如圖13A所示將複數個端子以共同的金電二
第34頁
陷 4393 6 7 五、發明說明（31) 覆蓋的方法亦有效。又，藉由對輸入電壓Vin、輸出電壓 Vout’及接地GND各設複數個端子，可減少接合線（bonding wi re)的配線電阻。 圖13B係具體表示依圖13A所示構造，與第1型的i/o單元 1 0 5 a (圖9 )之配線電阻相比較，可將配線電阻降低至何種 程度。藉由經複數的接合線輸入輸入電壓V i η，可使得與 經由1條接合線輸入輸入電壓V i η的情況相比較，能降低接 合線6 0 0的配線電阻。圖1 3 Β所示之例係對輸入電壓ν i η、 輸出電壓Vou t’、及接地GND各設3個端子。故，接合線600 的配線電阻由習知的〇. 1 Ω降低至0· 03 Ω。又，藉由以共 同的金屬覆蓋住對應共同電壓的複數個端子，可將複數個 端子部分的電阻降低至0.03Ω。 i圖9所示第i型i/o單元i〇5a中所存在的電阻值為〇.5 Ω之 衝擊保護二極體1〇6上的鋁配線6〇2，在圖13B所示之第2型 以〇軍元105b中被去除。故，圖13B中並無此種由鋁配線造 成的電阻。輸出電晶體部丨〇 2b的鋁配線的電阻，藉由對共 同的電；1設置複數個端子’並將電源端子及接地GND端 子’與輸出端子鄰接配置，可自第1型1/()單元1〇53之 • 6 Ω降低為〇. 2 Q (鋁配線6〇ι之電阻）及〇· 1 Ω (鋁配線6〇3 的電阻）^ 上所述’自用以輸入輸入電壓Vin用輸入端子，至用 1 以ι輪出輸出電壓v〇ut用輸出端子為止之配線電阻R〇，在第 型Po單元105a中為2. 55Ω，而在第2型I/O單元105b中則 可降低至〇_ 57 Ω為止。
第35頁 i 4 3 9 3 6 7
五、發明說明（32) 故’最大電流Imax依（式1 )可成為習知的約4. 5倍；最大 效率在輸出電壓Vout為2. 5V ’負載電流1〇為1〇〇]1^之條件 下’依（式3)，可自第1型I/O單元105a的9〇· n改善為約 98%。如此’圖13A及圖13B所示第2型I/O單元i〇5b，對提 升DC/DC變換的性能有極大貢獻。 圖14係表示半導體積體電路（半導體晶片）封袋體 (package)密封後的構造。 DC/DC變換電路的配線電阻不僅只有鋁配線電阻，亦存 在有接合線配線電阻’故不僅要將鋁配線電阻予以最小 化，亦要將接合導線電阻予以最小化，以進一步提 DC/DC變換電路的性能。 接合線600係自半導體積體電路周邊部的輸出電晶體 102b的源極、汲極所連接的外部輸出入端子墊L 密，導體積體電路100的封裝體7〇〇的配線。該 通吊以自半導體積體電路4角的外部輸出 接ζ長又 I/O早兀105b配置於半導髀接邮亦h 右將 上，則接合導線電；角以外的周邊部 能。通常半導體積體電路# 口耠升C/DC變換的性 將"〇單元u5b的外部ί = 低，如圖Η所示，以 以連接之接合導線60D的長声t Pad)與封裝體7〇〇予 積體電路（晶片）配置於自八…短的方式’將半導體 自封裳體的中心部偏離的位置的方
i 4 3 9 3 6 7 五、發明說明（33) 法亦為有效。 a 上述第1型1/〇單元1〇5a及第2型1/0單元I〇5b皆俜以 包含控制電路101之例予以說早70白係以 m而構成該等1/0單元予二“上：第=不包含控制電路 ?ΦΠ/Π ^ Γ 又上述第1型I/O單元105a及第 予以說：二=包含外部輸出入端子塾(Pad)之例 二惟亦^不包含外部輸出入端子塾㈤)而構成 單元為包含外部輸出入端子墊(―） λ下’可同時處理外部輸出入端子塾（㈣及 DC/DC變換電路，較為有利。 又’雖係將I/O單元配置區域設定於晶片外周部，惟設 於晶片的中央部亦可。 又上述第1型I/〇單元1 0 5a及第2型I/〇單元1 〇5b的 DC/DC變換電路，雖係以開關調整器型為例予以說明，惟 亦可使用圖1 5所不之3端子調整器型。3端子調整器係將輸 電tVin反換成值相異的輸出電麗之電歷變換電 路、用電壓比較器比較將基準電壓與輸出電壓以電阻 R分割而得之電壓”，若Vr比基準電壓高，則將輸出電晶 體Ptr设為「關（〇FF)」狀態，並將輸出電壓““降低；若 相反地Vr比基準電壓低，則將輸輸出電晶體ptr設為「開 (ON)」狀態’提高輸出電壓Vout。依該動作，輸出電壓 可成為所期望的電壓。又，藉由變化電阻尺所造成的 分割比，可變化輸出電壓Vout。 輸出電晶體Ptr為「開（0N)」狀態的情況下，電流自用 以輪入輸入電壓V i n用輸入端子，經由輸出電晶體p tr流至
第37頁 五、發明說明（34) 電，C及内部電路104。電容C係用以將輸出電壓Vout的變 動f抑在内部電路104所容許的範圍内者。電容C具有大的 電谷值之故’多被作為外部附屬元件。 產業上的可利用性 依本發明的電源電路’將輸出電晶體部配置於半導體晶 片的外部輸出入端子附近，可使電源電路之配線電阻最 小化。藉此，可提升電源電路之DC/DC變換性能。 ^冊！I除形成保護二極體的面積，以網狀型電晶體構成輸 電晶體部，可降低形成電源電路的半導體晶片的面積。 壓^祕依本發明的半導體晶片的設計方法，將具有電源電 :功能之DC/DC電源電路單元，以與其他1/()單元相同 曰式進行處理，即可決定DC/DC電源電路單元在半導 =片上的配置位置。藉此，可不依賴設計者 負更=成高性能的DC/DC變換電路。又，不會對設計者月匕加重 二可作成對應於系統LS I的内部構造的需求之 兩性能的DC/DC變換電路。

Claims (1)

1439367 六、申請專利範圍 1. —種電源電路，其特徵在於： 係為形成於半導體晶月上者； 具備：輸出電晶體部，輸出電源電壓；及控制電路， 控制前述輸出電晶體部； 前述輸出電晶體部係配置於前述半導體晶 的外部輸 出入端子附近6 2. 如申請專利範圍第1項之電源電路，其中前述輸出電 晶體部具有衝擊（靜電放電）保護功能。 3. 如申請專利範圍第1或第2項之電源電路，其中前述輸 出電晶體部包含網狀型的電晶體。 4. 如申請專利範圍第1項之電源電路，其中前述電源電 路係配置於前述半導體晶片的4個角以外的周邊部。 5. 如申請專利範圍第1項之電源電路，其中前述電源電 路之前述外部輸出入端子具備：輸出端子，用以輸出前述 電源電壓；電源端子，用以對前述輸出電晶體部輸入電源 電壓；及接地端子，用以對前述輸出電晶體部輸入接地電 壓；前述電源端子與前述接地端子係配置於前述輸出端子 附近。 6. 如申請專利範圍第1項之電源電路，其中前述電源電 路之前述外部輸出入端子具備：複數之輸出端子，用以輸 出前述電源電壓；複數之電源端子，用以對前述輸出電晶 體部輸入電源電壓；及複數之接地端子，用以對前述輸出 電晶體部輸入接地電壓；前述複數之輸出端子、前述複數 之電源端子及前述複數之接地端子係各由共同的金屬覆
第39頁
蓋。 7. 如申 晶片係以 導線係連 封的封裝 8. 如申 晶體部與 9. 一種 位置 的配置位 元，具有 換功能； 元相異的 請專利範圍第1 $ 使接合電源電路，其中前述半導體 丨义使〇等線的長度成 接於將前述輪出電紐的方式配置，該接合 體者。 日曰體#及前述半導體晶片以密 請專利範圍第;1 jg $ φ 電源電路，其中前述輸出電 W迷控制電路传g?署 丰導俨曰Η 早7^配置區域。 曰曰片之設計方法，其特徵在於包含： “疋，驟，決定複數個I/O單元在半導體晶片上 置，該複數之I/O單元包含：至少一個第i I/C)單 將第1電源電壓變換為第2電源電壓之電源電壓變 及至少一個第2丨/〇單元’具有與前述第1 I/O單 功能；及 配置步驟，基於前述已決定的半導體晶片上的位置， 配置前述複數個I / 〇單元。 1 0 如申請專利範圍第9項之半導體晶片的設計方法，其 中別述至少一個第2 I/O單元包含輸入電源電壓之輸入電 源塾單元；由前述第1 I/O單元輸出之第2電源電壓被平滑 電路予以平滑化，由前述平滑電路產生之電源電壓經由前 述輸入電源塾单元’被輸入至前述半導體晶片。 11.如申請專利範圍第9項之半導體晶片之設計方法，其 中前述輸入電源墊單元係配置於功能區塊附近，該功能區 塊係被供給由前述平滑電路產生的電源電壓。 1 2.如申請專利範圍第9項之半導體晶片之設計方法，其
O:\57\57207.PTD 第40頁 Hi 4 3 9 3 6 7 六、申請專利範圍 t前述第1 I /〇單元具有控制端子輸入控制信號，該控制 信號係指定複數之電源電壓中所應產生的1個電源電壓。 =·如申請專利範圍第9項之半導體晶片之設計方法，其 ^，述第1 I /〇單元具有控制端子輸入控制信號，該控制 ^號係控制前述電源電壓變換功能之執行/停止。 + 如申請專利範圍第9項之半導體晶片之設計方法，其 驟刚Ϊ t導體晶片之設計方法更包含：功能區塊配置步 踗.乂配置一個功能區塊作為前述半導體晶片的内部電 管理電：係：」:：此區塊包含電源管理電路’前述電源 的樣：m第11/〇單元的前述電源電壓變換功能 塊的動作狀態，對應於前述特早定^係因應於特定的功能區 Κ如申請專利範圍第9項==功㉟區塊者。 甘 中前述第1 I/O單元包含：輸出+導體晶片之設計方法，其 電壓變換為前述第2電源電壓.J晶體部，將前选第1電源 電晶體部。 ’及控制部，控制前述輸出 導體晶片之設計方法， 電晶體部具有衝擊（靜電 項之半導體晶片之設計 述輸出電晶體部包含-網 is.如申請專利範圍第15項之 其'中别述第1 I/O單元之前述輕 敌電）保護功能。 17.如申請專利範圍第1 5或第 方法’其中前述第1 I/O單元之 狀型電晶體。 之
TW088102290A 1998-04-23 1999-02-12 Method for designing power supply circuit and semiconductor chip TW439367B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11314298 1998-04-23

Publications (1)

Publication Number Publication Date
TW439367B true TW439367B (en) 2001-06-07

Family

ID=14604642

Family Applications (1)

Application Number Title Priority Date Filing Date
TW088102290A TW439367B (en) 1998-04-23 1999-02-12 Method for designing power supply circuit and semiconductor chip

Country Status (7)

Country Link
US (2) US6460168B1 (zh)
EP (1) EP0997945A4 (zh)
KR (1) KR100351019B1 (zh)
CN (1) CN1272961A (zh)
AU (1) AU2439999A (zh)
TW (1) TW439367B (zh)
WO (1) WO1999054937A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560979B (en) * 2014-12-29 2016-12-01 Green Solution Tech Co Ltd Power supply device
TWI739796B (zh) * 2016-02-12 2021-09-21 日商半導體能源硏究所股份有限公司 半導體裝置及電子裝置及半導體晶圓

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3372918B2 (ja) 1999-12-21 2003-02-04 日本電気株式会社 設計支援システム及びセル配置方法
JP4963144B2 (ja) 2000-06-22 2012-06-27 ルネサスエレクトロニクス株式会社 半導体集積回路
JP3888070B2 (ja) * 2001-02-23 2007-02-28 株式会社ルネサステクノロジ 消費電力制御インタフェースを有する論理回路モジュール及び該モジュールを記憶した記憶媒体
JP3847147B2 (ja) * 2001-11-22 2006-11-15 富士通株式会社 マルチスレショールド電圧ｍｉｓ集積回路装置及びその回路設計方法
JP2003197750A (ja) * 2001-12-21 2003-07-11 Mitsubishi Electric Corp 半導体装置
US6809678B2 (en) * 2002-10-16 2004-10-26 Perkinelmer Inc. Data processor controlled DC to DC converter system and method of operation
JP4499985B2 (ja) 2002-12-13 2010-07-14 株式会社リコー 電源用ｉｃ及びその電源用ｉｃを使用した通信装置
US7076757B2 (en) * 2003-02-27 2006-07-11 Nec Electronics Corporation Semiconductor integrated device and apparatus for designing the same
JP2005086931A (ja) * 2003-09-10 2005-03-31 Renesas Technology Corp スイッチング電源装置とそれに用いられる半導体集積回路
JP2005086662A (ja) * 2003-09-10 2005-03-31 Seiko Epson Corp 半導体装置
US7138698B2 (en) 2003-12-18 2006-11-21 Kabushiki Kaisha Toshiba Semiconductor device including power MOS field-effect transistor and driver circuit driving thereof
DE102004017313A1 (de) * 2004-04-06 2005-07-28 Infineon Technologies Ag Halbleiterbauteil mit oberflächenmontierbaren Aussenkontakten und Verfahren zum Anordnen derartiger Aussenkontakte
JP4662235B2 (ja) * 2004-07-14 2011-03-30 株式会社リコー 論理シミュレーション装置およびその方法
JP4408082B2 (ja) * 2005-01-14 2010-02-03 シャープ株式会社 集積回路パッケージの設計方法および製造方法
JP4787592B2 (ja) * 2005-10-14 2011-10-05 パナソニック株式会社 システムｌｓｉ
US7635956B2 (en) * 2006-01-06 2009-12-22 Active-Semi, Inc. Primary side constant output voltage controller
US7365584B2 (en) * 2006-06-02 2008-04-29 Freescale Semiconductor, Inc. Slew-rate control apparatus and methods for a power transistor to reduce voltage transients during inductive flyback
JP4929857B2 (ja) * 2006-06-12 2012-05-09 株式会社日立製作所 半導体装置
US20080203998A1 (en) * 2007-02-28 2008-08-28 International Business Machines Corporation On-chip power supply monitor using latch delay sensor
KR100894254B1 (ko) * 2007-11-06 2009-04-21 주식회사 실리콘웍스 전압강하가 최소화된 전원공급라인을 구비하는 반도체 칩
JP2009200308A (ja) * 2008-02-22 2009-09-03 Oki Semiconductor Co Ltd 半導体パッケージ
JP5297104B2 (ja) * 2008-07-01 2013-09-25 ルネサスエレクトロニクス株式会社 半導体装置
US9003340B2 (en) 2009-01-30 2015-04-07 Active-Semi, Inc. Communicating configuration information across a programmable analog tile to another tile
US8225260B2 (en) * 2009-01-30 2012-07-17 Active-Semi, Inc. Programmable analog tile placement tool
US8169088B2 (en) * 2009-07-02 2012-05-01 Monolithic Power Systems, Inc. Power converter integrated circuit floor plan and package
US8392650B2 (en) 2010-04-01 2013-03-05 Intel Corporation Fast exit from self-refresh state of a memory device
US9111675B1 (en) 2010-04-07 2015-08-18 Xilinx, Inc. Stacked inductor structure
US8484410B2 (en) 2010-04-12 2013-07-09 Intel Corporation Method to stagger self refreshes
JP5638926B2 (ja) 2010-11-30 2014-12-10 ラピスセミコンダクタ株式会社 半導体チップ
JP5703103B2 (ja) * 2011-04-13 2015-04-15 株式会社東芝 半導体装置及びｄｃ−ｄｃコンバータ
US8717723B2 (en) * 2012-01-10 2014-05-06 Xilinx, Inc. Driver circuit and method of generating an output signal
US8756546B2 (en) 2012-07-25 2014-06-17 International Business Machines Corporation Elastic modulus mapping of a chip carrier in a flip chip package
US8650512B1 (en) * 2012-11-15 2014-02-11 International Business Machines Corporation Elastic modulus mapping of an integrated circuit chip in a chip/device package
US9048017B2 (en) 2013-03-14 2015-06-02 Xilinx, Inc. Circuits for and methods of implementing a gain stage in an integrated circuit
CN103595372B (zh) * 2013-11-23 2015-12-30 大连尚能科技发展有限公司 一种脉冲发生装置
JP2016004347A (ja) * 2014-06-16 2016-01-12 ローム株式会社 半導体集積回路および電源装置
US9335775B2 (en) 2014-06-23 2016-05-10 International Business Machines Corporation Integrated circuit having regulated voltage island power system
JP6383051B2 (ja) * 2016-06-15 2018-08-29 ラピスセミコンダクタ株式会社 半導体チップ
CN207603443U (zh) * 2017-09-21 2018-07-10 北京比特大陆科技有限公司 算力板功率级电路、封装电源装置和算力板
US11017146B2 (en) * 2018-07-16 2021-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit and method of forming the same
US11397455B2 (en) 2018-09-10 2022-07-26 Microsoft Technology Licensing, Llc Managing DC power
CN112953499B (zh) * 2021-05-14 2021-07-27 上海芯龙半导体技术股份有限公司南京分公司 用于通讯芯片的内置编码电路和通讯芯片

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4612618A (en) * 1983-06-10 1986-09-16 Rca Corporation Hierarchical, computerized design of integrated circuits
JPS6235716A (ja) * 1985-08-09 1987-02-16 Hitachi Ltd 半導体集積回路装置
JPS63104443A (ja) 1986-10-22 1988-05-09 Hitachi Ltd 大規模集積回路
JPS641325A (en) * 1987-06-23 1989-01-05 Mitsubishi Electric Corp Semiconductor device
JPH01255317A (ja) * 1988-04-05 1989-10-12 Seiko Epson Corp 半導体集積回路装置
JPH0734653B2 (ja) 1989-09-05 1995-04-12 九州大学長 電源装置
JPH03145744A (ja) * 1989-10-31 1991-06-20 Nec Corp マスタースライス方式の半導体装置
US5119158A (en) * 1989-11-21 1992-06-02 Nec Corporation Gate array semiconductor integrated circuit device
JPH03212955A (ja) * 1990-01-18 1991-09-18 Kawasaki Steel Corp 半導体装置
JPH03272166A (ja) 1990-03-22 1991-12-03 Hitachi Ltd 半導体集積回路
JPH03278579A (ja) 1990-03-28 1991-12-10 Nec Corp 半導体装置
JPH04165678A (ja) * 1990-10-30 1992-06-11 Nippon Motoroola Kk メッシュゲート型ｍｏｓトランジスタ
JPH04267542A (ja) * 1991-02-22 1992-09-24 Fujitsu Ltd 半導体集積回路のレイアウト方法および装置
JP2966183B2 (ja) 1992-03-13 1999-10-25 富士通株式会社 半導体装置
JP3253389B2 (ja) * 1992-03-31 2002-02-04 株式会社東芝 半導体集積回路装置
JPH0613588A (ja) * 1992-06-25 1994-01-21 Seiko Epson Corp マスタスライス方式の半導体装置
JP3219535B2 (ja) 1992-07-01 2001-10-15 株式会社資生堂 洗浄剤組成物
JP3351440B2 (ja) 1992-07-24 2002-11-25 川崎マイクロエレクトロニクス株式会社 半導体集積回路
JPH0653321A (ja) * 1992-07-28 1994-02-25 Nec Corp 半導体集積回路装置
JP2766138B2 (ja) 1992-09-07 1998-06-18 株式会社日立製作所 半導体集積回路の検査方法
JPH06112314A (ja) 1992-09-29 1994-04-22 Toshiba Corp アナログ集積回路
US5422523A (en) * 1992-11-09 1995-06-06 Intel Corporation Apparatus for translating logic signal levels from 3.3 volts to 5 volts
JP2851757B2 (ja) * 1992-12-18 1999-01-27 三菱電機株式会社 半導体装置および半導体記憶装置
US5452229A (en) * 1992-12-18 1995-09-19 Lattice Semiconductor Corporation Programmable integrated-circuit switch
US5461301A (en) 1993-01-19 1995-10-24 Qualidyne Systems Dual slope soft start for pulse width modulator controllers used in power converters
US5440244A (en) 1993-02-10 1995-08-08 Cirrus Logic, Inc. Method and apparatus for controlling a mixed voltage interface in a multivoltage system
US5300835A (en) * 1993-02-10 1994-04-05 Cirrus Logic, Inc. CMOS low power mixed voltage bidirectional I/O buffer
JP3142414B2 (ja) 1993-05-06 2001-03-07 株式会社東芝 消費電流削減機能を有する半導体集積回路
JPH0785652A (ja) 1993-09-13 1995-03-31 Hitachi Commun Syst Inc Ｒａｍの制御方式
JPH0794587A (ja) * 1993-09-20 1995-04-07 Fujitsu Ltd 半導体装置、半導体設計方法及びその設計装置
JP3105718B2 (ja) 1993-11-19 2000-11-06 日本電気株式会社 個別選択呼出受信機
DE69434903T2 (de) * 1993-11-29 2007-04-26 Fujitsu Ltd., Kawasaki Elektronisches System zum Abschluss von Busleitungen
US5521531A (en) * 1993-12-13 1996-05-28 Nec Corporation CMOS bidirectional transceiver/translator operating between two power supplies of different voltages
JP3180608B2 (ja) * 1994-03-28 2001-06-25 松下電器産業株式会社 電源選択回路
JP2922424B2 (ja) * 1994-07-13 1999-07-26 松下電器産業株式会社 出力回路
JP3272166B2 (ja) 1994-10-07 2002-04-08 松下電器産業株式会社 液晶表示装置の製造方法
JPH08153390A (ja) * 1994-11-30 1996-06-11 Matsushita Electron Corp 半導体集積回路
US5510731A (en) * 1994-12-16 1996-04-23 Thomson Consumer Electronics, S.A. Level translator with a voltage shifting element
JPH0956150A (ja) * 1995-08-11 1997-02-25 Nippon Steel Corp スイッチング電源装置
US6046896A (en) 1995-08-11 2000-04-04 Fijitsu Limited DC-to-DC converter capable of preventing overvoltage
JP3405871B2 (ja) 1995-11-28 2003-05-12 富士通株式会社 直流−直流変換制御回路および直流−直流変換装置
JP3369382B2 (ja) * 1995-12-11 2003-01-20 東芝マイクロエレクトロニクス株式会社 半導体装置
US5623198A (en) * 1995-12-21 1997-04-22 Intel Corporation Apparatus and method for providing a programmable DC voltage
US6175952B1 (en) * 1997-05-27 2001-01-16 Altera Corporation Technique of fabricating integrated circuits having interfaces compatible with different operating voltage conditions
US6147511A (en) * 1996-05-28 2000-11-14 Altera Corporation Overvoltage-tolerant interface for integrated circuits
JP3278579B2 (ja) 1996-09-19 2002-04-30 沖電気工業株式会社 ウェーブレット変換符号化のためのスキャン方法
US5825206A (en) * 1996-08-14 1998-10-20 Intel Corporation Five volt safe output buffer circuit that controls the substrate and gates of the pull-up devices
US5825815A (en) 1996-09-11 1998-10-20 Winbond Electronics Corp. Dual UART device with a reduced package pin number
US5889415A (en) * 1996-12-26 1999-03-30 Philips Electronics North America Corporation Internal voltage referenced output driver
JP3258923B2 (ja) 1997-02-26 2002-02-18 株式会社東芝 半導体集積回路装置
DE69716308T2 (de) * 1997-05-01 2003-03-06 Mitsubishi Denki K.K., Tokio/Tokyo Ausgangspufferschaltung
US5966003A (en) 1997-05-15 1999-10-12 Fujitsu Limited DC-DC converter control circuit
US6104172A (en) * 1997-07-01 2000-08-15 Power-One Power factor corrector
US6005413A (en) * 1997-09-09 1999-12-21 Lsi Logic Corporation 5V tolerant PCI I/O buffer on 2.5V technology
US6120551A (en) * 1997-09-29 2000-09-19 Xilinx, Inc. Hardwire logic device emulating an FPGA
US6255850B1 (en) * 1997-10-28 2001-07-03 Altera Corporation Integrated circuit with both clamp protection and high impedance protection from input overshoot
JP3212955B2 (ja) 1997-12-10 2001-09-25 株式会社日本触媒 表面処理剤、埋設物、および接着防止方法
US6118303A (en) * 1998-04-17 2000-09-12 Lsi Logic Corporation Integrated circuit I/O buffer having pass gate protection with RC delay
JP2000069746A (ja) 1998-08-21 2000-03-03 Fujitsu Ltd Ｄｃ−ｄｃコンバータの制御方法、ｄｃ−ｄｃコンバータの制御回路、及び、ｄｃ−ｄｃコンバータ

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI560979B (en) * 2014-12-29 2016-12-01 Green Solution Tech Co Ltd Power supply device
US9780772B2 (en) 2014-12-29 2017-10-03 Green Solution Technology Co., Ltd. Power supply device
TWI739796B (zh) * 2016-02-12 2021-09-21 日商半導體能源硏究所股份有限公司 半導體裝置及電子裝置及半導體晶圓

Also Published As

Publication number Publication date
US6460168B1 (en) 2002-10-01
AU2439999A (en) 1999-11-08
US6684378B2 (en) 2004-01-27
WO1999054937A1 (fr) 1999-10-28
US20020042902A1 (en) 2002-04-11
KR20010014135A (ko) 2001-02-26
EP0997945A1 (en) 2000-05-03
KR100351019B1 (ko) 2002-08-30
CN1272961A (zh) 2000-11-08
EP0997945A4 (en) 2007-08-01

Similar Documents

Publication Publication Date Title
TW439367B (en) Method for designing power supply circuit and semiconductor chip
US6683767B2 (en) Semiconductor integrated circuit
US11652062B2 (en) Chip embedded integrated voltage regulator
US10673335B2 (en) Reconfigurable power regulator
US9018046B2 (en) Area-efficient distributed device structure for integrated voltage regulators
US7675317B2 (en) Integrated circuits with adjustable body bias and power supply circuitry
TWI437806B (zh) 用於堆疊模組之電流供應電路及方法
US20090115384A1 (en) Distributed Power Management
Abdulslam et al. A 93% peak efficiency fully-integrated multilevel multistate hybrid DC–DC converter
TWI309101B (en) Voltage converting circuit, voltage converting apparatus, and related circuit systems
Jiang et al. A multiphase switched-capacitor converter for fully integrated AMLED microdisplay system
WO2019156763A1 (en) Reliable digital low dropout voltage regulator
JP2009148137A (ja) 電力変換装置
ITO Research on Highly Efficient and Highly Integrated DC-DC Converters Using Vertical Body Channel MOS Field-Effect Transistor and its Power Management for Microprocessors
JP2006173529A (ja) 半導体集積回路装置
US20050168890A1 (en) Method & apparatus for transient suppressing high-bandwidth voltage regulation
JP2010192583A (ja) 半導体装置
JP2011119401A (ja) 半導体装置および電子機器

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees