JP2009200308A

JP2009200308A - 半導体パッケージ

Info

Publication number: JP2009200308A
Application number: JP2008041384A
Authority: JP
Inventors: Daigo Chabata; 大悟茶畑
Original assignee: Oki Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2008-02-22
Filing date: 2008-02-22
Publication date: 2009-09-03
Also published as: US20090211797A1

Abstract

【課題】集積回路内部で生じる電源電圧変動に伴う回路動作の不具合を未然に防止することが可能な半導体装置を提供する。
【解決手段】矩形の半導体基板と、半導体基板の主面上に形成された集積回路と、半導体基板の主面上において半導体基板の外郭形状に沿って矩形状に設けられて集積回路に電源電圧を供給する電源配線と、電源配線の１つの角部に接続した主中継パッドと、１つの角部とは別の角部に接続した副中継パッドと、を含むＩＣチップと、ＩＣチップを支持する支持部と、外部電源供給端子と、主及び副中継パッドの双方を外部電源供給端子に接続する中継配線と、を有する半導体パッケージと、を含む。
【選択図】図２

Description

本発明は集積回路が形成されたＩＣチップとこれを支持する支持基板とを含む半導体パッケージに関する。

半導体集積回路の技術分野においては、更なる小型化、低コスト化を図るべく素子の微細化およびレイアウトの改良がなされている。特許文献１には、従来ボンディングパッドを回避するように形成されていた電源配線をボンディングパッド下に形成することによりチップ面積が縮小できる旨が記載されている。

ところで、ＩＣチップは、パッケージング工程において支持基板としてのリードフレーム上にマウントされ、ＩＣチップ表面に設けられたボンディングパッドとリードフレーム上のポスト部とがワイヤーボンディングにより結線される。これにより、ＩＣチップ内部に形成された集積回路に対して半導体パッケージの外部リード端子を介して外部から電源電圧を供給したり、集積回路によって生成された出力信号を抽出することが可能となる。集積回路が外部より電源電圧の供給を受けて動作すると、集積回路を構成する各素子により充放電が繰り返される。かかる充放電によりＩＣチップ内部に形成された電源配線の電圧は静的又は過渡的に変化する。電源配線上において電源電圧変動が生じると、電源配線に接続された回路ブロックの回路動作が不安定となったり、誤動作が生じる場合がある。このため、回路設計段階においては、かかる電圧変動を考慮して回路設計やパターン設計を行う必要があるが、大規模な回路に対して過渡的な電圧変動を考慮することは容易ではない。これに対処するべく、半導体パッケージを実装するプリント基板上の電源−グランド間にコンデンサを付加する等して電源電圧の安定化が図られている。
特開２０００−０５８７６５号公報

図１は、ＩＣチップ内部に形成された集積回路からこれに電源電圧を供給する外部電源に至るまでの電源供給経路を模式的に示したものである。符号１はＩＣチップ、符号２はＩＣチップがマウントされた支持基板、符号３は支持基板２が実装されたプリント基板を示している。外部電源１０８はプリント基板３の電源端子に接続される。コンデンサ１０９は、電源端子とグランド間に接続され、これにより電源電圧供給経路の電位の安定化が図られる。外部電源１０８より出力された電源電圧はプリント基板３の基板上配線１０７、支持基板上に設けられた外部電源供給端子１０６、中継配線１０５、ボンディングポスト部１０４、ボンディングワイヤー１０３およびＩＣチップ１の表面に形成された電源パッド１０２を経由してＩＣチップ１に供給される。ＩＣチップ１に供給された電源電圧は、電源パッド１０２に接続された電源配線１０１を通じて、集積回路を構成する各回路ブロックに供給される。電源配線１０１は、ＩＣチップ１の内部に延在する各回路ブロックに対して電源電圧を供給するための電源ラインであり、例えば回路ブロック群の外周を取り囲むように配置される。電源配線１０１は、その配線長や配線幅に応じた配線抵抗を有することから、図１に示すように複数の抵抗が格子状に接続された等価回路として表すことができる。

上記した如き経路を通じて電源配線１０１に供給された電源電圧は、集積回路の回路規模が比較的小さい場合には、コンデンサ１０９が付加されることによりその安定化を図ることが可能である。しかしながら、集積回路の微細化及び大規模化が進展すると、電源配線１０１の配線長の増大及び配線幅の縮小が余儀なくされることから、配線抵抗及び電流密度の増大を招くこととなる。その結果、電源パッド１０２に比較的近い領域１１０においては電源電圧の安定性は維持されるものの、電源パッド１０２から離れた領域１１１においては電圧降下の影響等により電源電圧の安定供給が困難となる。すなわち、集積回路の微細化や回路規模の増大が進むとＩＣチップ面内に延在する全ての回路ブロックに電源電圧を安定に供給することが困難となる。その結果、電源配線１０１を介して安定した電源電圧の供給を受けることができない領域１１１に配置された回路ブロックにおいては回路動作が不安定となったり、誤動作が生じたりする。また、このような電源電圧変動に起因する回路動作の不具合は、実際にＩＣチップを製造した後のウエハ検査工程や、プリント基板に実装された後の実機試験等において顕在化する場合が多く、このような不具合が発見された場合には、ＩＣチップの回路設計やパターン設計から大幅な見直しが必要となり、製品開発の遅延や開発コストの増大を招く結果となる。さらに、かかる不具合の再発を防止するべく過剰な対策が施され、その結果チップ面積が拡大してしまうといった弊害を伴う場合もある。

本発明は上記した点に鑑みてなされたものであり、集積回路内部で生じる電源電圧変動に伴う回路動作の不具合を未然に防止することが可能な半導体パッケージを提供することを目的とする。

本発明の半導体パッケージは、矩形の半導体基板と、前記半導体基板の主面上に形成された集積回路とからなるＩＣチップと、前記ＩＣチップを支持する支持基板とを含む半導体パッケージであって、前記集積回路は、前記半導体基板の主面上において前記半導体基板の外郭形状に沿って矩形状に設けられて前記集積回路に電源電圧を供給する電源配線と、前記電源配線の角部の１つに接続した主中継パッドと、前記１つの角部とは別の角部に接続した副中継パッドと、を含み、前記支持基板上に外部電源供給端子と、前記主及び副中継パッドの双方を前記外部電源供給端子に接続する中継配線と、を有することを特徴としている。

本発明の半導体パッケージによれば、ＩＣチップ内部に形成された電源配線に対して複数の電源電圧供給経路が確保されるので、電源配線上で生じる電源電圧変動に伴う回路動作の不具合を未然に防止することが可能となる。

以下、本発明の実施例について図面を参照しつつ説明する。尚、以下に示す図において、実質的に同一又は等価な構成要素、部分には同一の参照符を付している。

図２は、本発明の半導体パッケージにおける電供給経路を模式的に示した図である。符号１はＩＣチップ、符号２はＩＣチップがマウントされた支持基板、符号３は半導体パッケージ２が実装されたプリント基板を示している。

ＩＣチップ１は、矩形状の半導体基板からなり、その主面上に複数の回路ブロックからなる集積回路が形成されている。また、ＩＣチップ１の主面上にはその外郭形状に沿って矩形状に配置された電源配線１０１が形成されている。すなわち、電源配線１０１は、集積回路を取り囲むように配置されている。集積回路を構成する各回路ブロックは、電源配線１０１に接続されており、電源配線１０１を介して電源電圧の供給を受けるようになっている。ＩＣチップ１の周縁部には従来から設けられていた電源パッド（主中継パッド）１０２に加え、予備電源パッド（副中継パッド）３００が形成されている。電源パッド１０２は例えば、矩形状に設けられた電源配線１０１上の角部（図中Ａ点）に接続される。予備電源パッド３００は例えば電源配線１０１上の他の角部（図中Ｂ点）に接続される。尚、予備電源パッド３００は、ＩＣチップ１上に複数設けられていてもよく、この場合、各予備電源パッド３００は、例えば電源配線１０１の各角部（電源パッド１０２が接続した角部を除く）に接続されている。

ＩＣチップ１は例えば、半田付け等により支持基板２上に固着される。ＩＣチップ１の電源パッド１０２は、ボンディングワイヤー１０３により支持基板２上に形成されたポスト部１０４と結線され、支持基板２上に形成された中継配線１０５を介して外部電源供給端子１０６に接続される。一方、ＩＣチップ１の予備電源パッド３００は、ボンディングワイヤー４０３により支持基板２上に形成されたポスト部４０４に接続され、支持基板２上に形成された中継配線４０５を介して外部電源供給端子１０６に接続される。

外部電源１０８はプリント基板３の電源端子に接続される。コンデンサ１０９は、外部電源１０８に並列接続され、これにより電源供給経路の安定化が図られる。尚、コンデンサ１０９は、プリント基板３上に設けられていても半導体パッケージ２内に設けられていてもよい。外部電源１０８より出力された電源電圧はプリント基板３の基板上配線１０７経由して支持基板２の外部電源供給端子１０６に供給される。

本発明の半導体パッケージがかかる構成を有することにより、電源配線１０１上の図中Ａ点に対しては、電源パッド１０２−ボンディングワイヤー１０３−ポスト部１０４−中継配線１０５−外部電源供給端子１０６−基板上配線１０７を経由する電源電圧供給経路を介して電源電圧が供給されるとともに、電源配線１０１上の図中Ｂ点に対しては、予備電源パッド３００−ボンディングワイヤー４０３−ポスト部４０４−中継配線４０５−外部電源供給端子１０６−基板上配線１０７を経由する電源電圧供給経路を介して電源電圧が供給される。このように、本発明の半導体パッケージにおいては、ＩＣチップ１と外部電源１０８との間に複数の電源電圧供給経路が設けられ、電源配線１０１上の複数の箇所に直接的に電源電圧の供給がなされるのである。ボンディングワイヤー４０３やパッケージ内配線４０５の抵抗は電源配線１０１の配線抵抗と比較して十分に小さいため、新たに設けられた電源供給経路により、電源配線１０１上のＢ点には適正な電源電圧が供給されることとなり、図中Ｂ点およびその周辺領域１１１の電位の安定化が図られる。その結果、電源配線１０１の領域１１１から電源電圧の供給を受ける各回路ブロックの誤動作等の問題は解消されることとなる。尚、ＩＣチップ１上に予備電源パッドを複数設けた場合には、外部電源１０８からＩＣチップ１に至る電源電圧供給経路は更に追加されることとなる。この場合において、予備電源パッドの各々を電源配線１０１の各角部に接続することで、電源配線１０１上の電源電圧変動をより効果的に防止することが可能となる。また、電源パッド１０２および予備電源パッド３００の電源配線１０１上の接続箇所は角部に限定されないが、各回路ブロックにおける消費電力等を考慮しつつ互いに適当な間隔を確保するように離間して配置することが望ましい。

次に、上記した構成を有する本発明の半導体パッケージの好適な設計手順について以下に説明する。図３は、本発明の半導体パッケージの設計手順を示すフロー図である。図３のフロー図においては、ＩＣチップ１のパターン設計からＩＣチップ１を支持基板２に組み込むまでの一連の工程が示されている。

まず、集積回路を半導体基板上に形成するためのパターン設計を行う（ステップＳ１）。すなわち、本ステップにおいては、チップ面積、素子の発熱、回路動作の安定性等を考慮しつつ各回路ブロック、配線および各ボンディングパッド等のＩＣチップ上のレイアウトを設計する。また、本ステップにおいては、電源電圧を各回路ブロックに対して供給するための電源配線１０１のレイアウト設計も行う。電源配線１０１は、ＩＣチップ面内の広範囲に亘って延在する回路ブロックの各々に電源電圧を供給するため例えば、回路ブロック群の外周を取り囲むように半導体基板の外郭形状に沿って矩形状に配置される。

次に、パターン設計がひととおり完了したＩＣチップパターン上の空き領域を抽出し、予備電源パッド３００を追加する位置を決定する。すなわち、本ステップにおいては回路、配線、各ボンディングパッド等が形成されていないチップ上の空き領域のうち予備電源パッド３００を追加形成するのに最適な空き領域を抽出する。そして、この空き領域に予備電源パッド３００を配置し、これを電源配線１０１に接続するべくパターン設計を行う（ステップＳ２）。従来、ＩＣチップ内部に電源電圧を取り込むための電源パッドは１つであり、電源パッドと電源配線１０１との接続点も１箇所となっていた。つまり、従来のＩＣチップにおいては、電源配線１０１に対する電源電圧の供給経路は１箇所のみとなっていた。一方、本発明においては、ＩＣチップ１上の空き領域を活用して追加的に予備電源パッド３００が設けられる。尚、予備電源パッド３００は、ＩＣチップ上の空き領域との関係にもよるが、ＩＣチップ上の複数の箇所に形成されることが望ましく、また、電源配線１０１の近傍に配置することが望ましい。好適な例としては、空き領域が生じやすく且つ電源配線１０１に近いＩＣチップ１の角部が挙げられる。この場合、予備電源パッド３００は、電源配線１０１の角部に接続されることとなる。

ここで、図４は、上記ステップＳ２の内容を実際のＩＣチップで表現したものであり、図４（ａ）は、予備電源パッド形成前、すなわちステップＳ１完了後のＩＣチップのレイアウト図であり、図４（ｂ）は予備電源パッド追加後のレイアウト図である。図４（ａ）に示す如く、ＩＣチップ１内には、複数の入出力セル２０１が設けられ、これに対応するように複数のボンディングパッド２０４が設けられる。各ボンディングパッドは、例えばチップ周縁部に沿って配置される。ＩＣチップ１には更にコーナーセル２０２も設けられる。電源配線１０１は、ＩＣチップ内に形成された回路ブロック群の外周を取り囲むように、ＩＣチップ１の外郭形状に沿って矩形状に配置される。尚、電源配線１０１は、チップ面積の縮小を図るべく入出力セル２０１およびコーナーセル２０２の上部に絶縁膜を介して設けられている。電源配線１０１の１つの角部（図示せず）には、電源パッド（主中継パッド）１０２が接続されており、この電源パッド１０２を介して電源配線１０１に対して外部から電源電圧の供給が可能となっている。ＩＣチップ１の角部には、回路ブロック、ボンディングパッドおよび配線等が形成されていない空き領域２０５が形成されている。上記ステップＳ２においては、このようなチップ上に形成された空き領域を抽出し、この空き領域２０５に予備電源パッド３００を配置する。予備電源パッド３００は、配線３０１により電源配線１０１に接続される。尚、ＩＣチップ上に他にも空き領域が存在する場合には、予備電源パッド３００は、図３（ｂ）において図示した以外の部分にも形成され得る。

次に、上記ステップＳ１およびＳ２によって設計されたパターンに従って、ＩＣチップを製造する（ステップＳ３）。

次に公知のウエハメジャー装置等を使用して、製造されたＩＣチップを実際に動作させ、このときの各予備電源パッド３００の電位を測定する（ステップＳ４）。すなわち、本ステップにおいては、電源配線１０１の複数箇所に接続された各予備電源パッド３００をプロービングして電圧測定を行うことにより、電源配線１０１上に生じている電源電圧変動を観測するのである。尚、本ステップにおいては、動作保証範囲における不具合を完全に防止する観点から、室温測定のみならず高温や低温で測定を行うこととしてもよく、更に電源電圧を振って測定を行うこととしてもよい。

次に、上記ステップＳ４において測定した各予備電源パッド３００の電位に基づいて、ＩＣチップ１上に形成された予備電源パッド３００のうち、実際にワイヤーボンディングを行って電源供給経路として機能させるものを少なくとも１つ選択する（ステップＳ５）。すなわち、本ステップにおいては、ステップＳ４において予備電源パッドを通じて測定された電源配線１０１上の電位が所定の電位に達していない場合や、電位が安定していない場合には、電源配線１０１上の当該予備電源パッドが接続された部分の近傍で電圧降下等が生じていることが考えられるので、このような適正な電位が観測されない予備電源パッドをワイヤーボンディング対象として選択する。つまり、選択された予備電源パッドは、本発明の副中継パッドとなる。一方、上記ステップＳ４において予備電源パッド３００を通じて測定された電源配線１０１上の電位が正常であると認められる場合には、当該予備電源パッドはワイヤーボンディングの対象とはされない。

次に、上記ステップＳ５において選択された予備電源パッドの配置を考慮しつつ、支持基板２の配線１０５および４０５を形成する（ステップＳ６）。すなわち、本ステップにおいては、上記ステップＳ５において選択された予備電源パッド（副中継パッド）３００および電源パッド（主中継パッド）１０２と外部電源供給端子１０６とが電気的に接続されるように支持基板２上の配線パターンを作成する。

次に、ステップＳ３において製造されたＩＣチップ１をステップＳ６において作成された支持基板２に組み付ける（ステップＳ７）。本ステップにおいては、まず、半導体ウエハ内に形成された複数のＩＣチップがダイシングされ単一のチップに個片化される。その後ＩＣチップ１は、支持基板２上にマウントされ、ＩＣチップ表面に形成された各ボンディングパッドと対応する支持基板上のポスト部とがワイヤーボンディングにより結線される。このワイヤーボンディングにより、電源パッド（主中継パッド）１０２とポスト部１０４とがボンディングワイヤー１０３により結線されるとともにステップＳ５において選択された予備電源パッド（副中継パッド）３００とポスト部４０４とがボンディングワイヤー４０３により結線される。これにより、電源パッド（主中継パッド）１０２と予備電源パッド（副中継パッド）３００の双方がそれぞれボンディングワイヤーおよび中継配線を介して外部電源供給端子１０６に接続される。ワイヤーボンディング完了後、公知のトランスファーモールド封入法により、支持基板２上にマウントされたＩＣチップは樹脂封止される。以上の工程を経ることにより本発明の半導体パッケージが完成する。

上記した設計手順によれば、以下に示す効果が得られる。すなわち、ＩＣチップ内部に電源電圧を取り込むための予備電源パッドがＩＣチップのパターン設計段階で予め用意されているのでチップ内部における電源電圧変動に起因する不具合が発生した場合でもパターン設計から全面的に見直す必要がなくなるので、不具合対策のために製品開発スケジュールに遅延が生じるといった問題が解消できる。また、予備電源パッドは回路ブロックや配線のレイアウトが確定した後、ＩＣチップの空き領域を活用して設けられるのでチップ面積の拡大を伴わない。また、予め用意された予備電源パッドは、実際の回路動作を通じてワイヤーボンディング対象の選択がなされるので、ほぼ確実に不具合発生を防止することができ、電源配線の面積を必要以上に拡大するといった過剰な対策を回避できる。また、実測に基づいてボンディング対象となる予備電源パッドの選択がなされ、全ての予備電源パッドに対してワイヤーボンディングを行わないので、ワイヤーボンディング回数の増加に伴うコストアップや生産効率の低下を抑制することが可能である。

尚、上記した実施例においては、ＩＣチップの角部に電源パッドおよび予備電源パッドを配置する場合を例に説明したが、予備電源パッドをＩＣチップの他の領域に配置することも可能である。また、上記した実施例においては、単一の外部電源に対して適用した場合を例に説明したが外部電源は複数であってもよい。また、上記した実施例においては、電源配線に対して電源供給経路を確保する場合を適用例を示したがグランド配線に対しても同様に適用可能である。すなわち、各回路ブロックに対して接地電位を供給するべくグランド配線がＩＣチップ内部において電源配線と同様に半導体基板の外郭形状に沿って矩形状に配置されている。半導体基板内部に形成された集積回路の回路規模が増大に伴ってグランド配線に流れる電流が増大したり、グランド配線抵抗が増加するとグランド配線上で電圧降下が生じるため、各回路ブロックに対して適正な接地電位を供給できなくなり誤動作を誘発する場合がある。かかる問題に対しては、上記した実施例と同様の手法により対処することが可能である。具体的には、図３に示した工程フローのステップ２においてＩＣチップ内部に接地電位を取り込むための追加的なグランドパッド（予備グランドパッド）を予め用意しておく。予備グランドパッドはグランド配線に接続される。そして、ステップＳ４において実際に回路動作させた状態で各予備グランドパッドの電位を測定する。ステップＳ５においては、ステップＳ４における測定結果に基づいて、適正な接地電位を示さない予備グランドパッドをワイヤーボンディング対象として選択する。ステップＳ７において選択された予備グランドパッドと対応する支持基板上のポスト部とを結線し、予備グランドパッドを支持基板のグランド端子に接続する。これにより、新たに接地電位供給経路が設けられることになり、グランド配線の電位が安定し、各回路ブロックの誤動作等の問題は解消されることとなる。

従来の半導体パッケージにおける電源供給経路を模式的に示した図である。本発明の実施例である半導体パッケージの電源供給経路を模式的に示した図である。本発明の実施例である半導体パッケージの設計手順を示すフロー図である。本発明の実施例であるＩＣチップのパターンレイアウト図である。

符号の説明

１ＩＣチップ
２半導体パッケージ
３プリント基板
１０１電源配線
１０２電源パッド
１０３４０３ボンディングワイヤー
１０４４０４ポスト部
１０５４０５中継配線
１０６外部電源供給端子
３００予備電源パッド

Claims

矩形の半導体基板と、前記半導体基板の主面上に形成された集積回路とからなるＩＣチップと、前記ＩＣチップを支持する支持基板とを含む半導体パッケージであって、
前記集積回路は、前記半導体基板の主面上において前記半導体基板の外郭形状に沿って矩形状に設けられて前記集積回路に電源電圧を供給する電源配線と、前記電源配線の角部の１つに接続した主中継パッドと、前記１つの角部とは別の角部に接続した副中継パッドと、を含み、
前記支持基板上に外部電源供給端子と、前記主及び副中継パッドの双方を前記外部電源供給端子に接続する中継配線と、を有することを特徴とする半導体パッケージ。
前記副中継パッドは前記ＩＣチップの角部の各々に設けられていることを特徴とする請求項１に記載の半導体パッケージ。
前記中継配線はワイヤーボンディング配線を含むことを特徴とする請求項１に記載の半導体パッケージ。
請求項１に記載の半導体パッケージの設計方法であって、
前記集積回路、前記電源配線および前記主中継パッドの前記ＩＣチップ上における配置を設計するパターン設計ステップと、
前記主中継パッドとは別に複数の予備の中継パッドを前記ＩＣチップ上に配置してこれらを前記電源配線に接続したパターンを作成する中継パッド追加パターン作成ステップと、
作成されたパターンに基づいて前記ＩＣチップを製造するチップ製造ステップと、
製造されたＩＣチップの動作時における前記予備の中継パッドの各々の電位を測定する測定ステップと、
前記予備の中継パッドの各々の電位の測定結果に基づいて前記複数の予備の中継パッドのうち前記副中継パッドとすべきものを少なくとも１つ選択する副中継パッド選択ステップと、
前記ＩＣチップを前記支持基板上に搭載し、前記主および副中継パッドと前記外部電源端子とをボンディングワイヤーを含む前記中継配線で接続するステップと、を含むことを特徴とする半導体パッケージの設計方法。
前記中継パッド追加パターン作成ステップにおいて、前記予備の中継パッドを前記ＩＣチップ上の前記集積回路、前記電源配線および前記主中継パッドが形成されていない空き領域に配置すること特徴とする請求項１に記載の半導体パッケージの設計方法。
前記予備の中継パッドを前記ＩＣチップの角部に配置することを特徴とする請求項５に記載の半導体パッケージの設計方法。
前記副中継パッド選択ステップにおいて、前記測定ステップにおいて測定対象となった予備の中継パッドのうち、その電位が所定範囲内にないもののみを副中継パッドとして選択することを特徴とする請求項４に記載の半導体パッケージの設計方法。