JPH11297775A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH11297775A JPH11297775A JP9491898A JP9491898A JPH11297775A JP H11297775 A JPH11297775 A JP H11297775A JP 9491898 A JP9491898 A JP 9491898A JP 9491898 A JP9491898 A JP 9491898A JP H11297775 A JPH11297775 A JP H11297775A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- power supply
- burn
- wafer
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
(57)【要約】
【課題】ウェハレベルバーンインには、全チップの必要
パッド全てにプロービングを行う方法があるが、都度専
用の治具を作製する必要があり、多くの作製期間および
多額の作製費用を生じさせる。 【解決手段】ウェハ外部からバーンイン印加電源を供給
するための電源供給用プロービングパッドを設けること
と、ウェハ内の各チップ間を電源配線で繋いで電源供給
用プロービングパッドから供給されるバーンイン電圧が
漏れなくウェハ全体の各チップに供給されるようにして
おくことと、各チップが外部からの電源供給のみで容易
にバーンイン可能な状態に設定されるような回路構成に
しておくことと、電流の過大な不良チップに対応するた
めに自己断線型ヒューズを持つことと、ウェハに発熱回
路を内蔵してウェハ自体を発熱させることを特徴とす
る。
パッド全てにプロービングを行う方法があるが、都度専
用の治具を作製する必要があり、多くの作製期間および
多額の作製費用を生じさせる。 【解決手段】ウェハ外部からバーンイン印加電源を供給
するための電源供給用プロービングパッドを設けること
と、ウェハ内の各チップ間を電源配線で繋いで電源供給
用プロービングパッドから供給されるバーンイン電圧が
漏れなくウェハ全体の各チップに供給されるようにして
おくことと、各チップが外部からの電源供給のみで容易
にバーンイン可能な状態に設定されるような回路構成に
しておくことと、電流の過大な不良チップに対応するた
めに自己断線型ヒューズを持つことと、ウェハに発熱回
路を内蔵してウェハ自体を発熱させることを特徴とす
る。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の構造
に関するもので、特にウェハレベルのバーンインを必要
とする半導体装置に関する。
に関するもので、特にウェハレベルのバーンインを必要
とする半導体装置に関する。
【０００２】
【従来の技術】通常、ＩＣ製品の不良率を一定レベル以
下に維持し、安定した品質を確保した状態で出荷させる
ために、バーンインを実施することが一般的な手法であ
る。但し、ほとんどの場合、バーンインはＤＩＰ、ＳＯ
Ｐ、ＱＦＰなどのパッケージ状態で実施されているた
め、バーンインボード作製やサンプルの着脱作業および
製品測定に多くの時間、費用が必要となり、また製品単
価および出荷納期にも多大な影響を与えてしまう。又、
バーンインチャンバーを含めた付帯装置への投資も年々
増加して負担となってくる。さらに、近年では最終製品
形態がパッケージ以外の、例えばチップ、ウェハのよう
な場合も多くなってきており、チップ用ソケットを用い
たチップバーンインを実施する方法も実施している場合
もあるが、やはりパッケージと同様の時間、費用を必要
としてしまう。ましてや、ウェハに関しては実用レベル
の手法がほとんど確立していないのが現状である。実現
されている手法に関しても、各チップの全パッドに対す
るプローブを行う必要があるため、その構造は複雑にな
り製造工数、費用も大きく、作業性も容易ではない。
下に維持し、安定した品質を確保した状態で出荷させる
ために、バーンインを実施することが一般的な手法であ
る。但し、ほとんどの場合、バーンインはＤＩＰ、ＳＯ
Ｐ、ＱＦＰなどのパッケージ状態で実施されているた
め、バーンインボード作製やサンプルの着脱作業および
製品測定に多くの時間、費用が必要となり、また製品単
価および出荷納期にも多大な影響を与えてしまう。又、
バーンインチャンバーを含めた付帯装置への投資も年々
増加して負担となってくる。さらに、近年では最終製品
形態がパッケージ以外の、例えばチップ、ウェハのよう
な場合も多くなってきており、チップ用ソケットを用い
たチップバーンインを実施する方法も実施している場合
もあるが、やはりパッケージと同様の時間、費用を必要
としてしまう。ましてや、ウェハに関しては実用レベル
の手法がほとんど確立していないのが現状である。実現
されている手法に関しても、各チップの全パッドに対す
るプローブを行う必要があるため、その構造は複雑にな
り製造工数、費用も大きく、作業性も容易ではない。
【０００３】
【発明が解決しようとする課題】ウェハレベルでのバー
ンインを実施しようとする場合、全チップの必要パッド
全てにプロービングを行う方法があるが、その際、専用
の治具を作製する必要がある。ここで、数多くの品種を
バーンインするためには、その品種毎に専用の治具を用
意することとなり、多くの作製期間および多額の作製費
用を生じさせてしまう。又、仮にバーンインを実施した
としても、電流値の過大な電源電流不良チップが存在し
ていた場合、供給電圧に電圧降下が発生してしまい、充
分なバーンインが出来なくなってしまう可能性がある。
さらに、ウェハレベル用のバーンインチャンバーを新規
に用意する必要がある場合には、費用面からも負担が増
大してしまう。
ンインを実施しようとする場合、全チップの必要パッド
全てにプロービングを行う方法があるが、その際、専用
の治具を作製する必要がある。ここで、数多くの品種を
バーンインするためには、その品種毎に専用の治具を用
意することとなり、多くの作製期間および多額の作製費
用を生じさせてしまう。又、仮にバーンインを実施した
としても、電流値の過大な電源電流不良チップが存在し
ていた場合、供給電圧に電圧降下が発生してしまい、充
分なバーンインが出来なくなってしまう可能性がある。
さらに、ウェハレベル用のバーンインチャンバーを新規
に用意する必要がある場合には、費用面からも負担が増
大してしまう。
【０００４】
【課題を解決するための手段】本発明による半導体装置
においては、半導体ウェハにおいて、ウェハ外部からバ
ーンイン印加電源を供給するための電源供給用プロービ
ングパッドを設けること、チップ内配線に使用するもの
と同等の金属配線を用いて、ウェハ内の各チップ間を電
源配線で繋ぎ、電源供給用プロービングパッドから供給
されるバーンイン電圧が漏れなくウェハ全体の各チップ
に供給されるようにしておくこと、各チップの状態設定
に関して、各チップが外部からの電源供給のみで容易に
バーンイン可能な状態に設定されるような回路構成に、
特に入力端子が不安定状態にならないようにし、チップ
をスタンバイ状態にしておくことと、ウェハ内に極めて
大きい電流異常を持った不良チップが存在する場合の対
応機能として、あらかじめ電源供給用金属配線中に自己
断線型ヒューズを持つことと、バーンイン用の高温チャ
ンバーが用意できない場合に備えて、ウェハに発熱回路
を内蔵して、ウェハ自体を発熱させることを特徴とす
る。
においては、半導体ウェハにおいて、ウェハ外部からバ
ーンイン印加電源を供給するための電源供給用プロービ
ングパッドを設けること、チップ内配線に使用するもの
と同等の金属配線を用いて、ウェハ内の各チップ間を電
源配線で繋ぎ、電源供給用プロービングパッドから供給
されるバーンイン電圧が漏れなくウェハ全体の各チップ
に供給されるようにしておくこと、各チップの状態設定
に関して、各チップが外部からの電源供給のみで容易に
バーンイン可能な状態に設定されるような回路構成に、
特に入力端子が不安定状態にならないようにし、チップ
をスタンバイ状態にしておくことと、ウェハ内に極めて
大きい電流異常を持った不良チップが存在する場合の対
応機能として、あらかじめ電源供給用金属配線中に自己
断線型ヒューズを持つことと、バーンイン用の高温チャ
ンバーが用意できない場合に備えて、ウェハに発熱回路
を内蔵して、ウェハ自体を発熱させることを特徴とす
る。
【０００５】
【発明の実施の形態】本発明を実施例を基に詳細に説明
する。図１は本発明の一実施例である。従来と同様にＳ
ｉウェハ１０１内にＩＣチップ１０２を配置させてお
く。ここで、製品として有効なＩＣチップ１０２が製造
されない領域、つまりＳｉウェハ１０１の縁に近い無効
エリア１０３内に電源供給用パッドＡ１０４および電源
供給用パッドＢ１０５を配置させる。本実施例では電源
供給用パッドをＳｉウェハの左右にそれぞれ１つずつ配
置したが、外部から容易に電源供給が可能であれば、電
源供給用パッドの位置および大きさは特に問わない。外
部電源の供給に関しては、プロービング針で電源供給用
パッドに接触させる方法があるが、確実に接触が可能で
あればクリップのような、ウェハをはさみこむ構造を持
ったものでもよく、これにより一層バーンインのセッテ
ィングは容易になる。
する。図１は本発明の一実施例である。従来と同様にＳ
ｉウェハ１０１内にＩＣチップ１０２を配置させてお
く。ここで、製品として有効なＩＣチップ１０２が製造
されない領域、つまりＳｉウェハ１０１の縁に近い無効
エリア１０３内に電源供給用パッドＡ１０４および電源
供給用パッドＢ１０５を配置させる。本実施例では電源
供給用パッドをＳｉウェハの左右にそれぞれ１つずつ配
置したが、外部から容易に電源供給が可能であれば、電
源供給用パッドの位置および大きさは特に問わない。外
部電源の供給に関しては、プロービング針で電源供給用
パッドに接触させる方法があるが、確実に接触が可能で
あればクリップのような、ウェハをはさみこむ構造を持
ったものでもよく、これにより一層バーンインのセッテ
ィングは容易になる。
【０００６】それぞれの電源供給用パッドからは電源ラ
インＡ１０６および電源ラインＢ１０７が伸びており、
Ｓｉウェハ１０１内のＩＣチップ１０２全部に電源を供
給できるように、スクライブラインエリア１０８内に作
製されている。それぞれの電源ラインは、通常のウェハ
製造で使用されるＡＬ配線を用いる。本実施例では、電
源ラインＡ１０６、電源ラインＢ１０７は交差すること
はないので、レイアウト上は単層ＡＬ配線で配置可能で
あるが、電源供給用パッドのレイアウトによっては、多
層ＡＬ配線を用いることも可能である。それぞれの電源
ラインはＩＣチップ１０２の辺の所で、チップ電源ライ
ンＡ１０９およびチップ電源ラインＢ１１０によりＩＣ
チップ１０２内部電源と接続される。ここで、チップ電
源ラインＡ１０９には、さらに自己切断用ヒューズ１１
１が接続されている。これはＩＣチップ１０２に過大な
電流が流れて電流不良となっていた場合に有効に作用す
る。自己切断用ヒューズ１１１には、構造を単純にする
ためにＰｏｌｙーＳｉ配線タイプのヒューズとする。
尚、ＡＬ配線も利用可能である。
インＡ１０６および電源ラインＢ１０７が伸びており、
Ｓｉウェハ１０１内のＩＣチップ１０２全部に電源を供
給できるように、スクライブラインエリア１０８内に作
製されている。それぞれの電源ラインは、通常のウェハ
製造で使用されるＡＬ配線を用いる。本実施例では、電
源ラインＡ１０６、電源ラインＢ１０７は交差すること
はないので、レイアウト上は単層ＡＬ配線で配置可能で
あるが、電源供給用パッドのレイアウトによっては、多
層ＡＬ配線を用いることも可能である。それぞれの電源
ラインはＩＣチップ１０２の辺の所で、チップ電源ライ
ンＡ１０９およびチップ電源ラインＢ１１０によりＩＣ
チップ１０２内部電源と接続される。ここで、チップ電
源ラインＡ１０９には、さらに自己切断用ヒューズ１１
１が接続されている。これはＩＣチップ１０２に過大な
電流が流れて電流不良となっていた場合に有効に作用す
る。自己切断用ヒューズ１１１には、構造を単純にする
ためにＰｏｌｙーＳｉ配線タイプのヒューズとする。
尚、ＡＬ配線も利用可能である。
【０００７】ウェハレベルでバーンインを実施する場
合、前述したとおり、電源供給方法が１つの要素になる
が、ＩＣチップ自体の状態設定方法も重要な要素となっ
てくる。本実施例では、特にＩＣチップを電流の少ない
スタティック状態（ＩＣチップの電源電流を１ｍＡ以下
に設定する）にしてバーンインすることを特徴としてい
る。そのための方法として、ＩＣチップの出力状態のＩ
／Ｏセルについては特別な設定は行わないが、入力状態
のＩ／Ｏセルに関して、必ずプルアップもしくはプルダ
ウン回路を内蔵させておく。これにより、バーンインの
ために特別にテスト回路をＩＣチップ内に作製する必要
がなくなり、ＩＣチップ面積の増加を防ぐことができ
る。又、入力状態のＩ／Ｏセルが不定状態なってＩＣチ
ップ内の回路全体が不安定となり、ＩＣチップを不用意
に破壊させてしまうことを防止できる。仮に、回路設計
上、Ｉ／Ｏセルにプルアップもしくはプルダウン回路を
内蔵させておくことができなければ、スクライブライン
エリアにプルアップもしくはプルダウン回路を作製して
Ｉ／ＯセルもしくはＡＬパッドに接続する方法もある。
こうしておけば、バーンイン終了後、ダイシング工程で
ＩＣチップ単体に切り離される際に、スクライブライン
エリアのプルアップもしくはプルダウン回路は前述の電
源ラインとともに自動的に切断させ、本来の設計回路に
影響を及ぼさない。
合、前述したとおり、電源供給方法が１つの要素になる
が、ＩＣチップ自体の状態設定方法も重要な要素となっ
てくる。本実施例では、特にＩＣチップを電流の少ない
スタティック状態（ＩＣチップの電源電流を１ｍＡ以下
に設定する）にしてバーンインすることを特徴としてい
る。そのための方法として、ＩＣチップの出力状態のＩ
／Ｏセルについては特別な設定は行わないが、入力状態
のＩ／Ｏセルに関して、必ずプルアップもしくはプルダ
ウン回路を内蔵させておく。これにより、バーンインの
ために特別にテスト回路をＩＣチップ内に作製する必要
がなくなり、ＩＣチップ面積の増加を防ぐことができ
る。又、入力状態のＩ／Ｏセルが不定状態なってＩＣチ
ップ内の回路全体が不安定となり、ＩＣチップを不用意
に破壊させてしまうことを防止できる。仮に、回路設計
上、Ｉ／Ｏセルにプルアップもしくはプルダウン回路を
内蔵させておくことができなければ、スクライブライン
エリアにプルアップもしくはプルダウン回路を作製して
Ｉ／ＯセルもしくはＡＬパッドに接続する方法もある。
こうしておけば、バーンイン終了後、ダイシング工程で
ＩＣチップ単体に切り離される際に、スクライブライン
エリアのプルアップもしくはプルダウン回路は前述の電
源ラインとともに自動的に切断させ、本来の設計回路に
影響を及ぼさない。
【０００８】最後に、本実施例では無効エリア１０３内
の電源供給用パッドエリア以外の箇所に発熱回路１１２
を作製した。これは、ウェハレベルバーンインを実施す
るに際して、バーンインチャンバーの新規投資が不可能
な場合にも高温下でのバーンインを実現させるための回
路である。回路としては、Ｐ−Ｎ接合を用いたダイオー
ドという単純な構成である。利用方法としては、ダイオ
ードの順方向に電流を流すように電源ラインを接続し、
ダイオード部分を発熱させる。また、発熱回路に関して
は、Ｐｏｌｙ−Ｓｉを用いた抵抗素子を配置することも
できる。ＩＣチップ１０２に供給する電源と共通にして
適度な発熱量が得られない場合には、電源供給用パッド
を１つ追加作製し、発熱専用電源としておく。これによ
り、きめ細かな温度設定にも対応可能となる。
の電源供給用パッドエリア以外の箇所に発熱回路１１２
を作製した。これは、ウェハレベルバーンインを実施す
るに際して、バーンインチャンバーの新規投資が不可能
な場合にも高温下でのバーンインを実現させるための回
路である。回路としては、Ｐ−Ｎ接合を用いたダイオー
ドという単純な構成である。利用方法としては、ダイオ
ードの順方向に電流を流すように電源ラインを接続し、
ダイオード部分を発熱させる。また、発熱回路に関して
は、Ｐｏｌｙ−Ｓｉを用いた抵抗素子を配置することも
できる。ＩＣチップ１０２に供給する電源と共通にして
適度な発熱量が得られない場合には、電源供給用パッド
を１つ追加作製し、発熱専用電源としておく。これによ
り、きめ細かな温度設定にも対応可能となる。
【０００９】尚、グラウンド電位以外に２種類以上の電
源を必要とする場合、単純に供給用パッドを増加させれ
ばよいが、無効エリア１０３内に昇圧あるいは降圧電源
回路を内蔵させておくことにより、パッドの増加を防ぐ
事ができる。また、バーンインモード設定においてクロ
ック信号を必要とする場合にも、同様に無効エリア１０
３内にクロック発生回路を内蔵させておくことにより、
パッドの増加を防ぐ事ができる。
源を必要とする場合、単純に供給用パッドを増加させれ
ばよいが、無効エリア１０３内に昇圧あるいは降圧電源
回路を内蔵させておくことにより、パッドの増加を防ぐ
事ができる。また、バーンインモード設定においてクロ
ック信号を必要とする場合にも、同様に無効エリア１０
３内にクロック発生回路を内蔵させておくことにより、
パッドの増加を防ぐ事ができる。
【００１０】
【発明の効果】ウェハレベルでのバーンインが容易に実
現可能になり、パッケージ状態でバーンインする場合と
比較して、大幅に工数、費用の削減ができる。
現可能になり、パッケージ状態でバーンインする場合と
比較して、大幅に工数、費用の削減ができる。
【００１１】現状考えられているウェハレベルバーンイ
ンに対しては、専用治具を用意する必要が無いため、こ
れを作製するための工数、日数および費用を削減でき
る。
ンに対しては、専用治具を用意する必要が無いため、こ
れを作製するための工数、日数および費用を削減でき
る。
【００１２】又、ウェハ内の任意のチップにおいて、大
電流が流れている電流不良が存在したとしても、個々の
チップにつながっている内蔵ヒューズが自動的に切断さ
れるため、ウェハ内部における無駄な電圧降下が発生せ
ず、効果的なバーンインが実施できる。
電流が流れている電流不良が存在したとしても、個々の
チップにつながっている内蔵ヒューズが自動的に切断さ
れるため、ウェハ内部における無駄な電圧降下が発生せ
ず、効果的なバーンインが実施できる。
【００１３】さらに、ウェハに内蔵された発熱回路を利
用することにより、通常必要なバーンインチャンバー等
の付帯設備が不要となるため、追加の設備投資が不要と
なる。
用することにより、通常必要なバーンインチャンバー等
の付帯設備が不要となるため、追加の設備投資が不要と
なる。
【００１４】尚、従来の設計、製造技術をそのまま利用
できるため、ＩＣチップ自体のコストアップは避けられ
る。
できるため、ＩＣチップ自体のコストアップは避けられ
る。
【図１】（ａ）本発明の実施例で半導体装置全体の平面
図、（ｂ）本発明の実施例で半導体装置の一部を拡大し
た平面図。
図、（ｂ）本発明の実施例で半導体装置の一部を拡大し
た平面図。
１０１ Ｓｉウェハ １０２ ＩＣチップ １０３ 無効エリア １０４ 電源供給用パッドＡ １０５ 電源供給用パッドＢ １０６ 電源ラインＡ １０７ 電源ラインＢ １０８ スクライブラインエリア １０９ チップ電源ラインＡ １１０ チップ電源ラインＢ １１１ 自己切断用ヒューズ １１２ 発熱回路
Claims (3)
- 【請求項１】半導体ウェハにおいて、ウェハ外部からバ
ーンイン印加電源を供給するための、電源供給用プロー
ビングパッドを設けること、チップ内配線に使用するも
のと同等の金属配線を用いて、ウェハ内の各チップ間を
電源配線で繋ぎ、電源供給用プロービングパッドから供
給されるバーンイン電圧が漏れなくウェハ全体の各チッ
プに供給されるようにしておくこと、各チップの状態設
定に関して、各チップが外部からの電源供給のみで容易
にバーンイン可能な状態に設定されるような回路構成
に、特に入力端子が不安定状態にならないようにし、チ
ップをスタンバイ状態にしておくことと、ウェハ内に極
めて大きい電流異常を持った不良チップが存在する場合
の対応機能として、あらかじめ電源供給用金属配線中に
自己断線型ヒューズを持つことを特徴とすることと、バ
ーンイン用の高温チャンバーが用意できない場合に備え
て、ウェハに発熱回路を内蔵して、ウェハ自体を発熱さ
せることを特徴とする半導体装置。 - 【請求項２】請求項１記載の半導体装置において、２種
類以上の供給電源を必要とする場合、電源供給用プロー
ビングパッドを増加させないよう、ウェハ内に昇圧、降
圧回路を内蔵しておくことを特徴とする半導体装置。 - 【請求項３】請求項１記載の半導体装置において、各チ
ップのバーンインモード設定においてクロック信号を必
要とする場合、外部クロック供給用プロービングパッド
を追加させないよう、クロック発生回路を内蔵しておく
ことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9491898A JPH11297775A (ja) | 1998-04-07 | 1998-04-07 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9491898A JPH11297775A (ja) | 1998-04-07 | 1998-04-07 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11297775A true JPH11297775A (ja) | 1999-10-29 |
Family
ID=14123383
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9491898A Pending JPH11297775A (ja) | 1998-04-07 | 1998-04-07 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11297775A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002222841A (ja) * | 2001-01-29 | 2002-08-09 | Sony Corp | 半導体装置、半導体装置の製造方法および半導体装置の製造装置 |
| US6479310B1 (en) * | 2000-01-03 | 2002-11-12 | Motorola, Inc. | Method for testing a semiconductor integrated circuit device |
| KR100390974B1 (ko) * | 2000-12-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체 디바이스 |
| JP2005129583A (ja) * | 2003-10-21 | 2005-05-19 | Sony Corp | 半導体発光素子の評価方法 |
| JP2006250736A (ja) * | 2005-03-10 | 2006-09-21 | Mitsuteru Kimura | 加熱ダイオード温度測定装置とこれを用いた赤外線温度測定装置および流量測定装置ならびに流量センシング部の製作方法 |
-
1998
- 1998-04-07 JP JP9491898A patent/JPH11297775A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6479310B1 (en) * | 2000-01-03 | 2002-11-12 | Motorola, Inc. | Method for testing a semiconductor integrated circuit device |
| KR100390974B1 (ko) * | 2000-12-29 | 2003-07-12 | 주식회사 하이닉스반도체 | 반도체 디바이스 |
| JP2002222841A (ja) * | 2001-01-29 | 2002-08-09 | Sony Corp | 半導体装置、半導体装置の製造方法および半導体装置の製造装置 |
| JP2005129583A (ja) * | 2003-10-21 | 2005-05-19 | Sony Corp | 半導体発光素子の評価方法 |
| JP4501404B2 (ja) * | 2003-10-21 | 2010-07-14 | ソニー株式会社 | 半導体発光素子の評価方法 |
| JP2006250736A (ja) * | 2005-03-10 | 2006-09-21 | Mitsuteru Kimura | 加熱ダイオード温度測定装置とこれを用いた赤外線温度測定装置および流量測定装置ならびに流量センシング部の製作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008021848A (ja) | ウェハおよび半導体装置のテスト方法 | |
| KR20030089021A (ko) | 테스트 소자 그룹 회로를 포함하는 집적 회로 칩 및그것의 제조 방법 | |
| JPS63217821A (ja) | 半導体集積回路 | |
| US6410936B1 (en) | Semiconductor device | |
| JP2006222205A (ja) | 半導体製品の製造方法 | |
| WO2006011292A1 (ja) | 半導体装置 | |
| JP2011029329A (ja) | 半導体装置の製造方法、製造プログラム、及び半導体装置 | |
| JPH11297775A (ja) | 半導体装置 | |
| JP3443947B2 (ja) | バーンイン専用ウェハおよびそれを用いたバーンイン方法 | |
| JP2000124279A (ja) | ウエハバーンインに対応する半導体装置 | |
| JP2000349130A (ja) | 半導体集積回路基板とその製造方法およびその特性チェック方法 | |
| JP2009253049A (ja) | 半導体集積回路ウエハ、半導体集積回路チップ及び半導体集積回路ウエハのテスト方法 | |
| JPH065677A (ja) | 半導体装置 | |
| JP2003084030A (ja) | 半導体装置の製造方法 | |
| JP3495835B2 (ja) | 半導体集積回路装置及びその検査方法 | |
| JP2010175368A (ja) | 半導体デバイス及び半導体デバイスの製造方法 | |
| JPH10199943A (ja) | 半導体集積回路装置の検査方法及びプローブカード | |
| TWI220026B (en) | Method and structure of automatically setting integrated circuit operating mode for failure analysis | |
| JPH10135286A (ja) | 高温不良選別装置及び高温不良選別方法 | |
| JP2012159331A (ja) | 半導体集積回路装置の製造方法 | |
| JP3783865B2 (ja) | 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路 | |
| JP2009200308A (ja) | 半導体パッケージ | |
| JPS6257260B2 (ja) | ||
| JPH0613448A (ja) | 半導体装置 | |
| JP3674052B2 (ja) | Ｉｃウェハおよびそれを用いたバーンイン方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040507 |
|
| A02 | Decision of refusal |
Effective date: 20041109 Free format text: JAPANESE INTERMEDIATE CODE: A02 |