TW201138084A - Active pixel sensor with nanowire structured photodetectors - Google Patents

Description

201138084 六、發明說明： 【發明所屬之技術領域】 本發明一般而言係關於半導體成像裝置之領域，該等半 導體成像裝置可係使用標準CM0S製程加一奈米線製作製 程而製作的。 本申請案係關於_ 號碼為 095035-0381955 、 ---提出申請、代理人標案 標題為「NANOWIRE CORE- SHELL LIGHT PIPES」之美國申請案號 該申請案以全文引用之方式併入本文中。 【先前技術】 實知於互補金屬氧化物半導體（CM〇s)中之成像裝置係 眾所周知且與CCD影像感測器一起廣泛地使用。CM〇s* 像裝置具有若干優點：（1)其等可降低成本及電力消耗、 ⑺其等易於製造’從而採用所開發之高標準化製程來大量 生產消費者積體電路（IC)(包含記憶體晶片&微處理器以及 其他數位及類比IC)及（3)其等將多個功能整合於一單個晶 片上，從而允許按比例縮小裝置之大小及電力消耗。 CMOS成像裝置亦允許採用藉由新發展CM〇s製程所提供 之較小幾何形狀製程。 成像裝置通常係由包含光偵測裝置及支援電路之像素之 列及行形成。該等光偵測裝置通常包含光電二極體、光導 體及光電容器，其中之每—者可產生與照㈣光偵測器上 之光子成比例之光電荷。一 CM〇s像素通常包含一光電二 極體及將光電荷轉換成電壓信號以供像素輸出之三個或四 I52785.doc 201138084 個電晶體》 通常’像素陣列中之一個或多個光偵測器僅接收落到整 個像素區域上之光通量之一分率。此乃因該像素包含阻擋 _ 傳入光且通常不用作一光偵測器之支援電路。光偵測器區 域與像素區域之百分比通常稱為光學填充因數。通常，一 小像素之填充因數小於30%。此意指像素中之一個或多個 光偵測器偵測由像素接收之光能量之小於30%。 通常將需要額外製作處理之一微透鏡系統放置於像素陣 列中之每一像素上方以藉由使光束聚焦於光偵測器上來增 強填充因數。此方法通常因製作要求而需要每一微透鏡之 間的（通常）0.7微米之一間隙。對於約為2微米心微米之一 小像素’該微透鏡具有一圓形形狀，其具有約1 3微米之 一直徑。在此情形下’ 一微透鏡僅能夠覆蓋像素區域之約 33°/。^因此’藉由使用一微透鏡增強填充因數對於小 CMOS像素情形而言係可忽略地小。 此外’光需要透過多個厚電介質層直至其一直到達光偵 測器之表面。（圖丨）。在毗鄰層之間的每一界面處，某些光 因折射率變化及存在一界面而被反射。此外，光能量在傳 ' 輸穿過該等厚層期間被損失。此光傳輸損失與層之數目及 • 層之厚度成比例。此外，因CMOS製作要求而形成多個電 介質層。最新CMOS製程通常採用5至6個金屬層來進行影 像感測器製作。此導致在每一電介質層及金屬層係厚約 1.0微米時沈積5微米至6微米厚電介質層。此外，在光偵 器之頂部上，當不存在金屬層時，用一平坦化層塗佈該 152785.doc 201138084 等電介質層以用於平坦化表面層。 因此，因傳輸損失而造成之光能量損失可變得顯著。另 外’當像素大小係小至2.0微米X2.0微米或甚至更小時，光 偵測器上方之金屬層之窗開口之高度與大小之縱橫比大於 6。在此情形下，當光係以除垂直於成像平面以外之一角 度入射時’光束被金屬層阻擋。若採用一微透鏡，則該縱 橫比變得甚至更高且導致一更壞光陰影效應。隨著像素大 小變小’此光陰影變得更壞。因此’嚴重減少像素信號， 從而導致一不可接受之信號雜訊比SNR。 因此，需要藉由引入一新類型之像素架構來克服此等問 題。較佳地，為便於製造及電子器件整合，該新架構應係 CMOS相容。 【發明内容】 般而s，本發明之實施例組合主動像素電路與奈米線 光偵測器以形成具有一奈米線結構光偵測器之一主動像素 感測器（APS)。一主動元件係具有電控制電子及/或電洞流 動（電控制電或光，或反之亦然）之能力之任一類型之電路 組件。不能夠憑藉另一電信號控制電流之組件稱作被動元 件。電阻器、電容器、電感器、變壓器及二極體皆被視為 被動元件》在本文中所揭示之實施例中，主動元件包含 (但不限於）一主動波導、電晶體、矽控整流器（SCR)、發 光一極體及光電二極體。一波導係經設計以沿由其實體邊 界判疋之一方向侷限及引導選擇性波長之電磁輻射之一系 統或材料。較佳地’該選擇性波長係該波導之直徑之一函 152785.doc -6 · 201138084 數。一主動波導係具有電控制電子及/或電洞流動（電控制 電或光，或反之亦然）之能力之一波導。舉例而言，該主 動波導之此能力係可將該主動波導視為係、「主動」且屬於 一主動元件類之一個原因。 ，根據本發明之—例示性實施例，採H標準CMOS 製程形成一成像裝置作為一單體式（:]^05積體電路。此實 施例包含具有一像素陣列之一聚焦平面，該等像素中之每 一者皆包含一主動像素讀出電路。該主動像素讀出電路可 包含一放大場效電晶體（FET)、一重設FET、一輸出切換 FET及一轉移閘極，轉移閘極係用於將電荷自光偵測器轉 移至該放大FET之一切換FET。此實施例通常包括—像素 中之四個FET，其形成為4-T組態。在其他實施例中，該像 素讀出電路藉由移除該轉移閘極而包括3-T組態。除讀出 電路之外，每一像素通常包含一光偵測器，其形成為—極 窄及長圓柱形形狀半導體條棒（亦即，一奈米線）。 根據另一實施例’一額外轉移閘極係形成為操作地連接 至該奈米線結構光偵測器以使得產生於該奈米線中< & t 荷可與產生於體光電二極體中之光電荷分離。 根據一系列另外實施例，奈米線結構光 <貞測器形成為呈 諸多變化形式之二極體’包含：一Ρ摻雜奈米線、一η換雜 奈米線、一轴向ρ-η二極體、一軸向p-i-n二極體、一同轴 p-n二極體、一同軸p-i-n二極體、在基板之背側處之一 p換 雜奈米線及在基板之背側處之具有P+摻雜外殼之一 p捧雜 奈米線。 152785.doc 201138084 一實施例係關於一種裝置，該裝置包括：一基板；一奈 米線光偵測器，其位於該基板上，奈米線光電二極體包括 具有一表面及一核心之一奈米線，其中該奈米線之軸向方 向垂直於該基板；及一主動像素讀出電路，其位於該基板 中。在一項態樣中，該奈米線光偵測器包括一光導體、一 光電一極體或一光閘極。在另一態樣中，該裝置進一步包 括環繞該奈米線光電二極體之至少一個垂直光閘極。在另 一態樣中，該垂直光閘極經組態以電鈍化該奈米線之表 面，從而抑制暗電流。在另一態樣中，光載子壽命係相對 於一未鈍化之奈米線光電二極體增加。 在另一態樣中，S亥裝置相對於一未純化之奈米線光電二 極體具有較大量子效率。在另一態樣中，該奈米線包括一 η型半導體。在另一態樣中，施加至該奈米線之一負偏壓 致使該奈米線中之電荷載子空乏。在另一態樣中，該奈米 線包括一Ρ型半導體》在另一態樣中，施加至該奈米線之 一正偏壓致使該奈米線中之電荷載子空乏。在另一態樣 中’該主動像素讀出電路包括呈3-Τ組態之三個電晶體。 在另一態樣中’該主動像素讀出電路包括呈4_τ組態之四 個電晶體。 在另一態樣中，該裝置進一步包括以操作方式附接至該 奈米線之一微透鏡耦合器。在另一態樣中，該微透鏡麵合 器係球形球透鏡或·一元微透鏡。在另一態樣中，高於一臨 限值之負偏壓之一增加使奈米線之表面反轉。在另一態樣 中’高於一臨限值之負偏壓之增加使奈米線之表面及核心 152785.doc 201138084 之移動電荷空乏。在另一態樣中，該裝置進一步包括在該 光閘極與該奈米線之間的一電介質包覆層。在另一態樣 中’該電介質包覆層之厚度沿奈米線在軸向方向上變化。 在另一態樣中，該裝置3進一步包括一基板光電二極體。 在另一態樣中，該奈米線位於基板之一第一側上且該基板 光電二極體位於基板之一第二側上。在另一態樣中，該奈 米線與該基板光電二極體位於基板之同一側上。 一實施例係關於一種裝置，其包括一像素陣列，該等像 素包括：一基板；一奈米線光偵測器，其位於該基板上， 奈米線光電二極體包括具有一表面及一核心之一奈米線， 其中該奈米線之軸向方向垂直於該基板；及一主動像素讀 出電路，其位於該基板中。在一項態樣中，該裝置包括一 單體式CMOS電路。 【實施方式】 現將參考所附示意圖、僅以實例之方式揭示本發明之實 施例，該等圖中，對應參考符號指示對應部件。 在以下β羊細說明中，參考形成本發明之一部分之附圖。 在圖式中除非上下文另有規定，否則相同符號通常識別 相同組件。在詳細說明、圖式及巾請專利範圍中所閣述之 圖解說月ίΐ Λ施例並非意在限制本發明。在不背離本文所 呈現標的物之精神或範疇之情況下可利用其他實施例且可 做出其他改變。 以下之表中概括圖中所圖解說明之元件之符號。下文更 詳細地闡述該等元件。 152785.doc 201138084 符號 元件 VPG1(VP 閘極 1) 第一垂直光閘極 VPG2(VP 閘極 1) 第二垂直光閘極 TX閘極 轉移閘極 RG 重設閘極 RD 重設汲極 Sub 基板 Out 輸出 NW(nw) 奈米線 PG 光閘極 I(i) 電流 n+、n- 具有過量供體之半導電材料，n+ 係重摻雜，η-係輕摻雜 p+、p- 具有過量受體之半導電材料，Ρ+ 係重摻雜，Ρ-係輕摻雜. 表格1 術語奈米線係指具有約為數奈米（舉例而言，幾百奈米 或更少）之一厚度或直徑及一不受約束之長度之一結構。 奈米線可包含金屬（例如，Ni、Pt、Au)、半導電（例如， Si、InP、GaN等）及絕緣（例如，Si02，Ti02)材料。奈米線 可展現100或更大之縱橫比（長度與寬度比）。因此，其等可 稱為1維材料。奈米線可具有在塊狀或3維（3-D)材料中看 不到之諸多引起關注之性質。此乃因奈米線中之電子可橫 向地受量子侷限且因此佔用可不同於在塊狀材料中所發現 之傳統連續能級或能帶之能級。因此，奈米線可具有電及 光學傳導之離散值。 該奈米線係自基板豎立（垂直於基板）及伸出。該豎立奈 152785.doc 201138084 米線可係在基板之前側上或在基板之背側處。本文中實施 例之基板通常具有電子組件及奈米線光電二極體。在前側 奈米線結構中’該豎立奈米線係在基板之使該等電子組件 位於其中之同一側上，而在背側奈米線結構中，該豎立奈 米線係位於基板之與其中使該等電子組件位於基板中或基 板上之側相反之側上。 可藉由使用不同材料分別形成CMOS像素及奈米線。舉 例而言，可使用矽來製作一 CM0S影像裝置。然而可藉 由使用III-V族或II-VI族材料（例如，GaAS、GaN、Gap、 InP、InN、InAs、CdTe、CdSe、ZnS、Ζη& 等）來在所製 作之CMOS裝置上形成奈米線。 一轉移閘極係用於一像素中之一開關之一電晶體。該轉 移閘極之作用係將電荷自一裝置之一個側轉移至另一側。 在某些實施例中，該轉移閘極用以將電荷自光電二極體轉 移至感測節點（或浮動擴散部）。一重設閘極係用於重設一 裝置之一閘極開關。在某些實施例中，該裝置係由一 區 形成之感測節點。重設意指恢復至藉由某一電壓設定之原 始電壓位準。在某些實施例中，重設汲極（RD)之電壓係用 作一重設位準之電壓。 釘糸光電二極體係包含不具有一電壓變化之一狀態之 -光電二極體。一習用釘紮光電二極體包含在該光電二極 體之主動層之表面處之—經摻雜釘紮層，其使該光電二極 體中之移動電荷空乏1釘紫層冑常將該光電二極體之主 動層之表面之電位釘紮至基板之電位（通常係接地位準或 152785.doc -11- 201138084 零伏特）。以此方式’該釘紮層減少來自該光電二極體之 主動層之表面之暗電流。 在某些實施例中’使用氣-液-固（VLS)生長方法來生長 石夕奈米線（SiNW)。在此方法中，一金屬熔滴催化含si之源 氣體分解。來自該氣體之矽原子溶解成形成一共晶液體之 炫滴。該共晶液體用作Si健槽。隨著更多石夕原子進入至溶 液中’該共晶液體變成矽過飽和，從而最終造成Si原子之 沈殿。通常，Si自該滴之底部沈澱出，從而在金屬催化劑 滴在頂部上之情況下導致矽奈米線之由底向上生長。 在某些實施例中，將金用作用於生長矽奈米線之金屬催 化劑。然而’可使用其他金屬，包含但不限於A丨、GA、 In、Pt、Pd、Cu、Ni、Ag及其組合。可使用諸如濺鍍、化 學氣相沈積（CVD)、電漿增強型化學氣相沈積（pEcvi))、 蒸鍍等習用CMOS技術來將固態金沈積及圖案化於矽晶圓 上。舉例而言，可憑藉光學微影、電子束微影或任一其他 適合技術來執行圖案化。然後，可加熱該矽晶圓，從而致 使金在該石夕晶圓上形成溶滴。石夕及金形成具有363。〇之一 熔化溫度之19% Au之一共晶。亦即，Si_Au共晶體之一液 滴在363C(適合於處理石夕裝置之一適中溫度）下形成。 在某些貫施例中，基板具有一（丨丨丨）定向。然而，亦可使 用其他定向，包含但不限於（100)。用於奈米線產生之一常 見石夕源氣體係SiH4。然而，可使用其他氣體，包含但不限 於SiCU。在某些實施例中，舉例而言，可在8〇毫托至4〇〇 毫托之壓力及45 0。(：至6001之範圍内之溫度下用SiH4來進 152785.doc 201138084 行奈米線生長。在某些實施例中，溫度係在470至54(rc之 一範圍内。通常，SiH4之較低分壓力導致產生垂直奈米線 (NW)之一較高百分比。舉例而言，在80毫托分壓力及 470°C下’矽奈米線之高達60%沿垂直〈丨丨卜方向生長。在 某些實施例中，可生長基本上圓環形之奈米線。在其他實 施例中，奈米線係六邊形。 在一項實施例中，奈米線生長係在一熱壁低壓CVD反應 器中進行。在憑藉丙酮及異丙醇清潔81基板之後，可將樣 品浸入一緩衝HF溶液中以移除任何自然氧.化物。可藉由熱 蒸鐘來將接連之薄Ga及Au金屬層（標稱厚1奈米至4奈米）沈 積於基板上。通常，Ga層係在Au層之前沈積。在一實施 例中，在將CVD室抽空降至約1 〇·7托之後，可在真空中將 該等基板加熱高達600°C以形成金屬熔滴。舉例而言，可 使用100 seem之SiH4流（He混合物中之2%)在自500°C至 700 C之一溫度範圍内在3毫巴之一總壓力下生長矽奈米 線。 憑藉Au-Ga催化劑生長之矽奈米線之大小及長度係相對 同質的，其中大多數該等線沿四個<111；>方向定向。為進 行比較’憑藉一純Au催化劑生長之矽奈米線成核且生長有 更隨機散佈之奈米線之長度及直徑。此外，憑藉Au_Ga催 化劑生長之奈米線往往具有沿轴向方向之一錐形。生長達 一長時間之奈米線之尖端直徑係與生長達一短時間之彼等 奈米線之尖端直徑相同且由催化劑直徑判定。然而，奈米 線之佔用面積往往在生長過程期間增加。此指示奈米線漸 152785.doc 13 201138084 細主要係由矽之側壁沈積（徑向生長）所造成。奈米線可經 生長而在底部（基底）處具有1500奈米之一直徑，而尖端之 直徑可在15微米之一長度上小於7〇奈米。此外奈米線直 徑係生長溫度之一函數。較高生長溫度導致具有較小直徑 之奈米線。舉例而言，憑藉Ga/Au催化劑在000°C下生長之 奈米線之平均直徑係約6〇奈米，但對於5〇〇。〇下之生長而 s ’平均直徑減小降至約3 〇奈米。另外，直徑之變化往往 隨降低沈積溫度而變窄。 使用VLS製程，可生長垂直奈米線。亦即，基本上垂直 於基板表面之奈米線。通常，並非所有奈米線皆將係完全 地垂直。亦即，奈米線可以除9〇度之外的一角度傾斜於該 表面通常觀測傾斜之奈米線包含（但不限於）三個7〇.50_ 斜向<111>磊晶生長方向及旋轉6〇。之三個額外7〇 5。斜向 方向。 除生長垂直奈米線之外，該VLS製程亦可用以生長經摻 雜之奈米線。實際上，藉由改變源氣體之組合物，可產生 生長線之一摻雜分佈。舉例而言，奈米線可係藉由將乙硼 烷（Β#2)或二甲基硼烷（TMB)添加至源氣體而製成為p型。 亦可使用將受體原子添加至矽奈米線之其他氣體。奈米線 可係藉由將PH3或As%添加至源氣體而製成為。亦可使 用將供體原子施加至矽奈米線之其他氣體。可產生之摻雜 分佈包含（但不限於）n-p-n、p-n-p及p-i_n。 另外，可使用其他方法或VLS方法之變化形式來生長奈 米線。其他方法或變化形式包含（但不限於）（1)CVD、反 I52785.doc 14 201138084 應性氛圍、（3)蒸鍍、（4)分子束磊晶（MBE)、（5)雷射燒蝕 及（6)溶液方法。在CVD製程中，提供一揮發性氣態矽前 體。實例性矽前體氣體包含ΜΗ*及Sicl4。CVD可用於磊晶 生長。此外，可藉由將揮發性摻雜前體添加至矽前體來達 成摻雜。在反應性氛圍中退火包括在與基板反應之一氣體 中加熱基板。舉例而言，若在包含氫之一氛圍中將矽退 火，則該氫與矽基板局部地反應，從而形成SiH4。然後， SiH4可與催化劑金屬滴反應，藉此起始奈米線生長。此生 長製程可用於非CMOS製程。 在蒸鍍方法中，在導致產生Si〇氣體之條件下加熱si〇2 源。當SiO氣體吸收於金屬催化劑熔滴上時，其形成以及 Si〇2。亦可在不具有一金屬催化劑滴之情況下執行此方 法，不存在一金屬催化劑，觀測到Si〇2催化矽奈米線生 長。在MBE方法中，加熱一高純度矽源直至Si原子蒸鍍。 朝向該基板引導一氣態Si束。該氣態矽原子吸收至金屬熔 滴上且溶解成金屬熔滴，藉此起始奈米線之生長。 在雷射燒蝕方法中，一雷射束瞄準包含矽及催化劑原子 兩者之源。經燒蝕之原子藉由與惰性氣體分子衝突而冷卻 及凝,·’σ以^/成具有與原始目標相同組合物之熔滴。亦即， 具有矽及催化劑原子兩者之熔滴。亦可憑藉基本上由純矽 組成之目標來執行該雷射燒蝕方法。基於溶液之技術通常 使用有機液體。具體而言，該等有機液體通常包括富含有 矽源及催化劑顆粒之高壓超臨界有機液體。在高於金屬· 矽共晶之一反應溫度下，該矽前體分解，從而形成具有該 152785.doc 15 201138084 金屬之一合金。在超飽和之後，矽沈澱出來，從而生長奈 米線。 以上奈米線生長技術皆係由底向上技術。然而，亦可憑 ^頂向下技術來製作奈米線。由頂向下技術通常涉及圖 案化及#刻-適合基板，舉例而言，％。可經由微影（舉 例而言，電子束微影、奈米球微影及奈米印刷微影）來達 成圖案化。可執行乾式或濕式㈣。乾式兹刻技術包含 (但不限於）反應性離子蝕刻。可憑藉標準蝕刻或經由金屬 輔助之蝕刻製程來執行濕式蝕刻。在金屬輔助之蝕刻製程 中，濕式化學蝕刻Si，其中藉由存在作為一鹽添加至蝕刻 溶液之一貴金屬來催化該Si溶解反應。 一奈米線吸收某一選擇性帶寬之光能量，此取決於該奈 米線之尺寸及該奈米線之設計參數（諸如，一直徑長度 及其核心及包覆層之折射率）。未吸收之光能量如在一波 導中一樣沿奈米線行進。藉由使用此等特性，該奈米線可 用作一成像裝置中之一色彩選擇性濾光器裝置。此外，奈 米線結構光偵測器可建構為一色彩敏感性光感測器。藉由 延伸此特徵，可形成一色彩資訊蒐集像素陣列。 圖2展示形成於一成像裝置中之諸多此等單元之一聚焦 平面陣列之一個像素之一經簡化剖視圖。每一像素包含形 成於一半導體基板101上之一讀出電路1〇〇與在該基板上面 之若干金屬線1 03。作為一光敏元件，一奈米線結構光偵 測器102係形成為自該基板豎立。光吸收沿奈米線結構光 偵測器102發生。奈米線結構光偵測器ι〇2之輸出端可連接 152785.doc -16· 201138084 至位於基板中之讀出電路1〇〇。由於奈米線結構光偵測器 102之佔用面積較小’因此可在一像素中形成一個以上奈 米線結構光偵測器102。奈米線結構光偵測器i〇2之長垂直 結構之作用係吸收某一帶寬之光能量且產生一對應電信號 及/或在具有最小損失之情況下將未吸收之光能量導引至 基板二極體，因此執行為一波導。在奈米線之頂部處，可 形成一光學耗合器（例如，一透鏡）1〇5以在具有最小能量損 失或反射之情況下將入射光耦合至奈米線。在此實施例 中’ 一微透鏡可用作一耦合器。該微透鏡可係，但不限於 一球形球透鏡。一球形球透鏡之耦合效率通常高於9〇0/〇。 在另一態樣中，如圖2b中所示，可使用二元微透鏡。 圖3展示在一經薄化半導體基板之背側處具有一奈米線 結構光偵測器之一像素之一經簡化剖視圖。奈米線1〇9藉 由吸收某一帶寬之光能量來產生光電荷且將電荷轉儲至經 薄化基板中。然後，由讀出電路1〇〇使用一電場將電荷收 集於經薄化基板中。此外’奈米線將未吸收之光導引且耦 合至基板108中。在基板108之背側處採用一奈米線結構光 偵測之一優點係易於製作奈米線。當在前側處形成奈米 線時’必需移除其中認為應該建構奈米線之一區中之圖2 中所圖解說明之厚電介質層1〇4。相比之下，可在無此移 除步驟之情況下製成圖3中所揭示之實施例。此外，可在 不修改CMOS裝置之前側結構之情況下製作奈米線。此實 施例包含前側金屬及絕緣層106及背側金屬及絕緣層1〇7兩 者。此外，如在前側實施例中，可將一光學耦合器1 〇5之 152785.doc 17 4 . 201138084 一微透鏡耦合至奈米線l〇9。 一奈米線結構半導體可組態為各種光偵測器組態。此等 組態包含：一光導體、一光電二極體或一光閘極裝置。一 羌導體係其電阻率依據入射光改變之一光敏裝置。—光電 二極體係產生電子-電洞對作為一光電荷之一 p _ n二極體或 一 p-i-n二極體。一光閘極裝置係具有一受偏壓閘極之一 MOS(金屬氧化物半導體）裝置，該偏壓閘極在該半導體中 形成一電位井且在該電位井中累積光電荷。在以下實施例 中，將光電二極體、光閘極裝置或一光電二極體與一光閘 極偵測器之組合之各種組態實施為光偵測元件。 圖4展示具有一奈米線結構光閘極裝置之一 cM〇s像素之 一剖視圖》在此實施例中’存在每像素兩個光偵測器、一 奈米線（NW)光閘極偵測器及一基板二極體。奈米線由具 有一電介質包覆層及一垂直閘極之一 η型半導體形成。環 繞奈米線之垂直閘極之作用係藉由將一微小負偏壓電壓施 加至奈米線光閘極來使奈米線空乏且在奈米線核心處形成 一電位井，如圖5b中所示。進一步增加負偏壓電壓將使奈 求線之表面區反轉至p+，此乃因電洞因負光閘極偏壓而在 該表面區中累積。然而，因此在無雜質摻雜之情況下奈米 線類似於一釘紫光電二極體地起作用。對於一 p型奈米 線，可施加一正偏壓電壓以使該奈米線空乏。在一純質奈 米線之情形下，不需要一光閘極偏壓以供空乏。然而，可 施加一負偏壓以產生一表面釘紮效應。 環繞該奈米線結構光偵測器之一垂直光閘極可產生數個 152785.doc 18· 201138084 益處。眾所周知，一半導體（包含矽）之表面因界面原子之 懸掛鍵而具有缺陷。此等缺陷形成—半導體中之能帶間隙 内之缺陷狀態且經由熱產生製程導致洩漏或暗電流。在無 光閘極偏壓之情況下，奈米線可具有自其表面區產生之一 極大暗電流。此乃因奈米線之表面體積比與一習用基板裝 置相比係極大。因此，一光閘極偏壓電壓可藉由電鈍化奈 米線表面來幫助抑制暗電流。亦可藉由化學地處理奈米線 之表面以移除所有懸掛鍵來鈍化奈米線之表面。舉例而 。，可藉由使用諸如LaA103、GdSc03、LaSc03等材料之 極薄層之原子層沈積（ALD)來針對矽奈米線實施此一方 法。另一選擇係，可經由使用！^0(：¥1)或濺鍍來用Hf〇2化 學地處理該表面。 可由奈米線表面引起之另一問題係光產生之載子可因在 奈米線表面處之缺陷狀態下發生之重組製程而具有一短壽 命因此，藉由將偏壓電壓施加至環繞光閘極來鈍化奈米 線表面係有益的，此乃因其幫助減少暗電流且增強光載子 壽命，從而導致較佳量手效率。 奈米線核心之電位沿奈米線之軸向方向C1-C2不係恆定 的 乃因'米線之頂部端係開放的且最受負閘極偏壓影 響而奈米線之底部端連接至在重設期間具有正偏壓電壓 且在重叹之後保持該偏壓之义井。因此，越接近於該奈米 線之頂部’該偏壓越具負性。越接近於奈米線之底部，奈 米線中所創建之偏壓越具正性。因此’沿奈米線之軸向方 向創建—電位梯度’如圖6中所示。此梯度致使產生於奈 152785.doc 201138084 米線中之光電荷漂移至基板二極體中之電位井中。 在另-態樣中，使用一p型奈米線。在此態樣中，可將 一正偏壓電壓施加至環繞奈米線之光閘極，如圖5c中所 不》在此情形下，在一微小正光閘極偏壓下P型奈米線之 表面變成被空乏。進一步增加光閘極偏壓將空乏奈米線之 整個區，亦即，自表面至奈米線之核心。圖5d中展示針對 奈米線之此態樣之一電位分佈。 在基板中，可在P型基板與心井區之間形成_p_n接面二 極體。一P+層覆蓋除奈米線接面以外之n_井表面。此对形 狀允許接收來自奈米線之光電荷且抑制歸因於基板之表面 狀態之暗電流。由於行進穿過奈米線之光可照明基板二極 體，因此電荷產生於基板二極體中且收集於電位井中❶因 此，電位井收集來自奈米線及基板二極體兩者之電荷。與 僅利用入射光子之一分率之習用（：]^〇8像素相比，此實施 例可藉由利用大多數入射光子來增強量子效率。 基板光電二極體之η-井經輕摻雜以使得η區可在一低偏 壓電壓之情況下而容易地空乏。對於在接通轉移閘極時自 基板二極體至感測節點之一完全電荷轉移而言，空乏之η_ 井係最佳。類似於CCD裝置，完全電荷轉移允許光電荷之 一低雜訊讀出。 感測節點係用基板中之n+擴散部形成。感測節點連接至 一放大電晶體，例如，組態為一源極隨耦器電晶體之一電 晶體。一選擇開關電晶體可用以控制放大器輸出至一輸出 節點之連接。一重設電晶體亦可連接至感測節點以使得當 152785.doc -20- 201138084 啟動重设閘極時加偏壓於感測節點至VDD。當啟動轉移閘 極時，n-井電連接至感測節點^然後，η·井變為受正偏壓 且在η-井電位與垂直光閘極偏壓電壓之間創建奈米線中之 一電位梯度。對於一給定負光閘極偏壓電壓，可藉由分別 逐漸或逐階梯改變電介質包覆層之厚度來獲得沿軸向方向 之另外電位梯度，如圖7a及圖7b中所示。由於跨越電介質 層之電位下降與層之厚度成比例，因此奈米線之電位沿軸 向方向逐漸改變。此電位梯度有利於高效收集光產生之載 子及增強載子壽命。此乃因軸向電場幫助自奈米線區移除 熱產生之載子且因此降低電子-電洞重組機率。 在另一態樣中，使用一 p型奈米線。對於一給定正光閘 極偏壓電壓，可藉由分別逐漸或逐階梯改變包覆層之厚度 來創建沿軸向奈米線方向之一電位梯度，如圖7c及圖7d中 所示。 圖8展示其中用一 n+磊晶層塗佈p掺雜奈米線以形成一 p_ η接面之雙光電二極體結構之一剖視圖。在一替代實施例 (圖中未展示）中，奈米線可係經摻雜且該包覆層可係一磊 晶Ρ+層以形成一 ρ-η接面。 在圖8中’存在每像素兩個光電二極體、一個光電二極 體係一奈米線二極體且另一個光電二極體係一基板二極 體。奈米線光電二極體係用一ρ、η或純質型半導體形成。 一 η+層覆蓋奈米線表面，從而形成一 ρ-η二極體或一 p-i-n 二極體。在基板中，一 η-二極體經輕摻雜以使得η-區可在 一低偏壓電壓之情況下而容易地空乏。光電荷係同時地但 152785.doc -21- 201138084 於分開電位井中整合於光電二極體之兩者中。此乃因該等 光電二極體由一 Ρ+層分離以避免兩個光電二極體之間的相 互作用。在此實施例中，存在兩個分離之讀出電路。用於 奈米線之讀出電路具有3·Τ組態，例如，一重設電晶體、 一源極隨耦器放大器及一選擇開關（圖8中未展示）。用於基 板二極體之第二讀出電路係基於4·τ組態，例如，一轉移 閘極 重^電晶體、一源極隨柄器電晶體及一選擇開 關。亦可藉由移除轉移閘極來用3_τ組態替換該4·τ組態。 此等兩個光電二極體可用以收集由不同波長之輻射所形成 之電荷。 圖9展示具有一奈米線結構光閘極偵測器之一 CMOS像素 之一實施例。此實施例包含在奈米線周圍之兩個垂直光閘 極（VP閘極1、VP閘極2)、一基板光電二極體及一讀出電 路。該讀出電路包含一轉移閘極（Τχ)、一重設閘極（RG)、 一源極隨耦器電晶體及一像素選擇開關。為簡化起見，圖 9中之緩衝器放大器表示源極隨耦器電晶體及像素選擇開 關。在此實施例中’用一 n型（亦即，輕摻雜η型）或一純質 半導體形成一豎立奈米線以使得奈米線可在來自VP閘極j 之一低負偏壓電壓之情況下而容易地空乏。較佳地，來自 垂直光閘極VP閘極1之一負偏壓電壓可致使在奈米線之表 面處累積電洞以抑制歸因於奈米線之表面狀態之暗電流， 如圖5b中所圖解說明。 第二垂直光閘極VP閘極2可係一接通/關斷開關。此開關 可經組態以分離產生於奈米線中之光電荷與整合於基板光 152785.doc •22- 201138084 電一極體中之光電荷。光電荷係同時整合於奈米線光電二 極體與基板光電二極體兩者中。然而，該等光電荷係整合 於分開電位井中，此乃因第二光閘極νρ閘極_2之關斷狀態 在該奈米線光電二極體與該基板光電二極體之間形成一電 位障壁。以此方式，來自奈米線光電二極體及基板光電二 極體之信號不混合在一起。此等兩個光電二極體可用以收 集由不同波長之輻射所形成之電荷。 此實施例中所實施之垂直光閘極允許能夠在不使用一複 雜離子植入製程之情況下容易地修改奈米線中之電位分 佈。習用光閘極像素遭受極不良量子效率及不良藍色回 應。習用光閘極通常係由覆蓋基板之頂部表面且吸收接近 於藍色光之短波長之多晶石夕製成’因此減少到達光電二極 體之藍色光。相比之下’垂直光閘極不阻擋光路徑。此乃 因垂直光閘極不橫向地橫跨光電二極體以控制半導體中之 電位分佈。 另外，隨著影像感測器之像素大小按比例縮小，該影像 感測器之孔徑大小變得與波長相當。對於一習用平面類型 光電二極體’此導致不良量子效率（QE)。然而，一垂直光 閘極結構與一奈米線感測器之組合允許具有良好QE之一 超小像素。 本實施例之奈米線光感測器使用兩步驟製程以在奈求線 光電二極體與基板光電二極體之間分開地讀出信號。在第 一步驟中’讀出基板光電二極體中之信號電荷。然後，使 該基板中之η-區空乏❶在第二步驟中，可首先接通第二光 152785.doc -23- 201138084 閘極VP閘極2。接下來’讀出奈米線中之信號電荷。 此實施例之一贺窨w 厂 快…、」操作來操作。在一 ，/照」操作中，較佳同時接通或關斷像素陣列t之所有 光^極VP閉極2 »對於轉移間極了又，同樣可較佳同時接通

或關斷所有轉移間極仏為達成此，所有第二光間極VP :極2皆係與—全域連接相連接。此外，所有轉移閉極TX 皆係與一第二全域連接相連接。 通常，應出於實際原因而避免重設閘極⑽之全域操 作。在-像素陣列中，逐列全域地重設該陣列係一常見實 踐。若不使用快照操作，則個別像素操作係可能。在此情 形下’不必具有全域連接。 圖10及圖11展巾具有奈米線結構ρ·“η光電二極體及在奈 米線周圍之垂直光閘極之CM0S主動像素之實施例。在一 項實施例中，一奈米線可經組態以藉由在每一端分別具有 P+及η-而具有一軸向Sp_i_n光電二極體。在另一實施例 中，一奈米線可具有如圖Π中所示之一同軸型p_i_n組態。 除p-i-n組態之外，一奈米線還可具有包括諸如導電層及金 屬層等磊晶生長層之一個或多個垂直光閘極。 在諸如圖10中所示實施例之一項實施例中，像素可包含 兩個光電二極體（一奈米線光電二極體及一基板光電二極 體）。此實施例亦包含兩個垂直光閘極（vp閘極i ' vp閘極 2)、一轉移閘極（TX)及一重設閘極（RG)。較佳地，光電二 極體中之兩者皆係輕摻雜。此乃因一輕摻雜區可係在一低 偏壓電壓下而容易空乏。如所圖解說明，光電二極體中之 152785.doc •24_ 201138084 兩者皆係（η-)。然而，另一選擇係，奈米線像素可經組態 以使得光電二極體中之兩者皆係（ρ_)。 該基板光電二極體之表面區可因製作期間所造成之製程 誘致損壞及與該豎立奈米線相關聯之晶格應力而易具有缺 I5»。此尊缺陷可充當暗電流之一源。為抑制η_光電二極體 之表面處之暗電流，較佳地，在該基板中之η·光電二極體 之頂部上製作一淺ρ+區。 較佳地，將該基板連接至接地，亦即，零電壓。在此實 知例中’該重設没極較佳係經摻雜η+且係受正偏壓。當轉 移閘極ΤΧ及重設閘極係接通時，基板中之η_區變為受正偏 壓。此重设操作導致η-區因ρ_基板與η_區之間的反向偏壓 條件而變為空乏的。當轉移閘極τχ及重設閘極RG係關斷 時，η-區保持其正偏壓，從而相對於p_基板（p_sub)區形成 一浮動電容器。 第一垂直光閘極VP閘極1可經組態以控制奈米線中之電 位以使得可在奈米線光電二極體與基板光電二極體之間形 成一電位梯度。以此方式，奈米線中之光電荷可在讀出期 間快速地漂移至基板之Π-區。第二垂直光閘極VP閘極2可 係一接通/關斷開關。 圖12及圖13展示背側照明影像感測器之實施例。奈米線 可形成於一 Ρ-基板之背側處。可藉由移除含有像素陣列之 區域上方之半導體基板材料來使基板薄化。舉例而言，可 使一 Ρ-基板薄化至3微米與50微米之間（更佳地，6微米與2〇 微米之間）的一厚度。該基板光電二極體現可得到來自背 152785.doc •25· 201138084 側（而非來自含有所有金屬線（如習用影像感測器中）之側） 之其所有光。 則側可包含4-T讀出電路，其包含一轉移閘極τχ、具有 一重設閘極RG之一重設開關、—源極隨耦器放大器及一 選擇開關。讀出電路亦可組態為^丁像素電路，其包含具 有一重設閘極RG之一重設開關、一源極隨耦器放大器及 一選擇開關。在前側中，一基板光電二極體可係用一淺ρ+ 層形成’如圖12及圖13中所示。在基板之兩個側處具有ρ+ 之目的係抑制暗電流。可將一隱埋ρ層放置於η+擴散部層 下面以阻擋來自背側之傳入電荷流且使電荷朝向η_區轉 向。較佳地’該隱埋ρ層之摻雜高於該ρ_基板之摻雜，但 不南至該ρ +層之摻雜。前側光電二極體不係用於光吸收， 而用於收集來自奈米線及來自其中發生光吸收之背側？_基 板之電荷。奈米線可具有環繞奈米線之一電介質層（包覆 層）及兩個垂直光閘極，一垂直光閘極用於開關且另一垂 直光閘極用於控制奈米線中之電位。 通常’在圖12及圖13之實施例中，使用兩步驟製程以自 該等光電二極體中之每一者分開地讀出信號電荷。第一步 驟將係自前側處之基板二極體讀出電荷。緊鄰此後，藉由 接通VP閘極1 ’將讀出來自奈米線之電荷。 較佳地’圖12及圖13之實施例應具有在背側基板處之在 中心具有一孔之一淺ρ+層，以使得該ρ+層不阻擋來自背側 奈米線之電荷。此外，較佳地，在前側處應存在位於該淺 Ρ+層下面之一輕摻雜η-井或η_層以使得η-井可係容易空乏 152785.doc -26- 201138084 的。 圖13展示一背側照明CMOS像素之一替代實施例。在此 實施例中’替代針對奈米線具有垂直光閘極，可將ρ+層塗 佈於奈米線之外殼處以幫助在奈米線中形成一内建電場。 在此組態之情況下’光電荷可容易地沿向上方向漂移。背 側照明CMOS像素之特徵類似於圖12之像素之彼等特徵。 出於圖解說明及說明之目的，已呈現本發明之上述說 明。並非意欲窮舉或將本發明限制為所揭示之精破形式， 且可根據上文教示做出修改及變化或可根據本發明之實踐 來取得修改及變化。該等圖式及說明經挑選以闡釋本發明 及其實際應用之原理。意欲使本發明之範疇由本文隨附申 請專利範圍及其等效形式界定。 【圖式簡單說明】 圖1圖解說明一先前技術小CMOS像素之一剖視圖。 圖2a圖解說明在前側照明之情況下具有一奈米線結構光 偵測器之一像素之一實施例之一經簡化剖視圖。 圖2b圖解說明圖2a中所圖解說明實施例之在奈米線結構 光偵測器上具有二元微透鏡之一態樣。 圖3圖解說明在背側照明之情況下具有一奈米線結構光 偵測器之一像素之一實施例之經簡化剖視圖。 圖4圖解說明具有具有一奈米線及一垂直光閘極（vpG)之 一 CMOS像素之—實施例。 圖5a圖解說明具有具有一 η型奈米線及一垂直光閘極之 一 CMOS像素之—實施例。 152785.doc • 27- 201138084 圖5b圖解說明圖5a之實施例之沿線a 1-A2之一電位分 佈。 圖5c圖解說明具有具有一 p性奈米線及一垂直光閘極之 一 CMOS像素之一實施例。 圖5d圖解說明圖5c之實施例之沿線b 1-B2之一電位分 佈。 圖6圖解說明圖4之實施例之沿線c 1-C2之一電位分佈。 圖7a圖解說明具有一負光閘極偏壓及在電介質包覆層之 厚度上之一逐漸變化之一實施例。 圖7b圖解說明具有一負光閘極偏壓及在電介質包覆層之 厚度上之一逐階梯變化之一實施例。 圖7c圖解說明具有一正光閘極偏塵及在電介質包覆層之 厚度上之一逐漸變化之一實施例。 圖7d圖解說明具有一正光閘極偏壓及在電介質包覆層之 厚度上之一逐階梯變化之一實施例。 圖8圖解說明具有其中用一 n+蟲晶層塗佈p摻雜奈米線以 形成一 p-n接面之雙光電二極體之一實施例之一剖視圖。 圖9圖解說明具有一奈米線結構光閘極偵測器之一 CMOS 像素之一實施例。 圖10圖解說明具有奈米線結構p-i-n光電二極體及在奈米 線周圍之垂直光閘極之一 CMOS主動像素之一實施例。 圖11圖解說明具有奈米線結構p-i-n光電二極體及在奈米 線周圍之垂直光閘極之一 CMOS主動像素之另一實施例。 圖12圖解說明一背側照明影像感測器之一實施例。 152785.doc •28- 201138084 圖13圖解說明另一背側照明影像感測器之一實施例。 【主要元件符號說明】 100 讀出電路 101 半導體基板 102 奈米線結構光偵測器 103 金屬線 104 電介質層 105 光學耦合器 106 前側金屬及絕緣層 107 背側金屬及絕緣層 108 基板 109 奈米線 152785.doc -29-

Claims (1)

1. 201138084 七、申請專利範圍： 1. 一種裝置’其包括： 一基板； 一奈米線光偵測器’其位於該基板上，奈米線光電二 極體包括具有一表面及一核心之一奈米線，其中該奈米 線之輛向方向係與該基板成一角度；及 一主動像素讀出電路，其位於該基板中。 2·如。青求項1之裝置，其中該奈米線光偵測器包括一光導 體、一光電二極體或一光閘極。 如。a求項丨之裝置，其進一步包括環繞該奈米線光電二 極體之至少一個垂直光閘極。 4·如明求項3之裝置，其中該垂直光閘極經組態以電鈍化 該奈米線之該表面，從而抑制暗電流。 5.如印求項4之裝置，其中光載子壽命係相對於一未鈍化 之奈米線光電二極體增加。 6·如4求項4之裝置’其中該裝置相對於-未鈍化之奈米 線光電二極體具有較大量子效率。 7如明求項3之裝置，其中該奈米線包括一 n型半導體。 8.如請求項+ ，/、中施加至該奈米線之一負偏壓致 〜不'米線中之電荷載子空乏。 '項3之裝置，其中該奈米線包括一 ρ型半導體。 1〇.如請求項9之梦署甘士 Ρ上干导體 使今 、置’其中施加至該奈⑽之-正偏屋致 乂不米線中之電荷載子空乏。 11.如請求項 、，其中該主動像素讀出電路包括呈3-Τ 152785.doc 201138084 組態之三個電晶體。 12. 13. 14. 15. 16. 17. 18. 19. 20. 21. 22. 23. 如請求項1之裝置，其中該主動像素讀出電路包括呈4_τ 組態之四個電晶體。 如請求項3之裝置，其進一步包括以操作方式附接至該 奈米線之一微透鏡耦合器。 如請求項13之裝置，其中該微透鏡耦合器係一球形球透 鏡或二元微透鏡。 如請求項8之裝置，其中高於一臨限值之該負偏壓之一 增加使該奈米線之該表面反轉。 如請求項10之裝置，其中高於一臨限值之該負偏壓之增 加使該奈米線之該表面及該核心之移動電荷空乏。 如请求項3之裝置，其進一步包括介於該光閘極與該奈 米線之間的一電介質包覆層。 如清求項17之裝置，其中該電介質包覆層之厚度沿該奈 米線在該軸向方向上變化。 如凊求項3之裝置’其進一步包括一基板光電二極體。 如明求項19之裝置’其中該奈米線係位於該基板之一第 側上且该基板光電二極體係位於該基板之一第二側 上。 如明求項19之裝置，其中該奈米線及該基板光電二極體 兩者係位於該基板之同一側上。 月求項1之裝置’其中該奈米線之該轴向方向大致垂 直於該基板。 一種裝置，其包括： 152785.doc -2 - 201138084 一像素陣列，該等像素包括：一基 ，、目丨丨哭廿， 攸’—奈米線光偵 測器，其位於該基板上，奈米線光電二 主二β 極體包括具有一 表面及一核心之一奈米線，其中 卡線之軸向方向係 與該基板成一角度；及一主動像素讀出 纫1豕I碩出電路，其位於該 基板中。 24. 25. 26. 如請求項23之裝置，其中該裝置包括-單體式CMOS電 路。 如請求項23之裝置，其中該奈米線之該軸向方向大致垂 直於該基板。 如請求項23之裝置，其中存在兩個光偵 測器允許收集不 同波長之電磁輕射。 152785.doc