FR2923651A1 - Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn. - Google Patents

Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn. Download PDF

Info

Publication number
FR2923651A1
FR2923651A1 FR0707950A FR0707950A FR2923651A1 FR 2923651 A1 FR2923651 A1 FR 2923651A1 FR 0707950 A FR0707950 A FR 0707950A FR 0707950 A FR0707950 A FR 0707950A FR 2923651 A1 FR2923651 A1 FR 2923651A1
Authority
FR
France
Prior art keywords
nanowire
junction
layer
type
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
FR0707950A
Other languages
English (en)
Inventor
Pierre Ferret
Franceschi Silvano De
Patrice Noel
Johan Rothman
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Commissariat a lEnergie Atomique et aux Energies Alternatives CEA
Original Assignee
Commissariat a lEnergie Atomique CEA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Commissariat a lEnergie Atomique CEA filed Critical Commissariat a lEnergie Atomique CEA
Priority to FR0707950A priority Critical patent/FR2923651A1/fr
Publication of FR2923651A1 publication Critical patent/FR2923651A1/fr
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0676—Nanowires or nanotubes oriented perpendicular or at an angle to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/068—Nanowires or nanotubes comprising a junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/125—Quantum wire structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66356—Gated diodes, e.g. field controlled diodes [FCD], static induction thyristors [SITh], field controlled thyristors [FCTh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Led Devices (AREA)

Abstract

L'invention concerne un procédé de réalisation d'une jonction pn dans un nanofil comprenant les étapes suivantes :- la réalisation d'un nanofil sur un substrat, ledit nanofil étant réalisé en un matériau déterminé présentant un seul type de dopage extrinsèque ;- la formation d'un élément conducteur entourant ledit nanofil sur une partie de sa longueur ; et- la polarisation dudit élément conducteur de telle sorte que, par déplacement des niveaux d'énergies dans ledit nanofil, sont créées deux régions dans ledit nanofil, comportant des porteurs de conductivités opposées, avec entre elles une jonction pn.

Description

PROCEDE DE REALISATION D'UNE JONCTION PN DANS UN NANOFIL, ET D'UN NANOFIL AVEC AU MOINS UNE JONCTION PN.
L'invention concerne le domaine de l'optoélectronique et en 5 particulier, les émetteurs de rayonnement à semi-conducteur et les photorécepteurs. La plupart des dispositifs optoélectroniques à base de semi-conducteur intègrent, dans leur partie active, des jonctions pn. C'est par exemple le cas des diodes LED (Light Emiting 10 Diode). Ainsi, au contact de deux semi-conducteurs de type n et p, les porteurs de chaque type se recombinent dans la zone active en émettant des photons. La zone active est souvent composée d'un ou de plusieurs puits quantiques qui permettent une grande efficacité de luminescence et un ajustement de la longueur d'onde d'émission, en contrôlant leurs 15 compositions et leurs épaisseurs. De façon classique, les semi-conducteurs de type n et p sont obtenus par des dopants extrinsèques qui sont introduits dans la matrice, soit lors de la croissance des matériaux, soit après leur croissance, par des techniques telles que la diffusion ou l'implantation ionique. 20 On peut ainsi citer le document WO 2004/088755 qui décrit des nanofils incorporant les jonctions pn. Dans un des modes de réalisation décrits, un nanofil est formé sur un substrat puis deux couches d'un matériau polymère sont déposées successivement sur le substrat. La première couche de polymère comprend une concentration donnée de dopant d'un premier 25 type, la deuxième couche comprenant des dopants dont la conductivité est opposée à celle des dopants de la deuxième couche. La structure est ensuite soumise à un traitement thermique approprié de façon à permettre la diffusion des dopants de chacune des deux couches dans deux régions successives du nanofil. Ceci permet de créer une jonction pn entre les deux régions. 30 Ainsi, dans ce document, sont décrites des techniques de dopage extrinsèque.
Dans toute la présente Demande, on comprendra par dopage extrinsèque d'une matrice, un dopage réalisé par des dopants extérieurs à ladite matrice et qui sont introduits dans celle-ci depuis un autre matériau.
Les procédés classiques de dopage de semi-conducteurs présentent certains inconvénients. Tout d'abord, le dopage par impuretés est maîtrisé et bien contrôlé dans certains semi-conducteurs, comme par exemple, Si ou AsGa. Cependant, pour d'autres semi-conducteurs, tels que GaN ou ZnO, le dopage est parfois difficile ou nécessite des traitements thermiques ou encore des procédés complexes. Enfin, pour certains semi-conducteurs, le dopage est parfois instable, voire impossible. Par ailleurs, en mettant en oeuvre un dopage par impuretés, la position de la jonction pn est fixée lors de la mise oeuvre du procédé et elle 15 n'est donc plus contrôlable après la réalisation du composant comportant les deux semi-conducteurs du type n et p. L'invention a pour objet de pallier ces inconvénients en proposant un procédé de réalisation d'une jonction pn, qui utilise un semi-conducteur ayant un seul type de dopage extrinsèque. Ainsi, si ce semi-conducteur est dopé de type n (respectivement p), un dopage extrinsèque de type p (respectivement n) n'est plus nécessaire. L'invention concerne un procédé de réalisation d'une jonction pn dans un nanofil, comprenant les étapes suivantes : - la réalisation d'un nanofil sur un substrat, ledit nanofil étant réalisé en un matériau déterminé présentant un seul type de dopage extrinsèque, - la formation d'un élément conducteur entourant ledit nanofil sur une partie de sa longueur et - la polarisation dudit élément conducteur de telle sorte que, par déplacement des niveaux d'énergie dans ledit nanofil, sont créées 20 25 30 deux régions dans ledit nanofil, comportant des porteurs de conductivités opposées, avec entre elles une jonction pn. Ce procédé est également caractérisé par les caractéristiques suivantes : - ledit nanofil est séparé dudit élément conducteur par un isolant, - de préférence, ledit élément conducteur est du type grille. L'invention concerne aussi un procédé de réalisation d'un nanofil avec au moins une jonction pn, comprenant les étapes suivantes : - la réalisation d'un nanofil sur un substrat, le dopage dudit nanofil avec un matériau dopant d'une première conductivité, - la formation d'une première couche d'un matériau isolant entourant ledit nanofil et étant en contact avec lui sur sensiblement toute sa 15 longueur, - la formation d'une deuxième couche d'un matériau conducteur entourant ledit nanofil le long d'une première partie de sa longueur, en étant séparée par ledit matériau isolant, et la polarisation de ladite deuxième couche, de telle sorte 20 qu'une diffusion des porteurs se produit entre deux régions dudit nanofil, en créant entre elles une jonction pn. Ce procédé peut également présenter les caractéristiques suivantes : - Il comprend en outre les étapes consistant : 25 à former au moins une troisième couche d'un matériau conducteur entourant ledit nanofil le long d'une deuxième partie de sa longueur, la longueur des première et deuxième parties étant inférieure à la longueur du nanofil ; - à polariser ladite au moins troisième couche de façon à 30 déplacer la jonction pn. - la première couche est réalisée en SiO2 et la deuxième couche en Al, - le dopage dudit nanofil est obtenu lors de la réalisation du nanofil ou après sa réalisation, par diffusion ou implantation. L'invention concerne également un semi-conducteur de type nanofil comprenant : - un nanofil réalisé en un matériau déterminé, préalablement dopé avec des porteurs d'un premier type, et - au moins un élément conducteur entourant ledit nanofil sur une partie de sa longueur, la polarisation dudit élément conducteur créant, dans ledit nanofil, une région dopée avec les porteurs d'un second type, de conductivité opposée à celles des porteurs du premier type, avec une jonction pn entre ladite région et le reste du nanofil. Ce semi-conducteur peut également présenter les caractéristiques suivantes : - il comprend en outre un contact métallique sensiblement à chaque extrémité du nanofil, chaque contact étant adapté à la conductivité locale du nanofil, - le nanofil est réalisé sur un substrat, un des deux contacts métalliques étant prévu sur ledit substrat, - il est prévu, entre l'extrémité libre du nanofil et un contact métallique, un élément présentant la même conductivité que la conductivité locale du nanofil, - au moins deux éléments conducteurs sont disposés successivement le long dudit nanofil et peuvent être polarisés indépendamment, de façon à pouvoir déplacer la jonction pn le long dudit nanofil. L'invention concerne encore un dispositif optoélectronique comprenant au moins un semi-conducteur selon l'invention. L'invention sera mieux comprise et d'autres buts, avantages et caractéristiques de celle- ci apparaîtront plus clairement à la lecture de la description qui suit et qui est faite au regard des dessins annexés, sur lesquels : la figure 1 représente un semi-conducteur du type nanofil selon l'invention, - la figure 2 comprend les figures 2A et 2B, la figure 2A illustrant le fonctionnement du semi-conducteur de la figure 1 et la figure 2B illustrant le schéma des bandes d'énergie correspondant à la figure 2A, -la figure 3 comprend les figures 3A et 3B qui illustrent deux variantes de réalisation du semi-conducteur selon la figure 1 avec deux contacts métalliques, - la figure 4 comprend les figures 4A et 4B qui représentent un semi-conducteur selon l'invention comprenant deux éléments conducteurs, les figures 4A et 4B illustrant deux modes de fonctionnement différents, -la figure 5 comporte les figures 5A à 5F qui illustrent les différentes étapes de fabrication d'un semi-conducteur selon l'invention. Les éléments communs aux différentes figures seront désignés par les mêmes références. La figure 1 illustre un semi-conducteur du type nanofil selon l'invention. Ce semi-conducteur 10 comprend un nanofil 1 qui a par exemple été obtenu par croissance à partir d'un substrat 2 réalisé en oxyde 20 de zinc ZnO. Le substrat 2 peut également être une couche buffer déposée sur un substrat. L'obtention du nanofil est largement décrite dans l'Etat de la Technique. On peut notamment se référer au document précédemment cité 25 WO 2004/088755 qui fait référence au processus VLS (Vapor-Liquid-Solid). On peut également se référer à l'article paru dans la revue Semiconductor Science and Technology vol. 20, pp S22-S34, en 2005, dont les auteurs sont GC. Yi, C. Wang and WI. Park. De façon générale, est dénommé nanofil, un semi-conducteur 30 dont la dimension transversale est de taille nanométrique. Ainsi, le diamètre typique du fil est de quelques dizaines à quelques centaines de nanomètres, tandis que sa hauteur totale est de l'ordre du micron.
Après croissance du nanofil 1, celui-ci est dopé avec des porteurs de type n. En pratique, le nanofil est généralement dopé lors de la croissance (par ajout d'un dopant au gaz précurseur), mais il peut l'être 5 également après croissance par diffusion ou implantation. Le substrat 2 sera dopé avec le même type de porteurs, mais les valeurs de dopage seront différentes. Ainsi, dans le substrat, le dopage sera relativement élevé pour obtenir une bonne conduction électrique. Dans le nanofil, le dopage sera généralement plus faible. 10 Le semi-conducteur 10 comprend un élément conducteur, réalisé ici en aluminium, et séparé du nanofil par une couche d'isolant, ici en SiO2. L'obtention de la couche d'isolant et de l'élément conducteur sera décrite plus en détail en référence à la figure 5. 15 L'élément conducteur 3 entoure le nanofil 1 sur seulement une partie de sa longueur. Le dopage du nanofil est adapté à la tension de polarisation de l'élément conducteur 3 et aux dimensions du nanofil, pour obtenir une bonne efficacité électrostatique de l'élément conducteur. 20 Le fonctionnement du semi-conducteur illustré à la figure 1 va maintenant être décrit en référence aux figures 2A et 2B. La figure 2A illustre ce semi-conducteur, avec l'élément conducteur 3 polarisé. Comme l'illustre la figure 2B, lorsque l'élément conducteur 3 25 est polarisé, les électrons libres vont se déplacer à l'intérieur du nanofil et désertent la région la en regard de l'élément conducteur 3. Ils vont alors se répartir dans l'ensemble du circuit électrique et notamment dans la région 1 b, correspondant au reste du nanofil. Ainsi, le niveau de Fermi est modifié le long du nanofil 1, ce qui correspond à un déplacement des zones d'énergie, 30 telles qu'illustrées par la figure 2B. Ainsi, dans la région la, est créée une zone de type p, tandis que la région 1 b reste une zone de type n.
Dans la région la, une zone de forte inversion sera située plutôt sur la périphérie du nanofil, la partie centrale du nanofil étant une zone déplétée en porteurs qui joue un rôle mineur dans le transport des charges. En fonctionnement, le semi-conducteur comporte donc une jonction pn ou zone active 1c entre les deux régions la et lb. En pratique, l'élément conducteur doit être polarisé à une tension suffisamment élevée, de quelques volts à quelques dizaines de volts, pour obtenir une région de type p. Par exemple, pour un nanofil de 400 nm de diamètre, dopé de type n à 10'' cm-3, la tension nécessaire pour obtenir la zone d'inversion et une zone pratiquement déplétée au centre du nanofil, sera comprise entre 10 et 20 V. L'exemple donné en référence aux figures 1, 2A et 2B n'est bien entendu pas limitatif. Un substrat de ZnO a été choisi car il peut facilement être dopé de type n. Cependant, l'explication donnée s'applique à d'autres types de semi-conducteur et notamment à des semi-conducteurs de type p. La figure 3A illustre le semi-conducteur de la figure 1, avec des contacts métalliques 5 et 6. Le contact métallique 5 est adapté à la région la de type p du nanofil. Dans cet exemple, il peut être réalisé en nickel-or (fine couche d'or sur une fine couche de nickel). Le contact 6 est adapté au substrat 2 du type n. Ces contacts doivent assurer de bons contacts ohmiques. La figure 3B illustre une variante de réalisation du contact 5 25 illustrée à la figure 3A. Ce contact 7 comporte un contact métallique proprement dit 8 et un élément 9 de type p. Bien entendu, dans le cas d'une structure symétrique, cet élément serait alors du type n. Ceci est nécessaire pour assurer un contact non redresseur entre le contact métallique 8 et la 30 région la. Cependant, il n'est pas nécessaire que l'élément 9 ou les zones de jonction entre l'élément 9 et la région la du nanofil ou entre l'élément 9 et le contact métallique 8 soient de bonne qualité, car l'élément 9 et la région la sont d'un même type et ne peuvent donc pas former une zone de recombinaison entre porteurs de types opposés. De ce fait, sont tolérés d'éventuels défauts de structure, sièges de recombinaisons non radiatives.
Ceci peut permettre un choix plus large de matériaux pour cet élément particulier. Selon le procédé conforme à l'invention, la jonction pn est formée de manière électrostatique et de très bonnes qualités structurales peuvent être obtenues. Ainsi, les autres contacts (matériau de type p/nanofils et matériau de type plcontact métallique) peuvent tolérer des défauts ce qui peut permettre d'optimiser les contacts en utilisant diverses techniques (implantation, dépôt de matériaux de natures différentes ...). On se réfère maintenant aux figures 4A et 4B qui illustrent un semi-conducteur selon l'invention comportant deux éléments conducteurs.
Comme pour le semi-conducteur 10 illustré à la figure 1, le semi-conducteur 40 comporte un nanofil 41, obtenu à partir d'un substrat 42. Le substrat et le nanofil sont ici réalisés en ZnO, ultérieurement dopé de type n. Une couche d'isolant 44, ici d'oxyde de silicium SiO2, est prévue sur le substrat et autour du nanofil 41.
Sur une partie de la longueur du nanofil 41 sont prévus deux éléments conducteurs 43 et 45. Ces deux éléments entourent le nanofil 41 en étant séparés par l'isolant dans une zone 440, ici sensiblement radiale au nanofil 41. Ainsi, ces deux éléments conducteurs 43 et 45 sont disposés successivement selon la longueur du nanofil, sans superposition, tout en étant relativement proches. Le fonctionnement de ce semi-conducteur 40 est le suivant. Lorsque l'élément conducteur 43 est seul polarisé, les électrons sont injectés depuis la région 41a vers le reste du nanofil. Cette région 41a qui correspond à celle qui est en regard de l'élément conducteur 43 devient donc de type p, tandis que les régions 41b et 41c restent de type n. La zone active entre les régions 41a et 41b porte la référence 41d. C'est ce qu'illustre la figure 4A.
Dans où le cas où les deux éléments conducteurs 43 et 45 sont polarisés, comme illustré à la figure 4B, les électrons sont injectés dans la région 41c du nanofil qui n'est en regard d'aucun élément conducteur. Dans ce cas, ce sont les régions 41a et 41b qui deviennent de type p, tandis qua la région 41c reste de type n. La zone active entre les régions 41b et 41c porte la référence 41e. Un semi-conducteur de ce type permet d'émettre selon deux longueurs d'ondes différentes, avec une simple commande électrique. Cependant, si le nanofil est seulement en matériau dopé n, les longueurs d'ondes d'émission des zones 41a et 41b seront les mêmes. Pour que les longueurs d'ondes soient différentes, il faut que les zones 41a et 41b soient des zones actives, par exemple des puits quantiques différents (formés par la croissance du nanofil en changeant la composition lors de la croissance, par exemple en incorporant du magnésium).
Les figure 4A et 4B illustrent une structure comprenant deux éléments conducteurs. L'invention n'est pas limitée à ce mode de réalisation et l'on peut prévoir une structure comportant plusieurs éléments conducteurs disposés de façon successive le long d'un nanofil. On peut noter qu'une structure selon l'invention (avec un ou deux éléments conducteurs) est comparable à un transistor à effet de champ. Cependant, l'application majeure envisagée dans le cadre de l'invention n'est pas de moduler un courant (effet transistor) mais d'émettre ou d'absorber de la lumière (effet de jonction et de LED). On se réfère maintenant à la figure 5 qui illustre un procédé de fabrication d'une structure LED pn, basée sur des nanofils de ZnO. Bien entendu, ce procédé de fabrication est transposable à d'autres types de matériaux. La figure 5A illustre la première étape du procédé de fabrication, dans laquelle est réalisé un champ de nanofils 1. Seuls deux 30 nanofils sont illustrés sur cette figure. La croissance de nanofils est largement décrite dans la littérature scientifique. On fait notamment référence aux travaux des équipes de HARVARD (voire notamment l'article L.J. Lauhon, M.S. Gudksen, D. Wang, CM Lieber Nature, vol 420, pp 57, 2002), de l'Université de LUND (L. Samuelson, Materials Today, Vol 6, Issue 10, pp 22-31, 2003) ou encore l'article paru dans la revue Semiconductor Science and Technology cité précédemment. D'autres documents décrivent des croissances de nanofils pour des matériaux particuliers. On peut notamment se référer à l'article de J. C. Harmand, G. Patriarche, N. Péré-Laperne, M-N. Mérat-Combes, pour la croissance de matériaux III-V du type à Arséniure ou Nitrure, ou encore la référence citée précédemment pour la croissance des matériaux à base ZnO ou de ses alliages. De façon classique, le diamètre d'un nanofil est quelques dizaines à quelques centaines de nanomètres, sa hauteur totale étant de l'ordre du micron ou de quelques microns.
La densité de nanofils obtenue est de l'ordre de 107 à 109 fils/cm2. Dans l'exemple illustré à la figure 5A, les fils sont dopés de type n, par exemple entre 1017 à 1018 cm-3. De façon générale, tous les nanofils ont le même type de dopage.
L'étape suivante illustrée à la figure 5B consiste à déposer tout d'abord une fine couche 50 d'un isolant (par exemple une couche de 50 nm de SiO2 déposée par LPCVD), puis une couche 51 d'oxyde planarisante (par exemple de 500 nm de SOG) et enfin, une couche 52 métallique conforme (par exemple une couche d'environ 100 nm d'aluminium). La figure 5C illustre le dépôt d'une couche 54 d'un polymère planarisant (par exemple une couche d'environ 400 nm de Pi). Le dépôt de cette couche laisse à nu une partie de la couche métallique 53, autour de chaque nanofil 1.
On réalise ensuite une attaque chimique de l'aluminium, comme illustré à la figure 5D, la partie supérieure libre des nanofils 1 n'étant plus recouverte que par la couche 50 d'isolant.
Comme illustré à la figure 5E, la couche 54 de polymère est retirée. On procède ensuite au dépôt d'une couche d'oxyde 55 (par exemple une couche de SiO2) de façon à enrober le nanofil 1. La structure est enfin planarisée.
Les dernières étapes illustrées à la figure 5F consistent en une gravure sélective des nanofils et en un dépôt d'un contact électrique supérieur 56. Comme illustré sur la figure 5F, ce contact peut être métallique et dans ce cas, la couche de métal devra être relativement fine, typiquement inférieure à 10 nm. On pourra aussi utiliser un conducteur transparent comme de l'ITO (Indium Tin Oxyde) ou de l'oxyde de zinc ZnO dopé par de l'aluminium. La description qui précède montre que le procédé selon l'invention permet d'éviter les contraintes du dopage extrinsèque (notamment l'introduction des dopants, recuits ...) en assurant le contrôle du dopage de manière électrostatique. De plus, grâce à l'invention, il est possible de déplacer spatialement la position de la jonction pn à l'intérieur de la structure et donc, par exemple, de faire varier les longueurs d'ondes d'émission ou de détection.
Les semi-conducteurs de type nanofil selon l'invention seront avantageusement utilisés pour la réalisation de composants optoélectroniques de type LED, laser ou photodétecteurs. Ils pourront également permettre la réalisation de composants bispectraux ou multispectraux, soit en émission, soit en détection.

Claims (13)

REVENDICATIONS
1. Procédé de réalisation d'une jonction pn dans un nanofil comprenant les étapes suivantes : - la réalisation d'un nanofil sur un substrat, ledit nanofil 5 étant réalisé en un matériau déterminé présentant un seul type de dopage extrinsèque ; - la formation d'un élément conducteur entourant ledit nanofil sur une partie de sa longueur ; et - la polarisation dudit élément conducteur de telle sorte 10 que, par déplacement des niveaux d'énergie dans ledit nanofil, sont créées deux régions dans ledit nanofil, comportant des porteurs de conductivités opposées, avec entre elles une jonction pn.
2. Procédé selon la revendication 1 dans lequel ledit nanofil est séparé dudit élément conducteur par un isolant. 15
3. Procédé selon les revendications 1 et 2 dans lequel ledit élément conducteur est du type grille.
4. Procédé de réalisation d'un nanofil avec au moins une jonction pn, comprenant les étapes suivantes : la réalisation d'un nanofil sur un substrat ; 20 - le dopage dudit nanofil avec un matériau dopant d'une première conductivité ; - la formation d'une première couche d'un matériau isolant entourant ledit nanofil et étant en contact avec lui sur sensiblement toute sa longueur ; 25 - la formation d'une deuxième couche d'un matériau conducteur entourant ledit nanofil le long d'une première partie de sa longueur, en étant séparée par ledit matériau isolant ; - la polarisation de ladite deuxième couche, de telle sorte qu'une diffusion des porteurs se produit entre deux régions dudit 30 nanofil, en créant entre elles une jonction pn.
5. Procédé selon la revendication 4, comprenant en outre les étapes consistant :- à former au moins une troisième couche d'un matériau conducteur entourant ledit nanofil le long d'une deuxième partie de sa longueur, la longueur des première et deuxième parties étant inférieure à la longueur du nanofil - à polariser ladite au moins troisième couche de façon à déplacer la jonction pn.
6. Procédé selon la revendication 4 ou 5, dans lequel la première couche est réalisée en SiO2 et la deuxième couche en Al.
7. Procédé selon l'une des revendications 4 à 6, dans lequel le dopage dudit nanofil est obtenu lors de la réalisation du nanofil ou après sa réalisation, par diffusion ou implantation.
8. Semi-conducteur de type nanofil comprenant : - un nanofil réalisé en un matériau déterminé, préalablement dopé avec des porteurs d'un premier type ; et - au moins un élément conducteur entourant ledit nanofil sur une partie de sa longueur, la polarisation dudit élément conducteur créant, dans ledit nanofil, une région dopée avec des porteurs d'un second type, de conductivité opposée à celle des porteurs du premier type, avec une jonction pn entre ladite région et le reste du nanofil.
9. Semi-conducteur selon la revendication 8 comprenant en outre un contact métallique sensiblement à chaque extrémité du nanofil, chaque contact étant adapté à la conductivité locale du nanofil.
10. Semi-conducteur selon la revendication 9, dans lequel le 25 nanofil est réalisé sur un substrat, un des deux contacts métalliques étant prévu sur ledit substrat.
11. Semi-conducteur selon la revendication 9 ou 10, dans lequel est prévu, entre l'extrémité libre du nanofil et un contact métallique, un élément présentant la même conductivité que la conductivité locale du nanofil. 30
12. Semi-conducteur selon l'une des revendications 8 à 11, dans lequel au moins deux éléments conducteurs sont disposés successivement le long dudit nanofil et peuvent être polarisésindépendamment, de façon à pouvoir déplacer la jonction pn le long dudit nanofil.
13. Dispositif optoélectronique comprenant au moins un semi-conducteur selon l'une des revendications 8 à 12.
FR0707950A 2007-11-13 2007-11-13 Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn. Withdrawn FR2923651A1 (fr)

Priority Applications (1)

Application Number Priority Date Filing Date Title
FR0707950A FR2923651A1 (fr) 2007-11-13 2007-11-13 Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR0707950A FR2923651A1 (fr) 2007-11-13 2007-11-13 Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn.

Publications (1)

Publication Number Publication Date
FR2923651A1 true FR2923651A1 (fr) 2009-05-15

Family

ID=39171420

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0707950A Withdrawn FR2923651A1 (fr) 2007-11-13 2007-11-13 Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn.

Country Status (1)

Country Link
FR (1) FR2923651A1 (fr)

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2378557A1 (fr) * 2010-04-19 2011-10-19 Imec Procédé de fabrication d'un TFET vertical
WO2012136665A1 (fr) * 2011-04-05 2012-10-11 Commissariat à l'énergie atomique et aux énergies alternatives Procede de croissance selective sans catalyseur sur une structure semiconductrice
US20140054661A1 (en) * 2009-12-08 2014-02-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9177985B2 (en) 2009-06-04 2015-11-03 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US9304035B2 (en) 2008-09-04 2016-04-05 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9337220B2 (en) 2008-09-04 2016-05-10 Zena Technologies, Inc. Solar blind ultra violet (UV) detector and fabrication methods of the same
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US9410843B2 (en) 2008-09-04 2016-08-09 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires and substrate
US9429723B2 (en) 2008-09-04 2016-08-30 Zena Technologies, Inc. Optical waveguides in image sensors
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US9490283B2 (en) 2009-11-19 2016-11-08 Zena Technologies, Inc. Active pixel sensor with nanowire structured photodetectors
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9543458B2 (en) 2010-12-14 2017-01-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet Si nanowires for image sensors

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040616A2 (fr) * 2002-10-29 2004-05-13 Hahn-Meitner-Institut Berlin Gmbh Transistor a effet de champ et procede de fabrication dudit transistor
US20040253805A1 (en) * 2003-01-02 2004-12-16 Dubin Valery M. Microcircuit fabrication and interconnection
US20070052012A1 (en) * 2005-08-24 2007-03-08 Micron Technology, Inc. Vertical tunneling nano-wire transistor

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004040616A2 (fr) * 2002-10-29 2004-05-13 Hahn-Meitner-Institut Berlin Gmbh Transistor a effet de champ et procede de fabrication dudit transistor
US20040253805A1 (en) * 2003-01-02 2004-12-16 Dubin Valery M. Microcircuit fabrication and interconnection
US20070052012A1 (en) * 2005-08-24 2007-03-08 Micron Technology, Inc. Vertical tunneling nano-wire transistor

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
LEE J ET AL: "Carbon nanotube p-n junction diodes", APPLIED PHYSICS LETTERS, AIP, AMERICAN INSTITUTE OF PHYSICS, MELVILLE, NY, US, vol. 85, no. 1, 5 July 2004 (2004-07-05), pages 145 - 147, XP012062379, ISSN: 0003-6951 *

Cited By (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9337220B2 (en) 2008-09-04 2016-05-10 Zena Technologies, Inc. Solar blind ultra violet (UV) detector and fabrication methods of the same
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9429723B2 (en) 2008-09-04 2016-08-30 Zena Technologies, Inc. Optical waveguides in image sensors
US9410843B2 (en) 2008-09-04 2016-08-09 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires and substrate
US9601529B2 (en) 2008-09-04 2017-03-21 Zena Technologies, Inc. Light absorption and filtering properties of vertically oriented semiconductor nano wires
US9304035B2 (en) 2008-09-04 2016-04-05 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9177985B2 (en) 2009-06-04 2015-11-03 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9490283B2 (en) 2009-11-19 2016-11-08 Zena Technologies, Inc. Active pixel sensor with nanowire structured photodetectors
US20140054661A1 (en) * 2009-12-08 2014-02-27 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9123841B2 (en) 2009-12-08 2015-09-01 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
TWI557889B (zh) * 2009-12-08 2016-11-11 立那工業股份有限公司 生長於背側照明影像感測器上之奈米線光偵測器
US9263613B2 (en) * 2009-12-08 2016-02-16 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
EP2378557A1 (fr) * 2010-04-19 2011-10-19 Imec Procédé de fabrication d'un TFET vertical
US8415209B2 (en) 2010-04-19 2013-04-09 Imec Method of manufacturing a complementary nanowire tunnel field effect transistor semiconductor device
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US9543458B2 (en) 2010-12-14 2017-01-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet Si nanowires for image sensors
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US9117674B2 (en) 2011-04-05 2015-08-25 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method of selective growth without catalyst on a semiconducting structure
CN103477438B (zh) * 2011-04-05 2016-09-07 原子能和替代能源委员会 在半导电结构上无催化剂选择性生长的方法
CN103477438A (zh) * 2011-04-05 2013-12-25 原子能和替代能源委员会 在半导电结构上无催化剂选择性生长的方法
FR2973936A1 (fr) * 2011-04-05 2012-10-12 Commissariat Energie Atomique Procede de croissance selective sur une structure semiconductrice
WO2012136665A1 (fr) * 2011-04-05 2012-10-11 Commissariat à l'énergie atomique et aux énergies alternatives Procede de croissance selective sans catalyseur sur une structure semiconductrice
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same

Similar Documents

Publication Publication Date Title
FR2923651A1 (fr) Procede de realisation d'une jonction pn dans un nanofil, et d'un nanofil avec au moins une jonction pn.
EP2715808B1 (fr) Structure semiconductrice destinée à émettre de la lumière et procédé de fabrication d'une telle structure
EP2203939B1 (fr) Dispositif optoelectronique a base de nanofils et procedes correspondants
EP2211387B1 (fr) Procédé de réalisation d'une homojonction pn dans une nanostructure
EP2617069B1 (fr) Dispositif optoélectronique à base de nanofils pour l'émission de lumière
EP2149919B1 (fr) Diode électroluminescente en matériau semiconducteur et son procédé de fabrication
FR2964796A1 (fr) Dispositif optoelectronique a base de nanofils pour l'emission de lumiere
FR2784795A1 (fr) Structure comportant une couche mince de materiau composee de zones conductrices et de zones isolantes et procede de fabrication d'une telle structure
FR2967813A1 (fr) Procédé de réalisation d'une structure a couche métallique enterrée
EP3012876B1 (fr) Procede de fabrication d'une photodiode a faible bruit
FR3044470A1 (fr) Dispositif optoelectronique comportant des structures semiconductrices tridimensionnelles en configuration axiale
FR2964498A1 (fr) Empilement de led de couleur
FR3075468A1 (fr) Procede de fabrication d'un dispositif optoelectronique par report d'une structure de conversion sur une structure d'emission
WO2014053386A1 (fr) Dispositif electronique comprenant des nanostructures en filaments et procede de fabrication de tels dispositifs
EP3740974B1 (fr) Dispositif optoélectronique comportant une grille et une cathode couplées l'une a l'autre
EP2827390B1 (fr) Structure émissive à injection latérale de porteurs
FR2965975A1 (fr) Transistor a effet de champ sur ilot de matériau semi-conducteur auto-assemble
EP2948988B1 (fr) Structure semiconductrice et procede de fabrication d'une structure semiconductrice
EP4082049A1 (fr) Diode comportant au moins deux couches de passivation, en particulier formées de diélectrique, localement superposées pour optimiser la passivation
FR3109469A1 (fr) Procédé de fabrication d’un dispositif émetteur de rayonnement
WO2023275320A1 (fr) Composant optoelectronique insensibles aux dislocations
FR3111235A1 (fr) Dispositif optoélectronique pour affichage lumineux à parois de confinement lumineux conductrices et procédé de fabrication
EP3671843A1 (fr) Procede de fabrication d'une pluralite de diodes a partir d'un substrat de lecture

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100730