RU2705761C1 - Полупроводниковое устройство - Google Patents

Полупроводниковое устройство Download PDF

Info

Publication number
RU2705761C1
RU2705761C1 RU2019106317A RU2019106317A RU2705761C1 RU 2705761 C1 RU2705761 C1 RU 2705761C1 RU 2019106317 A RU2019106317 A RU 2019106317A RU 2019106317 A RU2019106317 A RU 2019106317A RU 2705761 C1 RU2705761 C1 RU 2705761C1
Authority
RU
Russia
Prior art keywords
groove
semiconductor device
region
source electrode
gate
Prior art date
Application number
RU2019106317A
Other languages
English (en)
Inventor
Рёта ТАНАКА
Тецуя ХАЯСИ
Вэй НИ
Ясуаки ХАЯМИ
Original Assignee
Ниссан Мотор Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ниссан Мотор Ко., Лтд. filed Critical Ниссан Мотор Ко., Лтд.
Application granted granted Critical
Publication of RU2705761C1 publication Critical patent/RU2705761C1/ru

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7825—Lateral DMOS transistors, i.e. LDMOS transistors with trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0445—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising crystalline silicon carbide
    • H01L21/0455—Making n or p doped regions or layers, e.g. using diffusion
    • H01L21/046—Making n or p doped regions or layers, e.g. using diffusion using ion implantation
    • H01L21/047—Making n or p doped regions or layers, e.g. using diffusion using ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823493—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/66704—Lateral DMOS transistors, i.e. LDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

Полупроводниковое устройство включает в себя: канавку электрода затвора, сформированную в контакте с дрейфовой областью, областью кармана и областью истока; электрод затвора, сформированный на поверхности канавки электрода затвора через изолирующую пленку; канавку электрода истока в контакте с канавкой электрода затвора; электрод истока, электрически соединенный с областью истока; и проводку затвора, электрически изолированную от электрода истока и сформированную внутри канавки электрода истока в контакте с электродом затвора. Изобретение обеспечивает получение полупроводникового устройства, приспособленного для снижения варьирования порогового напряжения. 7 з.п. ф-лы, 20 ил.

Description

Область техники, к которой относится изобретение
[0001] Настоящее изобретение относится к полупроводниковому устройству.
Уровень техники
[0002] Патентная литература 1 раскрывает полупроводниковое устройство, в котором слой базы, формирующий канал, слой эмиттера и слой коллектора формируются в фрагменте поверхностного слоя для дрейфового слоя. Это полупроводниковое устройство имеет изолирующую пленку на задней поверхности дрейфового слоя, и электроды затвора, сформированные в канавках, достигают изолирующей пленки, таким образом, добиваясь уменьшения концентрации электрического поля на крайних фрагментах канавок, чтобы улучшать характеристику выдерживаемого напряжения.
Список библиографических ссылок
Патентная литература
[0003] Патентная литература 1: Публикация японской патентной заявки № 2013-183071
Сущность изобретения
Техническая задача
[0004] Однако, в полупроводниковом устройстве, описанном в патентной литературе 1, проводка затвора, соединенная с электродами затвора, формируется на стороне передней поверхности дрейфового слоя и, таким образом, располагается рядом со слоем основания, формирующим канал; следовательно, потенциал проводки затвора может влиять на канал, варьируя пороговое напряжение.
[0005] В свете вышеописанной проблемы, настоящее изобретение имеет целью предоставление полупроводникового устройства, приспособленного для снижения варьирования порогового напряжения.
Решение задачи
[0006] Полупроводниковое устройство согласно аспекту настоящего изобретения включает в себя: канавку электрода затвора, сформированную в контакте с дрейфовой областью, областью кармана и областью истока; электрод затвора, сформированный на поверхности канавки электрода затвора через изолирующую пленку; канавку электрода истока в контакте с канавкой электрода затвора; электрод истока, электрически соединенный с областью истока; и проводку затвора, электрически изолированную от электрода истока и сформированную внутри канавки электрода истока в контакте с электродом затвора.
Преимущества изобретения
[0007] Аспект настоящего изобретения может предоставлять полупроводниковое устройство, приспособленное для уменьшения варьирования порогового напряжения.
Краткое описание чертежей
[0008] Фиг. 1 является видом в перспективе, иллюстрирующим полупроводниковое устройство согласно первому варианту осуществления настоящего изобретения.
Фиг. 2 является видом в перспективе, иллюстрирующим полупроводниковое устройство согласно первому варианту осуществления настоящего изобретения.
Фиг. 3 является видом в перспективе, иллюстрирующим полупроводниковое устройство согласно первому варианту осуществления настоящего изобретения.
Фиг. 4 является видом в разрезе, при просмотре в направлении A-A на фиг. 3.
Фиг. 5 является видом в плане, иллюстрирующим способ производства полупроводникового устройства согласно первому варианту осуществления настоящего изобретения.
Фиг. 6 является видом в разрезе, при просмотре в направлении B-B на фиг. 5.
Фиг. 7 является видом в плане, иллюстрирующим способ производства полупроводникового устройства согласно первому варианту осуществления настоящего изобретения.
Фиг. 8 является видом в разрезе, при просмотре в направлении B-B на фиг. 7.
Фиг. 9 является видом в плане, иллюстрирующим способ производства полупроводникового устройства согласно первому варианту осуществления настоящего изобретения.
Фиг. 10 является видом в разрезе, при просмотре в направлении B-B на фиг. 9.
Фиг. 11 является видом в плане, иллюстрирующим способ производства полупроводникового устройства согласно первому варианту осуществления настоящего изобретения.
Фиг. 12 является видом в разрезе, при просмотре в направлении B-B на фиг. 11.
Фиг. 13 является видом в плане, иллюстрирующим способ производства полупроводникового устройства согласно первому варианту осуществления настоящего изобретения.
Фиг. 14 является видом в разрезе, при просмотре в направлении B-B на фиг. 13.
Фиг. 15 является видом в плане, иллюстрирующим способ производства полупроводникового устройства согласно первому варианту осуществления настоящего изобретения.
Фиг. 16 является видом в разрезе, при просмотре в направлении B-B на фиг. 15.
Фиг. 17 является видом в разрезе, иллюстрирующим полупроводниковое устройство согласно второму варианту осуществления настоящего изобретения.
Фиг. 18 является видом в разрезе, иллюстрирующим полупроводниковое устройство согласно модификации второго варианта осуществления настоящего изобретения.
Фиг. 19 является видом в разрезе, иллюстрирующим полупроводниковое устройство согласно третьему варианту осуществления настоящего изобретения.
Фиг. 20 является видом в разрезе, иллюстрирующим полупроводниковое устройство согласно четвертому варианту осуществления настоящего изобретения.
Подробное описание вариантов осуществления
[0009] Первый-четвертый варианты осуществления настоящего изобретения описываются со ссылкой на чертежи. Повсюду на чертежах одинаковые или аналогичные ссылочные позиции обозначают одинаковые или аналогичные фрагменты, и перекрывающиеся описания пропускаются. Следует отметить, что чертежи являются схематичными, и размерные отношения и пропорции могут отличаться от фактических. Кроме того, чертежи также включают в себя фрагменты, имеющие отличающиеся друг от друга размерные отношения и пропорции. Дополнительно, следующие варианты осуществления предоставляются, чтобы приводить в пример устройства и способы для осуществления технической концепции настоящего изобретения, и техническая концепция настоящего изобретения не ограничивается материалами, формами, структурами, компоновками и т.п. составляющих частей, приведенных ниже.
[0010] Следует также отметить, что "первый тип проводимости" и "второй тип проводимости", когда упоминаются в последующих вариантах осуществления, являются противоположными друг другу типами проводимости. В частности, когда первый тип проводимости является n-типом, второй тип проводимости является p-типом, а когда первый тип проводимости является p-типом, второй тип проводимости является n-типом. Хотя последующее описание рассматривает случай, когда первый тип проводимости является n-типом, а второй тип проводимости является p-типом, первый тип проводимости может быть p-типом, а второй тип проводимости может быть n-типом вместо этого. Если n-тип и p-тип меняются местами, полярности прикладываемого напряжения также переворачиваются.
[0011] (Первый вариант осуществления)
Фиг. 1 является видом в перспективе, схематично иллюстрирующим конфигурацию полупроводникового устройства согласно первому варианту осуществления настоящего изобретения. Первый вариант осуществления приводит в качестве примера полупроводниковое устройство, имеющее полевые транзисторы со структурой металл-оксид-полупроводник (MOSFET) в качестве множества полупроводниковых элементов. Полупроводниковые элементы дополнительно размещаются во множестве массивов в двух осевых направлениях (направлении X-оси и направлении Z-оси) на плоскости. Отметим, что фиг. 1 пропускает иллюстрацию части электродов и проводки, чтобы облегчать понимание.
[0012] Полупроводниковое устройство согласно первому варианту осуществления включает в себя, как иллюстрировано на фиг. 1, подложку 1, дрейфовую область 2, область 3 кармана, канавку 4 электрода истока, область 5 истока, электрод 6 истока, канавку 7 электрода затвора, изолирующую пленку 8 затвора, электрод 9 затвора, проводку 10 затвора, пленку 11 из оксида кремния, область 12 стока и электрод 13 стока.
[0013] Подложка 1 является, например, плоской пластиной, выполненной из полуизолятора или изолятора. При этом изолятор означает материал с сопротивлением листа несколько кОм на квадрат или выше, а полупроводник означает материал с сопротивлением листа несколько десятков Ом на квадрат или выше. Например, карбид кремния (SiC) политипа-4H может быть использован в качестве изолирующего материала для подложки 1. Подложка 1 имеет толщину, например, приблизительно от нескольких десятков мкм до нескольких сотен мкм для того, чтобы обеспечивать механическую прочность полупроводникового устройства.
[0014] Дрейфовая область 2 является областью n--типа, сформированной на одной стороне подложки 1 (далее в данном документе называемой "первой основной поверхностью"). Концентрация примеси для дрейфовой области 2 выше концентрации примеси для подложки 1 и равна, например, приблизительно 1×1014 см-3 до 1×1018 см-3. Дрейфовая область 2 может быть сформирована из того же материала, что и подложка 1. Например, если подложка 1 выполнена из SiC политипа-4H, дрейфовая область 2 является эпитаксиально выращенным слоем, выполненным из SiC политипа-4H. Дрейфовая область 2 имеет толщину, например, приблизительно от нескольких мкм до нескольких десятков мкм.
[0015] Канавка 4 электрода истока является канавкой, сформированной из основной поверхности дрейфовой области 2 (далее в данном документе называемой "второй основной поверхностью"), которая находится напротив основной поверхности дрейфовой области 2 в контакте с подложкой 1 (далее в данном документе называемой "первой основной поверхностью") внутрь подложки 1 в направлении, перпендикулярном второй основной поверхности дрейфовой области 2 (направлении y-оси). Другими словами, глубина канавки 4 электрода истока больше толщины дрейфовой области 2. Размер канавки 4 электрода истока определяется условиями проектирования, такими как степень интеграции полупроводникового устройства и точности процесса. Канавка 4 электрода истока имеет ширину, например, 2 мкм. Канавка 4 электрода истока протягивается в одном направлении (направлении z-оси), параллельном второй основной поверхности дрейфовой области 2.
[0016] Область 3 кармана является областью p-типа, которая находится в контакте с боковой поверхностью канавки 4 электрода истока и формируется внутри дрейфовой области 2, по меньшей мере, частично. Область 3 кармана формируется от второй основной поверхности дрейфовой области 2 внутрь подложки 1 в направлении, перпендикулярном второй основной поверхности дрейфовой области 2 (направлении y-оси). Глубина области 3 кармана меньше глубины канавки 4 электрода истока. Область 3 кармана протягивается в направлении, в котором протягивается канавка 4 электрода истока (направлении z-оси). Концентрация примеси области 3 кармана равна, например, приблизительно 1×1015см-3 до 1×1019см-3.
[0017] Область 5 истока является областью n+-типа, которая находится в контакте с боковой поверхностью канавки 4 электрода истока и формируется внутри области 3 кармана. Область 5 истока формируется от второй основной поверхности дрейфовой области 2 внутрь подложки 1 в направлении, перпендикулярном второй основной поверхности дрейфовой области 2 (направлении y-оси). Глубина области 5 истока меньше глубины области 3 кармана. Область 5 истока протягивается в направлении, в котором канавка 4 электрода истока протягивается (направлении z-оси). Концентрация примеси области 5 истока выше концентрации примеси дрейфовой области 2 и равна, например, приблизительно 1×1018см-3 до 1×1021см-3.
[0018] Электрод 6 истока электрически соединяется с областью 5 истока. Электрод 6 истока формируется внутри канавки 4 электрода истока и, таким образом, формирует омическое соединение с областью 5 истока. Область 5 истока и область 3 кармана имеют такой же потенциал, что и электрод 6 истока. Примеры материала, используемого для электрода 6 истока, включают в себя проводники, содержащие металлический материал, такой как силицид никеля (NiSi), титан (Ti) или молибден (Mo). Электрод 6 истока может иметь многослойную структуру, включающую в себя слой металлического материала, формирующего омическое соединение с областью 5 истока, и слой металлического материала, такого как алюминий (Al), медь (Cu), золото (Au), никель (Ni) или серебро (Ag).
[0019] Канавка 7 электрода затвора является канавкой, сформированной от второй основной поверхности дрейфовой области 2 внутрь подложки 1 в направлении, перпендикулярном второй основной поверхности дрейфовой области 2 (направлении y-оси). Канавка 7 электрода затвора протягивается в направлении (направлении x-оси), параллельном второй основной поверхности дрейфовой области 2 и ортогональном направлению, в котором протягивается канавка 4 электрода истока, и находится в контакте с канавкой 4 электрода истока, дрейфовой областью 2, областью 3 кармана и областью 5 истока. Канавка 7 электрода затвора пронизывает область 3 кармана и область 5 истока. Глубина канавки 7 электрода затвора равна глубине канавки 4 электрода истока. Множество линий канавки 7 электрода затвора размещаются в направлении (направлении z-оси), параллельном второй основной поверхности дрейфовой области 2 и ортогональном направлению, в котором протягивается каждая канавка 7 электрода затвора.
[0020] Изолирующая пленка 8 затвора формируется на поверхности канавки 7 электрода затвора. Материал для изолирующей пленки 8 затвора является, например, изолятором, таким как оксид кремния (SiO2). Электрод 9 затвора формируется на поверхности изолирующей пленки 8 затвора. Другими словами, электрод 9 затвора формируется, чтобы находиться в контакте с поверхностью канавки 7 электрода затвора с изолирующей пленкой 8 затвора, вставленной между ними. Материал для электрода 9 затвора является, например, поликристаллическим кремнием. Электрод 9 затвора размещается внутри каждой канавки 7 электрода затвора с ее поверхностью, покрытой изолирующей пленкой 8 затвора. Электрод 9 затвора покрывается изолирующей пленкой 8 затвора также в открытом фрагменте канавки 7 электрода затвора на второй основной поверхности дрейфовой области 2.
[0021] Проводка 10 затвора электрически изолируется от электрода 6 истока и формируется внутри электрода 6 истока, в то же время находясь в контакте с электродом 9 затвора. Проводка 10 затвора располагается в нижнем фрагменте канавки 4 электрода истока с пленкой 11 оксида кремния, которая является изолирующей пленкой, формируемой на поверхности проводки 10 затвора. Пленка 11 оксида кремния изолирует проводку 10 затвора и электрод 6 истока друг от друга. Пространство внутри канавки 4 электрода истока за исключением проводки 10 затвора и пленки 11 оксида кремния заполняется электродом 6 истока. Пленка 11 оксида кремния не формируется в области поверхности проводки 10 затвора, которая находится в контакте с электродом 9 затвора. Аналогично, изолирующая пленка 8 затвора не формируется в области поверхности электрода 9 затвора, которая находится в контакте с проводкой 10 затвора.
[0022] Область 12 стока является областью n+-типа, сформированной внутри дрейфовой области 2 на расстоянии от области 3 кармана. Область 12 стока формируется от второй основной поверхности дрейфовой области 2 в направлении, перпендикулярном второй основной поверхности дрейфовой области 2 (направлении y-оси). Глубина области 12 стока меньше толщины дрейфовой области 2. Область 12 стока протягивается в направлении, в котором протягивается канавка 4 электрода истока (направлении z-оси). Область 12 стока имеет тот же тип проводимости, что и дрейфовая область 2. Концентрация примеси для области 12 стока выше концентрации примеси для дрейфовой области 2 и приблизительно равна концентрации примеси для области 5 истока и равна, например, приблизительно от 1×1018см-3 до 1×1021см-3.
[0023] Электрод 13 стока электрически соединяется с областью 12 стока. Электрод 13 стока формируется на второй основной поверхности дрейфовой области 2 и находится в контакте с областью 12 стока, открытой на второй основной поверхности. Электрод 13 стока может быть сформирован, например, из того же материала, что и электрод 6 истока.
[0024] Фиг. 2 является схемой, иллюстрирующей часть конфигурации полупроводникового устройства согласно первому варианту осуществления, которая пропущена на фиг. 1. Как иллюстрировано на фиг. 2, полупроводниковое устройство согласно первому варианту осуществления дополнительно включает в себя межслойную изолирующую пленку 14, проводку 15 истока и проводку 16 стока.
[0025] Межслойная изолирующая пленка 14 формируется на второй основной поверхности дрейфовой области 2. Межслойная изолирующая пленка 14 выполняется из изолятора, содержащего керамический материал, такой как оксид кремния (SiO2) или нитрид кремния (Si3N4). Межслойная изолирующая пленка 14 имеет канавку 21 и канавку 22, каждая из которых пронизывает межслойную изолирующую пленку 14 от одной ее поверхности до другой. Канавка 21 протягивается выше канавки 4 электрода истока в направлении, в котором протягивается канавка 4 электрода истока. Верхняя часть электрода 6 истока, которая не изображена на фиг. 1, вставляется в канавку 21. Электрод 6 истока находится в контакте с областью 5 истока и областью 3 кармана на второй основной поверхности дрейфовой области 2 и формируется на расстоянии от дрейфовой области 2. Канавка 22 протягивается выше области 12 стока в направлении, в котором протягивается область 12 стока. Электрод 13 стока вставляется в канавку 22.
[0026] Проводка 15 истока формируется на верхней поверхности межслойной изолирующей пленки 14, покрывающей электрод 6 истока, открытый в канавке 21. Верхняя поверхность межслойной изолирующей пленки 14 является основной поверхностью, противоположной и параллельной второй основной поверхности дрейфовой области 2. Проводка 15 истока протягивается в направлении, в котором протягивается канавка 21. Проводка 16 стока формируется на верхней поверхности межслойной изолирующей пленки 14, покрывающей электрод 13 стока, открытый в канавке 22. Проводка 16 стока протягивается в направлении, в котором протягивается канавка 22. Проводка 15 истока и проводка 16 стока формируются на расстоянии и параллельно друг с другом.
[0027] Фиг. 3 является схемой, иллюстрирующей примерную конфигурацию соединения потенциалов электрода 9 затвора и проводки 10 затвора в полупроводниковом устройстве согласно первому варианту осуществления. Фиг. 4 является видом в разрезе, при просмотре в направлении A-A на фиг. 3. Фиг. 3 и 4 выборочно иллюстрируют область полупроводникового устройства согласно первому варианту осуществления, отличную от области, иллюстрированной на фиг. 1 и 2, в направлении z-оси.
[0028] Полупроводниковое устройство первого варианта осуществления дополнительно включает в себя контактную площадку 17 затвора, сформированную на части межслойной изолирующей пленки 14. Как иллюстрировано на фиг. 4, межслойная изолирующая пленка 14 имеет сквозное отверстие 23, сформированное, по меньшей мере, над одним из электродов 9 затвора. Изолирующая пленка 8 затвора, сформированная на верхней поверхности электрода 9 затвора, расположенной под сквозным отверстием 23, удаляется в области, где располагается сквозное отверстие 23. Контактная площадка 17 затвора электрически соединяется с электродом 9 затвора, расположенным под ней через сквозное отверстие 23, и с проводкой 10 затвора. Поскольку все электроды 9 затвора электрически соединяются с проводкой 10 затвора, регулировка потенциала контактной площадки 17 затвора делает возможной регулировку потенциалов всех электродов 9 затвора.
[0029] Далее, со ссылкой на фиг. 5-16, приводится описание примера способа производства полупроводникового устройства согласно первому варианту осуществления.
[0030] Сначала, как иллюстрировано на фиг. 5 и 6, подготавливается подложка 1, имеющая дрейфовую область 2, сформированную на ее верхней поверхности (первой основной поверхности). Подложка 1 является изолирующей подложкой, выполненной из беспримесного SiC. Дрейфовая область 2 является областью n--типа, сформированной на подложке 1 посредством эпитаксиального выращивания.
[0031] Далее, как иллюстрировано на фиг. 7 и 8, маскирующий материал 18 формируется на верхней поверхности (второй основной поверхности) дрейфовой области 2. Маскирующий материал 18 формируется посредством осаждения SiO2 на верхней поверхности дрейфовой области 2 посредством химического осаждения из паровой фазы (CVD), чтобы формировать пленку из оксида кремния, и затем формирования рисунка пленки из оксида кремния. Формирование рисунка пленки из оксида кремния выполняется с помощью фотолитографии и сухого травления. В частности, резист наносится на верхнюю поверхность пленки из оксида кремния и выборочно удаляется только в областях, где канавка 4 электрода истока и канавки 7 электрода затвора должны быть сформированы. Рисунок пленки из оксида кремния затем формируется посредством сухого травления, такого как реактивное ионное травление (RIE), которое использует неудаленный резист в качестве маски, и, в результате, материал 18 маски для формирования канавки 4 электрода истока и канавки 7 электрода затвора формируется. Ненужный резист удаляется с помощью кислородной плазмы, серной кислоты или т.п. при необходимости. После этого канавка 4 электрода истока и канавка 7 электрода затвора формируются посредством сухого травления с помощью материала 18 маски в качестве маски.
[0032] Далее, как иллюстрировано на фиг. 9 и 10, формируются область 3 кармана p-типа, область 5 истока n+-типа и область 12 стока. Резист наносится на открытые поверхности подложки 1 и дрейфовой области 2 посредством фотолитографии и удаляется в области, совпадающей с канавкой 4 электрода истока. С помощью неудаленного резиста в качестве маски примеси p-типа, такие как бор (B), имплантируются посредством ионной имплантации в направлении, которое является ортогональным направлению, в котором протягиваются канавки 7 электрода затвора (т.е., параллельном плоскости x-y), и имеют предварительно определенный угол относительно второй основной поверхности дрейфовой области 2. Предварительно определенный угол равен, например, 10°-20°.
[0033] Затем, резист наносится на материал 18 маски посредством фотолитографии и выборочно удаляется только в области, соответствующей области, где должна быть сформирована область 12 стока. С помощью неудаленного резиста в качестве маски материалу 18 маски придается рисунок посредством сухого травления. С помощью имеющего рисунок материала маски 18 и резиста, используемого для борной имплантации в качестве маски, примеси n-типа имплантируются посредством ионной имплантации в предварительно определенном направлении. Примеси n-типа являются, например, фосфором (P), а направление имплантации является таким же, что и направление для примесей p-типа. Однако, энергия имплантации для примесей n-типа меньше энергии имплантации для примесей p-типа, так что область 5 истока может быть сформирована внутри области 3 кармана.
[0034] После этого, материал 18 маски полностью удаляется посредством влажного травления. Кроме того, ионно-имплантированные примеси активируются посредством нормализации. Посредством активации формируются область 3 кармана, область 5 истока и область 12 стока. Дополнительно, тонкая пленка 20 из оксида кремния формируется на всей открытой поверхности посредством термического окисления. Пленка 20 из оксида кремния имеет толщину, например, приблизительно несколько десятков нм.
[0035] Далее, как иллюстрировано на фиг. 11 и 12, поликристаллический кремний 19 в качестве материала для электрода 9 затвора и проводки 10 затвора осаждается посредством CVD в канавке 4 электрода источника и канавках 7 электрода затвора. Когда поликристаллический кремний осаждается посредством CVD, пленка из поликристаллического кремния растет на открытой поверхности независимо от ориентации поверхности. По этой причине, если канавка 4 электрода источника и каждая канавка 7 электрода затвора, все имеют ширину 2 мкм, толщина осаждения устанавливается в 1 мкм, чтобы заполнять канавку 4 электрода истока и канавку 7 электрода затвора поликристаллическим кремнием 19. После этого, поликристаллический кремний 19 вытравливается на 1 мкм посредством сухого травления, чтобы выборочно удалять поликристаллический кремний 19, осажденный на второй основной поверхности дрейфовой области 2, оставляя поликристаллический кремний 19, осажденный в канавке 4 электрода истока и канавках 7 электрода затвора.
[0036] После этого, резист наносится на верхние поверхности пленки 20 из оксида кремния и поликристаллического кремния 19 посредством фотолитографии и выборочно удаляется только в области, совпадающей с канавкой 4 электрода истока. С помощью неудаленного резиста в качестве маски поликристаллический кремний 19, осажденный внутри канавки 4 электрода истока удаляется посредством сухого травления, с несколькими мкм поликристаллического кремния 19 от донной поверхности, оставленными неудаленными. Поликристаллический кремний 19, оставленный неудаленным на донной поверхности канавки 4 электрода истока, функционирует в качестве проводки 10 затвора. Затем, пленка 20 из оксида кремния, сформированная на боковой поверхности канавки 4 электрода истока, удаляется посредством промежуточного окисления.
[0037] Далее, как иллюстрировано на фиг. 13 и 14, пленка 11 из оксида кремния формируется, чтобы покрывать изолирующую пленку 8 затвора, покрывающую поверхность электрода 9 затвора и проводку 10 затвора. Пленка из оксида кремния формируется на всей открытой поверхности посредством термического окисления. Поскольку поликристаллический кремний окисляется быстрее SiC, пленка из оксида кремния формируется более толстой на поверхности электрода 9 затвора и проводке 10 затвора, чем на другой поверхности, сформированной из SiC. Пленка из оксида кремния выборочно удаляется посредством влажного травления с помощью времени обработки, так что только пленка из оксида кремния, сформированная на поверхности, сформированной из SiC, полностью удаляется, с пленкой из оксида кремния, сформированной на поверхности из поликристаллического кремния 19, оставшейся неудаленной. В результате, изолирующая пленка 8 затвора формируется на поверхности электрода 9 затвора, и пленка 11 из оксида кремния формируется на поверхности проводки 10 затвора.
[0038] Далее, как иллюстрировано на фиг. 15 и 16, формируются электрод 6 истока, проводка 15 истока, электрод 13 стока и проводка 16 стока. Металлический материал в качестве материала для электрода 6 истока и электрода 13 стока осаждается посредством распыления внутри канавки 4 электрода истока и на второй основной поверхности дрейфовой области 2. Резист наносится на поверхность из металлического материала посредством фотолитографии и выборочно удаляется за исключением областей над второй основной поверхностью дрейфовой области 2, где электрод 6 истока и электрод 13 стока должны быть сформированы. С помощью неудаленного резистора в качестве маски металлический материал, расположенный на второй основной поверхности дрейфовой области 2, выборочно удаляется посредством травления методом распыления, и, таким образом, электрод 6 истока и электрод 13 стока формируются.
[0039] После этого, SiO2 осаждается посредством CVD на второй основной поверхности дрейфовой области 2 и верхней поверхности металлического материала, оставленного неудаленным, и, таким образом, межслойная изолирующая пленка 14 формируется. Резист наносится на верхнюю поверхность межслойной изолирующей пленки 14 посредством фотолитографии и выборочно удаляется в областях для электрода 6 истока и электрода 13 стока. С помощью неудаленного резиста в качестве маски межслойной изолирующей пленке 14 придается рисунок посредством сухого травления. Таким образом, верхний конец канавки 21 для вставки электрода 6 истока и верхний конец канавки 22 для вставки электрода 13 стока являются открытыми.
[0040] Дополнительно, металлический материал в качестве материала для проводки 15 истока и проводки 16 стока осаждается посредством распыления. Резист наносится на верхнюю поверхность металлического материала посредством фотолитографии и выборочно удаляется за исключением областей, где проводка 15 истока и проводка 16 стока должны быть сформированы. С помощью неудаленного резиста в качестве маски металлический материал выборочно удаляется посредством травления методом распыления. В результате, формируются проводка 15 истока и проводка 16 стока. Посредством вышеописанных этапов реализуется полупроводниковое устройство, иллюстрированное на фиг. 2.
[0041] Хотя часть электрода 9 затвора входит в канавку 4 электрода истока в примере, иллюстрированном на фиг. 1, форма электрода 9 затвора может быть изменена посредством регулировки рисунка маски, используемого в травлении поликристаллического кремния 19, осажденного в канавке 4 электрода истока.
[0042] Далее, описывается основная работа полупроводникового устройства согласно первому варианту осуществления.
[0043] Полупроводниковое устройство согласно первому варианту осуществления функционирует как транзистор, когда потенциал электрода 9 затвора управляется с помощью положительного потенциала, прикладываемого к электроду 13 стока, в то время как потенциал электрода 6 истока используется в качестве опорного. В частности, когда напряжение между электродом 9 затвора и электродом 6 истока устанавливается в предварительно определенное пороговое значение или выше, инверсионный слой, который должен служить в качестве канала, формируется в области 3 кармана, расположенной на боковой поверхности электрода 9 затвора, приводя полупроводниковое устройство во включенное состояние, так что токи протекают от электрода 13 стока к электроду 6 истока. Более конкретно, электроны протекают от электрода 6 истока в область 5 истока и затем из области 5 истока в дрейфовую область 2 через канал. Электроны далее протекают из дрейфовой области 2 в область 12 стока и затем, в конечном счете, к электроду 13 стока.
[0044] Когда напряжение между электродом 9 затвора и электродом 6 истока устанавливается ниже предварительно определенного порогового значения, инверсионный слой в области 3 кармана исчезает, приводя полупроводниковое устройство в выключенное состояние, так что токи между электродом 13 стока и электродом 6 истока прекращаются. В этом случае, напряжение от нескольких сотен до нескольких тысяч В может быть приложено между стоком и истоком.
[0045] В целом, проводка затвора, соединенная с электродом затвора, размещается рядом с областью кармана. В этом случае, потенциал проводки затвора может влиять на формирование инверсного слоя и варьирует пороговое значение. Когда пороговое значение варьируется, нежелательное действие, такое как ложное включение, может возникать, приводя к уменьшению надежности устройства.
[0046] В полупроводниковом устройстве согласно первому варианту осуществления проводка 10 затвора формируется внутри канавки 4 электрода истока и, следовательно, располагается в позиции на расстоянии от области 3 кармана. Следовательно, канал, сформированный в области 3 кармана, меньше подвержен влиянию проводки 10 затвора, и варьирование порогового значения может быть уменьшено.
[0047] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления, электрод 9 затвора в контакте с проводкой 10 затвора, сформированной внутри канавки 4 электрода источника, и, следовательно, металлическая проводка и контактное отверстие являются ненужными на стороне верхней поверхности электрода 9 затвора. Таким образом, ширина электрода 9 затвора может быть сокращена, что ведет к улучшению степени интеграции полупроводникового устройства. Таким образом, число электродов 9 затвора может быть увеличено, что ведет к увеличению в ширине канала и уменьшению в сопротивлении во включенном состоянии.
[0048] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления, проводка 10 затвора формируется внутри канавки 4 электрода источника и, следовательно, не ограничивает ширины проводки 15 истока и проводки 16 стока, сформированных на верхней поверхности межслойной изолирующей пленки 14. Это может, следовательно, пресекать ухудшение сопротивления во включенном состоянии и потерю при переключении, вызванную вследствие увеличения в сопротивлении проводки 15 истока и проводки 16 стока.
[0049] В полупроводниковом устройстве согласно первому варианту осуществления проводка 10 затвора находится в контакте с подложкой 1 с пленкой 11 из оксида кремния, вставленной между ними, и, следовательно, может быть сформировано из дрейфовой области 2 в подложку 1. Таким образом, площадь поперечного сечения проводки 10 затвора может быть увеличена, чтобы уменьшать сопротивление проводки 10 затвора и потерю при переключении.
[0050] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления, проводка 15 истока и проводка 16 стока, каждая формируются на межслойной изолирующей пленке 14. Таким образом, по сравнению со случаем, когда эти слои проводки формируются как многослойная структура, плоскостность может быть улучшена. Это может устранять ухудшение характеристики выдерживаемого напряжения вследствие локальной концентрации электрического поля на изолирующей пленке между слоями проводки.
[0051] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления подложка 1 выполняется из изолятора или полуизолятора. Таким образом, когда крайний фрагмент, по меньшей мере, одного из области 3 кармана, электрода 9 затвора и проводки 10 затвора располагается внутри подложки 1, концентрация электрического поля в крайнем фрагменте может быть уменьшена. Следовательно, характеристика выдерживаемого напряжения может быть улучшена.
[0052] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления, электрод 9 затвора и проводка 10 затвора выполняются из одинакового материала. Таким образом, электрод 9 затвора и проводка 10 затвора могут быть сформированы на одном и том же этапе и не требуют этапа электрического соединения их друг с другом. Следовательно, число производственных трудозатрат в человеко-часах может быть уменьшено, и стоимость производства может быть уменьшена. Дополнительно, это может также предотвращать возникновение сопротивления на границе контакта между электродом 9 затвора и проводкой 10 затвора.
[0053] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления, проводка 10 затвора, выполненная из поликристаллического кремния, изолируется от электрода 6 источника пленкой 11 из оксида кремния, сформированной на поверхности проводки 10 затвора. Таким образом, пленка 11 из оксида кремния, чтобы покрывать проводку 10 затвора может быть сформирована легко посредством термического окисления. Дополнительно, поскольку дрейфовая область 2 выполняется из материала, такого как SiC, который окисляется более медленно, чем SiO2, пленка 11 из оксида кремния может быть сформирована выборочно на поверхности проводки 10 затвора посредством изотропного травления. Таким образом, по сравнению со случаем, когда оксидная пленка выборочно формируется на проводке 10 затвора с помощью маски, сформированной из неокисляющегося материала, такого как нитрид кремния, число производственных трудозатрат в человеко-часах может быть уменьшено, и, следовательно, стоимость производства может быть уменьшена.
[0054] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления, дрейфовая область 2 выполняется из полупроводника с широкой запрещенной зоной, такого как SiC. Таким образом, прочность диэлектрика на пробой может быть улучшена. По этой причине, даже если чрезмерное распределение электрического поля происходит вследствие короткого расстояния между электродом 13 стока и электродом 6 истока, характеристика выдерживаемого напряжения может быть обеспечена, и степень интеграции может быть улучшена.
[0055] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления, проводка 10 затвора формируется на расстоянии от дрейфовой области 2. Таким образом, увеличение емкостного сопротивления между затвором и стоком может быть пресечено. Если проводка затвора была сформирована рядом с дрейфовой областью, емкостное сопротивление между затвором и стоком будет увеличиваться, поскольку потенциал дрейфовой области почти равен потенциалу электрода стока. В этом отношении, полупроводниковое устройство согласно первому варианту осуществления пресекает увеличение в емкостном сопротивлении между затвором и стоком и, следовательно, может уменьшать потерю при переключении.
[0056] Дополнительно, в полупроводниковом устройстве согласно первому варианту осуществления, подложка 1 и дрейфовая область 2 формируются из одинакового материала. Таким образом, вероятность возникновения коробления вследствие механического напряжения может быть уменьшена, чтобы улучшать надежность элемента.
[0057] (Второй вариант осуществления)
Фиг. 17 является видом в разрезе, иллюстрирующим полупроводниковое устройство согласно второму варианту осуществления настоящего изобретения. Отметим, что фиг. 17 является видом в разрезе полупроводникового устройства согласно второму варианту осуществления, взятом в плоскости x-y, проходящей через электрод 9 затвора. Полупроводниковое устройство согласно второму варианту осуществления отличается от полупроводникового устройства первого варианта осуществления в том, что, например, канавка 4 электрода истока формируется более глубоко, чем канавка 7 электрода затвора. Конфигурации, операции и полезные результаты второго варианта осуществления, которые являются практически такими же, что и полезные результаты первого варианта осуществления, не описываются, чтобы избегать повторения.
[0058] Во втором варианте осуществления глубина канавки 4 электрода истока меньше толщины дрейфовой области 2, и, таким образом, канавка 4 электрода истока не находится в контакте с подложкой 1. Кроме того, канавка 7 электрода затвора является более мелкой, чем канавка 4 электрода истока.
[0059] Маска, используемая для формирования канавки 4 электрода истока и канавки 7 электрода затвора, утончается и уменьшается по прочности посредством сухого травления. В полупроводниковом устройстве согласно второму варианту осуществления глубины канавки 4 электрода истока и канавки 7 электрода затвора меньше толщины дрейфовой области 2. По этой причине, пленка из оксида кремния, которая должна служить в качестве маски для формирования канавки 4 электрода истока и канавки 7 электрода затвора на этапах производства, может быть сделана более тонкой, чем материал 18 маски в первом варианте осуществления. Отметим, что канавка 4 электрода истока может быть сформирована более глубоко, чем канавка 7 электрода затвора, когда сухое травление для создания канавок, проектируется так, что ширина канавки 4 электрода истока может быть больше ширины канавки 7 электрода затвора.
[0060] В полупроводниковом устройстве согласно второму варианту осуществления канавка 4 электрода истока формируется более глубоко, чем канавка 7 электрода затвора. Таким образом, проводка 10 затвора может быть сформирована более глубоко и увеличена в площади своего поперечного сечения для проводки 10 затвора. Следовательно, сопротивление проводки 10 затвора может быть уменьшено, и потеря при переключении может быть уменьшена.
[0061] Дополнительно, в полупроводниковом устройстве согласно второму варианту осуществления, глубина канавки 7 электрода затвора меньше толщины дрейфовой области 2. Таким образом, канал формируется также на стороне области 3 кармана рядом с донной поверхностью канавки 7 электрода затвора. Следовательно, ширина канала может быть увеличена, и сопротивление во включенном состоянии может быть уменьшено.
[0062] (Модификация)
Фиг. 18 является видом в разрезе, иллюстрирующим полупроводниковое устройство согласно модификации второго варианта осуществления настоящего изобретения. Полупроводниковое устройство согласно модификации второго варианта осуществления отличается от полупроводникового устройства второго варианта осуществления в том, что донный фрагмент канавки 4 электрода источника располагается внутри подложки 1. Конфигурации, операции и полезные результаты модификации второго варианта осуществления, которые являются практически такими же, что и полезные результаты второго варианта осуществления, не описываются, чтобы избегать повторения.
[0063] В модификации второго варианта осуществления канавка 4 электрода истока формируется более глубоко, чем канавка 7 электрода затвора, и находится в контакте с подложкой 1. В донной части канавки 4 электрода истока проводка 10 затвора находится в контакте с подложкой 1 с пленкой 11 из оксида кремния, вставленной между ними. Таким образом, крайний фрагмент проводки 10 затвора располагается внутри подложки 1. При этом, крайний фрагмент означает фрагмент, где поверхность, перпендикулярная второй основной поверхности дрейфовой области 2, пересекает торцевую поверхность напротив от второй основной поверхности дрейфовой области 2. Отметим, что, когда пленка из оксида кремния, которая должна служить в качестве маски для формирования канавки 4 электрода истока и канавки 7 электрода затвора, толще материала 18 маски в первом варианте осуществления на этапах производства, канавки могут быть углублены. Дополнительно, посредством регулировки соотношения между шириной канавки 4 электрода истока и шириной канавки 7 электрода затвора, соотношение между глубиной канавки 4 электрода истока и глубиной канавки 7 электрода затвора может быть отрегулировано.
[0064] В полупроводниковом устройстве согласно модификации второго варианта осуществления канавка 4 электрода истока формируется более глубоко, чем толщина дрейфовой области 2. Таким образом, проводка 10 затвора может быть сформирована даже более глубоко и увеличена в площади своего поперечного сечения. Следовательно, сопротивление проводки 10 затвора может быть уменьшено, и потеря при переключении может быть уменьшена.
[0065] Дополнительно, в полупроводниковом устройстве согласно модификации второго варианта осуществления донный фрагмент канавки 4 электрода истока находится в контакте с подложкой 1. Таким образом, концентрация электрического поля в крайнем фрагменте канавки 4 электрода истока может быть уменьшена, чтобы улучшать характеристику выдерживаемого напряжения.
[0066] (Третий вариант осуществления)
Фиг. 19 является видом в разрезе, иллюстрирующим полупроводниковое устройство согласно третьему варианту осуществления настоящего изобретения. Полупроводниковое устройство согласно третьему варианту осуществления отличается от полупроводникового устройства второго варианта осуществления в том, что донный фрагмент канавки 7 электрода затвора находится в контакте с подложкой 1. Конфигурации, операции и полезные результаты третьего варианта осуществления, которые являются практически такими же, что и полезные результаты первого и второго вариантов осуществления, не описываются, чтобы избегать повторения.
[0067] В третьем варианте осуществления канавка 4 электрода истока является более глубокой, чем канавка 7 электрода затвора, и канавка 4 электрода истока и канавка 7 электрода затвора формируются в контакте с подложкой 1. В донном фрагменте канавки 4 электрода истока проводка 10 затвора находится в контакте с подложкой 1 с пленкой 11 из оксида кремния, вставленной между ними. Электрод 9 затвора все еще находится в контакте с подложкой 1 с изолирующей пленкой 8 затвора, вставленной между ними. Когда пленка из оксида кремния, которая должна служить в качестве маски для формирования канавки 4 электрода истока и канавки 7 электрода затвора, толще маски во втором варианте осуществления на этапах производства, канавки могут быть углублены. Дополнительно, посредством регулировки соотношения между шириной канавки 4 электрода истока и шириной канавки 7 электрода затвора, соотношение между глубиной канавки 4 электрода истока и глубиной канавки 7 электрода затвора может быть отрегулировано.
[0068] В полупроводниковом устройстве согласно третьему варианту осуществления крайний фрагмент канавки 7 электрода затвора находится в контакте с подложкой 1. Таким образом, концентрация электрического поля в крайнем фрагменте канавки 7 электрода затвора может быть уменьшена, чтобы иметь способность уменьшать пробой диэлектрика изолирующей пленки 8 затвора и улучшать характеристику выдерживаемого напряжения.
[0069] (Четвертый вариант осуществления)
Фиг. 20 является видом в разрезе, иллюстрирующим полупроводниковое устройство согласно четвертому варианту осуществления настоящего изобретения. Полупроводниковое устройство согласно четвертому варианту осуществления отличается от первого-третьего вариантов осуществления в том, что, например, включает в себя канавку 25 электрода стока, в которой формируется электрод 13 стока. Конфигурации, операции и полезные результаты четвертого варианта осуществления, которые являются практически такими же, что и полезные результаты первого-третьего вариантов осуществления, не описываются, чтобы избегать повторения.
[0070] Канавка 25 электрода стока формируется внутри дрейфовой области 2 в позиции на расстоянии от области 3 кармана. Канавка 25 электрода стока формируется от второй основной поверхности дрейфовой области 2 внутрь подложки 1 в направлении, перпендикулярном второй основной поверхности дрейфовой области 2 (направление y-оси). Область 12 стока находится в контакте с боковой поверхностью канавки 25 электрода стока. В четвертом варианте осуществления область 12 стока формируется от второй основной поверхности дрейфовой области 2 внутрь подложки 1 относительно второй основной поверхности дрейфовой области 2 (направление y-оси). Канавка 25 электрода стока глубже области 12 стока.
[0071] Канавка 25 электрода стока может быть сформирована, когда, в способе производства полупроводникового устройства согласно первому варианту осуществления, пленка из оксида кремния, которая должна служить в качестве материала 18 маски, выборочно удаляется также в области, где канавка 25 электрода стока должна быть сформирована. Посредством сухого травления с помощью этого материала 18 маски в качестве маски канавка 4 электрода истока, канавка 7 электрода затвора и канавка 25 электрода стока могут быть сформированы одновременно.
[0072] Дополнительно, посредством формирования канавки 25 электрода стока этап формирования области 12 стока может формировать область 12 стока в глубокой позиции без необходимости имплантировать примеси с энергией имплантируемых ионов, такой же высокой, что и в первом варианте осуществления.
[0073] В полупроводниковом устройстве согласно четвертому варианту осуществления канавка 25 электрода стока формируется более глубоко, чем дрейфовая область 2. Таким образом, распределение электрического поля в направлении глубины дрейфовой области 2 (направлении y-оси) может быть уменьшено. Следовательно, концентрация электрического поля уменьшается, и характеристика выдерживаемого напряжения может быть улучшена.
[0074] Дополнительно, в полупроводниковом устройстве согласно четвертому варианту осуществления дрейфовая область 12, имеющая более высокую концентрацию примеси, чем дрейфовая область 2, формируется более глубоко, чем дрейфовая область 2. Таким образом, путь тока может быть изменен с дрейфовой области 2 на область 12 стока. Следовательно, сопротивление во включенном состоянии может быть уменьшено.
[0075] (Другие варианты осуществления)
Хотя варианты осуществления настоящего изобретения описаны выше, не должно подразумеваться, что описание и чертежи, которые составляют часть этого описания изобретения, ограничивают настоящее изобретение. Из этого описания изобретения различные альтернативные варианты осуществления, примеры и способы работы будут легко найдены специалистами в области техники.
[0076] Например, хотя полупроводниковое устройство изготавливается на подложке 1 и дрейфовой области 2, которые выполняются из SiC в первом-четвертом варианте осуществления, их материал не ограничивается SiC. Например, примеры полупроводника с широкой запрещенной зоной, используемого в качестве материала для подложки 1 и дрейфовой области 2, включают в себя нитрид галлия (GaN), алмаз, оксид цинка (ZnO) и нитрид алюминий-галлия (AlGaN).
[0077] Дополнительно, хотя дрейфовая область 2 формируется посредством эпитаксиального выращивания в первом-четвертом вариантах осуществления, дрейфовая область 2 может быть сформирована посредством имплантации примесей n-типа в подложку, выполненную из изолятора, такого как SiC.
[0078] Дополнительно, в первом-четвертом вариантах осуществления, подложка 1 может быть выполнена из полупроводника n-типа, имеющего более низкую концентрацию примеси, чем дрейфовая область 2. Таким образом, когда полупроводниковое устройство находится во включенном состоянии, токи протекают внутри подложки 1. Это ведет к более широкому пути тока и, следовательно, большим токам. Если подложка 1 была полупроводником p-типа, обедненный слой будет расширяться внутри дрейфовой области 2, чтобы сужать путь тока, таким образом, ведя к меньшим токам. Другими словами, когда подложка 1 и дрейфовая область 2 имеют одинаковый тип проводимости, токи увеличиваются, и потеря уменьшается.
[0079] Дополнительно, в первом-четвертом вариантах осуществления, донные поверхности канавки 7 электрода затвора и канавки 4 электрода истока могут быть выше или ниже первой основной поверхности дрейфовой области 2 или могут совпадать с первой основной поверхностью. Дополнительно, позиция проводки 10 затвора внутри канавки 4 электрода истока может быть выше донной поверхности канавки 7 электрода затвора.
[0080] В первом-четвертом вариантах осуществления MOSFET описывается как пример полупроводникового устройства, но, само собой разумеется, что полупроводниковые устройства согласно вариантам осуществления настоящего изобретения также являются применимыми к биполярным транзисторам с изолированным затвором (IGBT) или тиристорам.
[0081] Дополнительно, выражения, такие как "параллельный", "перпендикулярный" и "ортогональный" в первом-четвертом вариантах осуществления не основываются на законченной топологии, и предоставляют возможность незаконченной топологии по причинам фотолитографии или других процессов.
[0082] Дополнительно, настоящее изобретение естественным образом включает в себя различные варианты осуществления, которые не описываются в данном документе, такие как конфигурации, в которых вышеописанные конфигурации применяются друг к другу. Соответственно, технические рамки настоящего изобретения должны быть определены только посредством сущностей, чтобы определять изобретение в рамках формулы изобретения, рассматриваемых как подходящие на основе вышеупомянутого описания.
Список ссылочных позиций
[0083] 1 подложка
2 дрейфовая область
3 область кармана
4 канавка электрода истока
5 область истока
6 электрод истока
7 канавка электрода затвора
8 изолирующая пленка затвора
9 электрод затвора
10 проводка затвора
11 пленка из оксида кремния
12 область стока
13 электрод стока
14 межслойная изолирующая пленка
15 проводка истока
16 проводка стока.

Claims (25)

1. Полупроводниковое устройство, содержащее:
подложку;
дрейфовую область первого типа проводимости, обеспеченную на первой основной поверхности подложки и имеющую более высокую концентрацию примеси, чем подложка;
канавку электрода истока, сформированную от второй основной поверхности дрейфовой области в направлении, перпендикулярном второй основной поверхности, причем вторая основная поверхность находится напротив первой основной поверхности;
область кармана второго типа проводимости в контакте с боковой поверхностью канавки электрода истока и сформированную внутри дрейфовой области по меньшей мере частично;
область истока первого типа проводимости в контакте с боковой поверхностью канавки электрода истока и сформированную внутри области кармана;
электрод истока, электрически соединенный с областью истока;
канавку электрода затвора, сформированную от второй основной поверхности в перпендикулярном направлении так, чтобы быть в контакте с дрейфовой областью, областью кармана и областью истока;
изолирующую пленку затвора, сформированную на поверхности канавки электрода затвора;
электрод затвора, сформированный на поверхности изолирующей пленки затвора;
область стока первого типа проводимости, сформированную внутри дрейфовой области на расстоянии от области кармана; и
электрод стока, электрически соединенный с областью стока, при этом
канавка электрода затвора сформирована в контакте с канавкой электрода истока, и
упомянутое полупроводниковое устройство дополнительно содержит проводку затвора, электрически изолированную от электрода истока и сформированную внутри канавки электрода истока в контакте с электродом затвора.
2. Полупроводниковое устройство по п. 1, в котором канавка электрода истока сформирована более глубоко, чем канавка электрода затвора.
3. Полупроводниковое устройство по п. 1 или 2, в котором проводка затвора сформирована в контакте с подложкой через изолирующую пленку.
4. Полупроводниковое устройство по п. 1 или 2, дополнительно содержащее:
межслойную изолирующую пленку, сформированную на второй основной поверхности;
проводку истока, электрически соединенную с электродом истока; и
проводку стока, электрически соединенную с электродом стока,
при этом проводка истока и проводка стока сформированы на основной поверхности межслойной изолирующей пленки напротив и параллельно второй основной поверхности.
5. Полупроводниковое устройство по п. 1 или 2, в котором подложка выполнена из изолятора или полуизолятора.
6. Полупроводниковое устройство по п. 1 или 2, в котором электрод затвора и проводка затвора сформированы из одинакового материала.
7. Полупроводниковое устройство по п. 1 или 2, в котором проводка затвора сформирована из кремния и электрически изолирована от электрода истока посредством пленки из оксида кремния, сформированной на поверхности проводки затвора.
8. Полупроводниковое устройство по п. 1 или 2, в котором дрейфовая область выполнена из полупроводника с широкой запрещенной зоной.
RU2019106317A 2016-08-10 2016-08-10 Полупроводниковое устройство RU2705761C1 (ru)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/073525 WO2018029796A1 (ja) 2016-08-10 2016-08-10 半導体装置

Publications (1)

Publication Number Publication Date
RU2705761C1 true RU2705761C1 (ru) 2019-11-11

Family

ID=61161949

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2019106317A RU2705761C1 (ru) 2016-08-10 2016-08-10 Полупроводниковое устройство

Country Status (11)

Country Link
US (1) US10937874B2 (ru)
EP (1) EP3499549B1 (ru)
JP (1) JP6620889B2 (ru)
KR (1) KR101988202B1 (ru)
CN (1) CN109564876B (ru)
BR (1) BR112019002551B1 (ru)
CA (1) CA3033462C (ru)
MX (1) MX2019001527A (ru)
MY (1) MY183245A (ru)
RU (1) RU2705761C1 (ru)
WO (1) WO2018029796A1 (ru)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110504308B (zh) * 2019-08-29 2021-03-30 电子科技大学 一种高速低损耗的多槽栅高压功率器件
WO2022096908A1 (ja) * 2020-11-09 2022-05-12 日産自動車株式会社 半導体装置及びその製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271637A (ja) * 1989-04-13 1990-11-06 Oki Electric Ind Co Ltd 薄膜トランジスタアレイの製造方法
JP2002504267A (ja) * 1997-06-10 2002-02-05 スペクトリアン トレンチソースコンタクトを備えた横拡散ｍｏｓトランジスター
JP2011171420A (ja) * 2010-02-17 2011-09-01 On Semiconductor Trading Ltd 半導体装置及びその製造方法
WO2014054375A1 (ja) * 2012-10-02 2014-04-10 シャープ株式会社 電界効果トランジスタおよびその製造方法
WO2015008550A1 (ja) * 2013-07-19 2015-01-22 日産自動車株式会社 半導体装置及びその製造方法
RU2548058C1 (ru) * 2011-04-19 2015-04-10 Ниссан Мотор Ко., Лтд. Полупроводниковое устройство и способ его изготовления

Family Cites Families (54)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828101A (en) * 1995-03-30 1998-10-27 Kabushiki Kaisha Toshiba Three-terminal semiconductor device and related semiconductor devices
JP3303601B2 (ja) * 1995-05-19 2002-07-22 日産自動車株式会社 溝型半導体装置
US5998833A (en) * 1998-10-26 1999-12-07 North Carolina State University Power semiconductor devices having improved high frequency switching and breakdown characteristics
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP2002270840A (ja) * 2001-03-09 2002-09-20 Toshiba Corp パワーｍｏｓｆｅｔ
JP4590884B2 (ja) * 2003-06-13 2010-12-01 株式会社デンソー 半導体装置およびその製造方法
DE102004029435B4 (de) * 2004-06-18 2017-02-16 Infineon Technologies Ag Feldplattentrenchtransistor
JP2006093430A (ja) * 2004-09-24 2006-04-06 Nec Electronics Corp 半導体装置
JP4961686B2 (ja) * 2005-06-03 2012-06-27 株式会社デンソー 半導体装置
JP5225546B2 (ja) * 2005-12-27 2013-07-03 株式会社豊田中央研究所 半導体装置
JP5303839B2 (ja) * 2007-01-29 2013-10-02 富士電機株式会社 絶縁ゲート炭化珪素半導体装置とその製造方法
US8159024B2 (en) * 2007-04-20 2012-04-17 Rensselaer Polytechnic Institute High voltage (>100V) lateral trench power MOSFET with low specific-on-resistance
US8129779B2 (en) * 2007-09-03 2012-03-06 Rohm Co., Ltd. Trench gate type VDMOSFET device with thicker gate insulation layer portion for reducing gate to source capacitance
US8384152B2 (en) * 2007-09-20 2013-02-26 Rohm Co., Ltd. Semiconductor device having trench gate VDMOSFET and method of manufacturing the same
JP2009081397A (ja) * 2007-09-27 2009-04-16 Fuji Electric Device Technology Co Ltd 半導体装置および半導体装置の製造方法
JP2009135360A (ja) * 2007-12-03 2009-06-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2009146994A (ja) * 2007-12-12 2009-07-02 Toyota Industries Corp トレンチゲート型半導体装置
JP2010016221A (ja) * 2008-07-04 2010-01-21 Nec Electronics Corp 双方向スイッチ、及び半導体装置
JP5588671B2 (ja) * 2008-12-25 2014-09-10 ローム株式会社 半導体装置の製造方法
US8546893B2 (en) * 2010-01-12 2013-10-01 Mohamed N. Darwish Devices, components and methods combining trench field plates with immobile electrostatic charge
JP5762689B2 (ja) * 2010-02-26 2015-08-12 株式会社東芝 半導体装置
TWI426568B (zh) * 2010-03-29 2014-02-11 Sinopower Semiconductor Inc 半導體功率元件與其製作方法
US8786011B2 (en) * 2010-04-28 2014-07-22 Nissan Motor Co., Ltd. Semiconductor device
JP5775268B2 (ja) * 2010-06-09 2015-09-09 ローム株式会社 半導体装置およびその製造方法
JP2012059931A (ja) * 2010-09-09 2012-03-22 Toshiba Corp 半導体装置
WO2012105609A1 (ja) * 2011-02-02 2012-08-09 ローム株式会社 半導体装置
JP2012169384A (ja) * 2011-02-11 2012-09-06 Denso Corp 炭化珪素半導体装置およびその製造方法
JP2012182212A (ja) * 2011-02-28 2012-09-20 Toshiba Corp 半導体装置の製造方法および半導体装置
JP2012204563A (ja) * 2011-03-25 2012-10-22 Toshiba Corp 半導体素子及び半導体素子の製造方法
EP2732471B8 (en) * 2011-07-14 2019-10-09 ABB Schweiz AG Insulated gate bipolar transistor and method of production thereof
TWI430449B (zh) * 2011-09-29 2014-03-11 Anpec Electronics Corp 橫向堆疊式超級接面功率半導體元件
JP5644793B2 (ja) 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP2013258333A (ja) * 2012-06-13 2013-12-26 Toshiba Corp 電力用半導体装置
JP5812029B2 (ja) * 2012-06-13 2015-11-11 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP6061181B2 (ja) * 2012-08-20 2017-01-18 ローム株式会社 半導体装置
DE112013005770B4 (de) * 2012-12-03 2022-12-01 Infineon Technologies Ag Halbleitervorrichtung, integrierte Schaltung und Verfahren zum Herstellen einer Halbleitervorrichtung
KR101920717B1 (ko) * 2013-01-14 2018-11-21 삼성전자주식회사 이중 병렬 채널 구조를 갖는 반도체 소자 및 상기 반도체 소자의 제조 방법
WO2014171048A1 (ja) * 2013-04-16 2014-10-23 パナソニック株式会社 炭化珪素半導体装置およびその製造方法
US9490328B2 (en) * 2013-06-26 2016-11-08 Hitachi, Ltd. Silicon carbide semiconductor device and manufacturing method of the same
US9401399B2 (en) * 2013-10-15 2016-07-26 Infineon Technologies Ag Semiconductor device
CN104969356B (zh) * 2014-01-31 2019-10-08 瑞萨电子株式会社 半导体器件
WO2016047438A1 (ja) * 2014-09-26 2016-03-31 三菱電機株式会社 半導体装置
DE102014116773A1 (de) * 2014-11-17 2016-05-19 Infineon Technologies Ag Halbleitervorrichtung und Bipolartransistor mit isoliertem Gate mit Transistorzellen und Sensorzelle
US9768284B2 (en) * 2015-03-05 2017-09-19 Infineon Technologies Americas Corp. Bipolar semiconductor device having a charge-balanced inter-trench structure
US11257944B2 (en) * 2015-04-27 2022-02-22 Rohm Co., Ltd. Semiconductor device and semiconductor device manufacturing method
JP6409681B2 (ja) * 2015-05-29 2018-10-24 株式会社デンソー 半導体装置およびその製造方法
US9530882B1 (en) * 2015-11-17 2016-12-27 Force Mos Technology Co., Ltd Trench MOSFET with shielded gate and diffused drift region
US9673318B1 (en) * 2016-01-13 2017-06-06 Infineon Technologies Americas Corp. Semiconductor device including a gate trench having a gate electrode located above a buried electrode
DE102016102493B3 (de) * 2016-02-12 2017-07-20 Infineon Technologies Ag Halbleitervorrichtung mit einem temperatursensor, temperatursensor und verfahren zum herstellen einer halbleitervorrichtung mit einem temperatursensor
JP6651894B2 (ja) * 2016-02-23 2020-02-19 株式会社デンソー 化合物半導体装置およびその製造方法
CA3025767C (en) * 2016-05-30 2019-07-23 Nissan Motor Co., Ltd. Semiconductor device
TWI567979B (zh) * 2016-06-22 2017-01-21 Sinopower Semiconductor Inc 溝槽式功率半導體元件
US10446545B2 (en) * 2016-06-30 2019-10-15 Alpha And Omega Semiconductor Incorporated Bidirectional switch having back to back field effect transistors
CN109119477B (zh) * 2018-08-28 2021-11-05 上海华虹宏力半导体制造有限公司 沟槽栅mosfet及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02271637A (ja) * 1989-04-13 1990-11-06 Oki Electric Ind Co Ltd 薄膜トランジスタアレイの製造方法
JP2002504267A (ja) * 1997-06-10 2002-02-05 スペクトリアン トレンチソースコンタクトを備えた横拡散ｍｏｓトランジスター
JP2011171420A (ja) * 2010-02-17 2011-09-01 On Semiconductor Trading Ltd 半導体装置及びその製造方法
RU2548058C1 (ru) * 2011-04-19 2015-04-10 Ниссан Мотор Ко., Лтд. Полупроводниковое устройство и способ его изготовления
WO2014054375A1 (ja) * 2012-10-02 2014-04-10 シャープ株式会社 電界効果トランジスタおよびその製造方法
WO2015008550A1 (ja) * 2013-07-19 2015-01-22 日産自動車株式会社 半導体装置及びその製造方法

Also Published As

Publication number Publication date
BR112019002551B1 (pt) 2023-01-17
US20200381522A1 (en) 2020-12-03
KR101988202B1 (ko) 2019-06-11
US10937874B2 (en) 2021-03-02
EP3499549A4 (en) 2019-08-07
MX2019001527A (es) 2019-07-04
WO2018029796A1 (ja) 2018-02-15
JP6620889B2 (ja) 2019-12-18
MY183245A (en) 2021-02-18
KR20190025988A (ko) 2019-03-12
JPWO2018029796A1 (ja) 2019-06-06
CA3033462C (en) 2020-09-01
BR112019002551A2 (pt) 2019-05-21
CN109564876A (zh) 2019-04-02
EP3499549B1 (en) 2020-03-18
EP3499549A1 (en) 2019-06-19
CN109564876B (zh) 2020-02-21
CA3033462A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
TW201618276A (zh) 改良之氮化鎵結構
US11222973B2 (en) Semiconductor device
WO2013085748A1 (en) VERTICAL GaN JFET WITH GATE AND SOURCE ELECTRODES ON REGROWN GATE
US20200020775A1 (en) Semiconductor device and manufacturing method of the same
JPWO2004109808A1 (ja) 半導体装置およびその製造方法
US20140295652A1 (en) Gan vertical superjunction device structures and fabrication methods
CN110911470B (zh) 半导体装置
RU2705761C1 (ru) Полупроводниковое устройство
RU2702405C1 (ru) Полупроводниковое устройство
JP2021044514A (ja) 半導体装置
US20150132900A1 (en) VERTICAL GaN JFET WITH LOW GATE-DRAIN CAPACITANCE AND HIGH GATE-SOURCE CAPACITANCE
US10103259B2 (en) Method of manufacturing a wide bandgap vertical-type MOSFET
US20230387290A1 (en) Silicon carbide metal oxide semiconductor field effect transistor device
JP7113985B2 (ja) 半導体素子及び半導体素子の製造方法
US10734483B2 (en) Semiconductor device
WO2022096908A1 (ja) 半導体装置及びその製造方法
JP2022159941A (ja) 半導体装置
CN118693154A (zh) 半导体装置
CN117457738A (zh) 一种降低表面温度的ldmos结构及其制备方法
CN115136322A (zh) 具有饱和接触部的mosfet和用于形成具有饱和接触部的mosfet的方法
GB2586599A (en) Electrically shorted PN junctions and functional semiconductor designs for the same
JP2006278768A (ja) 半導体装置