KR920005488A - 데이타 출력버퍼 - Google Patents

데이타 출력버퍼 Download PDF

Info

Publication number
KR920005488A
KR920005488A KR1019900012227A KR900012227A KR920005488A KR 920005488 A KR920005488 A KR 920005488A KR 1019900012227 A KR1019900012227 A KR 1019900012227A KR 900012227 A KR900012227 A KR 900012227A KR 920005488 A KR920005488 A KR 920005488A
Authority
KR
South Korea
Prior art keywords
supply voltage
capacitor
data
nmos transistor
line
Prior art date
Application number
KR1019900012227A
Other languages
English (en)
Other versions
KR930003929B1 (ko
Inventor
이장규
정성욱
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019900012227A priority Critical patent/KR930003929B1/ko
Priority to DE4101143A priority patent/DE4101143C1/de
Priority to JP3003676A priority patent/JP2703666B2/ja
Priority to GB9101266A priority patent/GB2246885B/en
Priority to US07/643,285 priority patent/US5241502A/en
Publication of KR920005488A publication Critical patent/KR920005488A/ko
Application granted granted Critical
Publication of KR930003929B1 publication Critical patent/KR930003929B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/145—Applications of charge pumps; Boosted voltage circuits; Clamp circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/106—Data output latches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/06—Modifications for ensuring a fully conducting state
    • H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01714—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by bootstrapping, i.e. by positive feed-back

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Dram (AREA)
  • Logic Circuits (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음.

Description

데이타 출력버퍼
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 종래의 DRAM소자의 데이타 출력버퍼의 일실시예를 나타낸 회로도.
제2도는 종래의 DRAM소자의 데이타 출력버퍼의 다른 실시예를 나타낸 회로도.
제3도는 종래의 DRAM소자의 데이타 출력버퍼의 또 다른 실시예를 나타낸 회로도.
제4도 본 발명에 의한 DRAM소자의 데이타 출력버퍼의 바람직한 일실시예의 회로도.
제5도 제4도의 공급전압변환수단의 구성도.
제6도 고레벨 VCC1에서의 제4도의 각 노드전압과 데이타 출력전압과의 관계를 나타낸 파형도.
제7도는 고레벨 VCC1에서의 제4도의 부트스트랩회로에 제2전원전압(VCC2)이 아닌 제1전원전압(VCC1)이 공급되는 경우에 각 노드전압과 데이타 출력전압과의 관계를 나타낸 파형도.
* 도면의 주요부분에 대한 부호의 설명
10 : 출력게이트수단 20 : 부트스트랩회로
30 : 공급전압변환수단 21 : 과전류제한수단
SL1 : 제1공급전압라인 SL2 : 그라운드라인
SL3 : 제2공급전압라인 MC : 주캐패시터 또는 제1캐패시터
SL : 부캐패시터 또는 제2캐패시터 NM1∼NM9 : NMOS트랜지스터
PM1,PM2 : PMOS트랜지스터 NA1,NA2 : 낸드게이트
DL : 비반전데이타라인 DLB : 반전데이타라인

Claims (6)

  1. 비반전 및 반전데이타신호가 각각 인가되는 한쌍의 데이타라인 ; 출력인에이블신호에 응답하여 상기 비반전 및 반전데이타신호를 게이팅하기 위한 출력데이트수단 ; 제1공급전압라인과 그라운드인 사이에 직렬로 연결된 한쌍의 풀업 및 풀다운 NMOS트렌지스터 ; 상기 제1공급전압라인에 공급되는 제1공급전압을 입력하여 소정레벨 이상에서는 제1공급전압에 관계없이 일정레벨의 제2공급전압을 발생하기 위한 공급전압변환회로 ; 상기 제2공급전압을 공급받아 선충전되고 상기 출력게이트수단을 통하여 데이타 "하이" 구동시에 상기 풀업 NMOS트렌지스터를 승압된 전압레벨로 구동하기 위한 부트스트랩회로를 구비한 것을 특징으로 하는 데이타 출력버퍼.
  2. 제1항에 있어서, 상기 공급전압변환회로의 소정레벨은 4V인 것을 특징으로 하는 데이타출력버퍼.
  3. 제1항에 있어서, 상기 부트스트랩회로는 상기 제2공급전압으로 선충전되는 제1캐패시터(MC)와, 상기 제1캐패시터에 제2공급전압을 결합시켜 주기위한 제1NMOS트렌지스터(NM5)와, 상기 제1NMOS트렌지스터를 데이타"하이"구동시에 완전히 턴온시키기 위한 제2캐패시터(SC)와, 상기 제2캐패시터를 선충전시키기 위해 상기 제2공급전압을 결합시켜 주기 위한 제2 및 제3NMOS트렌지스터(NM6,NM7)와, 상기 제2캐패시터에 과전류가 유입되는 것을 제한하기 위한 과전류제한수단(NM8,NM9)과, 상기 제1캐패시터의 일측단자와 그라운드라인 사이에 연결되어, 상기 데이타"하이"구동시에는 상기 제1캐패시터의 일측단자의 부트스트랩핑된 전압을 상기 풀업트렌지스터의 게이트전극에 전달하고 그외 동작모드에서는 그라운드전위를 전달하기 위한 제1COMS인버터(PM1,NM3)와, 상기 제2공급전압라인(SL1)과 그라운드라인(SL2) 사이에 연결되어, 상기 데이타"하이"구동시에는 상기 제1캐패시터의 타측단자에 제2공급전압을 전달하고 그 외 동작모드에서는 그라운드전위를 전달하기 위한 제2COMS인버터(PM2,NM4)를 구비하여서 된 것을 특징으로 하는 데이타 출력버퍼.
  4. 제3항에 있어서, 상기 제2NMOS트렌지스터(NM6)는 상기 제2공급전압라인(SL3)에 연결된 드레인전극, 상기 제1캐패시터(MC)의 일측단자에 연결된 게이트 전극 및 상기 제2캐패시터(SC)의 일측단자에 연결된 소오스전극을 가지며, 상기 제3NMOS트렌지스터(NM7)는 제2공급전압라인(SL3)에 연결된 드레인전극, 상기 드레인전극에 연결된 게이트전극, 및 상기 제2캐패시터(SC)의 일측 단자에 연결된 소오스전극을 가지는 것을 특징으로 하는 데이타출력버퍼.
  5. 제3항에 있어서, 상기 과전류제한수단(NM8,NM9)은 상기 제2캐패시터(SC)의 일측단자와 제1공급전압라인(SL1)사이에 그의 드레인과 소오스가 연결된 두개의 NMOS트렌지스터를 직렬로 연결하여서 된 것을 특징으로 하는 데이타출력버퍼.
  6. 제1항에 있어서, 상기 출력게이트수단은 상기 출력인에이블신호에 응답하여 상기 비반전데이타라인을 상기 부트스트랩회로에 결합하기 위한 제1NAND게이트와, 상기 출력인에이블 신호에 응답하여 상기 반전데이타라인을 인버터를 통하여 상기 풀다운 NMOS트렌지스터의 게이트전극에 결합하기 위한 제2NAND게이트를 구비한 것을 특징으로 하는 데이타 출력버퍼.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019900012227A 1990-08-09 1990-08-09 데이타 출력버퍼 KR930003929B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1019900012227A KR930003929B1 (ko) 1990-08-09 1990-08-09 데이타 출력버퍼
DE4101143A DE4101143C1 (ko) 1990-08-09 1991-01-16
JP3003676A JP2703666B2 (ja) 1990-08-09 1991-01-17 データ出力バッファ回路
GB9101266A GB2246885B (en) 1990-08-09 1991-01-21 Data output buffer circuit
US07/643,285 US5241502A (en) 1990-08-09 1991-01-22 Data output buffer circuit with precharged bootstrap circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019900012227A KR930003929B1 (ko) 1990-08-09 1990-08-09 데이타 출력버퍼

Publications (2)

Publication Number Publication Date
KR920005488A true KR920005488A (ko) 1992-03-28
KR930003929B1 KR930003929B1 (ko) 1993-05-15

Family

ID=19302170

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019900012227A KR930003929B1 (ko) 1990-08-09 1990-08-09 데이타 출력버퍼

Country Status (5)

Country Link
US (1) US5241502A (ko)
JP (1) JP2703666B2 (ko)
KR (1) KR930003929B1 (ko)
DE (1) DE4101143C1 (ko)
GB (1) GB2246885B (ko)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950000496B1 (ko) * 1992-01-30 1995-01-24 삼성전자 주식회사 반도체 메모리 장치의 데이타 출력회로
US5248907A (en) * 1992-02-18 1993-09-28 Samsung Semiconductor, Inc. Output buffer with controlled output level
US5694361A (en) * 1992-03-18 1997-12-02 Uchida; Toshiya Output circuit
US5469385A (en) * 1993-05-11 1995-11-21 Texas Instruments Incorporated Output buffer with boost from voltage supplies
EP0627807B1 (en) * 1993-05-27 1998-08-12 Fujitsu Limited Power line connection circuit and power line switch IC for the same
KR960007258B1 (ko) * 1993-09-03 1996-05-29 금성일렉트론 주식회사 출력 버퍼
DE4447546C2 (de) * 1993-10-29 1996-06-27 Mitsubishi Electric Corp Integrierte Halbleiterschaltung
DE4437711C2 (de) * 1993-10-29 1996-11-28 Mitsubishi Electric Corp Integrierte Halbleiterschaltung
KR960012789B1 (ko) * 1993-12-01 1996-09-24 현대전자산업 주식회사 부트스트랩 회로
KR0154157B1 (ko) * 1994-04-29 1998-12-15 김주용 반도체 소자의 부스트랩 회로
KR970005574B1 (ko) * 1994-08-24 1997-04-17 현대전자산업 주식회사 노이즈 감쇠 출력 버퍼
JPH0897706A (ja) * 1994-09-26 1996-04-12 Nec Corp 出力バッファ回路
KR960043524A (ko) * 1995-05-23 1996-12-23 홍-치우 후 출력 버퍼링 장치
KR0135323B1 (ko) * 1995-05-25 1998-05-15 김광호 클램프기능을 가지는 데이타 출력버퍼
JP3431774B2 (ja) * 1995-10-31 2003-07-28 ヒュンダイ エレクトロニクス アメリカ 混合電圧システムのための出力ドライバ
DE19545558C2 (de) * 1995-12-06 2002-06-27 Infineon Technologies Ag Verfahren zur Ansteuerung eines Feldeffekttransistors
US5952847A (en) * 1996-06-25 1999-09-14 Actel Corporation Multiple logic family compatible output driver
EP0821362B1 (en) * 1996-07-24 2004-05-26 STMicroelectronics S.r.l. Output stage for a memory device and for low voltage applications
US5828262A (en) * 1996-09-30 1998-10-27 Cypress Semiconductor Corp. Ultra low power pumped n-channel output buffer with self-bootstrap
US5894241A (en) * 1996-09-30 1999-04-13 Cypress Semiconductor Corp. Bootstrap augmentation circuit and method
US5877635A (en) * 1997-03-07 1999-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Full-swing buffer circuit with charge pump
KR100266901B1 (ko) * 1997-09-04 2000-10-02 윤종용 내부 전원 전압 발생 회로 및 그것을 이용한 반도체 메모리 장치
US5959468A (en) * 1997-09-26 1999-09-28 Advanced Micro Devices, Inc. Buffer for static in/static out dynamic speed
US6118326A (en) * 1997-11-06 2000-09-12 Analog Devices, Inc. Two-phase bootstrapped CMOS switch drive technique and circuit
US6188265B1 (en) * 1997-12-12 2001-02-13 Scenix Semiconduction, Inc. High-voltage NMOS switch
US5988819A (en) * 1998-02-17 1999-11-23 Maxim Integrated Products, Inc. Single output transistor output stage for interface applications
US6225819B1 (en) 1998-03-17 2001-05-01 Cypress Semiconductor Corp. Transmission line impedance matching output buffer
US6066977A (en) * 1998-05-21 2000-05-23 Lattice Semiconductor Corporation Programmable output voltage levels
US6141263A (en) 1999-03-01 2000-10-31 Micron Technology, Inc. Circuit and method for a high data transfer rate output driver
US6281730B1 (en) 1999-05-13 2001-08-28 National Semiconductor Corporation Controlled slew rate driver
JP4354056B2 (ja) * 1999-10-12 2009-10-28 株式会社 沖マイクロデザイン 半導体集積回路
JP2001126483A (ja) 1999-10-28 2001-05-11 Mitsubishi Electric Corp データ出力回路およびそれを備える半導体記憶装置
US6512400B1 (en) * 2000-08-30 2003-01-28 Micron Technology, Inc. Integrated circuit comparator or amplifier
US6384621B1 (en) 2001-02-22 2002-05-07 Cypress Semiconductor Corp. Programmable transmission line impedance matching circuit
US7888962B1 (en) 2004-07-07 2011-02-15 Cypress Semiconductor Corporation Impedance matching circuit
JP4520241B2 (ja) * 2004-07-29 2010-08-04 パナソニック株式会社 半導体装置およびカメラ
JP4712519B2 (ja) * 2005-05-27 2011-06-29 フリースケール セミコンダクター インコーポレイテッド ハイサイド駆動回路用チャージポンプ回路及びドライバ駆動電圧回路
US7417903B2 (en) * 2005-09-29 2008-08-26 Hynix Semiconductor Inc. Core voltage generator and method for generating core voltage in semiconductor memory device
US8036846B1 (en) 2005-10-20 2011-10-11 Cypress Semiconductor Corporation Variable impedance sense architecture and method
US20070146020A1 (en) * 2005-11-29 2007-06-28 Advanced Analogic Technologies, Inc High Frequency Power MESFET Gate Drive Circuits
KR100736396B1 (ko) * 2006-02-13 2007-07-09 삼성전자주식회사 저전력 소모를 위한 소 신호 수신기 및 이를 구비하는반도체 장치
KR101652824B1 (ko) 2009-07-29 2016-08-31 삼성전자주식회사 와이드 전압 레인지용 출력 드라이버
US9515660B1 (en) * 2015-09-02 2016-12-06 Qualcomm Incorporated Single-ended contention-free wide operating range level voltage shifter with built-in voltage boosting and down-stepping assisting circuitry
US9761285B1 (en) * 2016-02-26 2017-09-12 Globalfoundries Inc. Sense amplifier and latching scheme
US11095215B2 (en) * 2018-11-26 2021-08-17 Texas Instruments Incorporated Multi-capacitor bootstrap circuit

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3959781A (en) * 1974-11-04 1976-05-25 Intel Corporation Semiconductor random access memory
JPS60140924A (ja) * 1983-12-27 1985-07-25 Nec Corp 半導体回路
JPS60201591A (ja) * 1984-03-26 1985-10-12 Hitachi Ltd 半導体集積回路装置
JPH0817032B2 (ja) * 1986-03-12 1996-02-21 株式会社日立製作所 半導体集積回路装置
JPH0810550B2 (ja) * 1986-09-09 1996-01-31 日本電気株式会社 バツフア回路
US4751679A (en) * 1986-12-22 1988-06-14 Motorola, Inc. Gate stress test of a MOS memory
JPS63175287A (ja) * 1987-01-16 1988-07-19 Hitachi Ltd 記憶装置
KR960009249B1 (ko) * 1987-04-24 1996-07-16 미다 가쓰시게 반도체 메모리
JPH01171194A (ja) * 1987-12-25 1989-07-06 Nec Ic Microcomput Syst Ltd 半導体記憶装置
EP0608967A3 (en) * 1989-02-18 1994-08-24 Sony Corporation Memory devices
KR910005602B1 (ko) * 1989-06-15 1991-07-31 삼성전자 주식회사 어드레스 변환 검출에 따른 출력버퍼의 프리챠아지 제어방법
CA2008749C (en) * 1989-06-30 1999-11-30 Frank Wanlass Noise rejecting ttl to cmos input buffer
US5103113A (en) * 1990-06-13 1992-04-07 Texas Instruments Incorporated Driving circuit for providing a voltage boasted over the power supply voltage source as a driving signal
KR920010345B1 (ko) * 1990-06-30 1992-11-27 삼성전자 주식회사 선충전수단을 구비한 라이트 드라이버(write driver)

Also Published As

Publication number Publication date
GB2246885A (en) 1992-02-12
US5241502A (en) 1993-08-31
GB9101266D0 (en) 1991-03-06
JP2703666B2 (ja) 1998-01-26
DE4101143C1 (ko) 1992-04-16
GB2246885B (en) 1994-11-02
JPH04232690A (ja) 1992-08-20
KR930003929B1 (ko) 1993-05-15

Similar Documents

Publication Publication Date Title
KR920005488A (ko) 데이타 출력버퍼
KR950015380A (ko) 반도체 메모리장치의 워드라인구동회로
KR920022295A (ko) 높은 출력 이득을 얻는 데이타 출력 드라이버
KR970076808A (ko) 레벨 변이 및 전압 보호용 출력 구동 회로
KR930008859A (ko) 직류 전류를 제거한 데이타 출력 버퍼
KR910013734A (ko) 잡음 허용 입력 버퍼
KR930018852A (ko) 승압 단속 회로 및 이를 구비하는 출력버퍼회로
KR870009386A (ko) 반도체 감지증폭기
KR970051131A (ko) 반도체 메모리의 센스 앰프 출력 제어 회로
KR920001517A (ko) 선충전수단을 구비한 라이트 드라이버(write driver)
KR900018786A (ko) 반도체 메모리 장치의 데이터 출력단 전압레벨 조절회로
JPH0470716B2 (ko)
KR850004685A (ko) 반도체 메모리 장치
KR940025178A (ko) 데이터 출력회로
KR920001844A (ko) 플립플롭 회로 및 그 로직 상태 제공 방법
KR100218315B1 (ko) 레벨시프트 회로
KR950012459A (ko) 다(多)비트 출력 메모리 회로용 출력 회로
JP3211830B2 (ja) Ｃｍｏｓレベル・シフタ回路
KR940016265A (ko) 특정 컬럼 선택 드라이버 전압을 가진 디코드화된 소오스 센스 증폭기
KR100210844B1 (ko) 데이타 출력 버퍼 회로
KR970051095A (ko) 챠지펌프 회로
JP2529305B2 (ja) 中間レベル設定回路
KR100271651B1 (ko) 센스증폭기
KR100247791B1 (ko) 출력 버퍼
JP2932852B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080502

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee