KR850004685A - 반도체 메모리 장치 - Google Patents

반도체 메모리 장치 Download PDF

Info

Publication number
KR850004685A
KR850004685A KR1019840007596A KR840007596A KR850004685A KR 850004685 A KR850004685 A KR 850004685A KR 1019840007596 A KR1019840007596 A KR 1019840007596A KR 840007596 A KR840007596 A KR 840007596A KR 850004685 A KR850004685 A KR 850004685A
Authority
KR
South Korea
Prior art keywords
circuit
output
pair
switch
signal
Prior art date
Application number
KR1019840007596A
Other languages
English (en)
Other versions
KR910003596B1 (en
Inventor
후미오 바바 (외 2)
Original Assignee
야마모도 다굴마
후지쓰 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 야마모도 다굴마, 후지쓰 가부시끼가이샤 filed Critical 야마모도 다굴마
Publication of KR850004685A publication Critical patent/KR850004685A/ko
Application granted granted Critical
Publication of KR910003596B1 publication Critical patent/KR910003596B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4093—Input/output [I/O] data interface arrangements, e.g. data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

내용 없음

Description

반도체 메모리 장치
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제6도는 본 발명의 실시예로서 반도체 메모리 장치의 부분 회로도.
제7도는 제6도의 메모리 장치에서 사용된 출력 증폭기의 전기 회로도.
제8도는 제6도의 메모리 장치의 동작에 대한 파형도.

Claims (7)

  1. 메모리 셀로부터 독출신호를 수신하는 전단(前段) 출력증폭기 회로, 상기 전단 출력증폭기 회로의 출력신호를 수신하는 출력 버퍼회로, 상기 전단 출력증폭기 회로와 상기 출력 버퍼회로 사이에 삽입된 스위치 회로로 구성되며, 상기 스위치 회로는 출력신호가 상기 전단 출력증폭기 회로로부터 상기 출력 버퍼회로로 공급되기 바로 전에 온으로 되며 상기 출력회로의 출력상태가 정착된 후에 오프로 되고 출력 데이타에 해당하는 전위가 상기 스위치 회로와 상기 출력 버퍼회로 사이의 회로에 유지되며, 이것에 의해 상기 전단 구동회로의 리세트 기간 동안에라도 상기 출력 버퍼회로의 출력상태를 보유하게 되는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제1항에 있어서, 구동신호를 상기 스위치 회로에 공급하기 위한 스위치 구동회로로 더 구성되는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제2항에 있어서, 상기 스위치 구동회로가 반대 극성을 가지는 클록펄스에 의해 구동되고 토템플로 연결된 MOS트랜지스터 및 상기 스위치 회로에 공급된 상기 구동신호의 진폭을 증가시키기 위해 상기 MOS트랜지스터의 결합점에 연결되고 클록신호에 의해 구동되는 부트스트랩 콘덴서로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서, 상기 스위치 회로와 상기 출력 버퍼회로 사이에 삽입되어 상기 스위치 회로가 오프된 후에라도 상기 스위치 회로를 경유하여 상기 전단 출력증폭기 회로로부터 공급된 상기 출력신호를 보유시키는 래치회로로 더 구성되는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제4항에 있어서, 상기 래치회로가 게이트와 드레인에서 서로 교차 결합된 한쌍의 구동 트랜지스터및 상기 구동 트랜지스터의 드레인에 연결된 한쌍의 부하수단을 가지는 플립플롭회로로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제1항에 있어서, 상기 전단 출력증폭기 회로가 게이트와 드레인에서 상호 교차 결합된 한쌍의 구동 트랜지스터, 상기 구동 트랜지스터의 드레인에 연결된 한쌍의 부하 트랜지스터, 및 선택된 메모리 셀로부터 독출신호를 수신하기 위한 데이타버스와 상기 부하트랜지스터의 게이트 사이에 삽입된 한쌍의 입력트랜지스터로 구성되며, 상기 전단 출력증폭기가 상기 부하 트랜지스터의 드레인에 클록신호를 인가함으로써 활성화되는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제1항에 있어서, 상기 전단 출력증폭기 회로의 상기 출력신호가 한쌍의 보상 데이타 신호를 포함하고 상기 스위치 회로가 상기 쌍의 보상 데이타 신호를 스위치시키는 한쌍의 MOS트랜지스터로 구성되는 것을 특징으로 하는 반도체 메모리 장치.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR8407596A 1983-12-01 1984-12-01 Output circuit of semiconductor memory device drived with high speed clock signal KR910003596B1 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP58-2273722 1983-12-01
JP58227372A JPS60119698A (ja) 1983-12-01 1983-12-01 半導体メモリ

Publications (2)

Publication Number Publication Date
KR850004685A true KR850004685A (ko) 1985-07-25
KR910003596B1 KR910003596B1 (en) 1991-06-07

Family

ID=16859768

Family Applications (1)

Application Number Title Priority Date Filing Date
KR8407596A KR910003596B1 (en) 1983-12-01 1984-12-01 Output circuit of semiconductor memory device drived with high speed clock signal

Country Status (5)

Country Link
US (1) US4653027A (ko)
EP (1) EP0144223B1 (ko)
JP (1) JPS60119698A (ko)
KR (1) KR910003596B1 (ko)
DE (1) DE3482073D1 (ko)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62165785A (ja) * 1986-01-17 1987-07-22 Mitsubishi Electric Corp 半導体記憶装置
JPS63113892A (ja) * 1986-10-30 1988-05-18 Nec Corp 出力回路
FR2607955B1 (fr) * 1986-12-05 1989-02-10 Eurotechnique Sa Dispositif d'autosynchronisation des circuits de sortie d'une memoire
JPH01140494A (ja) * 1987-11-26 1989-06-01 Mitsubishi Electric Corp 半導体記憶装置の出力バッファ回路
JPH0752583B2 (ja) * 1987-11-30 1995-06-05 株式会社東芝 半導体メモリ
JPH0438793A (ja) * 1990-06-04 1992-02-07 Toshiba Corp データ転送制御回路およびこれを用いたダイナミック型半導体記憶装置
JPH04121893A (ja) * 1990-09-12 1992-04-22 Mitsubishi Electric Corp 半導体記憶装置
KR930008311B1 (ko) * 1990-12-28 1993-08-27 삼성전자 주식회사 센스 앰프의 출력 제어회로
KR940007639B1 (ko) * 1991-07-23 1994-08-22 삼성전자 주식회사 분할된 입출력 라인을 갖는 데이타 전송회로
US9438234B2 (en) * 2014-11-21 2016-09-06 Semiconductor Energy Laboratory Co., Ltd. Logic circuit and semiconductor device including logic circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3969706A (en) * 1974-10-08 1976-07-13 Mostek Corporation Dynamic random access memory misfet integrated circuit
JPS5920193B2 (ja) * 1977-08-17 1984-05-11 三菱電機株式会社 スタテイックランダムアクセスメモリの出力バッファ回路
US4250412A (en) * 1979-03-05 1981-02-10 Motorola, Inc. Dynamic output buffer
JPS5625290A (en) * 1979-08-07 1981-03-11 Nec Corp Semiconductor circuit
JPS56101694A (en) * 1980-01-18 1981-08-14 Nec Corp Semiconductor circuit
US4603403A (en) * 1983-05-17 1986-07-29 Kabushiki Kaisha Toshiba Data output circuit for dynamic memory device

Also Published As

Publication number Publication date
EP0144223A2 (en) 1985-06-12
EP0144223A3 (en) 1986-10-08
EP0144223B1 (en) 1990-04-25
US4653027A (en) 1987-03-24
KR910003596B1 (en) 1991-06-07
DE3482073D1 (de) 1990-05-31
JPS60119698A (ja) 1985-06-27
JPH0378713B2 (ko) 1991-12-16

Similar Documents

Publication Publication Date Title
KR920005488A (ko) 데이타 출력버퍼
KR950035078A (ko) 플립플롭 회로
JPS6437797A (en) Eprom device
KR950015380A (ko) 반도체 메모리장치의 워드라인구동회로
KR850003610A (ko) 반도체 메모리 장치
KR890010909A (ko) 반도체 메모리 회로
KR940016262A (ko) 반도체메모리장치
KR860006876A (ko) 반도체 장치
KR910013734A (ko) 잡음 허용 입력 버퍼
JPS62500063A (ja) 電子信号の立上り時間改良用補助回路
KR920000076A (ko) 스테이틱형 ram
KR870009386A (ko) 반도체 감지증폭기
KR850004685A (ko) 반도체 메모리 장치
KR890010906A (ko) 스태틱 ram의 출력회로
KR910001746A (ko) 메모리 소자내의 센스 앰프 드라이버
KR850003613A (ko) 짧은 순환시간 주기를 갖는 다이나믹 랜돔 억세스 메모리
KR890008826A (ko) 다이나믹 랜덤 액세스 메모리에 있어서의 센스앰프 구동장치 및 센스앰프 구동방법
KR850008563A (ko) 반도체 메모리 장치
EP0085436B1 (en) Buffer circuits
KR890013902A (ko) 디코오더 회로
KR950001767A (ko) 반도체집적회로의 데이타 입출력선 센싱회로
KR860004380A (ko) 반도체 메모리 장치
KR900019040A (ko) 다이나믹형 랜덤억세스메모리
KR880009375A (ko) 씨모오스 어드레스 버퍼
KR850002641A (ko) 시프트 레지스터

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040524

Year of fee payment: 14

EXPY Expiration of term