KR20060121100A - 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법 - Google Patents

전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법 Download PDF

Info

Publication number
KR20060121100A
KR20060121100A KR1020060042464A KR20060042464A KR20060121100A KR 20060121100 A KR20060121100 A KR 20060121100A KR 1020060042464 A KR1020060042464 A KR 1020060042464A KR 20060042464 A KR20060042464 A KR 20060042464A KR 20060121100 A KR20060121100 A KR 20060121100A
Authority
KR
South Korea
Prior art keywords
substrate
manufacturing
electronic
insulating layer
wiring pattern
Prior art date
Application number
KR1020060042464A
Other languages
English (en)
Other versions
KR100788445B1 (ko
Inventor
하루키 이토
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20060121100A publication Critical patent/KR20060121100A/ko
Application granted granted Critical
Publication of KR100788445B1 publication Critical patent/KR100788445B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49883—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials the conductive materials containing organic materials or pastes, e.g. for thick films
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/24195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01044—Ruthenium [Ru]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01045—Rhodium [Rh]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01076—Osmium [Os]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19106—Disposition of discrete passive components in a mirrored arrangement on two different side of a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/0353—Organic insulating material consisting of two or more materials, e.g. two or more polymers, polymer + filler, + reinforcement
    • H05K1/036—Multilayers with layers of different types
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1461—Applying or finishing the circuit pattern after another process, e.g. after filling of vias with conductive paste, after making printed resistors
    • H05K2203/1469—Circuit made after mounting or encapsulation of the components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

전자 기판의 제조 방법은 기판(5)에 전자 부품(40∼42)을 매립하는 공정과, 도전성(導電性) 재료를 함유하는 액적을 토출하여, 기판(5)에 매립된 전자 부품(40∼42)의 외부 접속 전극(40a∼42a)에 접속되는 배선 패턴(23)을 형성하는 공정을 갖는다.
전자 부품, 외부 접속 전극, 배선 패턴, 반도체 소자

Description

전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자 기기의 제조 방법{ELECTRONIC SUBSTRATE MANUFACTURING METHOD, SEMICONDUCTOR DEVICE MANUFACTURING METHOD, AND ELECTRONIC EQUIPMENT MANUFACTURING METHOD}
도 1은 전자 기판의 제조에 사용하는 액적 토출 장치를 나타낸 모식도.
도 2의 (a) 및 (b)는 액적 토출 장치에서의 헤드를 나타낸 모식도.
도 3의 (a) 내지 (e)는 본 발명에 따른 전자 기판의 제조 방법을 나타낸 공정도.
도 4는 다층 구조 기판의 단면도.
도 5는 외부 접속 단자가 설치된 다층 구조 기판의 단면도.
도 6은 외부 접속 단자가 설치된 다른 형태의 다층 구조 기판의 단면도.
도 7은 다층 구조 기판이 접착 고정된 전자 기기의 하우징을 나타낸 단면도.
도 8은 전자 기기의 일례를 나타낸 사시도.
도면의 주요 부분에 대한 주요 부호의 설명
5 : 기판 10 : 절연층
23 : 배선 패턴 40 : 반도체 소자
40a, 41a, 42a : 외부 접속 전극 40, 41, 42 : 전자 부품
40P, 41P, 42P : 도전 포스트 100 : 액적 토출 장치
103 : 토출 헤드부 104 : 제 1 위치 제어 장치
106 : 스테이지 108 : 제 2 위치 제어 장치
111 : 액상 재료 112 : 제어부
118 : 노즐 120 : 캐비티(cavity)
본 발명은 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자 기기의 제조 방법에 관한 것이다.
최근 전자 기기의 고성능화 및 소형화가 진행됨에 따라, 전자 부품을 탑재한 전자 기판의 고밀도 및 고기능화가 한층 더 요구되고 있다. 예를 들어 일본국 공개특허평3-69191호 공보에는, 기판에 형성된 구리 배선 위에 전자 부품을 탑재하고, 그 위로부터 수지에 의해 일괄적으로 피복하여 전자 부품 매립층을 형성하며, 그 전자 부품 매립층을 접착제에 의해 적층함으로써 전자 기판을 제조하는 기술이 개시되어 있다.
일본국 공개특허2004-55967호 공보에는, 전기 절연체 시트에 전자 부품을 집어넣고, 그 전자 부품의 외부 접속 전극과 맞닿게 되는 도체(導體) 페이스트를 갖는 전기 절연체 시트를 가열 가압에 의해 일체화함으로써, 전자 기판의 박형화(薄型化)를 실현하는 기술이 개시되어 있다.
특허문헌 1의 기술에서는, 구리 배선을 갖는 기판재에 전자 부품을 탑재하기 때문에, 박형화 및 고밀도화가 곤란했다. 특허문헌 2의 기술에서는, 전자 부품의 외부 접속 전극과 대응하는 위치에 도체 페이스트가 형성된 전기 절연체 시트를 별도로 준비할 필요가 있어, 비용 증가 및 생산성 저하를 초래할 우려가 있다.
본 발명은 이상과 같은 점을 고려하여 안출된 것으로서, 비용 증가 및 생산성 저하를 초래하지 않고, 박형화 및 고밀도화를 실현할 수 있는 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자 기기의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 전자 기판의 제조 방법은, 기판에 전자 부품이 탑재된 전자 기판의 제조 방법으로서, 상기 기판에 상기 전자 부품을 매립하는 공정과, 도전성(導電性) 재료를 함유하는 액적을 토출하여, 상기 기판에 매립된 상기 전자 부품의 외부 접속 전극에 접속되는 배선 패턴을 형성하는 공정을 갖는 것을 특징으로 하는 것이다.
따라서, 본 발명의 전자 기판의 제조 방법에서는 전자 부품이 기판에 매립되기 때문에, 매립된 깊이만큼 얇은 전자 기판을 제조하는 것이 가능해져 박형화 및 고밀도화를 실현할 수 있다. 또한, 본 발명에서는 기판에 매립된 전자 부품의 외부 접속 전극에 접속하기 위한 배선 패턴을 액적 토출 방식에 의해 형성하기 때문에, 재료 소비가 억제된다. 또한, 배선 패턴 형상에 따라 헤드를 이동시킴으로써, 임의의 형상을 용이하고 간단하게 형성할 수 있다. 그 결과, 비용 증가 및 생산성 저하를 초래하지 않고 전자 기판을 제조할 수 있다.
기판에 상기 전자 부품을 매립하는 공정으로서는, 상기 전자 부품을 가열하는 공정과, 가열한 상기 전자 부품을 상기 기판에 맞닿게 하여 상기 기판을 연화(軟化)시키는 공정을 채용함으로써, 연화된 기판에 전자 부품을 용이하게 매립할 수 있다.
또한, 반경화(半硬化) 상태의 수지 시트재로 형성된 기판을 사용함으로써, 기판에 전자 부품을 용이하게 매립할 수 있다.
반경화 상태의 수지 시트재로 형성된 기판을 사용할 경우에는, 상기 수지 시트재에 상기 배선 패턴을 형성한 후에, 상기 수지 시트재 및 상기 배선 패턴을 경화시키는 공정을 마련하는 것이 바람직하다.
이것에 의해, 본 발명에서는 기판에 대한 배선 패턴의 밀착성을 향상시키는 것이 가능해진다.
또한, 본 발명에서는 절연성 재료를 함유하는 액적을 토출하여 절연층을 형성하는 공정을 갖는 순서도 적합하게 채용할 수 있다. 이것에 의해, 용이하고 간단하게 절연층을 형성할 수 있다. 이 경우, 반경화 상태의 상기 기판에 상기 절연층을 형성한 후에, 상기 기판 및 상기 절연층을 경화시키는 공정을 마련하는 것이 바람직하다. 이것에 의해, 본 발명에서는 기판에 대한 절연층의 밀착성을 향상시키는 것이 가능해진다.
또한, 절연층을 형성할 경우에는, 상기 절연층을 관통하여, 상기 외부 접속 전극과 상기 배선 패턴에 접속되는 도전 포스트를 상기 액적의 토출에 의해 형성하 는 공정을 마련하는 것이 바람직하다. 이것에 의해, 절연층 위에 형성된 배선 패턴과 전자 부품의 외부 접속 전극을 용이하게 전기적으로 접속시키는 것이 가능해진다.
또한, 상기 배선 패턴 및 상기 절연층의 형성 공정을 반복적으로 행하는 순서도 적합하게 채용할 수 있다.
이것에 의해, 본 발명에서는 고밀도이며 박형인 다층 기판을 저렴한 비용으로 용이하게 제조하는 것이 가능해진다.
또한, 다층 기판을 형성할 경우에는, 전자 소자 형성 재료를 함유하는 액적을 토출하여 전자 소자를 형성하는 공정을 마련하는 것도 바람직하다.
이것에 의해, 본 발명에서는 고기능의 전자 기판을 형성할 수 있다.
한편, 본 발명에 따른 반도체 장치의 제조 방법은, 기판에 반도체 소자가 탑재된 반도체 장치의 제조 방법으로서, 상기 기재된 전자 기판의 제조 방법에 의해, 상기 반도체 소자가 상기 기판에 탑재되는 것을 특징으로 한다.
따라서, 본 발명의 반도체 장치의 제조 방법에서는, 비용 증가 및 생산성 저하를 초래하지 않고 소형 및 박형의 반도체 장치를 제조할 수 있다.
또한, 본 발명에서는 도전성 재료를 함유하는 액적을 토출하여, 상기 반도체 소자에 접속되는 외부 접속 단자를 형성하는 공정을 마련하는 것이 바람직하다.
이것에 의해, 본 발명에서는 재료 소비를 억제하며, 또한 외부 접속 단자를 임의의 위치에 용이하고 간단하게 형성할 수 있다.
이 경우, 상기 외부 접속 단자로서는, 상기 기판을 관통하는 관통 전극을 통 하여 상기 반도체 소자에 접속시킬 수도 있다. 이것에 의해, 기판의 반도체 소자를 매립한 측과 반대측에 외부 접속 단자를 설치하는 것이 가능해진다.
본 발명에 따른 전자 기기의 제조 방법은, 반도체 장치를 갖는 전자 기기의 제조 방법으로서, 상기 반도체 장치가 상기 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는 것이다.
따라서, 본 발명에서는 비용 증가 및 생산성 저하를 초래하지 않고 소형 및 박형의 전자 기기를 제조하는 것이 가능해진다.
또한, 본 발명에서는 상기 반도체 장치를 지지하는 하우징에 반경화 상태의 수지 시트재로 형성된 기판을 접착하는 공정과, 상기 기판에 반도체 소자를 매립하는 공정과, 상기 기판에 매립된 상기 반도체 소자의 외부 접속 전극에 접속되는 배선 패턴을 형성하는 공정을 마련하는 것이 바람직하다.
따라서, 본 발명에서는 하우징에 직접 기판을 접착하기 때문에, 보다 소형 및 박형이며 고기능인 전자 기기를 제조하는 것이 가능해진다.
이하, 본 발명의 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자 기기의 제조 방법의 실시예를 도 1 내지 도 8을 참조하여 설명한다.
(액적 토출 장치)
우선, 전자 기판, 반도체 장치, 및 전자 기기의 제조에 사용되는 액적 토출 장치에 대해서 도 1, 도 2의 (a) 및 (b)를 참조하여 설명한다.
도 1에 나타낸 액적 토출 장치(100)는 기본적으로는 잉크젯 장치이다. 보다 구체적으로는, 액적 토출 장치(100)는 액상 재료(111)를 유지하는 탱크(101)와, 튜 브(110)와, 그라운드 스테이지(GS)와, 토출 헤드부(103)와, 스테이지(106)와, 제 1 위치 제어 장치(104)와, 제 2 위치 제어 장치(108)와, 제어부(112)와, 광조사(光照射) 장치(140)와, 지지부(104a)를 구비하고 있다.
토출 헤드부(103)는 헤드(114)(도 2의 (a) 및 (b) 참조)를 유지하고 있다. 헤드(114)는 제어부(112)로부터의 신호에 따라 액상 재료(111)의 액적을 토출한다. 토출 헤드부(103)에서의 헤드(114)는 튜브(110)를 통하여 탱크(101)에 유체적(流體的)으로 접속되어 있다. 탱크(101)로부터 헤드(114)에 액상 재료(111)가 공급된다.
스테이지(106)는 기판(후술하는 수지 기판(5))을 고정시키기 위한 평면을 제공한다. 또한, 스테이지(106)는 흡인력을 이용하여 기판의 위치를 고정시키는 기능을 갖는다.
제 1 위치 제어 장치(104)는 지지부(104a)에 의해 그라운드 스테이지(GS)로부터 소정의 높이의 위치에 고정되어 있다. 제 1 위치 제어 장치(104)는, 제어부(112)로부터의 신호에 따라, 토출 헤드부(103)를 X축 방향과 X축 방향과 직교하는 Z축 방향을 따라 이동시키는 기능을 갖는다. 또한, 제 1 위치 제어 장치(104)는 Z축과 평행한 축의 둘레로 토출 헤드부(103)를 회전시키는 기능도 갖는다. 본 실시예에서는, Z축 방향은 연직(鉛直) 방향(즉, 중력가속도의 방향)과 평행한 방향이다.
제 2 위치 제어 장치(108)는 제어부(112)로부터의 신호에 따라 스테이지(106)를 그라운드 스테이지(GS) 위에서 Y축 방향으로 이동시킨다. Y축 방향은 X축 방향 및 Z축 방향의 양쪽과 직교하는 방향이다.
상기와 같은 기능을 갖는 제 1 위치 제어 장치(104)의 구성과 제 2 위치 제어 장치(108)의 구성은 리니어 모터나 서보 모터를 이용한 공지의 XY 로봇을 사용하여 실현할 수 있다. 여기서는 그들의 상세한 구성의 설명을 생략한다. 본 명세서에서는, 제 1 위치 제어 장치(104) 및 제 2 위치 제어 장치(108)를 필요에 따라 「로봇」 또는 「주사부」로 표기한다.
상술한 바와 같이, 제 1 위치 제어 장치(104)에 의해, 토출 헤드부(103)는 X축 방향으로 이동한다. 제 2 위치 제어 장치(108)에 의해, 기판은 스테이지(106)와 함께 Y축 방향으로 이동한다. 그 결과, 기판에 대한 헤드(114)의 상대 위치가 변화한다. 즉, 토출 헤드부(103), 헤드(114), 또는 노즐(118)(도 2의 (a) 및 (b) 참조)은 기판에 대하여 Z축 방향으로 소정의 거리를 유지하면서 X축 방향 및 Y축 방향으로 상대적으로 이동, 즉, 상대적으로 주사한다. 「상대 이동」 또는 「상대 주사」는, 액상 재료(111)를 토출하는 물체와 토출물이 착탄(着彈)되는 물체(피토출부) 중 적어도 한쪽이 다른쪽에 대하여 상대 이동하는 것을 의미한다.
제어부(112)는 액상 재료(111)의 액적을 토출해야 할 상대 위치를 나타내는 토출 데이터를 외부 정보처리 장치로부터 수취하도록 구성되어 있다. 제어부(112)는 수취한 토출 데이터를 내부 기억 장치에 저장하는 동시에, 저장된 토출 데이터에 따라 제 1 위치 제어 장치(104)와, 제 2 위치 제어 장치(108)와, 헤드(114)를 제어한다. 토출 데이터는 기판 위에 액상 재료(111)를 소정 패턴으로 부여하기 위한 데이터이다. 본 실시예에서는, 토출 데이터는 비트맵(bit-map) 데이터의 형태 를 갖고 있다.
상기 구성을 갖는 액적 토출 장치(100)는, 토출 데이터에 따라 헤드(114)의 노즐(118)(도 2의 (a) 및 (b) 참조)을 기판에 대하여 상대 이동시키는 동시에, 피토출부를 향하여 노즐(118)로부터 액상 재료(111)를 토출한다. 액적 토출 장치(100)에 의한 헤드(114)의 상대 이동과, 헤드(114)로부터의 액상 재료(111) 토출을 통괄하여 「도포 주사」 또는 「토출 주사」로 표기하는 경우도 있다.
광조사 장치(140)는 기판에 부여된 액상 재료(111)에 자외광을 조사한다. 광조사 장치(140)의 자외광 조사의 ON/OFF는 제어부(112)에 의해 제어된다.
도 2의 (a) 및 (b)에 나타낸 바와 같이, 액적 토출 장치(100)에서의 헤드(114)는 복수의 노즐(118)을 갖는 잉크젯 헤드이다. 구체적으로는, 헤드(114)는 진동판(126)과, 복수의 노즐(118)과, 복수의 노즐(118) 각각의 개구를 규정하는 노즐 플레이트(128)와, 액체 저장소(129)와, 복수의 격벽(122)과, 복수의 캐비티(cavity)(120)와, 복수의 진동자(124)를 구비하고 있다.
액체 저장소(129)는 진동판(126)과 노즐 플레이트(128) 사이에 위치하고 있다. 액체 저장소(129)에는 외부 탱크(도시 생략)로부터 구멍(131)을 통하여 공급되는 액상 재료(111)가 항상 충전된다. 복수의 격벽(122)은 진동판(126)과 노즐 플레이트(128) 사이에 위치하고 있다.
캐비티(120)는 진동판(126)과, 노즐 플레이트(128)와, 한 쌍의 격벽(122)에 의해 둘러싸인 부분이다. 캐비티(120)는 노즐(118)에 대응하여 설치되어 있기 때문에, 캐비티(120)의 수와 노즐(118)의 수는 동일하다. 캐비티(120)에는 한 쌍의 격벽(122) 사이에 위치하는 공급구(130)를 통하여 액체 저장소(129)로부터 액상 재료(111)가 공급된다. 본 실시예에서는, 노즐(118)의 직경은 약 27㎛이다.
복수의 진동자(124) 각각은 각각의 캐비티(120)에 대응하도록 진동판(126) 위에 위치한다. 복수의 진동자(124) 각각은 피에조 소자(124C)와, 피에조 소자(124C)를 사이에 끼우는 한 쌍의 전극(124A, 124B)을 포함한다. 제어부(112)가 한 쌍의 전극(124A, 124B) 사이에 구동 전압을 공급함으로써, 대응하는 노즐(118)로부터 액상 재료(111)의 액적(D)이 토출된다. 노즐(118)로부터 토출되는 재료의 부피는 0pl 이상 42pl(피코리터) 이하의 사이에서 가변한다. 노즐(118)로부터 Z축 방향으로 액상 재료(111)의 액적이 토출되도록 노즐(118)의 형상이 조정된다.
토출부(127)는 피에조 소자 대신에 전기 열 변환 소자를 가질 수도 있다. 즉, 토출부(127)는 전기 열 변환 소자에 의한 재료의 열팽창을 이용하여 재료를 토출하는 구성을 갖고 있을 수도 있다.
(전자 기판의 제조 방법)
다음으로, 상기 액적 토출 장치(100)를 이용하여 전자 기판을 제조하는 순서를 설명한다.
도 3의 (a) 내지 (e)는 전자 기판의 제조 방법을 나타낸 공정도이다. 도 3의 (a) 내지 (e)에 있어서, 부호 5는 수지 시트로 형성된 기판, 부호 40은 반도체 소자(전자 부품), 부호 41, 42는 칩 부품(전자 부품)을 나타낸다.
수지 기판(5)으로서는, 폴리이미드나 에폭시계의 수지가 반경화 상태로 사용된다. 본 발명에서의 반경화 상태는, 가열이나 UV 등의 광조사에 의한 에너지 부 여에 의해 경화되는 수지에 대하여 에너지를 부여하기 전의 상태를 나타낸다.
칩 부품(41, 42)으로서는, 칩 인덕터(inductor), 칩 저항기, 칩 서미스터(thermistor), 다이오드, 배리스터(varistor), LSI 베어 칩(bare-chip), LSI 패키지 등을 사용할 수 있다. 각 칩 부품(41, 42)은 외부 접속 전극인 전극(41a, 42a)을 각각 갖고 있다.
마찬가지로, 반도체 소자(40)는 외부 접속 전극인 전극(40a)을 갖고 있다. 전극(40a)은 Al 전극부(40b)에 대하여 무전해(無電解) Ni/Au 도금 등으로 형성된 금속 범프로서 설치되어 있다.
상기 반도체 소자(40), 칩 부품(41, 42)을 수지 기판(5)에 탑재할 때에는, 우선, 도 3의 (a)에 나타낸 바와 같이, 마운터(mounter) 등을 이용하여 반도체 소자(40), 칩 부품(41, 42)을 수지 기판(5) 상방(上方)의 소정 위치에 배치한다. 이 때, 반도체 소자(40), 칩 부품(41, 42)은 전극(40a∼42a)이 상측을 향하도록 배치된다. 수지 기판(5)은 반경화 상태의 것이 세트되어 있다. 반도체 소자(40), 칩 부품(41, 42)은 미리 수지 기판(5)의 경화 온도 이하로 가열된다. 본 실시예에서는, 약 160℃에서 경화가 개시되는 수지 기판(5)에 대하여 반도체 소자(40), 칩 부품(41, 42)을 약 100℃로 가열한다.
다음으로, 가열한 반도체 소자(40), 칩 부품(41, 42)을 수지 기판(5)의 상면(上面)에 맞닿게 한다. 이것에 의해, 수지 기판(5)은 경화되지 않고 연화된다. 반도체 소자(40), 칩 부품(41, 42)을 집어넣음으로써, 도 3의 (b)에 나타낸 바와 같이, 수지 기판(5)에 매립한다. 이 때, 전극(40a∼42a)이 수지 기판(5)의 상면으 로부터 돌출되는 깊이로 반도체 소자(40), 칩 부품(41, 42)을 각각 매립한다.
이어서, 상기 액적 토출 장치(100)를 이용하여, 도 3의 (c)에 나타낸 바와 같이, 도전성 재료를 함유하는 액적을 전극(40a∼42a) 위에 각각 토출한다. 이들 액적을 건조 및 소성함으로써, 각각 도전 포스트(40P∼42P)를 형성한다. 이 때, 정부(頂部)의 높이가 대략 동일해지도록 도전 포스트(40P∼42P)를 형성한다.
본 실시예의 도전성 재료로서는, 평균 입경이 1O㎚ 정도인 은 입자와 분산매를 함유한다. 그리고, 도전성 재료에 있어서, 은 입자는 분산매 중에 안정되게 분산되어 있다. 은 입자는 코팅제로 피복되어 있을 수도 있다. 코팅제는 은 원자에 배위(配位) 가능한 화합물이다.
평균 입경이 1㎚ 내지 수백㎚인 입자는 「나노 입자」라고도 표기된다. 이 표기에 의하면, 도전성 재료는 은나노 입자를 함유하고 있다.
분산매(또는 용매)로서는, 은 입자 등의 도전성 미립자를 분산시킬 수 있는 것으로서 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름 아미드, 디메틸설폭시드, 시클로헥사논 등의 극성(極性) 화합물을 예시할 수 있다. 이들 중 도전성 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법에 대한 적용의 용이성 면에서 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 보다 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다.
다음으로, 액적 토출 장치(100)를 이용하여, 도 3의 (d)에 나타낸 바와 같이, 도전 포스트(40P∼42P)의 정부가 노출되도록 절연층 형성 재료를 함유하는 액적을 수지 기판(5) 위에 토출하여 절연층(10)을 형성한다.
절연층 형성 공정에 의해 절연층(10)을 형성할 때에는, 절연층(10)의 표면이 거의 평탄해지는 동시에 절연층(10)이 전극(40a∼42a)의 측면을 둘러싸도록 수지 기판(5)에 토출하는 액적의 총수(總數)와, 액적을 착탄시키는 위치와, 액적을 착탄시키는 위치의 간격을 조정한다. 또한, 본 실시예에서는 절연층(10)의 두께가 전극(40a∼42a)의 두께를 초과하지 않도록 토출하는 액적의 총수 또는 액적을 착탄시키는 위치의 간격을 조정한다.
본 실시예의 절연층 형성 재료로서는, 예를 들어 감광성 수지 재료를 함유하고 있다. 구체적으로는, 절연층 형성 재료는 광중합 개시제와, 아크릴산의 모노머(monomer) 및/또는 올리고머(oligomer)를 함유하고 있다.
이어서, 액적 토출 장치(100)를 이용하여 절연층(10) 위의 소정 위치에 도전성 재료를 함유하는 액적을 토출하여, 도 3의 (e)에 나타낸 바와 같이, 도전 포스트(40P∼42P)에 접속되는 배선 패턴(23)을 형성한다. 배선 패턴(23)을 형성하기 위한 도전성 재료로서는, 도전 포스트(40P∼42P)와 동일한 것을 사용할 수 있다.
또한, 도전성 재료를 함유하는 액적을 토출하여 배선 패턴(23)을 형성하기 전에, 절연층(10)의 표면에 발액성을 부여하는 공정을 마련할 수도 있다.
구체적으로는, 원료 화합물(예를 들어 FAS)의 용액과 절연층(10)을 갖는 수지 기판(5)을 동일한 밀폐 용기 중에 넣어 두고, 실온에서 2일 내지 3일 정도 방치한다. 그리하면, 표면 위에 유기 분자막으로 이루어지는 자기(自己) 조직화막(즉, FAS막)이 형성된다. 이와 같이, 절연층(10)에 발액성을 부여함으로써, 절연층(10)에 토출된 액적이 습윤 확장되는 정도가 작아지기 때문에, 미세한 선폭(線幅)의 배선 패턴(23)을 형성할 수 있다.
그 후, 반경화 상태의 수지 기판(5)을 절연층(10) 및 배선 패턴(23)과 함께 경화 온도 이상의 온도로 가열함으로써, 수지 기판(5)에 반도체 소자(40), 칩 부품(41, 42)이 탑재된 전자 기판(11)을 제조할 수 있다.
이상과 같이, 본 실시예에서는 수지 기판(5)에 반도체 소자(40), 칩 부품(41, 42)을 매립하기 때문에, 수지 기판(5) 위에 반도체 소자(40), 칩 부품(41, 42)을 탑재하는 경우에 비하여 박형이며 고밀도화가 가능한 전자 기판(11)을 얻을 수 있다. 또한, 본 실시예에서는 배선 패턴(23) 및 도전 포스트(40P∼42P)를 액적 토출 방식에 의해 형성하고 있기 때문에, 재료 소비에 낭비가 적다. 또한, 임의의 패턴을 포토리소그래피 등의 수단을 이용하지 않고 고정밀도로 용이하게 묘화(描畵)할 수 있기 때문에, 비용 저감 및 생산성 향상에 기여할 수 있다.
또한, 본 실시예에서는 반도체 소자(40), 칩 부품(41, 42)을 수지 기판(5)의 경화 온도보다도 낮은 온도에서 가열함으로써 수지 기판(5)을 연화시키고 있기 때 문에, 반도체 소자(40), 칩 부품(41, 42)의 매립 작업이 용이하여 생산성 향상에 기여할 수 있다. 또한, 본 실시예에서는 수지 기판(5) 및 절연층(10) 및 배선 패턴(23)을 동시에 가열하여 경화시키고 있기 때문에, 수지 기판(5)과 절연층(10)의 밀착성, 및 절연층(10)과 배선 패턴(23)의 밀착성이 높아 고품질의 전자 기판(11)을 얻을 수 있다.
또한, 상기 실시예에서는, 매립을 용이하게 하기 위해, 반도체 소자(40), 칩 부품(41, 42)을 가열하는 공정을 마련했지만, 이것에 한정되지 않아, 가열하지 않은 상태에서 집어넣어 매립하는 순서로 할 수도 있다.
또한, 상기 실시예에서는 도전 포스트(40P∼42P)를 형성한 후에 절연층(10)을 형성하는 순서로 했지만, 반대의 순서에 의해 절연층(10)을 형성한 후에 도전 포스트(40P∼42P)를 형성할 수도 있다.
(다층 구조 기판)
이어서, 상기 전자 기판(11)을 갖는 다층 구조 기판에 대해서 설명한다.
본 실시예의 다층 구조 기판은, 도 3의 (a) 내지 (e)에 나타낸 공정에 의해 제조된 전자 기판(11)에 대하여 절연층 형성, 도전 포스트 형성 및 배선 패턴 형성 등 상기 실시예와 동일한 공정을 반복함으로써 도 4에 나타낸 구조의 다층 구조 기판(반도체 장치)(1)을 제조한다.
구체적으로는, 도 4의 다층 구조 기판(1)에 있어서, 절연층(10) 위에는 절연층(12∼16)이 이 순서에 의해 적층되어 있다. 반도체 소자(43)가 절연층(13, 14)에 의해 다층 구조 기판(1)에 매립되는 동시에, 최상부(最上部)에 반도체 소자(44) 및 칩 부품(45)이 배치·탑재되어 있다. 각 절연층(12∼16)에서는, 상술한 제 1 실시예와 동일하게 배선 패턴이 형성되는 동시에, 각 절연층을 관통하도록 도전 포스트가 소정 위치에 형성된다.
상기 다층 구조 기판(1)에서는, 저항체 형성 재료를 함유하는 액적(저항체 잉크), 고유전체 형성 재료를 함유하는 액적(고유전체 잉크) 등을 사용하여 저항, 콘덴서(커패시터), 인덕터 등의 전자 소자를 형성하는 것도 가능하다.
예를 들어 도 4에 나타낸 절연층(12) 위에 형성된 배선 패턴인 전극(20A) 위에 액적 토출 방식에 의해 유전체층(DI)을 형성한다. 절연층(13)을 형성한 후에, 액적 토출 방식에 의해, 유전체층(DI) 위에 배선 패턴으로서의 전극(20B)을 형성한다. 유전체층(DI)과 전극(20A, 20B)은 전자 소자인 커패시터(42)를 구성한다. 또한, 액적 토출 공정에서 유전체층(DI)을 형성하기 위해 토출되는 액상 재료는 기본적으로 절연층 형성 재료와 동일하다.
또한, 다층 구조 기판(1)에서는, 반도체 소자(44) 등을 땜납 접속할 때에는, 액적 토출 방식을 이용하여 형성한 배선 패턴(23A) 위에 납땜 가능한 금속막(22)을 형성하는 것이 바람직하다. 이 경우의 금속막(22)으로서는, 무전해 Ni/Au 도금이나, 금속 미립자를 함유하는 액상체(液狀體)를 액적 토출 방식으로 도포하는 방법에 의해 형성할 수 있다.
본 실시예에서는 상기 전자 기판 제조 방법을 이용하고 있기 때문에, 박형이며 고밀도화가 가능한 다층 구조 기판(1)을 얻을 수 있다.
(반도체 장치)
이어서, 반도체 장치의 제조 방법에 대해서 설명한다. 본 실시예의 반도체 장치는 도 4에 나타낸 전자 기판(11)을 갖는 다층 구조 기판(1)에 대하여, 도 5에 나타낸 바와 같이, 절연층(15) 위에 형성된 배선 패턴(23A) 위에 전극(24)이 설치되고, 이 전극(24) 위에 외부 접속 단자(25)가 각각 설치된 구성으로 되어 있다.
이 반도체 장치를 제조하는 방법으로서는, 상술한 액적 토출 방식에 의해 절연층(15) 위에 도전성 재료를 함유하는 액적을 토출하여 배선 패턴(23A)을 형성하는 동시에, 무전해 Ni/Au 도금이나, 금속 미립자를 함유하는 액상체를 액적 토출 방식으로 도포하는 방법에 의해 배선 패턴(23A) 위에 전극(24)을 형성한다.
이어서, 전극(24) 및 외부 접속 단자(25)를 형성하는 접속 영역을 제외하고 절연층 형성 재료를 함유하는 액적을 토출하여 절연층(16)을 형성한 후에, 상기 접속 영역에 금속 미립자를 함유하는 액적을 토출하여 외부 접속 단자(25)를 형성한다.
이와 같이, 전자 기판(11)을 갖는 다층 구조 기판(1)을 사용함으로써, 박형이며 고밀도화가 가능한 반도체 장치를 얻을 수 있다.
또한, 상기 반도체 장치에서는, 전극(24), 절연층(16), 외부 접속 단자(25)를 차례로 형성하는 순서로 했지만, 이것에 한정되지 않아, 절연층(16)을 형성한 후에 전극(24) 및 외부 접속 단자(25)를 형성하는 순서나, 전극(24) 및 외부 접속 단자(25)를 형성한 후에 절연층(16)을 형성하는 순서로 할 수도 있다. 이들 순서 중 절연층(16)을 마지막으로 형성할 경우에는, 외부 접속 단자(25)의 하부에도 절연성 재료를 함유하는 액적이 습윤 확장되도록 배선 패턴(23A)을 친액화(親液化)하 는 것이 바람직하다.
또한, 도 5에 나타낸 구성 이외에, 도 6에 나타낸 바와 같이, 수지 기판(5)을 관통하는 관통 전극(5A)을 설치하는 동시에, 수지 기판(5)의 절연층(10)과 반대측 면(이면(裏面))에 관통 전극(5A)과 접속되는 배선 패턴(23B)을 형성하고(도 6에서는 양단(兩端)의 배선 패턴(23B)만 관통 전극(5A)과 접속됨), 이 배선 패턴(23B) 위에 상술한 전극(24) 및 외부 접속 단자(25)와 마찬가지로 전극(24A) 및 외부 접속 단자(25A)를 설치한 반도체 장치를 제조할 수도 있다.
이 반도체 장치를 제조하는 방법으로서는, 수지 기판(5)에 형성한 관통 구멍에 상술한 액적 토출 방식에 의해 도전성 재료를 함유하는 액적을 토출하여 관통 전극(5A)을 형성한 후에, 수지 기판(5)의 이면 위에 도전성 재료를 함유하는 액적을 토출하여 배선 패턴(23B)을 관통 전극(5A)과 접속하도록 형성하는 동시에, 전극(24)과 동일한 방법에 의해 전극(24A)을 형성한다.
이어서, 전극(24A) 및 외부 접속 단자(25A)를 형성하는 접속 영역을 제외하고 절연층 형성 재료를 함유하는 액적을 토출하여 절연층(17)을 형성한 후에, 상기 접속 영역에 금속 미립자를 함유하는 액적을 토출하여 외부 접속 단자(25A)를 형성한다.
이와 같이, 다층 구조 기판(1)의 이면 측에 외부 접속 단자(25A)가 형성된 박형이며 고밀도화가 가능한 반도체 장치를 얻을 수 있다.
(전자 기기)
이어서, 전자 기기의 제조 방법에 대해서 설명한다. 도 7은 전자 기기의 하 우징(K)에 전자 기판(11)을 갖는 다층 구조 기판(1)이 수지 기판(5)에서 접착 고정된 단면도이다.
상기 전자 기기를 제조할 때에는, 도 4에 나타낸 다층 구조 기판(1)을 제조한 후에 하우징(K)에 접착하는 공정을 마련하거나, 도 3의 (a)에 2점쇄선으로 나타낸 바와 같이, 하우징(K)에 수지 기판(5)을 접착한 후에, 도 3의 (b) 내지 (e)에 나타낸 바와 같이, 반도체 소자(40) 및 칩 부품(41, 42)의 매립, 도전 포스트, 절연층, 배선 패턴의 형성 등의 공정을 마련할 수도 있다.
도 8은 상기 다층 구조 기판(1)을 갖는 본 발명에 따른 전자 기기의 일례를 나타낸 사시도이다. 도 8에 나타낸 휴대 전화(전자 기기)(1300)는 액정 장치를 작은 사이즈의 표시부(1301)로서 구비하고, 복수의 조작 버튼(1302), 수화구(103), 및 송화구(1304)를 구비하여 구성되어 있으며, 하우징(K)의 내부에 상술한 다층 구조 기판(1)이 접착되어 수용되어 있다.
본 실시예의 휴대 전화(1300)는 상기 전자 기기의 제조 방법을 이용하여 제조되기 때문에, 박형이며 고밀도화 및 고기능화가 가능한 전자 기기를 얻을 수 있다.
상기 실시예의 전자 기기로서는, 상기 휴대 전화에 한정되지 않아, 전자북, 퍼스널 컴퓨터, 디지털 스틸 카메라, 액정 텔레비전, 뷰파인더형 또는 모니터 직시형의 비디오 테이프 리코더, 카 네비게이션 장치, 소형 무선 호출기(pager), 전자수첩, 전자 계산기, 워드프로세서, 워크스테이션, 텔레비전 전화, POS 단말, 터치 패널을 구비한 기기 등에 적용할 수 있으며, 모든 전자 기기에 대하여 박형, 고밀 도화 및 고기능화를 실현할 수 있다.
이상 첨부 도면을 참조하면서 본 발명에 따른 적합한 실시예에 대해서 설명했지만, 본 발명이 이러한 예에 한정되지는 않는다. 상술한 예에서 나타낸 각 구성 부재의 모든 형상이나 조합 등은 일례로서, 본 발명의 주지로부터 일탈하지 않는 범위에서 설계 요구 등에 의거하여 다양하게 변경할 수 있다.
예를 들어 도 3의 (e)에 나타낸 배선 패턴(23)의 형성 시에, 배선 패턴에 따른 요철(凹凸)을 갖는 형(mold)을 이용하여 절연층(10)을 형 압출하여 절연층(10)에 배선 패턴에 따른 홈부와, 이 홈부를 둘러싸는 격벽부(뱅크)를 형성하고, 도전성 재료를 함유하는 액적을 홈부에 도포하는 순서로 할 수도 있다.
이 제조 방법에 의하면, 홈부의 폭, 깊이에 따른 폭, 높이를 갖는 배선 패턴을 형성하는 것이 가능해져, 미세한 선폭의 패턴을 고정밀도로 형성할 수 있다.
또한, 상기 실시예에서는 도전성 재료에는 은나노 입자가 함유되는 구성으로 했지만, 은나노 입자 대신에 다른 금속의 나노 입자가 사용될 수도 있다. 여기서, 다른 금속으로서, 예를 들어 금, 백금, 구리, 팔라듐, 로듐, 오스뮴, 루테늄, 이리듐, 철, 주석, 아연, 코발트, 니켈, 크롬, 티타늄, 탄탈륨, 텅스텐, 인듐 중 어느 하나가 이용될 수도 있고, 또는 어느 2개 이상이 조합된 합금이 이용될 수도 있다. 다만, 은이면 비교적 저온에서 환원될 수 있기 때문에, 취급이 용이하며, 이러한 점에서 액적 토출 장치를 이용할 경우에는, 은나노 입자를 함유하는 도전성 재료를 이용하는 것이 바람직하다.
또한, 도전성 재료가 금속의 나노 입자 대신에 유기 금속 화합물을 함유하고 있을 수도 있다. 여기서의 유기 금속 화합물은 가열에 의한 분해에 의해 금속이 석출(析出)되는 화합물이다. 이러한 유기 금속 화합물에는, 클로로트리에틸포스핀금(I), 클로로트리메틸포스핀금(I), 클로로트리페닐포스핀금(I), 은(I)2,4-펜탄디오네이트 착체(錯體), 트리메틸포스핀(헥사플루오로아세틸아세트네이트)은(I) 착체, 구리(I)헥사플루오로펜탄디오네이트시클로옥타디엔 착체 등이 있다.
이와 같이, 액상의 도전성 재료에 함유되는 금속의 형태는 나노 입자로 대표되는 입자의 형태일 수도 있고, 유기 금속 화합물과 같은 화합물의 형태일 수도 있다.
또한, 도전성 재료는 금속 대신에 폴리아닐린, 폴리티오펜, 폴리페닐렌비닐렌 등의 고분자계 가용성 재료를 함유하고 있을 수도 있다.
또한, 도전성 재료에서의 은나노 입자는 유기물 등의 코팅제로 피복될 수도 있다. 이러한 코팅제로서, 아민, 알코올, 티올 등이 알려져 있다. 보다 구체적으로는, 코팅제로서, 2-메틸아미노에탄올, 디에탄올아민, 디에틸메틸아민, 2-디메틸아미노에탄올, 메틸디에탄올아민 등의 아민 화합물, 알킬아민류, 에틸렌디아민, 알킬알코올류, 에틸렌글리콜, 프로필렌글리콜, 알킬티올류, 에탄디티올 등이 있다. 코팅제로 피복된 은나노 입자는 분산매 중에서 보다 안정되게 분산될 수 있다.
또한, 상기 실시예에서는 절연 재료가 광중합 개시제와, 아크릴산의 모노머 및/또는 올리고머를 함유하는 구성으로 했지만, 아크릴산의 모노머 및/또는 올리고머 대신에, 절연 재료가 광중합 개시제와, 비닐기, 에폭시기 등의 중합성 관능기(官能基)를 갖는 모노머 및/또는 올리고머를 함유하고 있을 수도 있다.
또한, 절연 재료로서는, 광관능기를 갖는 모노머가 용해되어 있는 유기 용액일 수도 있다. 여기서, 광관능기를 갖는 모노머로서, 광경화성 이미드 모노머를 이용할 수 있다.
또한, 수지 재료인 모노머 자체가 노즐(118)로부터의 토출에 적합한 유동성(流動性)을 가질 경우에는, 모노머가 용해된 유기 용액을 사용하는 대신에, 모노머 그 자체(즉, 모노머액)를 절연 재료로 할 수도 있다. 이러한 절연 재료를 사용할 경우에도, 절연층을 형성할 수 있다.
또한, 절연 재료는 수지인 폴리머가 용해된 유기 용액일 수도 있다. 이 경우에는, 절연 재료에서의 용매로서 톨루엔을 이용할 수 있다.
상술한 바와 같이 본 발명에 의하면, 비용 증가 및 생산성 저하를 초래하지 않고, 박형화 및 고밀도화를 실현할 수 있는 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자 기기의 제조 방법을 제공할 수 있다.

Claims (14)

  1. 기판에 전자 부품이 탑재된 전자 기판의 제조 방법으로서,
    상기 기판에 상기 전자 부품을 매립하는 공정과,
    도전성(導電性) 재료를 함유하는 액적을 토출하여, 상기 기판에 매립된 상기 전자 부품의 외부 접속 전극에 접속되는 배선 패턴을 형성하는 공정을 갖는 전자 기판의 제조 방법.
  2. 제 1 항에 있어서,
    상기 전자 부품을 가열하는 공정과,
    가열한 상기 전자 부품을 상기 기판에 맞닿게 하여 상기 기판을 연화(軟化)시키는 공정을 더 갖는 전자 기판의 제조 방법.
  3. 제 1 항에 있어서,
    상기 기판은 반경화(半硬化) 상태의 수지 시트재로 형성되는 전자 기판의 제조 방법.
  4. 제 3 항에 있어서,
    반경화 상태의 상기 수지 시트재에 상기 배선 패턴을 형성한 후에, 상기 수지 시트재 및 상기 배선 패턴을 경화시키는 공정을 더 갖는 전자 기판의 제조 방 법.
  5. 제 1 항에 있어서,
    절연성 재료를 함유하는 액적을 토출하여 절연층을 형성하는 공정을 더 갖는 전자 기판의 제조 방법.
  6. 제 5 항에 있어서,
    반경화 상태의 상기 기판에 상기 절연층을 형성한 후에, 상기 기판 및 상기 절연층을 경화시키는 공정을 더 갖는 전자 기판의 제조 방법.
  7. 제 5 항에 있어서,
    상기 절연층을 관통하여, 상기 외부 접속 전극과 상기 배선 패턴에 접속되는 도전 포스트를 상기 액적의 토출에 의해 형성하는 공정을 더 갖는 전자 기판의 제조 방법.
  8. 제 5 항에 있어서,
    상기 배선 패턴 및 상기 절연층의 형성 공정을 반복적으로 행하는 전자 기판의 제조 방법.
  9. 제 8 항에 있어서,
    전자 소자 형성 재료를 함유하는 액적을 토출하여 전자 소자를 형성하는 공정을 더 갖는 전자 기판의 제조 방법.
  10. 기판에 반도체 소자가 탑재된 반도체 장치의 제조 방법으로서,
    제 1 항에 기재된 전자 기판의 제조 방법에 의해, 상기 반도체 소자가 상기 기판에 탑재되는 반도체 장치의 제조 방법.
  11. 제 10 항에 있어서,
    도전성 재료를 함유하는 액적을 토출하여, 상기 반도체 소자에 접속되는 외부 접속 단자를 형성하는 공정을 갖는 반도체 장치의 제조 방법.
  12. 제 11 항에 있어서,
    상기 외부 접속 단자는 상기 기판을 관통하는 관통 전극을 통하여 상기 반도체 소자에 접속되는 반도체 장치의 제조 방법.
  13. 반도체 장치를 갖는 전자 기기의 제조 방법으로서,
    상기 반도체 장치가 제 10 항에 기재된 반도체 장치의 제조 방법에 의해 제조된 것을 특징으로 하는 전자 기기의 제조 방법.
  14. 제 13 항에 있어서,
    상기 반도체 장치를 지지하는 하우징에 반경화 상태의 수지 시트재로 형성된 기판을 접착하는 공정과, 상기 기판에 반도체 소자를 매립하는 공정과, 상기 기판에 매립된 상기 반도체 소자의 외부 접속 전극에 접속되는 배선 패턴을 형성하는 공정을 갖는 전자 기기의 제조 방법.
KR1020060042464A 2005-05-23 2006-05-11 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법 KR100788445B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00149097 2005-05-23
JP2005149097A JP2006332094A (ja) 2005-05-23 2005-05-23 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法

Publications (2)

Publication Number Publication Date
KR20060121100A true KR20060121100A (ko) 2006-11-28
KR100788445B1 KR100788445B1 (ko) 2007-12-24

Family

ID=36694182

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060042464A KR100788445B1 (ko) 2005-05-23 2006-05-11 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법

Country Status (6)

Country Link
US (1) US7566584B2 (ko)
EP (1) EP1727192A1 (ko)
JP (1) JP2006332094A (ko)
KR (1) KR100788445B1 (ko)
CN (1) CN1870860A (ko)
TW (1) TW200740317A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867954B1 (ko) * 2007-10-31 2008-11-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5164362B2 (ja) 2005-11-02 2013-03-21 キヤノン株式会社 半導体内臓基板およびその製造方法
CN101427291B (zh) * 2006-04-24 2012-05-16 日东电工株式会社 图像显示装置用增强片、图像显示装置及其增强方法
JP2008117997A (ja) * 2006-11-07 2008-05-22 Seiko Epson Corp 電子基板の製造方法
US7696016B2 (en) * 2006-11-17 2010-04-13 Freescale Semiconductor, Inc. Method of packaging a device having a tangible element and device thereof
US7807511B2 (en) * 2006-11-17 2010-10-05 Freescale Semiconductor, Inc. Method of packaging a device having a multi-contact elastomer connector contact area and device thereof
US7588951B2 (en) * 2006-11-17 2009-09-15 Freescale Semiconductor, Inc. Method of packaging a semiconductor device and a prefabricated connector
US20080136861A1 (en) * 2006-12-11 2008-06-12 3M Innovative Properties Company Method and apparatus for printing conductive inks
JP4978883B2 (ja) * 2006-12-28 2012-07-18 Ｔｄｋ株式会社 セラミックバリスタ及び半導体内蔵モジュール並びにそれらの製造方法
JP4950676B2 (ja) 2007-01-18 2012-06-13 リンテック株式会社 回路基板の製造方法
US20080186690A1 (en) * 2007-02-07 2008-08-07 Nokia Corporation Electronics Package And Manufacturing Method Thereof
CN101315925A (zh) * 2007-05-28 2008-12-03 松下电器产业株式会社 电子器件内置模块及其制造方法
CN101419261B (zh) * 2007-10-22 2011-08-24 鸿富锦精密工业（深圳）有限公司 高分辨率多媒体接口测试系统
US8904315B2 (en) * 2007-12-17 2014-12-02 Nokia Corporation Circuit arrangements and associated apparatus and methods
US7759212B2 (en) * 2007-12-26 2010-07-20 Stats Chippac, Ltd. System-in-package having integrated passive devices and method therefor
WO2009108136A1 (en) * 2008-02-27 2009-09-03 Agency For Science, Technology And Research Substrate cavity semiconductor package
US7772042B2 (en) * 2008-09-24 2010-08-10 Eastman Kodak Company Solvent softening to allow die placement
WO2010095208A1 (ja) * 2009-02-17 2010-08-26 株式会社 村田製作所 部品内蔵モジュール及びその製造方法
CN101815401B (zh) * 2009-02-20 2012-11-28 揖斐电株式会社 线路板及其制造方法
KR101060978B1 (ko) 2009-08-25 2011-08-31 전자부품연구원 능동／수동 소자 내장형 기판 제조 방법
JP5582597B2 (ja) * 2009-09-30 2014-09-03 セイコーインスツル株式会社 電子回路部品および電子機器
JP5042297B2 (ja) * 2009-12-10 2012-10-03 日東電工株式会社 半導体装置の製造方法
GB201000858D0 (en) * 2010-01-20 2010-03-10 Th Group Ltd Electronic circuit assembly
JP5724393B2 (ja) * 2011-01-11 2015-05-27 大日本印刷株式会社 通信モジュール、リーダライタ
JP6019550B2 (ja) * 2011-08-09 2016-11-02 富士通株式会社 電子装置の製造方法
US9111949B2 (en) * 2012-04-09 2015-08-18 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus of wafer level package for heterogeneous integration technology
JP5987696B2 (ja) * 2013-01-09 2016-09-07 富士通株式会社 半導体装置の製造方法
CN103200782B (zh) * 2013-04-18 2015-12-09 汕头超声印制板（二厂）有限公司 一种全喷墨印制电路板制造方法
CN105518860A (zh) * 2014-12-19 2016-04-20 英特尔Ip公司 具有改进的互联带宽的堆叠式半导体器件封装件
US9818727B2 (en) 2015-03-09 2017-11-14 Mediatek Inc. Semiconductor package assembly with passive device
JP6716967B2 (ja) * 2016-03-04 2020-07-01 富士ゼロックス株式会社 半導体パッケージ及び半導体パッケージの製造方法
CN109314086B (zh) * 2016-06-08 2022-11-04 株式会社富士 电路形成方法
JP6420793B2 (ja) * 2016-06-09 2018-11-07 株式会社タムラ製作所 硬化塗膜の形成方法
KR20180032985A (ko) * 2016-09-23 2018-04-02 삼성전자주식회사 집적회로 패키지 및 그 제조 방법과 집적회로 패키지를 포함하는 웨어러블 디바이스
CA3049984A1 (en) * 2017-01-26 2018-08-02 Nano-Dimension Technologies, Ltd. Chip embedded printed circuit boards and methods of fabrication
WO2019186780A1 (ja) * 2018-03-28 2019-10-03 株式会社Ｆｕｊｉ 回路形成方法、および回路形成装置
US10757813B2 (en) * 2018-10-12 2020-08-25 Advanced Semiconductor Engineering, Inc. Embedded component package structure and manufacturing method thereof
US20200161206A1 (en) * 2018-11-20 2020-05-21 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor manufacturing process
US11527627B2 (en) * 2020-01-14 2022-12-13 Diodes Incorporated Semiconductor Schottky rectifier device
CN117133518A (zh) * 2022-05-20 2023-11-28 宏启胜精密电子(秦皇岛)有限公司 内埋热敏电阻及其制造方法

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US82100A (en) * 1868-09-15 Improved machine foe stuffing eorse-collahs
US59987A (en) * 1866-11-27 Henry a
US73029A (en) * 1868-01-07 Improvement in velocipedes
US45379A (en) * 1864-12-06 Improved composition for coating oil-barrels
JPS5964685A (ja) * 1982-10-05 1984-04-12 Shin Etsu Polymer Co Ltd 異方導電熱接着性フイルム
CA1281114C (en) * 1985-09-25 1991-03-05 Kokichi Ito Liquid crystal electro-optical element with adhesive particles
JPS62182591A (ja) 1986-02-05 1987-08-10 石川島播磨重工業株式会社 焼結炉
JPS63138795A (ja) 1986-12-01 1988-06-10 キヤノン株式会社 プリント配線板の製造方法
JPH0369191A (ja) 1989-08-08 1991-03-25 Nec Corp 電子部品内蔵の多層プリント基板
DE69108919T2 (de) * 1990-01-23 1995-08-24 Tomoegawa Paper Mfg Co Ltd Filmträger für tab.
JPH04262593A (ja) * 1991-02-18 1992-09-17 Hitachi Ltd 多層配線構造体およびその製造方法とその用途
ZA941671B (en) 1993-03-11 1994-10-12 Csir Attaching an electronic circuit to a substrate.
JP3084352B2 (ja) * 1995-08-28 2000-09-04 太陽インキ製造株式会社 銅箔ラミネート方式ビルドアップ用絶縁樹脂組成物とこれを用いた多層プリント配線板の製造方法
JP2883029B2 (ja) * 1995-10-31 1999-04-19 住友ベークライト株式会社 多層プリント配線板用アンダーコート剤
TW463336B (en) * 1997-11-19 2001-11-11 Matsushita Electric Ind Co Ltd Method for planarizing circuit board and method for manufacturing semiconductor device
JP4741045B2 (ja) 1998-03-25 2011-08-03 セイコーエプソン株式会社 電気回路、その製造方法および電気回路製造装置
US6565954B2 (en) * 1998-05-14 2003-05-20 Matsushita Electric Industrial Co., Ltd. Circuit board and method of manufacturing the same
FR2780534B1 (fr) 1998-06-25 2002-08-16 Solaic Sa Procede de realisation d'objets portatifs a composants electroniques et objets portatifs tels qu'obtenus par ledit procede
TW512467B (en) * 1999-10-12 2002-12-01 North Kk Wiring circuit substrate and manufacturing method therefor
JP4186756B2 (ja) 2003-08-29 2008-11-26 松下電器産業株式会社 回路基板及びその製造方法
EP1243032B1 (en) 1999-12-21 2019-11-20 Flexenable Limited Inkjet-fabricated integrated circuits
JP3813402B2 (ja) 2000-01-31 2006-08-23 新光電気工業株式会社 半導体装置の製造方法
KR100489225B1 (ko) * 2000-06-01 2005-05-11 닛폰세이시가부시키가이샤 사진유제면 보호층 전사시트 및 보호층부착 포토마스크
US6909178B2 (en) * 2000-09-06 2005-06-21 Sanyo Electric Co., Ltd. Semiconductor device and method of manufacturing the same
JP3916407B2 (ja) 2001-03-21 2007-05-16 松下電器産業株式会社 積層型電子部品実装済部品の製造方法、電子部品実装済完成品の製造方法、及び電子部品実装済完成品
JP2003101245A (ja) 2001-09-25 2003-04-04 Ind Technol Res Inst 積層回路の形成方法および形成装置
US7176055B2 (en) 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP3925283B2 (ja) * 2002-04-16 2007-06-06 セイコーエプソン株式会社 電子デバイスの製造方法、電子機器の製造方法
CN1656401A (zh) * 2002-05-28 2005-08-17 松下电工株式会社 光路－电路混载基板用材料以及光路－电路混载基板
JP4190269B2 (ja) 2002-07-09 2008-12-03 新光電気工業株式会社 素子内蔵基板製造方法およびその装置
JP2004055967A (ja) 2002-07-23 2004-02-19 Matsushita Electric Ind Co Ltd 電子部品内蔵基板の製造方法
US6964881B2 (en) 2002-08-27 2005-11-15 Micron Technology, Inc. Multi-chip wafer level system packages and methods of forming same
JPWO2004038793A1 (ja) * 2002-10-24 2006-02-23 東レエンジニアリング株式会社 非接触ｉｄカード類及びその製造方法
JP4489411B2 (ja) * 2003-01-23 2010-06-23 新光電気工業株式会社 電子部品実装構造の製造方法
US7001662B2 (en) * 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
JP2005051150A (ja) * 2003-07-31 2005-02-24 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
JP2005191027A (ja) * 2003-12-24 2005-07-14 Seiko Epson Corp 回路基板製造方法及び回路基板並びに電子機器
JP2005235964A (ja) 2004-02-19 2005-09-02 Sony Corp 部品一体型配線基板およびその製造方法
US7247529B2 (en) * 2004-08-30 2007-07-24 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing display device
JP3928638B2 (ja) * 2004-09-28 2007-06-13 セイコーエプソン株式会社 配線基板の製造方法、及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100867954B1 (ko) * 2007-10-31 2008-11-11 삼성전기주식회사 전자소자 내장 인쇄회로기판 및 그 제조방법

Also Published As

Publication number Publication date
JP2006332094A (ja) 2006-12-07
CN1870860A (zh) 2006-11-29
US20060263930A1 (en) 2006-11-23
KR100788445B1 (ko) 2007-12-24
US7566584B2 (en) 2009-07-28
TW200740317A (en) 2007-10-16
EP1727192A1 (en) 2006-11-29

Similar Documents

Publication Publication Date Title
KR100788445B1 (ko) 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법
US7767252B2 (en) Multilayer structure forming method, method of manufacturing wiring board, and method manufacturing of electronic apparatus
KR100739851B1 (ko) 실장 기판 및 전자 기기
KR100668273B1 (ko) 다층 구조 형성 방법, 배선 기판 및 전자 기기의 제조 방법
US7972651B2 (en) Method for forming multi-layered structure, method for manufacturing wiring substrate, and method for manufacturing electronic apparatus
KR100835621B1 (ko) 다층 구조 기판의 제조 방법
KR100714820B1 (ko) 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기
KR100769636B1 (ko) 다층구조 형성 방법
JP2008508703A (ja) 電子回路アセンブリの製造方法
KR20080041572A (ko) 전자 기판의 제조 방법
KR100822423B1 (ko) 층 형성 방법, 액티브 매트릭스 기판의 제조 방법 및 다층배선 기판의 제조 방법
JP4506809B2 (ja) 多層構造形成方法、配線基板および電子機器の製造方法
KR20080044774A (ko) 전자 기판의 제조 방법 및 다층 배선 기판의 제조 방법
JP2008021843A (ja) 配線基板の製造方法、多層配線基板の製造方法
JP2008258376A (ja) 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131119

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20141120

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee