CN101315925A - 电子器件内置模块及其制造方法 - Google Patents

电子器件内置模块及其制造方法 Download PDF

Info

Publication number
CN101315925A
CN101315925A CNA2008101000003A CN200810100000A CN101315925A CN 101315925 A CN101315925 A CN 101315925A CN A2008101000003 A CNA2008101000003 A CN A2008101000003A CN 200810100000 A CN200810100000 A CN 200810100000A CN 101315925 A CN101315925 A CN 101315925A
Authority
CN
China
Prior art keywords
electronic device
electronic component
electronic
insulating property
electrical insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2008101000003A
Other languages
English (en)
Inventor
冲本力也
白石司
石丸幸宏
小岛俊之
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN101315925A publication Critical patent/CN101315925A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02379—Fan-out arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10454—Vertically mounted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/063—Lamination of preperforated insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y10T29/49137—Different components

Abstract

本发明提供一种抑制电绝缘性基板的厚度、能使整体小型化的电子器件内置模块等。电子器件内置模块101具有电绝缘性基板104、电绝缘性基板104中埋设的第1电子器件102以及第2电子器件103，第1电子器件102的一部分从所述电绝缘性基板104的至少一个表面突出，第2电子器件103内置于所述电绝缘性基板104中。

Description

电子器件内置模块及其制造方法
技术领域
本发明涉及将如电阻或者电容等无源器件、或者半导体元件等有源器件内置于电绝缘基板的电子器件模块及其制造方法。
背景技术
近年来，随着电子设备的小型、轻量化，对于印制布线板高密度化和安装器件小型化的要求越来越严格。在印制布线板中，由于布线规则的缩小，需要在与布线板表面平行的方向实现高密度化。进一步地，采用组合方法使布线层叠，通过在任意层之间形成内部导通孔，也可以在与布线板表面垂直的方向实现高密度化。
为了高密度安装，片状器件使用1005尺寸，或者进一步地使用小型化的0603尺寸。另一方面，作为半导体封装，多使用在以往封装的外围有多脚引线的SOP(Small Outline Package)或者QFP(Quad Flat Package)等表面安装器件。近年来，为了半导体封装进一步小型化，通过将IC芯片的有源元件面面向印制布线板侧的倒装片连接，试图CSP(Chip Size Package)化。如果使用倒装片连接，则裸IC可以不用引线，而通过焊锡凸点或者Au柱状凸点直接安装在印制布线板上。
根据上述的倒装片安装，可以安装IC芯片的范围为印制布线板的表面，安装密度受到基板大小的制约，很难将安装密度进一步飞跃性地提高。对于此，作为实现高密度安装的方法，正在进行在基板内做入薄膜器件，或者内置作为原有器件的半导体元件或者LCR等片状器件的3维安装技术的开发(比如参照专利文献1以及2)。
作为其一例，提出了在将无机填充物和热硬化性树脂的混合物作为合成材料的基板内、埋设作为原有器件的有源器件或无源器件的电子器件内置模块。
将无机填充物和热硬化性树脂的混合物作为基板材料的电子器件内置模块具有低介电常数、高散热性，并且容易将原有器件埋设入基板内部。
所以，可以形成短布线的布线图形，进一步地还容易使其拥有屏蔽效果，所以可以实现抗干扰性好、高密度3维安装的适应高频工作的电路模块。作为该合成材料制成的基板内部的电的上下导通方法，可以使用在基板内形成内部导通孔、并使导电性树脂糊料填充而形成的内部布线。
下面参照附图对以往的电子器件内置模块的制造方法进行说明。
图17(a)～(d)是表示以往的电子器件内置模块的制造工序的剖面图。
首先，如图17(a)所示，在形成布线图形1405a的脱模载体1407a上，安装有电子器件1402、1403。电子器件1402、1403是彼此厚度不同的电子器件。比如电子器件1402是QFP、CSP等封装器件，电子器件1403是片状电阻、裸芯片等器件。
接着如图17(b)所示，对于有内部导通孔1406的电绝缘性基板1404，使布线图形1405a与内部导通孔1406的位置对准，使安装有电子器件1402、1403的具有布线图形1405a的脱模载体1407a进行位置对准并重叠。
进一步地，对于电绝缘性基板1404，使形成有布线图形1405b的脱模载体1407b进行位置对准并重叠。
接着，如图17(c)所示，从脱模载体1407a、1407b的外侧加压，同时进行加热处理。
接着，如图17(d)所示，剥离脱模载体1407a、1407b，完成电子器件内置模块1401。
专利文献1：日本专利特开平11-220262号公报
专利文献2：日本专利特开2002-57276号公报
发明内容
但是，上述以往的电子器件内置模块存在着以下的问题：即，上述结构中为了将厚度不同的电子器件1402、1403全部内置，需要将电绝缘性基板1404的厚度与最厚的电子器件1402的高度一致。此时，整个电子器件内置模块的厚度会增大。
本发明鉴于这样的问题，目的在于提供抑制电绝缘性基板的厚度、使整个模块可以小型化的电子器件内置模块。
为了解决上述问题，第1本发明是电子器件内置模块，具备：
电绝缘性基板；
以及埋设在所述电绝缘性基板内的多个电子器件，
所述多个电子器件的至少1个是其一部分从所述电绝缘性基板的至少一个表面突出的突出电子器件，
所述突出电子器件以外的所述电子器件内置于所述电绝缘性基板。
另外，第2本发明是第1本发明的电子器件内置模块，
具有在所述电绝缘性基板的至少所述突出电子器件露出侧的表面设置的电极，
所述突出电子器件和至少所述电极在所述电绝缘性基板的外部电连接。
另外，第3本发明是第1或者第2本发明的电子器件内置模块，
所述突出电子器件位于其它所述电子器件的上部。
另外，第4本发明是第1本发明的电子器件内置模块，
还具有在所述电绝缘性基板的、所述突出电子器件突出侧的表面上设置的表面安装器件。
另外，第5本发明是第1本发明的电子器件内置模块，
还具有在所述突出电子器件的、从所述绝缘性基板的表面突出的部分设置的散热器件。
另外，第6本发明是层叠电子器件模块，
是层叠多个电子器件内置模块而成的层叠电子器件模块，
拥有从第1至第5本发明的任意一项的电子器件内置模块，作为至少一层的电子器件内置模块，
在与所述至少一层的电子器件内置模块相对的其他电子器件内置模块的表面，设置有与所述突出电子器件的所述突出部分对应的贯通孔或者凹部。
另外，第7本发明是从第1至第5本发明的任意一项所述的电子器件内置模块，
具有与所述电绝缘性基板的至少一个面粘合的印制基板。
另外，第8本发明是第7本发明的电子器件内置模块，
所述印制基板具有与所述突出电子器件的形状对应的孔部，
所述突出电子器件通过所述孔部从所述印制基板露出。
另外，第9本发明的是第8本发明的电子器件内置模块，
具有在所述印制基板的、有所述孔部侧的表面上设置的安装用的端子。
另外，第10本发明是第8本发明的电子器件内置模块，
所述突出电子器件配置在所述电绝缘性基板的、具有与所述印制基板的孔部对应形状的贯通孔或者凹部内。
另外，第11本发明是第10本发明的电子器件内置模块，
在所述贯通孔或者所述凹部内，配置有所述突出电子器件以外的至少一个所述电子器件。
另外，第12本发明是第10或者第11本发明的电子器件内置模块，
具有在所述印制基板的所述孔部的内壁、以及所述电绝缘性基板的所述贯通孔或者所述凹部的内壁的至少一个当中设置的与外部电连接用的电极。
另外，第13本发明是电子器件内置模块的制造方法，具备：
形成层叠体的工序，该层叠体包括：
在面上配置含有至少一个比其他的电子器件厚度要高的特定电子器件的多个电子器件的第1脱模载体、在与所述特定电子器件的配置位置对应的地方具有与所述特定电子器件上部的形状以及大小对应的规定的贯通孔或者凹部的第2脱模载体、具有与所述特定电子器件的形状以及大小对应形成的贯通孔和与所述特定电子器件以外的所述电子器件的形状以及大小对应形成的凹部的电绝缘性基板，在形成所述层叠体的工序中，
将所述电绝缘性基板夹在所述第1脱模载体和所述第2脱模载体之间，并进行位置对准，使得所述特定电子器件贯通所述电绝缘性基板的所述贯通孔，其上部贯通所述第2脱模载体的所述贯通孔，或者嵌入所述凹部，从而形成所述层叠体；
将所述层叠体分别从所述第1脱模载体以及所述第2脱模载体的外侧通过压模加压、加热的工序；
以及从所述加压、加热后的所述层叠体剥离所述第1脱模载体以及所述第2脱模载体的工序。
另外，第14本发明是第13本发明的电子器件内置模块的制造方法，
所述特定电子器件从所述电绝缘性基板的至少一个表面突出。
另外，第15本发明是电子器件内置模块的制造方法，具备：
形成层叠体的工序，该层叠体包括：
在面上配置至少一个的层叠多个电子器件而成的特定电子器件组的第1脱模载体、在与所述特定电子器件组的配置位置对应的地方具有与所述特定电子器件组上部的形状以及大小对应的规定的贯通孔或者凹部的第2脱模载体、具有与所述特定电子器件组的形状以及大小对应形成的贯通孔的电绝缘性基板，在形成所述层叠体的工序中，
将所述电绝缘性基板夹在所述第1脱模载体和所述第2脱模载体之间，并进行位置对准，使得所述特定电子器件组贯通所述电绝缘性基板的所述贯通孔，其上部贯通所述第2脱模载体的所述贯通孔，或者嵌入所述凹部，从而形成所述层叠体；
将所述层叠体分别从所述第1脱模载体以及所述第2脱模载体的外侧通过压模加压、加热的工序；
以及从所述加压、加热后的所述层叠体剥离所述第1脱模载体以及所述第2脱模载体的工序。
另外，第16本发明是第13或者15本发明的电子器件内置模块的制造方法，
所述第2脱模载体具有在与所述特定电子器件或者所述特定电子器件组的配置位置对应的地方设置的、与所述特定电子器件的上部形状以及大小对应的所述贯通孔，
将所述层叠体从所述第2脱模载体的外侧进行加热、加压用的所述压模设有与所述特定电子器件或者所述特定电子器件组的所述上部形状对应的凹部，
将所述压模与所述第2脱模载体接触，使所述凹部与所述第2脱模载体的所述贯通孔的位置对准，进行所述的加热、加压。
另外，第17本发明是电子器件内置模块的制造方法，具备：
形成层叠体的工序，该层叠体包括：
面上配置多个电子器件的第1脱模载体、第2脱模载体、具有与所述多个电子器件的形状以及大小对应形成的第1凹部以及与至少一个特定电子器件的形状以及大小对应形成的贯通孔或者第2凹部的电绝缘性基板，在所述形成层叠体的工序中，
将所述电绝缘性基板夹在所述第1脱模载体和所述第2脱模载体之间，对准位置，而形成所述层叠体；
将所述层叠体分别从所述第1脱模载体以及第2脱模载体的外侧通过压模加压、加热的工序；
从所述加压、加热后的所述层叠体剥离所述第1脱模载体以及所述第2脱模载体的工序；
以及剥离所述第1脱模载体以及所述第2脱模载体后、在所述电绝缘性基板的所述贯通孔或者所述第2凹部安装所述特定电子器件的工序。
另外，第18本发明是第17本发明的电子器件内置模块的制造方法，
所述特定电子器件从所述电绝缘性基板的至少一个表面突出。
另外，第19本发明是电子器件内置模块的制造方法，具备：
形成层叠体的工序，该层叠体包括：
面上配置多个电子器件的第1脱模载体、第2脱模载体、具有贯通孔或者凹部的电绝缘性基板，在所述形成层叠体的工序中，
将所述电绝缘性基板夹在所述第1脱模载体和所述第2脱模载体之间，对准位置，而形成层叠体；
将所述层叠体分别从所述第1脱模载体以及所述第2脱模载体的外侧通过压模加压、加热的工序；
从所述加压、加热后的所述层叠体剥离所述第1脱模载体以及所述第2脱模载体的工序；
以及剥离所述第1脱模载体以及所述第2脱模载体后、在所述电绝缘性基板的所述贯通孔或者凹部安装层叠多个电子器件而成的特定电子器件组的工序。
另外，第20本发明是第17或者第19本发明的电子器件内置模块的制造方法，
所述电绝缘性基板上形成有与所述特定电子器件或者特定电子器件组的形状以及大小对应形成的所述贯通孔，
所述贯通孔在与所述多个电子器件一部分的对应位置上形成。
通过如上所述的本发明，可以抑制电绝缘性基板的厚度，实现整个电子器件内置模块的小型化。
附图说明
图1是表示本发明实施方式1中的电子器件内置模块的剖面图。
图2是表示本发明实施方式1中的电子器件内置模块的变形例的剖面图。
图3是表示本发明实施方式1中的电子器件内置模块的变形例的剖面图。
图4(a)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图4(b)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图4(c)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图4(d)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图4(e)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图4(f)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图4(g)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图4(h)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图4(i)是为说明本发明实施方式1中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图5(a)是为说明本发明实施方式2中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图5(b)是为说明本发明实施方式2中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图5(c)是为说明本发明实施方式2中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图5(d)是为说明本发明实施方式2中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图5(e)是为说明本发明实施方式2中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图6是表示本发明实施方式3中的电子器件内置模块的剖面图。
图7是表示本发明实施方式3中的电子器件内置模块的变形例的剖面图。
图8是表示本发明实施方式3中的电子器件内置模块的变形例的剖面图。
图9是表示本发明实施方式3中的电子器件内置模块的变形例的剖面图。
图10(a)是为说明本发明实施方式3中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图10(b)是为说明本发明实施方式3中的电子器件内置模块的适宜的制造方法的分工序剖面图。
图10(c)是为说明本发明实施方式3的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图10(d)是为说明本发明实施方式3的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图10(e)是为说明本发明实施方式3的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图10(f)是为说明本发明实施方式3的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(a)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(b)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(c)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(d)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(e)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(f)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(g)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(h)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图11(i)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法说明的分工序剖面图。
图11(j)是为说明本发明实施方式4的中电子器件内置模块的适宜的制造方法的分工序剖面图。
图12(a)是表示本发明实施方式5中的层叠电子器件模块的剖面图。(b)是表示本发明实施方式5中的层叠电子器件模块的其它例子的剖面图。
图13(a)是表示本发明的电子器件内置模块使用印制布线板的构成例的剖面图。(b)是表示本发明的层叠电子器件模块使用印制布线板的构成例的剖面图。
图14是表示本发明的电子器件内置模块使用印制布线板的构成例的剖面图。
图15是表示本发明的电子器件内置模块使用印制布线板的构成例的平面图。
图16是表示本发明的电子器件内置模块使用印制布线板的构成例的分解图。
图17(a)是表示以往的电子器件内置模块的制造工序的剖面图。(b)是表示以往的电子器件内置模块的制造工序的剖面图。(c)是表示以往的电子器件内置模块的制造工序的剖面图。(d)是表示以往的电子器件内置模块的制造工序的剖面图。
标号说明
101、201、301、401、501、601、701、801、901、1001、1101、1201、1301、1401电子器件内置模块
102、302、402、502、602、802、902、1002第1电子器件
103、403、503、603、903、1003、1103、1403第2电子器件
104、404、504、604、904电绝缘性基板
105a、105b、405a、405b、505a、505b、605a、605b、1005a、1005b、1105a、1105b、1405a、1405b布线图形
106、406、506、606、1006、1106、1406内部导通孔
220、720电子器件
321、821散热器件
407a、407b、507a、507b、1007a、1007b、1107a、1107b、1407a、1407b脱模载体
408、1008开口部
409a、409b、509a、509b、1009a、1009b、1109a、1109b空隙
410a、410b、510a、510b、1010a、1010b、1110a、1110b压模
411、1011锪孔
1012、1112粘贴剂
1316a、1316b、1316c印制布线板
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
(实施方式1)
图1是表示本发明实施方式1中的电子器件内置模块的剖面图。如图1所示，本实施方式1中的电子器件内置模块101的结构是，第1电子器件102以及第2电子器件103埋设于电绝缘性基板104内，第1电子器件102的一部分从电绝缘性基板104的表面突出，第2电子器件103的全部都内置于电绝缘性基板104中。
第1电子器件102安装在布线图形105a上，在埋设于电绝缘性基板104的各个电子器件中，是比第2电子器件103的厚度要高的电子器件，其一部分从电绝缘性基板104的表面突出。另一方面，第2电子器件103是比第1电子器件102的厚度要低的电子器件，被内置于电绝缘性基板104中。
当第1电子器件102以及第2电子器件103例如是LSI、DRAM等裸片的时候，使用已知技术的倒装片安装；另外是BGA、CSP等封装器件、电阻或电容等片状器件等的时候，通过焊锡与布线图形105a连接。
布线图形105a和105b分别是在电绝缘性基板104的两面分别形成的布线图形。通过贯通电绝缘性基板104形成的内部导通孔106电连接。
电绝缘性基板104是热硬化性的树脂(比如环氧树脂、酚醛树脂、聚酰亚胺等)，可以使用其组成含有SiO2等无机填充物、或者完全不含有无机填充物的材料。另外，最好拥有能够承受回流工序中的高温的耐热性(比如240℃时能耐10秒左右的耐热性)。
特别是，在本实施方式中，作为电绝缘性基板104，最好使用含有无机填充物占重量的70～95％、树脂组成物占重量5～30％的混合物材料。这点在以下各实施方式中都是一样的。
布线图形105a、105b是由铜箔或者导电性树脂组成物形成的。使用铜箔的时候，例如可以使用通过电镀制成的厚度为12μm～35μm左右的铜箔。为了提高铜箔与电绝缘性基板的紧贴性，最好使与电绝缘性基板的接触面进行粗化。另外，为了提高铜箔的紧贴性以及抗氧化性，可以对铜箔表面进行耦合处理，也可以使用对铜箔表面进行镀锡、锌或者镍的材料。
内部导通孔106例如可以由热硬化性的导电物质形成。作为热硬化性的导电物质，例如可以使用将金属粒子和热硬化性树脂混合的导电性树脂组成物。作为金属粒子，可以使用金、银、铜或者镍等，这些由于导电性高，因此最理想，而铜由于导电性高，迁移也少，所以特别理想。作为热硬化性树脂，例如可以使用环氧树脂、酚醛树脂、氰酸酯树脂。环氧树脂由于耐热性高，因此最理想。
另外，上述结构中，电子器件内置模块101相当于本发明的电子器件内置模块。第1电子器件102以及第2电子器件103相当于本发明的多个电子器件。另外，第1电子器件102相当于本发明的突出电子器件。
通过拥有以上结构的本实施方式1的电子器件内置模块，在将第1电子器件102这样的厚度较高器件和第2电子器件103这样的厚度较低器件埋设在电绝缘性基板104内时，由于电绝缘性基板104的厚度不必与厚度较高器件的厚度一致，因此电绝缘性基板104的厚度可以形成得较薄，实现整个电子器件内置模块101的小型化。
另外，如图2所示，还可以在电子器件内置模块的表面搭载电子器件220。此时，在与图17表示的电子器件内置模块1401占据的体积相同的体积内，可以更高密度安装，进而可以得到拥有更高性能的电子器件内置模块201。
另外，如图3所示，通过在第1电子器件302的突出部分安装散热器件321，可以更有效地散热。作为散热器件321，虽然散热片的散热效率好，但也可以使用铜箔等热传导性高的片状器件。
下面，参照图4(a)～(e)说明本发明实施方式1中的电子器件内置模块的制造方法。
首先如图4(a)所示，在第1脱模载体407a上形成的布线图形405a上安装第1电子器件402以及第2电子器件403。
以布线图形405a的表面作为基准，第1电子器件402是比第2电子器件403的厚度要高的电子器件，第2电子器件403是比第1电子器件402的厚度要低的电子器件。
当第1电子器件402以及第2电子器件403例如是LSI、DRAM等裸片的时候，安装方法使用已知技术的倒装片安装；另外是BGA、CSP等封装器件、电阻或电容等片状器件等的时候，通过焊锡与布线图形405a连接。
接着如图4(b)所示，在形成布线图形405b的第2脱模载体407b上，形成将两面贯通的开口部408。对于开口部408，为了通过后面的工序容纳第1电子器件，拥有与第1电子器件402对应的形状以及大小。作为一个例子，最好形成第1电子器件402的尺寸+0.05mm以上的尺寸。
接着如图4(c)所示，在比第1电子器件402的厚度要薄、比第2电子器件402的厚度要厚的未硬化电绝缘性基板404上形成内部导通孔406和空隙409a、409b。
内部导通孔406是通过激光或者打孔而加工成为直径0.15mm的形状后，印刷填充导电性树脂糊料形成的。
空隙409a、409b与内部导通孔406一样，是通过激光或者打孔形成的。
另外，空隙409a拥有与第1电子器件402对应的形状以及大小，进一步地与其厚度对应，形成作为贯通电绝缘性基板404的两面的贯通孔。另一方面，空隙409b拥有与第2电子器件403对应的形状以及大小，进一步地与其厚度对应，在电绝缘性基板404内形成凹陷。
接着如图4(d)所示，为了使第1脱模载体407a上形成的布线图形405a和内部导通孔406、与第2脱模载体407b上形成的布线图形405b和内部导通孔406接触，并且第1电子器件402贯通电绝缘性基板404的空隙409a以及第2脱模载体407b的开口部408，第2电子器件403嵌入409b中，而使第1脱模载体407a和电绝缘性基板404和第2脱模载体407b彼此位置对准，进行重叠，构成层叠体。
将该层叠体分别从外侧使第1脱模载体407a、第2脱模载体407b与压模410a、410b相接触，通过热压，将第1电子器件402以及第2电子器件403内置于电绝缘性基板404，将布线图形405a和布线图形405b通过内部导通孔406电连接。
热压在温度为70～300℃、压力为0.1～10MPa的范围内进行。最好是温度为150～250℃、压力为0.5～5MPa，此时，未硬化的电绝缘性基板404会暂时低粘度化，完全将埋设的各个电子器件埋入后硬化，将第1脱模载体407a、第2脱模载体407b上形成的各布线图形埋入粘结在电绝缘性基板404中。
另外，压模410b最好具有与第1电子器件402的上部、即模块完成时从基板表面突出的部分对应的形状以及大小的锪孔411。这是因为，通过第1电子器件402的上部嵌入锪孔411，从而压模410b的其它部分与电绝缘性基板404相接触，其结果是整个电绝缘性基板404可以被施以均等的压力。
接着，如图4(e)所示，剥离第1脱模载体407a、第2脱模载体407b，得到图1所示的本实施方式1的电子器件内置模块101。
然后，在电子器件内置模块101的表面进一步地搭载电子器件220，可以得到如图2所示的拥有高密度、高性能的电子器件内置模块201。
另外，如图3所示，通过在第1电子器件302的突出部分安装散热器件321，可以有效地散热。作为散热器件321，虽然散热片的散热效率好，但是也可以使用铜箔等热传导性较高的片状器件。
上面的工序中，第1脱模载体407a相当于本发明的第1脱模载体，第2脱模载体407b相当于本发明的第2脱模载体。另外，电绝缘性基板404相当于本发明的电绝缘性基板，压模410a、410b相当于本发明的压模。
另外，第1电子器件402相当于本发明的特定电子器件，第2电子器件403相当于本发明的其它电子器件。另外，电绝缘性基板404的空隙409a相当于本发明的贯通孔，空隙409b相当于凹部。另外，第2脱模载体407b的开口部408相当于本发明的规定的贯通孔。另外，压模410b的锪孔411相当于本发明的凹部。
然而，本发明并非限定于上述工序，上述说明中，第2脱模载体407b备有作为本发明贯通孔的开口部408，但也可以如图4(f)所示，作为本发明凹部备有凹部408′。该凹部408′与第1电子器件402的形状以及大小对应，并且有嵌入第1电子器件402上部的足够的深度。
通过使用这样的第2脱模载体407b，做成如图4(g)所示的夹着与图4(c)同一个电绝缘性基板404的层叠体的话，则如图4(h)所示，作为给层叠体从上下加压、加热的压模，可以使用没有锪孔的平板状压模410c。通过这样可以减少制作压模410必须的成本。
(实施方式2)
图5(a)～(e)是表示本发明实施方式2中的电子器件内置模块的制造方法的剖面图。本实施方式2的制造方法是实施方式1的电子器件内置模块的其它制造方法，与上述实施方式1中的电子器件内置模块的制造方法的不同点是，第1电子器件502在热压工序后安装在布线图形505a上。
另外，与实施方式1的电子器件内置模块对应的构件是由进行同样处理的同种材料制成。
以下，参照图5(a)～(e)说明本实施方式中的电子器件内置模块的制造方法。
首先如图5(a)所示，在第1脱模载体507a上形成的布线图形505a上安装第2电子器件503。安装方法为，当第2电子器件503例如是LSI、DRAM等裸片的时候，使用已知技术的倒装片安装；另外是BGA、CSP等封装器件、电阻或电容等片状器件等的时候，通过焊锡与布线图形505a连接。
接着，如图5(b)所示，在比后面安装的第1电子器件502的厚度要薄、比第2电子器件503的厚度要厚的电绝缘性基板504上形成内部导通孔506和空隙509a、509b。内部导通孔506在通过激光或者打孔而进行加工成为直径0.15mm的形状后，印刷填充导电性树脂糊料而形成。
空隙509a、509b与内部导通孔一样，通过激光或者打孔形成。
另外，空隙509a拥有与后面安装第1电子器件502对应的形状以及大小。进一步地与其厚度对应，形成作为贯通电绝缘性基板504的两面的贯通孔。另一方面，空隙509b拥有与第2电子器件503对应的形状以及大小，进一步地与其厚度对应，在电绝缘性基板504内形成凹陷。
进一步地，关于空隙509a，为了在热压后埋设第1电子器件502，考虑到热压时电绝缘性基板的树脂流动，最好加工为器件尺寸+0.5mm以上的尺寸。
接着如图5(c)所示，为了使第1脱模载体507a上形成的布线图形505a和内部导通孔506、与第2脱模载体507b上形成的布线图形505b和内部导通孔506接触，并且第2电子器件503嵌入空隙509b中，而使第1脱模载体507a和电绝缘性基板504和第2脱模载体507b彼此位置对准，进行重叠，构成层叠体。
将该层叠体分别从外侧使第1脱模载体507a、第2脱模载体507b与1对压模510a、510b相接触，通过热压将第2电子器件503内置于电绝缘性基板504中，布线图形505a和布线图形505b通过内部导通孔506电连接。
热压在温度为70～300℃、压力为0.1～10MPa的范围内进行。最好是温度为150～250℃、压力为0.5～5MPa，此时，未硬化的电绝缘性基板504会暂时低粘度化，完全将埋设的第2电子器件503埋入后硬化，将第1脱模载体507a、第2脱模载体507b上形成的布线图形505a、505b埋入粘结在电绝缘性基板504中。
接着，如图5(d)所示，剥离第1脱模载体507a、第2脱模载体507b。此时，在剥离后的电绝缘性基板504中，为了塞住空隙509a的底面，配置有布线图形505a的一部分的布线图形505ab。
接着，如图5(e)所示，在空隙509a内配置第1电子器件502，安装在布线图形505a的布线图形505ab上，可以得到电子器件内置模块501。
安装方法为，与第2电子器件503相同，例如是LSI、DRAM等裸片的时候，使用已知技术的倒装片安装；另外是BGA、CSP等封装器件、电阻或电容等片状器件等的时候，通过焊锡与布线图形505a连接。
上面的工序中，第1脱模载体507a相当于本发明的第1脱模载体，第2脱模载体507b相当于本发明的第2脱模载体。另外，电绝缘性基板504相当于本发明的电绝缘性基板，压模510a、510b相当于本发明的压模。
另外，第1电子器件502相当于本发明的特定电子器件，第2电子器件503以及布线图形505a相当于本发明的多个电子器件。另外，电绝缘性基板504的空隙509a相当于本发明的贯通孔，空隙509b相当于第1凹部。
通过上述的本实施方式，由于在热压后安装第1电子器件502，因此省略了对第2脱模载体507b形成开口部，可以使工序简化，所以能够提高生产率。
另外，在热压工序中，不必使用设置锪孔的复杂压模，可以减少制作压模510的必要成本。
(实施方式3)
图6是表示本发明实施方式3中的电子器件内置模块的制造方法的剖面图。
与通过实施方式1的电子器件内置模块对应的构件是由通过同样处理的同种材料制成的。
如图6所示，本实施方式3中的电子器件内置模块601与实施方式1、2一样，其结构为，第1电子器件602以及第2电子器件603埋设于电绝缘性基板604内，第1电子器件602的一部分比电绝缘性基板604的表面突出，而整个第2电子器件603都内置于电绝缘性基板604中。
本实施方式3与上述各实施方式的不同点是，第1电子器件602和布线图形的与电绝缘性基板604的非接触面连接，即和布线图形605b在电绝缘性基板604的外部通过布线607连接。
下面进行说明。第1电子器件602安装在布线图形605a上，在电绝缘性基板604中埋设的电子器件中，是比第2电子器件603的厚度要高的电子器件，一部分从电绝缘性基板604的表面突出。另一方面，第2电子器件603是比第1电子器件602的高度要低的电子器件，内置于电绝缘性基板604中。
当第1电子器件602以及第2电子器件603例如是LSI、DRAM等裸片的时候，使用已知技术的倒装片安装；另外是BGA、CSP等封装器件、电阻或电容等片状器件等的时候，通过焊锡连接。
布线图形605a和605b是分别在电绝缘性基板604的两面分别形成的布线图形，通过贯通电绝缘性基板604形成的内部导通孔606电连接。
电绝缘性基板604是热硬化性树脂(比如环氧树脂、酚醛树脂、聚酰亚胺等)，可以使用其组成含有SiO2等无机填充物、或者完全不含有无机填充物的材料。另外，最好拥有能够承受回流工序中的高温的耐热性(比如240℃时能耐10秒左右的耐热性)。
布线图形605a、605b是由铜箔或者导电性树脂组成物形成的，使用铜箔的时候，比如可以使用通过电镀制成的厚度为12μm～35μm的铜箔。为了提高铜箔与电绝缘性基板的紧贴性，最好使与电绝缘性基板的接触面进行粗化。另外，为了提高铜箔的紧贴性以及抗氧化性，可以对铜箔表面进行耦合处理，也可以使用对铜箔表面进行镀锡、锌或者镍的材料。
内部导通孔606例如可以由热硬化性的导电物质形成。作为热硬化性的导电物质，例如可以使用将金属粒子和热硬化性树脂混合的导电性树脂组成物。作为金属粒子，可以使用金、银、铜或者镍等，这些由于导电性高，因此最理想，而铜由于导电性高，迁移也少，所以特别理想。作为热硬化性树脂，例如可以使用环氧树脂、酚醛树脂、氰酸酯树脂。环氧树脂由于耐热性高，因此最理想。
另外，上述结构中，电子器件内置模块601相当于本发明的电子器件内置模块。第1电子器件602以及第2电子器件603相当于本发明的多个电子器件。另外，第1电子器件602相当于本发明的突出电子器件。另外，布线图形605b相当于本发明的电极，布线607是将本发明的突出电子器件和电极与电绝缘性基板的外部连接用的单元。
通过拥有上述构成的本实施方式3的电子器件内置模块，与实施方式1、2一样，在将如第1电子器件602那样的厚度较高器件和如第2电子器件603那样的厚度较低器件埋设在电绝缘性基板604中的时候，由于电绝缘性基板604的厚度不必与厚度较高器件的厚度一致，因此可以形成较薄厚度的电绝缘性基板604，可以实现整个电子器件内置模块601的小型化。
进一步地，根据本实施方式3，通过布线607确保在电绝缘性基板604的外侧与第1电子器件602电接触，能够增加可埋设的电子器件的种类，提高安装密度。
另外，如图7所示，可以在电子器件内置模块的表面进一步地搭载电子器件720。此时，在图17所示的电子器件内置模块1401所占的体积的同体积中，可以进行更高密度的安装，进一步地得到拥有高性能的电子器件内置模块701。
另外，如图8所示，通过在第1电子器件802的突出部分安装散热器件821，可以有效地散热。作为散热器件821，虽然散热片的散热效率好，但也可以使用铜箔等热传导性高的片状器件。
另外，如图9所示，电绝缘性基板904内也可以将第1电子器件902以及第2电子器件903通过粘接材料912层叠配置。此时，由于电绝缘性基板904的埋设电子器件用的空间增大，可以内置更多的电子器件，因此进一步地可以得到拥有高密度多功能的电子器件内置模块。另外，也可以将与图1的第2电子器件103一样的第2电子器件另外配置在电绝缘性基板904内。
另外，在如图9所示的结构中，具有可以使用比电绝缘性基板904的厚度更小的器件作为本发明的突出电子器件的第1电子器件902的效果。
这样，本发明的突出电子器件只要在完成时的电子器件内置模块中从其基板表面突出一部分就可以，整个器件的高度可以不受基板厚度的制约。
下面，参照图10(a)～(f)说明本实施方式3中的电子器件内置模块的制造方法。
图10(a)～(e)表示的各工序，实际上分别与实施方式1的图4(a)～图4(e)表示的各工序一样。
即，图10(a)中，在第1脱模载体1007a上粘贴第1电子器件1002。关于粘贴单元，可以使用粘贴剂1012，预先在第1电子器件1002上粘贴片状粘结剂后搭载的方法的生产率较高。另外，作为此粘结剂1012最好使用由环氧、聚酰亚胺、丙烯等材料制成的热硬化性树脂，使用耐热性较好的材料。
接下来在第1脱模载体1007a上形成的布线图形1005a上安装第2电子器件1003。
当第2电子器件1003例如是LSI、DRAM等裸片的时候，使用已知技术的倒装片安装；另外是BGA、CSP等封装器件、电阻或电容等片状器件等的时候，通过焊锡与布线图形1005a连接。
接着如图10(b)所示，在形成布线图形1005b的第2脱模载体1007b形成将两面贯通的开口部1008。开口部1008为了容纳后面工序中的第1电子器件1002，具有与第1电子器件1002对应的形状以及大小。作为一个例子，最好形成为第1电子器件1002的尺寸+0.05mm以上的尺寸。
接着如图10(c)所示，在比第1电子器件1002的厚度要薄、比第2电子器件1003的厚度要厚的电绝缘性基板1004上形成内部导通孔1006和空隙1009a、1009b。
内部导通孔1006是通过激光或者打孔而加工成为直径0.15mm的形状后，印刷填充导电性树脂糊料而形成的。
空隙1009a、1009b与内部导通孔1006一样通过激光或者打孔形成。
另外，空隙1009a具有与第1电子器件1002对应的形状以及大小，进一步地与其厚度对应，形成贯通电绝缘性基板1004的两面的贯通孔。另一方面，空隙1009b具有与第2电子器件1003对应的形状以及大小，进一步地与其厚度对应，在电绝缘性基板1004内形成凹陷。
接着如图10(d)所示，为了使第1脱模载体1007a上形成的布线图形1005a和内部导通孔1006、与第2脱模载体1007b上形成的布线图形1005b和内部导通孔1006接触，并且第1电子器件1002贯通电绝缘性基板1004的空隙1009a以及第2脱模载体1007b的开口部1008，第2电子器件1003嵌入空隙1009b中，而使第1脱模载体1007a和电绝缘性基板1004和第2脱模载体1007b分别位置对准，进行重叠，构成层叠体。
将该层叠体分别从外侧使第1脱模载体1007a、第2脱模载体1007b与压模1010a、1010b接触，通过热压将第1电子器件1002以及第2电子器件1003内置于电绝缘性基板1004中，布线图形1005a、1005b通过内部导通孔1006电连接。
热压在温度为70～300℃、压力为0.1～10MPa的范围内进行。最好是温度为150～250℃、压力为0.5～5MPa，此时，未硬化的电绝缘性基板1004会暂时低粘度化，完全将埋设的各个电子器件埋入后硬化，将第1脱模载体1007a、第2脱模载体1007b上形成的各布线图形埋入粘结在电绝缘性基板1004中。
另外，由于压模1010b与实施方式1中的压模410b一样拥有与第1电子器件1002的突出部分对应的锪孔1011，所以器件即使突出，对整个基板也可以施以均等的压力。
接着如图10(e)所示，剥离第1脱模载体1007a、第2脱模载体1007b。
接着如图10(f)所示，将第1电子器件1002和布线图形1005b通过布线607连接。
当第1电子器件1002例如是LSI、DRAM等裸片或BGA、CSP等没有引线框的器件的时候，使用引线接合法安装；有引线框的时候，通过焊锡连接。
另外，如图9所示，制造第1电子器件902被层叠在第2电子器件903上的结构的电子器件层叠模块的时候，在图10(a)～(f)的各工序中，作为省略为了从电绝缘性基板1004安装第2电子器件1003所必要的空隙1009b的结构，只要在图10(a)中，作为第1电子器件1002的替代，预先安装第1电子器件902和第2电子器件903的层叠器件即可。此时，第1电子器件902和第2电子器件903的层叠元器件相当于本发明的特定电子器件组。另外，设置与第2电子器件1003一样的第2电子器件的时候，只要采用不省略空隙1009b的结构即可。
(实施方式4)
图11(a)～(e)是表示本发明实施方式4中的电子器件内置模块的制造方法的剖面图。通过本实施方式4的制造方法是实施方式3的电子器件内置模块的其它制造方法。与上述实施方式3中的电子器件内置模块的制造方法不同的点是，第1电子器件1102在热压工序后与布线图形1105b连接。
另外，与通过实施方式1的电子器件内置模块对应的构件是由进行同样处理的同种材料制成的。
下面，参照图11(a)～(e)对本实施方式4中的电子器件内置模块的制造方法进行说明。但是，对于与实施方式2表示的各工序相同的工序，省略详细的说明。
图11(a)～图11(e)表示的各工序实际上分别与实施方式2的图5(a)～图5(e)表示的各工序相同。
即，如图11(a)所示，在第1脱模载体1107a上形成的布线图形1105a上安装第2电子器件1103。
第2电子器件1103是内置的电子器件中的高度较低的电子器件，例如是LSI、DRAM等裸片的时候，使用已知技术的倒装片安装；另外是BGA、CSP等封装器件、电阻或电容等片状器件等的时候，通过焊锡与布线图形1105a连接。
接着如图11(b)所示，在比后面安装的第1电子器件1102的厚度要薄、比第2电子器件1103的厚度要厚的未硬化电绝缘性基板1104上形成内部导通孔1106和空隙1109a、1109b。内部导通孔1106通过激光或者打孔而进行加工成为直径0.15mm的形状后，印刷填充导电性树脂糊料形成的。
空隙1109a、1109b与内部导通孔一样，是通过激光或者打孔形成的。
另外，空隙1109a拥有与后面安装的第1电子器件1102对应的形状以及大小，进一步地与其厚度对应，形成作为贯通电绝缘性基板1104的两面的贯通孔。另一方面，空隙1109b拥有与第2电子器件1103对应的形状以及大小，进一步地与其厚度对应，在电绝缘性基板1104内形成凹陷。
进一步地，关于空隙1009a，由于热压后要埋设第1电子器件1102，考虑到热压时电绝缘性基板的树脂流动，最好加工为器件尺寸+0.5mm以上的尺寸。
接着如图11(c)所示，为了使第1脱模载体1107a上形成的布线图形1105a和内部导通孔1106、与第2脱模载体1107b上形成的布线图形1105b和内部导通孔1106接触，并且第2电子器件1103嵌入空隙1109b中，而使第1脱模载体1107a和电绝缘性基板1104和第2脱模载体1107b彼此位置对准，进行重叠，构成层叠体。
将该层叠体分别从外侧使第1脱模载体1107a、第2脱模载体1107b与一对压模1110a、1110b相接触，通过热压将第2电子器件1103内置于电绝缘性基板1104中，布线图形1105a和布线图形1105b通过内部导通孔1106电连接。
热压在温度为70～300℃、压力为0.1～10MPa的范围内进行。最好是温度为150～250℃、压力为0.5～5MPa，此时，未硬化的电绝缘性基板1104会暂时低粘度化，完全将埋设的第2电子器件1103埋入后硬化，第1脱模载体1107a、第2脱模载体1107b上形成的布线图形1105a、1105b埋入粘结在电绝缘性基板1104中。
接着，如图11(d)所示，剥离第1脱模载体1107a、第2脱模载体1107b。此时，在剥离后的电绝缘性基板1104中，为了塞住空隙1109a的底面，配置有布线图形1105a的一部分的布线图形1105ab。
接着，如图11(e)所示，将第1电子器件1102配置在空隙1109a内，粘贴在布线图形1105a的布线图形1105ab上。
关于粘贴用的单元，可以使用粘贴剂1112，预先在第1电子器件1102上粘贴片状粘结剂后搭载的方法的生产率较高。另外，作为此粘结剂1112最好使用由环氧、聚酰亚胺、丙烯等材料制成的热硬化性树脂，使用耐热性较好的材料。
最后，如图11(f)所示，将第1电子器件1102使用布线607与布线图形1105b连接，可以得到电子器件内置模块1101。
当第1电子器件1102例如是LSI、DRAM等裸片或者BGA、CSP等没有引线框的器件的时候，使用引线接合法安装；有引线框的时候，通过焊锡连接。
另外，作为粘结剂1112，通过使用导电性粘结剂，可以得到第1电子器件1102在两个地方与电绝缘性基板1104的内部以及外部的两个地方电连接。
上面的工序中，第1脱模载体1107a相当于本发明的第1脱模载体，第2脱模载体1107b相当于本发明的第2脱模载体。另外，电绝缘性基板1104相当于本发明的电绝缘性基板，压模1110a、1110b相当于本发明的压模。
另外，第1电子器件1102相当于本发明的特定电子器件，第2电子器件1103以及布线图形1105a相当于本发明的多个电子器件。另外，电绝缘性基板1104的空隙1109a相当于本发明的贯通孔，空隙1109b相当于第1凹部。
另外，如图9所示，制造第1电子器件902被层叠在第2电子器件903上的结构的电子器件层叠模块的时候，在图11(a)～(f)的各工序中，作为省略为了从电绝缘性基板1104安装第2电子器件1103所必要的空隙1109b的结构，只要在图11(e)中，作为第1电子器件1102的替代，预先安装第1电子器件902和第2电子器件903的层叠元器件即可。此时，第1电子器件902和第2电子器件903的层叠元件相当于本发明的特定电子器件组。另外，设置与第2电子器件1103一样的第2电子器件的时候，只要不省略空隙1109b的结构即可。
然而，本发明并非限定于上述工序。在上述说明中，电绝缘性基板1104备有作为本发明的贯通孔的空隙1109，但也可以如图11(g)所示备有作为本发明第2凹部的空隙1109a′。该空隙1109a′有与第1电子器件1102相应的形状以及大小，并且第1电子器件1102配置在其内部，并且拥有未使其全部埋没的深度。
使用这样的电绝缘性基板1104时的电子器件内置模块的制造方法如下所示。即，如图11(h)所示，避免在空隙1109a′的正下方形成布线图形1105，接下来如图11(i)所示，在空隙1109a′的底部通过粘结剂1112粘贴第1电子器件1102。
最后如图11(j)所示，将第1电子器件1102使用布线607与布线图形1105b连接。完成第1电子器件1102和其它的布线图形的电连接，完成电子器件内置模块1101′。
在该构成例中，具有可以使用比电绝缘性基板1104的厚度更小的器件作为本发明的突出电子器件的第1电子器件1102的效果。即，只要本发明的突出电子器件的一部分在完成时的电子器件内置模块中从其基板表面突出即可，突出电子器件的全部高度不受基板厚度的制约。
如上所述，根据本实施方式，由于在热压后安装第1电子器件1102，因此省略了对第2脱模载体1107b形成开口部，可以简化工序，所以能够提高生产率。
另外，热压工序中，不必使用设置锪孔的复杂压模，可以减少制作压模1110a、1110b的必要成本。
(实施方式5)
图12(a)是表示本发明实施方式5中的层叠电子器件模块的结构剖面图。另外，与通过实施方式1～4的电子器件内置模块对应的构件是由进行同样处理的同种材料制成的。
本实施方式5的层叠电子器件模块1201是由两层电子器件内置模块1201a以及1201b构成的，埋设第1电子器件1202贯通两者。第1电子器件1202拥有从电子器件内置模块1201a以及1201b的任意一个表面突出的部分，第2电子器件1203内置于电子器件内置模块1201b内。
所以电子器件内置模块1201b与本发明的电子器件内置模块对应，电子器件内置模块1201a与以往的电子器件内置模块对应。进一步地，电子器件内置模块1201a有与本发明的电子器件内置模块的第1电子器件1202的突出部分对应的贯通孔。
另外，图12(b)是本实施方式5的层叠电子器件模块的其它例子的结构图。如图12(b)所示，层叠电子器件模块1211由三层电子器件内置模块1211a～1211c构成，第1电子器件1202贯通电子器件内置模块1211b，分别嵌入电子器件内置模块1211a以及1211c的表面而构成。另外，第2电子器件1203内置于电子器件内置模块1211a。
所以电子器件内置模块1211a与本发明的电子器件内置模块对应，电子器件内置模块1211b以及1211c与以往的电子器件内置模块对应。进一步地，电子器件内置模块1211b具有与本发明的电子器件内置模块的第1电子器件1202突出部分对应的贯通孔，电子器件内置模块1211c具有与本发明的电子器件内置模块第1电子器件1202突出部分对应的凹部。
根据拥有如上所述的结构的、本实施方式5的层叠电子器件模块1201或者1211，通过在层的一部分使用本发明的电子器件内置模块，可以实现整个模块的小型化，进一步地得到拥有更多功能的层叠电子器件模块。
另外，本发明的层叠电子器件模块不限于上述结构，只要在层叠多个电子器件内置模块的结构中，至少一层的电子器件内置模块包含本发明的电子器件内置模块，与该电子器件内置模块的突出电子器件相对的电子器件内置模块在其相对面有与突出电子器件的突出部分对应的凹部或者贯通孔即可。
另外，也可以采用连续层叠多层本发明的电子器件内置模块的结构。
另外，内置的电子器件内置模块1211b或者1211c只要至少是通过实施方式1～4的任意一种方式制成即可，但也可以通过其它制造方法制成。即，不限定各层的具体制造方法或者结构，在层叠电子器件模块中，在内部层间只要包含本发明的电子器件内置模块的结构，则该层叠电子器件模块就构成本发明的层叠电子器件模块。
另外在上述各实施方式中，作为电子器件内置模块，是在其两面使电绝缘基板的表面维持原样露出，使各脱模载体形成的布线图形转印至电绝缘基板上作为布线图形而构成，但也可以如图13(a)所示，使用已有的印制布线板1316a、1316b的正反面形成的布线图形。此时，制造方法为，使用印制布线板1316a、1316b作为脱模载体的替代构成层叠体，热压后，在不剥离印制布线板1316a、1316b的状态下完成电子器件内置模块。
此时，电子器件内置模块1301中也同样，电绝缘性基板1315中内置第2电子器件1314，另一方面，第1电子器件1313的一部分从基板表面突出，实现了本发明的电子器件内置模块，当然可以得到与上述各实施方式同样的效果。
进一步地，也可以如图13(b)所示，将印制布线板1316a～1316c分别设置在电绝缘性基板1315a、1315b的各表面而形成层叠电子器件模块1311。此时也同样，在印制布线板1316b的正下方的电绝缘性基板1315b中内置了第2电子器件1314，另一方面，第1电子器件1317a的一部分从基板表面突出，实现了本发明的层叠电子器件模块，得到与实施方式5同样的效果。
进一步地，作为本发明电子器件内置模块，如图14～图16所示，将印制布线板粘贴在电绝缘性基板的两面而构成也可以。
图14是电子器件内置模块1501的剖面图。另外，图15是从图14的图中A方向看到的底面图，图14相当于图15中从B-B直线方向看到的剖面图。另外，图16是图14表示的电子器件内置模块1501的分解图。
如图14～图16的各图所示，电子器件内置模块1501包括电绝缘性基板1511以及从两面夹住电绝缘基板1511的印制基板1512a以及印制基板1512b。印制基板1512a是层叠印制基板，在其表面以及内层设置有电极1551以及连接层间用的导通孔1552等，在表面设有电子器件1521、1522等。而且，覆盖物1523是保护电子器件1521、1522用的构件。
另外，对印制基板1512b如图15所示进行开口，形成配置电绝缘性基板1511上设置的第1电子器件1531、第2电子器件1532以及1533的方形孔部1534。另外，在印制基板1512b的表面上设有为了与外部连接用的成为凸点的焊球1535。焊球1535通过印制基板1512b内的导通孔1536与电子器件内置模块1501内的各个部分电连接。
另外，电绝缘性基板1511在与印制基板1512b的孔部1534重叠的位置上设有与孔部1534同一外形尺寸的贯通孔1541，第1电子器件1531以及第2电子器件1532、1533配置在贯通孔1541内。
另外，贯通孔1541以及孔部1534的内部侧壁设有侧面电极1542、1543，可以确保从这里也能与外部连接。另外，侧面电极1542、1543是这样形成，即在整个孔部1534以及贯通孔1541的各自的侧壁通过覆金属法形成铜薄膜之后，通过激光蚀刻形成期望的形状的图形，然后在铜箔膜的表面通过电镀进行镀锡等。另外，侧面电极1542、1543是在整个贯通孔1541以及孔部1534的两方的内部侧壁设置的，但也可以只设置在任意一方的内部侧壁而构成。
在以上的结构中，印制基板1512a以及1512b相当于本发明的印制基板，孔部1534相当于本发明的孔部。另外，贯通孔1541相当于本发明的贯通孔。另外，焊球1535相当于本发明的安装用的端子，侧面电极1542以及1543相当于本发明的电极。另外，第1电子器件1531相当于本发明的突出电子器件，第2电子器件1532、1533相当于本发明的多个电子器件。
在拥有上述结构的电子器件内置模块1501中，如图16的分解图所示，在电绝缘性基板1511的贯通孔1541中内置第2电子器件1532、1533，另一方面，第1电子器件1531的一部分从基板表面突出，从而实现了本发明的电子器件内置模块，得到与上述各实施方式同样的效果。另外，由于焊球1535的外径比从印制基板1512b的表面露出的第1电子器件1531的高度要高，所以在将电子器件内置模块1501安装在其它装置上的时候，不会影响第1电子器件1531。
另外，作为图14～16的结构中作为本发明的端子的焊球1535，是力图使电子器件内置模块1501与外部装置实现电连接，但也可以使用树脂等材料形成，仅实现作为垫片。另外，在图13～16表示的各结构当中，都是在电绝缘性基板的两面设置有印制基板(印制布线板)而构成，但也可以为只在任意一个主面设置印制基板而构成。另外，任意的印制基板可以是单层，也可以是多个层叠。
而且，上述说明中“埋设”的意思是将电子器件的至少一部分包含在电绝缘性基板中的状态；“内置”的意思是将电子器件的全部都内置于电绝缘性基板中的状态。此时，只有电子器件的表面露出、而使得与基板的表面成为同一面的状态为“埋设”，这样安装的电子器件相当于本发明的突出电子器件或者特定电子器件以外的电子器件。
另外，在图14～16表示的构成例中，作为本发明的突出电子器件的第1电子器件1531，是配置在利用电绝缘性基板1511的贯通孔1541以及印制基板1512b的孔部1534内而形成的空间内，并有间隙，但是本发明的“埋设”状态并非限定于电子器件和电绝缘性基板间有无间隙。即，在实施方式1～5中，说明了本发明的电绝缘性基板与各突出电子器件或者特定电子器件之间是紧贴的，但也可以为有间隙的结构。另外，是在上述空间内将两个第2电子器件1532、1533合起来配置构成的，但第2电子器件的个数也可以为任意个。另外，只设置第1电子器件1531的结构也可以。另外，电绝缘性基板1511中作为替代贯通孔1541的凹部，在该凹部内配置第1电子器件1531的结构也可以。
另外，在图14～16表示的构成例中，作为本发明的突出电子器件的第1电子器件1531是从印制基板1512b的表面突出的，但只要从电绝缘性基板1511的表面突出，从印制基板1512b的表面露出即可。换言之并未限定与印制基板1512b的表面的位置关系。所以，第1电子器件1531可以位于比印制基板1512b的表面要低的位置，也可以位于与该表面同一面的位置。
工业上的实用性
本发明相关的电子器件内置模块及其制造方法可以抑制电绝缘性基板的厚度，具有使整体小型化的效果，对例如将电阻或电容等无源器件、或者半导体元件等有源器件内置于电绝缘性基板的电子器件内置模块等是有用的。

Claims (20)

1.一种电子器件内置模块，其特征在于，
包括：
电绝缘性基板；以及
埋设在所述电绝缘性基板内的多个电子器件，
所述多个电子器件的至少1个是其一部分从所述电绝缘性基板的至少一个表面突出的突出电子器件，
所述突出电子器件以外的所述电子器件内置于所述电绝缘性基板。
2.如权利要求1所述的电子器件内置模块，其特征在于，
具有：设置于所述电绝缘性基板的、至少所述突出电子器件露出侧的表面的电极，
所述突出电子器件至少与所述电极在所述电绝缘性基板的外部电连接。
3.如权利要求1或者2所述的电子器件内置模块，其特征在于，
所述突出电子器件位于其它所述电子器件的上部。
4.如权利要求1所述的电子器件内置模块，其特征在于，
还具有：设置于所述电绝缘性基板的、所述突出电子器件突出侧的表面的表面安装器件。
5.如权利要求1所述的电子器件内置模块，其特征在于，
还具有：设置于所述突出电子器件的、从所述绝缘性基板的表面突出的部分的散热器件。
6.一种层叠电子器件模块，其特征在于，
是一种层叠多个电子器件内置模块而成的层叠电子器件模块，
具有权利要求1至5中任意一项所述的电子器件内置模块来作为至少一层的电子器件内置模块，
在与所述至少一层的电子器件内置模块相对的其他电子器件内置模块的表面，设置有与所述突出电子器件的所述突出部分对应的贯通孔或者凹部。
7.如权利要求1至5中任意一项所述的电子器件内置模块，其特征在于，
具有与所述电绝缘性基板的至少一个面粘合的印制基板。
8.如权利要求7所述的电子器件内置模块，其特征在于，
所述印制基板具有与所述突出电子器件的形状对应的孔部，
所述突出电子器件通过所述孔部从所述印制基板露出。
9.如权利要求8所述的电子器件内置模块，其特征在于，
具有：设置于所述印制基板的、具备所述孔部的一侧的表面上的安装用的端子。
10.如权利要求8所述的电子器件内置模块，其特征在于，
所述突出电子器件配置在所述电绝缘性基板的、具有与所述印制基板的孔部对应形状的贯通孔或者凹部内。
11.如权利要求10所述的电子器件内置模块，其特征在于，
在所述贯通孔或者所述凹部内，至少配置一个除所述突出电子器件以外的所述电子器件。
12.如权利要求10或者11所述的电子器件内置模块，其特征在于，
具有：设置于所述印制基板的所述孔部的内壁、以及所述电绝缘性基板的所述贯通孔或者所述凹部的内壁的至少一个的，与外部电连接用的电极。
13.一种电子器件内置模块的制造方法，其特征在于，
具有形成层叠体的工序，该层叠体包括：
在面上配置含有至少一个比其他的电子器件厚度要厚的特定电子器件的多个电子器件的第1脱模载体；在与所述特定电子器件的配置位置对应的地方具有与所述特定电子器件上部的形状以及大小对应的规定的贯通孔或者凹部的第2脱模载体；以及具有与所述特定电子器件的形状以及大小对应而形成的贯通孔和与所述特定电子器件以外的所述电子器件的形状以及大小对应而形成的凹部的电绝缘性基板，
在形成所述层叠体的工序中，包括：
将所述电绝缘性基板夹在所述第1脱模载体和所述第2脱模载体之间，并进行位置对准，使得所述特定电子器件贯通所述电绝缘性基板的所述贯通孔，并且使其上部贯通所述第2脱模载体的所述贯通孔，或者嵌入所述凹部，从而形成所述层叠体的工序；
从所述第1脱模载体以及所述第2脱模载体的外侧通过压模分别对所述层叠体进行加压、加热的工序；以及
从所述加压、加热后的所述层叠体剥离所述第1脱模载体以及所述第2脱模载体的工序。
14.如权利要求13所述的电子器件内置模块的制造方法，其特征在于，
所述特定电子器件从所述电绝缘性基板的至少一个表面突出。
15.一种电子器件内置模块的制造方法，其特征在于，
具有形成层叠体的工序，该层叠体包括：
在面上配置有至少一个的、层叠多个电子器件而成的特定电子器件组的第1脱模载体；在与所述特定电子器件组的配置位置对应的地方具有与所述特定电子器件组上部的形状以及大小对应的规定的贯通孔或者凹部的第2脱模载体；以及具有与所述特定电子器件组的形状以及大小对应而形成的贯通孔的电绝缘性基板，
在形成所述层叠体的工序中，包括：
将所述电绝缘性基板夹在所述第1脱模载体和所述第2脱模载体之间，并进行位置对准，使得所述特定电子器件组贯通所述电绝缘性基板的所述贯通孔，并且使其上部贯通所述第2脱模载体的所述贯通孔，或者嵌入所述凹部，从而形成所述层叠体的工序；
将所述层叠体分别从所述第1脱模载体以及所述第2脱模载体的外侧通过压模进行加压、加热的工序；
以及从所述加压、加热后的所述层叠体剥离所述第1脱模载体以及所述第2脱模载体的工序。
16.如权利要求13或15所述的电子器件内置模块的制造方法，其特征在于，
所述第2脱模载体具有：设置于与所述特定电子器件或者所述特定电子器件组的配置位置对应的地方、且与所述特定电子器件的上部形状以及大小对应的所述贯通孔，
将从所述第2脱模载体的外侧对所述层叠体进行加热、加压用的所述压模设置有：与所述特定电子器件或者所述特定电子器件组的所述上部形状对应的凹部，
使所述压模与所述第2脱模载体接触，从而使所述凹部与所述第2脱模载体的所述贯通孔的位置对准，并且进行所述的加热、加压。
17.一种电子器件内置模块的制造方法，其特征在于，
具有形成层叠体的工序，该层叠体包括：
在面上配置多个电子器件的第1脱模载体和第2脱模载体；以及具有与所述多个电子器件的形状以及大小对应而形成的第1凹部和与至少一个特定电子器件的形状以及大小对应而形成的贯通孔或者第2凹部的电绝缘性基板，
在所述形成层叠体的工序中，包括：
对准位置，从而将所述电绝缘性基板夹在所述第1脱模载体和所述第2脱模载体之间以形成层叠体的工序；
分别从所述第1脱模载体以及第2脱模载体的外侧通过压模对所述层叠体进行加压、加热的工序；
从所述加压、加热后的所述层叠体剥离所述第1脱模载体以及所述第2脱模载体的工序；以及
剥离所述第1脱模载体以及所述第2脱模载体后、在所述电绝缘性基板的所述贯通孔或者所述第2凹部安装所述特定电子器件的工序。
18.如权利要求17所述的电子器件内置模块的制造方法，其特征在于，
所述特定电子器件从所述电绝缘性基板的至少一个表面突出。
19.一种电子器件内置模块的制造方法，其特征在于，
具有形成层叠体的工序，该层叠体包括：
在面上配置多个电子器件的第1脱模载体和第2脱模载体；以及具有贯通孔或者凹部的电绝缘性基板，
在所述形成层叠体的工序中，包括：
对准位置，从而将所述电绝缘性基板夹在所述第1脱模载体和所述第2脱模载体之间以形成层叠体的工序；
分别从所述第1脱模载体以及所述第2脱模载体的外侧通过压模对所述层叠体进行加压、加热的工序；
从所述加压、加热后的所述层叠体剥离所述第1脱模载体以及所述第2脱模载体的工序；以及
剥离所述第1脱模载体以及所述第2脱模载体后、在所述电绝缘性基板的所述贯通孔或者凹部安装层叠多个电子器件而成的特定电子器件组的工序。
20.如权利要求17或19所述的电子器件内置模块的制造方法，其特征在于，
在所述电绝缘性基板上形成有与所述特定电子器件或者特定电子器件组的形状以及大小对应而形成的所述贯通孔，
所述贯通孔形成于与所述多个电子器件一部分的对应的位置上。
CNA2008101000003A 2007-05-28 2008-05-27 电子器件内置模块及其制造方法 Pending CN101315925A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2007141062 2007-05-28
JP2007141062 2007-05-28

Publications (1)

Publication Number Publication Date
CN101315925A true CN101315925A (zh) 2008-12-03

Family

ID=40087908

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2008101000003A Pending CN101315925A (zh) 2007-05-28 2008-05-27 电子器件内置模块及其制造方法

Country Status (3)

Country Link
US (1) US20080298023A1 (zh)
JP (1) JP2009010358A (zh)
CN (1) CN101315925A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845641A (zh) * 2015-02-02 2016-08-10 英飞凌科技奥地利有限公司 电子组件

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011018873A (ja) * 2009-05-22 2011-01-27 Sony Ericsson Mobilecommunications Japan Inc 電磁シールド方法および電磁シールド用フィルム
JP6124513B2 (ja) * 2012-05-17 2017-05-10 新光電気工業株式会社 半導体装置及びその製造方法
US9161454B2 (en) * 2012-12-24 2015-10-13 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same
DE102013200652B4 (de) * 2013-01-17 2014-07-24 Continental Automotive Gmbh Vorrichtung zum Schalten hoher Ströme
KR102158068B1 (ko) * 2014-02-05 2020-09-21 엘지이노텍 주식회사 임베디드 인쇄회로기판
JP6356450B2 (ja) * 2014-03-20 2018-07-11 株式会社東芝 半導体装置および電子回路装置
JP7180605B2 (ja) * 2017-09-29 2022-11-30 大日本印刷株式会社 貫通電極基板及び貫通電極基板を用いた半導体装置
CN113366627A (zh) 2019-02-14 2021-09-07 株式会社村田制作所 电子部件模块的制造方法以及电子部件模块

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0834264B2 (ja) * 1987-04-21 1996-03-29 住友電気工業株式会社 半導体装置およびその製造方法
US5371654A (en) * 1992-10-19 1994-12-06 International Business Machines Corporation Three dimensional high performance interconnection package
US6400573B1 (en) * 1993-02-09 2002-06-04 Texas Instruments Incorporated Multi-chip integrated circuit module
US5672546A (en) * 1995-12-04 1997-09-30 General Electric Company Semiconductor interconnect method and structure for high temperature applications
US5748452A (en) * 1996-07-23 1998-05-05 International Business Machines Corporation Multi-electronic device package
US6368894B1 (en) * 1999-09-08 2002-04-09 Ming-Tung Shen Multi-chip semiconductor module and manufacturing process thereof
JP3681155B2 (ja) * 1999-12-22 2005-08-10 新光電気工業株式会社 電子部品の実装構造、電子部品装置、電子部品の実装方法及び電子部品装置の製造方法
US6906411B1 (en) * 2000-06-29 2005-06-14 Mitsubishi Denki Kabushiki Kaisha Multilayer substrate module and portable wireless terminal
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
US6818477B2 (en) * 2001-11-26 2004-11-16 Powerwave Technologies, Inc. Method of mounting a component in an edge-plated hole formed in a printed circuit board
US6449158B1 (en) * 2001-12-20 2002-09-10 Motorola, Inc. Method and apparatus for securing an electronic power device to a heat spreader
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
US7061100B2 (en) * 2002-04-03 2006-06-13 Matsushita Electric Industrial Co., Ltd. Semiconductor built-in millimeter-wave band module
FI119583B (fi) * 2003-02-26 2008-12-31 Imbera Electronics Oy Menetelmä elektroniikkamoduulin valmistamiseksi
US20040246689A1 (en) * 2003-06-03 2004-12-09 Espinoza-Ibarra Ricardo E. Apparatus and method for mounting a surface mount component in an etched well in a printed circuit board
JP2005158770A (ja) * 2003-11-20 2005-06-16 Matsushita Electric Ind Co Ltd 積層基板とその製造方法及び前記積層基板を用いたモジュールの製造方法とその製造装置
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法
CN100508701C (zh) * 2004-10-22 2009-07-01 株式会社村田制作所 复合多层基板及其制造方法
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
JP4654942B2 (ja) * 2006-02-28 2011-03-23 ミネベア株式会社 面状照明装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105845641A (zh) * 2015-02-02 2016-08-10 英飞凌科技奥地利有限公司 电子组件
CN105845641B (zh) * 2015-02-02 2019-11-12 英飞凌科技奥地利有限公司 电子组件

Also Published As

Publication number Publication date
US20080298023A1 (en) 2008-12-04
JP2009010358A (ja) 2009-01-15

Similar Documents

Publication Publication Date Title
CN101315925A (zh) 电子器件内置模块及其制造方法
US7501696B2 (en) Semiconductor chip-embedded substrate and method of manufacturing same
US7687899B1 (en) Dual laminate package structure with embedded elements
US7514770B2 (en) Stack structure of carrier board embedded with semiconductor components and method for fabricating the same
US6639324B1 (en) Flip chip package module and method of forming the same
US20090134528A1 (en) Semiconductor package, electronic device including the semiconductor package, and method of manufacturing the semiconductor package
US20120049366A1 (en) Package structure having through-silicon-via (tsv) chip embedded therein and fabrication method thereof
US10096562B2 (en) Power module package
US20040135243A1 (en) Semiconductor device, its manufacturing method and electronic device
US8390114B2 (en) Semiconductor package
TW200532823A (en) Circuit device
CN101331605A (zh) 电子部件内置模块和其制造方法
US20190333850A1 (en) Wiring board having bridging element straddling over interfaces
US6806563B2 (en) Composite capacitor and stiffener for chip carrier
US9305912B2 (en) Stack package and method for manufacturing the same
CN100472780C (zh) 电子零部件及其制造方法
CN101192275A (zh) 记忆卡封装结构及其制作方法
CN218385219U (zh) 半导体器件
US7884465B2 (en) Semiconductor package with passive elements embedded within a semiconductor chip
KR100673379B1 (ko) 적층 패키지와 그 제조 방법
WO2023093314A8 (zh) 板级架构、封装模组、电子设备及板级架构的制作方法
CN115274464A (zh) 一种线路板制备方法以及线路板
TWI357653B (zh)
JPH04304693A (ja) チップ実装体と複合チップ実装体
US20090039493A1 (en) Packaging substrate and application thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20081203