CN113366627A - 电子部件模块的制造方法以及电子部件模块 - Google Patents

电子部件模块的制造方法以及电子部件模块 Download PDF

Info

Publication number
CN113366627A
CN113366627A CN202080012117.5A CN202080012117A CN113366627A CN 113366627 A CN113366627 A CN 113366627A CN 202080012117 A CN202080012117 A CN 202080012117A CN 113366627 A CN113366627 A CN 113366627A
Authority
CN
China
Prior art keywords
electronic component
main surface
resin structure
recess
component module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080012117.5A
Other languages
English (en)
Inventor
岩本敬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN113366627A publication Critical patent/CN113366627A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Abstract

即使在对电子部件施加了应力的情况下也使树脂构造体不易断裂。电子部件模块的制造方法具备牺牲体配置工序、树脂成型工序、凹部形成工序、布线层形成工序及部件安装工序。在牺牲体配置工序中，将从具有第1主面(131)以及第2主面(132)的支承体(13)的厚度方向观察时的尺寸比第1主面(131)的尺寸小的牺牲体(15)配置在第1主面(131)上。在树脂成型工序中，在第1主面(131)上成型树脂构造体(2)，使得覆盖配置在第1主面(131)上的牺牲体(15)。在凹部形成工序中，通过除去牺牲体(15)，从而在树脂构造体(2)形成凹部。在布线层形成工序中，形成跨越凹部的侧面和与该侧面连续的树脂构造体(2)的第1主面(21)的布线层。在部件安装工序中，在凹部安装电子部件。

Description

电子部件模块的制造方法以及电子部件模块
技术领域
本发明涉及电子部件模块的制造方法以及电子部件模块，更详细地，涉及具备电子部件和树脂构造体的电子部件模块的制造方法以及电子部件模块。
背景技术
以往，已知有搭载了内置部件的部件内置基板(电子部件模块)(例如，参照专利文献1)。在专利文献1记载的部件内置基板具备芯基板、中间层以及表面层。芯基板、中间层以及表面层各自通过层叠多个树脂片而形成。然后，芯基板、中间层以及表面层以相互位置对齐的状态重叠并统一被层叠。在专利文献1记载的部件内置基板中，在通过层叠中间层和表面层而形成的开口部(凹部)配置安装部件(电子部件)。
在先技术文献
专利文献
专利文献1：日本特开2010-141282号公报
发明内容
发明要解决的课题
在专利文献1记载的部件内置基板中，例如，在对配置于开口部的安装部件施加了应力的情况下，有可能在中间层与表面层的界面产生剥离。
本发明的目的在于，提供一种即使在对电子部件施加了应力的情况下树脂构造体也不易断裂的电子部件模块的制造方法以及电子部件模块。
用于解决课题的技术方案
本发明的一个方式涉及的电子部件模块的制造方法具备牺牲体配置工序、树脂成型工序、凹部形成工序、布线层形成工序以及部件安装工序。在所述牺牲体配置工序中，将从具有第1主面以及第2主面的支承体的厚度方向观察时的尺寸比所述第1主面的尺寸小的牺牲体配置在所述第1主面上。在所述树脂成型工序中，在所述第1主面上成型树脂构造体，使得覆盖配置在所述第1主面上的所述牺牲体。在所述凹部形成工序中，通过除去所述牺牲体，从而在所述树脂构造体形成凹部。在所述布线层形成工序中，形成跨越所述凹部的侧面和与所述侧面连续的所述树脂构造体的一个主面的布线层。在所述部件安装工序中，在所述凹部安装电子部件。
本发明的一个方式涉及的电子部件模块具备树脂构造体、电子部件以及布线层。所述树脂构造体具有一个主面，并在所述一个主面设置有凹部。所述电子部件设置在所述凹部。所述布线层跨越所述一个主面和与所述一个主面连续的所述凹部的侧面而形成。所述布线层与所述电子部件电连接。
发明效果
根据本发明，具有即使在对电子部件施加了应力的情况下树脂构造体也不易断裂的效果。
附图说明
图1是实施方式涉及的电子部件模块的剖视图。
图2的A～图2的C是用于说明同上的电子部件模块的制造方法的工序剖视图。
图3的A～图3的C是用于说明同上的电子部件模块的制造方法的工序剖视图。
图4的A～图4的D是用于说明同上的电子部件模块的制造方法的工序剖视图。
图5是实施方式的变形例1涉及的电子部件模块的主要部分的剖视图。
图6是实施方式的变形例2涉及的电子部件模块的剖视图。
图7是实施方式的变形例3涉及的电子部件模块的剖视图。
具体实施方式
以下，参照附图对实施方式涉及的电子部件模块以及电子部件模块的制造方法进行说明。在下述的实施方式等中说明的图1～图6均为示意性的图，图中的各构成要素的大小、厚度各自之比未必反映了实际的尺寸比。
(实施方式)
(1)电子部件模块的整体结构
首先，参照附图对实施方式涉及的电子部件模块的整体结构进行说明。
如图1所示，实施方式涉及的电子部件模块1具备树脂构造体2、作为电子部件3的第1电子部件31以及作为布线层4的多个第1布线层41。树脂构造体2具有作为一个主面的第1主面21。在第1主面21设置有凹部23。第1电子部件31设置在凹部23。在将第1电子部件31配置在凹部23内的状态下，第1电子部件31在树脂构造体2的厚度方向D1上相对于第1主面21向与树脂构造体2相反侧(图1的上侧)突出。换言之，在树脂构造体2的厚度方向D1上，第1电子部件31的高度H1比凹部23的高度高。多个第1布线层41之中与第1电子部件31对应的第1布线层41跨越树脂构造体2的第1主面21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成。多个第1布线层41之中与第1电子部件31对应的第1布线层41在凹部23的底面232经由导电部311以及导体部11与第1电子部件31电连接。
实施方式涉及的电子部件模块1还具备多个柱状电极5、绝缘层6、第2电子部件32以及第3电子部件33。多个柱状电极5在树脂构造体2的厚度方向D1上贯通树脂构造体2。绝缘层6跨越树脂构造体2的第1主面21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成。第2电子部件32在树脂构造体2的厚度方向D1上与第1电子部件31不重叠的位置内置于树脂构造体2。第3电子部件33设置在树脂构造体2的第1主面21上，使得在树脂构造体2的厚度方向D1上与第1电子部件31不重叠。进而，第2电子部件32和第3电子部件33在树脂构造体2的厚度方向D1上排列，使得在树脂构造体2的厚度方向D1上第3电子部件33的一部分与第2电子部件32重叠。在树脂构造体2的厚度方向D1上，第1电子部件31的高度H1比第3电子部件33的高度H2高。
此外，实施方式涉及的电子部件模块1还具备多个第1端子电极7和多个第2端子电极8。多个第1端子电极7各自与多个第1布线层41之中对应的第1布线层41等电连接。多个第1端子电极7各自例如为UBM(Under Bump Metal，凸块下金属)。多个第2端子电极8各自与多个第2布线层42之中对应的第2布线层42等电连接。多个第2端子电极8各自例如为UBM。
(2)电子部件模块的各构成要素
接着，参照附图对实施方式涉及的电子部件模块的各构成要素进行说明。
(2.1)树脂构造体
如图1所示，树脂构造体2是构成为对第1电子部件31、第2电子部件32、第4电子部件34以及多个柱状电极5进行保持的树脂成型体。树脂构造体2为板状。树脂构造体2具有在其厚度方向D1上处于相互相反侧的第1主面(一个主面)21以及第2主面22。第1主面21和第2主面22对置。从树脂构造体2的厚度方向D1观察的树脂构造体2的外周形状为长方形，但是并不限于此，例如，也可以为正方形。从树脂构造体2的厚度方向D1观察，树脂构造体2的尺寸比第1电子部件31、第2电子部件32、第3电子部件33以及第4电子部件34中的任一者的尺寸都大。
树脂构造体2具有凹部23。凹部23是用于容纳第1电子部件31的容纳空间。凹部23具有侧面231和底面232。侧面231沿着与树脂构造体2的厚度方向D1平行的方向。底面232沿着与树脂构造体2的长度方向D2平行的方向。从与树脂构造体2的厚度方向D1交叉的方向(图1的垂直于纸面的方向)观察时的凹部23的形状为矩形。而且，通过在凹部23容纳第1电子部件31，从而能够实现电子部件模块1的低高度化。
树脂构造体2由具有电绝缘性的树脂等形成。此外，树脂构造体2例如除了树脂以外还包含混合于树脂的填料，但是填料不是必需的构成要素。树脂例如为环氧树脂。但是，树脂并不限于环氧树脂，例如，也可以是聚酰亚胺树脂、丙烯酸树脂、聚氨酯树脂、或硅酮树脂、马来酰亚胺类树脂等。填料例如为二氧化硅、氧化铝等无机填料。树脂构造体2除了树脂以及填料以外，例如还可以包含炭黑等黑色颜料。
(2.2)电子部件
第1电子部件31例如是在与树脂构造体2的厚度方向D1平行的方向上长的长方体状的电子部件。从树脂构造体2的厚度方向D1观察时的第1电子部件31的外周形状为长方形，但是并不限于此，例如也可以是正方形。
第2电子部件32例如为芯片状的电子部件。从树脂构造体2的厚度方向D1观察时的第2电子部件32的外周形状为长方形，但是并不限于此，例如也可以是正方形。
第3电子部件33例如为芯片状的电子部件。在树脂构造体2的长度方向D2上，第3电子部件33的长度比第2电子部件32的长度长。从树脂构造体2的厚度方向D1观察时的第3电子部件33的外周形状为长方形，但是并不限于此，例如也可以是正方形。在实施方式涉及的电子部件模块1中，第1电子部件31的高度H1比第3电子部件33的高度H2高。
第4电子部件34例如为芯片状的电子部件。从树脂构造体2的厚度方向D1观察时的第4电子部件34的外周形状为正方形，但是并不限于此，例如也可以是长方形。在实施方式涉及的电子部件模块1中，第2电子部件32以及第4电子部件34内置于树脂构造体2。
在此，所谓“内置”，包含第1状态和第2状态。第1状态是指如下状态，即，第2电子部件32以及第4电子部件34各自的一个主面未被树脂构造体2覆盖(也就是说，第2电子部件32以及第4电子部件34各自的一个主面从树脂构造体2露出)。第2状态是指如下状态，即，第2电子部件32以及第4电子部件34各自中的除与外部电路的连接部分以外的剩余的部分(包含一个主面)被树脂构造体2覆盖。
第1电子部件31、第2电子部件32、第3电子部件33以及第4电子部件34各自例如为半导体元件(半导体芯片)。半导体元件例如为IC(Integrated Circuit，集成电路)、MPU(Micro Processing Unit，微处理单元)、功率放大器、低噪声放大器、RF(RadioFrequency，射频)开关等。第1电子部件31、第2电子部件32、第3电子部件33以及第4电子部件34各自并不限于半导体元件，例如也可以是电感器、电容器、电阻等。
在第1电子部件31电连接有多个导电部311。多个导电部311各自由沿着第1电子部件31的侧面配置的第1导电部和沿着第1电子部件31的底面配置的第2导电部形成为L字状。第1电子部件31通过将导电部311的第2导电部连接到沿着树脂构造体2的凹部23的底面232设置的导体部11，从而与多个第1布线层41之中对应的第1布线层41电连接。
(2.3)布线层
实施方式涉及的电子部件模块1除了作为布线层4的多个第1布线层41以外还具备多个第2布线层42。
多个第1布线层41各自在树脂构造体2的第1主面21侧将第1电子部件31～第4电子部件34各自和多个柱状电极5之中对应的柱状电极5电连接。多个第1布线层41之中与第2电子部件32～第4电子部件34对应的第1布线层41沿着树脂构造体2的第1主面21形成。多个第1布线层41之中与第1电子部件31对应的第1布线层41跨越树脂构造体2的第1主面21和凹部23而形成。具体地，多个第1布线层41之中与第1电子部件31对应的第1布线层41跨越树脂构造体2的第1主面21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成。换言之，多个第1布线层41之中与第1电子部件31对应的第1布线层41由沿着树脂构造体2的第1主面21、凹部23的侧面231以及凹部23的底面232形成为一体的一个层构成。
多个第2布线层42各自在树脂构造体2的第2主面22侧将多个柱状电极5各自和多个第2端子电极8电连接。多个第2布线层42各自沿着树脂构造体2的第2主面22形成。
第1布线层41以及第2布线层42的材料例如是合金或金属的单层或层叠体。在实施方式涉及的电子部件模块1中，第1布线层41以及第2布线层42的材料例如是在铜添加了从包含铬、镍、铁、钴以及锌的组选择的至少一种的材料、或铜和钛的层叠体。
(2.4)柱状电极
在实施方式涉及的电子部件模块1中，如图1所示，多个柱状电极5被保持在树脂构造体2。多个柱状电极5配置在第1电子部件31、第2电子部件32以及第4电子部件34的侧方。多个柱状电极5从第1电子部件31、第2电子部件32以及第4电子部件34的外周面分离。多个柱状电极5相互分离。另外，柱状电极5的位置以及数目并不限定于图1所示的例子。
多个柱状电极5各自例如为在与树脂构造体2的厚度方向D1平行的方向上长的圆柱状。多个柱状电极5各自具有在与树脂构造体2的厚度方向D1平行的方向上处于相互相反侧的第1端面以及第2端面。在多个柱状电极5各自的第1端面(图1中的上端面)，经由导电部12电连接有多个第1布线层41之中对应的第1布线层41。导电部12例如具有从树脂构造体2的第1主面21侧起依次层叠了金、镍、铜的层叠构造。在多个柱状电极5各自的第2端面(图1中的下端面)电连接有多个第2布线层42之中对应的第2布线层42。
各柱状电极5的材料例如为金属。在实施方式涉及的电子部件模块1中，各柱状电极5的材料例如为铜。
(2.5)绝缘层
实施方式涉及的电子部件模块1除了作为绝缘层6的第1绝缘层61以及第2绝缘层62以外，还具备第3绝缘层63和第4绝缘层64。第1绝缘层61、第2绝缘层62、第3绝缘层63以及第4绝缘层64各自具有电绝缘性。第1绝缘层61是位于第1布线层41的上侧的绝缘层。第2绝缘层62是位于第1布线层41的下侧的绝缘层。
第1绝缘层61具有防止第1端子电极7中的焊料的浸润扩散的功能。第3绝缘层63具有防止第2端子电极8中的焊料的浸润扩散的功能。第2绝缘层62具有使多个第1布线层41和树脂构造体2的密接性提高的功能。第4绝缘层64具有使多个第2布线层42和树脂构造体2的密接性提高的功能。
第1绝缘层61沿着树脂构造体2的第1主面21被图案化。第1绝缘层61之中与凹部23对应的部位跨越树脂构造体2的第1主面21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成。换言之，第1绝缘层61之中与凹部23对应的部位由沿着树脂构造体2的第1主面21、凹部23的侧面231以及凹部23的底面232形成为一体的一个层构成。
第2绝缘层62沿着树脂构造体2的第1主面21被图案化。第2绝缘层62之中与凹部23对应的部位跨越树脂构造体2的第1主面21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成。换言之，第2绝缘层62之中与凹部23对应的部位由沿着树脂构造体2的第1主面21、凹部23的侧面231以及凹部23的底面232形成为一体的一个层构成。
第3绝缘层63以及第4绝缘层64各自沿着树脂构造体2的第2主面22被图案化。
第1绝缘层61以及第3绝缘层63各自的材料是焊料浸润性比第1端子电极7以及第2端子电极8低的材料。第1绝缘层61以及第3绝缘层63各自的材料例如是聚酰亚胺等有机材料，但是并不限于此。第1绝缘层61以及第3绝缘层63各自的材料并不限于聚酰亚胺等有机材料，也可以是无机材料。此外，作为密接层而发挥功能的第2绝缘层62以及第4绝缘层64各自的材料例如为树脂(环氧树脂、聚酰亚胺树脂、聚苯并恶唑、苯并环丁烯、双马来酰亚胺、环烯烃类树脂、酚醛树脂等)。
(2.6)第1端子电极
多个第1端子电极7在树脂构造体2的第1主面21侧位于从第1主面21分离的位置。多个第1端子电极7各自经由第1布线层41以及导电部12与多个柱状电极5之中对应的柱状电极5电连接。多个第1端子电极7各自例如具有镍层和镍层上的金属的层叠构造。另外，多个第1端子电极7各自并不限于具有层叠构造的情况，也可以是单层构造。
(2.7)第2端子电极
多个第2端子电极8在树脂构造体2的第2主面22侧位于从第2主面22分离的位置。多个第2端子电极8各自经由第2布线层42与多个柱状电极5之中对应的柱状电极5电连接。多个第2端子电极8各自例如具有镍层和镍层上的金层的层叠构造。另外，多个第2端子电极8各自并不限于具有层叠构造的情况，也可以是单层构造。
(2.8)保护层
在实施方式涉及的电子部件模块1中，如图1所示，第1电子部件31以及第3电子部件33被保护层10覆盖。保护层10的材料例如是环氧树脂、聚酰亚胺树脂等合成树脂。从树脂构造体2的厚度方向D1观察，保护层10的尺寸与树脂构造体2的尺寸大致相同。
(3)电子部件模块的制造方法
接着，参照图2的A～图2的C、图3的A～图3的C以及图4的A～图4的D对实施方式涉及的电子部件模块1的制造方法进行说明。在实施方式涉及的电子部件模块1的制造方法中，在准备了第1电子部件31～第4电子部件34之后，依次进行第1工序至第13工序。
在第1工序中，如图2的A所示，在具有第1主面131以及第2主面132的第1支承体(支承体)13的第1主面131上形成临时固定材料14。第1支承体13例如包含玻璃环氧材料。临时固定材料14直接形成在第1支承体13的第1主面131上。另外，第1支承体13并不限于玻璃环氧材料，例如也可以包含：不锈钢、铝等金属材料；氧化铝、各种玻璃等无机材料；或PET膜、PEN膜、聚酰亚胺膜等树脂材料。
在第2工序中，如图2的B所示，在第1支承体13的第1主面131上形成多个柱状电极5。在此，所谓的“在第1支承体13的第1主面131上形成多个柱状电极5”，包含在第1支承体13的第1主面131上直接形成多个柱状电极5的情况和在第1支承体13的第1主面131上间接形成多个柱状电极5的情况。在第2工序中，在第1支承体13的第1主面131上经由临时固定材料14形成多个柱状电极5。也就是说，在第2工序中，在第1支承体13的第1主面131上间接形成多个柱状电极5。此外，在第2工序中，在第1支承体13的第1主面131上经由临时固定材料14以及导电部12形成多个柱状电极5。
进而，在第2工序中，如图2的B所示，在第1支承体13的第1主面131上配置第2电子部件32以及第4电子部件34。在此，所谓的“在第1支承体13的第1主面131上配置第2电子部件32以及第4电子部件34”，包含在第1支承体13的第1主面131上直接配置第2电子部件32以及第4电子部件34的情况和在第1支承体13的第1主面131上间接配置第2电子部件32以及第4电子部件34的情况。在第2工序中，在第1支承体13的第1主面131上经由临时固定材料14配置第2电子部件32以及第4电子部件34。也就是说，在第1支承体13的第1主面131上间接配置第2电子部件32以及第4电子部件34。从第1支承体13的厚度方向观察，第2电子部件32的尺寸比第1支承体13的第1主面131的尺寸小。
此外，在第2工序中，如图2的B所示，在第1支承体13的第1主面131上配置牺牲体15。在此，所谓的“在第1支承体13的第1主面131上配置牺牲体15”，包含在第1支承体13的第1主面131上直接配置牺牲体15的情况和在第1支承体13的第1主面131上间接配置牺牲体15的情况。在第2工序中，在第1支承体13的第1主面131上经由临时固定材料14配置牺牲体15。也就是说，在第2工序中，在第1支承体13的第1主面131上间接配置牺牲体15。牺牲体15是用于在树脂构造体2形成凹部23的构件。像在后面叙述的那样，通过从树脂构造体2除去牺牲体15，从而在树脂构造体2形成凹部23。
牺牲体15、第2电子部件32以及第4电子部件34沿着临时固定材料14的主面配置为横向排列。多个柱状电极5分别配置在牺牲体15、第2电子部件32以及第4电子部件34的侧方。
牺牲体15例如为芯片状。从第1支承体13的厚度方向观察时的牺牲体15的外周形状为长方体状，但是并不限于此，例如也可以是正方形。从第1支承体13的厚度方向观察，牺牲体15的尺寸比第1支承体13的第1主面131的尺寸小。牺牲体15的材料例如为铜、铝等金属、硅(Si)、酚醛清漆树脂、丙烯酸树脂等抗蚀剂材料、或石蜡等。在实施方式涉及的电子部件模块1的制造方法中，牺牲体15例如为铜。也就是说，在实施方式涉及的电子部件模块1的制造方法中，牺牲体15的材料和树脂构造体2的材料不同。在牺牲体15的材料为铜的情况下，例如能够通过光刻技术将牺牲体15图案化，因此能够形成高精度尺寸的牺牲体15。
在实施方式涉及的电子部件模块1的制造方法中，第2工序构成在第1支承体13的第1主面131上配置牺牲体15的牺牲体配置工序、在第1支承体13的第1主面131上配置第2电子部件32的第2部件配置工序以及在第1支承体13的第1主面131上形成柱状电极5的电极形成工序。
在第3工序中，如图2的C所示，在第1支承体13的第1主面131上成型树脂构造体2，使得覆盖多个柱状电极5、牺牲体15、第2电子部件32以及第4电子部件34。在此，所谓的“在第1支承体13的第1主面131上成型树脂构造体2”，包含在第1支承体13的第1主面131上直接成型树脂构造体2的情况和在第1支承体13的第1主面131上间接成型树脂构造体2的情况。在第3工序中，在第1支承体13的第1主面131上经由临时固定材料14进行成型。也就是说，在第3工序中，在第1支承体13的第1主面131上间接成型树脂构造体2。
进而，在第3工序中，如图2的C所示，在树脂构造体2的第2主面22上形成第2支承体16。在此，所谓的“在树脂构造体2的第2主面22上形成第2支承体16”，包含在树脂构造体2的第2主面22上直接形成第2支承体16的情况和在树脂构造体2的第2主面22上间接形成第2支承体16的情况。在第3工序中，在树脂构造体2的第2主面22上直接形成第2支承体16。
在实施方式涉及的电子部件模块1的制造方法中，第3工序构成在第1主面131上成型树脂构造体2的树脂成型工序。
在第4工序中，通过从在第3工序中形成的构造体(参照图2的C)除去第1支承体13以及临时固定材料14，从而得到图3的A所示的构造体。由此，在第4工序中，使树脂构造体2的第1主面21露出。在第4工序中，例如，使临时固定材料14的粘附力下降而除去(剥离)第1支承体13。
在第5工序中，如图3的B所示，通过除去牺牲体15，从而在树脂构造体2形成凹部23。在第5工序中，例如，通过湿式蚀刻来除去牺牲体15。在实施方式涉及的电子部件模块1的制造方法中，牺牲体15的材料为铜。因此，作为用于对牺牲体15进行湿式蚀刻的蚀刻液(蚀刻剂)，例如，能够使用过硫酸铵、氯化铁、或硝酸等。关于在第5工序中用于除去牺牲体15的蚀刻液，从相对于树脂构造体2选择性地蚀刻牺牲体15的观点考虑，优选蚀刻选择比(牺牲体15的蚀刻速度/树脂构造体2的蚀刻速度)大的蚀刻液，更优选不对树脂构造体2进行蚀刻的蚀刻液。此外，在实施方式涉及的电子部件模块1的制造方法中，柱状电极5的第1端面被导电部12覆盖，因此能够抑制用于除去牺牲体15的蚀刻液对柱状电极5的腐蚀。
另外，在牺牲体15的材料为铝的情况下，例如，优选通过盐酸类、混合酸(磷酸和醋酸的混合液)等蚀刻液来除去牺牲体15。进而，在牺牲体15的材料为硅的情况下，例如，优选通过氢氟酸类的蚀刻液来除去牺牲体15。此外，在牺牲体15的材料为抗蚀剂材料的情况下，例如，优选通过N-甲基吡咯烷酮类的剥离液来剥离牺牲体15。此外，在牺牲体15的材料为石蜡的情况下，优选通过加热使牺牲体15气化而除去牺牲体15。进而，例如，也可以将牺牲体15的材料设为碳，并通过除去该碳，从而形成凹部23。
在实施方式涉及的电子部件模块1的制造方法中，第5工序构成通过除去牺牲体15而在树脂构造体2形成凹部23的凹部形成工序。
在第6工序中，如图3的C所示，形成布线层4以及绝缘层6。在第6工序中，首先，形成绝缘层6之中作为密接层而发挥功能的第2绝缘层62(参照图1)。第2绝缘层62是布线层4(第1布线层41)的基底层。在第6工序中，例如，在将感光性的抗蚀剂涂敷到树脂构造体2之后，进行曝光，然后进行显影，由此形成第2绝缘层62。
在第6工序中，在形成了第2绝缘层62之后，形成布线层4。在第6工序中，例如，在树脂构造体2上成膜了供电膜之后，将感光性的抗蚀剂涂敷到树脂构造体2，然后进行曝光以及显影，由此得到抗蚀剂图案。进而，在第6工序中，在通过电镀形成了镀敷层之后，除去供电膜的无用部分，由此形成布线层4。
在第6工序中，在形成了布线层4之后，形成第1绝缘层61。另外，第1绝缘层61通过与第2绝缘层62同样的方法形成，因此在此省略说明。
在实施方式涉及的电子部件模块1的制造方法中，第6工序构成形成布线层4的布线层形成工序和形成绝缘层6的绝缘层形成工序。
在第7工序中，如图4的A所示，形成多个第1端子电极7。在第7工序中，例如利用溅射、光刻技术、蚀刻技术以及镀敷技术来形成多个第1端子电极7。
在第8工序中，通过从在第7工序中形成的构造体(参照图4的A)除去第2支承体16，从而得到图4的B所示的构造体。进而，在第8工序中，通过对树脂构造体2的第2主面22进行磨削，从而使柱状电极5的第2端面(图4的B中的上端面)露出。
在第9工序中，如图4的C所示，将作为电子部件3的第1电子部件31配置在树脂构造体2的凹部23，并将第1电子部件31和对应的第1布线层41电连接。在第9工序中，将与第1电子部件31电连接的多个导电部311的第2导电部分别与配置在凹部23的底面232的多个导体部11连接。由此，第1电子部件31以机械方式被保持在树脂构造体2，且第1电子部件31和对应的第1布线层41被电连接。
进而，在第9工序中，如图4的C所示，在树脂构造体2的第1主面21上配置第3电子部件33。在第9工序中，经由焊料凸块9将第1端子电极7和第3电子部件33连接。由此，第3电子部件33以机械方式被保持在树脂构造体2，且第3电子部件33和对应的第1布线层41被电连接。
在实施方式涉及的电子部件模块1的制造方法中，第9工序构成在树脂构造体2的凹部23安装电子部件3的部件安装工序和在树脂构造体2的第1主面21上配置第3电子部件33的第3部件配置工序。
另外，虽然在实施方式涉及的电子部件模块1的制造方法中，在树脂构造体2的凹部23配置电子部件3的工序和将电子部件3和布线层4电连接的工序在一个工序(部件安装工序)中同时进行，但是也可以在不同的工序中进行。
在第10工序中，如图4的D所示，形成保护层10，使得覆盖安装在树脂构造体2的第1电子部件31以及第3电子部件33。
在第11工序中，在树脂构造体2的第2主面22上按第4绝缘层64、多个第2布线层42、第3绝缘层63的顺序依次形成各层。
在第12工序中，形成多个第2端子电极8。在第12工序中，例如，利用溅射、光刻技术、蚀刻技术以及镀敷技术来形成多个第2端子电极8。
在第13工序中，例如通过划片对形成有多个电子部件模块1的晶片进行切削，切出一个一个的电子部件模块1。
(4)效果
实施方式涉及的电子部件模块1的制造方法具备凹部形成工序。在凹部形成工序中，通过除去牺牲体15，从而在树脂构造体2形成凹部23。也就是说，在凹部形成工序中，通过从树脂构造体2除去牺牲体15，从而形成用于安装电子部件3的凹部23。因此，凹部23全部由树脂构造体2这样的一体的树脂成型体形成，例如在将保护层10成型在树脂构造体2上时具有如下的优点：即使在对安装于树脂构造体2的凹部23的电子部件3施加了应力的情况下，树脂构造体2也不易断裂。
此外，实施方式涉及的电子部件模块1的制造方法具备布线层形成工序。在布线层形成工序中，跨越树脂构造体2的第1主面(一个主面)21和与第1主面21连续的凹部23的侧面231形成布线层4。也就是说，布线层4从树脂构造体2的第1主面21到凹部23的侧面231形成为一体。因此，例如在将保护层10成型在树脂构造体2上时具有如下的优点：即使在对安装于树脂构造体2的凹部23的电子部件3施加了应力的情况下，布线层4也不易断裂。
进而，在像上述的专利文献1那样通过层叠中间层和表面层而形成凹部(开口部)的情况下，由于中间层和表面层的层叠错位，模块尺寸有可能大型化。另一方面，在像实施方式涉及的电子部件模块1的制造方法那样由一个树脂成型体构成树脂构造体2的情况下，能够抑制由层叠错位造成的模块尺寸的大型化。
此外，在实施方式涉及的电子部件模块1的制造方法中，通过除去牺牲体15，从而在树脂构造体2形成凹部23。因此，具有不需要用于形成凹部的构件的优点。
在实施方式涉及的电子部件模块1的制造方法中，在凹部形成工序中，通过蚀刻来除去牺牲体15。因此，能够容易地形成凹部23。
实施方式涉及的电子部件模块1的制造方法还具备第2部件配置工序。在第2部件配置工序中，在树脂构造体2的第1主面21上配置第2电子部件32，使得在第1支承体13的厚度方向上与牺牲体15不重叠。因此，能够实现集成度高的电子部件模块1。
实施方式涉及的电子部件模块1的制造方法还具备第3部件配置工序。在第3部件配置工序中，在树脂构造体2的第1主面21上配置第3电子部件33，使得在树脂构造体2的厚度方向D1上与第1电子部件31不重叠。因此，能够实现集成度高的电子部件模块1。
实施方式涉及的电子部件模块1的制造方法还具备绝缘层形成工序。在绝缘层形成工序中，形成至少跨越树脂构造体2的第1主面(一个主面)21和凹部23的侧面231的绝缘层6。也就是说，绝缘层6至少从树脂构造体2的第1主面21到凹部23的侧面231形成为一体。因此，例如在将保护层10成型在树脂构造体2上时具有如下的优点：即使在对安装于树脂构造体2的凹部23的电子部件3施加了应力的情况下，绝缘层6也不易断裂。
此外，在实施方式涉及的电子部件模块1的制造方法中，在绝缘层形成工序中，跨越树脂构造体2的第1主面(一个主面)21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成绝缘层6。因此，具有绝缘层6更不易断裂这样的优点。
实施方式涉及的电子部件模块1的制造方法还具备电极形成工序。在电极形成工序中，在第1支承体13的第1主面131上形成有柱状电极5。因此，能够通过柱状电极5将电极引出到与配置电子部件3的第1主面21相反的第2主面22侧，与将电极引出到第1主面21侧的情况相比，能够将电子部件模块1小型化。此外，通过柱状电极5，电子部件的层叠构造成为可能，能够实现集成度高的电子部件模块1。
在实施方式涉及的电子部件模块1的制造方法中，在布线层形成工序中，跨越树脂构造体2的第1主面(一个主面)21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成布线层4。因此，具有布线层4更不易断裂这样的优点。
在实施方式涉及的电子部件模块1的制造方法中，牺牲体15的材料与树脂构造体2的材料不同。因此，具有如下的优点：例如在通过蚀刻来除去牺牲体15的情况下，树脂构造体2不易受到蚀刻的影响。
实施方式涉及的电子部件模块1具备树脂构造体2。在树脂构造体2设置有用于配置电子部件3的凹部23。因此，具有如下的优点：即使在对配置于树脂构造体2的凹部23的电子部件3例如从树脂构造体2的厚度方向D1施加了应力的情况下，树脂构造体2也不易断裂。
此外，实施方式涉及的电子部件模块1具备布线层4。布线层4跨越树脂构造体2的第1主面21和与第1主面21连续的凹部23的侧面231而形成。也就是说，布线层4从第1主面21到凹部23的侧面231形成为一体。因此，还具有如下的优点：即使在对配置于树脂构造体2的凹部23的电子部件3例如从树脂构造体2的厚度方向D1施加了应力的情况下，布线层4也不易断裂。
进而，在像上述的专利文献1那样通过层叠中间层和表面层而形成凹部(开口部)的情况下，由于中间层和表面层的层叠错位，模块尺寸有可能大型化。另一方面，在像实施方式涉及的电子部件模块1那样在树脂构造体2设置凹部23的情况下，能够抑制由层叠错位造成的模块尺寸的大型化。
实施方式涉及的电子部件模块1还具备柱状电极5。柱状电极5在树脂构造体2的厚度方向D1上贯通树脂构造体2。因此，能够将电极引出到与设置有电子部件3的第1主面21相反的第2主面22侧，与将电极引出到第1主面21侧的情况相比，能够将电子部件模块1小型化。此外，通过柱状电极5，电子部件的层叠构造成为可能，能够实现集成度高的电子部件模块1。
在实施方式涉及的电子部件模块1中，布线层4跨越树脂构造体2的第1主面21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成。因此，具有布线层4更不易断裂这样的优点。
实施方式涉及的电子部件模块1还具备绝缘层6。绝缘层6至少跨越树脂构造体2的第1主面(一个主面)21和凹部23的侧面231而形成。也就是说，绝缘层6至少从树脂构造体2的第1主面21到凹部23的侧面231形成为一体。因此，具有如下的优点：即使在对安装于树脂构造体2的凹部23的电子部件3施加了应力的情况下，绝缘层6也不易断裂。
此外，在实施方式涉及的电子部件模块1中，绝缘层6跨越树脂构造体2的第1主面(一个主面)21、与第1主面21连续的凹部23的侧面231以及凹部23的底面232而形成。因此，具有绝缘层6更不易断裂这样的优点。具体地，具有如下的优点：即使在对安装于树脂构造体2的凹部23的电子部件3例如从树脂构造体2的厚度方向D1施加了应力的情况下，绝缘层6也不易断裂。
实施方式涉及的电子部件模块1还具备第2电子部件32。第2电子部件32在树脂构造体2的厚度方向D1上与第1电子部件31不重叠的位置内置于树脂构造体2。因此，能够实现集成度高的电子部件模块1。
实施方式涉及的电子部件模块1还具备第3电子部件33。第3电子部件33设置在树脂构造体2的第1主面21上，使得在树脂构造体2的厚度方向D1上与第1电子部件31不重叠。因此，能够实现集成度高的电子部件模块1。
在实施方式涉及的电子部件模块1中，在树脂构造体2的厚度方向D1上，第1电子部件31的高度H1比第3电子部件33的高度H2高。因此，通过将与第3电子部件33相比相对高的第1电子部件31配置在凹部23，从而能够实现电子部件模块1的低高度化。
(5)变形例
以下，对实施方式涉及的电子部件模块1的变形例进行说明。
(5.1)变形例1
如图5所示，从与树脂构造体2的厚度方向D1交叉的方向(图5的垂直于纸面的方向)观察时的凹部23的形状也可以是越靠上侧开口变得越大那样的上部变宽的锥形。在该情况下，在凹部23形成的第1布线层41、第1绝缘层61以及第2绝缘层62成为沿着凹部23的形状弯曲的形状。
如上所述，在使凹部23的形状为锥形的情况下，具有在凹部23容纳第1电子部件31时容易容纳这样的优点。此外，第1布线层41成为沿着凹部23弯曲的形状，因此还具有不易断线这样的优点。
(5.2)变形例2
虽然在实施方式涉及的电子部件模块1中，如图1所示，第2电子部件32内置于树脂构造体2，但是如图6所示，第2电子部件32也可以不内置于树脂构造体2。以下，参照图6对变形例2涉及的电子部件模块1a进行说明。另外，关于变形例2涉及的电子部件模块1a，对于与实施方式涉及的电子部件模块1同样的构成要素，标注同一附图标记并省略说明。
如图6所示，变形例2涉及的电子部件模块1a具备树脂构造体2、作为电子部件3的第1电子部件31、第3电子部件33、作为布线层4的第1布线层41以及第2布线层42。此外，变形例2涉及的电子部件模块1a还具备多个柱状电极5、作为绝缘层6的第1绝缘层61以及第2绝缘层62、第3绝缘层63以及第4绝缘层64。此外，变形例2涉及的电子部件模块1a还具备多个第1端子电极7、多个第2端子电极8以及保护层10。也就是说，在变形例2涉及的电子部件模块1a中，与实施方式涉及的电子部件模块1相比，省略了第2电子部件32以及第4电子部件34。
在变形例2涉及的电子部件模块1a的制造方法中，在第2工序中，省略了在临时固定材料14上配置第2电子部件32以及第4电子部件34的处理。关于除此以外的工序，与实施方式涉及的电子部件模块1a相同，在此省略说明。
在变形例2涉及的电子部件模块1a中，与实施方式涉及的电子部件模块1同样，在树脂构造体2设置有用于配置电子部件3的凹部23。因此，具有如下的优点：即使在对配置于树脂构造体2的凹部23的电子部件3例如从树脂构造体2的厚度方向D1施加了应力的情况下，树脂构造体2也不易断裂。
此外，变形例1涉及的电子部件模块1a的制造方法与实施方式涉及的电子部件模块1的制造方法同样，具备凹部形成工序。因此，凹部23全部由树脂构造体2这样的一体的树脂成型体形成，例如在将保护层10成型在树脂构造体2上时具有如下的优点：即使在对安装于树脂构造体2的凹部23的电子部件3施加了应力的情况下，树脂构造体2也不易断裂。
(5.3)变形例3
在实施方式涉及的电子部件模块1中，如图1所示，第1电子部件31经由沿着第1电子部件31的底面配置的导电部311的第2导电部与第1布线层41(布线层4)电连接。相对于此，如图7所示，第1电子部件31也可以经由沿着第1电子部件31的侧面配置的导电部311b与第1布线层43(布线层4b)电连接。以下，参照图7对变形例3涉及的电子部件模块1b进行说明。另外，关于变形例3涉及的电子部件模块1b，对于与实施方式涉及的电子部件模块1同样的构成要素，标注同一附图标记并省略说明。
如图7所示，变形例3涉及的电子部件模块1b具备树脂构造体2、作为电子部件3的第1电子部件31、第2电子部件32、第3电子部件33、第4电子部件34、作为布线层4b的第1布线层43以及第2布线层44。此外，变形例3涉及的电子部件模块1b还具备多个柱状电极5、作为绝缘层6的第1绝缘层61以及第2绝缘层62、第3绝缘层63以及第4绝缘层64。此外，变形例3涉及的电子部件模块1b还具备多个第1端子电极7、多个第2端子电极8以及保护层10。
在第1电子部件31电连接有多个导电部311b。多个导电部311b各自沿着第1电子部件31的侧面配置。另一方面，多个第1布线层43之中与第1电子部件31对应的第1布线层43跨越树脂构造体2的第1主面21和与第1主面21连续的凹部23的侧面231而形成。也就是说，第1布线层43从第1主面21到凹部23的侧面231形成为一体。而且，第1电子部件31经由沿着树脂构造体2的凹部23的侧面231设置的导体部11b与多个第1布线层43之中对应的第1布线层43电连接。
在此，在变形例3涉及的电子部件模块1b的制造方法和实施方式涉及的电子部件模块1的制造方法中，只是第1电子部件31和第1布线层41(或第1布线层43)的连接位置不同，通过经相同的工序(第1工序～第13工序)，从而形成电子部件模块1(或1b)。
在变形例3涉及的电子部件模块1b中，与实施方式涉及的电子部件模块1同样，在树脂构造体2设置有用于配置电子部件3的凹部23。因此，具有如下的优点：即使在对配置于树脂构造体2的凹部23的电子部件3例如从树脂构造体2的厚度方向D1施加了应力的情况下，树脂构造体2也不易断裂。
此外，变形例3涉及的电子部件模块1b的制造方法与实施方式涉及的电子部件模块1的制造方法同样，具备凹部形成工序。因此，凹部23全部由树脂构造体2这样的一体的树脂成型体形成，例如，在将保护层10成型在树脂构造体2上时具有如下的优点：即使在对安装于树脂构造体2的凹部23的电子部件3施加了应力的情况下，树脂构造体2也不易断裂。
(5.4)其它变形例
以下，对其它变形例进行说明。
虽然在实施方式涉及的电子部件模块1中，第1绝缘层61和第2绝缘层62这两者包含于绝缘层6，但是只要第1绝缘层61和第2绝缘层62中的至少一者包含于绝缘层6即可。也就是说，第1绝缘层61和第2绝缘层62中的至少一者可以被省略。
虽然实施方式涉及的电子部件模块1具备第1电子部件31～第4电子部件34，但是只要至少具备第1电子部件31即可。也就是说，关于第2电子部件32～第4电子部件34，也可以省略。
虽然在实施方式涉及的电子部件模块1中，第1电子部件31以及第3电子部件33被保护层10覆盖，但是也可以不被保护层10覆盖。
虽然在实施方式涉及的电子部件模块1的制造方法中，在第1工序中在第1支承体13上形成了临时固定材料14，但是关于临时固定材料14，也可以省略。
虽然在实施方式涉及的电子部件模块1中，跨越树脂构造体2的第1主面21、凹部23的侧面231以及凹部23的底面232而形成有绝缘层6，但是绝缘层6只要至少跨越树脂构造体2的第1主面21和凹部23的侧面231而形成即可
虽然在实施方式涉及的电子部件模块1中，柱状电极5的第1端面被导电部12覆盖，但是关于导电部12，也可以省略。
虽然在实施方式涉及的电子部件模块1的制造方法中，牺牲体15的材料和树脂构造体2的材料不同，但是也可以相同。
(方式)
根据以上说明的实施方式等，公开了以下的方式。
第1方式涉及的电子部件模块(1；1a；lb)的制造方法具备牺牲体配置工序、树脂成型工序、凹部形成工序、布线层形成工序以及部件安装工序。在牺牲体配置工序中，将从具有第1主面(131)以及第2主面(132)的支承体(13)的厚度方向观察时的尺寸比第1主面(131)的尺寸小的牺牲体(15)配置在第1主面(131)上。在树脂成型工序中，在第1主面(131)上成型树脂构造体(2)，使得覆盖配置在第1主面(131)上的牺牲体(15)。在凹部形成工序中，通过除去牺牲体(15)，从而在树脂构造体(2)形成凹部(23)。在布线层形成工序中，形成跨越凹部(23)的侧面(231)和与侧面(231)连续的树脂构造体(2)的一个主面(21)的布线层(4；4a；4b)。在部件安装工序中，在凹部(23)安装电子部件(3)。
根据该方式，具有如下优点：即使在对电子部件(3)施加了应力的情况下，树脂构造体(2)也不易断裂。
在第2方式涉及的电子部件模块(1；1a；1b)的制造方法中，在第1方式中，在凹部形成工序中，通过蚀刻将牺牲体(15)除去。
根据该方式，能够容易地形成凹部(23)。
第3方式涉及的电子部件模块(1；1b)的制造方法在第1或第2方式中还具备第2部件配置工序。在第2部件配置工序中，在树脂成型工序之前，将从支承体(13)的厚度方向观察时的尺寸比第1主面(131)的尺寸小的第2电子部件(32)配置在第1主面(131)上，使得在支承体(13)的厚度方向上与牺牲体(15)不重叠。第2电子部件(32)与作为电子部件(3)的第1电子部件(31)不同。在树脂成型工序中，成型树脂构造体(2)，使得覆盖配置在第1主面(131)上的牺牲体(15)以及第2电子部件(32)。
根据该方式，能够实现集成度高的电子部件模块(1；1b)。
第4方式涉及的电子部件模块(1；1b)的制造方法在第3方式中还具备第3部件配置工序。在第3部件配置工序中，将第3电子部件(33)配置在一个主面(21)上，使得在树脂构造体(2)的厚度方向(D1)上与第1电子部件(31)不重叠。第3电子部件(33)与第1电子部件(31)以及第2电子部件(32)不同。
根据该方式，能够实现集成度高的电子部件模块(1；1b)。
第5方式涉及的电子部件模块(1；1a；1b)的制造方法在第1～第4方式中的任一者中，还具备绝缘层形成工序。在绝缘层形成工序中，形成至少跨越一个主面(21)和凹部(23)的侧面(231)的绝缘层(6)。
根据该方式，具有绝缘层(6)不易断裂这样的优点。
第6方式涉及的电子部件模块(1；1a；lb)的制造方法在第1～第5方式中的任一者中，还具备电极形成工序。在电极形成工序中，在树脂成型工序之前，在第1主面(131)上形成柱状电极(5)。
根据该方式，能够将电子部件模块(1；1a；1b)小型化。
在第7方式涉及的电子部件模块(1；1a)的制造方法中，在第1～第6方式中的任一者中，在布线层形成工序中，跨越一个主面(21)、凹部(23)的侧面(231)以及凹部(23)的底面(232)而形成布线层(4)。
根据该方式，具有布线层(4)不易断裂这样的优点。
在第8方式涉及的电子部件模块(1；1a；1b)的制造方法中，在第1～第7方式中的任一者中，牺牲体(15)的材料和树脂构造体(2)的材料不同。
根据该方式，具有如下的优点：在通过蚀刻来除去牺牲体(15)的情况下，树脂构造体(2)不易受到蚀刻的影响。
第9方式涉及的电子部件模块(1；1a；1b)具备树脂构造体(2)、电子部件(3)以及布线层(4；4a；4b)。树脂构造体(2)具有一个主面(21)，在一个主面(21)设置有凹部(23)。电子部件(3)设置在凹部(23)。布线层(4；4a；4b)跨越一个主面(21)和与一个主面(21)连续的凹部(23)的侧面(231)而形成。布线层(4；4a；4b)与电子部件(3)电连接。
根据该方式，具有如下的优点：即使在对电子部件(3)施加了应力的情况下，树脂构造体(2)也不易断裂。
第10方式涉及的电子部件模块(1；1a；1b)在第9方式中还具备柱状电极(5)。柱状电极(5)在树脂构造体(2)的厚度方向(D1)上贯通树脂构造体(2)。
根据该方式，能够将电子部件模块(1；1a；1b)小型化。
在第11方式涉及的电子部件模块(1；1a)中，在第9或第10方式中，布线层(4)跨越一个主面(21)、凹部(23)的侧面(231)以及凹部(23)的底面(232)而形成。
根据该方式，具有布线层(4)不易断裂这样的优点。
第12方式涉及的电子部件模块(1；1a；1b)在第9～第11方式中的任一者中，还具备绝缘层(6)。绝缘层(6)至少跨越一个主面(21)和凹部(23)的侧面(231)而形成。
根据该方式，具有绝缘层(6)不易断裂这样的优点。
第13方式涉及的电子部件模块(1；1b)在第9～第12方式中的任一者中，还具备第2电子部件(32)。第2电子部件(32)与作为电子部件(3)的第1电子部件(31)不同。第2电子部件(32)在树脂构造体(2)的厚度方向(D1)上与第1电子部件(31)不重叠的位置，内置于树脂构造体(2)。
根据该方式，能够实现集成度高的电子部件模块(1；1b)。
第14方式涉及的电子部件模块(1；1b)在第13方式中还具备第3电子部件(33)。第3电子部件(33)与第1电子部件(31)以及第2电子部件(32)不同。第3电子部件(33)设置在一个主面(21)上，使得在树脂构造体(2)的厚度方向(D1)上与第1电子部件(31)不重叠。
根据该方式，能够实现集成度高的电子部件模块(1；1b)。
在第15方式涉及的电子部件模块(1；1b)中，在第14方式中，在树脂构造体(2)的厚度方向(D1)上，第1电子部件(31)的高度(H1)比第3电子部件(33)的高度(H2)高。
根据该方式，通过将第1电子部件(31)配置在凹部(23)，从而能够实现电子部件模块(1；1b)的低高度化。
在第16方式涉及的电子部件模块(1；1a；1b)中，在第15方式中，在树脂构造体(2)的厚度方向(D1)上，第1电子部件(31)的高度(H1)比凹部(23)的高度高。
根据该方式，通过将第1电子部件(31)配置在凹部(23)，从而能够实现电子部件模块(1；1a；1b)的低高度化。
附图标记说明
1、1a、1b：电子部件模块；
2：树脂构造体；
21：第1主面(一个主面)；
23：凹部；
231：侧面；
232：底面；
3：电子部件；
31：第1电子部件(电子部件)；
32：第2电子部件；
33：第3电子部件；
4、4a、4b：布线层；
5：柱状电极；
6：绝缘层；
13：第1支承体(支承体)；
131：第1主面；
132：第2主面；
15：牺牲体；
D1：厚度方向；
H1、H2：高度。

Claims (16)

1.一种电子部件模块的制造方法，具备：
牺牲体配置工序，将从具有第1主面以及第2主面的支承体的厚度方向观察时的尺寸比所述第1主面的尺寸小的牺牲体配置在所述第1主面上；
树脂成型工序，在所述第1主面上成型树脂构造体，使得覆盖配置在所述第1主面上的所述牺牲体；
凹部形成工序，通过除去所述牺牲体，从而在所述树脂构造体形成凹部；
布线层形成工序，形成跨越所述凹部的侧面和与所述侧面连续的所述树脂构造体的一个主面的布线层；和
部件安装工序，在所述凹部安装电子部件。
2.根据权利要求1所述的电子部件模块的制造方法，其中，
在所述凹部形成工序中，通过蚀刻除去所述牺牲体。
3.根据权利要求1或2所述的电子部件模块的制造方法，其中，
在所述树脂成型工序之前，还具备：第2部件配置工序，将第2电子部件配置在所述第1主面上，使得在所述支承体的厚度方向上与所述牺牲体不重叠，所述第2电子部件与作为所述电子部件的第1电子部件不同，且从所述支承体的厚度方向观察时的尺寸比所述第1主面的尺寸小，
在所述树脂成型工序中，成型所述树脂构造体，使得覆盖配置在所述第1主面上的所述牺牲体以及所述第2电子部件。
4.根据权利要求3所述的电子部件模块的制造方法，其中，
还具备：第3部件配置工序，将与所述第1电子部件以及所述第2电子部件不同的第3电子部件配置在所述一个主面上，使得在所述树脂构造体的厚度方向上与所述第1电子部件不重叠。
5.根据权利要求1～4中的任一项所述的电子部件模块的制造方法，其中，
还具备：绝缘层形成工序，形成至少跨越所述一个主面和所述凹部的所述侧面的绝缘层。
6.根据权利要求1～5中的任一项所述的电子部件模块的制造方法，其中，
在所述树脂成型工序之前，还具备在所述第1主面上形成柱状电极的电极形成工序。
7.根据权利要求1～6中的任一项所述的电子部件模块的制造方法，其中，
在所述布线层形成工序中，跨越所述一个主面、所述凹部的所述侧面以及所述凹部的底面而形成所述布线层。
8.根据权利要求1～7中的任一项所述的电子部件模块的制造方法，其中，
所述牺牲体的材料和所述树脂构造体的材料不同。
9.一种电子部件模块，具备：
树脂构造体，具有一个主面，并在所述一个主面设置有凹部；
电子部件，设置在所述凹部；以及
布线层，跨越所述一个主面和与所述一个主面连续的所述凹部的侧面而形成，并与所述电子部件电连接。
10.根据权利要求9所述的电子部件模块，其中，
还具备：柱状电极，在所述树脂构造体的厚度方向上贯通所述树脂构造体。
11.根据权利要求9或10所述的电子部件模块，其中，
所述布线层跨越所述一个主面、所述凹部的所述侧面以及所述凹部的底面而形成。
12.根据权利要求9～11中的任一项所述的电子部件模块，其中，
还具备：绝缘层，至少跨越所述一个主面和所述凹部的所述侧面而形成。
13.根据权利要求9～12中的任一项所述的电子部件模块，其中，
还具备：第2电子部件，与作为所述电子部件的第1电子部件不同，
所述第2电子部件在所述树脂构造体的厚度方向上与所述第1电子部件不重叠的位置，内置于所述树脂构造体。
14.根据权利要求13所述的电子部件模块，其中，
还具备：第3电子部件，与所述第1电子部件以及所述第2电子部件不同，
所述第3电子部件设置在所述一个主面上，使得在所述树脂构造体的厚度方向上与所述第1电子部件不重叠。
15.根据权利要求14所述的电子部件模块，其中，
在所述树脂构造体的厚度方向上，所述第1电子部件的高度比所述第3电子部件的高度高。
16.根据权利要求15所述的电子部件模块，其中，
在所述树脂构造体的厚度方向上，所述第1电子部件的高度比所述凹部的高度高。
CN202080012117.5A 2019-02-14 2020-02-10 电子部件模块的制造方法以及电子部件模块 Pending CN113366627A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019024737 2019-02-14
JP2019-024737 2019-02-14
PCT/JP2020/005092 WO2020166550A1 (ja) 2019-02-14 2020-02-10 電子部品モジュールの製造方法、及び電子部品モジュール

Publications (1)

Publication Number Publication Date
CN113366627A true CN113366627A (zh) 2021-09-07

Family

ID=72044880

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080012117.5A Pending CN113366627A (zh) 2019-02-14 2020-02-10 电子部件模块的制造方法以及电子部件模块

Country Status (3)

Country Link
US (1) US11876029B2 (zh)
CN (1) CN113366627A (zh)
WO (1) WO2020166550A1 (zh)

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001110988A (ja) * 1999-10-05 2001-04-20 Oki Electric Ind Co Ltd 半導体装置
JP4609435B2 (ja) 2007-01-30 2011-01-12 パナソニック株式会社 部品内蔵基板と、これを用いた電子機器、ならびにこれらに用いる製造方法
US20080298023A1 (en) 2007-05-28 2008-12-04 Matsushita Electric Industrial Co., Ltd. Electronic component-containing module and manufacturing method thereof
JP2009188144A (ja) * 2008-02-06 2009-08-20 Murata Mfg Co Ltd 部品内蔵モジュールの製造方法
JP5589302B2 (ja) 2008-11-12 2014-09-17 富士通株式会社 部品内蔵基板及びその製造方法
US10388584B2 (en) * 2011-09-06 2019-08-20 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming Fo-WLCSP with recessed interconnect area in peripheral region of semiconductor die
US20140264808A1 (en) * 2013-03-15 2014-09-18 Andreas Wolter Chip arrangements, chip packages, and a method for manufacturing a chip arrangement
JP6373642B2 (ja) * 2013-08-05 2018-08-15 ローム株式会社 半導体装置
SG11201606359QA (en) 2014-03-12 2016-09-29 Intel Corp Microelectronic package having a passive microelectronic device disposed within a package body
JP6770331B2 (ja) * 2016-05-02 2020-10-14 ローム株式会社 電子部品およびその製造方法

Also Published As

Publication number Publication date
US11876029B2 (en) 2024-01-16
US20210366801A1 (en) 2021-11-25
WO2020166550A1 (ja) 2020-08-20

Similar Documents

Publication Publication Date Title
US7939935B2 (en) Electronic device substrate, electronic device and methods for fabricating the same
US11398341B2 (en) Electronic component
US20130003314A1 (en) Multilayer printed circuit board and manufacturing method therefor
JP6606331B2 (ja) 電子装置
CN104051408A (zh) 模块及其制造方法
CN110800102B (zh) 电子部件模块及其制造方法
US10010019B2 (en) Electronic module with EMI protection
US20100022054A1 (en) Semiconductor package and method for manufacturing the same
JP2008171965A (ja) 超小型電力変換装置
CN108811319A (zh) 电子部件及其制造方法
JP6589990B2 (ja) プローブカード用積層配線基板およびこれを備えるプローブカード
CN111034376B (zh) 电子部件的制造方法以及电子部件
US11367677B2 (en) Electronic component module
US7544598B2 (en) Semiconductor device and method of manufacturing the same
US7884443B2 (en) Semiconductor device having a mounting substrate with a capacitor interposed therebetween
CN110709986B (zh) 电子部件模块
CN113366627A (zh) 电子部件模块的制造方法以及电子部件模块
US20070187771A1 (en) Semiconductor device and method of manufacturing the same
CN113196469B (zh) 电子部件模块的制造方法及电子部件模块
JP2003188205A (ja) 半導体装置、積層型半導体装置及び半導体装置の製造方法
US11289825B2 (en) Radio frequency module and method of manufacturing radio frequency module
CN114093592A (zh) 表面安装型无源部件
CN110998830B (zh) 电子部件模块以及电子部件模块的制造方法
JP2006344631A (ja) 部品内蔵基板
JP3687436B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination