CN105845641A - 电子组件 - Google Patents

电子组件 Download PDF

Info

Publication number
CN105845641A
CN105845641A CN201610071769.1A CN201610071769A CN105845641A CN 105845641 A CN105845641 A CN 105845641A CN 201610071769 A CN201610071769 A CN 201610071769A CN 105845641 A CN105845641 A CN 105845641A
Authority
CN
China
Prior art keywords
layer
semiconductor element
foil
layers
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610071769.1A
Other languages
English (en)
Other versions
CN105845641B (zh
Inventor
P.帕尔姆
B.普利卡特
M.辛德勒
H.托尔韦斯滕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105845641A publication Critical patent/CN105845641A/zh
Application granted granted Critical
Publication of CN105845641B publication Critical patent/CN105845641B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及电子组件。在实施例中，一种电子组件包括：具有第一表面和第二表面的电介质层；嵌入在电介质层中的一个或多个半导体管芯；以及至少一个导电构件。导电构件包括第一部分和第二部分。第一部分包括箔，所述箔包括第一金属，并且第二部分包括电沉积层，所述电沉积层包括第二金属。第一部分和第二部分被嵌入在电介质层中。

Description

电子组件
背景技术
电子组件可以在封装中包括一个或多个半导体器件。所述封装包括从半导体器件到包括外部接触件的基板或引线框的内部电连接。外部接触件被用来将电子组件安装在诸如印刷电路板之类的重新分布板上。所述封装可以包括覆盖半导体器件和内部电连接的外罩。所述外罩可以包括诸如环氧树脂之类的塑料材料。
发明内容
在实施例中，一种电子组件包括：包括第一表面和第二表面的电介质层；嵌入在电介质层中的一个或多个半导体管芯；以及至少一个导电构件。所述导电构件包括第一部分和第二部分。第一部分包括箔，所述箔包括第一金属，并且第二部分包括电沉积层，所述电沉积层包括第二金属。第一部分和第二部分被嵌入在电介质层中。
在实施例中，一种方法包括：选择性地去除多层基板的箔层的部分，所述基板包含包括第一金属的箔层和包括第二金属的电沉积层；将至少一个半导体管芯布置在多层基板上；将电介质材料施加到基板上并且将半导体管芯和箔层嵌入在电介质材料中；去除电介质材料的部分并且暴露出半导体管芯的至少一个接触焊盘以及箔层的邻近箔层中的凹陷的区域；以及将导电材料施加到所述接触焊盘和金属箔的所述区域。
通过阅读下面的详细描述并且查看附图，本领域技术人员将认识到附加的特征和优点。
附图说明
附图的元件不一定是相对于彼此按比例的。同样的参考标记指定相应的类似部分。各种图示的实施例的特征可以被组合，除非其彼此排斥。在附图中描绘并且在后面的描述中详细描述了实施例。
图1图示了根据实施例的电子组件。
图2图示了根据实施例的电子组件。
图3图示了制作电子组件的方法的流程图。
图4图示了根据实施例的用于制作用于电子组件的基板的方法的流程图。
图5图示了根据实施例的制作用于电子组件的基板的方法的流程图。
图6图示了根据实施例的制作用于电子组件的基板的方法的流程图。
图7图示了根据实施例的电子组件。
图8图示了根据实施例的制作用于电子组件的基板的方法。
图9图示了根据实施例的制作用于电子组件的基板的方法。
图10图示了根据实施例的制作电子组件的方法。
图11图示了根据实施例的制作电子组件的方法。
图12图示了根据实施例的制作电子组件的方法。
具体实施方式
在下面的详细描述中将参照构成本说明书的一部分的附图，并且在附图中通过说明的方式示出了其中可以实践本发明的具体实施例。在这方面，参照所描述的附图的取向使用了诸如“顶”、“底”、“前”、“后”、“首”、“尾”等等方向术语。因为实施例的组件可以被定位在若干不同的取向中，所以所述方向术语被用于说明的目的而绝不是限制性的。要理解的是，在不背离本发明的范围的情况下，可以利用其他实施例并且可以做出结构或逻辑的改变。由此，不要以限制意义来理解下面的详细描述，并且本发明的范围由所附权利要求书限定。
下面将解释若干实施例。在这种情况下，相同的结构特征在附图中由相同或类似的参考标记来标识。在本描述的上下文中，“横向”或“横向方向”应当被理解成意味着大体上平行于半导体材料或半导体载体的横向延伸行进的方向或延伸。因此，横向方向大体上平行于这些表面或侧面延伸。与此相对，术语“垂直”或“垂直方向”要被理解成意味着大体上垂直于这些表面或侧面并且从而是垂直于横向方向延伸的方向。因此，垂直方向在半导体材料或半导体载体的厚度方向上延伸。
如在本说明书中采用的，术语“耦合”和/或“电耦合”不意图意味着元件必须直接耦合在一起——在“耦合”或“电耦合”的元件之间可以提供介入元件。
如在本说明书中采用的，当诸如层、区域或基板之类的元件被称为“处在另一个元件上”或者延伸“到另一个元件上”时，其可以直接处在另一个元件上或者直接延伸到另一个元件上，或者还可以存在介入元件。相反，当元件被称为“直接处在另一个元件上”或者“直接延伸到另一个元件上”时，不存在介入元件。如在本说明书中采用的，当元件被称为“连接”或“耦合”到另一个元件时，其可以直接连接或耦合到另一个元件，或者可以存在介入元件。相反，当元件被称为“直接连接”或“直接耦合”到另一个元件时，不存在介入元件。
诸如高电压耗尽型晶体管之类的耗尽型器件具有负阈值电压，这意味着其可以在零栅极电压下传导电流。这些器件通常是接通的。诸如低电压增强型晶体管之类的增强型器件具有正阈值电压，这意味着其在零栅极电压下无法传导电流，并且通常是关断的。
如在本文中使用的，诸如高电压耗尽型晶体管之类的“高电压器件”是针对高电压开关应用优化的电子器件。即，当晶体管关断时，晶体管能够阻断高电压，诸如大约300V或更高、大约600V或更高或者大约1200V或更高，并且当晶体管接通时，该晶体管对于其中其被使用的应用具有足够低的接通电阻（RON），即，该晶体管在相当大的电流通过器件时经历足够低的传导损耗。高电压器件可能至少能够阻断等于高压电源的电压或者该器件被用于的电路中的最大电压。高电压器件可能能够阻断300V、600V、1200V、或者应用所要求的其他适当的阻断电压。
如在本文中使用的，诸如低电压增强型晶体管之类的“低电压器件”是能够阻断诸如在0V与Vlow之间的低电压但是不能阻断高于Vlow的电压的电子器件。Vlow可以是大约10V、大约20V、大约30V、大约40V、或者在大约5V与50V之间，诸如在大约10V与30V之间。
图1图示了根据第一实施例的电子组件20。电子组件20包括：电介质层21；嵌入在电介质层21中的半导体管芯22；第一导电重新分布层23；以及包括第一部分25和第二部分26的至少一个导电构件24。电介质层21包括第一表面27以及与第一表面相对的第二表面28。第一导电重新分布层23包括布置在电介质层21的第一表面27上的第一表面29和第二表面30，第二表面与第一表面29相对。第一导电重新分布层23的第二表面30提供电子组件20的至少一个外部接触焊盘31。可以将焊料凸块或沉积物布置在外部接触焊盘31上以提供外部接触件。焊料凸块或沉积物可以被用来将电子组件20安装并且电连接到印刷电路板。第一导电重新分布层可以包括形式为箔或电沉积层的金属。
导电构件24的第一部分25包括箔，所述箔包括第一金属。导电构件24的第二部分26包括电沉积层32，所述电沉积层32包括第二金属。第二金属不同于第一金属。导电构件24的第一部分25和第二部分26被嵌入在电介质层21内。在该特定实施例中，电沉积层32形成导电通路。
电子组件20还包括被布置在电介质层22的第二表面28上的第二重新分布层33。第二导电重新分布层33可以包括电沉积层，并且可以包括与导电构件24的第二部分26相同的金属以及不同于导电构件24的第一部分25的金属。
如在本文中使用的，金属包含包括诸如Cu或Al之类的单个元素的成分，以及包括两个或更多个元素的合金。
第一金属和第二金属可以被选择成使得其通过湿法蚀刻而可选择性地蚀刻。在一些实施例中，第一金属和第二金属的成分被选择成使得对于特定蚀刻，选择性蚀刻以比电沉积层的材料更快的速率去除箔的材料，或者反之亦然。蚀刻速率的差异可以处于1.5:1到100:1的范围内。在一些实施例中，在第一金属与第二金属之间例如在箔（即导电构件24的第一部分25）与第二导电重新分布层33之间的界面处提供蚀刻停止部。
包括氢氧化钠的蚀刻溶液（例如50到70g/l的NaOH）可以被用来蚀刻铝箔。对于这种特定溶液，可以在近似70℃下执行蚀刻。
导电构件24的第一部分25包括箔，所述箔包括第一金属。所述箔可以具有20μm到1mm的厚度。在一些实施例中，所述箔可以具有20μm到200μm或者30μm到100μm的厚度。第二部分26包括电沉积层32，所述电沉积层32包括不同于第一金属的第二金属。所述电沉积层可以具有1μm到100μm或者2μm到85μm的厚度。
例如，第一部分25可以由铝箔提供，并且第二部分26可以包括铜。第二导电重新分布层33可以包括电沉积铜层。第一导电重新分布层23可以包括形式为铜箔的铜。
可以使用包括厚度为20μm到200μm的铝箔且具有厚度为2μm到85μm的电沉积铜层的多层基板。在一些实施例中，所述铝箔可以具有30μm到40μm的厚度，并且电沉积铜层可以具有2μm到9μm的厚度。所述电沉积铜层可以具有大约99.8%的纯度。
箔和电沉积层分别通过微结构被各自区别，所述微结构分别表现出箔和电沉积层的形式的特征。例如，箔可以包括一个表面，所述表面包括轧辊造成的破坏、轧制纹理或者再结晶纹理。电沉积层可以包括多个颗粒，所述颗粒具有作为沉积工艺的结果而形成的尺寸和微结构。例如，电沉积层可以包括枝状生长或者优选的生长方向。
半导体管芯22可以包括诸如低电压增强型晶体管之类的低电压器件，例如具有垂直漂移路径的功率晶体管器件。功率晶体管器件可以包括诸如金属氧化物场效应晶体管（MOSFET）之类的场效应晶体管（FET）、绝缘栅双极晶体管（IGBT）或者双极结型晶体管（BJT）。
半导体管芯22可以包括诸如高电压耗尽型晶体管之类的高电压器件，诸如基于III族氮化物的高电子迁移率晶体管（HEMT）。
电介质层21可以包括基本上平面的预制板，其包括通常被用来制作印刷电路板的核心层的诸如玻璃纤维强化基质之类的材料或者其他材料。例如，电介质核心层可以包括玻璃纤维强化环氧树脂，诸如FR4。例如，电介质核心层可以包括PTFE（聚四氟乙烯）、PEN（聚萘二甲酸乙二醇酯）、PET（聚对苯二甲酸乙二醇酯）、BT层压材料（双马来酰胺三嗪）或者聚酰亚胺。
电介质层21可以包括树脂膜，其可以附加地包括一个或多个填充物。所述填充物可以包括诸如陶瓷粒子之类的粒子。树脂层可以被预先形成，并且被提供为膜或箔。在一些实施例中，树脂可以通过印刷、涂覆或模塑形成。
在一些实施例中，诸如在图1中图示的实施例中，导电构件24延伸遍及电介质层21的厚度，使得第一部分25被布置在第二重新分布层33上并且与第二重新分布层33电耦合，并且第二部分26被布置在第一重新分布层23上并且与第一重新分布层23电耦合。导电构件24将第二重新分布层33与第一重新分布层23电耦合。第一导电构件24被布置成邻近半导体管芯22的侧面34并且与半导体管芯22的侧面34间隔开。
半导体管芯22可以包括第一表面36上的一个或多个结合焊盘35。结合焊盘35可以通过在结合焊盘35与第一重新分布层23之间延伸的导电通路37电耦合到第一重新分布层23。导电通路37可以被嵌入在电介质层21内。在图1中图示的实施例中，半导体管芯22的相对表面38被直接布置在第二导电重新分布层33的部分上。
在一些实施例中，第一导电重新分布层23被直接布置在半导体管芯22的结合焊盘35上。在这些实施例中，导电通路可以被省略。
第一导电重新分布层23不受限于单个导电层，并且可以包括两个或更多个子层并且提供多层重新分布结构。
图2图示了根据实施例的电子组件50的横截面视图。电子组件50包括嵌入在电介质层21中的半导体管芯22以及包含包括金属箔的第一部分25和包括电沉积层的第二部分26的导电构件24，所述电沉积层包括不同于第一金属的第二金属。
提供导电构件24的第二部分26的电沉积层的形式不同于图1中图示的导电通路32的形式。在图2中图示的实施例中，第二部分26具有被布置在导电构件24的第一部分25的上表面上的基本上平面的层的形式。
在一些实施例诸如图2中图示的实施例中，半导体管芯22被布置在导电构件24上。特别地，半导体管芯22被布置在导电构件24的第二部分26上。导电构件24的第一部分25和第二部分26被嵌入在电介质层21中。
电子组件50包括布置在包括金属箔的电介质层21的第一表面27上的第一重新分布层23。半导体管芯22的结合焊盘35可以被直接布置在第一重新分布层23上，或者可以通过在结合焊盘35与第一重新分布层23的第一表面29之间延伸的导电通路37电耦合到第一分布层23。电子组件50还包括被布置在电介质层21的第二表面28上并且被布置在包括金属箔的第一部分25上的第二导电重新分布层33。第二导电重新分布层33包括电沉积金属层。
在一些实施例中，导电构件24的第一部分25包括铝箔，第二部分26包括电沉积铜，第二导电重新分布层33包括电沉积铜，并且第一导电重新分布层23包括铜箔。第一部分25的铝被夹在两个铜层之间。
电子组件50还可以包括导电通路51，其穿过电介质层21的厚度从第二重新分布层33延伸到布置在电介质层21的相对表面上的第一重新分布层23。导电通路51可以包括被布置在电介质层21中的通孔的至少侧壁上的电沉积层，所述通孔在电介质层21的主要表面27、28之间延伸。第一重新分布层23的外部表面提供电子组件50的外部接触焊盘31。
图3图示了可以被用来制作图1和2中图示的电子组件的方法的流程图。所述方法利用了包括箔层和电沉积层的基板。特别地，箔层充当用于电沉积层的支撑物。箔层包括第一金属，并且电沉积层包括不同于第一金属的第二金属。箔层可以提供导电构件24的第一部分25，并且电沉积层可以提供图1和2中图示的电子组件20、50的第二导电重新分布结构33。
用方框61图示的，基板的箔层的部分被选择性地去除，例如以形成至少一个凹陷。用方框62图示的，例如通过将半导体管芯布置在凹陷中或者在基板的电沉积层上来施加至少一个半导体管芯。用方框63图示的，电介质材料被施加到基板上，并且半导体管芯和箔层被嵌入在电介质材料中。用方框64图示的，电介质材料的部分被去除，并且半导体管芯上的至少一个接触焊盘和/或邻近所述凹陷的箔层的区域被暴露。例如，接触焊盘可以形成从电介质材料的主要表面延伸的通路或通孔的基底。类似地，箔层的被暴露的区域可以形成从电介质材料的外部表面延伸的通路的基底。用方框65图示的，导电材料被施加到所述接触焊盘和金属箔的所述区域。可以通过电沉积将导电材料施加到所述接触焊盘和金属箔的所述区域。导电材料可以包括金属并且可以被引入到一个或多个通路中，使得在壁上形成层，从而定义通路。还可以用导电材料填充或者基本上填充通路。
可以通过选择性蚀刻（例如选择性湿法蚀刻）选择性地去除箔层的部分。例如，可以通过调节蚀刻时间来控制凹陷的深度。在一些实施例中，可以在特定区域中完全去除箔层，使得暴露出电沉积层并且形成凹陷的基底。在一些实施例中，箔层被去除，使得箔层的隔离部分保持定位在连续的电沉积层上。所述凹陷可以被视为电沉积层的从箔层的剩余部分暴露出来并且未被箔层的剩余部分覆盖的区域。可以通过将基板的电沉积层附着到诸如支撑带之类的进一步载体来进一步支撑基板。
在一些实施例中，半导体管芯可以被布置在基板的箔层上。半导体管芯可以例如通过扩散结合物、软焊料或导电膏电耦合到箔层。在一些实施例中，半导体管芯可以被直接布置在基板的电沉积层上。半导体管芯还可以通过导电粘合剂电耦合到电沉积层。在一些实施例中，例如通过使用电绝缘粘合剂将半导体管芯与基板的下方部分电绝缘。
电介质材料可以通过在一些实施例中通过玻璃纤维强化的可B阶段的环氧树脂来提供。在其中电介质材料包括玻璃纤维强化的环氧树脂的实施例中，例如通过去除部分以提供将半导体管芯以及（如果存在的话）箔层的其他部分定位在其中的一个或多个孔径，可以预先形成电介质材料。还可以围绕侧面施加一个或多个电介质材料层，并且在半导体管芯和箔层的主要表面上施加连续层，使得半导体管芯和箔层的剩余部分被所述电介质材料层围绕。
处于B阶段中的电介质材料然后可以被固化，以将半导体管芯和箔层的部分嵌入在电介质材料内。所述固化可以通过施加热量、压强和UV光中的一个或多个而发生。半导体管芯和箔层的主要表面可以被电介质材料覆盖。在这些实施例中，可以从电介质材料的外部表面引入通路，以暴露出应当与其做出电连接的箔层的区域和/或接触焊盘的至少部分。可以例如通过电沉积或者物理气相沉积、化学气相沉积和电沉积的组合将导电材料插入到这些通路中，以形成导电通路。
在一些实施例中，在电介质材料被固化之前，将金属箔放置在电介质材料上。在该中间阶段中，电介质材料的两个主要表面都被导电层覆盖。所述导电层可以被结构化以提供重新分布结构，例如第一导电重新分布层23。在形成所述通路时，可以去除第一导电重新分布层23的部分。第一导电重新分布层23可以通过被引入到通路中的导电材料电耦合到半导体管芯22和第一部分25。
可以以各种方式来结构化包括箔层和电沉积层的基板。图4到6的流程图图示了用于产生基板的三种方法。
图4图示了用于结构化基板的方法的流程图70。所述基板是多层基板，该多层基板包含包括第一金属的金属箔层和包括第二金属的布置在箔层上的电沉积层。第二金属不同于第一金属。用方框71图示的，结构化掩模被布置在箔层上。例如，所述结构化掩模可以包括光致可结构化（photostructurable）材料，其也被称作光致抗蚀剂，诸如可以使用光刻技术来结构化的聚酰亚胺。用方框72图示的，在箔层的从掩模暴露出的部分上沉积导电层。所述导电层可以通过电沉积来沉积。用方框73图示的，所述掩模被去除，从而暴露出箔层的部分。在箔层的未被覆盖或者未被掩蔽的区域的去除期间，所述导电层可以被用作硬掩模。用方框74图示的，箔层的未被电沉积层覆盖的区域被去除，以形成具有连续的电沉积层、带有布置在电沉积层上的箔的部分的结构化基板。箔层的剩余部分在其上表面被导电层包覆。
可以使用选择性蚀刻工艺来通过使用蚀刻溶液去除箔层的这些未被覆盖的部分，该蚀刻溶液选择性地蚀刻金属箔层，即以比导电层更快的速率蚀刻金属箔层。
图5图示了用于结构化基板的方法的流程图80。该实施例可以被用于包括金属箔层、电沉积层和进一步导电层的多层基板。金属箔层被夹在电沉积层和进一步导电层之间。进一步导电层可以包括箔或者可以是电沉积层。所述基板可以包括Cu/Al/Cu多层结构。用方框81图示的，结构化掩模被施加到进一步导电层。结构掩模可以是软掩模，并且可以例如由光致抗蚀剂形成。从箔的未被掩蔽的区域选择性地去除进一步导电层，如用方框82图示的那样。用方框83图示的，掩模被去除，使得箔层的部分被暴露在被布置在箔层上的进一步导电层的结构化区域之间。进一步导电层充当硬掩模。箔层的被暴露出的部分如用方框84图示的那样被选择性地去除，以产生具有连续的电沉积层、带有布置在电沉积层上的箔的部分的结构化基板。箔层的被暴露出的部分可以通过湿法蚀刻被去除。进一步导电层被布置在箔层的剩余部分的上表面上。
图6图示了用于结构化包括箔层和布置在箔层的主要表面上的单个电沉积层的基板的方法的流程图90。用方框91图示的，将掩模施加到箔层，并且例如通过蚀刻去除箔层的未被掩蔽的部分，以产生布置在电沉积层上的结构化箔层。可以在电沉积层之上选择性地蚀刻箔层。结构化箔层可以包括布置在连续的电沉积层上的箔的隔离部分。邻近箔层的隔离部分布置的电沉积层的部分可以未被覆盖。用方框92图示的，掩模被去除。用方框93图示的，导电层沉积到箔层的剩余部分以及电沉积层的被暴露出的部分上。在该实施例中，箔层的剩余部分在侧面以及上方主要表面上被导电层涂覆。导电层可以通过电沉积来施加。在图4和5中图示的方法中，只有箔层的剩余部分的上方主要表面包括进一步导电层。
在使用掩模进行蚀刻时，可能发生箔层的刻蚀不足（underetching），这导致箔的剩余部分具有凹入的侧面。如果期望的话，可以利用附加的蚀刻去除剩余的或者未完的部分。
在本文中描述的用以结构化基板并且产生电子组件的方法通常是在具有若干组件位置的面板上执行的。所述组件位置可以被布置在行和列中，其中邻近的组件位置通过有时被称作切割槽的未被使用的区分开。在制作出电子组件之后，可以将个体电子组件与面板分开或从面板单体化。
在本文中描述的方法可以被用来制造包括两个或更多个半导体管芯的电子组件。两个或更多个半导体管芯可以通过第一和第二导电重新分布层中的一个或多个电耦合，以形成电路或电路的部分。例如，两个晶体管器件可以耦合以形成半桥电路，高电子迁移率晶体管（HEMT）和MOSFET可以以共发共基放大器配置耦合，或者包括栅极驱动器电路的控制芯片可以耦合到一个或多个晶体管。
在一些实施例中，两个或更多个半导体管芯可以具有不同的厚度并且被布置在电介质层中，使得半导体管芯各自具有基本上共面的主要表面。包括箔部分和电沉积层的结构化基板可以被用来帮助将具有不同厚度的两个或更多个半导体管芯的主要表面基本上布置在电介质层内的共同平面中。
图7图示了电子组件100的横截面视图，电子组件100包括嵌入在电介质层103中的第一半导体管芯101和第二半导体管芯102。
电子组件100包括多个导电构件104，其各自包括第一部分105和第二部分，其中第一部分105包含包括第一金属的箔，第二部分包括电沉积层106。电沉积层包括不同于第一金属的第二金属。第一部分105的第一主要表面107和侧面108被覆盖有电沉积层106。多个导电构件104可以被视为由结构化箔层的在第一主要表面107和侧面108上被电沉积层涂覆的部分形成。因此，导电构件104基本上是共面的。导电构件104的第一主要表面107和侧面108被嵌入在电介质材料103中，并且第一部分105的第二主要表面109与电介质层103的第一表面110基本上共面。
第一半导体管芯101被安装在第一导电构件104’的电沉积层106上。第二半导体管芯102被定位在导电构件104’’与104’’’之间，使得第二主要表面111与第一部分105的金属箔的第二表面109以及电介质层103的第一表面110基本上共面。
导电构件104的厚度可以被选择成使得第一半导体管芯101的第一主要表面112和第二半导体管芯102的第一主要表面113基本上共面并且被布置在电介质层103内。导电构件104的形式和高度补偿半导体管芯101、102的不同厚度，使得较薄的半导体管芯102被安装在导电构件104’上，而较厚的半导体管芯101被安装在两个导电构件104’’与104’’’之间的凹陷中。
导电部分104的横向形状可以变化。例如，导电构件104’可以具有横向尺寸和形状，使得半导体管芯101在上表面上被支撑。导电构件104’’、104’’’可以是细长的或者具有基本上规则的横向形状，例如正方形或圆形。导电构件104’’、104’’’可以或者可以不界定第一半导体管芯101的整个长度。
电子组件100包括布置在电介质层103的第二主要表面115上的第一导电重新分布层114，其包括提供电子组件100的外部接触焊盘的外部部分116。导电通路117从第一导电重新分布层114延伸到布置在半导体管芯101的第一主要表面112上的结合焊盘118，并且在第一导电层114与布置在第二半导体管芯102的第一主要表面113上的结合焊盘119之间延伸。导电通路117可以包括电沉积金属，并且可以包括与导电构件104的第一导电重新分布层114和电沉积层106相同的金属。例如，导电通路117、第一导电重新分布层114和电沉积层106可以包括铜。
电子组件100还包括布置在电介质层103的第一主要表面110上的第二导电重新分布层121。第二导电重新分布层121包括结构化电沉积层，所述结构化电沉积层包括可以是与导电层106、第一重新分布层114和导电通路117相同的金属的金属。第二导电重新分布层121是从基板的连续电沉积层形成的。第二导电重新分布层121可以被结构化，并且包括被布置在导电构件104’和104’’上并且在导电构件104’和104’’之间延伸的第一部分122，以及在第二半导体管芯102的后表面111与第三导电构件104’’’之间延伸的第二部分123。第二重新分布层121和第一重新分布层114被布置在电介质层103的相对侧上。
导电通路124从导电构件104’’’的第一表面107延伸，特别地从布置在第一表面107上的层106的部分延伸到电介质层103的第二主要表面115，并且将导电构件104’’’电耦合到第一重新分布层114的部分。导电构件104’’’被布置在第二重新分布层121的第二部分123上并且电耦合到第二重新分布层121的第二部分123，并且提供从第二导电重新分布层121到第一重新分布层114的贯穿接触件（through contact）。
第二半导体管芯102的后表面111可以通过导电粘合剂或扩散焊料或软焊料125电耦合到第二重新分布层121，使得第一半导体管芯102的后表面111借助于第二重新分布层121的第二部分123和导电构件104’’’电耦合到第一导电重新分布层114。
第一半导体管芯101可以通过软焊料或扩散焊料结合物126被安装在第一导电构件104’上并且电耦合到第一导电构件104’。半导体管芯101的后表面127还可以通过第一导电构件104’、第二重新分布层121的部分122、第二导电构件104’’以及进一步导电通路电耦合到第一导电重新分布层114，所述进一步导电通路在第二导电重新分布结构121与第一导电重新分布114之间延伸，并且在图7的横截面视图中无法看到。
第一半导体管芯101可以是晶体管器件，诸如在其第一主要表面112上包括第一电流电极和控制电极并且在第二主要表面127上包括第二电流电极的垂直MOSFET。第二半导体管芯102可以包括控制电路，并且可以通过第一导电重新分布层114和第二重新分布导电重新分布层121中的一个或两个的部分电耦合到第一半导体管芯101。例如，半导体管芯102可以包括用于对第一半导体管芯101进行切换的栅极驱动器电路。
在其他实施例中，第一半导体管芯101可以是基于硅的MOSFET器件，并且第二半导体管芯102可以包括化合物半导体器件，诸如HEMT之类的基于III族氮化物的晶体管。此外，电子组件100可以包括进一步控制半导体管芯。
电子组件不限于包括两个半导体器件，而是也可以包括多于两个半导体管芯。例如，电子组件100可以包括被配置成提供半桥电路的两个晶体管器件以及用于对晶体管器件进行切换的控制半导体管芯。
所述多个导电构件104的第一部分105和第二导电重新分布层121的结构化部分122、123可以从包括支撑连续电沉积层的连续金属箔的基板形成。所述箔被结构化以产生支撑在电沉积层上的第一部分105。电沉积层106被沉积到第一部分105上。半导体管芯101、102和导电构件104被嵌入在电介质层103中，并且半导体管芯101、102和导电构件104的部分电耦合到沉积在电介质层105的第一主要表面115上的第一重新分布层114。第二连续电沉积层可以被结构化以形成第二重新分布层121。因此，对于原始基板，金属箔层的部分被嵌入在电介质层103内，并且由箔层支撑的电沉积层被布置在电介质层103的第一主要表面110上并且形成第二重新分布层121。
图8到10图示了用于对基板进行结构化的方法，该基板可以被用来产生在本文中描述的任何实施例的电子组件。在图8到10中，图示了单个组件位置。然而，在实践中，基板包括许多组件位置，其被处理来产生包括许多电子组件的面板。
图8图示了包括金属箔131和电沉积层132的基板130。基板130可以被视为多层基板，其中箔131充当用于电沉积层132的支撑物和载体。通过去除金属箔层131，基板130还可以被用作连续电沉积层132的来源。然而，如在本文中使用的那样，金属箔层131提供最终电子组件的部分，并且被嵌入在最终电子组件的电介质层中。
基板130可以包括厚度达到1mm的铝箔层131。在一些实施例中，铝箔层131具有20μm到200μm的厚度，其中可以使用具有2μm到85μm的厚度的电沉积铜层132。在一些实施例中，铝箔131可以具有30μm到40μm的厚度，并且电沉积铜层132具有2μm到9μm的厚度。电沉积铜层132可以具有大约99.8%的纯度。
通过去除箔层131的部分对基板130进行结构化。在图8中图示的实施例中，掩模133被施加到箔层131的最外部表面134。掩模133可以包括诸如聚酰亚胺之类的光致可结构化材料，并且被结构化成使得金属箔层130的区域135保持不被掩模133覆盖。导电层136被施加到由掩模133定义的金属箔层131的未被覆盖的区域135。可以使用电沉积技术来施加导电层。掩模133被去除，使得导电层136的部分保留在金属箔层131的最外部表面134上。
导电层136的剩余部分被用作硬掩模。例如使用选择性蚀刻工艺，去除未被布置在第一主要表面134上的导电层的结构化部分136覆盖的金属箔层131的部分137。可以暴露出电沉积层132的部分，诸如箔层131的隔离区域138被支撑在连续电沉积层132上并且由连续电沉积层132耦合。
箔层131、电沉积层132以及导电层136的成分可以被选择成使得可以执行对在电沉积层132、136的材料之上提供箔层的材料的选择性蚀刻。
在其中金属箔层131包括铝的实施例中，层132、136可以包括铜。碱铜溶液可以被用来将层136直接电沉积在铝箔130的表面134上，并且包括NaOH的溶液可以被用来选择性地蚀刻金属箔层131的该暴露出的部分137。
在一些实施例中，基板130的金属箔层131与电沉积层132之间的界面可以充当蚀刻停止部。例如，可以在所述界面处提供附加的蚀刻停止层。
图9图示了根据第二实施例的对基板130’进行结构化的方法。起始材料130’包括金属箔层131和电沉积层132，如在图8中图示的实施例中的那样。基板130’还包括布置在金属箔层131的表面134上的附加的金属层140，这样的金属使得金属箔层131被夹在两个进一步层132、140之间。金属层140可以包括结合到箔层131的金属箔，或者可以包括电沉积层。附加层140可以包括不同于金属箔131的金属，并且可以包括与电沉积层132相同的金属。在一些实施例中，金属箔131包括铝，并且电沉积层132和附加的导电层140包括铜。
掩模141被施加到附加金属层140。掩模141可以包括光致可结构化材料。掩模141是图8中图示的掩模133的负片（negative），并且定义要保留并且要形成电子组件的一部分的金属箔层131的部分。
金属层140的仍然未从掩模141覆盖的区域被去除，以暴露出金属箔131的表面134的部分。掩模141可以被去除，并且附加层140的保留部分用作硬掩模。例如通过选择性蚀刻去除金属层131的仍然未从结构化层140覆盖的部分。结果，包括金属箔层131和附加层140的部分138保持附着到连续电沉积层132。
图10图示了用于对金属箔130进行结构化的方法，其中掩模150被直接施加到金属层131的最外部表面134，并且例如通过蚀刻去除金属箔层的仍然从掩模150暴露出来的部分。掩模150可以包括光致可结构化材料。金属箔层131与电沉积层132之间的界面137充当边缘停止部，使得金属层131的隔离部分138保持附着到连续电沉积层132。所述结构化基板可以以这种形式被使用而无需进一步处理。在一些实施例中，层151被施加到金属层131的保留部分的上方主要表面152和侧面153，并且被施加到电沉积层132的所暴露出的部分上。层151可以被视为共形地施加到基板。层151可以使用电沉积技术来施加。
该实施例可以被用来提供其中金属箔层的保留部分的所有最外部表面都被铜层覆盖的结构。封闭的连续铜层的使用使标准粗糙化技术能够被用来促进包括金属箔层和电介质层的部分的电子组件的金属部分138之间的良好粘附。典型的粗糙化处理可以包括晶界蚀刻。
在该实施例中，以比层的材料（在该实施例中是Cu）更快的速率选择性蚀刻去除箔的材料（在该实施例中是Al）。特别地，蚀刻速率的差异可以处于1.5:1到100:1的范围中。针对材料的该组合的适当蚀刻包括NaOH。
在本文中描述的工艺（诸如结合图8到10所描述的那些工艺）不限于用来产生包括两个半导体管芯的一个或多个电子组件。工艺还可以被用来制作诸如图1和2中图示的电子组件之类的具有单个半导体管芯的电子组件，或者包括三个或更多个半导体管芯的电子组件。
图11和12图示了电子组件的制作。图示了单个组件位置。然而，在实践中，可以在布置在基板上的许多组件位置上执行所述工艺。
图11图示了包括具有不同厚度的两个半导体管芯的电子组件的制作。
提供基板160，其包括电沉积层161以及布置在电沉积层161的第一主要表面165上的箔的一个或多个部分162、163、164。箔的部分162、163、163包括第一金属，并且电沉积层161包括不同于第一金属的第二金属。例如，第一金属可以是铝，并且第二金属可以是铜。至少每一个部分162、163、164的上表面166包括进一步金属层167。进一步金属层167可以是电沉积层，并且可以包括与电沉积层161相同的金属。结合图3到6和图8到10所公开的方法中的一个可以被用来形成基板160。
箔的部分162、163、164可以具有不同的横向尺寸和形状。例如，一个或多个部分可以被设置尺寸和被成形以支撑半导体管芯，并且一个或多个部分被设置尺寸和被成形以提供贯穿接触件的部分。例如，贯穿接触件在横向上可以是基本上圆形、正方形、矩形或椭圆形的。所述部分可以各自具有基本上相同的高度，因为所述部分是从共同的箔形成的。
第一半导体管芯168被直接布置在电沉积层161的第一主要表面165上，并且被定位在包括箔的两个部分163、164之间。半导体管芯168可以通过一层导电粘合剂169被附着到电沉积层161。半导体管芯168具有厚度使得其上表面170被布置在金属层167的平面之上的平面中。
第二半导体管芯171被安装在金属箔的第一部分162上，并且特别地被安装在布置在金属箔的第一部分162的上表面166上的金属层167上。半导体管芯171可以在其后表面上包括接触焊盘172，其通过导电结合物173电耦合到第一部分162。导电层173例如可以是软焊料结合物、导电粘合剂结合物或者扩散焊料结合物。半导体管芯171还在其上表面175上包括一个或多个接触焊盘174。半导体管芯171的上表面175与第一半导体管芯168的上表面170基本上共面。
第一半导体管芯168、第二半导体管芯171以及金属箔的部分162、163、164然后被嵌入在电介质材料中。可以以一个或多个层176、177的形式来施加电介质材料。层176、177可以包括可B阶段的玻璃纤维强化环氧树脂的薄片，其也被称作预浸材料。层176中的一个或多个可以包括可以包括孔径180，所述孔径180具有适于容纳半导体管芯168、171以及金属层167的部分162的横向尺寸。取决于半导体管芯168、171的厚度以及电介质层176的厚度，具有孔径的两个或更多个层176可以被用来填充部分162、163、164与半导体管芯168、171的侧面之间的区域和体积。可以分别在半导体管芯168、171的上表面170、175之上施加进一步连续层177。可以将进一步金属层178施加到连续电介质层177。可以以诸如铜箔之类的箔的形式来施加金属层178。
金属层178可以被提供作为预先制作的电介质材料的部分。例如，可以通过RCC树脂涂覆的铜箔或者其他预先制作的树脂涂覆的金属箔来提供金属层178和电介质层177。所述金属箔可以包括布置在仅仅一个主要表面上的树脂层。
对装置进行处理，以固化可B阶段的电介质材料，并且将半导体管芯168、171以及部分162、163、164嵌入在从层176、177所提供的电介质材料形成的共同电介质层184内，并且将金属层178粘附到电介质层184的最外部表面179。
穿过金属层178引入通路以暴露出半导体管芯168、171的上表面175、170上的接触焊盘174、181。将导电材料引入到所述通路中，以产生导电通路182，该导电通路182将半导体管芯168、171电耦合到金属层178。金属层178可以被结构化以产生第一重新分布层以及两个半导体管芯168、171之间的所期望的横向连接，并且提供形成所期望的占用空间的外部接触件表面的布置。
还可以穿过导电层178和电介质层184的上表面179引入通路，以暴露出布置在第三部分164的上表面166上的导电层167的第三部分164的区域。将导电材料引入到所述通路中，以产生导电通路183，其将第三部分164电耦合到布置在电介质层184的上表面179上的金属层178。第三部分164和导电通路183提供穿过电介质层184的厚度的贯穿接触件。导电层161可以被结构化以产生两个或更多个部分，并且在电介质层180的第二主要表面186上提供第二导电重新分布层185。例如可以通过施加掩模187以及蚀刻电沉积层161的区域来对电沉积层161进行结构化。
第二导电重新分布层185可以被用来提供用于布置在一个或多个半导体芯片168、171的后表面上的一个或多个接触焊盘的重新分布结构。第二导电重新分布层185还可以被用来将布置在后表面上的一个或多个接触焊盘电耦合到布置在电介质层184的相对表面上的第一重新分布层178。
部分162、163、164的高度可以被选择成使得两个或更多个半导体管芯的上表面在较厚的半导体器件被直接安装在电沉积层上时是基本上共面的。这可以被用来简化从半导体管芯的上表面到半导体管芯被嵌入在其中的电介质层的外部表面的导电通路的产生。
第一半导体管芯171可以是诸如垂直晶体管之类的垂直器件，在该垂直器件中至少一个电流电极被布置在半导体主体的相对表面上，使得所述器件具有垂直电流路径。在其他实施例中，半导体器件171可以在其后表面上包括接地接触焊盘，或者可以包括具有横向电流路径的横向器件或者准垂直器件。第一半导体管芯168可以包括用于控制电子组件内的一个或多个进一步半导体器件（诸如第二半导体器件171）的控制电路。
在一些实施例中，半导体管芯168包括基于III族氮化物的HEMT，并且半导体管芯171是基于硅的晶体管器件，诸如MOSFET。例如通过布置在电介质层184的一个或多个主要表面上的一个或多个导电重新分布结构，可以将HEMT和MOSFET耦合在共发共基放大器配置中。
金属箔的部分162、163、164、形成第二重新分布结构185的导电层161、电介质层以及第一重新分布结构178的布置还可以被用于其中至少两个半导体管芯具有相同的厚度或高度的电子组件。
图12图示了包括具有基本上相同厚度的第一半导体管芯191和第二半导体管芯192的电子组件190。
半导体管芯191、192被安装在电沉积金属层193的部分上，所述电沉积金属层193被布置在其中半导体管芯191、192被嵌入的电介质层195的下表面194上。电沉积层195可以被结构化以提供第二重新分布层206。电子组件190还包括被嵌入在电介质层195中的金属箔的一个或多个部分196。金属箔的部分196的下表面197与电介质层195的下表面194基本上共面，并且可以与电沉积层193的部分形成界面。部分196的上表面可以包括导电层198，所述导电层198包括不同的金属。层198可以包括电沉积金属。电沉积层193和层198可以包括铜，并且金属箔的部分196可以包括铝。
结合图3到6和图8到10所公开的方法中的一个可以被用来形成金属箔的部分196以及电沉积金属层193。
金属箔的部分201中的一个或多个可以形成从电介质层195的下表面194延伸到电介质层195的上表面200的贯穿接触件199的一部分。电子组件190还包括布置在电介质层195的上表面200上的第一导电重新分布层202，并且第一导电重新分布层202通过导电通路203电耦合到半导体管芯191、192，所述导电通路203从布置在电介质层195的上表面200上的第一导电重新分布层202延伸到布置在半导体管芯191、192的第一主要表面211上的接触焊盘204。贯穿接触件199还包括从第一导电重新分布层202延伸到布置在金属箔的部分201上的层198的导电通路205。
在该实施例中，与其中导电通路延伸遍及电介质层195的厚度的布置相比，部分196的金属箔用来减小导电通路205延伸穿过的电介质层195的厚度。通过减小导电通路205的高度，导电通路可以被更加准确地定位，并且导电通路205的大小可以被更加准确地确定。
半导体管芯191、192可以是被配置成形成特定电路的晶体管器件，诸如借助于第一重新分布层202和第二重新分布层206形成半桥电路。贯穿接触件199提供用于布置在半导体管芯192的下表面208上的接触焊盘207的重新分布结构。布置在半导体管芯191的后表面210上的接触焊盘209还可以通过导电构件或者通过未在图12的横截面视图中图示的贯穿接触件电耦合到布置在电介质层195的相对表面上的重新分布层201。类似地，箔层的进一步部分还可以通过无法在图12的横截面视图中看到的导电通路电耦合到第一导电重新分布结构201和第二重新分布结构206中的一个或多个。
在其中对于一个或多个半导体管芯不需要背面电连接的实施例中，可以通过不导电或隔离粘合剂做出半导体管芯的背面与下方金属层之间的连接。
为了易于描述，诸如“在...之下”、“在...以下”、“下”、“在...之上”、“上”等的空间相对术语被用来解释一个元件相对于第二元件的定位。这些术语意图涵盖除了不同于在附图中所描绘的那些取向的取向之外的器件的不同取向。
此外，诸如“第一”、“第二”等的术语也被用来描述各种元件、区域、区段等等，并且也不意图是限制性的。相同的术语遍及描述指代相同的元件。
如在本文中使用的，术语“具有”、“含有”、“包含”、“包括”等等是开放性术语，其指示所陈述的元件或特征的存在，而不排除附加的元件或特征。冠词“一”、“一个”和“该”意图包括复数以及单数，除非上下文明确地另外指示。
要理解的是，在本文中描述的各种实施例的特征可以彼此组合，除非特别地另外指出。
虽然在本文中图示并描述了具体实施例，但是本领域普通技术人员将认识到，在不脱离本发明的范围的情况下，多种替换的和/或等效的实施方式可以替代所示出和描述的具体实施例。本申请意图覆盖在本文中讨论的具体实施例的任何适配或变型。因此，意图本发明仅受权利要求书及其等价物限制。

Claims (20)

1.一种电子组件，包括：
包括第一表面和第二表面的电介质层；
嵌入在电介质层中的一个或多个半导体管芯；以及
包括第一部分和第二部分的至少一个导电构件，第一部分包括箔，所述箔包括第一金属，并且第二部分包括电沉积层，所述电沉积层包括第二金属，其中第一部分和第二部分被嵌入在电介质层中。
2.根据权利要求1的电子组件，还包括第一导电重新分布层，所述第一导电重新分布层包括布置在电介质层的第一表面上的第一表面以及提供至少一个外部接触件的第二表面。
3.根据权利要求2的电子组件，还包括布置在电介质层的第二表面上并且包括电沉积金属的第二导电重新分布层，导电构件的第一部分被布置在第二重新分布层上并且电耦合到第二重新分布层。
4.根据权利要求3的电子组件，其中，所述导电构件在第一重新分布层与第二重新分布层之间延伸。
5.根据权利要求3的电子组件，其中，第一导电构件在第二重新分布层与半导体管芯之间延伸。
6.根据权利要求1的电子组件，其中，所述导电构件还包括布置在第一部分与第二部分之间的界面层。
7.根据权利要求6的电子组件，其中，所述界面层被布置在第一部分的上表面上。
8.根据权利要求6的电子组件，其中，所述界面层被布置在第一部分的上表面和侧面上。
9.根据权利要求1的电子组件，其中，所述电子组件包括两个或更多个半导体管芯，所述两个或更多个半导体管芯各自包括基本上共面的主要表面。
10.根据权利要求9的电子组件，其中，所述两个或更多个半导体管芯具有不同的厚度。
11.根据权利要求9的电子组件，其中，第一半导体管芯被布置在第二重新分布层上，并且第二半导体管芯被布置在导电构件上。
12.一种方法，包括：
选择性地去除多层基板的箔层的部分，所述多层基板包含包括第一金属的箔层和包括第二金属的电沉积层；
将至少一个半导体管芯布置在多层基板上；
将电介质材料施加到多层基板上并且将半导体管芯和箔层嵌入在电介质材料中；
去除电介质材料的部分并且暴露出半导体管芯的至少一个接触焊盘以及箔层的邻近箔层中的凹陷的区域；以及
将导电材料施加到所述接触焊盘和金属箔的所述区域。
13.根据权利要求12的方法，还包括将金属层施加到电介质材料的第一表面，并且去除所述金属层的部分以在电介质材料的第一表面上产生第一重新分布结构。
14.根据权利要求12的方法，还包括去除电沉积层的部分并且在电介质材料的第二表面上形成第二重新分布结构。
15.根据权利要求12的方法，其中，通过选择性蚀刻去除箔层的部分。
16.根据权利要求12的方法，还包括将掩模布置在箔层上并且去除箔层的从掩模暴露出的部分。
17.根据权利要求16的方法，还包括将界面层施加到箔层的从掩模暴露出的部分并且随后去除掩模。
18.根据权利要求16的方法，还包括去除掩模并且随后将界面层施加到箔层的表面。
19.根据权利要求12的方法，其中，将半导体管芯布置在多层基板上包括将半导体管芯布置在箔层的部分上。
20.根据权利要求12的方法，其中，将半导体管芯布置在多层基板上包括将半导体管芯布置在电沉积层上。
CN201610071769.1A 2015-02-02 2016-02-02 电子组件 Active CN105845641B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/611676 2015-02-02
US14/611,676 US9553051B2 (en) 2015-02-02 2015-02-02 Electronic component

Publications (2)

Publication Number Publication Date
CN105845641A true CN105845641A (zh) 2016-08-10
CN105845641B CN105845641B (zh) 2019-11-12

Family

ID=56410518

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610071769.1A Active CN105845641B (zh) 2015-02-02 2016-02-02 电子组件

Country Status (3)

Country Link
US (1) US9553051B2 (zh)
CN (1) CN105845641B (zh)
DE (1) DE102016101698B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435978A (zh) * 2019-08-07 2021-03-02 南亚科技股份有限公司 半导体装置及其制造方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9589941B1 (en) * 2016-01-15 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Multi-chip package system and methods of forming the same
EP3531446B1 (en) * 2018-02-23 2024-04-03 Infineon Technologies Austria AG Semiconductor module, electronic component and method of manufacturing a semiconductor module
US11887959B2 (en) * 2020-12-17 2024-01-30 Stmicroelectronics S.R.L. Chip-on-lead semiconductor device, and corresponding method of manufacturing chip-on-lead semiconductor devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806428B1 (en) * 1999-04-16 2004-10-19 Matsushita Electric Industrial Co., Ltd. Module component and method of manufacturing the same
CN101315925A (zh) * 2007-05-28 2008-12-03 松下电器产业株式会社 电子器件内置模块及其制造方法
CN102244057A (zh) * 2011-03-15 2011-11-16 日月光半导体制造股份有限公司 半导体封装及其制造方法
US20140174804A1 (en) * 2012-12-24 2014-06-26 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7799614B2 (en) 2007-12-21 2010-09-21 Infineon Technologies Ag Method of fabricating a power electronic device
AT514085B1 (de) 2013-06-11 2014-10-15 Austria Tech & System Tech Leistungsmodul
US9530752B2 (en) 2013-11-11 2016-12-27 Infineon Technologies Ag Method for forming electronic components
US10257937B2 (en) * 2014-07-07 2019-04-09 Infineon Technologies Austria Ag Device for electrically coupling a plurality of semiconductor device layers by a common conductive layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6806428B1 (en) * 1999-04-16 2004-10-19 Matsushita Electric Industrial Co., Ltd. Module component and method of manufacturing the same
CN101315925A (zh) * 2007-05-28 2008-12-03 松下电器产业株式会社 电子器件内置模块及其制造方法
CN102244057A (zh) * 2011-03-15 2011-11-16 日月光半导体制造股份有限公司 半导体封装及其制造方法
US20140174804A1 (en) * 2012-12-24 2014-06-26 Unimicron Technology Corp. Electrical device package structure and method of fabricating the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112435978A (zh) * 2019-08-07 2021-03-02 南亚科技股份有限公司 半导体装置及其制造方法

Also Published As

Publication number Publication date
CN105845641B (zh) 2019-11-12
DE102016101698A1 (de) 2016-08-04
DE102016101698B4 (de) 2022-06-09
US20160225717A1 (en) 2016-08-04
US9553051B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
KR102446009B1 (ko) 기판 구조들 및 제조 방법들
CN105845641A (zh) 电子组件
US9917024B2 (en) Electronic component and method for electrically coupling a semiconductor die to a contact pad
US20170170282A1 (en) Semiconductor wafer and method
CN105529317B (zh) 嵌入式封装装置
CN104576421A (zh) 半导体器件和用于制造半导体器件的方法
CN110233133B (zh) 与嵌入式半导体管芯形成接触的方法以及相关半导体封装
KR101744408B1 (ko) 전자 부품
US9196554B2 (en) Electronic component, arrangement and method
CN102214623A (zh) 晶片封装体及其形成方法
US20160086876A1 (en) Electronic Component
DE102017108114A1 (de) Chipmodul mit räumlich eingeschränktem thermisch leitfähigen Montagekörper
CN102197347A (zh) 晶片级降压转换器
CN104934398A (zh) 电子部件和引线框架
CN111554648B (zh) 管芯封装以及形成管芯封装的方法
CN105244336A (zh) 通过公共导电层将多个半导体器件层电耦合的方法和装置
WO2019204207A1 (en) Systems and methods for forming direct drive microled displays
PH12015501631B1 (en) Multi-level metalization on a ceramic substrate
US11037812B2 (en) Method for a transfer print between substrates
EP3608955B1 (en) Leadframe, semiconductor package and method
DE102018122515B4 (de) Verfahren zum Herstellen eines Halbleiteroxid- oder Glas-basierten Verbindungskörpers mit Verdrahtungsstruktur
TWI836754B (zh) 內埋元件電路板及其製造方法
JP2008034602A (ja) 半導体装置およびその製造方法
JP5708031B2 (ja) 縦型電界効果トランジスタとその製造方法及び電子機器
CN208521923U (zh) 封装基板及包含该封装基板的集成电路封装体

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant