KR20080041572A - 전자 기판의 제조 방법 - Google Patents

전자 기판의 제조 방법 Download PDF

Info

Publication number
KR20080041572A
KR20080041572A KR1020070111894A KR20070111894A KR20080041572A KR 20080041572 A KR20080041572 A KR 20080041572A KR 1020070111894 A KR1020070111894 A KR 1020070111894A KR 20070111894 A KR20070111894 A KR 20070111894A KR 20080041572 A KR20080041572 A KR 20080041572A
Authority
KR
South Korea
Prior art keywords
electronic component
adhesive material
adhesive
manufacturing
electronic
Prior art date
Application number
KR1020070111894A
Other languages
English (en)
Inventor
츠요시 신타테
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Publication of KR20080041572A publication Critical patent/KR20080041572A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B37/00—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding
    • B32B37/12—Methods or apparatus for laminating, e.g. by curing or by ultrasonic bonding characterised by using adhesives
    • B32B37/1284—Application of adhesive
    • B32B37/1292—Application of adhesive selectively, e.g. in stripes, in patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/02—Temperature
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2309/00—Parameters for the laminating or treatment process; Apparatus details
    • B32B2309/04—Time
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2310/00—Treatment by energy or chemical effects
    • B32B2310/08—Treatment by energy or chemical effects by wave energy or particle radiation
    • B32B2310/0806—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation
    • B32B2310/0831—Treatment by energy or chemical effects by wave energy or particle radiation using electromagnetic radiation using UV radiation
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B2457/00—Electrical equipment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/2401—Structure
    • H01L2224/24011—Deposited, e.g. MCM-D type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/278—Post-treatment of the layer connector
    • H01L2224/27848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741—Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/743—Apparatus for manufacturing layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76—Apparatus for connecting with build-up interconnects
    • H01L2224/7615—Means for depositing
    • H01L2224/76151—Means for direct writing
    • H01L2224/76155—Jetting means, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/821—Forming a build-up interconnect
    • H01L2224/82101—Forming a build-up interconnect by additive methods, e.g. direct writing
    • H01L2224/82102—Forming a build-up interconnect by additive methods, e.g. direct writing using jetting, e.g. ink jet
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83009—Pre-treatment of the layer connector or the bonding area
    • H01L2224/83048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83874—Ultraviolet [UV] curing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/013—Inkjet printing, e.g. for printing insulating material or resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1241—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing
    • H05K3/125—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns by ink-jet printing or drawing by dispensing by ink-jet printing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4664—Adding a circuit layer by thick film methods, e.g. printing techniques or by other techniques for making conductive patterns by using pastes, inks or powders
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 전자 부품을 안정적으로 실장·고정하는 것을 과제로 한다.
전자 부품(P)이 접착재(C)를 통하여 베이스부(B)에 접착되어 이루어진다. 베이스부(B)와 상대 이동하는 액적 토출 헤드를 사용하여, 접착재(C)를 포함하는 액적을 베이스부(B)의 전자 부품(P)과 대향하는 영역에 전자 부품(P)과 거의 동일한 크기로 도포하는 도포 공정과, 베이스부(B)에 도포된 접착재(C) 상에 전자 부품(P)을 탑재하는 탑재 공정을 갖는다.
전자 부품, 접착재, 베이스부, IC칩

Description

전자 기판의 제조 방법{METHOD FOR MANUFACTURING ELECTRONIC SUBSTRATE}
본 발명은 전자 기판의 제조 방법에 관한 것이다.
최근, 전자 기기의 고성능화·소형화가 진행함에 따라, IC칩 등의 전자 부품을 탑재한 전자 기판에서도 고밀도·고기능화가 한층더 요구되고 있다.
이러한 기술로서는, 예를 들어 특허문헌 1에는, 기판재(材)에 형성된 구리 배선 상(上)에 전자 부품을 탑재하고, 그 위로부터 수지로 일괄적으로 피복하여 전자 부품 매립층을 형성하고, 이와 같이 하여 얻어진 전자 부품 매립층을 접착제에 의해 적층함으로써 전자 기판을 제조하고 있다.
[특허문헌 1] 일본국 공개특허 평3-69191호 공보
그러나, 상술한 바와 같은 종래 기술에는, 이하와 같은 문제가 존재한다.
통상, 상기한 전자 부품은 실장되는 베이스부에 대하여 접착재(材)에 의해 고정된다. 이 접착재는 예를 들어 디스펜서(dispensor)에 의해 전자 부품 탑재 영역 내의 복수 개소(箇所)에서 점 형상으로 도포된다. 그런데, 이와 같이 도포된 접착재 위에 전자 부품을 실장한 경우, 접착재는 젖어 퍼지지만, 전자 부품과 베이스부 사이를 전부 충전할 수 없어 간극(間隙)이 형성되는 경우가 많다.
이 경우, 접착재를 경화시키기 위해 가열했을 때에, 간극에 남은 에어가 팽창함으로써, 경화된 접착재에 크랙(crack)이 생겨 접착 강도가 저하될 우려가 있었다.
본 발명은 이상과 같은 점을 고려하여 이루어진 것으로서, 전자 부품을 안정적으로 실장·고정할 수 있는 전자 기판의 제조 방법을 제공하는 것을 목적으로 한다.
상기한 목적을 달성하기 위해 본 발명은 이하의 구성을 채용하고 있다.
본 발명의 전자 기판의 제조 방법은, 전자 부품이 접착재(材)를 통하여 베이스부에 접착되어 이루어지는 전자 기판의 제조 방법으로서, 상기 베이스부와 상대 이동하는 액적(液滴) 토출 헤드를 사용하여, 상기 접착재를 포함하는 액적을 상기 베이스부의 상기 전자 부품과 대향하는 영역에 상기 전자 부품과 거의 동일한 크기 로 도포하는 도포 공정과, 상기 베이스부에 도포된 상기 접착재 위에 상기 전자 부품을 탑재하는 탑재 공정을 갖는 것을 특징으로 하는 것이다.
따라서, 본 발명의 전자 기판의 제조 방법에서는, 접착재를 포함하는 액적이 상기 베이스부에 상기 전자 부품과 거의 동일한 크기로 도포되기 때문에, 탑재한 전자 부품과 베이스부 사이에 공기가 혼입되는 것을 회피할 수 있다. 따라서, 접착재를 경화하기 위해 열 등을 부여한 경우에도, 공기의 팽창 등에 기인하여 크랙(crack)이 생기는 것을 방지할 수 있고, 전자 부품의 접착 강도를 안정된 상태로 유지하는 것이 가능해진다.
또한, 본 발명에서는, 액적 토출 방식에 의해 상기 접착재를 포함하는 액적을 도포하기 때문에, 인쇄법이나 포토리소그래피법 등과 같이, 마스크나 레지스트 등을 사용하지 않고, 용이하게 접착재를 패터닝할 수 있으며, 또한 소비되는 접착재에 낭비가 생기지 않기 때문에, 비용 저감에도 기여할 수 있다.
또한, 본 발명에서는, 도포한 상기 접착재를, 상기 탑재 배치 공정 전에 반(半)경화 상태로 하는 반경화 공정을 갖는 순서도 적절하게 채용할 수 있다.
이에 따라, 본 발명에서는, 반경화 상태의 접착재에 대하여 전자 부품을 탑재하는 것으로 되기 때문에, 전자 부품이 접착재에 밀착되기 쉬워져, 접착성을 향상시키는 것이 가능해진다. 또한, 도포한 접착재의 점도나, 전자 부품 탑재 시의 압력에 따라서는, 전자 부품이 접착재에 묻히게 되어, 전자 부품의 측면(側面)에도 접착재가 밀착되기 때문에, 접착 강도를 더 높일 수 있는 동시에, 접착재가 열수축 한 경우에는, 그 수축력이 전자 부품의 유지력으로 되기 때문에, 한층더 접착 강도 를 높일 수 있다.
상기 반경화 공정에서는, 상기 접착재를 포함하는 액적이 경화되는 에너지량보다도 작은 에너지량을 부여하고, 상기 탑재 공정 후에 상기 접착재를 포함하는 액적이 경화되는 에너지량을 부여하는 순서도 적절하게 채용할 수 있다.
이 경우, 상기 접착재를 포함하는 액적에 광에너지와 열에너지 중 적어도 한쪽을 부여하는 구성을 채용할 수 있다.
따라서, 본 발명의 전자 기판의 제조 방법에서는, 상기 접착재를 포함하는 액적이 경화되는 에너지량보다도 작은 에너지량을 부여함으로써, 도포한 접착재를 반경화 상태로 할 수 있고, 또한 전자 부품 탑재 후에, 추가의 에너지량을 부여함으로써, 접착재를 경화시켜 전자 부품을 베이스부에 고정할 수 있다.
또한, 본 발명에서는, 상기 베이스부는 절연재(材)로 형성되고, 상기 접착재는 상기 절연재인 구성을 적절하게 채용할 수 있다.
따라서, 본 발명의 전자 기판의 제조 방법에서는, 베이스부와 접착재를 동일한 재료로 형성할 수 있기 때문에, 사용하는 재료의 종류를 줄일 수 있고, 제조 효율의 향상에 기여할 수 있다.
또한, 본 발명에서는, 상기 전자 부품에 전기적으로 접속되는 도전 배선을 갖고, 상기 접착재는 상기 도전 배선을 형성하는 재료를 포함하는 구성을 적절하게 채용할 수 있다.
따라서, 본 발명의 전자 기판의 제조 방법에서는, 도전 배선과 접착재를 동일한 재료로 형성할 수 있기 때문에, 사용하는 재료의 종류를 줄일 수 있고, 제조 효율의 향상에 기여할 수 있다. 상기한 구성에서는, 상기 도전 배선이 절연층을 통하여 복수 적층하여 설치되는 구성도 적절하게 채용할 수 있다.
이에 따라, 본 발명에서는, 소위 다층 배선 기판을 제조할 때에도, 제조 효율의 향상에 기여할 수 있다.
또한, 본 발명에서는, 상기 도전 배선 및 상기 절연층을, 상기 액적 토출 헤드를 사용하여 성막(成膜)하는 순서도 적절하게 채용할 수 있다.
이에 따라, 본 발명에서는, 다층 배선 기판을 액적 토출 방식만에 의해 성막, 형성하는 것이 가능해지고, 제조 효율의 향상에 기여할 수 있다.
이하, 본 발명의 전자 기판의 제조 방법의 실시예를, 도 1 내지 도 5를 참조하여 설명한다.
또한, 이하의 설명에 사용하는 각 도면에서는, 각 부재를 인식 가능한 크기로 하기 위해, 각 부재의 축척을 적절하게 변경하고 있다.
(액적 토출 장치)
우선, 본 발명에 따른 전자 기판의 제조 방법에서 사용되는 액적(液滴) 토출 장치에 대해서 도 1 및 도 2를 참조하여 설명한다.
도 1에 나타낸 액적 토출 장치(1)는 기본적으로는 잉크젯 장치이다. 더 구체적으로는, 액적 토출 장치(1)는 액상 재료(111)를 유지하는 탱크(101)와, 튜브(110)와, 그라운드 스테이지(GS)와, 토출 헤드부(액적 토출 헤드)(103)와, 스테이지(106)와, 제 1 위치 제어 장치(104)와, 제 2 위치 제어 장치(108)와, 제어 부(112)와, 광 조사 장치(140)와, 지지부(104a)를 구비하고 있다.
토출 헤드부(103)는 헤드(114)(도 2 참조)를 유지하고 있다. 이 헤드(114)는 제어부(112)로부터의 신호에 따라, 액상 재료(111)의 액적을 토출한다. 또한, 토출 헤드부(103)에서의 헤드(114)는 튜브(110)에 의해 탱크(101)에 연결되어 있고, 따라서 탱크(101)로부터 헤드(114)에 액상 재료(111)가 공급된다.
스테이지(106)는 기판(후술)을 고정하기 위한 평면을 제공하고 있다. 또한, 스테이지(106)는 흡인력을 이용하여 기판의 위치를 고정하는 기능도 갖는다.
제 1 위치 제어 장치(104)는 지지부(104a)에 의해, 그라운드 스테이지(GS)로부터 소정 높이의 위치에 고정되어 있다. 이 제 1 위치 제어 장치(104)는 제어부(112)로부터의 신호에 따라, 토출 헤드부(103)를 X축 방향과, X축 방향에 직교하는 Z축 방향을 따라 이동시키는 기능을 갖는다. 또한, 제 1 위치 제어 장치(104)는 Z축에 평행한 축의 둘레에서 토출 헤드부(103)를 회전시키는 기능도 갖는다. 여기서, 본 실시예에서는, Z축 방향은 연직(鉛直) 방향(즉, 중력가속도의 방향)에 평행한 방향이다.
제 2 위치 제어 장치(108)는 제어부(112)로부터의 신호에 따라, 스테이지(106)를 그라운드 스테이지(GS) 상에서 Y축 방향으로 이동시킨다. 여기서, Y축 방향은 X축 방향 및 Z축 방향의 쌍방과 직교하는 방향이다.
상술한 바와 같이, 제 1 위치 제어 장치(104)에 의해, 토출 헤드부(103)는 X축 방향으로 이동한다. 그리고, 제 2 위치 제어 장치(108)에 의해, 기판은 스테이지(106)와 함께 Y축 방향으로 이동한다. 이러한 결과, 기판에 대한 헤드(114)의 상대 위치가 바뀐다. 더 구체적으로는, 이러한 동작에 의해, 토출 헤드부(103), 헤드(114), 또는 노즐(118)(도 2 참조)은 기판에 대하여, Z축 방향에 소정의 거리를 유지하면서, X축 방향 및 Y축 방향으로 상대적으로 이동, 즉 상대적으로 주사(走査)한다. 「상대 이동」 또는 「상대 주사」는 액상 재료(111)를 토출하는 측과, 그곳으로부터의 토출물이 착탄하는 측(피토출부) 중 적어도 한쪽을 다른 쪽에 대하여 상대 이동하는 것을 의미한다.
제어부(112)는 액상 재료(111)의 액적을 토출해야할 상대 위치를 나타내는 토출 데이터를 외부 정보 처리 장치로부터 수취(受取)하도록 구성되어 있다. 제어부(112)는 수취한 토출 데이터를 내부의 기억 장치에 저장하는 동시에, 저장된 토출 데이터에 따라, 제 1 위치 제어 장치(104)와, 제 2 위치 제어 장치(108)와, 헤드(114)를 제어한다. 또한, 토출 데이터는 기판 상에 액상 재료(111)를 소정 패턴으로 부여하기 위한 데이터이다. 본 실시예에서는, 토출 데이터는 비트맵 데이터의 형태를 갖고 있다.
상기 구성을 갖는 액적 토출 장치(1)는 토출 데이터에 따라, 헤드(114)의 노즐(118)(도 2 참조)을 기판에 대하여 상대 이동시키는 동시에, 피(被)토출부를 향하여 노즐(118)로부터 액상 재료(111)를 토출한다. 또한, 액적 토출 장치(1)에 의한 헤드(114)의 상대 이동과, 헤드(114)로부터의 액상 재료(111)의 토출을 통틀어 「도포 주사」 또는 「토출 주사」라고 표기하는 경우도 있다.
광 조사 장치(140)는 기판에 부여된 액상 재료(111)에 자외광을 조사하는 장치이다. 광 조사 장치(140)의 자외광의 조사의 온(on)·오프(off)는 제어부(112) 에 의해 제어된다.
도 2의 (a) 및 (b)에 나타낸 바와 같이, 액적 토출 장치(1)에서의 헤드(114)는 복수의 노즐(118)을 갖는 잉크젯 헤드이다. 구체적으로는, 헤드(114)는 진동판(126)과, 복수의 노즐(118)과, 복수의 노즐(118)의 각각의 개구를 규정하는 노즐 플레이트(128)와, 액체 저장소(129)와, 복수의 격벽(122)과, 복수의 캐비티(120)와, 복수의 진동자(振動子)(124)를 구비하고 있다.
액체 저장소(129)는 진동판(126)과 노즐 플레이트(128) 사이에 위치하고 있고, 이 액체 저장소(129)에는, 외부 탱크(도시 생략)로부터 구멍(131)을 통하여 공급되는 액상 재료(111)가 항상 충전된다. 또한, 복수의 격벽(122)은 진동판(126)과 노즐 플레이트(128) 사이에 위치하고 있다.
캐비티(120)는 진동판(126)과, 노즐 플레이트(128)와, 한 쌍의 격벽(122)에 의해 둘러싸인 부분이다. 캐비티(120)는 노즐(118)에 대응하여 설치되어 있기 때문에, 캐비티(120)의 수와 노즐(118)의 수는 동일하다. 캐비티(120)에는, 한 쌍의 격벽(122) 사이에 위치하는 공급구(130)를 통하여, 액체 저장소(129)로부터 액상 재료(111)가 공급된다. 또한, 본 실시예에서는, 노즐(118)의 직경은 예를 들어 약 27㎛이다.
또한, 복수의 진동자(124)의 각각은 각각의 캐비티(120)에 대응하도록 진동판(126) 상에 위치한다. 복수의 진동자(124)의 각각은 피에조 소자(124C)와, 피에조 소자(124C)를 사이에 끼운 한 쌍의 전극(124A, 124B)을 포함한다. 제어부(112)가 이 한 쌍의 전극(124A, 124B)의 사이에 구동 전압을 부여함으로써, 대응하는 노 즐(118)로부터 액상 재료(111)의 액적(D)이 토출된다. 여기서, 노즐(118)로부터 토출되는 재료의 부피는 0pl 이상 42pl(피코리터) 이하의 사이에서 가변(可變)한다. 또한, 노즐(118)로부터 Z축 방향으로 액상 재료(111)의 액적이 토출되도록, 노즐(118)의 형상이 조정되어 있다.
또한, 토출부(127)는 피에조 소자의 대신에 전기열 변환 소자를 가질 수도 있다. 즉, 토출부(127)는 전기열 변환 소자에 의한 재료의 열팽창을 이용하여 재료를 토출하는 구성을 갖고 있을 수도 있다.
(전자 기판의 제조 방법)
다음으로, 상기한 액적 토출 장치(1)를 사용하여 전자 기판을 제조하는 순서 중, 우선 전자 부품을 베이스부에 고정하는 순서에 대해서 설명한다.
도 3은 전자 기판의 제조 방법을 나타내는 공정도이다.
도 3의 (a)에 나타낸 바와 같이, 우선 상기 액적 토출 장치(1)의 헤드(114)로부터 베이스부(B) 상에 접착재(材)를 포함하는 액적(C)(이후, 간단히 접착재(C)라고 함)을 도포한다(도포 공정).
여기서, 접착재(C)는 나중에 베이스부(B) 상에 탑재하는 전자 부품(P)(도 3의 (c) 참조)과 대향하는 영역에 당해(當該) 전자 부품(P)과 거의 동일한 크기로 도포된다.
이 경우의 베이스부(B)로서는, 유리 기판이나 반도체 기판 등의 기판이나, 기판 상에 성막된 절연막일 수도 있다. 접착재(C)로서는, 여기서는 광에너지를 부여했을 때에 경화되는 광경화성, 및 열에너지를 부여했을 때에 경화되는 열경화성 을 갖는 재료로서, 아크릴계의 감광성 수지를 포함하고 있다.
이 광경화성 재료는 용제(溶劑)와, 용제에 용해한 수지를 함유할 수도 있다. 여기서, 이 경우의 광경화성 재료는 그 자체가 감광하여 중합도(重合度)를 올리는 수지를 함유할 수도 있고, 또는 수지와, 그 수지의 경화를 개시(開始)시키는 광중합 개시제를 함유하고 있을 수도 있다. 또한, 광경화성 재료로서, 광중합하여 불용의 절연 수지를 생성하는 모노머와, 그 모노머의 광중합을 개시시키는 광중합 개시제를 함유할 수도 있다. 다만, 이 경우의 광경화성 재료는 모노머 자체가 광관능기를 갖고 있으면, 광중합 개시제를 함유하지 않아도 된다.
이어서, 도 3의 (b)에 나타낸 바와 같이, 자외역(紫外域)의 파장을 갖는 광(L)을 소정 시간 조사하여 소정 에너지량을 부여함으로써, 도포한 접착재(C)를 반경화 상태로 한다(반경화 공정). 이 때, 접착재(C)에 대하여 부여하는 에너지량은 접착재(C)가 경화되는 에너지량보다도 작은 값으로 설정된다.
본 실시예에서는, 접착재(C)에 조사하는 광의 파장은 예를 들어 365㎚이다.
여기서, 접착재(C)의 반경화는 접착재(C)에 포함되는 광경화성 재료의 상태가 토출 시의 상태와 완전한 경화 상태 사이의 상태가 되는 것을 의미한다. 본 실시예에서는, 이러한 중간의 상태가 상술한 반경화 상태이다. 또한, 토출 시의 상태는 광경화성 재료가 노즐(118)로부터 토출될 수 있는 점성을 갖고 있는 상태이다.
다음으로, 도 3의 (c)에 나타낸 바와 같이, 반경화 상태의 접착재(C) 상에 전자 부품(P)을 탑재 배치·탑재한다(탑재 공정). 이 전자 부품(P)의 탑재는 마운 터(mounter) 등을 사용하여 실시된다. 또한, 전자 부품(P)은 접착재(C) 상에 탑재 배치하는 것만일 수도 있고, 가압하여 탑재할 수도 있다. 전자 부품(P)을 가압하여 탑재한 경우에는, 전자 부품(P)이 접착재(C)에 매립되고, 전자 부품(P)과 접착재(C)의 접촉 면적이 커지기 때문에, 전자 부품(P)을 고정시키기 더 쉬워진다.
어떤 탑재 방법이어도, 접착재(C)가 반경화 상태에서 연성(軟性)이기 때문에, 전자 부품(P)의 저면(底面)(접착재(C)와의 접착면)의 평탄성이 나쁘고 요철이 있던 경우에도, 접착재(C)가 당해 접착면을 따르기 때문에 접촉 면적이 늘어나 밀착성을 올릴 수 있다.
이어서, 도 3의 (d)에 나타낸 바와 같이, 베이스부(B) 측으로부터 가열함으로써, 접착재(C)에 열에너지를 부여한다. 이 에너지량은 반경화 상태였던 접착재(C)가 경화되는 양으로 설정된다. 이 가열 처리로서는, 예를 들어 클린 오븐을 사용하여, 150℃의 온도에서 60분간 가열한다. 이 가열에 의해, 접착재(C)에서의 수지의 중합 반응이 더 진행되기 때문에, 수지가 경화된다. 이 결과, 접착재(C)가 절연재로 형성된 전자 부품(P)과 베이스부(B)의 접합층으로 된다.
(다층 배선 기판의 제조 방법)
다음으로, 상기한 전자 기판의 제조 방법을 이용하여 다층 배선 기판을 제조하는 방법에 대해서, 도 4 및 도 5를 참조하여 설명한다.
여기서는, 베이스부로서의 절연층 상에, 전자 부품으로서의 IC칩을 탑재하는 예를 사용하여 설명한다.
우선, 도 4의 (a)에 나타낸 바와 같이, 실리콘으로 이루어지는 기재(基 材)(10) 상에 칩 부품(20, 21)을 배치한다. 이 때, 상기 칩 부품(20, 21)의 이면(裏面)에는, 예를 들어 접착 테이프 등이 설치되고, 이에 따라 기재(10) 상에 고정된다. 또한, 상기 칩 부품(20, 21)을 배치하는 기재로서는, 그 외에도 유리, 석영유리, 금속판 등 각종의 것을 들 수 있다. 또한, 이들 각종의 소재 기판의 표면에 반도체막, 금속막, 절연막, 유기막 등이 하지층(下地層)으로서 형성된 것도 포함한다.
상기 칩 부품(20, 21)으로서는, 저항, 콘덴서, IC칩 등을 들 수 있고, 본 실시예에서는, 칩 부품(20)으로서 저항을 사용하고, 칩 부품(21)으로서 콘덴서를 사용했다. 또한, 칩 부품(20, 21)은 그 전극부(도전부)(20a, 21a)를 상방으로 향한 상태로 기재(10) 상에 배치되어 있다.
또한, 실제로는 전극부(20a, 21a)는 칩 부품(20, 21)의 상면(上面)과 거의 동일 면을 이루지만, 여기서는 돌기 형상으로 도시하고 있다. 또한, 액적 토출 방식 등을 이용하여 도전성 잉크를 토출함으로써 실제로 돌기를 형성할 수도 있다.
다음으로, 액적 토출 장치(1)에 의한 액적 토출 방식을 이용하여 상기 칩 부품(20, 21)의 주위에, 상기 칩 부품(20, 21)과 거의 동일한 높이로 되도록 절연성 잉크(절연 재료)를 도포하고, 상기 절연성 잉크를 경화시킴으로써 절연막을 형성한다.
이 절연성 잉크로서는, 건조 후에 SiO2, SiN, Si3N4로 되는 액상 재료, 폴리이미드 수지계, 에폭시 수지계, 폴리에스테르 수지계, 페놀 수지계, 불소 수지계, 자외선 경화 수지 등을 사용할 수 있다. 본 실시예에서는, 절연성 잉크로서, 예를 들어 폴리이미드를 용제(N-메틸-2-피롤리돈)에 희석하고, 점도가 20[m㎩·s]으로 되도록 조정한 것을 사용했다.
그리고, 절연성 잉크를 경화함으로써, 형성된 절연막(13)은, 도 4의 (b)에 나타낸 바와 같이, 칩 부품(20, 21)을 매립하는 동시에, 전극부(20a, 21a)를 돌출시킨다.
다음으로, 상기 절연막(13) 상에 전극부(20a, 21a)에 접속하는 배선을 형성한다. 본 실시예에서는, 상기 접착재(C) 및 절연막(13)과 마찬가지로, 액적 토출 장치(1)에 의한 액적 토출 방식을 이용하여 도전성 잉크를 토출함으로써 배선을 형성한다.
본 실시예에서는, 직경 10㎚ 정도의 은(銀) 미립자가 유기용제에 분산된 은 미립자 분산액의 분산매를 테트라데칸으로 치환하여 이것을 희석하고, 농도가 60wt%、점도가 8m㎩·s, 표면장력이 0.022N/m으로 되도록 조정한 것을 도전성 잉크로서 사용했다.
구체적으로는, 상기 칩 부품(20, 21)의 전극부(20a, 21a) 상에 도전성 잉크를 토출하고, 소성함으로써, 도 4의 (c)에 나타낸 바와 같이, 상기 칩 부품(20, 21)과 전기적으로 접속되는 Ag 배선(도전 배선)(15)을 형성할 수 있다.
또한, 상기 분산매로서는, 은 미립자를 분산할 수 있는 것으로, 응집을 일으키지 않는 것이면 특별히 한정되지 않는다. 예를 들어 물 이외에, 메탄올, 에탄올, 프로판올, 부탄올 등의 알코올류, n-헵탄, n-옥탄, 데칸, 도데칸, 테트라데칸, 톨루엔, 크실렌, 시멘, 듀렌, 인덴, 디펜텐, 테트라히드로나프탈렌, 데카히드로나프탈렌, 시클로헥실벤젠 등의 탄화수소계 화합물, 또한 에틸렌글리콜디메틸에테르, 에틸렌글리콜디에틸에테르, 에틸렌글리콜메틸에틸에테르, 디에틸렌글리콜디메틸에테르, 디에틸렌글리콜디에틸에테르, 디에틸렌글리콜메틸에틸에테르, 1,2-디메톡시에탄, 비스(2-메톡시에틸)에테르, p-디옥산 등의 에테르계 화합물, 또한 프로필렌카보네이트, γ-부티로락톤, N-메틸-2-피롤리돈, 디메틸포름아미드, 디메틸술폭시드, 시클로헥사논 등의 극성 화합물을 예시할 수 있다. 이들 중, 미립자의 분산성과 분산액의 안정성, 또한 액적 토출법(잉크젯법)으로의 적용의 용이성의 점에서, 물, 알코올류, 탄화수소계 화합물, 에테르계 화합물이 바람직하고, 더 바람직한 분산매로서는, 물, 탄화수소계 화합물을 들 수 있다. 또한, 분산액의 점도는 예를 들어 1m㎩·s 이상 50m㎩·s 이하인 것이 바람직하다. 잉크젯법을 이용하여 액체 재료를 액적으로서 토출할 때, 점도가 1m㎩·s보다 작은 경우에는 노즐 주위가 잉크의 유출에 의해 오염되기 쉽고, 또한 점도가 50m㎩·s보다 큰 경우에는 노즐 구멍에서의 막힘 빈도가 높아져 원활한 액적의 토출이 곤란해지기 때문이다.
또한, 표면장력을 조정하기 위해, 상기 분산액에는, 기판과의 접촉각을 크게 저하시키지 않는 범위에서, 불소계, 실리콘계, 노니온계 등의 표면장력 조절제를 미량 첨가하면 된다. 노니온계 표면장력 조절제는 액체의 기판으로의 젖음성을 향상시키고, 막의 레벨링성을 개량하여, 막의 미세한 요철의 발생 등의 방지에 도움이 되는 것이다. 상기 표면장력 조절제는 필요에 따라, 알코올, 에테르, 에스테르, 케톤 등의 유기 화합물을 포함할 수도 있다.
이상의 공정에 의해 전자 부품(20, 21)이 절연막(13)에 매설된 배선 기판(100)이 제조된다.
다음으로, 도 4의 (d)에 나타낸 바와 같이, 상기 배선 기판(100) 상에 제 1 층간 절연막(60)을 형성한다. 그리고, 상기 제 1 층간 절연막(60) 상에 스루홀(through-hole)(H1)을 통하여 배선(15) 및 칩 부품(20)에 접속되는 제 1 상층 배선(61)을 형성하는 동시에, 상술한 접착재(C)를 후술하는 IC칩(70)과 거의 동일한 크기로 도포한다. 본 실시예에서는, 접착재(C)로서는, 절연막(60)(및 후술하는 절연막(62, 64))과 동일한 재료가 도포된다.
이들 제 1 층간 절연막(60), 스루홀(H1), 제 1 상층 배선(61) 및 접착재(C)는 모두 액적 토출 방식을 이용하여 형성된다.
그리고, 접착재(C)에 대해서는, 제 1 층간 절연막(60) 상에 도포한 후에, 자외광을 조사하여 반경화 상태로 한다.
이 후, 도 5의 (a)에 나타낸 바와 같이, 외부 접속용의 단자(72)를 갖는 IC칩(전자 부품)(70)을 접착재(C) 상에 탑재하고, 가열함으로써, 접착재(C)를 경화시켜 IC칩(70)을 고정한다.
이어서, 도 5의 (b)에 나타낸 바와 같이, 상기 제 1 층간 절연막(60) 상에 IC칩(70) 및 배선(61)을 덮도록, 절연성 잉크를 액적 토출 방식으로 도포하고, 경화시킴으로써 제 2 층간 절연막(절연막)(62)을 형성한다. 또한, 이 절연성 잉크의 도포는 배선(15)에 접속되는 스루홀(H2) 및 배선(61)에 접속되는 스루홀(H3)을 둘러싸도록 형성된다.
이에 따라, 제 2 층간 절연막(62) 내에 IC칩(70)을 매립할 수 있다.
그리고, 상기 스루홀(H2, H3)을 액적 토출 방식에 의해 배선(15, 61)과 동일한 재료를 도포하여 형성하는 동시에, 상기 제 2 층간 절연막(62) 상에 상기 단자(72)에 접속하는 제 2 상층 배선(63)을 액적 토출 방식에 의해 형성한다. 이 때, 배선(63)은 IC칩(70)의 단자(72)와 스루홀(H2, H3)에 각각 접속된다.
또한, 이 제 2 상층 배선(63)은 스루홀(H3)을 통하여 제 1 상층 배선(61), 또는 스루홀(H2)을 통하여 Ag 배선(15)에 도통된다. 따라서, IC칩(70)과 제 2 상층 배선(63)은 단자(72)를 통하여 양호하게 도통된 것으로 되어 있다.
그리고, 도 5의 (c)에 나타낸 바와 같이, 상기 제 2 층간 절연막(62) 상에 제 3 층간 절연막(64)을 형성하고, 상기 제 3 층간 절연막(64) 상에 다른 칩 부품(24, 25)을 스루홀(H4, H5)을 통하여 실장한다. 이들 스루홀(H4, H5)은 상술한 스루홀(H2, H3)과 동일한 재료·순서에 의해 형성된다. 또한, 이들 제 3 층간 절연막(64), 스루홀(H4, H5)도 액적 토출 방식을 이용하여 형성된다.
또한, 칩 부품(24, 25)으로서는, 여기서는 안테나 소자 및 수정(水晶) 진동자를 각각 실장했다.
이상의 공정에 의해, 다층 배선 기판(500)을 형성할 수 있다.
이와 같이, 본 실시예에서는, 전자 부품(P)이나 IC칩(70)과 거의 동일한 크기로 접착재(C)를 도포한 후에, 이들 전자 부품(P)이나 IC칩(70)을 탑재하기 때문에, 이들 전자 부품과 베이스부(B)(다층 배선 기판(500)에서는 절연막(60)) 사이에 에어가 혼입되는 것을 방지할 수 있다. 따라서, 본 실시예에서는, 가열 시에 에어 가 팽창하여, 경화된 접착재(C)에 크랙이 생기고, 접착 강도가 저하되는 것을 회피하는 것이 가능해진다.
또한, 본 실시예에서는, 접착재(C)를 반경화 상태로 한 후에 전자 부품을 탑재하기 때문에, 전자 부품의 접착면의 평탄성이 낮은 경우에도, 밀착성을 향상시킬 수 있고, 안정적으로 전자 부품을 탑재·고정하는 것이 가능해진다.
특히, 본 실시예에서는, 광에너지의 부여에 의해 접착재(C)를 반경화 상태로 하고 있기 때문에, 반경화 처리가 용이함과 동시에, 예를 들어 마스크 등을 사용함으로써, 용이하게 자외광의 조사 범위를 규정하는 것이 가능해진다.
또한, 본 실시예에서는, 접착재(C)로서 절연막(60, 62, 64)과 동일한 재료를 사용하고 있기 때문에, 별도 접착재(C)용의 재료를 준비할 필요가 없어지고, 생산성의 향상에 기여할 수 있다. 또한, 본 실시예에서는, 배선 기판(100) 및 다층 배선 기판(500)의 제조 공정을 모두 액적 토출 방식으로 행하는 것이 가능하고, 생산성의 대폭적인 향상을 도모할 수 있다.
또한, 본 실시예에서는, 액적 토출 방식에 의해 상기 접착재를 포함하는 액적을 도포하기 때문에, 인쇄법이나 포토리소그래피법 등과 같이, 마스크나 레지스트 등을 사용하지 않고, 용이하게 접착재를 패터닝할 수 있으며, 또한 소비되는 접착재에 낭비가 생기지 않기 때문에, 비용 저감에도 기여할 수 있다.
이상, 첨부 도면을 참조하면서 본 발명에 따른 적절한 실시예에 대해서 설명했지만, 본 발명은 이러한 예에 한정되지 않는다. 상술한 예에서 나타낸 각 구성 부재의 다양한 형상이나 조합 등은 일례로서, 본 발명의 주지(主旨)로부터 일탈하 지 않는 범위에서 설계 요구 등에 의거하여 다양하게 변경 가능하다.
예를 들어 반경화 상태의 접착재(C)에 열에너지를 부여하여 경화시키는 순서로 했지만, 이것에 한정되지 않고, 베이스부(B)나 전자 부품(P)이 자외광을 투과할 경우에는, 광에너지를 부여하여 경화시키는 순서로 할 수도 있다.
또한, 상기 실시예에서는, 반경화 상태의 접착재(C)에 전자 부품을 탑재한 후에, 즉시 경화 처리를 실시하는 순서로 했지만, 예를 들어 다층 배선 기판(500)을 형성할 경우에는, 반경화 상태에서 접착재나 절연막, 도전 배선을 형성하고, 그 후, 가열 처리를 실시하여, 일괄적으로 경화시키는 순서로 할 수도 있다.
또한, 상기 실시예에서는, 접착재(C)로서, 절연막(60, 62, 64)과 동일한 재료를 사용하는 순서로 했지만, 예를 들어 전자 부품의 접착면에 전극이나 단자 등의 도전 접속부가 배치되지 않을 경우에는, 절연막 이외에도, 배선(15, 61, 63)과 동일한 도전성 재료를 사용하는 순서로 할 수도 있다.
또한, 상기 실시예에서는, IC칩(72)을 탑재할 때에 본 발명을 적용하는 순서로 했지만, 이것에 한정되지 않고, 칩 부품(20, 21)이나 칩 부품(24, 25)을 실장하기 전에 접착재를 도포·반경화시키고, 그 후에 이들 칩 부품을 실장하는 순서로 할 수도 있다.
도 1은 전자 기판의 제조에 사용하는 액적 토출 장치의 모식도.
도 2의 (a) 및 (b)는 액적 토출 장치에서의 헤드의 모식도.
도 3은 본 발명에 따른 전자 기판의 제조 방법을 나타내는 공정도.
도 4는 다층 배선 기판을 제조하는 순서를 나타내는 도면.
도 5는 다층 배선 기판을 제조하는 순서를 나타내는 도면.
도면의 주요 부분에 대한 부호의 설명
1: 액적 토출 장치 15: Ag 배선(도전 배선)
70: IC칩(전자 부품) 103: 토출 헤드부(액적 토출 헤드)
B: 베이스부 C: 접착재
P: 전자 부품

Claims (8)

  1. 전자 부품이 접착재(材)를 통하여 베이스부에 접착되어 이루어지는 전자 기판의 제조 방법으로서,
    상기 베이스부와 상대 이동하는 액적(液滴) 토출 헤드를 사용하여, 상기 접착재를 포함하는 액적을 상기 베이스부의 상기 전자 부품과 대향하는 영역에 상기 전자 부품과 거의 동일한 크기로 도포하는 도포 공정과,
    상기 베이스부에 도포된 상기 접착재 위에 상기 전자 부품을 탑재하는 탑재 공정을 갖는 것을 특징으로 하는 전자 기판의 제조 방법.
  2. 제 1 항에 있어서,
    도포한 상기 접착재를, 상기 탑재 공정의 전에 반(半)경화 상태로 하는 반경화 공정을 갖는 것을 특징으로 하는 전자 기판의 제조 방법.
  3. 제 2 항에 있어서,
    상기 반경화 공정에서는, 상기 접착재를 포함하는 액적이 경화되는 에너지량보다도 작은 에너지량을 부여하고,
    상기 탑재 공정 후에 상기 접착재를 포함하는 액적이 경화되는 에너지량을 부여하는 것을 특징으로 하는 전자 기판의 제조 방법.
  4. 제 3 항에 있어서,
    상기 접착재를 포함하는 액적에 광에너지와 열에너지 중 적어도 한쪽을 부여하는 것을 특징으로 하는 전자 기판의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 베이스부는 절연재로 형성되고,
    상기 접착재는 상기 절연재인 것을 특징으로 하는 전자 기판의 제조 방법.
  6. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 전자 부품에 전기적으로 접속되는 도전 배선을 갖고,
    상기 접착재는 상기 도전 배선을 형성하는 재료를 포함하는 것을 특징으로 하는 전자 기판의 제조 방법.
  7. 제 6 항에 있어서,
    상기 도전 배선은 절연층을 통하여 복수 적층하여 설치되는 것을 특징으로 하는 전자 기판의 제조 방법.
  8. 제 7 항에 있어서,
    상기 도전 배선 및 상기 절연층을, 상기 액적 토출 헤드를 사용하여 성막(成膜)하는 것을 특징으로 하는 전자 기판의 제조 방법.
KR1020070111894A 2006-11-07 2007-11-05 전자 기판의 제조 방법 KR20080041572A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006301234A JP2008117997A (ja) 2006-11-07 2006-11-07 電子基板の製造方法
JPJP-P-2006-00301234 2006-11-07

Publications (1)

Publication Number Publication Date
KR20080041572A true KR20080041572A (ko) 2008-05-13

Family

ID=39358445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070111894A KR20080041572A (ko) 2006-11-07 2007-11-05 전자 기판의 제조 방법

Country Status (3)

Country Link
US (1) US7793411B2 (ko)
JP (1) JP2008117997A (ko)
KR (1) KR20080041572A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160012974A (ko) * 2013-11-19 2016-02-03 세키스이가가쿠 고교가부시키가이샤 전자 부품의 제조 방법 및 전자 부품

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2421339A1 (de) * 2010-08-18 2012-02-22 Dyconex AG Verfahren zum Einbetten von elektrischen Komponenten
JP5433628B2 (ja) * 2011-05-12 2014-03-05 東芝テック株式会社 回路基板およびインクジェットヘッドの製造方法
JP2014523633A (ja) * 2011-05-27 2014-09-11 エムシー１０ インコーポレイテッド 電子的、光学的、且つ／又は機械的装置及びシステム並びにこれらの装置及びシステムを製造する方法
JP2014220372A (ja) * 2013-05-08 2014-11-20 積水化学工業株式会社 半導体装置の製造方法
US9801277B1 (en) * 2013-08-27 2017-10-24 Flextronics Ap, Llc Bellows interconnect
US20170158922A1 (en) * 2014-11-17 2017-06-08 Sekisui Chemical Co., Ltd. Inkjet photo- and heat-curable adhesive, semiconductor device manufacturing method, and electronic part
US10449729B1 (en) 2015-12-03 2019-10-22 Multek Technologies Ltd. 3D printed fiber optics
JP6811770B2 (ja) * 2016-06-08 2021-01-13 株式会社Ｆｕｊｉ 回路形成方法
DE102019202245A1 (de) * 2019-02-19 2020-08-20 Ekra Automatisierungssysteme Gmbh Druckeinrichtung und Verfahren

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0369191A (ja) 1989-08-08 1991-03-25 Nec Corp 電子部品内蔵の多層プリント基板
US5136365A (en) * 1990-09-27 1992-08-04 Motorola, Inc. Anisotropic conductive adhesive and encapsulant material
US6171468B1 (en) * 1993-05-17 2001-01-09 Electrochemicals Inc. Direct metallization process
US5637920A (en) * 1995-10-04 1997-06-10 Lsi Logic Corporation High contact density ball grid array package for flip-chips
DE69840914D1 (de) * 1997-10-14 2009-07-30 Patterning Technologies Ltd Methode zur Herstellung eines elektrischen Kondensators
US20030108664A1 (en) * 2001-10-05 2003-06-12 Kodas Toivo T. Methods and compositions for the formation of recessed electrical features on a substrate
JP2006259657A (ja) * 2004-06-11 2006-09-28 Seiko Epson Corp 電気光学装置、及びその製造方法、並びに電気光学装置を用いた電子機器
US7687326B2 (en) * 2004-12-17 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2006332094A (ja) * 2005-05-23 2006-12-07 Seiko Epson Corp 電子基板の製造方法及び半導体装置の製造方法並びに電子機器の製造方法
KR100643934B1 (ko) * 2005-09-02 2006-11-10 삼성전기주식회사 인쇄회로기판의 회로패턴 형성방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160012974A (ko) * 2013-11-19 2016-02-03 세키스이가가쿠 고교가부시키가이샤 전자 부품의 제조 방법 및 전자 부품

Also Published As

Publication number Publication date
JP2008117997A (ja) 2008-05-22
US20080104832A1 (en) 2008-05-08
US7793411B2 (en) 2010-09-14

Similar Documents

Publication Publication Date Title
KR20080041572A (ko) 전자 기판의 제조 방법
KR100788445B1 (ko) 전자 기판의 제조 방법, 반도체 장치의 제조 방법, 및 전자기기의 제조 방법
KR100723998B1 (ko) 다층 구조 형성 방법, 배선 기판의 제조 방법 및 전자기기의 제조 방법
US7972651B2 (en) Method for forming multi-layered structure, method for manufacturing wiring substrate, and method for manufacturing electronic apparatus
KR100668273B1 (ko) 다층 구조 형성 방법, 배선 기판 및 전자 기기의 제조 방법
KR100714820B1 (ko) 배선 패턴의 형성 방법, 배선 패턴 및 전자 기기
JP4207917B2 (ja) 多層構造基板の製造方法
KR100769636B1 (ko) 다층구조 형성 방법
JP4506809B2 (ja) 多層構造形成方法、配線基板および電子機器の製造方法
JP4211842B2 (ja) 電子基板の製造方法及び多層配線基板の製造方法
JP4888073B2 (ja) 電子基板の製造方法
JP2006073561A (ja) 回路基板
JP2008124106A (ja) 多層配線基板の製造方法
JP2008258376A (ja) 回路素子実装モジュールの製造方法、回路素子実装モジュールの製造装置および回路素子実装モジュール
JP2008124294A (ja) 電子基板とその製造方法
JP2005327985A (ja) 電極間接続構造、電極間接続方法、及び電子機器
JP2008130577A (ja) 電子基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application