KR101161572B1 - 양면 전극 구조의 반도체 장치 및 그 제조 방법 - Google Patents

양면 전극 구조의 반도체 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR101161572B1
KR101161572B1 KR1020087023980A KR20087023980A KR101161572B1 KR 101161572 B1 KR101161572 B1 KR 101161572B1 KR 1020087023980 A KR1020087023980 A KR 1020087023980A KR 20087023980 A KR20087023980 A KR 20087023980A KR 101161572 B1 KR101161572 B1 KR 101161572B1
Authority
KR
South Korea
Prior art keywords
wiring
substrate
package substrate
multilayer
double
Prior art date
Application number
KR1020087023980A
Other languages
English (en)
Other versions
KR20080102271A (ko
Inventor
마사미치 이시하라
푸미히코 오오카
요시히코 이노
Original Assignee
오키 엘렉트릭 인더스트리 캄파티,리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오키 엘렉트릭 인더스트리 캄파티,리미티드 filed Critical 오키 엘렉트릭 인더스트리 캄파티,리미티드
Publication of KR20080102271A publication Critical patent/KR20080102271A/ko
Application granted granted Critical
Publication of KR101161572B1 publication Critical patent/KR101161572B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H01L2924/15155—Shape the die mounting substrate comprising a recess for hosting the device the shape of the recess being other than a cuboid
    • H01L2924/15156—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 발명은 다층 배선한 다층 유기 기판에 의해 구성되는 패키지 기판에 오목부를 형성하고, 상기 오목부 내에 LSI 칩을 수납한다. 이 다층 배선과 접속한 LSI 칩을 밀봉한 수지의 상면에 배선하고, 또, 이 배선을 패키지 기판의 앞면에서 다층 배선에 접속된 단자용 배선 및 수지 상면의 외부 접속용의 앞면 범프 전극을 접속한다. 패키지 기판의 뒷면측에서 다층 배선과 접속되는 외부 접속용의 뒷면 범프 전극을 형성한다.
양면 전극 구조, 다층 유기 기판, 단자용 배선, 외부 접속용의 앞면 범프 전극, 금속 패드부

Description

양면 전극 구조의 반도체 장치 및 그 제조 방법{SEMICONDUCTOR DEVICE WITH DOUBLE-SIDED ELECTRODE STRUCTURE AND ITS MANUFACTURING METHOD}
본 발명은 휴대전화, 디지털카메라 등의 소형 전자기기나 소형 로봇, 소형 센서에 사용할 수 있는 양면 전극 구조의 반도체 장치 및 그 제조 방법에 관한 것이다.
LSI 칩의 고집적화에 따라, 패키지 사이즈의 축소화도 강하게 요구되고 있고, 여러 가지의 실장 패키지 구조가 제안되어 있다. 최근, 반도체 베어 칩에 관통 전극을 형성하여 적층하고자 하는 개발이 왕성하게 행하여지고 있다. 한편, 리얼 사이즈의 양면 전극 패키지도 앞으로 제품화될 가능성이 높다. 어느 기술에 있어서나, 종래의 양면 전극 패키지는 관통 전극 구조를 필요로 하고 있지만(특허문헌1 참조), 현재의 관통 구멍의 절연 방법은 고온으로 처리되기 때문에 반도체의 실장 프로세스에 대한 적용은 곤란하였다. 이와 같이, 반도체 기판에 대한 관통 구멍의 형성과 그 절연 방법에는 아직 과제가 남아 있어, 관통 전극을 필요로 하지 않고 배선하는 것이 요구된다.
특허문헌 2는 리드 프레임형의 양면 전극 패키지에 있어서, 리드 프레임으로 상하로 관통시키고 있지만, 하면과 상면의 전극 배치는 같아, 상하 접속의 융통성 은 없다.
특허문헌 3은 BGA 타입의 양면 전극 패키지에 있어서, 기판을 관통하는 전극을 형성하여 양면 전극 구조를 형성하고 있다. 그러나 상면의 전극 배치부는 관통부 자체이고, 상부 접속 IC와의 접속 패턴에 융통성이 없다.
특허문헌 4는 기판상에 돌기 전극을 형성하여 양면 전극 구조를 개시하였지만, 그 돌기 전극 형성 방법이나 접속 방법 등의 구체적인 개시는 전혀 없다. 또한 상면의 재배선도 개시하였지만, 이 수법은 상면 도금으로 저저항 금속막을 형성하여 리소그래피를 사용하여 패턴 형성하는 종래 수법만의 개시에 머무르고 있고, 비용적으로는 큰 과제를 가지고 있다고 할 수 있다.
특허문헌 1 : 일본 공개특허공보 2001-127243호
특허문헌 2 : 일본 공개특허공보 2003-249604호
특허문헌 3 : 일본 공개특허공보 2005-235824호
특허문헌 4 : 일본 공개특허공보 2002-158312호
발명이 해결하고자 하는 과제
본 발명은 이러한 문제점을 해결하여, 기판 상면을 임의로 재배선 가능하게 하여, 상부 IC와의 접속을 쉽게 한 양면 전극 패키지를 얇게 또한 저비용으로 제조 가능하게 하는 것을 목적으로 하고 있다.
또한, 본 발명은 1 개의 기판에 복수칩을 간단히 내장될 수 있을 뿐만 아니라, 임의의 수만큼 기판 상부 및 하부의 임의의 개소에 배선을 추출하고, 상부 접속 IC와의 접속 패턴에 융통성을 갖게 하는 것을 목적으로 하고 있다.
과제를 해결하기 위한 수단
본 발명의 양면 전극 구조의 반도체 장치는 다층 배선한 다층 유기 기판에 의해 구성되는 패키지 기판에 오목부를 형성하고, 상기 오목부 내에 LSI 칩을 수납한다. 패키지 기판의 오목부 내에 장착하여 다층 배선과 접속한 LSI 칩의 주위 및 상면에, 패키지 기판의 최상면과 같은 높이까지 수지를 주입하여 밀봉한다. 이 밀봉한 수지의 상면에 배선하고, 또한, 이 배선을, 패키지 기판의 앞면에서 다층 배선에 접속된 단자용 배선, 및 수지 상면의 외부 접속용의 앞면 범프 전극과 접속한다. 패키지 기판의 뒷면측에서, 다층 배선과 접속되는 외부 접속용의 뒷면 범프 전극을 형성한다.
패키지 기판의 오목부에는 단차부를 형성하고, 이 단차부에 상기 다층 배선에 접속되는 단자용 배선을 형성하고, 상기 단자용 배선을 본딩 와이어 접속 전극으로 하여, LSI 칩의 상면에 형성되어 있는 전극과 접속한다. 패키지 기판의 오목부 저부의 최상층에, 다층 배선에 접속되는 금속 패드부를 형성하고, 이 금속 패드부를 하향 배치한 LSI 칩의 상면 전극과 플립 칩 접속한다. 수지의 밀봉은 패키지 기판의 오목부 내에 장착한 LSI 칩의 주위 및 상면에, 상기 수지 밀봉면과 패키지 상면이 동일 평면이 되도록, 패키지 기판의 최상면과 같은 높이까지 수지를 주입함으로써 행하여진다. 수지 상면의 배선은 금속 입자를 사용한 잉크젯 방식 또는 스크린 인쇄에 의해 행하여진다. 금속 입자로서, 구리 입자를 사용할 수 있고, 이 경우, 원자형 수소를 사용한 환원이 실시된다.
또한, 본 발명의 양면 전극 구조의 반도체 장치의 제조 방법은 다층 유기 기판에 다층 배선하는 동시에, 상기 기판의 앞면 및 뒷면으로부터 상기 다층 배선에 각각 단자용 배선을 접속함으로써 구성되는 패키지 기판에 오목부를 형성하고, 상기 오목부 내에 LSI 칩을 수납한다. 패키지 기판의 오목부 내에 장착하여 다층 배선과 접속한 LSI 칩의 주위 및 상면에, 패키지 기판의 최상면과 같은 높이까지 수지를 주입하여 밀봉한다. 패키지 기판의 앞면의 단자용 배선과 접속하는 배선을, 수지의 상면에 형성하고, 또한, 이 배선의 선단에, 외부 접속용의 앞면 범프 전극을 형성한다. 패키지 기판의 뒷면의 단자용 배선과 접속되는 외부 접속용의 뒷면 범프 전극을 형성한다.
발명의 효과
본 발명에 의하면, 측면 배선도 아니고 내부 접속도 아닌, 패키지 기판을 고안하여 용이하게 고밀도의 양면 전극 패키지를 얇고 또한 저비용으로 제조할 수 있다.
또한, 본 발명에 의하면, 1개의 기판에 복수칩을 간단히 내장할 수 있을 뿐만 아니라, 임의의 수만큼 기판 상부 및 하부의 임의의 개소에 배선을 추출하고, 기판 상면을 임의로 재배선 가능하게 하여, 상부 접속 IC와의 접속 패턴에 융통성을 갖게 할 수 있다.
도 1은 본 발명의 양면 전극 구조의 반도체 장치(유기 기판형 양면 전극 패키지)를 도시하는 도면.
도 2는 패키지 기판의 단면도(a) 및 사시도(b).
도 3은 패키지 기판의 제조의 일례를 설명하는 도면.
도 4는 LSI 칩을 접착하는 칩 다이 본드를 설명하는 도면.
도 5는 다층 유기 기판과 LSI 칩의 와이어 본드를 설명하는 도면.
도 6은 캐비티부를 수지로 밀봉한 상태의 단면도(a) 및 사시도(b).
도 7은 몰드 앞면에서의 재배선을 설명하는 도면.
도 8은 범프 전극의 접속을 설명하는 도면.
도 9는 도 1b와는 다른 배선 패턴을 도시하는 평면도.
도 10은 구리 배선 세정 장치로서 사용한 처리 장치의 단면의 개략도.
이하, 도시에 근거하여 본 발명을 설명한다. 도 1은 본 발명의 양면 전극 구조의 반도체 장치(유기 기판형 양면 전극 패키지)를 도시하는 도면으로, 도 1a는 패키지 기판 내에 LSI 칩을 수용하여 와이어 본드한 후의 상태를 도시하는 위쪽에서 본 사시도이고, 도 1b는 수지 밀봉 후 재배선하고, 또, 외부 접속용 범프를 형성하여 완성시킨 상태로 도시하는 위쪽에서 본 사시도이다.
다층 배선한 다층 유기 기판에 의해 구성되는 패키지 기판은 도 1a에 도시하는 바와 같이, 부분적으로 LSI 칩을 수납하기 위한 오목부, 및 오목부 주위에 단차부를 형성하고 있다. 다층 유기 기판의 배선층은 뒷면측 및 앞면측에 덧붙여, 오목부 저면 및 단차부와 각각 동일면에 구비하고 있다. 도면 중, 앞면측의 배선층을, 단자용 배선으로 표시하고 있다. 마찬가지로, 단자용 배선은 다층 유기 기판 의 뒷면측, 오목부 저면(플립 칩 접속용), 및 단차부(와이어 본드용)에도 형성되어 있다. 다층 유기 기판의 배선층에 접속되어 있는 단차부 상면의 금속 패드부(단자용 배선)는 본딩 와이어 접속 전극으로서, LSI 칩의 상면에 형성되어 있는 전극과 Au 와이어에 의해 접속된다. 또는 LSI 칩은 그 하향 배치한 상면 전극을, 오목부 저부의 최상층의 금속 패드부(단자용 배선)와 플립 칩 접속하여도 좋다. 또, 와이어 본드 접속의 경우, 오목부 저부의 배선층은 반드시 필요로 하지 않지만, 다이 본드부에 배선이 있어도, 그 위에 절연층을 도포하거나, 또는 절연성의 다이 본드재를 사용함으로써, 다이 본드에 지장은 없다.
도 1b에 도시하는 바와 같이, 와이어 본드 후, 외계로부터의 응력, 오염으로부터 지키기 위해서, 에폭시수지에 의해 밀봉된다. 이 수지 밀봉은 다층 유기 기판의 오목부 내에 장착한 LSI 칩의 주위 및 상면(캐비티부)에, 상기 수지 밀봉면과 패키지 상면이 플랫(동일 평면)이 되도록, 패키지 기판의 최상면과 같은 높이에까지 수지를 주입함으로써 행하여진다. 그 후, 몰드 앞면에서, 패키지 기판의 최상면에 형성되어 있는 단자용 배선에까지 접속하는 배선이 행하여진다(재배선). 패키지 기판 상면으로부터 연장되는 이 배선은 금속 나노입자(특히 구리 나노입자)를 사용한 잉크젯 방식 또는 스크린 인쇄에 의해, 수지면까지 연장된다. 이 수지면까지 연장한 배선의 선단에 외부 접속용 단자로서의 범프 전극(접속 돌기)을 형성한다. 이 범프 전극은 앞면뿐만 아니라, 뒷면에도 형성한다. 또, 도 1b에 도시하는 바와 같이, 범프 전극 배치를 등간격으로 할 목적으로, 재배선을 수지면까지 연장하지 않고, 패키지 기판 내에서 연장하고, 그 연장단에 범프 전극을 형성할 수도 있다. 또, 상하 접속 강도 유지를 위해서, 어디에도 접속되지 않는 여분의 범프 전극을 형성할 수도 있다.
다음에, 상술한 양면 전극 구조의 반도체 장치(유기 기판형 양면 전극 패키지)의 제조 공정의 상세한 것을, 도 2 내지 도 8을 참조하여 더욱 설명한다. 우선, 본 발명의 반도체 장치에 사용되는 패키지 기판에 관해서 설명한다. 도 2는 패키지 기판의 단면도(a) 및 사시도(b)이다. 패키지 기판은 다층 배선한 다층 유기 기판에 의해 구성되고, 부분적으로 LSI 칩을 수납하기 위한 오목부와, 이 오목부 주위의 단차부를 형성하고 있다. 다층 유기 기판은 순수한 금속(구리) 도체로 회로가 형성되어 있기 때문에 전기 저항이 작고, 또한 유기 수지로 절연층이 형성되어 있기 때문에 유전율이 작고, 또한 경량화가 우수하다는 등의 특징을 갖고 있다. 다층 유기 기판의 배선층(단자용 배선을 포함함)은 뒷면측 및 앞면측에 덧붙여, 오목부 저면 및 단차부와 각각 동일면에 구비하고 있다. 도 2b의 단자용 배선은 앞면측 배선층을 도시하고 있다. LSI 칩과 배선 접속하기 위한 단자용 배선을 형성한 단차부는 직사각형 오목부의 내주 4변의 모두에 구비하는 것으로 도시하고 있지만, 반드시 4변 모두에 형성할 필요는 없다. 또, 도시하는 유기 기판형 양면 전극 패키지에 있어서, 반도체 칩을 수용하는 오목부 형성측을 앞면, 그 반대측을 뒷면이라고 부르고 있다.
다층 유기 기판은 복수층으로 이루어지는 기판의 각 층에, 각각 배선 패턴을 형성하고, 필요에 따라서 각 층의 배선 패턴을 접속하기 위한 비아 홀을 형성한 것이다. 이 비아 홀의 내부에는 도체층이 형성되고, 이 도체층이 하면측에 형성된 끝면 전극부인 랜드(land)와 접속되어 있다. 또, 이 랜드에는 땝납 재료를 부착시켜, 외부 접속용 범프 전극을 형성한다.
다음에, 상술한 패키지 기판의 제조의 일례를, 도 3을 참조하여 설명한다. 우선, 도 3(a)에 있어서, 유리에폭시에 의해 형성한 유기 수지 절연층(기판)의 상하 양면에, 금속 도체를 형성하는 구리 포일이 성막된다. 이 구리 포일은 예를 들면, 화학 도금법으로 형성할 수 있다.
도 3(b)에 있어서, 레이저를 사용하여 선택적으로 구멍(비아 홀) 천공 가공을 하여, 절연층의 3차원 접속을 해야 하는 부분, 즉 후의 공정(d)에서 형성되는 상하 양면의 배선 패턴을 서로 접속하는 비아부를 형성한다.
도 3(c)에 있어서, 비아 홀 내의 잔사 제거(디스미어(desmear))를 한 후, 비아 홀 내를 구리 도금에 의해 충전한다.
도 3(d)에 있어서, 상하 양면의 구리 포일에 대하여, 배선 패턴을 형성한다. 이것은 예를 들면, 절연층 상의 구리 포일에 대하여, 포토레지스트를 도포하여 마스크 노광으로 패턴을 전사하여, 현상, 에칭, 레지스트 제거 등의 공정을 거쳐서 형성된다.
도 3(e)에 있어서, 상하 각각에, 유기 수지 절연층(유리 에폭시)을 라미네이트(층형 가공)하고, 또, 각각의 위에 구리 포일을 형성한다.
도 3(f)에 있어서, 새롭게 형성한 유기 수지 절연층(유리에폭시)의 2층에 대하여, 또 비아부가 되는 구멍(비아 홀) 천공을 레이저를 사용하여 행한다.
도 3(g)에 있어서, 비아 홀 내의 잔사 제거(디스미어)를 한 후, 비아 홀 내 를 구리 도금에 의해 충전한다. 그리고, 상하 2층의 구리 포일에 대하여, 배선 패턴을 형성하여, 4층(배선층) 기판을 완성한다.
다음에, 도 4에 도시하는 바와 같이, LSI 칩을 접착한다(칩 다이 본드). LSI 칩은 다층 유기 기판에 형성된 오목부 저면에 절연성의 다이 본드재에 의해 접착된다. 1개의 LSI 칩을 도시하였지만, 도 9(b)를 참조하여 후술하는 바와 같이, 복수의 칩을 내장하는 것도 가능하다.
다음에, 도 5에 도시하는 바와 같이, 다층 유기 기판과 LSI 칩을 와이어 본드한다. 다층 유기 기판의 오목부 측벽부의 단차부 상면에 금속 패드부(단자용 배선)가 형성되어 있고, 이 금속 패드부는 다층 배선층에 접속되어 있다. 이 본딩 와이어 접속 전극이 되는 금속 패드부와, LSI 칩의 상면에 형성되어 있는 전극이 Au 와이어에 의해 접속된다. 이 와이어 본드 후의 상태는 또한, 도 1(a)를 참조하여 상술한 것에 상당한다.
또는, 이방성 도전성 수지 접착 등에 의해, 오목부 저부의 최상층의 금속 패드부와, 플립 칩 접속할 수도 있다. 플립 칩 접속의 경우는 칩 다이 본드와 전극 접속이 동시에 형성된다. 플립 칩 접속의 경우는 LSI 형성면을 하향으로 하여 접속함으로써, 하향 LSI 칩의 상면 전극은 다층 유기 기판의 오목부 저부의 최상층의 금속 패드부를 포함하는 배선 패턴을 통해서 접속된다. 또, 플립 칩 접속의 경우, 패키지 기판의 단차부, 및 이 단차부에 형성하는 배선층은 반드시 필요하지는 않다.
도 6은 캐비티부를 수지로 밀봉한 상태의 단면도(a) 및 사시도(b)이다. 와 이어 본드 후, 외계로부터의 응력, 오염으로부터 지키기 위해서, 에폭시수지에 의해 밀봉된다. 이 수지 밀봉은 다층 유기 기판의 오목부 내에 장착한 LSI 칩의 주위 및 상면(캐비티부)에, 상기 수지 밀봉면과 패키지 상면이 플랫(동일 평면)이 되도록, 패키지 기판의 최상면과 같은 높이에까지 수지를 주입(몰드)함으로써 행하여진다.
다음에, 도 7에 도시하는 바와 같이, 수지를 주입한 몰드 앞면에서, 패키지 기판의 최상면에 형성되어 있는 금속 패드부(단자용 배선)에까지 접속하는 배선이 행하여진다(재배선). 패키지 상면으로부터 연장되는 이 배선은 금속 나노입자(특히 구리 나노입자)를 사용한 잉크젯 방식 또는 스크린 인쇄에 의해, 수지면까지 연장된다. 유기 용매 중에 함유시킨 나노구리 금속 입자를, 프린터에서 실용되고 있는 잉크젯법으로 원하는 패턴을 그린 후, 유기 용제를 증발시키는 열처리를 한다. 또는 스크린 인쇄법의 경우는 유기 용매 중에 나노구리 금속 입자를 함유시킨 나노페이스트를, 기판상에 스크린 인쇄법으로 도포한 후, 가열 소성함으로써, 회로 배선을 형성한다. 상면의 배선을 구리 나노입자로 실시한 경우는 원자형 수소를 사용한 환원을 실시하여, 구리 배선의 유기 용매에 의한 오염이나 산화물을 제거하지만, 이 상세한 것은 후술한다.
도 8은 범프 전극을 접속한 상태로 도시하는 도면이다. 상술한 수지면까지 연장한 배선의 선단에 외부 접속용 단자로서의 범프 전극(접속 돌기)을 형성한다. 이 범프 전극은 앞면뿐만 아니라, 뒷면에도 형성한다. 앞면의 범프 전극의 형성은 재배선 후에 솔더 레지스트를 도포(절연막 형성)하고, 그 후, 범프부를 개구하고, 그 위치에 형성할 수도 있다. 이상의 공정에 의해서, 유기 기판형 양면 전극 패키지로서의 제조는 완성된다.
도 9(a), 9(b)는 각각, 도 1(b)와는 다른 배선 패턴을 도시하는 평면도이다. 도 9(a)는 1 개의 패키지 기판 내에 1개의 LSI 칩을 수용한 예를 도시하고, 또한, 도 9(b)는 1 개의 패키지 기판 내에 2개의 LSI 칩을 수용한 예를 도시하고 있다.
이상, 1 개뿐인 양면 전극 패키지의 제조를 도시하여 설명하였지만, 실제로는 다수개가 종횡으로 접속된 상태로 제조되어, 도 8에 도시하는 바와 같이 표리 범프 전극 형성 공정 후에, 양면 전극 패키지는 개편화(個片化)하기 위해서 절단된다.
상술한 바와 같이, 상면의 배선이 구리 나노입자로 실시한 경우는 원자형 수소를 사용한 환원을 실시하여, 구리 배선의 유기 용매에 의한 오염이나 산화물을 실온 이상 200℃ 이하의 저온에서 제거하지만, 이하, 이것에 관해서, 설명한다.
(1) 잉크젯법으로 구리 배선을 형성한다.
유기 용매 중에 나노구리 금속 입자가 함유되어 있고, 이것을 프린터에서 실용되고 있는 잉크젯법으로 원하는 패턴을 그린다. 그 후, 유기 용제를 증발시킨 열처리가 행하여진다.
본 발명은 이와 같이 형성된 구리 배선에 대하여, 유기 용매에 의한 오염이나 산화물을 제거한다. 유기 용제를 증발시키는 열처리를 한 경우, 구리의 표면 산화에 의해서 산화구리가 형성되어 버리지만, 이것도 후의 원자형 수소 처리에 의해서 제거할 수 있다. 또는 본 발명은 유기 용제를 증발시키는 열처리를 하지 않 는 경우에도 적용할 수 있다. 열처리를 하지 않는 경우는 유기 용제를 함유한 상태가 되지만, 후에 행하는 원자형 수소 처리에 의해서 유기 용매의 제거도 가능해진다.
(2) 다음에, 구리 배선 세정 장치 중에서 원자형 수소 또는 암모니아 분해종으로 구리산화물 및 유기 용매 오염물을 제거한다.
도 10은 구리 배선 세정 장치로서 사용한 처리 장치의 단면의 개략도이다. 반응실의 상면의 가스 유입구로부터는 원자형 수소 또는 암모니아 분해종의 원료로서, 수소, 암모니아, 하이드라진 등의 수소를 포함한 원료를, 클리닝 가스 공급 기구를 통해서 보내준다.
반응실 밖의 직하(直下)부에는 히터 등의 기판 가열 기구를 설치하고, 이 가열 기구 직상(直上)의 반응실 내의 시료 스테이지 위에, 시료(기판)가 피착면을 위로 향하여 설치된다. 가스 유입구로부터의 가스를 확산시키는 샤워 헤드와, 시료의 중간에, 예를 들면 텅스텐선으로 이루어지는 촉매체를 설치하고, 상기 촉매체를 촉매체 가열 기구에 의해 고온으로 가열하여 유입한 가스를 분해한다. 이것에 의해서, 원자형 수소 또는 암모니아 분해종이, 가열 촉매에 의한 접촉 분해 반응에 의해 생성된다. 구리 배선의 산화물은 원자형 수소의 환원에 의해 제거되고, 유기오염물은 원자형 수소와 탄소의 반응에 의해 탄화수소가 형성되는 것으로 제거할 수 있다.
원자형 수소 또는 암모니아 분해종의 원료인 상술한 수소를 포함하는 화합물로서, 질소도 포함하는 화합물, 예를 들면, 암모니아, 하이드라진을 사용할 수 있 다. 이 경우, 상기 화합물 기체를 가열된 촉매체에 접촉시킴으로써 원자형 수소와 동시에 원자형 질소가 발생하여, 원자형 수소에 의한 금속 표면 산화막의 환원, 및 또는 유기물의 제거와 함께, 원자형 질소에 의해 금속 표면의 질화 처리를 할 수 있다.
촉매체 재료로서는 상술한 텅스텐 이외에도, 탄탈, 몰리브덴, 바나듐, 레늄, 백금, 토륨, 지르코늄, 이트륨, 하프늄, 팔라듐, 이리듐, 루테늄, 철, 니켈, 크롬, 알루미늄, 실리콘, 탄소 중 어느 하나의 재료, 이들 재료의 단체(單體)의 산화물, 이들 재료의 단체의 질화물, 이들 재료(탄소를 제외함)의 단체의 탄화물, 이 재료로부터 선택된 2종류 이상으로 이루어지는 혼합 결정 또는 화합물의 산화물, 이 재료로부터 선택된 2종류 이상으로 이루어지는 혼합 결정 또는 화합물의 질화물, 또는 이 재료(탄소를 제외함)로부터 선택된 2종류 이상으로 이루어지는 혼합 결정 또는 화합물의 탄화물 중 어느 1개를 사용할 수 있다. 또한, 촉매체의 온도는 예를 들면, 텅스텐 촉매체의 경우는 1000℃에서 2200℃의 온도범위가 적당하다.
또, 도 10 중의 원료 공급 기구는 필요에 따라서, 예를 들면, SiN계 막을 퇴적하기 위해서 사용되는 헥사메틸디실라잔이나 실란 등을 공급하기 위한 것이다. 또한, 진공계는 반응 잔여 가스를 배출하기 위한 것이다.
이러한 구리 배선 세정 장치를 사용하여, 시료(기판)로서, 나노구리 금속 입자를 사용한 패터닝 배선을 형성한 웨이퍼(복수개의 패키지를 종횡으로 접속한 상태), 또는 개편화한 패키지 기판을, 시료 스테이지에 설치한다. 그리고, 나노구리 금속 입자를 사용한 배선에 의한 오염을 제거하기 위해서, 수소 가스를 유량 30sccm에서 10분간 유입하고, 이 처리에 의해, 오염의 제거를 한다.

Claims (10)

  1. 다층 배선한 다층 유기 기판에 의해 패키지 기판을 구성하고,
    상기 다층 유기 기판은 다층으로 적층한 복수의 유기 기판과, 상기 적층한 유기 기판의 양측 및 각각의 사이에 구비한 배선층과, 각 유기 기판을 관통하여 각각의 양면의 배선층을 서로 접속하는 비어부로 구성하고,
    상기 다층 배선한 다층 유기 기판에 의해 구성되는 패키지 기판에 오목부를 형성하고, 상기 오목부 내에 LSI 칩을 수납하고,
    상기 패키지 기판의 오목부에 형성한 단차부의 배선층, 또는 상기 패키지 기판의 오목부 저부의 배선층에 상기 LSI 칩의 전극을 접속하고,
    상기 패키지 기판의 오목부 내에 장착하여 상기 다층 배선과 접속한 LSI 칩의 주위 및 상면에, 상기 패키지 기판의 최상면과 같은 높이에까지 수지를 주입하여 밀봉하고,
    상기 밀봉한 수지의 상면에 배선하고, 또한, 상기 배선을, 상기 패키지 기판의 앞면에서 상기 다층 배선에 접속된 단자용 배선, 및 상기 수지 상면의 외부 접속용의 앞면 범프 전극과 접속하고,
    상기 패키지 기판의 뒷면측에서, 상기 다층 배선과 접속되는 외부 접속용의 뒷면 범프 전극을 형성한 것으로 이루어지는, 양면 전극 구조의 반도체 장치.
  2. 제 1 항에 있어서,
    상기 패키지 기판의 오목부에는 단차부를 형성하고, 상기 단차부에 상기 다층 배선에 접속되는 단자용 배선을 형성하고, 상기 단자용 배선을 본딩 와이어 접속 전극으로서, LSI 칩의 상면에 형성되어 있는 전극과 접속한, 양면 전극 구조의 반도체 장치.
  3. 제 1 항에 있어서,
    상기 패키지 기판의 오목부 저부의 최상층에, 상기 다층 배선에 접속되는 금속 패드부를 형성하고, 상기 금속 패드부를 하향 배치한 LSI 칩의 상면 전극과 플립 칩 접속한, 양면 전극 구조의 반도체 장치.
  4. 제 1 항에 있어서,
    상기 수지 상면의 배선은 유기 용매 중에 함유시킨 금속 입자를 사용한 잉크젯 방식 또는 스크린 인쇄에 의해 행하여지는, 양면 전극 구조의 반도체 장치.
  5. 제 4 항에 있어서,
    상기 금속 입자는 구리 입자이고, 또한, 원자형 수소를 사용한 환원이 실시되는, 양면 전극 구조의 반도체 장치.
  6. 다층 유기 기판에 다층 배선하는 동시에, 상기 기판의 앞면 및 뒷면에서 상기 다층 배선에 각각 단자용 배선을 접속함으로써 구성되는 패키지 기판에 오목부를 형성하고, 상기 오목부 내에 LSI 칩을 수납하는 단계,
    상기 다층 유기 기판의 다층 배선이 다층으로 적층한 적층 유기 기판의 양측 및 각각의 유기 기판간에 구비한 배선층을, 각 유기 기판을 관통하여 형성한 비어부에 의해 서로 접속함으로써 구성하는 단계,
    상기 패키지 기판의 오목부에 형성한 단차부의 배선층, 또는 상기 패키지 기판의 오목부 저부의 배선층에 상기 LSI 칩의 전극을 접속하는 단계,
    상기 패키지 기판의 오목부 내에 장착하여 상기 다층 배선과 접속한 LSI 칩의 주위 및 상면에, 패키지 기판의 최상면과 같은 높이에까지 수지를 주입하여 밀봉하는 단계,
    상기 패키지 기판의 앞면의 단자용 배선과 접속하는 배선을 상기 수지의 상면에 형성하고, 또한, 상기 배선의 선단에, 외부 접속용의 앞면 범프 전극을 형성하는 단계,
    상기 패키지 기판의 뒷면의 상기 단자용 배선과 접속되는 외부 접속용의 뒷면 범프 전극을 형성하는 단계를 포함하는, 양면 전극 구조의 반도체 장치의 제조 방법.
  7. 제 6 항에 있어서,
    상기 패키지 기판의 오목부에는 단차부를 형성하고, 상기 단차부에 상기 다층 배선에 접속되는 단자용 배선을 형성하고, 상기 단자용 배선을 본딩 와이어 접속 전극으로서, LSI 칩의 상면에 형성되어 있는 전극과 접속한, 양면 전극 구조의 반도체 장치의 제조 방법.
  8. 제 6 항에 있어서,
    상기 패키지 기판의 오목부 저부의 최상층에, 상기 다층 배선에 접속되는 금속 패드부를 형성하고, 상기 금속 패드부를 하향 배치한 LSI 칩의 상면 전극과 플립 칩 접속한, 양면 전극 구조의 반도체 장치의 제조 방법.
  9. 제 6 항에 있어서,
    상기 수지 상면의 배선은 유기 용매 중에 함유시킨 금속 입자를 사용한 잉크젯 방식 또는 스크린 인쇄에 의해 행하여지는, 양면 전극 구조의 반도체 장치의 제조 방법.
  10. 제 9 항에 있어서,
    상기 금속 입자는 구리 입자이고, 또한, 원자형 수소를 사용한 환원이 실시되는, 양면 전극 구조의 반도체 장치의 제조 방법.
KR1020087023980A 2006-04-25 2007-04-09 양면 전극 구조의 반도체 장치 및 그 제조 방법 KR101161572B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2006-00120127 2006-04-25
JP2006120127A JP3942190B1 (ja) 2006-04-25 2006-04-25 両面電極構造の半導体装置及びその製造方法
PCT/JP2007/057812 WO2007125744A1 (ja) 2006-04-25 2007-04-09 両面電極構造の半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
KR20080102271A KR20080102271A (ko) 2008-11-24
KR101161572B1 true KR101161572B1 (ko) 2012-07-04

Family

ID=38305986

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023980A KR101161572B1 (ko) 2006-04-25 2007-04-09 양면 전극 구조의 반도체 장치 및 그 제조 방법

Country Status (5)

Country Link
US (2) US7884466B2 (ko)
JP (1) JP3942190B1 (ko)
KR (1) KR101161572B1 (ko)
CN (1) CN101432870B (ko)
WO (1) WO2007125744A1 (ko)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5215587B2 (ja) 2007-04-27 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置
JP5280014B2 (ja) 2007-04-27 2013-09-04 ラピスセミコンダクタ株式会社 半導体装置及びその製造方法
US7894199B1 (en) * 2008-02-20 2011-02-22 Altera Corporation Hybrid package
US7989950B2 (en) * 2008-08-14 2011-08-02 Stats Chippac Ltd. Integrated circuit packaging system having a cavity
US8823160B2 (en) * 2008-08-22 2014-09-02 Stats Chippac Ltd. Integrated circuit package system having cavity
KR101040311B1 (ko) * 2008-12-24 2011-06-10 에스티에스반도체통신 주식회사 반도체 패키지 및 그 형성 방법
US9406561B2 (en) * 2009-04-20 2016-08-02 International Business Machines Corporation Three dimensional integrated circuit integration using dielectric bonding first and through via formation last
US8400782B2 (en) 2009-07-24 2013-03-19 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
EP2309535A1 (en) * 2009-10-09 2011-04-13 Telefonaktiebolaget L M Ericsson (Publ) Chip package with a chip embedded in a wiring body
US8421210B2 (en) 2010-05-24 2013-04-16 Stats Chippac Ltd. Integrated circuit packaging system with dual side connection and method of manufacture thereof
JP5622494B2 (ja) * 2010-09-09 2014-11-12 スタンレー電気株式会社 発光装置およびその製造方法
JP2012248583A (ja) * 2011-05-25 2012-12-13 Jjtech Co Ltd 半導体装置の製造方法及び半導体装置、並びに中間板の製造方法
US20130044448A1 (en) * 2011-08-18 2013-02-21 Biotronik Se & Co. Kg Method for Mounting a Component to an Electric Circuit Board, Electric Circuit Board and Electric Circuit Board Arrangement
KR101918609B1 (ko) 2012-01-11 2018-11-14 삼성전자 주식회사 집적회로 소자
TWI451826B (zh) * 2012-05-28 2014-09-01 Zhen Ding Technology Co Ltd 多層電路板及其製作方法
US8563403B1 (en) 2012-06-27 2013-10-22 International Business Machines Corporation Three dimensional integrated circuit integration using alignment via/dielectric bonding first and through via formation last
US9406533B2 (en) 2013-06-27 2016-08-02 STATS ChipPAC Pte. Ltd. Methods of forming conductive and insulating layers
KR101607981B1 (ko) * 2013-11-04 2016-03-31 앰코 테크놀로지 코리아 주식회사 반도체 패키지용 인터포저 및 이의 제조 방법, 제조된 인터포저를 이용한 반도체 패키지
JP6813314B2 (ja) * 2016-09-15 2021-01-13 ローム株式会社 半導体装置およびその製造方法
CN118248811A (zh) * 2017-03-21 2024-06-25 Lg 伊诺特有限公司 半导体元件封装和自动聚焦装置
KR102334644B1 (ko) * 2017-03-21 2021-12-06 엘지이노텍 주식회사 반도체 소자 패키지 및 자동 초점 장치
DE112017008327T5 (de) 2017-12-29 2020-10-08 Intel Corporation Mikroelektronische anordnungen
US11342320B2 (en) 2017-12-29 2022-05-24 Intel Corporation Microelectronic assemblies
WO2019132963A1 (en) 2017-12-29 2019-07-04 Intel Corporation Quantum computing assemblies
CN111133575A (zh) 2017-12-29 2020-05-08 英特尔公司 具有通信网络的微电子组件
US11335663B2 (en) * 2017-12-29 2022-05-17 Intel Corporation Microelectronic assemblies
US11469206B2 (en) 2018-06-14 2022-10-11 Intel Corporation Microelectronic assemblies
US11772178B2 (en) 2019-01-08 2023-10-03 American Battery Solutions, Inc. Multi-layer contact plate and method thereof
US11222834B2 (en) 2019-03-22 2022-01-11 Analog Devices International Unlimited Company Package with electrical pathway
EP3799539B1 (de) * 2019-09-27 2022-03-16 Siemens Aktiengesellschaft Schaltungsträger, package und verfahren zu ihrer herstellung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150118A (ja) * 1996-11-15 1998-06-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法

Family Cites Families (80)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150068A (en) * 1975-06-19 1976-12-23 Citizen Watch Co Ltd Electronic circuit block
US5861670A (en) * 1979-10-04 1999-01-19 Fujitsu Limited Semiconductor device package
US4513355A (en) * 1983-06-15 1985-04-23 Motorola, Inc. Metallization and bonding means and method for VLSI packages
US5237204A (en) * 1984-05-25 1993-08-17 Compagnie D'informatique Militaire Spatiale Et Aeronautique Electric potential distribution device and an electronic component case incorporating such a device
US4729061A (en) * 1985-04-29 1988-03-01 Advanced Micro Devices, Inc. Chip on board package for integrated circuit devices using printed circuit boards and means for conveying the heat to the opposite side of the package from the chip mounting side to permit the heat to dissipate therefrom
JPS6361150A (ja) 1986-09-01 1988-03-17 Ricoh Co Ltd 光情報記録媒体の欠陥検査方法
JPS6361150U (ko) * 1986-10-13 1988-04-22
US5306670A (en) * 1993-02-09 1994-04-26 Texas Instruments Incorporated Multi-chip integrated circuit module and method for fabrication thereof
US5583378A (en) * 1994-05-16 1996-12-10 Amkor Electronics, Inc. Ball grid array integrated circuit package with thermal conductor
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5907187A (en) * 1994-07-18 1999-05-25 Kabushiki Kaisha Toshiba Electronic component and electronic component connecting structure
JP2636777B2 (ja) * 1995-02-14 1997-07-30 日本電気株式会社 マイクロプロセッサ用半導体モジュール
EP0774888B1 (en) * 1995-11-16 2003-03-19 Matsushita Electric Industrial Co., Ltd Printed wiring board and assembly of the same
KR0179921B1 (ko) * 1996-05-17 1999-03-20 문정환 적측형 반도체 패키지
US5689091A (en) * 1996-09-19 1997-11-18 Vlsi Technology, Inc. Multi-layer substrate structure
US5909058A (en) * 1996-09-25 1999-06-01 Kabushiki Kaisha Toshiba Semiconductor package and semiconductor mounting part
US5847935A (en) * 1996-12-16 1998-12-08 Sarnoff Corporation Electronic circuit chip package
JP3447908B2 (ja) * 1997-02-13 2003-09-16 富士通株式会社 ボールグリッドアレイパッケージ
JP3604248B2 (ja) * 1997-02-25 2004-12-22 沖電気工業株式会社 半導体装置の製造方法
US6020637A (en) * 1997-05-07 2000-02-01 Signetics Kp Co., Ltd. Ball grid array semiconductor package
US6107683A (en) * 1997-06-20 2000-08-22 Substrate Technologies Incorporated Sequentially built integrated circuit package
JP3147053B2 (ja) * 1997-10-27 2001-03-19 日本電気株式会社 樹脂封止型ボールグリッドアレイｉｃパッケージ及びその製造方法
JPH11168150A (ja) * 1997-12-04 1999-06-22 Mitsubishi Electric Corp 半導体集積回路装置
KR100302593B1 (ko) * 1998-10-24 2001-09-22 김영환 반도체패키지및그제조방법
JP3659167B2 (ja) * 1999-04-16 2005-06-15 松下電器産業株式会社 モジュール部品とその製造方法
EP1744606A3 (en) * 1999-09-02 2007-04-11 Ibiden Co., Ltd. Printed circuit board and method for producing the printed circuit board
JP2001127243A (ja) 1999-10-26 2001-05-11 Sharp Corp 積層半導体装置
JP2001144218A (ja) * 1999-11-17 2001-05-25 Sony Corp 半導体装置及び半導体装置の製造方法
US6154366A (en) * 1999-11-23 2000-11-28 Intel Corporation Structures and processes for fabricating moisture resistant chip-on-flex packages
EP1170983B1 (en) * 1999-12-15 2009-11-18 Panasonic Corporation Circuit forming board and method of manufacturing circuit forming board
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
JP2001230515A (ja) 2000-02-15 2001-08-24 Matsushita Electric Ind Co Ltd 電子部品の実装体、電子部品の実装体の製造方法、および実装体の二次実装構造。
JP3406270B2 (ja) * 2000-02-17 2003-05-12 沖電気工業株式会社 半導体装置及びその製造方法
JP2002026187A (ja) * 2000-07-07 2002-01-25 Sony Corp 半導体パッケージ及び半導体パッケージの製造方法
US20020020898A1 (en) * 2000-08-16 2002-02-21 Vu Quat T. Microelectronic substrates with integrated devices
JP2002158312A (ja) 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
US6507119B2 (en) * 2000-11-30 2003-01-14 Siliconware Precision Industries Co., Ltd. Direct-downset flip-chip package assembly and method of fabricating the same
JP3614776B2 (ja) * 2000-12-19 2005-01-26 シャープ株式会社 チップ部品型ｌｅｄとその製造方法
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US20040012698A1 (en) 2001-03-05 2004-01-22 Yasuo Suda Image pickup model and image pickup device
JP3733419B2 (ja) * 2001-07-17 2006-01-11 日立エーアイシー株式会社 電子部品内蔵型多層基板とその製造方法及びそれに使用するメタルコア基板
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
FI115285B (fi) * 2002-01-31 2005-03-31 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja kontaktin muodostamiseksi
US6680529B2 (en) * 2002-02-15 2004-01-20 Advanced Semiconductor Engineering, Inc. Semiconductor build-up package
JP4045143B2 (ja) * 2002-02-18 2008-02-13 テセラ・インターコネクト・マテリアルズ，インコーポレイテッド 配線膜間接続用部材の製造方法及び多層配線基板の製造方法
JP2003249604A (ja) 2002-02-25 2003-09-05 Kato Denki Seisakusho:Kk 樹脂封止半導体装置およびその製造方法、樹脂封止半導体装置に使用されるリードフレーム、ならびに半導体モジュール装置
TW546800B (en) * 2002-06-27 2003-08-11 Via Tech Inc Integrated moduled board embedded with IC chip and passive device and its manufacturing method
US7087988B2 (en) * 2002-07-30 2006-08-08 Kabushiki Kaisha Toshiba Semiconductor packaging apparatus
US6713856B2 (en) * 2002-09-03 2004-03-30 Ultratera Corporation Stacked chip package with enhanced thermal conductivity
TWI220782B (en) * 2002-10-14 2004-09-01 Siliconware Precision Industries Co Ltd Cavity-down ball grid array package with heat spreader
US7894203B2 (en) * 2003-02-26 2011-02-22 Ibiden Co., Ltd. Multilayer printed wiring board
JP2004281830A (ja) * 2003-03-17 2004-10-07 Shinko Electric Ind Co Ltd 半導体装置用基板及び基板の製造方法及び半導体装置
US6841883B1 (en) * 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
JP3709882B2 (ja) * 2003-07-22 2005-10-26 松下電器産業株式会社 回路モジュールとその製造方法
TWI251916B (en) * 2003-08-28 2006-03-21 Phoenix Prec Technology Corp Semiconductor assembled heat sink structure for embedding electronic components
US6864165B1 (en) * 2003-09-15 2005-03-08 International Business Machines Corporation Method of fabricating integrated electronic chip with an interconnect device
JP2005197491A (ja) * 2004-01-08 2005-07-21 Matsushita Electric Ind Co Ltd 半導体装置
JP4403821B2 (ja) * 2004-02-17 2010-01-27 ソニー株式会社 パッケージ基板とその製造方法、及び半導体装置とその製造方法、ならびに積層構造体
TWI237883B (en) * 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
JP4765055B2 (ja) 2004-06-07 2011-09-07 国立大学法人九州工業大学 銅表面の処理方法
WO2005122230A1 (ja) * 2004-06-07 2005-12-22 Kyushu Institute Of Technology 銅表面の処理方法及び銅パターン配線形成方法、並びに該方法を用いて作成された半導体装置
JP4434845B2 (ja) * 2004-06-08 2010-03-17 三洋電機株式会社 半導体モジュールとその製造方法および半導体装置
TW200611385A (en) * 2004-09-29 2006-04-01 Phoenix Prec Technology Corp Carried structure of integrated semiconductor element and method for fabricating the same
TWI237885B (en) * 2004-10-22 2005-08-11 Phoenix Prec Technology Corp Semiconductor device having carrier embedded with chip and method for fabricating the same
TWM266539U (en) * 2004-11-05 2005-06-01 Altus Technology Inc Integrate circuit chip encapsulation
JP3870273B2 (ja) 2004-12-28 2007-01-17 国立大学法人九州工業大学 銅パターン配線形成方法及び該方法を用いて作成された半導体装置、並びにナノ銅金属粒子
TWI255518B (en) * 2005-01-19 2006-05-21 Via Tech Inc Chip package
TWI260056B (en) * 2005-02-01 2006-08-11 Phoenix Prec Technology Corp Module structure having an embedded chip
TWI269423B (en) * 2005-02-02 2006-12-21 Phoenix Prec Technology Corp Substrate assembly with direct electrical connection as a semiconductor package
TWI264094B (en) * 2005-02-22 2006-10-11 Phoenix Prec Technology Corp Package structure with chip embedded in substrate
JP4659488B2 (ja) * 2005-03-02 2011-03-30 Ｏｋｉセミコンダクタ株式会社 半導体装置及びその製造方法
US7602062B1 (en) * 2005-08-10 2009-10-13 Altera Corporation Package substrate with dual material build-up layers
US8101868B2 (en) * 2005-10-14 2012-01-24 Ibiden Co., Ltd. Multilayered printed circuit board and method for manufacturing the same
KR101049390B1 (ko) * 2005-12-16 2011-07-14 이비덴 가부시키가이샤 다층 프린트 배선판 및 그 제조 방법
KR100811034B1 (ko) * 2007-04-30 2008-03-06 삼성전기주식회사 전자소자 내장 인쇄회로기판의 제조방법
JP5215605B2 (ja) * 2007-07-17 2013-06-19 ラピスセミコンダクタ株式会社 半導体装置の製造方法
KR100859004B1 (ko) * 2007-08-22 2008-09-18 삼성전기주식회사 전자소자 내장형 인쇄회로기판의 제조방법
JP4876173B2 (ja) * 2008-01-25 2012-02-15 イビデン株式会社 多層配線板およびその製造方法
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10150118A (ja) * 1996-11-15 1998-06-02 Matsushita Electric Ind Co Ltd 半導体装置とその製造方法
JP2005317861A (ja) * 2004-04-30 2005-11-10 Toshiba Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2007294634A (ja) 2007-11-08
US20110089551A1 (en) 2011-04-21
KR20080102271A (ko) 2008-11-24
CN101432870B (zh) 2011-08-10
US7884466B2 (en) 2011-02-08
CN101432870A (zh) 2009-05-13
US20090072381A1 (en) 2009-03-19
JP3942190B1 (ja) 2007-07-11
WO2007125744A1 (ja) 2007-11-08

Similar Documents

Publication Publication Date Title
KR101161572B1 (ko) 양면 전극 구조의 반도체 장치 및 그 제조 방법
US10325882B2 (en) Method of manufacturing semiconductor package
TWI731045B (zh) 半導體封裝中的密集型重佈線層的形成方法以及半導體封裝
JP4716819B2 (ja) インターポーザの製造方法
JP4783906B2 (ja) パッケージングされた積層型半導体装置及びその製造方法
US8785256B2 (en) Method of manufacturing semiconductor package
US10269619B2 (en) Wafer level chip scale packaging intermediate structure apparatus and method
US8198726B2 (en) Through-hole electrode substrate and method of manufacturing the same
KR20190003403A (ko) 반도체 패키지 및 방법
US8258620B2 (en) Circuit device, method of manufacturing the circuit device, device mounting board and semiconductor module
US8955218B2 (en) Method for fabricating package substrate
JP4839340B2 (ja) システムインパッケージの金属電極形成方法
KR101302564B1 (ko) 비아 형성 방법 및 이를 이용하는 적층 칩 패키지의 제조 방법
TWI353650B (en) Chip embedded package structure and method for fab
KR101708535B1 (ko) 집적 회로 장치 및 그 제조방법
TWI829952B (zh) 半導體裝置及製造方法
KR20080003832A (ko) 반도체 패키지 및 그 제조방법
JP2010239126A (ja) 半導体装置および半導体装置の製造方法
JP2010245509A (ja) 半導体装置
CN109786274B (zh) 半导体器件及其制造方法
TW201719834A (zh) 半導體封裝
US10541220B1 (en) Printed repassivation for wafer chip scale packaging
US10978399B2 (en) Die interconnect substrate, an electrical device, and a method for forming a die interconnect substrate
TWI844218B (zh) 電子封裝件及其製法
KR20200066219A (ko) 반도체 패키지들 및 이의 제조 방법들

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B601 Maintenance of original decision after re-examination before a trial
J301 Trial decision

Free format text: TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20110302

Effective date: 20120322

GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150601

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160527

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee