KR100775959B1 - 전자장치 및 el 표시장치 - Google Patents

전자장치 및 el 표시장치 Download PDF

Info

Publication number
KR100775959B1
KR100775959B1 KR1020000063673A KR20000063673A KR100775959B1 KR 100775959 B1 KR100775959 B1 KR 100775959B1 KR 1020000063673 A KR1020000063673 A KR 1020000063673A KR 20000063673 A KR20000063673 A KR 20000063673A KR 100775959 B1 KR100775959 B1 KR 100775959B1
Authority
KR
South Korea
Prior art keywords
fet
region
display device
electronic device
display
Prior art date
Application number
KR1020000063673A
Other languages
English (en)
Other versions
KR20010070173A (ko
Inventor
야마자키순페이
고누마도시미츠
고야마준
이누카이카즈타카
미즈카미마유미
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20010070173A publication Critical patent/KR20010070173A/ko
Application granted granted Critical
Publication of KR100775959B1 publication Critical patent/KR100775959B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G09G2300/0465—Improved aperture ratio, e.g. by size reduction of the pixel circuit, e.g. for improving the pixel density or the maximum displayable luminance or brightness
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G09G2310/061—Details of flat display driving waveforms for resetting or blanking
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0233—Improving the luminance or brightness uniformity across the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/851—Division of substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

신뢰성이 높고 색 재현성이 높은 전자장치를 제공한다. 단결정 반도체 기판(11)상에 스위칭용 FET(201)와 전류 제어용 FET(202)가 형성되고, EL 소자(203)가 전류 제어용 FET(202)에 전기적으로 접속된 화소 구조로 한다. 화소간의 전류 제어용 FET(202)의 특성 편차가 매우 적고, 색 재현성이 높은 화상을 얻을 수 있다. 전류 제어용 FET(202)에 핫 캐리어 대책을 강구함으로써, 신뢰성이 높은 전자장치가 얻어질 수 있다.
전류 제어용 FET, 스위칭용 FET, EL 소자, LDD 영역

Description

전자장치 및 EL 표시장치{Electronic device and EL display device}
도 1은 전자장치의 화소부의 단면 구조를 나타내는 도면.
도 2(A) 및 도 2(B)는 화소부의 상면 구조 및 구성을 나타내는 도면.
도 3(A)∼도 3(D)는 액티브 매트릭스 기판의 제작공정을 나타내는 도면.
도 4(A)∼도 4(D)는 액티브 매트릭스 기판의 제작공정을 나타내는 도면.
도 5(A) 및 도 5(B)는 액티브 매트릭스 기판의 제작공정을 나타내는 도면.
도 6은 화소부의 확대도.
도 7은 EL 표시장치의 회로 구성을 나타내는 도면.
도 8은 EL 표시장치의 단면 구조를 나타내는 도면.
도 9(A)∼도 9(C)는 화소의 회로 구성을 나타내는 도면.
도 10(A)∼도 10(D)는 전류 제어용 FET의 단면 구조를 나타내는 도면.
도 11(A) 및 도 11(B)는 다수의 EL 표시장치를 얻는 공정을 나타내는 도면.
도 12(A) 및 도 12(B)는 다수의 EL 표시장치를 얻는 공정을 나타내는 도면.
도 13(A) 및 도 13(B)는 다수의 EL 표시장치를 얻는 공정을 나타내는 도면.
도 14(A)∼도 14(F)는 전자장치의 구체 예를 나타내는 도면.
도 15(A) 및 도 15(B)는 전자장치의 구체 예를 나타내는 도면.
<도면의 주요 부분에 대한 부호의 설명>
11: 단결정 반도체 기판 12: 필드 절연막
13, 31: 소스 영역 14, 32: 드레인 영역
15a∼15f, 33: LDD 영역 16a, 16b: 고농도 불순물 영역
17a∼17c, 34: 채널 형성 영역 18: 게이트 절연막
19a∼19c, 35: 게이트 전극 20: 제1 층간절연막
21, 36: 소스 배선 22, 37: 드레인 배선
38: 제1 패시베이션막 39: 제2 층간절연막
40: 화소 전극 41: 절연막
42: 발광층 43: 정공 주입층
44: 양극 45: 제2 패시베이션막
201: 스위칭용 FET 202: 전류 제어용 FET
203: EL 소자 211: 게이트 배선
본 발명은 전극들 사이에 발광성 재료가 배치된 소자를 가지는 전자장치 및 그 전자장치를 표시부(표시 디스플레이 또는 표시 모니터)로서 사용하는 전자 기기에 관한 것이다. 특히, 본 발명은 전계발광(Electro Luminescence; EL)이 얻어지는 발광성 재료(이하, EL 재료라 함)를 사용하는 전자장치에 관한 것이다.
근년, 발광성 재료의 EL 현상을 이용한 자기발광 장치(이하, EL 소자라 함)를 사용하는 전자장치(이하, EL 표시장치라 함)가 개발되고 있다. EL 표시장치는 자기발광 장치를 이용한 표시장치이기 때문에 액정 표시장치에서와 같은 백라이트가 필요하지 않고, 또한, 시야각이 넓기 때문에 옥외에서 사용되는 휴대형 기기의 표시부로서 주목받고 있다.
EL 표시장치에는 패시브형(단순 매트릭스형)과 액티브형(액티브 매트릭스형)의 2 종류가 있고, 두 가지 모두가 활발하게 개발되고 있다. 특히, 현재에는 액티브 매트릭스형 EL 표시장치가 많은 주목을 받고 있다. EL을 방출하는 발광층이 되는 EL 재료에 관해서는, 유기 EL 재료와 무기 EL 재료가 있고, 유기 EL 재료는 저분자(모노머)계 유기 EL 재료와 고분자(폴리머)계 유기 EL 재료로 구별된다. 특히, 저분자계 유기 EL 재료보다도 취급이 용이하고 내열성이 높은 폴리머계 EL 재료가 주목받고 있다. 또한, 유기 EL 재료를 이용한 발광장치를 유럽에서는 유기 발광 다이오드(OLED)라 부르고 있다.
액티브 매트릭스형 EL 표시장치는 화소부를 형성하는 각 화소에 전계 효과 트랜지스터(이하, FET라 함)를 설치하고, EL 소자로 흐르는 전류의 양을 FET에 의해 제어하는 점에 특징이 있다. 그러나, FET의 전기 특성이 화소들 사이에서 차이가 있으면, 각 화소에 설치된 EL 소자의 발광 특성에도 차이가 생긴다는 문제가 있다.
본 발명은 상기한 문제점을 감안하여 이루어진 것으로, 본 발명의 목적은 화소들 사이에서 EL 소자의 발광 특성 편차가 적고 색 재현성이 높은 전자장치를 제공하는데 있다. 본 발명의 다른 목적은 신뢰성이 높은 전자장치를 제공하는데 있다. 본 발명의 또 다른 목적은 그러한 전자장치를 표시부로서 사용하는 전자 기기를 제공하는데 있다.
본 발명의 또 다른 목적은 상기한 색 재현성이 높은 전자장치의 제작비용을 절감하기 위한 공정을 제공하는데 있다.
본 발명은, 화소들 사이에서 FET의 전기 특성 편차를 최소로 억제하기 위해, 기판으로서 단결정 반도체 기판을 사용하고, 단결정 반도체 기판상에 형성된 FET를 사용하여 전자장치를 형성하는 것을 특징으로 한다. 또한, 본 발명은, FET를 형성할 수 있게 하는 정도의 두께를 가지는 단결정 반도체 기판이 광을 투과하지 않기 때문에, 음극이 FET에 직접 접속되도록 EL 소자를 형성하는 것을 특징으로 한다.
또한, 본 발명은, 하나의 화소에 다수의 FET를 형성하고, 각각의 FET의 역할에 따라 구조를 최적화하여, 신뢰성이 높은 전자장치를 얻는 것을 특징으로 한다. 구체적으로는, 본 발명은, 스위칭용 소자 및 전류 제어용 소자로서 n채널형 FET를 사용하고, 양자의 LDD 영역의 배치를 다르게 한 것을 특징으로 한다.
또한, 본 발명에서는 대형 기판으로부터 다수의 전자장치를 형성하는 공정을 사용하여 전자장치의 제작비용의 절감, 즉, 전자장치의 저비용화를 실현한다. 본 발명은 기존의 액정 라인을 사용할 수 있는 공정을 이용하여 설비투자를 최소로 억제함으로써 제작비용의 절감을 실현하는 것을 특징으로 한다.
삭제
다음, 본 발명의 실시형태를 도 1, 도 2(A), 및 도 2(B)를 참조하여 설명한다. 도 1은 본 발명의 EL 표시장치의 화소부의 단면도이고, 도 2(A)는 그의 상면도이고, 도 2(B)는 그의 회로 구성을 나타내는 도면이다. 실제로는, 다수의 화소가 매트릭스 형태로 배열되어 화소부(화상 표시부)가 형성된다. 또한, 도 1과 도 2에서는 공통의 부호가 사용되고 있으므로, 양 도면이 적절히 참조될 수 있다. 도 2에서는 2개의 화소를 나타내고 있는데, 양 화소는 동일한 구조를 가진다.
도 1에서, 부호 11은 단결정 반도체 기판, 부호 12는 소자들을 분리하기 위한 절연막(이하, 필드(field) 절연막이라 함)을 나타낸다. 기판(11)으로서는 단결정 규소 기판 또는 단결정 규소 게르마늄 기판이 사용될 수 있고, p형 기판과 n형 기판 모두가 사용될 수도 있다.
여기서는, 화소 내에 2개의 FET가 형성되어 있다. 부호 201은 스위칭용 소자로서 기능하는 FET(이하, 스위칭용 FET라 함)를 나타내고, 부호 202는 EL 소자로 흐르는 전류의 양을 제어하는 전류 제어용 소자로서 기능하는 FET(이하, 전류 제어용 FET라 함)를 나타낸다.
n채널형 FET는 동일한 양의 전류가 흐르게 되는 경우 p채널형 FET보다 작은 점유 면적으로 형성될 수 있다는 점에서 유리하다. 고정세(高精細)한 EL 표시장치의 화소부에서는 하나의 화소의 사이즈가 수 십 ㎛평방 정도로 매우 미세한 것으로 되기 때문에, n채널형 FET를 사용하는 쪽이 설계 마진(margin)에 큰 융통성이 얻어질 수 있다.
p채널형 FET는 핫 캐리어 주입이 거의 문제가 되지 않고 오프 전류가 낮다는 이점(利點)이 있고, 스위칭용 FET 또는 전류 제어용 FET로서 사용되는 예가 이미 보고되어 있다. 그러나, 본 발명에서는, LDD 영역의 배치에 의해 n채널형 FET에서도 핫 캐리어 주입의 문제를 해결하고, 모든 화소 내의 FET를 n채널형 FET로 할 수 있다.
그러나, 본 발명에서, 스위칭용 FET와 전류 제어용 FET를 n채널형 FET로 한정할 필요는 없고, 양자의 FET 또는 어느 하나의 FET에 p채널형 FET를 사용하는 것도 가능하다.
스위칭용 FET(201)는 소스 영역(13), 드레인 영역(14), LDD 영역(15a∼15f), 고농도 불순물 영역(16a, 16b), 채널 형성 영역(17a∼17c), 게이트 절연막(18), 게이트 전극(19a∼19c), 제1 층간절연막(20), 소스 배선(21), 및 드레인 배선(22)으로 구성되어 있다. 소스 영역(13), 드레인 영역(14), LDD 영역(15a∼15f), 및 고농도 불순물 영역(16a, 16b)은 단결정 반도체 기판(11)에 주기율표 15족의 원소를 첨가함으로써 형성된다.
또한, 도 2(A)에 도시된 바와 같이, 게이트 전극(19a∼19c)은 게이트 배선(211)의 일부이고, 게이트 배선(211)이 FET의 채널 형성 영역과 겹치는 부분을 특히 게이트 전극이라 부르고 있다. 여기서는, 2개의 채널 형성 영역을 가지는 이중 게이트 구조의 FET가 형성된다. 물론, 이중 게이트 구조뿐만 아니라 삼중 게이트 구조와 같은 소위 멀티게이트 구조(직렬로 접속된 2개 이상의 채널 형성 영역을 가지는 구조)가 채용될 수도 있다.
멀티게이트 구조는 오프 전류 값을 낮추는데 매우 효과적이고, 본 발명에서는 화소의 스위칭용 FFT(201)를 멀티게이트 구조로 하여 오프 전류 값이 낮은 스위칭 소자를 실현하고 있다. 또한, 스위칭용 FET(201)에서는, LDD 영역(15a∼15f)이 게이트 절연막(18)을 사이에 두고 게이트 전극(19a∼19c)과 겹치지 않도록 마련된다. 그러한 구조는 오프 전류 값을 낮추는데 매우 효과적이다.
또한, 채널 형성 영역과 LDD 영역 사이에 오프셋 영역(채널 형성 영역과 동일한 조성이고 게이트 전압이 인가되지 않는 영역)을 마련하는 것이 오프 전류 값을 낮추는데 더욱 바람직하다. 또한, 2개 이상의 게이트 전극을 가지는 멀티게이트의 경우, 채널 형성 영역들 사이에 마련된 고농도 불순물 영역이 오프 전류 값을 낮추는데 효과적이다.
상기한 바와 같이, 멀티게이트 구조의 FET를 화소의 스위칭용 FET(201)로서 사용하면 오프 전류 값을 충분히 낮게 할 수 있다. 즉, 오프 전류 값이 낮다는 것은 전류 제어용 FET의 게이트에 걸리는 전압을 더욱 길게 유지할 수 있다는 것을 의미하고, 일본 공개특허공고 평10-189252호 공보의 도 2에 도시된 바와 같은 전위 보유를 위한 커패시터를 적게 하거나 생략하여도 전류 제어용 FET의 게이트 전압을 다음 기입 기간까지 유지할 수 있는 이점이 얻어진다.
전류 제어용 FET(202)는 소스 영역(31), 드레인 영역(32), LDD 영역(33), 채널 형성 영역(34), 게이트 절연막(18), 게이트 전극(35), 제1 층간절연막(20), 소스 배선(36), 및 드레인 배선(37)으로 구성되어 있다. 또한, 게이트 전극(35)은 단일 게이트 구조로 되어 있지만, 멀티게이트 구조가 채용될 수도 있다.
스위칭용 FET(201)의 드레인은 전류 제어용 FET(202)의 게이트에 접속되어 있다. 구체적으로는, 전류 제어용 FET(202)의 게이트 전극(35)은 드레인 배선(22)을 통해 스위칭용 FET(201)의 드레인 영역(14)에 전기적으로 접속되어 있다. 또한, 소스 배선(36)은 전류 공급선(전원 공급선으로도 불림)(212)(도 2(A) 참조)에 전기적으로 접속된다.
전류 제어용 FET(202)는 EL 소자(203)에 주입되는 전류의 양을 제어하기 위한 소자이고, EL 소자의 열화(劣化)를 고려하면 많은 전류를 흐르게 하는 것은 바람직하지 않다. 따라서, 전류 제어용 FET(202)에 과잉의 전류가 흐르지 않도록 채널 길이(L)를 충분히 길게 설계하는 것이 바람직하다. 1화소당 0.5∼2 ㎂(바람직하게는 1∼1.5 ㎂)가 되도록 설계되는 것이 바람직하다.
이상의 것에 의하면, 도 6에 도시된 바와 같이, 스위칭용 FET의 채널 길이를 L1 (L1 = L1a + L1b + L1c), 채널 폭을 W1이라 하고, 전류 제어용 FET의 채널 길이를 L2, 채널 폭을 W2라 할 때, W1은 O.1∼5 ㎛(대표적으로는 0.5∼2 ㎛), W2는 0.5∼10 ㎛(대표적으로는 2∼5 ㎛)로 하는 것이 바람직하다. 또한, L1은 0.2∼18 ㎛(대표적으로는 2∼15 ㎛), L2는 1∼50 ㎛(대표적으로는 10∼30 ㎛)로 하는 것이 바람직하다. 그러나, 본 발명이 이상의 수치에 한정되는 것은 아니다.
또한, 스위칭용 FET(201)에 형성되는 LDD 영역의 길이(폭)는 0.5∼3.5 ㎛, 대표적으로는, 2.0∼2.5 ㎛로 할 수 있다.
또한, 도 1에 도시된 EL 표시장치는 전류 제어용 FET(202)에서 드레인 영역(32)과 채널 형성 영역(34) 사이에 LDD 영역(33)이 마련되고, LDD 영역(33)이 게이트 절연막(18)을 사이에 두고 게이트 전극(35)과 겹쳐 있는 점에 특징이 있다.
전류 제어용 FET(202)는 EL 소자(203)를 발광시키기 위한 전류를 공급하기 때문에, 도 1에 도시된 바와 같이 핫 캐리어 주입으로 인한 열화에 대한 대책을 강구하여 두는 것이 바람직하다. 도 1의 LDD 영역의 배치는 핫 캐리어 주입으로 인한 열화에 대한 대책으로서의 구조이다. 또한, 오프 전류 값도 억제하기 위해, LDD 영역이 게이트 전극의 일부와 겹치도록 하는 것도 효과적이다. 이 경우, 게이트 전극과 겹친 영역이 핫 캐리어 주입을 억제하고, 게이트 전극과 겹치지 않은 영역이 오프 전류 값을 억제한다. 또한, 전류 제어용 FET(202)는 캐리어(여기서는 전자)의 흐름 방향이 항상 동일하기 때문에, 드레인 영역(31)쪽에만 LDD 영역(33)을 마련하면, 핫 캐리어 대책으로서 충분하다.
이때, 게이트 전극과 겹친 LDD 영역의 길이는 0.1∼3 ㎛(바람직하게는 0.3∼1.5 ㎛)로 하면 좋다. 게이트 전극과 겹치지 않는 LDD 영역이 마련되는 경우, 그 길이는 1.0∼3.5 ㎛(바람직하게는 1.5∼2.0 ㎛)로 하면 좋다.
또한, 게이트 전극과, 게이트 절연막을 사이에 두고 게이트 전극과 겹치는 LDD 영역과의 사이에 형성되는 기생용량(게이트 용량이라고도 함)을 전위 보유(전하 보유)를 위한 커패시터로서 적극적으로 이용하는 것도 기능하다.
본 실시예에서는, 도 1에 도시된 LDD 영역(33)을 형성함으로써, 게이트 전극(35)과 활성층(구체적으로는, LDD 영역(33))과의 사이에 형성되는 게이트 용량을 크게 하고, 그 게이트 용량을 일본 공개특허공고 평10-189252호의 도 2에 도시된 바와 같은 전위 보유를 위한 커패시터로서 사용하고 있다. 물론, 커패시터를 별도로 형성할 수도 있지만, 본 실시형태에서와 같은 구조로 함으로써, 전위 보유를 위한 별도의 커패시터를 사용하지 않아도 된다.
특히, 본 발명의 EL 표시장치를 디지털 구동 방식으로 동작시키는 경우에는, 전위 보유를 위한 커패시터가 매우 작아도 된다. 예를 들어, 아날로그 구동 방식에 비하여 1/5 정도 또는 약 1/10 정도의 용량으로 될 수 있다. 구체적인 수치는 스위칭용 FET 및 전류 제어용 FET의 성능에 따라 다르기 때문에, 일반적으로 나타내어질 수는 없지만, 5∼30 fF(femtofarad)로도 충분할 수 있다.
또한, 도 1에 도시된 바와 같이 스위칭용 FET의 구조를 멀티게이트 구조로 하여 오프 전류 값을 작게 하면, 전위 보유를 위한 커패시터가 필요로 하는 용량은 더욱 작게 된다.
또한, 본 실시형태에서는 전류 제어용 FET(202)를 단일 게이트 구조로 나타내고 있지만, 다수의 FET를 직렬로 접속한 멀티게이트 구조로 하여도 좋다. 또한, 다수의 FET를 병렬로 접속하여 채널 형성 영역을 실질적으로 다수의 부분으로 분할하여, 열 방사를 높은 효율로 행할 수 있도록 한 구조로 하여도 좋다. 그러한 구조는 열로 인한 열화에 대한 대책으로서 효과적이다.
부호 38은 제1 패시베이션막을 나타내고, 그의 막 두께는 10 ㎚∼1 ㎛(바람직하게는 200∼500 ㎚)로 될 수 있다. 그의 재료로서는, 규소를 함유한 절연막(특히, 질화산화규소막 또는 질화규소막이 바람직하다)이 사용될 수 있다. 또한, 제1 패시베이션막(38)이 방열(放熱) 효과를 가지게 하는 것이 효과적이다.
제1 패시베이션막(38)상에는 제2 층간절연막(평탄화막)(39)을 형성하여, FET에 의해 형성되는 단차(段差)를 평탄화한다. 제2 층간절연막(39)으로서는 유기 수지막이 바람직하고, 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐) 등이 사용될 수 있다. 물론, 충분히 평탄화될 수 있다면 무기 막이 사용될 수도 있다.
제2 층간절연막(39)에 의해 FET로 인한 단차를 평탄화하는 것은 매우 중요하다. 후에 형성되는 EL 층은 매우 얇기 때문에, 단차의 존재로 인해 발광 불량이 일어나는 경우가 있다. 따라서, 가능한 한 평탄면에 EL 층이 형성될 수 있도록, 화소 전극을 형성하기 전에 평탄화를 행하는 것이 바람직하다.
부호 40은 반사성이 높고 일 함수가 낮은 도전막으로 된 화소 전극(EL 소자의 음극)을 나타내고, 이 화소 전극은, 제2 층간절연막(39) 및 제1 패시베이션막(38)에 콘택트 홀(개공부)을 형성한 후에, 형성된 개공부에서 전류 제어용 FET(202)의 드레인 배선(37)에 접속되도록 형성된다. 화소 전극(40)으로서는 알루미늄 합금 또는 구리 합금과 같은 저저항 도전막을 사용하는 것이 바람직하다. 물론, 다른 도전막과의 적층 구조로 하여도 좋다.
그 다음, 화소 전극(40)의 단부(모서리부)를 덮도록 절연막(41)을 형성한다. 이것은, 화소 전극(40)의 단부에 발광층의 유기 EL 재료가 형성되면 전계 집중에 의해 집중적으로 열화될 우려가 있기 때문이다. 이 절연막(41)은 화소와 화소 사이(화소 전극과 화소 전극 사이)의 틈을 메우도록 제공된다.
그 다음, 발광층(42)으로서 EL 재료가 형성된다. EL 재료로서는 유기 EL 재료와 무기 EL 재료가 모두 사용될 수 있지만, 구동 전압이 낮은 유기 EL 재료가 바람직하다. 또한, 유기 EL 재료로서는 저분자(모노머)계 유기 EL 재료와 고분자(폴리머)계 유기 EL 재료 모두가 사용될 수 있다.
모노머계 유기 재료로서는, 대표적으로는 Alq3(트리스-8-퀴놀리라이트-알루미늄) 또는 DSA(디스티릴아릴렌 유도체)가 알려져 있지만, 어떠한 공지의 재료라도 사용될 수 있다.
또한, 폴리머계 EL 재료로서는, 폴리파라페닐렌 비닐렌(PPV)계, 폴리비닐카르바졸(PVK)계, 폴리플루오렌계 등을 들 수 있다. 물론, 어떠한 공지의 재료라도 사용될 수 있다. 구체적으로는, 적색 광을 발광하는 발광층에는 시아노 폴리페닐렌 비닐렌이 사용될 수 있고, 녹색 광을 발광하는 발광층에는 폴리페닐렌 비닐렌이 사용될 수 있고, 청색 광을 발광하는 발광층에는 폴리페닐렌 비닐렌 또는 폴리알킬 페닐렌이 사용될 수 있다. 막 두께는 30∼150 ㎚(바람직하게는 40∼100 ㎚)로 하는 것이 좋다.
또한, 발광층에 형광 물질(대표적으로는, 쿠마린 6, 루브렌, 나일 레드(Nile red), DCM, 퀴나크리돈 등)을 첨가하여 발광 중심을 형광 물질로 옮김으로써, 소망의 발광을 얻는 것도 가능하다. 어떠한 공지의 형광 물질이라도 사용될 수 있다.
발광층(42)으로서 모노머계 유기 EL 재료를 사용하는 경우에는, 진공 증착법에 의해 성막하는 것이 좋다. 폴리머계 유기 EL 재료를 사용하는 경우에는, 스핀 코팅법, 인쇄법, 잉크젯(ink-jet)법, 또는 디스펜스(dispense)법이 사용될 수 있다. 그러나, 폴리머계 유기 EL 재료를 성막할 때는, 처리 분위기를 수분을 최소로 함유한 불활성 가스 분위기로 하는 것이 바람직하다. 본 실시형태에서는, 폴리머계 유기 EL 재료를 스핀 코팅법에 의해 형성하고 있다.
폴리머계 유기 EL 재료는 상압(常壓) 하에서 형성되지만, 유기 EL 재료가 수분 또는 산소의 존재에 의해 쉽게 열화되기 때문에, 그러한 요인을 최대한 제거하는 것이 필요하다. 예를 들어, 건조한 질소 분위기, 건조한 아르곤 분위기 등이 바람직하다. 그를 위해서는, 발광층 형성 장치를 불활성 가스가 충전된 청정 부스(clean booth)내에 설치하고, 그러한 분위기에서 발광층 성막 공정을 행하는 것이 바람직하다.
이상과 같이 하여 발광층(42)을 형성한 후, 정공 주입층(43)이 형성된다. 정공 주입층(43)으로서는, TPD(트리페닐아민 유도체), CuPc(구리 프탈로시아닌), 또는 m-MTDATA(스타버스트 아민)과 같은 모노머계 유기 재료나, PEDOT(폴리티오펜) 또는 PAni(폴리아닐린)과 같은 폴리머계 유기 재료가 사용된다. 물론, 무기 재료가 사용될 수도 있다. 막 두께는 3∼20 ㎚(바람직하게는 5∼15 ㎚)일 수 있다.
그러나, 상기 예는 발광층 또는 정공 주입층에 사용될 수 있는 유기 재료의 예일 뿐이고, 본 발명이 그러한 재료에 한정되는 것은 아니다. 또한, 여기서는 발광층과 정공 주입층의 조합을 나타내었으나, 그 외에도 정공 수송층, 전자 주입층, 전자 수송층, 정공 차단층, 또는 전자 차단층이 조합될 수도 있다.
정공 주입층(43)상에는 투명 도전막으로 된 양극(44)이 제공된다. 본 실시형태의 경우에는, 발광층(42)에서 생성된 광이 FET로부터 먼쪽 방향으로 방사되기 때문에, 양극이 투광성(투명)이어야 한다. 투명 도전막으로서는, 산화인듐과 산화주석과의 화합물 또는 산화인듐과 산화아연과의 화합물이 사용될 수 있지만, 내열성이 낮은 발광층과 정공 주입층이 형성된 후에 그 양극이 형성되기 때문에, 가능한 한 저온에서 성막할 수 있는 재료를 사용하는 것이 바람직하다.
양극(44)까지 형성된 시점에서 EL 소자(203)가 완성된다. 또한, 여기서 말하는 EL 소자(203)는 화소 전극(음극)(40), 발광층(42), 정공 주입층(43), 및 양극(44)으로 형성된 커패시터를 가리킨다. 도 2(A)에 도시된 바와 같이, 화소 전극(40)은 화소의 면적과 거의 일치하기 때문에, 화소 전체가 EL 소자로서 기능한다. 따라서, 발광의 이용 효율이 매우 높고, 밝은 화상 표시가 가능하게 된다.
본 실시형태에서는, 음극(44)상에 제2 패시베이션막(45)이 추가로 제공된다. 제2 패시베이션막(45)으로서는 질화규소막 또는 질화산화규소막이 바람직하다. 그 목적은 외부로부터 EL 소자를 차단하는 것이고, 유기 EL 재료의 산화로 인한 열화를 방지하는 의미와, 유기 EL 재료로부터의 탈가스를 억제하는 의미 모두를 가진다. 이것에 의해 EL 표시장치의 신뢰성이 높아질 수 있다.
또한, 본 발명의 EL 표시장치는 도 1에 도시된 바와 같은 구조의 화소들로 이루어지는 화소부를 가지고, 화소 내에서의 역할에 따라 구조가 다른 FET가 배치되어 있다. 이것에 의해, 오프 전류 값이 충분히 낮은 스위칭용 FET와 핫 캐리어 주입에 강한 전류 제어용 FET가 동일 화소 내에 형성될 수 있고, 높은 신뢰성을 가지고 또한 양호한 화상 표시가 가능한(동작 성능이 높은) EL 표시장치가 얻어질 수 있다.
또한, FET의 제작에 관하여, 종래 알려져 있는 IC 및 LSI 기술 모두가 이용될 수 있기 때문에, 전기 특성 편차가 적은 FET를 제작하는 것이 가능하다. 이것에 의해, 화소들 사이에서 EL 소자의 발광 특성의 편차가 적고, 색 재현성이 높은 EL 표시장치를 제작할 수 있다.
[실시예 1]
본 실시예를 도 3∼도 5를 사용하여 설명한다. 본 실시예에서는, 화소부와, 그 화소부의 주변에 형성되는 구동회로부의 FET를 동시에 제작하는 방법에 대하여 설명한다. 설명을 간단하게 하기 위해, 구동회로에 대해서는 기본 회로로서 CMOS 회로를 나타내는 것으로 한다.
먼저, 도 3(A)에 도시된 바와 같이, p형 단결정 규소 기판(300)상에 공지의 LOCOS법(규소의 선택적 산화법)에 의해 산화규소로 필드 절연막(301)을 형성한다. 그리고, n형 도전형을 부여하는 불순물 원소(이하, n형 불순물 원소라 함)를 첨가하여 n 웰(well)(302)을 형성한다. n형 불순물 원소로서는, 대표적으로는 주기율표 15족에 속하는 원소, 전형적으로는 인 또는 비소가 사용될 수 있다.
그 다음, 도 3(B)에 도시된 바와 같이, 산화규소막으로 된 보호막(303)을 130 ㎚의 두께로 형성한다. 이 두께는 100∼200 ㎚(바람직하게는 130∼170 ㎚)의 범위에서 선택될 수 있다. 또한, 규소를 함유한 절연막이라면, 다른 막이 사용될 수도 있다. 이 보호막(303)은 불순물 첨가 시에 단결정 규소막이 플라즈마에 직접 노출되지 않도록 하기 위해 그리고 불순물의 미묘한 농도 제어를 가능하게 하기 위해 형성되는 것이다.
그 다음, 보호막(303)상에 레지스트 마스크(304a∼304c)를 형성하고, 보호막(303)을 통하여 n형 불순물 원소를 첨가한다. 본 실시예에서는, 질량 분리 없이 포스핀(PH3)을 플라즈마에 의해 활성화하는 플라즈마 도핑법을 사용하고, 인을 1 ×1018 원자/㎤의 농도로 첨가한다. 물론, 질량 분리를 행하는 이온 주입법을 사용할 수도 있다.
이 공정에 의해 형성되는 n형 불순물 영역(305, 306)에는 n형 불순물 원소가 2 ×1016∼5 ×1019 원자/㎤(대표적으로는 5 ×1017∼5 ×1018 원자/㎤)의 농도로 함유되도록 도즈량을 조절한다.
그 다음, 도 3(C)에 도시된 바와 같이, 레지스트 마스크(304a∼304c) 및 보호막(303)을 제거하고, 열 산화법을 행하여 게이트 절연막(307)을 형성한다. 이때, 첨가된 n형 불순물 원소의 활성화가 동시에 행해진다. 열 산화막이 30∼80 ㎚(바람직하게는 40∼60 ㎚)의 막 두께로 형성되도록 산화 시간 및 산화 온도를 조절한다.
이 공정에 의해 n형 불순물 영역(305, 306)의 엣지(edge), 즉, n형 불순물 영역(305, 306)의 주위에 존재하는 n형 불순물 원소가 첨가되지 않은 영역과 n형 불순물 영역(305, 306)과의 경계부(접합부)가 명확하게 된다. 이것은, 후에 FET가 완성된 시점에서 LDD 영역과 채널 형성 영역이 매우 양호한 접합부를 형성할 수 있다는 것을 의미한다.
그 다음, 도 3(D)에 도시된 바와 같이, 두께 200∼400 ㎚의 도전막을 형성하고, 패터닝을 행하여 게이트 전극(308∼312)을 형성한다. 게이트 전극은 단층의 도전막으로 형성될 수 있으나, 필요에 따라 2층 또는 3층의 적층막으로 하는 것이 바람직하다. 게이트 전극의 재료로서는 공지의 모든 도전막을 사용할 수 있으나, 미세 가공이 가능한 재료, 구체적으로는 2 ㎛ 이하의 선폭으로 패터닝될 수 있는 재료가 바람직하다.
대표적으로는, 탄탈(Ta), 티탄(Ti), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 및 규소(Si)로부터 선택된 원소로 된 막, 또는 그들 원소의 질화물 막(대표적으로는 질화 탄탈막, 질화 텅스텐막, 또는 질화 티탄막), 또는 그들 원소를 조합시킨 합금막(대표적으로는 Mo-W 합금 또는 Mo-Ta 합금), 또는 그들 원소의 규화물 막(대표적으로는 규화 텅스텐막 또는 규화 티탄막)을 사용할 수 있다. 물론, 단층 막으로 하여도 좋고, 적층 막으로 하여도 좋다.
본 실시예에서는, 두께 30 ㎚의 질화 텅스텐(WN)막과 두께 370 ㎚의 텅스텐(W)막과의 적층막을 사용한다. 이것은 스퍼터링법에 의해 형성될 수 있다. 또한, 스퍼터링 가스로서 Xe, Ne 등의 불활성 가스를 첨가하면, 응력으로 인한 막의 벗겨짐을 방지할 수 있다.
이때, 게이트 전극(308∼312)은 게이트 절연막(311)을 사이에 두고 각각 n형 불순물 영역(305, 306)의 일부와 겹치도록 형성된다. 이 겹침 부분이 후에 핫 캐리어 주입을 억제하기 위한 LDD 영역이 된다.
그 다음, 도 4(A)에 도시된 바와 같이, 게이트 전극(308∼312)을 마스크로 하여 자기정합적으로 n형 불순물 원소(본 실시예에서는 인)를 첨가한다. 이렇게 하여 형성되는 불순물 영역(313∼319)에는 n형 불순물 영역(305, 306)의 것의 1/10∼1/2(대표적으로는 1/4∼1/3)의 농도로 인이 첨가되도록 그 첨가를 조절한다. 구체적으로는, 1 ×1016∼5 ×1018 원자/㎤(전형적으로는 3 ×1017∼3 ×1018 원자/㎤)의 농도가 바람직하다.
그 다음, 도 4(B)에 도시된 바와 같이, 레지스트 마스크(320a∼320c)를 형성하고, n형 불순물 원소(본 실시예에서는 인)를 첨가하여, 고농도로 인을 함유한 불순물 영역(321∼327)을 형성한다. 여기서도 포스핀(PH3)을 사용한 이온 도핑법을 행하고, 이들 영역의 인의 농도가 1 ×1020∼1 ×1021 원자/㎤(대표적으로는 2 ×1020∼5 ×1020 원자/㎤)로 되도록 조절한다.
이 공정에 의해 n채널형 FET의 소스 영역 또는 드레인 영역이 형성되고, 스위칭용 FET에서는 도 4(A)의 공정에서 형성된 n형 불순물 영역(316∼318)의 일부가 잔존한다. 이 잔존한 영역이 도 1의 스위칭용 FET의 LDD 영역(15a∼15f)에 대응한다.
그 다음, 도 4(C)에 도시된 바와 같이, 레지스트 마스크(3204a∼320c)를 제거하고, 새로운 레지스트 마스크(328)를 형성한다. 그리고, p형 불순물 원소(본 실시예에서는 붕소)를 첨가하여, 고농도로 붕소를 함유한 불순물 영역(329, 330)을 형성한다. 여기서는 디보란(B2H6)을 사용한 이온 도핑법에 의해 3 ×1020∼3 ×1021 원자/㎤(대표적으로는 5 ×1020∼1 ×1021 원자/㎤)의 농도로 붕소를 첨가한다.
불순물 영역(329, 330)에는 이미 인이 1 ×1020∼1 ×1021 원자/㎤의 농도로 첨가되어 있지만, 여기서 첨가되는 붕소는 그 인의 농도의 적어도 3배 이상의 농도로 첨가되기 때문에, 이미 형성되어 있는 n형 불순물 영역이 완전히 p형으로 반전하여, p형 불순물 영역으로서 기능한다.
그 다음, 레지스트 마스크(328)를 제거한 후, 각각의 농도로 첨가된 n형 및 p형 불순물 원소를 활성화한다. 활성화 수단으로서는, 노 어닐법, 레이저 어닐법, 또는 램프 어닐법으로 행할 수 있다. 본 실시예에서는 전기로에서 질소 분위기 중에 800℃로 1시간 열처리를 행하였다.
상기 활성화를 행하기 전에, 게이트 전극(308∼312)을 마스크로 하여 자기정합적으로 게이트 절연막(307)을 제거하고, 공지의 실리사이드 공정을 행하고, FET의 소스 영역과 드레인 영역 상에 규화물 층을 형성할 수도 있다. 이때, 규화물 층을 형성하기 위한 열처리 공정을 상기 활성화 시에 행할 수 있다.
그 다음, 도 4(D)에 도시된 바와 같이, 제1 층간절연막(331)을 형성한다. 제1 층간절연막(331)으로서는, 규소를 함유한 절연막을 단층으로 사용하지만, 그 중간에 적층막이 조합될 수도 있다. 또한, 막 두께는 400 ㎚∼1.5 ㎛로 하면 좋다. 본 실시예에서는, 두께 200 ㎚의 질화산화규소막 상에 두께 800 ㎚의 산화규소막을 적층한 구조로 하였다.
또한, 3∼100%의 수소를 함유한 분위기 중에서 300∼450℃로 1∼12시간 열처리를 행하여 수소화 처리를 행한다. 이 공정은 열적으로 활성화된 수소에 의해 반도체막 중의 댕글링 본드(dangling bond)를 수소 종단하는 공정이다. 수소화의 다른 수단으로서, 플라즈마 수소화(플라즈마에 의해 활성화된 수소를 사용함)를 행할 수도 있다.
수소화 처리는 제1 층간절연막(331)을 형성하는 사이에 삽입될 수도 있다. 즉, 두께 200 ㎚의 질화산화규소막을 형성한 후에, 상기한 바와 같이 수소화 처리를 행하고, 그 후에 두께 800 ㎚의 산화규소막을 형성할 수도 있다.
그 다음, 제1 층간절연막(331)에 콘택트 홀을 형성하고, 소스 배선(332∼335) 및 드레인 배선(336∼338)을 형성한다. 본 실시예에서는, 이 배선을, 두께 100 ㎚의 티탄막, 두께 300 ㎚의 티탄 함유 알루미늄막, 및 두께 150 ㎚의 티탄막을 스퍼터링법에 의해 연속적으로 형성한 3층 구조의 적층막으로 하였다. 물론, 다른 도전막이 사용될 수도 있다.
그 다음, 50∼500 ㎚(대표적으로는, 200∼300 ㎚)의 두께로 제1 패시베이션막(339)을 형성한다. 본 실시예에서는, 제1 패시베이션막(339)으로서 두께 300 ㎚의 질화산화규소막을 사용하였다. 이것은 질화규소막으로 대체될 수도 있다. 질화산화규소막을 형성하기 전에 H2 또는 NH3 등과 같은 수소 함유 가스를 사용하여 플라즈마 처리를 행하는 것이 효과적이다. 이러한 전(前)처리에 의해 활성화된 수소가 제1 층간절연막(331)에 공급되고, 열처리를 행함으로써 제1 패시베이션막(339)의 막질이 개선된다. 그와 동시에, 제1 층간절연막(331)에 첨가된 수소가 하층 측으로 확산하기 때문에, 활성층을 효과적으로 수소화할 수 있다.
그 다음, 도 5(A)에 도시된 바와 같이, 유기 수지로 된 제2 층간절연막(340)을 형성한다. 유기 수지로서는, 폴리이미드, 폴리아미드, 아크릴, BCB(벤조시클로부텐) 등과 같은 재료가 사용될 수 있다. 특히, 제2 층간절연막(340)은 주로 평탄화를 위해 사용되므로, 평탄성이 우수한 아크릴을 사용하는 것이 바람직하다. 본 실시예에서는, FET에 의해 형성되는 단차를 충분히 평탄화하는 막 두께로 아크릴막을 형성한다. 그 막 두께는 1∼5 ㎛(더 바람직하게는 2∼4 ㎛)인 것이 좋다.
그 다음, 제2 층간절연막(340) 및 제1 패시베이션막(339)에 드레인 배선(338)에 이르는 콘택트 홀을 형성하고, 화소 전극(341)을 형성한다. 본 실시예에서는 화소 전극(341)으로서 두께 300 ㎚의 알루미늄 합금막(1 중량%의 티탄을 함유한 알루미늄막)을 형성한다.
그 다음, 도 5(B)에 도시된 바와 같이, 절연막(342)을 형성한다. 이 절연막(342)은 유기 수지막을 패터닝하여 형성될 수 있고, 또는 그 절연막이 두께 10∼300 ㎚의 규소를 함유할 수 있다. 그 절연막(342)은 화소와 화소 사이(화소 전극과 화소 전극 사이)를 채우도록 형성된다. 그 절연막(342)은 다음에 형성되는 발광층의 유기 EL 재료가 화소 전극(341)의 엣지부와 겹치지 않도록 하기 위해 형성된다.
그 다음, 스핀 코팅법에 의해 발광층(343)을 형성한다. 구체적으로는, 발광층(343)이 되는 유기 EL 재료를 클로로포름, 디클로로메탄, 크실렌, 톨루엔, 및 테트라히드로푸란과 같은 용매에 용해하여 도포한다. 그후, 열처리를 행하여 용매를 휘발시킨다. 그리하여, 유기 EL 재료로 된 막(발광층)이 형성된다. 본 실시예에서는, 녹색 광을 발광하는 발광층으로서 폴리페닐렌 비닐렌을 사용하여 발광층을 50 ㎚의 두께로 형성한다. 또한, 용매로서는 1.2-디클로로메탄을 사용하고, 80∼150 ℃의 열판(hot plate)에서 1분간 열처리를 행하여 그 용매를 휘발시킨다.
그 다음, 정공 주입층(344)을 20 ㎚의 두께로 형성한다. 정공 주입층(344)은 모든 화소에 공통으로 제공될 수 있기 때문에, 스핀 코팅법을 사용하여 정공 주입층(344)을 형성하는 것이 좋다. 본 실시예에서는, 폴리티오펜(PEDOT)을 수용액으로서 도포하고, 100∼150℃의 열판에서 1∼5분간 열처리를 행하여 수분을 증발시킨다. 이 경우, 폴리페닐렌 비닐렌이 불용성이기 때문에, 발광층(343)을 용해시킴이 없이 정공 주입층(344)을 형성할 수 있다.
정공 주입층(344)으로서 다른 폴리머계 유기 재료 및 모노머계 유기 재료가 사용될 수도 있다. 모노머계 유기 재료를 사용하는 경우에는, 증착법을 사용하여 정공 주입층(344)을 형성할 수 있다. 무기 재료도 사용될 수 있다.
본 실시예에서는, 발광층과 정공 주입층으로 된 2층 구조로 하지만, 그 외에 정공 수송층, 전자 주입층, 전자 수송층과 같은 다른 층이 제공될 수도 있다. 그러한 층이 조합된 각종 적층 구조의 예가 보고되어 있고, 본 발명에는 어떠한 구조라도 사용될 수 있다.
삭제
발광층(343)과 정공 주입층(344)의 형성 후, 일 함수가 작은 투명 도전막으로 된 양극(345)을 120 ㎚의 두께로 형성한다. 본 실시예에서는, 산화인듐에 10∼20 중량%의 산화아연을 첨가한 투명 도전막을 사용한다. 성막 방법으로서는, 발광층(343)과 정공 주입층(344)이 열화(劣化)되지 않도록 실온에서 증착법을 사용하는 것이 바람직하다.
양극(345)의 형성 후에 플라즈마 CVD법에 의해 질화산화규소막으로 된 제2 패시베이션막(346)을 300 ㎚의 두께로 형성한다. 이때에도 성막 온도에 주의할 필요가 있다. 성막 온도를 낮추기 위해 리모트(remote) 플라즈마 CVD법이 이용될 수 있다.
그리하여, 도 5(B)에 도시된 바와 같은 구조의 액티브 매트릭스 기판이 완성된다. 절연막(342)의 형성 후 제2 패시베이션막(346)을 형성할 때까지의 공정을 멀티체임버 방식(또는 인라인(in-line) 방식)의 박막 형성 장치를 사용하여 대기에의 노출 없이 연속적으로 행하는 것이 효과적이다.
본 실시예의 액티브 매트릭스 기판에서는, 화소부 뿐만 아니라 구동회로부에도 최적 구조의 FET가 배치되어, 매우 높은 신뢰성을 나타내고, 동작 성능을 증가시킨다.
먼저, 동작 속도를 떨어뜨리지 않도록 핫 캐리어 주입을 최대한으로 감소시키는 구조를 가지는 FET가 구동회로부를 형성하는 CMOS 회로의 n채널형 FET(205)로서 사용된다. 여기서 말하는 구동회로는 시프트 레지스터, 버퍼, 레벨 시프터, 샘플링 회로(샘플 앤드 홀드 회로), D/A 컨버터 등을 포함한다. 본 실시예의 경우에는, 도 5(B)에 도시된 바와 같이, n채널형 FET(205)의 활성층이 소스 영역(355), 드레인 영역(356), LDD 영역(357), 및 채널 형성 영역(358)으로 이루어져 있고, LDD 영역(357)은 게이트 절연막(307)을 사이에 두고 게이트 전극(309)과 겹쳐 있다. 이 구조는 전류 제어용 FET(202)의 구조와 동일하다.
드레인 영역 측에만 LDD 영역을 형성하고 있는 것은 동작 속도를 떨어뜨리지 않기 위한 배려이다. 또한, 이 n채널형 FET(205)에서는, 오프 전류 값에 너무 지나치게 주목할 필요는 없고, 오히려 동작 속도를 중시하는 편이 더 좋다. 따라서, LDD 영역(357)이 게이트 전극과 완전히 겹쳐 저항 성분을 최소로 감소시키는 것이 바람직하다.
CMOS 회로의 p채널형 FET(206)는 소스 영역(329), 드레인 영역(330), 및 채널 형성 영역(359)을 포함한다. 또한, 핫 캐리어의 주입으로 인한 열화가 거의 무시될 수 있기 때문에, LDD 영역을 특별히 마련할 필요는 없지만, 그것을 마련할 수도 있다.
실제로는, 도 5(B)까지 완료한 후에, 대기에의 노출이 없도록, 기밀성이 높고 가스 누출이 거의 없는 보호 필름(라미네이트 필름 또는 자외선 경화 수지 필름과 같은) 또는 투광성 밀봉재(시일재)를 사용하여 패키징(봉지(封止))하는 것이 바람직하다. 밀봉재의 내부를 불활성 기체, 불활성 액체, 또는 불활성 고체로 충전하고 밀봉재 내부에 건조제(예를 들어, 산화바륨)를 배치하면, EL 소자의 신뢰성이 향상된다.
또한, 패키징 처리 등에 의해 기밀성을 향상시킨 후, 기판 상에 형성된 소자 또는 회로로부터의 출력 단자와 외부 신호 단자를 접속하기 위한 커넥터(FPC: 가요성 인쇄 회로)를 부착하여, EL 소자를 사용한 전자 기기를 완성한다. 본 명세서에서의 전자 기기는 외부로부터의 신호를 입력하기 위한 커넥터와 그 커넥터에 접속된 집적회로를 포함한다.
여기서, 본 실시예의 EL 표시장치의 회로 구성의 예를 도 7을 참조하여 설명한다. 본 실시예의 EL 표시장치는 소스측 구동회로(701), 화소부(708), 및 게이트측 구동회로(709)를 가지고 있다. 또한, 본 실시예에서, 구동회로부란 소스측 구동회로 및 게이트측 구동회로를 포함하는 총칭이다.
본 실시예에서는, 화소부(708)에 스위칭용 FET로서 멀티게이트 구조의 n채널형 FET가 제공되고, 이 스위칭용 FET는 게이트측 구동회로(709)에 접속된 게이트 배선과 소스측 구동회로(701)에 접속된 소스 배선과의 각 교차점에 배치되어 있다. 또한, 스위칭용 FET의 드레인은 전류 제어용 FET의 게이트에 전기적으로 접속되어 있다.
소스측 구동회로(701)는 시프트 레지스터(702), 버퍼(703), 래치(A)(704), 버퍼(705), 래치(B)(706), 및 버퍼(707)를 가지고 있다. 또한, 아날로그 구동의 경우에는, 래치(A) 및 래치(B) 대신에 샘플링 회로가 제공된다. 게이트측 구동회로(709)는 시프트 레지스터(710) 및 버퍼(711)를 가지고 있다.
또한, 도시되지 않았지만, 화소부(708)를 사이에 두고 게이트측 구동회로(709)의 반대측에 추가로 게이트측 구동회로가 제공될 수도 있다. 이 경우, 양측은 동일한 구조로 게이트 배선을 공유하여, 한쪽이 파괴되어도 다른 쪽이 게이트 신호를 보내어 화소부를 정상으로 동작시키는 구성으로 한다.
상기한 구성은 도 3∼도 5에 나타낸 제작공정에 따라 FET를 제작함으로써 쉽게 실현될 수 있다. 본 실시예에서는, 화소부와 구동회로부의 구성만을 나타내지만, 본 실시예의 제작공정을 사용하면, 신호 분할 회로, D/A 컨버터 회로, 연산 증폭기 회로, γ-보정 회로와 같은 논리 회로를 동일 기판 상에 형성하는 것이 가능하고, 또한 메모리부, 마이크로프로세서 등도 형성할 수 있는 것으로 고려된다.
또한, EL 소자를 보호하기 위한 봉입(封入)공정까지 행한 후의 본 실시예의 EL 표시장치를 도 8(A) 및 도 8(B)를 참조하여 설명한다. 필요에 따라서는, 도 7에서 사용된 부호를 인용한다.
도 8(A)는 EL 소자를 보호하기 위한 봉입공정까지를 완료한 상태를 나타내는 상면도이다. 점선으로 나타낸 부호 701은 소스측 구동회로, 부호 708은 화소부, 부호 709는 게이트측 구동회로이다. 또한, 부호 801은 커버재, 부호 802는 제1 밀봉재, 부호 803은 제2 밀봉재를 나타내고, 제1 밀봉재(802)로 둘러싸인 내측의 커버재(801)와 액티브 매트릭스 기판과의 사이에는 충전재(도시되지 않음)가 제공된다.
또한, 부호 804는 소스측 구동회로(701) 및 게이트측 구동회로(709)에 입력되는 신호를 전송하기 위한 접속 배선을 나타낸다. 이 접속 배선은 외부 입력 단자가 되는 FPC(805)로부터 비디오 신호 및 클록 신호를 받는다.
도 8(A)의 A-A'선에 따른 단면도를 도 8(B)에 나타낸다. 도 8(A)와 도 8(B)에서 동일 구성요소에 동일 부호가 사용되고 있다.
도 8(B)에 도시된 바와 같이, 단결정 규소 기판(806)상에는 화소부(708)와 게이트측 구동회로(709)가 형성되어 있다. 화소부(708)는 전류 제어용 FET(202)와 그 전류 제어용 FET(202)의 드레인에 전기적으로 접속된 화소 전극(341)을 포함하는 다수의 화소로 형성된다. 또한, 게이트측 구동회로(709)는 n채널형 FET(205)와 p채널형 FET(206)를 상보적으로 조합한 CMOS 회로를 사용하여 형성된다.
화소 전극(341)은 EL 소자의 음극으로서 기능한다. 또한, 화소 전극(341)의 양끝에는 절연막(342)이 형성되고, 또한 발광층(343)과 정공 주입층(344)이 형성된다. 또한, 그 위에는 EL 소자의 양극(345)과 제2 패시베이션막(346)이 형성된다.
본 실시예의 경우, 양극(345)은 모든 화소에 공통의 배선으로도 기능하고, 접속 배선(804)을 통해 FPC(805)에 전기적으로 접속되어 있다. 또한, 화소부(708) 및 게이트측 구동회로(709)에 포함되는 소자는 모두 제2 패시베이션막(346)에 의해 덮여 있다. 제2 패시베이션막(346)은 생략될 수도 있지만, 각 소자를 외부로부터 차단하기 위해 마련되는 것이 바람직하다.
그 다음, 디스펜서(dispenser)에 의해 제1 밀봉재(802)를 형성한 후, 스페이서(도시되지 않음)를 산포하여 커버재(801)를 접착한다. 스페이서는 액티브 매트릭스 기판과 커버재(801)와의 사이의 거리를 확보하기 위해 산포된다. 또한, 진공 주입법에 의해 제1 밀봉재(802)의 내부에 충전재(807)를 충전한다. 이상의 공정은 액정 표시장치의 셀 조립 공정에서 사용되는 기술이 그 대로 사용될 수 있다. 제1 밀봉재(802)로서는 광 경화성 수지를 사용하는 것이 바람직하지만, EL 층의 내열성이 허용하면 열 경화성 수지를 사용할 수도 있다. 제1 밀봉재(802)는 가능한 한 수분과 산소를 투과하지 않는 재료인 것이 바람직하다. 또한, 제1 밀봉재(802)의 내부에 건조제를 첨가할 수도 있다.
그 다음, EL 소자를 덮도록 충전재(807)를 제공한다. 이 충전재(807)는 커버재(801)를 접착하기 위한 접착제로도 기능한다. 충전재(807)로서는, 폴리이미드, 아크릴, PVC(폴리비닐 클로라이드), 에폭시 수지, 실리콘 수지, PVB(폴리비닐 부티랄), 또는 EVA(에틸렌 비닐 아세테이트)가 사용될 수 있다.
충전재(807)의 내부에 건조제(도시되지 않음)를 배치하여 두면, 흡습 효과를 유지할 수 있기 때문에 바람직하다. 이때, 건조제는 충전재에 첨가된 것이어도 좋고 충전재에 봉입된 것이어도 좋다. 또한, 상기 스페이서(도시되지 않음)로서, 흡습성이 있는 재료를 사용하는 것이 효과적이다. 그러나, 본 실시예의 경우에는 충전재(807)의 쪽으로부터 발광하기 위해 투광성의 충전재를 사용할 필요가 있다.
또한, 본 실시예에서는 커버재(801)로서, 유리 판, 석영 판, 플라스틱 판, 세라믹 판, FRP(섬유유리 강화 플라스틱) 판, PVF(폴리비닐 플루오라이드) 필름, 마일러(Milar) 필름, 폴리에스터 필름, 또는 아크릴 필름이 사용될 수 있다. 본 실시예에서는 커버재(801)도 충전재와 마찬가지로 투광성이어야 한다.
충전재(807)를 사용하여 커버재(801)를 접착한 후, 제1 밀봉재(802)의 측면(노출면)을 덮도록 제2 밀봉재(803)를 부착한다. 제2 밀봉재(803)로서는 제1 밀봉재(802)와 동일한 재료가 사용될 수 있다.
이상과 같은 절차를 사용하여 EL 소자를 충전재(807)내에 봉입함으로써, EL 소자를 외부로부터 완전히 차단하고, EL 층의 산화로 인한 EL 소자의 열화를 촉진하는 수분 및 산소와 같은 물질이 외부로부터 침입하는 것을 방지할 수 있다. 따라서, 신뢰성이 높은 EL 표시장치가 제작될 수 있다.
[실시예 2]
본 실시예에서는, 도 2(B)에 도시된 회로도(구성)와는 다른 구조의 화소로 한 경우의 예를 도 9에 나타낸다. 본 실시예에서, 부호 901은 스위칭용 FET(902)의 소스 배선, 부호 903은 스위칭용 FET(902)의 게이트 배선, 부호 904는 전류 제어용 FET, 부호 905는 커패시터, 부호 906, 908은 전류 공급선, 부호 907은 EL 소자를 나타낸다.
커패시터(905)는 전류 제어용 FET(904)의 게이트 용량의 전위를 유지하기 위해 사용된다. 그 때문에, 실질적으로 화소 내에는 커패시터(905)를 형성하고 있지 않기 때문에 점선으로 나타내고 있다.
도 9(A)는 2개의 화소 사이에서 전류 공급선(906)을 공통으로 한 경우의 예이다. 즉, 2개의 화소가 전류 공급선(906)을 중심으로 선대칭이 되도록 형성되어 있는 점에 특징이 있다. 이 경우, 전류 공급선의 수가 감소될 수 있으므로, 화소부를 더욱 고정세화(高精細化)할 수 있다.
또한, 도 9(B)는 전류 공급선(908)을 게이트 배선(903)에 평행하게 형성한 경우의 예이다. 도 9(B)에서는, 전류 공급선(908)과 게이트 배선(903)이 겹치지 않도록 하는 구조로 되어 있다. 양자가 상이한 층에 형성되는 배선이면, 양자가 절연막을 사이에 두고 겹치도록 형성할 수도 있다. 이 경우, 전류 공급선(908)과 게이트 배선(903)에서 전유 면적을 공유할 수 있으므로, 화소부를 더욱 고정세화할 수 있다.
또한, 도 9(C)는 도 9(B)와 마찬가지로 전류 공급선(908)을 게이트 배선(903)에 평행하게 형성하고, 또한 2개의 화소를 전류 공급선(908)을 중심으로 선대칭이 되도록 형성하는 점에 특징이 있다. 또한, 전류 공급선(908)을 게이트 배선(903a, 903b)들 중 하나와 겹치도록 형성하는 것도 효과적이다. 이 경우, 전류 공급선의 수가 감소될 수 있으므로, 화소부를 더욱 고정세화할 수 있다.
또한, 본 실시예의 화소 구조를 가지는 EL 표시장치를 실시예 1의 전자 기기의 표시부로서 사용하는 것이 효과적이다.
[실시예 3]
본 실시예에서는, 도 1에 도시된 전류 제어용 FET(202)의 소자 구조를 상이한 것으로 한 예를 도 10(A)∼도 10(D)를 참조하여 설명한다. 구체적으로는, LDD 영역의 배치를 상이한 것으로 한 예를 설명한다. 또한, 도 1에 도시된 전류 제어용 FET(202)의 것과 동일한 부분을 동일한 부호로 나타낸다.
도 10(A)에 도시된 전류 제어용 FET(202A)는 도 1에 도시된 전류 제어용 FET(202)로부터 LDD 영역(33)을 생략한 구조로 한 예이다. 도 1에 도시된 구조의 경우에는, 스위칭용 FET(201)가 삼중 게이트 구조를 가지기 때문에, 오프 전류 값이 매우 작고, 디지털 구동 방식을 사용하면 전류 제어용 FET(202A)의 게이트의 전위를 유지하기 위한 커패시터의 용량이 매우 작게 될 수 있다.
따라서, 본 실시예의 도 10(A)에 도시된 바와 같이, 게이트 전극(35)과 드레인 영역(32) 사이에 형성되는 게이트 용량만으로도 충분히 전류 제어용 FET(202A)의 게이트의 전위를 유지하는 것이 가능하다.
다음, 도 10(B)에 도시된 전류 제어용 FET(202B)는 게이트 전극(35)이 게이트 절연막을 사이에 두고 LDD 영역(51)의 일부와 겹쳐 있는 예이다. 이 경우, 게이트 전극(35)과 겹치지 않는 LDD 영역(51)의 부분이 저항기(resistor)로서 기능하여 오프 전류 값을 감소시키는 효과를 가진다. 즉, 도 10(B)의 구조로 함으로써, 핫 캐리어 주입으로 인한 열화를 억제하는 것과 오프 전류 값을 낮추는 것을 동시에 실현할 수 있다.
다음, 도 10(C)에 도시된 전류 제어용 FET(202C)는 도 10(B)에 도시된 LDD 영역(51)을 소스 영역(31)측 뿐만 아니라 드레인 영역(32)측에도 마련한 예이다. 이 실시예에서는, 추가 영역이 LDD 영역(52)으로 된다. 그러한 구조는 아날로그 구동 방식에 사용되는 샘플링 회로와 같이 전자의 흐름 방향이 변하는(소스 영역과 드레인 영역이 반전됨) 경우에 효과적인 구조이다.
따라서, 도 10(C)의 구조를 스위칭용 FET에 사용하는 것도 가능하다. 이 경우에도, 핫 캐리어 주입으로 인한 열화를 억제하는 것과 오프 전류 값을 낮추는 것을 동시에 실현할 수 있다.
다음, 도 10(D)에 도시된 전류 제어용 FET(202D)는 도 1에 도시된 LDD 영역(33)을 소스 영역(31)측과 드레인 영역(32)측 모두에 마련한 예이다. 이 실시예에서는, 추가 영역이 LDD 영역(53)으로 된다. 그러한 구조는 아날로그 구동 방식에 사용되는 샘플링 회로와 같이 전자의 흐름 방향이 변하는 경우에 효과적인 구조이다.
또한, 본 실시예의 어느 구조라도 실시예 1의 전류 제어용 FET(202)와의 대체가 가능하고, 또한 실시예 2와 조합될 수도 있다.
[실시예 4]
본 실시예에서는, 대형 기판(대형 웨이퍼)을 사용하여 본 발명의 EL 표시장치를 다수 제작하는 경우에 대하여 설명한다. 설명을 위해, 도 11∼도 13의 상면도를 사용한다. 또한, 각 상면도에는 A-A'선 및 B-B'선에 따른 단면도도 나타내고 있다.
도 11(A)는 실시예 1에서 제작된 액티브 매트릭스 기판 상에 밀봉재를 형성한 상태를 나타내는 도면이다. 부호 61은 액티브 매트릭스 기판을 나타내고, 제1 밀봉재(62)가 다수의 장소에 제공되어 있다. 제1 밀봉재(62)는 개구부(63)를 확보한 채 형성된다.
제1 밀봉재(62)에는 충전재(봉형 스페이서)가 첨가될 수도 있다. 또한, 액티브 매트릭스 기판(61) 전체에 구형(球形) 스페이서(64)가 산포된다. 이 스페이서(64)의 산포는 제1 밀봉재(62)의 형성 전 또는 후에 행해질 수 있다. 어느 경우라도 충전재(도시되지 않음) 또는 스페이서(64)에 의해 액티브 매트릭스 기판(61)과 그 위의 커버재와의 거리를 확보하는 것이 가능하다.
또한, EL 소자의 열화를 억제하는 관점에서, 스페이서(64)가 흡습성을 가지게 하는 것이 효과적이다. 또한, 스페이서(64)가 발광층으로부터 발광되는 광을 투과하는 재료로 만들어지는 것이 바람직하다.
제1 밀봉재(62)에 의해 둘러싸인 영역(65) 내에는 화소부와 구동회로부가 포함되어 있다. 본 명세서에서는, 화소부와 구동회로부로 이루어지는 부분을 액티브 매트릭스부라고 부른다. 즉, 액티브 매트릭스 기판(61)은, 화소부와 구동회로부의 조합으로 된 액티브 매트릭스부를 하나의 대형 기판 상에 다수 형성하도록 되어 있다.
도 11(B)는 액티브 매트리스 기판(61)에 커버재(66)가 접합된 상태를 나타낸다. 본 명세서에서는, 액티브 매트릭스 기판(61), 제1 밀봉재(62), 및 커버재(66)를 포함하는 셀을 액티브 매트릭스 셀이라 부른다.
상기한 접합에는 액정의 셀 조립 공정과 유사한 공정이 사용될 수 있다. 또한, 커버재(66)로서는, 액티브 매트릭스 기판(61)과 동일한 면적을 가지는 투명 기판(또는 투명 필름)이 사용될 수 있다. 따라서, 도 11(B)의 상태에서는, 그 투명 기판이 모든 액티브 매트릭스부에 공통되는 커버재로서 사용된다.
커버재(66)를 접합한 후, 액티브 매트릭스 셀을 다수로 분할한다. 본 실시예에서는, 액티브 매트릭스 기판(61)과 커버재(66)를 다수로 분할할 때 스크라이버(scriber)를 사용한다. 스크라이버는 기판에 가는 홈(스크라이브 홈)을 형성한 후에 그 스크라이브 홈에 충격을 가하여 스크라이브 홈을 따라 크랙을 발생시켜 기판을 다수로 분할하는 장치이다.
또한, 기판을 다수로 분할하는 장치로서, 다이서(dicer)도 알려져 있다. 다이서는 경질(硬質) 커터(다이싱 톱(dicing saw)으로도 불림)를 고속 회전시켜 기판에 닿게 하여 기판을 다수로 분할하는 장치이다. 그러나, 다이서를 사용할 때는, 발열 및 연마분의 비산을 방지하기 위해 다이싱 톱에 물을 분사한다. 따라서, EL 표시장치를 제작하는 경우에는, 물을 사용하지 않아도 되는 스크라이버를 사용하는 것이 바람직하다.
액티브 매트릭스 기판(61)과 커버재(66)에 스크라이브 홈을 형성하는 순서로서는, 먼저, 화살표(a)의 방향으로 스크라이브 홈(67a)을 형성하고, 그 다음, 화살표(b)의 방향으로 스크라이브 홈(67b)을 형성한다. 이때, 개구부(63)의 부근을 통과하는 스크라이브 홈은 제1 밀봉재(62)를 절단하도록 형성된다. 그렇게 함으로써, 액티브 매트릭스 셀의 끝면에 개구부(63)가 나타나게 되기 때문에, 후의 충전재 주입 공정이 용이하게 된다.
이렇게 하여 스크라이브 홈을 형성한 후, 실리콘 수지 등으로 된 탄성 바(bar)에 의해 스크라이브 홈에 충격을 가하여 크랙을 발생시켜 액티브 매트릭스 기판(61)과 커버재(66)를 다수로 분할한다.
도 12(A)는 첫번째 분할 후의 상태를 나타내고, 이 분할을 통해 각각 2개의 액티브 매트릭스부를 포함하는 액티브 매트릭스 셀(68, 69)이 형성된다. 그 다음, 액티브 매트릭스 기판(61), 제1 밀봉재(62), 및 커버재(66)로 형성된 공간 내에 진공 주입법에 의해 충전재(70)를 주입한다. 진공 주입법은 액정 주입 기술로서 잘 알려져 있기 때문에, 그에 관한 설명은 생략한다. 이때, 충전재(70)의 점도는 3∼15 cp로 하는 것이 바람직하다. 그러한 점도를 가지는 충전재를 선택하거나 또는 용매 등으로 희석하여 소망의 점도로 할 수도 있다. 또한, 충전재에 건조제를 첨가한 상태로 진공 주입법을 행할 수도 있다.
이렇게 하여, 도 12(A)에 도시된 바와 같이 충전재(70)가 충전된다. 또한, 본 실시예에서는 충전재(70)를 다수의 액티브 매트릭스 셀 속에 동시에 충전하는 방식을 나타내고 있지만, 이와 같은 방식은 대각선 길이 0.5∼1 인치 정도의 소형 EL 표시장치의 제작에 적합하다. 한편, 대각선 길이 5∼30 인치 정도의 대형 EL 표시장치를 제작하는 경우에는, 각각의 액티브 매트릭스 셀로 분할한 후에 충전재(70)를 충전하는 것이 좋다.
상기한 빙식으로 충전재(70)가 충전된 후에, 충전재(70)를 경화시켜 액티브 매트릭스 기판(61)과 커버재(66)의 밀착성을 더욱 높인다. 충전재(70)가 자외선 경화 수지인 경우에는 자외선을 조사하고, 충전재(70)가 열 경화성 수지인 경우에는 가열한다. 그러나, 열 경화성 수지를 사용하는 경우에는 유기 EL 재료의 내열성에 주의하여야 한다.
그 다음, 다시 액티브 매트릭스 기판(61)과 커버재(66)에 스크라이브 홈을 형성한다. 그 순서로서는, 먼저, 화살표(a)의 방향으로 스크라이브 홈(67a)을 형성하고, 그 다음, 화살표(b)의 방향으로 스크라이브 홈(67b)을 형성한다. 이때, 분할 후에 액티브 매트릭스 기판(61)에 비하여 커버재(66)의 면적이 작게 되도록 스크라이브 홈을 형성한다.
이렇게 하여 스크라이브 홈을 형성한 후, 실리콘 수지 등으로 된 탄성 바에 의해 스크라이브 홈에 충격을 가하여 크랙을 발생시켜 액티브 매트릭스 셀(72∼75)을 분할한다. 도 13(A)는 두번째 분할 후의 상태를 나타낸다. 또한, 각각의 액티브 매트릭스 셀(72∼75)에는 FPC(76)를 부착한다.
끝으로, 도 13(B)에 도시된 바와 같이, 각각의 액티브 매트릭스 셀(72∼75)의 기판 끝면(제1 밀봉재(62) 또는 충전재(70)의 노출면) 및 FPC(76)를 덮도록 제2 밀봉재(77)를 형성한다. 제2 밀봉재(77)는 탈가스가 거의 일어나지 않는 자외선 경화 수지 등으로 형성될 수 있다.
상기한 공정에 의해, 도 13(B)에 도시된 바와 같은 EL 표시장치가 완성된다. 상기한 바와 같이, 본 실시예를 실시함으로써, 하나의 기판으로부터 다수의 EL 표시장치가 제작될 수 있다. 예를 들어, 620 ㎜ ×720 ㎜의 기판으로부터 대각선 길이 13∼14 인치의 EL 표시장치가 6개 형성될 수 있고, 대각선 길이 15∼17 인치의 EL 표시장치가 4개 형성될 수 있다. 따라서, 스루풋이 크게 향상될 수 있고, 제작비용이 감소될 수 있다.
또한, 본 실시예의 EL 표시장치 제작공정은 실시예 1∼3의 어느 구성을 포함하는 EL 표시장치의 제작에도 사용될 수 있다.
[실시예 5]
본 실시예에서는, 실시예 4에서 충전재(70)를 사용하지 않는 경우의 예에 대하여 설명한다. 본 실시예는, 액티브 매트릭스 셀을 진공 중에 배치한 후 1∼2 기압으로 가압된 건조한 불활성 가스를 제1 밀봉재(62)에 의해 둘러싸인 영역 속에 봉입하는 것을 특징으로 한다. 불활성 가스로서는, 질소 또는 희가스(대표적으로는, 아르곤, 헬륨, 또는 네온)가 사용될 수 있다.
또한, 본 실시예는 실시예 4에서 진공 주입되는 재료를 가스로 하는 것을 제외하고는 실시예 4의 공정을 그대로 사용할 수 있다. 따라서, 본 실시예의 EL 표시장치 제작공정은 실시예 1∼3의 어느 구성을 포함하는 EL 표시장치의 제작에도 사용될 수 있다.
[실시예 6]
실시예 1∼5에서는 EL 표시장치에 관하여 설명하였지만, 본 발명은 액티브 매트릭스형 일렉트로크로믹(electrochromic) 디스플레이(ECD), 전계 방출(field emission) 디스플레이(FED), 또는 액정 디스플레이(LCD)에도 사용될 수 있다.
즉, 본 발명은 발광소자 또는 수광소자를 FET에 전기적으로 접속한 전자장치 모두에 사용될 수 있다.
[실시예 7]
본 발명에 따라 제작되는 EL 표시장치는 자기 발광형(self-emitting type)이므로, 액정 표시장치에 비하여 밝은 장소에서 보다 우수한 표시 화상의 시인성(視認性)을 나타낸다. 또한, EL 표시장치는 넓은 시야각을 가진다. 따라서, EL 표시장치는 각종 전자장치의 표시부에 적용될 수 있다. 예를 들어, 대형 화면으로 TV 프로그램 등을 보기 위해, 본 발명에 따른 EL 표시장치가 대각선 크기 30 인치 이상(전형적으로 40 인치 이상)의 EL 디스플레이(즉, EL 표시장치가 프레임 내에 설치된 디스플레이)의 표시부로서 사용될 수 있다.
EL 디스플레이에는, 퍼스널 컴퓨터용 디스플레이, TV 방송 프로그램 수신용 디스플레이, 광고 표시용 디스플레이와 같은, 정보 표시에 사용되는 모든 종류의 디스플레이가 포함된다. 또한, 본 발명에 따른 EL 표시장치는 다른 각종 전자장치의 표시부로서 사용될 수 있다.
그러한 전자장치로는, 비디오 카메라, 디지털 카메라, 고글형 표시장치(헤드 장착형 표시장치), 자동차 내비게이션 시스템, 음향 재생 장치(오디오 기기), 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기(모바일 컴퓨터, 휴대 전화기, 휴대형 게임기, 전자 책 등), 및 기록 매체를 구비한 화상 재생 장치(더 구체적으로는, DVD(digital versatile disc)와 같은 기록 매체를 재생할 수 있고, 재생된 화상을 표시하는 표시장치를 포함하는 장치) 등을 들 수 있다. 특히, 비스듬한 방향에서 보는 일이 많은 휴대형 정보 단말기는 넓은 시야각이 중요시되기 때문에, EL 표시장치를 사용하는 것이 바람직하다. 그러한 전자장치의 여러가지 구체 예를 도 14 및 도 15에 나타낸다.
도 14(A)는 프레임(2001), 지지대(2002), 표시부(2003) 등을 포함하는 EL 디스플레이를 나타낸다. 본 발명은 표시부(2003)에 적용될 수 있다. EL 디스프플레이는 자기 발광형이므로, 백라이트를 필요로 하지 않는다. 따라서, 그의 표시부는 액정 표시장치의 것보다 얇은 두께를 가질 수 있다.
도 14(B)는 본체(2101), 표시부(2102), 음성 입력부(2103), 조작 스위치(2104), 배터리(2105), 및 수상(受像)부(2106) 등을 포함하는 비디오 카메라를 나타낸다. 본 발명의 EL 표시장치는 표시부(2102)에 사용될 수 있다.
도 14(C)는 본체(2201), 신호 케이블(2202), 헤드 장착 밴드(2203), 표시부(2204), 광학계(2205), EL 표시장치(2206) 등을 포함하는 헤드 장착형 EL 디스플레이의 일부(우측 절반부)를 나타낸다. 본 발명은 EL 표시장치(2206)에 적용될 수 있다.
도 14(D)는 본체(2301), 기록 매체(DVD 등)(2302), 조작 스위치(2303), 표시부(a)(2304), 표시부(b)(2305) 등을 포함하는, 기록 매체를 구비한 화상 재생 장치(더 구체적으로는, DVD 재생 장치)를 나타낸다. 표시부(a)는 주로 화상 정보를 표시하는데 사용되고, 표시부(b)는 주로 문자 정보를 표시하는데 사용된다. 본 발명의 EL 표시장치는 이들 표시부(a) 및 표시부(b) 모두에 사용될 수 있다. 기록 매체를 구비한 화상 재생 장치에는 CD 재생 장치, 게임기 등도 포함된다.
도 14(E)는 본체(2401), 카메라부(2402), 수상부(2403), 조작 스위치(2404), 표시부(2405) 등을 포함하는 휴대형(모바일) 컴퓨터를 나타낸다. 본 발명의 EL 표시장치는 표시부(2405)에 사용될 수 있다.
도 14(F)는 본체(2501), 프레임(2502), 표시부(2503), 키보드(2504) 등을 포함하는 퍼스널 컴퓨터를 나타낸다. 본 발명의 EL 표시장치는 표시부(2503)에 사용될 수 있다.
장래에 EL 재료의 발광 휘도가 높게 되면, 본 발명의 EL 표시장치는 출력 화상 정보를 포함하는 광을 렌즈 등에 의해 확대하여 투영하는 프론트형 또는 리어형 프로젝터에 적용될 수 있을 것이다.
상기한 전자장치는 인터넷, CATV(케이블 TV 시스템)와 같은 전자통신회선을 통해 배신(配信)되는 정보를 표시하는 일이 많게 되고, 특히 동화상 정보를 표시하는 기회가 증가할 것이다. EL 재료의 응답 속도가 매우 높기 때문에, EL 표시장치는 동화상을 표시하는데 적합하다. 그러나, 화소간의 윤곽이 불명료하게 되면, 동화상 전체가 명료하게 표시될 수 없다. 본 발명의 EL 표시장치는 화소간의 윤곽이 명료하게 될 수 있기 때문에, 본 발명의 EL 표시장치를 전자장치의 표시부에 적용하는 것이 매우 유리하다.
EL 표시장치는 발광하는 부분이 전력을 소비하므로, 그 발광부분이 가능한 한 작게 되도록 정보를 표시하는 것이 바람직하다. 따라서, 예를 들어, 휴대형 정보 단말기, 더 구체적으로는, 휴대 전화기 또는 오디오 기기와 같이 주로 문자 정보를 표시하는 표시부에 EL 표시장치가 적용되는 경우에는, 비발광부분을 배경으로 하고 발광부분에서 문자 정보를 형성하도록 EL 표시장치를 구동하는 것이 바람직하다.
다음, 도 15(A)는, 본체(2601), 음성 출력부(2602), 음성 입력부(2603), 표시부(2604), 조작 스위치(2605), 및 안테나(2606)를 포함하는 휴대 전화기를 나타낸다. 본 발명의 EL 표시장치는 표시부(2604)에 사용될 수 있다. 그 표시부(2604)는 흑색 배경에 백색 문자를 표시함으로써 휴대 전화기의 소비전력을 감소시킬 수 있다.
도 15(B)는 본체(2701), 표시부(2702), 및 조작 스위치(2703, 2704)를 포함하는 음향 재생 장치, 구체적으로는, 자동차 오디오 기기를 나타낸다. 본 발명의 EL 표시장치는 표시부(2702)에 사용될 수 있다. 본 실시예에서는 장착형의 자동차 오디오 기기를 나타내지만, 본 발명은 세트형의 오디오 기기에도 적용될 수 있다. 그 표시부(2702)는 흑색 배경에 백색 문자를 표시함으로써 소비전력을 감소시킬 수 있어, 휴대형 오디오 기기에 특히 유리하다.
상기한 바와 같이, 본 발명은 모든 분야의 광범위한 전자장치에 다양하게 적용될 수 있다. 본 실시예의 전자장치는 실시예 1∼6의 구성을 자유롭게 조합한 구성을 가지는 EL 표시장치를 사용함으로써 얻어질 수 있다.
본 발명에 따르면, 특성 편차가 적은 FET를 사용한 화소가 실현될 수 있고, 화소간에 발광소자의 발광 특성 편차가 적고 색 재현성이 높은 전자장치가 얻어질 수 있다. 또한, 역할에 따라 상이한 구조를 가지는 FET를 화소 내에 배치함으로써, 신뢰성이 높은 전자장치가 얻어질 수 있다.
또한, 본 발명의 전자장치를 표시부로서 사용함으로써, 성능 및 신뢰성이 높은 전자 기기가 얻어질 수 있다.

Claims (55)

  1. 제1 FET;
    상기 제1 FET의 드레인 배선에 전기적으로 접속된 적어도 하나의 게이트 전극을 가진 제2 FET; 및
    상기 제2 FET의 드레인 배선에 전기적으로 접속된 발광소자를 포함하고;
    상기 제2 FET는, 게이트 절연막을 사이에 두고 상기 게이트 전극과 일부 또는 전부가 겹치도록 제공된, 단결정 반도체로 된 LDD 영역을 가지는 것을 특징으로 하는 전자장치.
  2. 제 1 항에 있어서, 상기 제2 FET의 상기 LDD 영역이 2 ×1016∼5 ×1019 원자/㎤의 농도 범위로 n형 불순물 원소를 함유하는 것을 특징으로 하는 전자장치.
  3. 제 1 항에 있어서, 상기 전자장치가, 전계발광(electroluminescence) 표시장치, 액정 표시장치, 전계 방출(field emission) 표시장치, 및 일렉트로크로믹(electrochromic) 표시장치로 이루어진 군에서 선택된 표시장치인 것을 특징으로 하는 전자장치.
  4. 제 3 항에 있어서, 상기 표시장치가, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 오디오 기기, 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기, 및 화상 재생 장치로 이루어진 군에서 선택된 전자 기기에 설치되는 것을 특징으로 하는 전자장치.
  5. 서로 직렬로 접속된 다수의 FET로 이루어진 제1 FET;
    상기 제1 FET의 드레인 배선에 전기적으로 접속된 적어도 하나의 게이트 전극을 가진 제2 FET; 및
    상기 제2 FET의 드레인 배선에 전기적으로 접속된 발광소자를 포함하고;
    상기 제2 FET는, 게이트 절연막을 사이에 두고 상기 게이트 전극과 일부 또는 전부가 겹치도록 제공된, 단결정 반도체로 된 LDD 영역을 포함하는 것을 특징으로 하는 전자장치.
  6. 제 5 항에 있어서, 상기 제2 FET의 상기 LDD 영역이 2 ×1016∼5 ×1019 원자/㎤의 농도 범위로 n형 불순물 원소를 함유하는 것을 특징으로 하는 전자장치.
  7. 제 5 항에 있어서, 상기 전자장치가, 전계발광 표시장치, 액정 표시장치, 전계 방출 표시장치, 및 일렉트로크로믹 표시장치로 이루어진 군에서 선택된 표시장치인 것을 특징으로 하는 전자장치.
  8. 제 7 항에 있어서, 상기 표시장치가, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 오디오 기기, 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기, 및 화상 재생 장치로 이루어진 군에서 선택된 전자 기기에 설치되는 것을 특징으로 하는 전자장치.
  9. 화소부와 구동회로부를 가진 전자장치에 있어서,
    상기 구동회로부는, 게이트 절연막을 사이에 두고 게이트 전극과 겹치도록 제공된 LDD 영역을 가진 n채널형 FET를 포함하고,
    상기 화소부는, 제1 FET, 제2 FET, 및 그 제2 FET에 전기적으로 접속된 발광소자를 포함하고,
    상기 제2 FET는, 게이트 절연막을 사이에 두고 게이트 전극과 일부 또는 전부가 겹치도록 제공된, 단결정 반도체로 된 LDD 영역을 가지는 것을 특징으로 하는 전자장치.
  10. 제 9 항에 있어서, 상기 제2 FET의 상기 LDD 영역이 2 ×1016∼5 ×1019 원자/㎤의 농도 범위로 n형 불순물 원소를 함유하는 것을 특징으로 하는 전자장치.
  11. 제 9 항에 있어서, 상기 전자장치가, 전계발광 표시장치, 액정 표시장치, 전계 방출 표시장치, 및 일렉트로크로믹 표시장치로 이루어진 군에서 선택된 표시장치인 것을 특징으로 하는 전자장치.
  12. 제 11 항에 있어서, 상기 표시장치가, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 오디오 기기, 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기, 및 화상 재생 장치로 이루어진 군에서 선택된 전자 기기에 설치되는 것을 특징으로 하는 전자장치.
  13. 화소부와 구동회로부를 가진 전자장치에 있어서,
    상기 구동회로부는, 게이트 절연막을 사이에 두고 게이트 전극과 겹치도록 제공된 LDD 영역을 가진 n채널형 FET를 포함하고,
    상기 화소부는, 제1 FET, 제2 FET, 및 그 제2 FET에 전기적으로 접속된 발광소자를 포함하고,
    상기 제1 FET는 서로 직렬로 접속된 다수의 FET로 이루어지고,
    상기 제2 FET는, 게이트 절연막을 사이에 두고 게이트 전극과 일부 또는 전부가 겹치도록 제공된, 단결정 반도체로 된 LDD 영역을 가지는 것을 특징으로 하는 전자장치.
  14. 제 13 항에 있어서, 상기 제2 FET의 상기 LDD 영역이 2 ×1016∼5 ×1019 원자/㎤의 농도 범위로 n형 불순물 원소를 함유하는 것을 특징으로 하는 전자장치.
  15. 제 13 항에 있어서, 상기 전자장치가, 전계발광 표시장치, 액정 표시장치, 전계 방출 표시장치, 및 일렉트로크로믹 표시장치로 이루어진 군에서 선택된 표시장치인 것을 특징으로 하는 전자장치.
  16. 제 15 항에 있어서, 상기 표시장치가, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 오디오 기기, 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기, 및 화상 재생 장치로 이루어진 군에서 선택된 전자 기기에 설치되는 것을 특징으로 하는 전자장치.
  17. 반도체 기판 상에 적어도 제1 FET와 제2 FET를 가지는 전자장치에 있어서,
    상기 제1 FET는,
    상기 반도체 기판에 형성된 제1 소스 영역 및 제1 드레인 영역과 그 제1 소스 영역과 제1 드레인 영역 사이에 배치된 제1 채널 영역과,
    제1 게이트 절연막을 사이에 두고 상기 제1 채널 영역 위에 형성된 제1 게이트 전극을 포함하고;
    상기 제2 FET는,
    상기 반도체 기판에 형성된 제2 소스 영역 및 제2 드레인 영역과 그 제2 소스 영역과 제2 드레인 영역 사이에 배치된 제2 채널 영역과,
    제2 게이트 절연막을 사이에 두고 상기 제2 채널 영역 위에 형성되고, 상기 제1 드레인 영역에 전기적으로 접속된 제2 게이트 전극을 포함하고;
    상기 제2 드레인 영역에는 발광소자가 전기적으로 접속되어 있고,
    적어도 하나의 LDD 영역이, 그 LDD 영역의 일부 또는 전부가 상기 제2 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 겹치도록 상기 반도체 기판에 형성되어 있는 것을 특징으로 하는 전자장치.
  18. 제 17 항에 있어서, 상기 제2 FET의 상기 LDD 영역이 2 ×1016∼5 ×1019 원자/㎤의 농도 범위로 n형 불순물 원소를 함유하는 것을 특징으로 하는 전자장치.
  19. 제 17 항에 있어서, 상기 전자장치가, 전계발광 표시장치, 액정 표시장치, 전계 방출 표시장치, 및 일렉트로크로믹 표시장치로 이루어진 군에서 선택된 표시장치인 것을 특징으로 하는 전자장치.
  20. 제 19 항에 있어서, 상기 표시장치가, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 오디오 기기, 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기, 및 화상 재생 장치로 이루어진 군에서 선택된 전자 기기에 설치되는 것을 특징으로 하는 전자장치.
  21. 삭제
  22. 삭제
  23. 단결정 반도체 기판에 형성된 제1 소스 영역 및 제1 드레인 영역과 그 제1 소스 영역과 제1 드레인 영역 사이에 배치된 제1 채널 영역, 및 제1 게이트 절연막을 사이에 두고 상기 제1 채널 영역 위에 형성된 제1 게이트 전극을 포함하는 제1 FET;
    상기 단결정 반도체 기판에 형성된 제2 소스 영역 및 제2 드레인 영역과 그 제2 소스 영역과 제2 드레인 영역 사이에 배치된 제2 채널 영역, 및 제2 게이트 절연막을 사이에 두고 상기 제2 채널 영역 위에 형성된 제2 게이트 전극을 포함하는 제2 FET; 및
    상기 제2 FET에 전기적으로 접속된 발광소자를 포함하고;
    상기 제2 FET이 상기 제1 FET에 전기적으로 접속되어 있고,
    적어도 하나의 LDD 영역이, 그 LDD 영역의 일부 또는 전부가 상기 제2 게이트 절연막을 사이에 두고 상기 제2 게이트 전극과 겹치도록 상기 반도체 기판에 형성되어 있는 것을 특징으로 하는 EL 표시장치.
  24. 제 23 항에 있어서, 상기 LDD 영역이 2 ×1016∼5 ×1019 원자/㎤의 농도 범위로 n형 불순물 원소를 함유하는 것을 특징으로 하는 EL 표시장치.
  25. 제 23 항에 있어서, 상기 EL 표시장치가, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 오디오 기기, 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기, 및 화상 재생 장치로 이루어진 군에서 선택된 전자 기기에 설치되는 것을 특징으로 하는 EL 표시장치.
  26. 삭제
  27. 삭제
  28. 삭제
  29. 삭제
  30. 삭제
  31. 단결정 반도체 기판;
    상기 단결정 반도체 기판에 형성된 제1 소스 영역 및 제1 드레인 영역과 제1 채널 영역, 및 그 제1 채널 영역 위에 형성된 제1 게이트 전극을 포함하는 제1 FET;
    상기 단결정 반도체 기판에 형성된 제2 소스 영역 및 제2 드레인 영역과 LDD 영역과 제2 채널 영역, 및 그 제2 채널 영역 위에 형성된 제2 게이트 전극을 포함하는 제2 FET; 및
    상기 제2 FET의 상기 제2 드레인 영역에 전기적으로 접속된 EL 소자를 포함하고;
    상기 LDD 영역이 상기 제2 드레인 영역과 상기 제2 채널 영역 사이에 형성되어 있고,
    상기 제2 게이트 전극이 게이트 절연막을 사이에 두고 상기 LDD 영역과 겹쳐 있는 것을 특징으로 하는 액티브 매트릭스형 EL 표시장치.
  32. 제 31 항에 있어서, 상기 제1 FET가 스위칭용 소자인 것을 특징으로 하는 액티브 매트릭스형 EL 표시장치.
  33. 제 31 항에 있어서, 상기 제2 FET가 전류 제어용 소자인 것을 특징으로 하는 액티브 매트릭스형 EL 표시장치.
  34. 삭제
  35. 제 31 항에 있어서, 상기 액티브 매트릭스형 EL 표시장치가, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 오디오 기기, 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기, 및 화상 재생 장치로 이루어진 군에서 선택된 전자 기기에 설치되는 것을 특징으로 하는 액티브 매트릭스형 EL 표시장치.
  36. 삭제
  37. 삭제
  38. 삭제
  39. 삭제
  40. 삭제
  41. 삭제
  42. 삭제
  43. 삭제
  44. 삭제
  45. 삭제
  46. 단결정 반도체 기판;
    상기 단결정 반도체 기판에 형성된 소스 영역 및 드레인 영역과 채널 영역, 및 그 채널 영역 위에 형성된 게이트 전극을 각각 가지고 있는 n채널형 FET 및 p채널형 FET를 포함하는 구동회로;
    상기 단결정 반도체 기판에 형성된 소스 영역 및 드레인 영역과 채널 영역, 및 그 채널 영역 위에 형성된 게이트 전극을 각각 가지고 있는 제1 FET 및 제2 FET를 포함하는 화소 회로; 및
    상기 제2 FET의 상기 드레인 영역에 전기적으로 접속된 EL 소자를 포함하고;
    상기 n채널형 FET는 그의 소스 영역과 채널 영역 사이에 LDD 영역을 가지고 있는 한편, 상기 p채널형 FET는 LDD 영역을 가지고 있지 않고,
    상기 제2 FET는 그의 드레인 영역과 채널 영역 사이에 LDD 영역을 가지고 있는 한편, 상기 제1 FET는 LDD 영역을 가지고 있지 않으며,
    상기 제2 FET의 상기 게이트 전극이 게이트 절연막을 사이에 두고 상기 제2 FET의 상기 LDD 영역과 겹쳐 있는 것을 특징으로 하는 액티브 매트릭스형 EL 표시장치.
  47. 제 46 항에 있어서, 상기 제1 FET가 스위칭용 소자인 것을 특징으로 하는 액티브 매트릭스형 EL 표시장치.
  48. 제 46 항에 있어서, 상기 제2 FET가 전류 제어용 소자인 것을 특징으로 하는 액티브 매트릭스형 EL 표시장치.
  49. 삭제
  50. 제 46 항에 있어서, 상기 액티브 매트릭스형 EL 표시장치가, 비디오 카메라, 디지털 카메라, 헤드 장착형 표시장치, 자동차 내비게이션 시스템, 오디오 기기, 노트북형 퍼스널 컴퓨터, 게임기, 휴대형 정보 단말기, 및 화상 재생 장치로 이루어진 군에서 선택된 전자 기기에 설치되는 것을 특징으로 하는 액티브 매트릭스형 EL 표시장치.
  51. 삭제
  52. 삭제
  53. 삭제
  54. 삭제
  55. 삭제
KR1020000063673A 1999-10-29 2000-10-28 전자장치 및 el 표시장치 KR100775959B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP11-307869 1999-10-29
JP30786999 1999-10-29

Publications (2)

Publication Number Publication Date
KR20010070173A KR20010070173A (ko) 2001-07-25
KR100775959B1 true KR100775959B1 (ko) 2007-11-16

Family

ID=17974148

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000063673A KR100775959B1 (ko) 1999-10-29 2000-10-28 전자장치 및 el 표시장치

Country Status (4)

Country Link
US (5) US6580094B1 (ko)
EP (1) EP1096571B1 (ko)
JP (16) JP2012083765A (ko)
KR (1) KR100775959B1 (ko)

Families Citing this family (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6617644B1 (en) * 1998-11-09 2003-09-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
US6909114B1 (en) 1998-11-17 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having LDD regions
US6277679B1 (en) 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6858898B1 (en) * 1999-03-23 2005-02-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
US7402467B1 (en) 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
KR100720066B1 (ko) * 1999-11-09 2007-05-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광장치 제작방법
TW465122B (en) 1999-12-15 2001-11-21 Semiconductor Energy Lab Light-emitting device
US6750835B2 (en) 1999-12-27 2004-06-15 Semiconductor Energy Laboratory Co., Ltd. Image display device and driving method thereof
TW521303B (en) 2000-02-28 2003-02-21 Semiconductor Energy Lab Electronic device
US7751600B2 (en) * 2000-04-18 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. System and method for identifying an individual
US6611108B2 (en) * 2000-04-26 2003-08-26 Semiconductor Energy Laboratory Co., Ltd. Electronic device and driving method thereof
US6879110B2 (en) 2000-07-27 2005-04-12 Semiconductor Energy Laboratory Co., Ltd. Method of driving display device
US6605826B2 (en) 2000-08-18 2003-08-12 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device and display device
JP3608613B2 (ja) * 2001-03-28 2005-01-12 株式会社日立製作所 表示装置
TW548860B (en) * 2001-06-20 2003-08-21 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
US7211828B2 (en) 2001-06-20 2007-05-01 Semiconductor Energy Laboratory Co., Ltd. Light emitting device and electronic apparatus
JP4831892B2 (ja) 2001-07-30 2011-12-07 株式会社半導体エネルギー研究所 半導体装置
US7365713B2 (en) 2001-10-24 2008-04-29 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP4149168B2 (ja) 2001-11-09 2008-09-10 株式会社半導体エネルギー研究所 発光装置
CN1245703C (zh) * 2001-12-11 2006-03-15 精工爱普生株式会社 显示装置及其电子机器
TW591971B (en) * 2001-12-11 2004-06-11 Seiko Epson Corp Display apparatus and electronic machine
US6909240B2 (en) * 2002-01-18 2005-06-21 Semiconductor Energy Laboratory Co., Ltd. Light-emitting device
US7786496B2 (en) * 2002-04-24 2010-08-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing same
KR20070092766A (ko) 2002-04-26 2007-09-13 도시바 마쯔시따 디스플레이 테크놀로지 컴퍼니, 리미티드 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
US20050180083A1 (en) * 2002-04-26 2005-08-18 Toshiba Matsushita Display Technology Co., Ltd. Drive circuit for el display panel
TWI269248B (en) 2002-05-13 2006-12-21 Semiconductor Energy Lab Display device
JP2004140267A (ja) 2002-10-18 2004-05-13 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO2004068446A1 (ja) * 2003-01-27 2004-08-12 Toshiba Matsushita Display Technology Co., Ltd. 有機ｅｌディスプレイの製造方法
US7250930B2 (en) * 2003-02-07 2007-07-31 Hewlett-Packard Development Company, L.P. Transparent active-matrix display
JP4166783B2 (ja) 2003-03-26 2008-10-15 株式会社半導体エネルギー研究所 発光装置及び素子基板
DE102004002587B4 (de) * 2004-01-16 2006-06-01 Novaled Gmbh Bildelement für eine Aktiv-Matrix-Anzeige
US7253125B1 (en) 2004-04-16 2007-08-07 Novellus Systems, Inc. Method to improve mechanical strength of low-k dielectric film using modulated UV exposure
US7268498B2 (en) * 2004-04-28 2007-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device
US7550915B2 (en) * 2004-05-11 2009-06-23 Osram Opto Semiconductors Gmbh Organic electronic device with hole injection
KR100573154B1 (ko) * 2004-06-26 2006-04-24 삼성에스디아이 주식회사 전계 발광 디스플레이 장치 및 이의 제조 방법
KR100699996B1 (ko) * 2004-09-02 2007-03-26 삼성에스디아이 주식회사 회로 측정용 패드를 포함하는 유기전계발광표시장치와 그제조방법
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7102156B1 (en) * 2004-12-23 2006-09-05 Spansion Llc Advanced Micro Devices, Inc Memory elements using organic active layer
US8889233B1 (en) 2005-04-26 2014-11-18 Novellus Systems, Inc. Method for reducing stress in porous dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8454750B1 (en) 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
EP1742195A1 (en) * 2005-07-04 2007-01-10 Seiko Epson Corporation Electrochromic display and method of operation
JP2007059209A (ja) * 2005-08-24 2007-03-08 Toyota Industries Corp エレクトロルミネッセンスパネル及びその製造方法
US20070126667A1 (en) * 2005-12-01 2007-06-07 Toshiba Matsushita Display Technology Co., Ltd. El display apparatus and method for driving el display apparatus
KR100711882B1 (ko) * 2006-01-27 2007-04-25 삼성에스디아이 주식회사 유기 전계 발광표시장치 및 그의 제조방법
KR100965022B1 (ko) * 2006-02-20 2010-06-21 도시바 모바일 디스플레이 가부시키가이샤 Ｅｌ 표시 장치 및 ｅｌ 표시 장치의 구동 방법
US7528448B2 (en) * 2006-07-17 2009-05-05 E.I. Du Pont De Nemours And Company Thin film transistor comprising novel conductor and dielectric compositions
US10037905B2 (en) * 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US8465991B2 (en) 2006-10-30 2013-06-18 Novellus Systems, Inc. Carbon containing low-k dielectric constant recovery using UV treatment
US20100267231A1 (en) * 2006-10-30 2010-10-21 Van Schravendijk Bart Apparatus for uv damage repair of low k films prior to copper barrier deposition
US8211510B1 (en) 2007-08-31 2012-07-03 Novellus Systems, Inc. Cascaded cure approach to fabricate highly tensile silicon nitride films
US7815480B2 (en) * 2007-11-30 2010-10-19 Corning Incorporated Methods and apparatus for packaging electronic components
US9050623B1 (en) 2008-09-12 2015-06-09 Novellus Systems, Inc. Progressive UV cure
KR20100043011A (ko) * 2008-10-17 2010-04-27 세이코 엡슨 가부시키가이샤 유기 ｅｌ 장치, 유기 ｅｌ 장치의 제조 방법, 전자 기기
WO2012058652A2 (en) 2010-10-29 2012-05-03 Drexel University Tunable electro-optic filter stack
US8525407B2 (en) * 2009-06-24 2013-09-03 Semiconductor Energy Laboratory Co., Ltd. Light source and device having the same
KR101267534B1 (ko) * 2009-10-30 2013-05-23 엘지디스플레이 주식회사 유기전계발광소자의 제조방법
JP5678487B2 (ja) * 2010-04-09 2015-03-04 ソニー株式会社 有機ｅｌ表示装置
KR101756656B1 (ko) * 2010-06-25 2017-07-11 엘지디스플레이 주식회사 터치 패널 내장형 유기발광다이오드 표시 장치
KR20120026970A (ko) 2010-09-10 2012-03-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 발광 장치
US9576694B2 (en) 2010-09-17 2017-02-21 Drexel University Applications for alliform carbon
KR101953724B1 (ko) * 2011-08-26 2019-03-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 모듈, 발광 장치, 발광 모듈의 제작 방법, 발광 장치의 제작 방법
TW201337661A (zh) * 2012-03-02 2013-09-16 Elan Microelectronics Corp 觸控板結構及其製造方法
KR20140029202A (ko) 2012-08-28 2014-03-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9625764B2 (en) 2012-08-28 2017-04-18 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
KR102161078B1 (ko) 2012-08-28 2020-09-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 그 제작 방법
JP6179116B2 (ja) 2013-02-07 2017-08-16 セイコーエプソン株式会社 発光装置及び電子機器
JP6268836B2 (ja) 2013-09-12 2018-01-31 セイコーエプソン株式会社 発光装置および電子機器
KR102239840B1 (ko) * 2014-04-28 2021-04-14 삼성디스플레이 주식회사 표시장치 및 그 제조방법
JP6432222B2 (ja) * 2014-09-03 2018-12-05 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
JP6459316B2 (ja) 2014-09-03 2019-01-30 セイコーエプソン株式会社 有機エレクトロルミネッセンス装置および電子機器
WO2016067159A1 (en) 2014-10-28 2016-05-06 Semiconductor Energy Laboratory Co., Ltd. Functional panel, method for manufacturing the same, module, data processing device
CN107111970B (zh) 2014-10-28 2021-08-13 株式会社半导体能源研究所 显示装置、显示装置的制造方法及电子设备
KR102456654B1 (ko) 2014-11-26 2022-10-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치 및 전자 기기
JP2016177280A (ja) 2015-03-18 2016-10-06 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
JP2016206659A (ja) 2015-04-16 2016-12-08 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
CN105097828B (zh) * 2015-06-09 2018-11-09 武汉华星光电技术有限公司 Tft基板结构的制作方法及tft基板结构
JP2017026973A (ja) * 2015-07-28 2017-02-02 ソニー株式会社 表示パネル、表示装置、及び、電子機器
WO2021035414A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 像素电路及驱动方法、显示基板及驱动方法、显示装置
CN105185816A (zh) 2015-10-15 2015-12-23 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
WO2021035420A1 (zh) 2019-08-23 2021-03-04 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
US11600234B2 (en) 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
WO2017072920A1 (ja) * 2015-10-29 2017-05-04 双葉電子工業株式会社 有機ｅｌ表示装置
JP6764248B2 (ja) * 2016-04-26 2020-09-30 株式会社Ｊｏｌｅｄ アクティブマトリクス表示装置
US10141544B2 (en) 2016-08-10 2018-11-27 Semiconductor Energy Laboratory Co., Ltd. Electroluminescent display device and manufacturing method thereof
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
KR20180094199A (ko) * 2017-02-14 2018-08-23 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
JP2018141902A (ja) * 2017-02-28 2018-09-13 エルジー ディスプレイ カンパニー リミテッド ゲッター粒状体及び表示装置
EP4020575A4 (en) 2019-08-23 2022-12-14 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND METHOD OF MANUFACTURING IT
EP4020596A4 (en) * 2019-08-23 2022-08-10 BOE Technology Group Co., Ltd. DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF
US11404451B2 (en) 2019-08-27 2022-08-02 Boe Technology Group Co., Ltd. Electronic device substrate, manufacturing method thereof, and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09283767A (ja) * 1996-04-10 1997-10-31 Casio Comput Co Ltd 薄膜トランジスタの製造方法
JPH11121763A (ja) * 1995-02-15 1999-04-30 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH11160736A (ja) * 1994-06-13 1999-06-18 Semiconductor Energy Lab Co Ltd アクティブマトリクス装置
KR19990067526A (ko) * 1996-09-26 1999-08-25 야스카와 히데아키 표시장치
JP2000349755A (ja) * 1999-06-08 2000-12-15 Canon Inc 無線通信装置、無線通信方法、無線通信システム、及び記憶媒体
KR20010014450A (ko) * 1999-01-20 2001-02-26 다카노 야스아키 일렉트로 루미네센스 표시 장치

Family Cites Families (92)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52127790A (en) * 1976-04-19 1977-10-26 Sharp Corp Thin film el panel
US4357557A (en) 1979-03-16 1982-11-02 Sharp Kabushiki Kaisha Glass sealed thin-film electroluminescent display panel free of moisture and the fabrication method thereof
JPS5958467A (ja) * 1982-09-28 1984-04-04 富士通株式会社 表示装置
JPS61177395U (ko) 1985-04-22 1986-11-05
US5963288A (en) * 1987-08-20 1999-10-05 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal device having sealant and spacers made from the same material
JPS63155595A (ja) * 1986-12-18 1988-06-28 日本精機株式会社 薄膜ｅｌ素子
JPS63213289A (ja) 1987-02-28 1988-09-06 アルプス電気株式会社 薄膜ｅｌ素子
JPH0317627A (ja) * 1989-06-15 1991-01-25 Hitachi Ltd 表示装置
US5661371A (en) * 1990-12-31 1997-08-26 Kopin Corporation Color filter system for light emitting display panels
JP2873632B2 (ja) 1991-03-15 1999-03-24 株式会社半導体エネルギー研究所 半導体装置
JP3223519B2 (ja) 1991-04-26 2001-10-29 日本電気株式会社 半導体装置の製造方法
JP2782020B2 (ja) 1991-05-28 1998-07-30 株式会社半導体エネルギー研究所 液晶電気光学装置およびその作製方法
JP2652108B2 (ja) * 1991-09-05 1997-09-10 三菱電機株式会社 電界効果トランジスタおよびその製造方法
JPH0595115A (ja) 1991-10-01 1993-04-16 Nippon Telegr & Teleph Corp <Ntt> Ｍｏｓトランジスタの製造方法
JPH0538677U (ja) * 1991-10-25 1993-05-25 株式会社小松製作所 カラー薄膜ｅｌパネル
JP2716303B2 (ja) * 1991-12-06 1998-02-18 シャープ株式会社 Ｍｏｓ形電界効果トランジスタの製造方法
JP3133140B2 (ja) 1992-04-01 2001-02-05 株式会社半導体エネルギー研究所 表示装置
DE69330337T2 (de) * 1992-07-15 2001-11-15 Toshiba Kawasaki Kk Flüssigkristallanzeige
JP2542473B2 (ja) * 1992-07-24 1996-10-09 シャープ株式会社 薄膜ｅｌ素子
JP3362413B2 (ja) * 1992-09-11 2003-01-07 株式会社日立製作所 液晶表示装置
JP3318384B2 (ja) * 1993-02-05 2002-08-26 株式会社半導体エネルギー研究所 薄膜トランジスタ及びその作製方法
JPH06267654A (ja) * 1993-03-15 1994-09-22 Fuji Electric Co Ltd エレクトロルミネセンスパネルの製造方法
US5594569A (en) 1993-07-22 1997-01-14 Semiconductor Energy Laboratory Co., Ltd. Liquid-crystal electro-optical apparatus and method of manufacturing the same
US5482896A (en) 1993-11-18 1996-01-09 Eastman Kodak Company Light emitting device comprising an organic LED array on an ultra thin substrate and process for forming same
JP3153065B2 (ja) 1993-12-27 2001-04-03 株式会社半導体エネルギー研究所 半導体集積回路の電極の作製方法
JPH07272848A (ja) 1994-03-29 1995-10-20 Nippondenso Co Ltd エレクトロルミネッセンス素子
US5510633A (en) * 1994-06-08 1996-04-23 Xerox Corporation Porous silicon light emitting diode arrays and method of fabrication
JP3312083B2 (ja) 1994-06-13 2002-08-05 株式会社半導体エネルギー研究所 表示装置
JP3326013B2 (ja) 1994-07-14 2002-09-17 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6773971B1 (en) 1994-07-14 2004-08-10 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device having lightly-doped drain (LDD) regions
US6906383B1 (en) 1994-07-14 2005-06-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacture thereof
TW344901B (en) 1995-02-15 1998-11-11 Handotai Energy Kenkyusho Kk Active matrix display device
JP3744980B2 (ja) * 1995-07-27 2006-02-15 株式会社半導体エネルギー研究所 半導体装置
JP4024326B2 (ja) * 1995-09-21 2007-12-19 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH09114398A (ja) 1995-10-24 1997-05-02 Idemitsu Kosan Co Ltd 有機ｅｌディスプレイ
JPH09120262A (ja) * 1995-10-25 1997-05-06 Fuji Electric Co Ltd 表示パネル接続端子部の接続方法
US6162654A (en) 1995-11-29 2000-12-19 Sanyo Electric Co., Ltd. Display and method of producing the display
JP3290584B2 (ja) * 1996-02-07 2002-06-10 パイオニア株式会社 有機エレクトロルミネセンス素子
DE69735023T2 (de) * 1996-09-19 2006-08-17 Seiko Epson Corp. Verfahren zur Herstellung einer Matrixanzeigevorrichtung
JPH10134959A (ja) * 1996-10-29 1998-05-22 Sharp Corp 薄膜ｅｌパネル
JP3463971B2 (ja) 1996-12-26 2003-11-05 出光興産株式会社 有機アクティブｅｌ発光装置
JPH10319872A (ja) * 1997-01-17 1998-12-04 Xerox Corp アクティブマトリクス有機発光ダイオード表示装置
EP1830344B1 (en) * 1997-02-17 2012-07-04 Seiko Epson Corporation Structure of a pixel driving circuit for an electroluminescent display
US6462722B1 (en) * 1997-02-17 2002-10-08 Seiko Epson Corporation Current-driven light-emitting display apparatus and method of producing the same
DE69825402T2 (de) * 1997-03-12 2005-08-04 Seiko Epson Corp. Pixelschaltung, anzeigevorrichtung und elektronische apparatur mit stromgesteuerter lichtemittierender vorrichtung
JPH10312173A (ja) 1997-05-09 1998-11-24 Pioneer Electron Corp 画像表示装置
JP3530341B2 (ja) 1997-05-16 2004-05-24 Ｔｄｋ株式会社 画像表示装置
JPH10325959A (ja) * 1997-05-26 1998-12-08 Semiconductor Energy Lab Co Ltd 表示装置
JP3520396B2 (ja) * 1997-07-02 2004-04-19 セイコーエプソン株式会社 アクティブマトリクス基板と表示装置
JP3541625B2 (ja) * 1997-07-02 2004-07-14 セイコーエプソン株式会社 表示装置及びアクティブマトリクス基板
JPH1154268A (ja) 1997-08-08 1999-02-26 Sanyo Electric Co Ltd 有機エレクトロルミネッセンスディスプレイ装置
US6388652B1 (en) 1997-08-20 2002-05-14 Semiconductor Energy Laboratory Co., Ltd. Electrooptical device
JPH1165471A (ja) * 1997-08-20 1999-03-05 Semiconductor Energy Lab Co Ltd 電気光学装置
JP3830238B2 (ja) 1997-08-29 2006-10-04 セイコーエプソン株式会社 アクティブマトリクス型装置
JPH1197705A (ja) * 1997-09-23 1999-04-09 Semiconductor Energy Lab Co Ltd 半導体集積回路
JPH11101986A (ja) * 1997-09-26 1999-04-13 Sanyo Electric Co Ltd 表示装置及び表示装置用大基板
JPH11261074A (ja) * 1998-03-13 1999-09-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
US6369410B1 (en) 1997-12-15 2002-04-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the semiconductor device
JPH11177105A (ja) * 1997-12-15 1999-07-02 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
TW486581B (en) * 1998-01-06 2002-05-11 Seiko Epson Corp Semiconductor device, substrate for electro-optical device, electro-optical device, electronic equipment, and projection display apparatus
JP4376979B2 (ja) * 1998-01-12 2009-12-02 株式会社半導体エネルギー研究所 半導体装置の作製方法
JPH11214699A (ja) * 1998-01-23 1999-08-06 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
WO1999039241A1 (en) 1998-01-30 1999-08-05 Hitachi, Ltd. Liquid crystal display device
JPH11231805A (ja) 1998-02-10 1999-08-27 Sanyo Electric Co Ltd 表示装置
JP3980156B2 (ja) 1998-02-26 2007-09-26 株式会社半導体エネルギー研究所 アクティブマトリクス型表示装置
JP3805523B2 (ja) * 1998-03-10 2006-08-02 シャープ株式会社 薄膜デバイス
JP3629939B2 (ja) * 1998-03-18 2005-03-16 セイコーエプソン株式会社 トランジスタ回路、表示パネル及び電子機器
JP3452808B2 (ja) * 1998-10-08 2003-10-06 株式会社半導体エネルギー研究所 半導体装置
US6274887B1 (en) * 1998-11-02 2001-08-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method therefor
US6518594B1 (en) 1998-11-16 2003-02-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor devices
JP3859915B2 (ja) 1998-11-16 2006-12-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US6512271B1 (en) * 1998-11-16 2003-01-28 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US6277679B1 (en) * 1998-11-25 2001-08-21 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing thin film transistor
US6384804B1 (en) * 1998-11-25 2002-05-07 Lucent Techonologies Inc. Display comprising organic smart pixels
DE69942442D1 (de) 1999-01-11 2010-07-15 Semiconductor Energy Lab Halbleiteranordnung mit Treiber-TFT und Pixel-TFT auf einem Substrat
US6590229B1 (en) * 1999-01-21 2003-07-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and process for production thereof
JP4549475B2 (ja) 1999-02-12 2010-09-22 株式会社半導体エネルギー研究所 半導体装置、電子機器、および半導体装置の作製方法
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US6576926B1 (en) 1999-02-23 2003-06-10 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and fabrication method thereof
US6208392B1 (en) 1999-02-26 2001-03-27 Intel Corporation Metallic standoff for an electro-optical device formed from a fourth or higher metal interconnection layer
US6677613B1 (en) 1999-03-03 2004-01-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of fabricating the same
US7402467B1 (en) * 1999-03-26 2008-07-22 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
TW515109B (en) 1999-06-28 2002-12-21 Semiconductor Energy Lab EL display device and electronic device
US6876145B1 (en) 1999-09-30 2005-04-05 Semiconductor Energy Laboratory Co., Ltd. Organic electroluminescent display device
TW468283B (en) * 1999-10-12 2001-12-11 Semiconductor Energy Lab EL display device and a method of manufacturing the same
JP2001195016A (ja) 1999-10-29 2001-07-19 Semiconductor Energy Lab Co Ltd 電子装置
US6580094B1 (en) 1999-10-29 2003-06-17 Semiconductor Energy Laboratory Co., Ltd. Electro luminescence display device
EP1557438A4 (en) 2002-10-25 2007-05-30 Asahi Kasei Chemicals Corp HARDENER FOR CAPSULE AND COMPOSITION
JP4350627B2 (ja) 2004-09-27 2009-10-21 ソフトバンクモバイル株式会社 ストリーミングデータ受信再生端末
JP5211330B2 (ja) 2007-05-29 2013-06-12 株式会社アシックス 履物の緊締構造
JP5190280B2 (ja) 2008-02-29 2013-04-24 オリジン電気株式会社 液体塗布装置及び液体塗布方法
JP5160396B2 (ja) 2008-12-18 2013-03-13 株式会社日立製作所 半導体装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11160736A (ja) * 1994-06-13 1999-06-18 Semiconductor Energy Lab Co Ltd アクティブマトリクス装置
JPH11121763A (ja) * 1995-02-15 1999-04-30 Semiconductor Energy Lab Co Ltd アクティブマトリクス表示装置
JPH09283767A (ja) * 1996-04-10 1997-10-31 Casio Comput Co Ltd 薄膜トランジスタの製造方法
KR19990067526A (ko) * 1996-09-26 1999-08-25 야스카와 히데아키 표시장치
KR20010014450A (ko) * 1999-01-20 2001-02-26 다카노 야스아키 일렉트로 루미네센스 표시 장치
JP2000349755A (ja) * 1999-06-08 2000-12-15 Canon Inc 無線通信装置、無線通信方法、無線通信システム、及び記憶媒体

Also Published As

Publication number Publication date
US20080029765A1 (en) 2008-02-07
EP1096571B1 (en) 2016-08-17
US20120061718A1 (en) 2012-03-15
JP6313531B2 (ja) 2018-04-18
JP2012215885A (ja) 2012-11-08
US20050056832A1 (en) 2005-03-17
JP2016105205A (ja) 2016-06-09
JP2014063168A (ja) 2014-04-10
JP2014041356A (ja) 2014-03-06
JP6457604B2 (ja) 2019-01-23
JP2015079264A (ja) 2015-04-23
JP2012083765A (ja) 2012-04-26
US6580094B1 (en) 2003-06-17
JP6243997B2 (ja) 2017-12-06
JP2017076622A (ja) 2017-04-20
JP2020034929A (ja) 2020-03-05
US20030201448A1 (en) 2003-10-30
JP2012198558A (ja) 2012-10-18
JP2017027075A (ja) 2017-02-02
JP5396511B2 (ja) 2014-01-22
JP6644186B1 (ja) 2020-02-12
JP2018063453A (ja) 2018-04-19
KR20010070173A (ko) 2001-07-25
JP5613806B2 (ja) 2014-10-29
JP6403914B1 (ja) 2018-10-10
US8648345B2 (en) 2014-02-11
US8017945B2 (en) 2011-09-13
JP6220943B2 (ja) 2017-10-25
JP2018063452A (ja) 2018-04-19
JP6013691B2 (ja) 2016-10-25
JP2015079265A (ja) 2015-04-23
JP2018180549A (ja) 2018-11-15
JP6360635B2 (ja) 2018-07-18
JP2018197882A (ja) 2018-12-13
US7279752B2 (en) 2007-10-09
EP1096571A3 (en) 2009-11-18
US6809343B2 (en) 2004-10-26
JP6131353B2 (ja) 2017-05-17
JP2017227920A (ja) 2017-12-28
EP1096571A2 (en) 2001-05-02

Similar Documents

Publication Publication Date Title
KR100775959B1 (ko) 전자장치 및 el 표시장치
EP1096303B1 (en) Electronic device
JP2001195016A (ja) 電子装置

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
AMND Amendment
B701 Decision to grant
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20120928

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20131001

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee