JPS5958467A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS5958467A JPS5958467A JP16997482A JP16997482A JPS5958467A JP S5958467 A JPS5958467 A JP S5958467A JP 16997482 A JP16997482 A JP 16997482A JP 16997482 A JP16997482 A JP 16997482A JP S5958467 A JPS5958467 A JP S5958467A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- display device
- semiconductor substrate
- active matrix
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（Ｉｌ＋ 発明の技術分野
本発明は表示装置に係り、特にエレク１−ロルミネソセ
ンス（Ｅ Ｌ ）表示装置のチップ内の電源配線の改良
に関する。
ンス（Ｅ Ｌ ）表示装置のチップ内の電源配線の改良
に関する。
（ｂｌ 従来技術と問題点
従来ＴＥ Ｌディスプレイモジュール等のＥＬ表示装置
においては、チップ表面に形成された電源配線がそれ程
太くないので、その抵抗値は無視し得る程小さくは出来
ない。そのため大画面のＥＬディスプレー装置を構成す
る場合等５、かかるチップを多数直列に接続すると、そ
の電源ラインの抵抗による電源電圧の低下が問題となる
。
においては、チップ表面に形成された電源配線がそれ程
太くないので、その抵抗値は無視し得る程小さくは出来
ない。そのため大画面のＥＬディスプレー装置を構成す
る場合等５、かかるチップを多数直列に接続すると、そ
の電源ラインの抵抗による電源電圧の低下が問題となる
。
（Ｃ１発明の目的
本発明の目的は、電源配線の抵抗値を小さくし得るＥＬ
表示装置の構造を提供することにある。
表示装置の構造を提供することにある。
（ｄｌ 発明の構成
本発明の特徴は、半導体基板上にＥ Ｌ発光層を挟んで
対向する一対の電極を有するＥＬ素子及び該ＥＬ素子に
対応して前記半導体基板表面に形成された駆動回路とか
らなる画素を複数個具備してなるアクティブマトリクス
部と、前記半導体基板表面に前記アクティブマトリクス
部内の前記各画素を選択的に動作せしめるためのデータ
アドレス部とが形成され、且つ前記アクティブマトリク
ス部及びデータアドレス部の能動素子と前記ＥＬ素子と
の間を電気的及び光学的にシールドするシールド電極を
具備せしめた構成において、前記シールド電極を電源配
線として用いたことにある。
対向する一対の電極を有するＥＬ素子及び該ＥＬ素子に
対応して前記半導体基板表面に形成された駆動回路とか
らなる画素を複数個具備してなるアクティブマトリクス
部と、前記半導体基板表面に前記アクティブマトリクス
部内の前記各画素を選択的に動作せしめるためのデータ
アドレス部とが形成され、且つ前記アクティブマトリク
ス部及びデータアドレス部の能動素子と前記ＥＬ素子と
の間を電気的及び光学的にシールドするシールド電極を
具備せしめた構成において、前記シールド電極を電源配
線として用いたことにある。
（ｅ） 発明の実施例
以下本発明の一実施例を図面を参照しながら説明する。
第１図は従来のＥＬ表示装置のチップ１を模式的に示す
平面図であって、大別してデータアドレス回路部２とア
クティブマトリクス回路部３と、これらを構成する各素
子を作動させるための電源配線４．５とを有する。なお
６，６゛ば電源配線４．５の接続バッドである。
平面図であって、大別してデータアドレス回路部２とア
クティブマトリクス回路部３と、これらを構成する各素
子を作動させるための電源配線４．５とを有する。なお
６，６゛ば電源配線４．５の接続バッドである。
上記構成において、電源配線４．５はチップ１の周辺部
に設けられており、余り太く出来ない。
に設けられており、余り太く出来ない。
そのため後述する大画面のＥＬディスプレイ装置（第４
図参照）のように、該千ツブ１を多数直列に接続する場
合にはこの電源配線４．５の抵抗値による電圧降下のた
め、素子を正雷に動作させるに必要な電圧を維持するこ
とが困難になる。
図参照）のように、該千ツブ１を多数直列に接続する場
合にはこの電源配線４．５の抵抗値による電圧降下のた
め、素子を正雷に動作させるに必要な電圧を維持するこ
とが困難になる。
本発明はこのような難点を解消するためになされたもの
であって、第２図に示すように上記データアドレス回路
部２及びアクティダマ１−リクス回路部３上を電気的及
び光学的にシールドするために設けられたシールド電極
７及び８が太いことに着目し、これを電源配線として利
用するものである。
であって、第２図に示すように上記データアドレス回路
部２及びアクティダマ１−リクス回路部３上を電気的及
び光学的にシールドするために設けられたシールド電極
７及び８が太いことに着目し、これを電源配線として利
用するものである。
第３図はＥＬ表示装置のアクティブマトリクス回路部３
の１画素部分を模式的に示す要部断面図であって、同図
に見られるように２個の能動素子Ｑ＋ 、Ｑ２ （い
ずれもＭＯＳ ＦＥＴ）及び蓄積容量Ｃｓとからなる
駆動回路１１と、Ｅ Ｌ発光層１２を挟んで対向して配
設された透明電極１３及び画素電極１４からなるＥＬ素
子１５との間に、シールド電極８が介装されている。な
お上記駆動回路１１はシリコン（Ｓｉ）のような半導体
基板（図示せず）表面に、また上記Ｅ Ｌ素子１５は半
導体基板上に形成されている。
の１画素部分を模式的に示す要部断面図であって、同図
に見られるように２個の能動素子Ｑ＋ 、Ｑ２ （い
ずれもＭＯＳ ＦＥＴ）及び蓄積容量Ｃｓとからなる
駆動回路１１と、Ｅ Ｌ発光層１２を挟んで対向して配
設された透明電極１３及び画素電極１４からなるＥＬ素
子１５との間に、シールド電極８が介装されている。な
お上記駆動回路１１はシリコン（Ｓｉ）のような半導体
基板（図示せず）表面に、また上記Ｅ Ｌ素子１５は半
導体基板上に形成されている。
かかる構成は上記アクティブマトリクス回路部３のみな
らず、前記データアドレス回路部２を構成する能動素子
上にもシールド電極７が形成されて・全能動素子を前記
ＥＬ素子から電気的、光学的にシールドしている。
らず、前記データアドレス回路部２を構成する能動素子
上にもシールド電極７が形成されて・全能動素子を前記
ＥＬ素子から電気的、光学的にシールドしている。
本実施例では上記２種のシールド電極７，８を電源配線
の２組の接続パッド６及び６゛にそれぞれ接続し、一方
をＶｎｐ、他方を接地側ラインとして使用する。
の２組の接続パッド６及び６゛にそれぞれ接続し、一方
をＶｎｐ、他方を接地側ラインとして使用する。
かかる構成としたことにより、本実施例のＥＬ表示装置
においては電源配線の抵抗値による電圧降下は無視し得
る程度とすることが出来る。従って例えば第４図に見ら
れるように、多数のＥＬ表示装置のチップ１を直並列に
接続して大画面のＥＩ５ディスプレイ装置を構成した場
合においても、問題となるような電源電圧の低下は生じ
ない。
においては電源配線の抵抗値による電圧降下は無視し得
る程度とすることが出来る。従って例えば第４図に見ら
れるように、多数のＥＬ表示装置のチップ１を直並列に
接続して大画面のＥＩ５ディスプレイ装置を構成した場
合においても、問題となるような電源電圧の低下は生じ
ない。
（ｆｌ 発明の詳細
な説明した如く本発明によれば、電源配線の抵抗値が小
さく、従って電源電圧の低下は無視し得る程度に小さく
なる。そのため多数のチップを直列に接続することが可
能となり、大画面のＥＬディスプレイ装置を容易に構成
出来る。
さく、従って電源電圧の低下は無視し得る程度に小さく
なる。そのため多数のチップを直列に接続することが可
能となり、大画面のＥＬディスプレイ装置を容易に構成
出来る。
第１図は従来のＥＬ表示装置のｙｔｔ点を説明するため
の要部平面図、第２図及び第３図は本発明の一実施例を
模式的に示す要部平面図及び要部断面図、第４図は本発
明の効果の一例を説明するために掲げた大画面のＥ Ｌ
ディスプレイ装置の要部を模式的に示す平面図である。 図において、１はＥＬ表示装置のチップ、２はデータア
ドレス回路部、３はアクティダマ１−リクス回路部、４
及び５は電源配線、７及び８はシールド電極、１１は駆
動回路、１２はＥ Ｌ発光層、１３は透明電極、１４は
画素電極、１５はＥＬ素子を示す。
の要部平面図、第２図及び第３図は本発明の一実施例を
模式的に示す要部平面図及び要部断面図、第４図は本発
明の効果の一例を説明するために掲げた大画面のＥ Ｌ
ディスプレイ装置の要部を模式的に示す平面図である。 図において、１はＥＬ表示装置のチップ、２はデータア
ドレス回路部、３はアクティダマ１−リクス回路部、４
及び５は電源配線、７及び８はシールド電極、１１は駆
動回路、１２はＥ Ｌ発光層、１３は透明電極、１４は
画素電極、１５はＥＬ素子を示す。
Claims (1)
- 半導体基板上にＥＬ発光層を挟んで対向する一対の電極
を有するＥＬ素子及び該ＥＬ素子に対応して前記半導体
基板表面に形成された駆動回路とからなる画素を複数個
具備してなるアクティブマトリクス部と、前記半導体基
板表面に前記アクティブマトリクス部内の前記各画素を
選択的に動作せしめるためのデータアドレス部とが形成
され、且つ前記アクティブマトリクス部及びデータアド
レス部の能動素子と前記Ｅ Ｌ素子との間を電気的及び
光学的にシールドするシールド電極を具備せしめた構成
において、前記シールド電極を電源配線として用いたこ
とを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16997482A JPS5958467A (ja) | 1982-09-28 | 1982-09-28 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16997482A JPS5958467A (ja) | 1982-09-28 | 1982-09-28 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5958467A true JPS5958467A (ja) | 1984-04-04 |
Family
ID=15896253
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16997482A Pending JPS5958467A (ja) | 1982-09-28 | 1982-09-28 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958467A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007226184A (ja) * | 2006-01-24 | 2007-09-06 | Seiko Epson Corp | 発光装置および電子機器 |
| JP2009282368A (ja) * | 2008-05-23 | 2009-12-03 | Panasonic Corp | 表示装置 |
| JP2015079264A (ja) * | 1999-10-29 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 電子装置 |
-
1982
- 1982-09-28 JP JP16997482A patent/JPS5958467A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015079264A (ja) * | 1999-10-29 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 電子装置 |
| JP2015079265A (ja) * | 1999-10-29 | 2015-04-23 | 株式会社半導体エネルギー研究所 | 電子装置 |
| JP2016105205A (ja) * | 1999-10-29 | 2016-06-09 | 株式会社半導体エネルギー研究所 | 電子装置 |
| JP2017227920A (ja) * | 1999-10-29 | 2017-12-28 | 株式会社半導体エネルギー研究所 | 電子装置 |
| JP2018197882A (ja) * | 1999-10-29 | 2018-12-13 | 株式会社半導体エネルギー研究所 | 電子装置 |
| JP2020034929A (ja) * | 1999-10-29 | 2020-03-05 | 株式会社半導体エネルギー研究所 | Ｅｌ表示装置 |
| JP2007226184A (ja) * | 2006-01-24 | 2007-09-06 | Seiko Epson Corp | 発光装置および電子機器 |
| US8198636B2 (en) | 2006-01-24 | 2012-06-12 | Seiko Epson Corporation | Light-emitting device and electronic apparatus |
| US8692259B2 (en) | 2006-01-24 | 2014-04-08 | Seiko Epson Corporation | Light-emitting device and electronic apparatus |
| JP2009282368A (ja) * | 2008-05-23 | 2009-12-03 | Panasonic Corp | 表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI610281B (zh) | 顯示面板 | |
| CN113223420B (zh) | 一种显示面板及显示装置 | |
| JP5315747B2 (ja) | 表示装置 | |
| US11906859B2 (en) | Display substrate and display device | |
| CN110111682B (zh) | 覆晶薄膜及显示装置 | |
| TW201423954A (zh) | 堆疊兩個或更多個晶粒的複合晶粒 | |
| CN111142295A (zh) | 显示装置 | |
| KR20190090102A (ko) | 표시 장치 | |
| CN114784077A (zh) | 显示面板及显示装置 | |
| CN115457872A (zh) | 拼接显示面板及其拼接方法、显示装置 | |
| US20020015128A1 (en) | LCD driver IC chip | |
| US20220320234A1 (en) | Display substrate, manufacturing method thereof, and display device | |
| CN113517262A (zh) | 显示面板及其制作方法、显示装置 | |
| JP2001281687A (ja) | 液晶表示装置の実装構造及びその製造方法 | |
| JPS5958467A (ja) | 表示装置 | |
| JP3254230B2 (ja) | 液晶ディスプレイパネルの配線構造 | |
| JP4265203B2 (ja) | 電気光学装置および電子機器 | |
| JPS59116779A (ja) | 平板状表示装置 | |
| JPH07263485A (ja) | Ｉｃチップおよびそれと基板との接続構造 | |
| JP3994637B2 (ja) | 液晶表示装置 | |
| US7939951B2 (en) | Mounting substrate and electronic apparatus | |
| JP2810571B2 (ja) | 液晶表示装置 | |
| JP2002246470A (ja) | 半導体装置 | |
| JPS58197769A (ja) | 半導体集積回路装置 | |
| JP3319459B2 (ja) | 半導体装置 |