JPWO2010067430A1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JPWO2010067430A1
JPWO2010067430A1 JP2010541922A JP2010541922A JPWO2010067430A1 JP WO2010067430 A1 JPWO2010067430 A1 JP WO2010067430A1 JP 2010541922 A JP2010541922 A JP 2010541922A JP 2010541922 A JP2010541922 A JP 2010541922A JP WO2010067430 A1 JPWO2010067430 A1 JP WO2010067430A1
Authority
JP
Japan
Prior art keywords
region
electrode
semiconductor element
outer peripheral
intermediate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010541922A
Other languages
English (en)
Other versions
JP5182376B2 (ja
Inventor
賢 妹尾
賢 妹尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of JPWO2010067430A1 publication Critical patent/JPWO2010067430A1/ja
Application granted granted Critical
Publication of JP5182376B2 publication Critical patent/JP5182376B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70Bipolar devices
    • H01L29/72Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395Vertical transistors, e.g. vertical IGBT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402Field plates
    • H01L29/404Multiple field plate structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725Source or drain electrodes for field effect devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本明細書では、より耐圧が高い半導体装置を開示する。本明細書に開示する半導体装置は、半導体素子領域、周辺耐圧領域、外周電極、絶縁膜、及び、中間電極を有している。半導体素子領域には、半導体素子が形成されている。周辺耐圧領域は、半導体素子領域の周囲に形成されており、単一の導電性領域によって構成されている。半導体素子領域と周辺耐圧領域は、半導体基板の一方の表面に露出している。外周電極は、周辺耐圧領域の表面に半導体基板の外周部に沿って形成されている。外周電極は、周辺耐圧領域と導通している。絶縁膜は、外周電極と半導体素子領域の間の周辺耐圧領域の表面に形成されている。中間電極は、絶縁膜上に形成されている。中間電極の下部の絶縁膜の厚さが、半導体素子領域側よりも外周電極側で薄い。

Description

本発明は半導体装置に関する。特に、半導体基板の外周部と半導体素子領域の間に耐圧構造が形成されている半導体装置に関する。
日本国特許公開公報2003−133555号には、半導体基板の上面の外周部に沿って外周電極が形成されている半導体装置が開示されている。外周電極は、半導体層と導通している。外周電極を形成することで、半導体装置の非導通時に、半導体素子領域(半導体素子が形成されている領域)から伸びる空乏層が外周電極の下部の半導体層で終端され、空乏層が半導体基板の外周部に到達することが防止される。これによって、半導体基板の外周部に電界が印加されることが防止される。一方、外周電極を形成すると、外周電極の下部の半導体層中で空乏層が終端されるため、その半導体層に電界が集中する。すなわち、外周電極の下部の半導体層中で電界集中による絶縁破壊が生じやすい。外周電極だけでは、半導体装置の耐圧を十分に向上させることはできない。
上述した問題を解決する技術として、半導体素子領域と外周電極の間の半導体基板の表面に、1または複数の中間電極が形成された半導体装置が知られている(例えば、日本国特許公開公報2005−209983号)。中間電極は、半導体素子領域及び外周電極から絶縁されている。また、中間電極は絶縁膜上に設けられており、半導体層から絶縁されている。すなわち、中間電極はフローティング状態にある。このため、中間電極の電位は半導体素子領域の電位と外周電極の電位の間の電位となる。中間電極を設けると、中間電極の下部の半導体層の電位が中間電極の電位に対応した電位となる。このため、半導体素子領域から伸びる空乏層が中間電極の下部の半導体層で外周部側に伸びることが抑制される。すなわち、中間電極と外周電極の双方によって空乏層の伸びが抑制される。このように、この種の半導体装置では、2箇所で空乏層の伸びが抑制されるので、中間電極が形成されていない半導体装置に比べて電界集中が生じ難い。中間電極を設けることで、半導体装置の耐圧を向上させることができる。
半導体装置の半導体基板の表面は、通常は、絶縁膜に覆われている。このような半導体装置では、使用時等に絶縁膜が帯電する場合がある。絶縁膜が帯電すると、その絶縁膜近傍の半導体層が略同電位となる。したがって、半導体基板の表面に沿って空乏層が伸びやすくなる。上述した中間電極を有する半導体装置の絶縁膜が帯電すると、中間電極より半導体素子領域側の絶縁層の下部の半導体層は半導体素子領域と略同じ電位となり、中間電極の下部の半導体層は中間電極の電位に対応した電位となる。このため、中間電極の半導体素子領域側の縁部近傍の半導体層中に電界が集中し、その半導体層中で絶縁破壊が生じ易くなる。このように、中間電極を設けた従来の半導体装置は、絶縁膜が帯電したときに、十分な耐圧を確保できないという問題があった。本明細書では、より耐圧が高い半導体装置を開示する。
中間電極によって空乏層の伸びが抑制される効果(すなわち、半導体素子領域から外周電極に向かって伸びる等電位線がストップされる効果)は、中間電極の配置や形状によって異なる。例えば、中間電極の下部の絶縁膜(すなわち、中間電極と半導体層の間の絶縁膜)の厚さが薄いと、中間電極の下部の半導体層の電位が中間電極の電位により近い電位となる(電位が略固定される)。したがって、等電位線をストップする効果は高くなる。また、中間電極の幅(半導体素子領域から外周電極に向かう方向における幅)が大きいと、広い範囲で半導体層の電位が中間電極の電位の影響を受けるため、等電位線をストップする効果は高くなる。
一方で、中間電極による等電位線をストップする効果が高いと、中間電極の下部の半導体層に等電位線が密集する(すなわち、高い電界が印加される)。
発明者らは、これらの事実に基づいて、電界集中が生じ難く、かつ、等電位線をストップする効果が高い配置で中間電極が形成された半導体装置を創作した。以下に、半導体装置の構造を開示する。
本明細書が開示する第1の半導体装置は、半導体素子領域、周辺耐圧領域、外周電極、絶縁膜、及び、中間電極を備えている。半導体素子領域には、半導体素子が形成されている。周辺耐圧領域は、半導体素子領域の周囲に形成されており、単一の導電性領域によって構成されている。半導体素子領域と周辺耐圧領域は、半導体基板の一方の表面に露出している。外周電極は、周辺耐圧領域の表面に半導体基板の外周部に沿って形成されている。外周電極は、周辺耐圧領域と導通している。絶縁膜は、外周電極と半導体素子領域の間の周辺耐圧領域の表面に形成されている。中間電極は、絶縁膜上に形成されている。中間電極の下部の絶縁膜の厚さが、半導体素子領域側よりも外周電極側で薄い。
なお、上記の「半導体基板」との用語は、半導体によって形成されている基板を意味する。半導体基板の表面に絶縁膜や電極等が形成されている場合には、絶縁膜、電極等を含まない半導体の部分が半導体基板である。したがって、「半導体基板の表面に露出している」との表現には、半導体素子領域や周辺耐圧領域が半導体基板の表面に現れているとともにその表面が絶縁膜や電極等に覆われている状態も含まれる。
この半導体装置では、半導体素子領域に近い位置では中間電極の下部の絶縁層が厚い。したがって、厚い絶縁層の下部の半導体層では、少量の等電位線がストップされる。このため、厚い絶縁層の下部の半導体層では、高い電界集中は生じない。
また、外周電極に近い位置では中間電極の下部の絶縁層が薄い。したがって、薄い絶縁層の下部の半導体層では、等電位線をストップする効果が高い。しかしながら、半導体素子領域に近い位置にある半導体層(厚い絶縁層の下部の半導体層)で所定量の等電位線がストップされているので、薄い絶縁層の下部の半導体層でストップされる等電位線はそれほど多くならない。このため、薄い絶縁層の下部の半導体層でも高い電界集中は生じない。
このように、この半導体装置では、半導体素子領域側で等電位線をストップする効果が低く、外周電極側で等電位線をストップする効果が高くなるように中間電極が形成されている。したがって、半導体層中で分散して等電位線がストップされ、電界集中が生じ難い。電界集中を抑制しながら、外周電極に向けて等電位線が伸びること(すなわち、空乏層が伸びること)を抑制することができる。
なお、中間電極は、半導体素子領域を囲むように形成されていてもよい。
また、中間電極は、半導体素子領域及び外周電極から絶縁されていてもよい。
本明細書が開示する第2の半導体装置は、半導体素子領域、周辺耐圧領域、外周電極、絶縁膜、及び、複数の中間電極を備えている。半導体素子領域には、半導体素子が形成されている。周辺耐圧領域は、半導体素子領域の周囲に形成されており、単一の導電性領域によって構成されている。半導体素子領域と周辺耐圧領域は、半導体基板の一方の表面に露出している。外周電極は、周辺耐圧領域の表面に半導体基板の外周部に沿って形成されている。外周電極は、周辺耐圧領域と導通している。絶縁膜は、外周電極と半導体素子領域の間の周辺耐圧領域の表面に形成されている。複数の中間電極は、絶縁膜上に形成されている。複数の中間電極は、半導体素子領域から外周電極に向かう方向に沿って間隔を隔てて配置されている。最も半導体素子領域側の第1中間電極の前記方向における幅が、第1中間電極の隣の第2中間電極の前記方向における幅よりも小さい。
この半導体装置では、半導体素子領域に最も近い第1中間電極の幅が、その隣の第2中間電極の幅よりも小さい。したがって、第1中間電極の下部の半導体層では、少量の等電位線がストップされる。このため、第1中間電極近傍の半導体層では、高い電界集中は生じない。
また、第2中間電極は、幅が大きいため、等電位線をストップする効果が高い。しかしながら、半導体素子領域に最も近い第1中間電極の下部の半導体層で所定量の等電位線がストップされているので、第2中間電極の下部の半導体層でストップされる等電位線はそれほど多くならない。このため、第2中間電極の下部の半導体層でも高い電界集中は生じない。
このように、この半導体装置では、半導体素子領域側で等電位線をストップする効果が低く、外周電極側で等電位線をストップする効果が高くなるように第1中間電極と第2中間電極が配置されている。したがって、半導体層中で分散して等電位線がストップされ、電界集中が生じ難い。電界集中を抑制しながら、外周電極に向けて等電位線が伸びること(すなわち、空乏層が伸びること)を抑制することができる。
なお、各中間電極は、半導体素子領域を囲むように形成されていてもよい。
また、各中間電極は、半導体素子領域、外周電極、及び、他の中間電極から絶縁されていてもよい。
本明細書が開示する第3の半導体装置は、半導体素子領域、周辺耐圧領域、外周電極、絶縁膜、及び、1または複数の中間電極を備えている。半導体素子領域には、半導体素子が形成されている。周辺耐圧領域は、半導体素子領域の周囲に形成されており、単一の導電性領域によって構成されている。半導体素子領域と周辺耐圧領域は、半導体基板の一方の表面に露出している。外周電極は、周辺耐圧領域の表面に半導体基板の外周部に沿って形成されている。外周電極は、周辺耐圧領域と導通している。絶縁膜は、外周電極と半導体素子領域の間の周辺耐圧領域の表面に形成されている。中間電極は、絶縁膜上に形成されている。中間電極は、半導体素子領域から外周電極に向かって伸びる等電位線をストップする効果が、半導体素子領域側よりも外周電極側で高くなるように構成されている。
この半導体装置では、等電位線が分散してストップされるので、電界集中が生じ難い。電界集中を抑制しながら、外周電極に向けて等電位線が伸びること(すなわち、空乏層が伸びること)を抑制することができる。
本明細書が開示する半導体装置は、半導体層中で電界集中が生じ難く、耐圧が高い。
第1実施例のIGBT10の上面図である。 第1実施例のIGBT10の断面図である。 第1実施例のIGBT10の周辺耐圧領域60の拡大断面図である。 従来のIGBTの周辺耐圧領域の拡大断面図である。 従来のIGBTの半導体基板12の周辺耐圧領域の上面12a近傍における電界分布を示すグラフである。 第1実施例のIGBT10の半導体基板12の周辺耐圧領域60の上面12a近傍における電界分布を示すグラフである。 第1変形例のIGBTの周辺耐圧領域60の拡大断面図である。 第2変形例のIGBTの周辺耐圧領域60の拡大断面図である。 第3変形例のIGBTの上面図である。 第2実施例のIGBT110の周辺耐圧領域60の拡大断面図である。 第2実施例のIGBT110の上面図である。 第2実施例のIGBT110の半導体基板12の周辺耐圧領域60の上面12a近傍における電界分布を示すグラフである。 第4変形例のIGBTの周辺耐圧領域60の拡大断面図である。 第5変形例のIGBTの周辺耐圧領域60の拡大断面図である。 第6変形例のIGBTの周辺耐圧領域60の拡大断面図である。 第7変形例のIGBTの周辺耐圧領域60の拡大断面図である。
(第1実施例)
図1は、第1実施例に係るIGBT10(半導体装置)の上面図を示している。IGBT10は、半導体基板12と、半導体基板12の上面12a及び下面12bに形成されている電極、絶縁膜等によって構成されている。なお、図1では、中間電極40と外周電極50を除いて、半導体基板12上に形成されている電極及び絶縁膜の図示を省略している。図1に示すように、半導体基板12には、4つの半導体素子領域13が形成されている。半導体素子領域13には、IGBT構造が形成されている。半導体基板12には、4つの半導体素子領域13の周囲を囲むように、FLR29、FLR30、及び、周辺耐圧領域60が形成されている。周辺耐圧領域60には、中間電極40と外周電極50が形成されている。なお、図1では、図の見易さを考慮して、FLR29、FLR30、中間電極40、及び、外周電極50を斜線模様で示している。
図2は、図1のII−II線におけるIGBT10の断面図を示している。図2に示すように、半導体基板12の上面12aには、複数のトレンチ14が形成されている。トレンチ14の内面は、ゲート絶縁膜15に覆われている。トレンチ14内には、ゲート電極16が形成されている。半導体基板12の上面12aに臨む領域には、エミッタ領域18とボディコンタクト領域20が形成されている。エミッタ領域18は、高濃度にN型不純物を含有するN型領域である。エミッタ領域18は、ゲート絶縁膜15と接する領域に形成されている。ボディコンタクト領域20は、高濃度にP型不純物を含有するP型領域である。ボディコンタクト領域20は、エミッタ領域18と接する領域に形成されている。エミッタ領域18とボディコンタクト領域20の周囲には、ボディ領域22が形成されている。ボディ領域22は、低濃度にP型不純物を含有するP型領域である。ボディ領域22は、エミッタ領域18とボディコンタクト領域20を覆うように形成されている。ボディ領域22の下側には、ドリフト領域24が形成されている。ドリフト領域24は、低濃度にN型不純物を含有するN型領域である。ドリフト領域24は、ボディ領域22によって、エミッタ領域18から分離されている。上述したトレンチ14は、ボディ領域22を貫通してドリフト領域24に達する深さまで形成されている。ドリフト領域24は、半導体基板12の外周部12cまで延設されている。ドリフト領域24の下側には、バッファ領域26が形成されている。バッファ領域26は、高濃度にN型不純物を含有するN型領域である。バッファ領域26の下側(半導体基板12の下面12bに臨む領域)には、コレクタ領域28が形成されている。コレクタ領域28は、高濃度にP型不純物を含有するP型領域である。コレクタ領域28は、ドリフト領域24によって、ボディ領域22から分離されている。
上述したエミッタ領域18、ボディコンタクト領域20、ボディ領域22、ドリフト領域24、バッファ領域26、コレクタ領域28、及び、ゲート電極16によって、IGBT構造が形成されている。半導体基板12の上面12aのうちIGBT構造が露出している範囲(すなわち、エミッタ領域18、ボディコンタクト領域20、及び、ボディ領域22が露出している範囲)が、上述した半導体素子領域13である。
半導体基板12には、FLR29、30が形成されている。FLR29、30は、P型領域である。FLR29、30は、半導体基板12の上面12aとボディ領域22より深い位置との間の範囲に形成されている。FLR29は、ボディ領域22と接するように形成されている。図1に示すように、FLR29は、4つの半導体素子領域13の周囲を囲むように形成されている。FLR29内には、P型不純物濃度が高い領域29aが形成されている。FLR30は、FLR29から分離して形成されている(FLR29とFLR30の間には、ドリフト領域24が存在している)。図1に示すように、FLR30は、FLR29の周囲を囲むように形成されている。FLR30内には、P型不純物濃度が高い領域30aが形成されている。
図2に示すように、半導体基板12の上面12aに臨む領域には、外周拡散領域31が形成されている。外周拡散領域31は、高濃度にN型不純物を含有するN型領域である。外周拡散領域31は、半導体基板12の外周部12cに沿って形成されている。また、FLR30よりも外周部12c側では、半導体基板12の上面12aに臨む範囲にドリフト領域24が形成されている。FLR30よりも外周部12c側のドリフト領域24と外周拡散領域31によって、単一の導電性領域(N型領域)からなる周辺耐圧領域60が形成されている。
半導体基板12の上面12aには、層間絶縁膜17が形成されている。半導体素子領域13上の層間絶縁膜17の表面には、エミッタ電極32が形成されている。エミッタ電極32は、層間絶縁膜17に形成されている開口部を介して、エミッタ領域18及びボディコンタクト領域20と接続されている。また、エミッタ電極32は、層間絶縁膜17によってゲート電極16から絶縁されている。
半導体基板12の下面12bには、全域に亘ってコレクタ電極33が形成されている。コレクタ電極33は、コレクタ領域28と導通している。
層間絶縁膜17の表面には、ゲート配線34が形成されている。ゲート配線34は、図示しない位置で各ゲート電極16に接続されている。
FLR29上の層間絶縁膜17の表面には、電極36が形成されている。電極36は、層間絶縁膜17に形成されている開口部を介して、領域29aに接続されている。すなわち、電極36は、領域29aを介して、FLR29に接続されている。電極36は、FLR29に沿って形成されている。
FLR30上の層間絶縁膜17の表面には、電極38が形成されている。電極38は、層間絶縁膜17に形成されている開口部を介して、領域30aに接続されている。すなわち、電極38は、領域30aを介して、FLR30に接続されている。電極38は、FLR30に沿って形成されている。
外周拡散領域31上の層間絶縁膜17の表面には、外周電極50が形成されている。外周電極50は、層間絶縁膜17に形成されている開口部を介して、外周拡散領域31に接続されている。外周電極50は、外周拡散領域31に沿って(すなわち、半導体基板12の外周部12cに沿って)形成されている。
周辺耐圧領域60内のドリフト領域24上の層間絶縁膜17の内部には、中間電極40が埋め込まれている。中間電極40は、周囲を層間絶縁膜17に囲まれており、外部に接続されていない。すなわち、中間電極40は、フローティングしている。図1に示すように、中間電極40は、4つの半導体素子領域13を囲むように形成されている。図3は、周辺耐圧領域60の拡大断面図を示している。図3に示すように、中間電極40には、段差が形成されている。半導体素子領域13に近い部分(以下、第1部分40aという)では、その下部の層間絶縁膜17の厚さ(図3の厚さT1)が厚い。外周部12cに近い部分(以下、第2部分40bという)では、その下部の層間絶縁膜17の厚さ(図3の厚さT2)が薄い。すなわち、第2部分40bは、第1部分40aよりもドリフト領域24に近接している。中間電極40は、その全範囲において、半導体素子領域13から遠い第2部分40bが、半導体素子領域13に近い第1部分40aよりドリフト領域24に近接した位置に存在するように形成されている。
次に、IGBT10の動作について説明する。IGBT10はオンさせる場合には、コレクタ電極33とエミッタ電極32の間にコレクタ電極33がプラスとなる電圧が印加されている状態で、ゲート電極16に所定電圧を印加する。すると、ゲート電極16への電圧の印加によって、ゲート絶縁膜15と接する範囲のボディ領域22がN型に反転し、チャネルが形成される。すると、エミッタ電極32から、エミッタ領域18、ボディ領域22のチャネル、ドリフト領域24、バッファ領域26、及び、コレクタ領域28を介して、コレクタ電極33に向けて電子が流れる。また、コレクタ電極33から、コレクタ領域28とバッファ領域26を介して、ドリフト領域24内にホールが流入する。これによって、ドリフト領域24内で伝導度変調減少が起こり、ドリフト領域24の電気抵抗が低下する。したがって、電子はドリフト領域24内を低損失で流れることができる。これによって、コレクタ電極33からエミッタ電極32に向けて電流が流れる。すなわち、IGBT10がオンする。
ゲート電極16への電圧の印加を停止すると、チャネルが消滅する。これによって、IGBT10内の電子及びホールの流れが停止し、IGBT10がオフする。IGBT10がオフした状態では、コレクタ電極33とエミッタ電極32の間の印加電圧が、ボディ領域22とドリフト領域24の境界のPN接合に印加される。すなわち、ボディ領域22とドリフト領域24の境界のPN接合に、逆電圧が印加される。すると、そのPN接合からドリフト領域24内に空乏層が広がる。空乏層によって、オフ時のIGBT10の耐圧が確保される。空乏層に薄い部分が存在すると、その薄い部分に電界が集中し、絶縁破壊が生じる。IGBT10では、FLR29、30によって、半導体素子領域13近傍のドリフト領域24内に空乏層が広がることが促進される。これによって、半導体素子領域13近傍で電界集中が生じることが抑制されている。
IGBT10のオフ時には、半導体素子領域13と外周部12cの間にも電圧が印加される。このため、周辺耐圧領域60では、空乏層が半導体素子領域13から外周部12cに向けて広がる。このとき、空乏層が外周部12cに到達すると、外周部12cに電界が印加される。外周部12cには結晶欠陥が多く存在しているため、外周部12cに電界が印加されると絶縁破壊等の問題が生じる。第1実施例のIGBT10では、外周部12c側への空乏層の広がりを抑制するために、周辺耐圧領域60に中間電極40と外周電極50が設けられている。中間電極40と外周電極50の作用によって、空乏層が終端され、外周部12cに空乏層が達することが抑制される。なお、IGBT10の使用時において、層間絶縁膜17が帯電する場合がある。この場合、層間絶縁膜17近傍のドリフト領域24の電位がほぼ一定となる。このため、層間絶縁膜17の帯電時には、空乏層の終端箇所に電界集中が生じやすい。以下に、層間絶縁膜17の帯電時における、従来のIGBTの周辺耐圧領域内の電位分布と、第1実施例のIGBT10の周辺耐圧領域60内の電位分布とを比較して説明する。
図4は、従来のIGBTの周辺耐圧領域の断面図を示している。なお、図4では、従来のIGBTの各部分に、第1実施例のIGBT10と同じ参照番号を付している。図4のIGBTでは、第1実施例のIGBT10と異なり、中間電極40に段差が形成されていない。すなわち、中間電極40とドリフト領域24の間の層間絶縁膜17の厚さが一定である。図4の曲線72は、IGBTがオフしており、層間絶縁膜17が帯電している状態における周辺耐圧領域内の等電位線を示している。
IGBTがオフしている状態においては、外周電極50は、コレクタ電極33と略同じ電位となる。また、中間電極40は、外周電極50と半導体素子領域13(すなわち、エミッタ電極32)の間に存在しているので、外周電極50の電位とエミッタ電極32の電位の間の電位となる。層間絶縁膜17が帯電している状態では、中間電極40より半導体素子領域13側のドリフト領域24の表面近傍の電位(図4の範囲112内のドリフト領域24の表面近傍の電位)が略一定となる。したがって、範囲112では、大部分の等電位線が外周部12c側に向かって伸びる。中間電極40の下部のドリフト領域24の表面近傍の電位(図4の範囲114内のドリフト領域24の表面近傍の電位)は、中間電極40の電位の影響を受ける。したがって、範囲114内のドリフト領域24の表面近傍の電位は、範囲112内のドリフト領域24の表面近傍の電位より高くなる。このため、範囲112と範囲114の境界で急激に電位が変化する。すなわち、図4に示すように、範囲112と範囲114の境界で多数の等電位線が上面12aに向かって延びる。したがって、範囲112と範囲114の境界で電界が集中する。中間電極40より外周部12c側のドリフト領域24の表面近傍の電位(図4の範囲116内のドリフト領域24の表面近傍の電位)は、層間絶縁膜17の帯電によって略一定となる。すなわち、範囲116内のドリフト領域24の表面近傍の電位は、範囲114内のドリフト領域24の表面近傍の電位と略同じ電位となる。したがって、範囲114及び範囲116内では、大部分の等電位線が外周部12c側に向かって伸びる。上述したように、外周電極50の電位は、コレクタ電極33の電位と略等しい。また、外周拡散領域31は外周電極50と導通しているため、外周拡散領域31の電位は外周電極50と略等しい。このため、外周電極50の下部の半導体基板12の表面近傍の電位(図4の範囲118内の半導体基板12の表面近傍の電位)は、コレクタ電極33の電位と略等しくなる。このため、範囲116と範囲118の境界で電位が変化する。すなわち、図4に示すように、範囲116と範囲118の境界で等電位線が上面12aに向かって伸びる。したがって、範囲116と範囲118の境界で比較的高い電界が発生する。
以上に説明したように、従来のIGBTでは、中間電極40と外周電極50によって、等電位線がストップされ、等電位線が外周部12cに伸びることが防止される。すなわち、空乏層が外周部12cまで広がることが防止される。しかし、従来のIGBTでは、中間電極40の近傍のドリフト領域24内で電界集中が起きる。図5は、従来のIGBTの半導体基板の周辺耐圧領域の表面近傍における電界分布を示すグラフである。図5に示すように、中間電極40の半導体素子領域13側の縁部(範囲114の左端)の近傍で最も高い電界が生じていることが分かる。このため、従来のIGBTは、耐圧が低いという問題を有している。
図3の曲線74は、第1実施例のIGBT10がオフしており、層間絶縁膜17が帯電している状態における周辺耐圧領域60内の等電位線を示している。第1実施例のIGBT10においても、従来のIGBTと同様に、外周電極50の電位がコレクタ電極33の電位と略等しくなり、中間電極40の電位が外周電極50の電位とエミッタ電極32の電位の間の電位となる。
中間電極40より半導体素子領域13側のドリフト領域24の表面近傍の電位(図3の範囲82内のドリフト領域24の表面近傍の電位)は、層間絶縁膜17の帯電の効果によって略一定となる。範囲82では、大部分の等電位線が外周部12c側に向かって伸びる。中間電極40の下部のドリフト領域24の表面近傍の電位は、中間電極40の電位の影響を受ける。但し、中間電極40の第1部分40aの下部の層間絶縁膜17の厚さが第2部分40bの下部の層間絶縁膜17の厚さと異なるので、第1部分40aの下部のドリフト領域24の表面近傍の電位と第2部分40bの下部のドリフト領域24の表面近傍の電位は異なる。第1部分40aはドリフト領域24から離れている(下部の層間絶縁膜17が厚い)ので、第1部分40aがその下部のドリフト領域24の表面近傍の電位に与える影響は比較的小さい。したがって、第1部分40aの下部のドリフト領域24の表面近傍の電位(図3の範囲84a内のドリフト領域24の表面近傍の電位)は、範囲82内のドリフト領域24の表面近傍の電位より高くなるが、その電位差は小さい。したがって、図3に示すように、範囲82と範囲84aの境界で少量の等電位線が上面12aに向かって伸びる。範囲82と範囲84aの境界に生じる電界はそれほど大きくない。第2部分40bはドリフト領域24に近接している(下部の層間絶縁膜17が薄い)ので、第2部分40bがその下部のドリフト領域24の表面近傍の電位に与える影響は大きい。したがって、第2部分40bの下部のドリフト領域24の表面近傍の電位(図3の範囲84b内のドリフト領域24の表面近傍の電位)は、範囲84a内のドリフト領域24の表面近傍の電位より高くなる。但し、範囲84a内のドリフト領域24の表面近傍の電位は第1部分40aの影響により上昇している。このため、範囲84aと範囲84bの境界に生じる電位差は小さい。したがって、図3に示すように、範囲84aと範囲84bの境界で少量の等電位線が上面12aに向かって伸びる。範囲84aと範囲84bの境界で生じる電界はそれほど大きくない。中間電極40より外周部12c側のドリフト領域24の表面近傍の電位(図3の範囲86内のドリフト領域24の表面近傍の電位)は、層間絶縁膜17の帯電によって略一定となる。すなわち、範囲86内のドリフト領域24の表面近傍の電位は、範囲84b内のドリフト領域24の表面近傍の電位と略同じ電位となる。したがって、範囲84bと範囲86内では、大部分の等電位線が外周部12c側に向かって伸びる。外周電極50の下部の半導体基板12の表面近傍の電位(図3の範囲88内の半導体基板12の表面近傍の電位)は、コレクタ電極33の電位と略等しい。このため、範囲86と範囲88の境界で等電位線が上面12aに向かって伸び、その境界で比較的高い電界が発生する。
以上に説明したように、第1実施例のIGBT10では、中間電極40と外周電極50によって、等電位線がストップされ、等電位線が外周部12cに伸びることが防止される。すなわち、空乏層が外周部12c側まで広がることが防止される。また、中間電極40の下部の層間絶縁膜17の厚さが、半導体素子領域13側よりも外周部12c側で薄くなっている。このため、中間電極40の近傍で電位が緩やかに変化する。したがって、中間電極40の近傍で電界が集中することが抑制されている。図6は、第1実施例のIGBT10の周辺耐圧領域60の表面近傍における電界分布を示すグラフである。図6に示すように、中間電極40の近傍での電界集中が抑制されて、中間電極40近傍での電界が外周電極50近傍での電界より小さくなっている。第1実施例のIGBT10は、従来のIGBTに比べて耐圧が高い。
以上に説明したように、第1実施例のIGBT10では、中間電極40の下部の層間絶縁膜17の厚さが、半導体素子領域13側よりも外周部12c側で薄くなっている。したがって、中間電極40の下部のドリフト領域24内の電位を緩やかに変化させながら、ドリフト領域24内の等電位線をストップさせることができる(すなわち、空乏層を終端させることができる)。すなわち、電界集中が生じることを抑制しながら、空乏層を終端させることができる。
なお、上述した第1実施例のIGBT10では、中間電極40が2段の段差状に形成されていた。しかしながら、図7に示すように、3段の段差状に形成されていてもよい。また、3段以上の段差状に形成されていてもよい。また、図8に示すように、中間電極40の下部の層間絶縁膜17の厚さが緩やかに変化していてもよい。
また、上述した第1実施例のIGBTでは、中間電極40が半導体素子領域13の周囲を囲むように形成されていた。しかしながら、図9に示すように、中間電極40が部分的に形成されていてもよい。中間電極40は、空乏層の広がりを抑制する必要がある部分に適宜設けることができる。
(第2実施例)
次に、第2実施例のIGBT110について説明する。なお、第2実施例のIGBT110の各部分のうち第1実施例のIGBT10の各部分と同様の機能を有する部分については、第1実施例と同じ参照番号を付して説明する。また、第2実施例のIGBT110は、中間電極のみが第1実施例のIGBT10と相違するので、中間電極に関する事項について以下に説明する。図10は、第2実施例のIGBT110の周辺耐圧領域60の拡大断面図を示している。図10に示すように、第2実施例のIGBT110では、周辺耐圧領域60の層間絶縁膜17の内部に、2つの中間電極41a、41bが形成されている。図11は、第2実施例のIGBT110の半導体基板12の上面図を示している。図11に示すように、中間電極41aは、4つの半導体素子領域13の周囲を囲むように形成されている。また、中間電極41bは、中間電極41aの外側において、4つの半導体素子領域13の周囲を囲むように形成されている。図10に示すように、中間電極41aの幅(半導体素子領域13から外周部12cに向かう方向における幅)は、中間電極41bの幅よりも小さい。また、中間電極41aの下部の層間絶縁膜17の厚さは、中間電極41bの下部の層間絶縁膜17の厚さと等しい。
次に、IGBT110がオフしており、層間絶縁膜17が帯電している状態における周辺耐圧領域60内の電位分布について説明する。第2実施例のIGBT110においては、外周電極50の電位がコレクタ電極33の電位と略等しくなる。また、中間電極41a、41bの電位は、外周電極50の電位とエミッタ電極32の電位の間の電位となる。また、中間電極41bは中間電極41aよりも外周電極50の近くに位置しているので、中間電極41bの電位は中間電極41aの電位より高くなる。図10の曲線76は、IGBT110がオフしており、層間絶縁膜17が帯電している状態における周辺耐圧領域60内の等電位線を示している。
中間電極41aより半導体素子領域13側のドリフト領域24の表面近傍の電位(図10の範囲92内のドリフト領域24の表面近傍の電位)は、層間絶縁膜17の帯電の効果によって略一定となる。範囲92では、大部分の等電位線が外周部12c側に向かって伸びる。中間電極41aの下部のドリフト領域24の表面近傍の電位(図10の範囲94内のドリフト領域24の表面近傍の電位)は、中間電極41aの電位の影響を受ける。したがって、範囲94内のドリフト領域24の表面近傍の電位は、範囲92内のドリフト領域24の表面近傍の電位より高くなる。但し、中間電極41aは幅が小さいため、中間電極41aがその下部のドリフト領域24の電位に与える影響は小さい。したがって、範囲94内のドリフト領域24の表面近傍の電位は、範囲92内のドリフト領域24の表面近傍の電位より高くなるが、その電位差は小さい。したがって、図10に示すように、範囲92と範囲94の境界で少量の等電位線が上面12aに向かって伸びる。言い換えると、中間電極41aの幅が小さく、中間電極41aが等電位線をストップする効果が小さいために、範囲92と範囲94の境界でストップされる等電位線(上面12aに向かって伸びる等電位線)が少なくなる。このため、範囲92と範囲94の境界に生じる電界はそれほど大きくない。中間電極41aと中間電極41bの間のドリフト領域24の表面近傍の電位(図10の範囲96内のドリフト領域24の表面近傍の電位)は、層間絶縁膜17の帯電の効果によって略一定となる。範囲96内のドリフト領域24の表面近傍の電位は、範囲94内のドリフト領域24の表面近傍の電位と略同じ電位となる。したがって、範囲94及び範囲96内では、大部分の等電位線が外周部12c側に向かって伸びる。中間電極41bの下部のドリフト領域24の表面近傍の電位(図10の範囲98内のドリフト領域24の表面近傍の電位)は、中間電極41bの電位の影響を受ける。したがって、範囲98内のドリフト領域24の表面近傍の電位は、範囲96内のドリフト領域24の表面近傍の電位より高くなる。中間電極41bは幅が大きいため、中間電極41bがその下部のドリフト領域24の電位に与える影響は大きい。しかしながら、範囲96内のドリフト領域24の表面近傍の電位が中間電極41aの影響を受けて上昇しているため、範囲96と範囲98の境界に生じる電位差は小さい。したがって、図10に示すように、範囲96と範囲98の境界で少量の等電位線が上面12aに向かって伸びる。範囲96と範囲98の境界で生じる電界はそれほど大きくない。中間電極41bより外周部12c側のドリフト領域24の表面近傍の電位(図10の範囲100内のドリフト領域24の表面近傍の電位)は、層間絶縁膜17の帯電によって略一定となる。したがって、範囲100内のドリフト領域24の表面近傍の電位は、範囲98内のドリフト領域24の表面近傍の電位と略同じ電位となる。範囲98及び範囲100内では、大部分の等電位線が外周部12cに向かって伸びる。外周電極50の下部の半導体基板12の表面近傍の電位(図10の範囲102内の半導体基板12の表面近傍の電位)は、コレクタ電極33の電位と略等しい。このため、範囲100と範囲102の境界で等電位線が上面12aに向かって延び、その境界で比較的高い電界が発生する。
以上に説明したように、第1実施例のIGBT10では、中間電極41a、41bと外周電極50によって、等電位線がストップされ、等電位線が外周部12cに伸びることが防止される。すなわち、空乏層が外周部12cに達するまで広がることが防止される。また、周辺耐圧領域60に、幅が小さい中間電極41aと幅が大きい中間電極41bが形成されている。このため、中間電極41a及び41bの近傍で電界が緩やかに変化し、電界集中が生じることが抑制されている。特に最も半導体素子領域13に近いために電界集中が生じやすい中間電極41aの幅が小さいため、中間電極41aでストップされる等電位線が少なくなる。したがって、中間電極41a近傍での電界集中が効果的に抑制される。図12は、第1実施例のIGBT10の周辺耐圧領域60の表面近傍における電界分布を示すグラフである。図12に示すように、中間電極41a、41bの近傍での電界集中が抑制されて、中間電極41a、41b近傍での電界が外周電極50近傍での電界より小さくなっている。第1実施例のIGBT10は、従来のIGBTに比べて耐圧が高い。
以上に説明したように、第1実施例のIGBT10では、半導体素子領域13に最も近い中間電極41aの幅が、中間電極41aの隣の中間電極41bの幅よりも小さい。したがって、ドリフト領域24内の電位を緩やかに変化させながら、ドリフト領域24内の等電位線をストップさせることができる(すなわち、空乏層を終端させることができる)。すなわち、電界集中が生じることを抑制しながら、空乏層を終端させることができる。
なお、上述した第2実施例のIGBT110では、2つの中間電極41a、41bが形成されていた。しかしながら、図13に示すように、3つの中間電極41a〜41cが形成されていてもよい。また、3つ以上の中間電極が形成されていてもよい。また、3つ以上の中間電極を形成する場合には、少なくとも最も半導体素子領域13に近い中間電極41aの幅がその隣の中間電極41bより小さければよく、その他の中間電極の幅は任意である。例えば、図14に示すように、最も外周部12c側の中間電極40cの幅を最も小さくしてもよい。また、図15、図16に示すように、中間電極の下部の層間絶縁膜17の厚さが変化していてもよい。また、各中間電極は、同じ材質で形成してもよいが、異なる材質で形成してもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時の請求項に記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。

Claims (7)

  1. 半導体装置であって、
    半導体基板の一方の表面に露出すると共に半導体素子が形成されている半導体素子領域と、
    半導体基板の前記一方の表面に露出すると共に半導体素子領域の周囲に形成されており、単一の導電性領域によって構成されている周辺耐圧領域と、
    周辺耐圧領域の表面に半導体基板の外周部に沿って形成されており、周辺耐圧領域と導通する外周電極と、
    外周電極と半導体素子領域の間の周辺耐圧領域の表面に形成されている絶縁膜と、
    絶縁膜上に形成されている中間電極と、を備えており、
    中間電極の下部の絶縁膜の厚さが、半導体素子領域側よりも外周電極側で薄い半導体装置。
  2. 中間電極が、半導体素子領域を囲むように形成されている請求項1に記載の半導体装置。
  3. 中間電極が、半導体素子領域及び外周電極から絶縁されている請求項1又は2に記載の半導体装置。
  4. 半導体装置であって、
    半導体基板の一方の表面に露出すると共に半導体素子が形成されている半導体素子領域と、
    半導体基板の一方の表面に露出すると共に半導体素子領域の周囲に形成されており、単一の導電性領域によって構成されている周辺耐圧領域と、
    周辺耐圧領域の表面に半導体基板の外周部に沿って形成されており、周辺耐圧領域と導通する外周電極と、
    外周電極と半導体素子領域の間の周辺耐圧領域の表面に形成されている絶縁膜と、
    絶縁膜上に半導体素子領域から外周電極に向かう方向に沿って間隔を隔てて配置された複数の中間電極と、を備えており、
    最も半導体素子領域側の第1中間電極の前記方向における幅が、第1中間電極の隣の第2中間電極の前記方向における幅よりも小さい半導体装置。
  5. 各中間電極が、半導体素子領域を囲むように形成されている請求項4に記載の半導体装置。
  6. 各中間電極が、半導体素子領域、外周電極、及び、他の中間電極から絶縁されていることを特徴とする請求項4または5に記載の半導体装置。
  7. 半導体装置であって、
    半導体基板の一方の表面に露出すると共に半導体素子が形成されている半導体素子領域と、
    半導体基板の一方の表面に露出すると共に半導体素子領域の周囲に形成されており、単一の導電性領域によって構成されている周辺耐圧領域と、
    周辺耐圧領域の表面に半導体基板の外周部に沿って形成されており、周辺耐圧領域と導通する外周電極と、
    外周電極と半導体素子領域の間の周辺耐圧領域の表面に形成されている絶縁膜と、
    絶縁膜上に形成されている1または複数の中間電極と、を備えており、
    中間電極は、半導体素子領域から外周電極に向かって伸びる等電位線をストップする効果が、半導体素子領域側よりも外周電極側で高くなるように構成されている半導体装置。
JP2010541922A 2008-12-10 2008-12-10 半導体装置 Expired - Fee Related JP5182376B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2008/072431 WO2010067430A1 (ja) 2008-12-10 2008-12-10 半導体装置

Publications (2)

Publication Number Publication Date
JPWO2010067430A1 true JPWO2010067430A1 (ja) 2012-05-17
JP5182376B2 JP5182376B2 (ja) 2013-04-17

Family

ID=42242441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010541922A Expired - Fee Related JP5182376B2 (ja) 2008-12-10 2008-12-10 半導体装置

Country Status (5)

Country Link
US (1) US8476732B2 (ja)
EP (1) EP2357670B1 (ja)
JP (1) JP5182376B2 (ja)
CN (1) CN102177587B (ja)
WO (1) WO2010067430A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8476732B2 (en) * 2008-12-10 2013-07-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device
US9385188B2 (en) * 2012-01-12 2016-07-05 Toyota Jidosha Kabushiki Kaisha Semiconductor device with termination region having floating electrodes in an insulating layer
JP2013168549A (ja) * 2012-02-16 2013-08-29 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP5637154B2 (ja) * 2012-02-22 2014-12-10 トヨタ自動車株式会社 半導体装置
JP6053415B2 (ja) * 2012-09-19 2016-12-27 三菱電機株式会社 半導体装置
JP6185440B2 (ja) * 2014-09-16 2017-08-23 株式会社東芝 半導体装置
JP6854654B2 (ja) * 2017-01-26 2021-04-07 ローム株式会社 半導体装置

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9207860D0 (en) * 1992-04-09 1992-05-27 Philips Electronics Uk Ltd A semiconductor component
KR0175277B1 (ko) * 1996-02-29 1999-02-01 김광호 중첩된 필드플레이트구조를 갖는 전력반도체장치 및 그의 제조방법
JP3958404B2 (ja) * 1997-06-06 2007-08-15 三菱電機株式会社 横型高耐圧素子を有する半導体装置
US6054752A (en) * 1997-06-30 2000-04-25 Denso Corporation Semiconductor device
JP2002231944A (ja) 2001-01-31 2002-08-16 Sanken Electric Co Ltd 電力用半導体装置
JP3701227B2 (ja) 2001-10-30 2005-09-28 三菱電機株式会社 半導体装置及びその製造方法
US7135718B2 (en) * 2002-02-20 2006-11-14 Shindengen Electric Manufacturing Co., Ltd. Diode device and transistor device
JP2003347547A (ja) * 2002-05-27 2003-12-05 Mitsubishi Electric Corp 電力用半導体装置及びその製造方法
US7088489B2 (en) * 2002-10-04 2006-08-08 Jds Uniphase Corporation Launch interface electrode structure for suppressing coupling to substrate modes for electro-optic modulator
JP3927111B2 (ja) * 2002-10-31 2007-06-06 株式会社東芝 電力用半導体装置
DE10360574B4 (de) * 2003-12-22 2008-11-27 Infineon Technologies Ag Leistungshalbleiterbauelement mit sanftem Abschaltverhalten
JP4731816B2 (ja) * 2004-01-26 2011-07-27 三菱電機株式会社 半導体装置
JP4757449B2 (ja) 2004-01-29 2011-08-24 三菱電機株式会社 半導体装置
JP4770143B2 (ja) * 2004-09-10 2011-09-14 富士電機株式会社 半導体装置
JP2006173437A (ja) * 2004-12-17 2006-06-29 Toshiba Corp 半導体装置
JP2006310508A (ja) * 2005-04-28 2006-11-09 Sanyo Electric Co Ltd 半導体装置およびその製造方法
JP2007157799A (ja) 2005-11-30 2007-06-21 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007207784A (ja) * 2006-01-30 2007-08-16 Toshiba Corp 半導体装置
US20080017897A1 (en) * 2006-01-30 2008-01-24 Kabushiki Kaisha Toshiba Semiconductor device and method of manufacturing same
JP2008124346A (ja) * 2006-11-14 2008-05-29 Toshiba Corp 電力用半導体素子
JP2008187125A (ja) 2007-01-31 2008-08-14 Toshiba Corp 半導体装置
JP2008227474A (ja) * 2007-02-13 2008-09-25 Toshiba Corp 半導体装置
JP4973463B2 (ja) * 2007-11-16 2012-07-11 トヨタ自動車株式会社 半導体装置
JP5358963B2 (ja) * 2008-02-04 2013-12-04 富士電機株式会社 半導体装置およびその製造方法
JP4544313B2 (ja) * 2008-02-19 2010-09-15 トヨタ自動車株式会社 Igbtとその製造方法
JP4635067B2 (ja) * 2008-03-24 2011-02-16 株式会社東芝 半導体装置及びその製造方法
JP5381420B2 (ja) * 2008-07-22 2014-01-08 富士電機株式会社 半導体装置
US8476732B2 (en) * 2008-12-10 2013-07-02 Toyota Jidosha Kabushiki Kaisha Semiconductor device
JP2010157582A (ja) * 2008-12-26 2010-07-15 Rohm Co Ltd 半導体装置
JP2010251571A (ja) * 2009-04-16 2010-11-04 Toshiba Corp 半導体装置
JP5748188B2 (ja) * 2009-09-29 2015-07-15 富士電機株式会社 半導体装置
JP5509908B2 (ja) * 2010-02-19 2014-06-04 富士電機株式会社 半導体装置およびその製造方法
JP5515922B2 (ja) * 2010-03-24 2014-06-11 富士電機株式会社 半導体装置
JP5512455B2 (ja) * 2010-08-02 2014-06-04 株式会社東芝 半導体装置
JP5586546B2 (ja) * 2011-03-23 2014-09-10 株式会社東芝 半導体装置
JP5969771B2 (ja) * 2011-05-16 2016-08-17 ルネサスエレクトロニクス株式会社 Ie型トレンチゲートigbt

Also Published As

Publication number Publication date
JP5182376B2 (ja) 2013-04-17
US8476732B2 (en) 2013-07-02
WO2010067430A1 (ja) 2010-06-17
EP2357670A1 (en) 2011-08-17
CN102177587A (zh) 2011-09-07
CN102177587B (zh) 2013-08-14
EP2357670B1 (en) 2015-04-01
EP2357670A4 (en) 2013-02-20
US20110079870A1 (en) 2011-04-07

Similar Documents

Publication Publication Date Title
JP6169966B2 (ja) 半導体装置及び半導体装置の製造方法
JP5182376B2 (ja) 半導体装置
JP5701913B2 (ja) 半導体装置
JP5470826B2 (ja) 半導体装置
JP6224454B2 (ja) 縦型半導体装置
JP5991020B2 (ja) 炭化珪素単結晶を主材料とする半導体装置
JP6208579B2 (ja) 半導体装置
JP6720818B2 (ja) 半導体装置
JP5537359B2 (ja) 半導体装置
JP5720582B2 (ja) スイッチング素子
US9257501B2 (en) Semiconductor device
JP7052315B2 (ja) 半導体装置
JP2017191817A (ja) スイッチング素子の製造方法
JP7147510B2 (ja) スイッチング素子
JP2012004466A (ja) 半導体装置
JP2019140152A (ja) 半導体装置
JP6179468B2 (ja) 半導体装置
JP7092044B2 (ja) 半導体装置
JP2017098550A (ja) パワー半導体デバイス
JP6760134B2 (ja) 半導体装置
JP7263978B2 (ja) 半導体装置
JP7352151B2 (ja) スイッチング素子
JP7201005B2 (ja) 半導体装置
US20220293724A1 (en) Semiconductor device
JP2018046254A (ja) スイッチング素子

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121114

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121231

R151 Written notification of patent or utility model registration

Ref document number: 5182376

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees