JP7323665B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP7323665B2
JP7323665B2 JP2022028966A JP2022028966A JP7323665B2 JP 7323665 B2 JP7323665 B2 JP 7323665B2 JP 2022028966 A JP2022028966 A JP 2022028966A JP 2022028966 A JP2022028966 A JP 2022028966A JP 7323665 B2 JP7323665 B2 JP 7323665B2
Authority
JP
Japan
Prior art keywords
transistor
liquid crystal
oxide semiconductor
image signal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2022028966A
Other languages
English (en)
Other versions
JP2022066286A (ja
Inventor
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022066286A publication Critical patent/JP2022066286A/ja
Priority to JP2023122126A priority Critical patent/JP2023138583A/ja
Application granted granted Critical
Publication of JP7323665B2 publication Critical patent/JP7323665B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02483—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/045—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means using resistive elements, e.g. a single continuous surface or two parallel surfaces put in contact
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/04—Partial updating of the display screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G09G2320/0214—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display with crosstalk due to leakage current of pixel switch in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G09G2320/103—Detection of image changes, e.g. determination of an index representative of the image change
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nonlinear Science (AREA)
  • Ceramic Engineering (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

本発明は、液晶表示装置及び該液晶表示装置を有する電子機器に関する。
液晶表示装置は、テレビ受像機などの大型表示装置から携帯電話などの小型表示装置に
至るまで普及している。そのため、液晶表示装置の開発としては、低コスト化又は高付加
価値化を目的とした開発が行われている。特に近年では、地球環境への関心が高まり、低
消費電力型の液晶表示装置の開発が注目されている。
特許文献１では、液晶表示装置における消費電力を低減する技術が開示されている。具
体的には、全ての走査線及びデータ信号線を非選択状態とする休止期間に、全データ信号
線を電気的にデータ信号ドライバから切り離してハイインピーダンス状態とする液晶表示
装置が開示されている。
特開２００１－３１２２５３号公報
一般的に液晶表示装置は、マトリクス状に配列された複数の画素が設けられた画素部を
有する。当該画素は、画像信号の入力を制御するトランジスタと、入力される画像信号に
応じた電圧が印加される液晶素子と、該液晶素子に印加される電圧を保持する補助容量と
を有する。なお、当該液晶素子は印加される電圧に応じて配向が変化する液晶材料を有し
、当該液晶材料の配向を制御することによって各画素の表示が制御される。
特許文献１で開示される液晶表示装置では、休止期間において、画素部に含まれる各画
素に対して画像信号が入力されない。すなわち、各画素内に画像信号を保持したまま、画
像信号の入力を制御するトランジスタがオフ状態を維持する期間が長期化する。そのため
、当該トランジスタを介した画像信号のリークが各画素の表示に対して与える影響が顕在
化する。具体的には、液晶素子に印加される電圧が低下し、当該液晶素子を有する画素の
表示の劣化（変化）が顕在化する。
さらに、当該トランジスタを介した画像信号のリークは、トランジスタの動作温度によ
って変動する。具体的には、動作温度の上昇に伴い、トランジスタを介した画像信号のリ
ークが増加する。そのため、特許文献１で開示される液晶表示装置は、環境の変動が大き
い屋外などにおいて使用した際に、表示品質を一定に保つことが困難である。
そこで、本発明の一態様は、液晶表示装置の消費電力を低減すること及び表示の劣化（
表示品質の低下）を抑制することを課題の一とする。
また、本発明の一態様は、温度などの外部因子に対する表示の劣化（表示品質の低下）
が抑制された液晶表示装置を提供することを課題の一とする。
上述した課題は、各画素に設けられるトランジスタとして、チャネル形成領域が酸化物
半導体層によって構成されるトランジスタを適用することで解決できる。なお、当該酸化
物半導体層は、電子供与体（ドナー）となる不純物（水素又は水など）を徹底的に除去す
ることにより高純度化された酸化物半導体層である。当該トランジスタでは、チャネル長
１０μｍの場合において、室温におけるチャネル幅１μｍ当たりのオフ電流値を１０ａＡ
（１×１０－１７Ａ）以下とすることが可能である（これを１０ａＡ／μｍと表す）。
また、当該酸化物半導体層は、２．０ｅＶ以上、好ましくは２．５ｅＶ以上、より好ま
しくは３．０ｅＶ以上のバンドギャップを有する。加えて、当該酸化物半導体層は、高純
度化されることで、導電型が限りなく真性型に近づく。そのため、当該酸化物半導体層で
は、熱励起に起因するキャリアの発生を抑制することができる。その結果、当該トランジ
スタの動作温度の上昇に伴うオフ電流の増加を低減することができる。具体的には、チャ
ネル長１０μｍの場合において、８５℃におけるチャネル幅１μｍ当たりのオフ電流値を
１００ａＡ（１×１０－１６Ａ）以下とすることが可能である（これを１００ａＡ／μｍ
と表す）。
具体的には、本発明の一態様は、走査線駆動回路によってスイッチングが制御されるト
ランジスタと、一方の端子に信号線駆動回路から前記トランジスタを介して画像信号が入
力され、他方の端子に共通電位が供給されることで、前記画像信号に応じた電圧が印加さ
れる液晶素子と、前記液晶素子に印加される電圧を保持する容量素子と、を有する複数の
画素がマトリクス状に配列された液晶表示装置であって、前記走査線駆動回路及び前記信
号線駆動回路の動作を制御し、前記画素への前記画像信号の入力を選択する制御回路を有
し、前記トランジスタは、チャネル形成領域が酸化物半導体層によって構成され、オフ状
態の前記トランジスタを介した前記画像信号のリークが、前記液晶素子を介した前記画像
信号のリークよりも小さいことを特徴とする液晶表示装置である。
本発明の一態様の液晶表示装置は、各画素に設けられるトランジスタとして、チャネル
形成領域が酸化物半導体層によって構成されるトランジスタを適用する。なお、当該酸化
物半導体層を高純度化することで、当該トランジスタの室温におけるオフ電流値を１０ａ
Ａ／μｍ以下且つ８５℃におけるオフ電流値を１００ａＡ／μｍ以下とすることが可能で
ある。そのため、当該トランジスタを介した画像信号のリークを低減することができる。
すなわち、当該トランジスタを有する画素への画像信号の書き込み頻度を低減した場合に
おける表示の劣化（変化）を抑制することができる。その結果、当該液晶表示装置の消費
電力を低減すること及び表示の劣化（表示品質の低下）を抑制することが可能になる。
また、上述したように当該トランジスタは、８５℃という高温においてもオフ電流値を
１００ａＡ／μｍ以下とすることが可能である。すなわち、当該トランジスタは、動作温
度の上昇に伴うオフ電流値の増加が著しく小さいトランジスタである。そのため、当該ト
ランジスタを液晶表示装置の各画素に設けられるトランジスタとして適用することで、温
度などの外部因子が当該画素における画像信号のリークに与える影響を低減することがで
きる。つまり、当該液晶表示装置は、環境の変動が大きい屋外などにおいて使用した場合
であっても、表示の劣化（表示品質の低下）を抑制することが可能な液晶表示装置である
。
（Ａ）、（Ｂ）実施の形態１に係る液晶表示装置を説明する図。 実施の形態１に係る液晶表示装置を説明する図。 （Ａ）～（Ｃ）実施の形態１に係る液晶表示装置を説明する図。 （Ａ）～（Ｄ）実施の形態２に係るトランジスタを説明する図。 （Ａ）、（Ｂ）実施の形態３に係る液晶表示装置を説明する図。 （Ａ）～（Ｆ）実施の形態４に係る電子機器を説明する図。 実施例１に係るトランジスタの初期特性を示す図。 （Ａ）、（Ｂ）実施例１に係るトランジスタの評価用素子の上面図。 （Ａ）、（Ｂ）実施例１に係るトランジスタの評価用素子のＶｇ－Ｉｄ特性を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、トランジスタのソース端子及びドレイン端子は、トランジスタの構造や動作条件
等によって替わる。そこで、本書類においては、トランジスタのソース及びドレインの役
割を果たす端子の一方を第１端子、他方を第２端子と表記し、区別することとする。
また、各実施の形態の図面等において示す各構成の、大きさ、層の厚さ、又は領域は、
明瞭化のために誇張されて表記している場合がある。よって、必ずしもそのスケールに限
定されない。また、本明細書にて用いる「第１」、「第２」、「第３」などの序数は、構
成要素の混同を避けるために付したものであり、数的に限定するものではないことを付記
する。
（実施の形態１）
本実施の形態では、アクティブマトリクス型の液晶表示装置の一例について示す。具体
的には、画素部に対する画像信号の入力を選択することが可能なアクティブマトリクス型
の液晶表示装置について図１～図３を参照して説明する。
本実施の形態の液晶表示装置の構成例について図１を参照して以下に説明する。図１（
Ａ）は、液晶表示装置の構成例を示す図である。図１（Ａ）に示す液晶表示装置は、制御
回路１０と、走査線駆動回路１１と、信号線駆動回路１２と、画素部１３とを有する。さ
らに、画素部１３は、マトリクス状に配列された複数の画素１４を有する。図１（Ｂ）は
、画素１４の構成例を示す図である。図１（Ｂ）に示す画素１４は、ゲート端子が走査線
駆動回路１１に電気的に接続され、第１端子が信号線駆動回路１２に電気的に接続された
トランジスタ１５と、一方の端子がトランジスタ１５の第２端子に電気的に接続され、他
方の端子が共通電位（Ｖｃｏｍ）を供給する配線に電気的に接続された液晶素子１６と、
一方の端子がトランジスタ１５の第２端子及び液晶素子１６の一方の端子に電気的に接続
され、他方の端子が共通電位（Ｖｃｏｍ）を供給する配線に電気的に接続される容量素子
１７とを有する。
本実施の形態の液晶表示装置は、走査線駆動回路１１によってトランジスタ１５のスイ
ッチングを制御し、信号線駆動回路１２からトランジスタ１５を介して液晶素子１６に画
像信号が入力される。なお、液晶素子１６は、一方の端子及び他方の端子に挟持された液
晶層を有する。該液晶層には当該画像信号と共通電位（Ｖｃｏｍ）の電位差分の電圧が印
加され、当該電圧によって該液晶層の配向状態が制御される。本実施の形態の液晶表示装
置では、当該配向を利用して各画素１４の表示を制御している。なお、容量素子１７は、
液晶素子１６に印加される電圧を保持するために設けられている。
加えて、本実施の形態に示した液晶表示装置は、制御回路１０によって、走査線駆動回
路１１及び信号線駆動回路１２の動作を制御することで、画素部１３への画像信号の入力
を選択することが可能である。
次いで、本実施の形態の液晶表示装置の構成要素の具体例について説明する。
＜制御回路１０＞
図２は、制御回路１０の構成例を示す図である。図２に示す制御回路１０は、信号生成
回路２０と、記憶回路２１と、比較回路２２と、選択回路２３と、表示制御回路２４とを
有する。
信号生成回路２０は、走査線駆動回路１１及び信号線駆動回路１２を動作させ、画素部
１３に画像を形成するための信号を生成する回路である。具体的には、画素部１３にマト
リクス状に配列された複数の画素に対して入力される画像信号（Ｄａｔａ）、走査線駆動
回路１１又は信号線駆動回路１２の動作を制御する信号（例えば、スタートパルス信号（
ＳＰ）、クロック信号（ＣＫ）など）、並びに電源電圧である高電源電位（Ｖｄｄ）及び
低電源電位（Ｖｓｓ）などを生成し、出力する回路である。なお、図２に示す制御回路１
０においては、信号生成回路２０は、記憶回路２１に対して画像信号（Ｄａｔａ）を出力
し、表示制御回路２４に対して走査線駆動回路１１又は信号線駆動回路１２の動作を制御
する信号を出力する。また、信号生成回路２０から記憶回路２１に対して出力される画像
信号（Ｄａｔａ）がアナログ信号である場合には、Ａ／Ｄコンバータなどを介して、当該
画像信号（Ｄａｔａ）をデジタル信号に変換することもできる。
記憶回路２１は、画素部１３において、第１の画像を形成するための画像信号乃至第ｎ
の画像（ｎは、２以上の自然数）を形成するための画像信号を記憶するための複数のメモ
リ２５を有する。なお、メモリ２５は、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃ
ｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍ
ｅｍｏｒｙ）などの記憶素子を用いて構成すればよい。また、メモリ２５は、画素部１３
において形成される画像毎に画像信号を記憶する構成であればよく、メモリ２５の数は、
特定の数に限定されない。加えて、複数のメモリ２５が記憶する画像信号は、比較回路２
２及び選択回路２３により選択的に読み出される。
比較回路２２は、記憶回路２１に記憶された第ｋの画像（ｋは、１以上ｎ未満の自然数
）を形成するための画像信号及び第ｋ＋１の画像を形成するための画像信号を選択的に読
み出して、当該画像信号の比較を行い、差分を検出する回路である。なお、第ｋの画像及
び第ｋ＋１の画像は、画素部１３において連続して表示される画像である。比較回路２２
での画像信号の比較により、差分が検出された場合、当該画像信号によって形成される２
枚の画像は動画であると判断される。一方、比較回路２２での画像信号の比較により、差
分が検出されない場合、当該画像信号によって形成される２枚の画像は静止画であると判
断される。すなわち、比較回路２２は、比較回路２２での差分の検出によって連続して表
示される画像を形成するための画像信号が、動画を表示するための画像信号であるか、静
止画を表示するための画像信号であるかを判断する回路である。なお、比較回路２２は、
当該差分が一定のレベルを超えたときに、差分を検出したと判断されるように設定しても
よい。
選択回路２３は、比較回路２２で検出された差分を基に、画素部への画像信号の出力を
選択する回路である。具体的には、選択回路２３は、比較回路２２で、差分が検出された
画像を形成するための画像信号は出力し、差分が検出されない画像を形成するための画像
信号は出力しない回路である。
表示制御回路２４は、スタートパルス信号（ＳＰ）、クロック信号（ＣＫ）、高電源電
位（Ｖｄｄ）、及び低電源電位（Ｖｓｓ）などの制御信号の走査線駆動回路１１及び信号
線駆動回路１２への供給を制御する回路である。具体的には、比較回路２２により動画と
判断された場合（連続して表示される画像に差分が検出された場合）には、選択回路２３
から供給された画像信号（Ｄａｔａ）を信号線駆動回路１２に出力するとともに、走査線
駆動回路１１及び信号線駆動回路１２に対して、制御信号（スタートパルス信号（ＳＰ）
、クロック信号（ＣＫ）、高電源電位（Ｖｄｄ）、及び低電源電位（Ｖｓｓ）など）を供
給する。一方、比較回路２２により静止画と判断された場合（連続して表示される画像に
差分が検出されない場合）には、選択回路２３から画像信号（Ｄａｔａ）が供給されない
とともに、走査線駆動回路１１及び信号線駆動回路１２に対して、制御信号（スタートパ
ルス信号（ＳＰ）、クロック信号（ＣＫ）、高電源電位（Ｖｄｄ）、及び低電源電位（Ｖ
ｓｓ）など）を供給しない。すなわち、比較回路２２により静止画と判断された場合（連
続して表示される画像に差分が検出されない場合）には、走査線駆動回路１１及び信号線
駆動回路１２の動作を完全に停止させる。ただし、静止画と判断される期間が短い場合に
は、高電源電位（Ｖｄｄ）及び低電源電位（Ｖｓｓ）を供給し続ける構成とすることもで
きる。なお、高電源電位（Ｖｄｄ）及び低電源電位（Ｖｓｓ）が供給されるとは、ある配
線の電位が高電源電位（Ｖｄｄ）又は低電源電位（Ｖｓｓ）に固定されることである。す
なわち、ある電位状態にある当該配線が、高電源電位（Ｖｄｄ）又は低電源電位（Ｖｓｓ
）に変化することになる。当然、当該電位の変化には電力消費が伴う。そのため、頻繁に
高電源電位（Ｖｄｄ）及び低電源電位（Ｖｓｓ）の供給の停止及び再供給を行うことで、
結果的に、消費電力が増大する可能性がある。そのような場合には、高電源電位（Ｖｄｄ
）及び低電源電位（Ｖｓｓ）を供給し続ける構成とすることが好ましい。なお、上述した
説明において、信号を「供給しない」とは、当該信号を供給する配線において所定の電位
とは異なる電位が供給される、又は当該配線の電位が浮遊状態になることを指すこととす
る。
制御回路１０において、上述したように走査線駆動回路１１及び信号線駆動回路１２の
動作を制御することで液晶表示装置の消費電力を低減することが可能である。
＜トランジスタ１５＞
トランジスタ１５は、チャネル形成領域が酸化物半導体層によって構成されるトランジ
スタである。該酸化物半導体層は、電気的特性変動を抑止するため、変動要因となる水素
、水分、水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除し、か
つ不純物の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分材料で
ある酸素を供給することによって、高純度化及び電気的にＩ型（真性）化された酸化物半
導体層である。なお、当該酸化物半導体は、２ｅＶ以上、好ましくは２．５ｅＶ以上、よ
り好ましくは３．０ｅＶ以上のバンドギャップを有する。
また、高純度化された酸化物半導体中にはキャリアが極めて少なく（ゼロに近い）、キ
ャリア密度は１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下である。
即ち、酸化物半導体層のキャリア密度は、限りなくゼロにする。酸化物半導体層中にキャ
リアが極めて少ないため、オフ電流値を低くすることができる。オフ電流値は低ければ低
いほど好ましい。そのため、上述したトランジスタにおいては、チャネル幅（ｗ）が１μ
ｍあたりの室温におけるオフ電流値を１０ａＡ／μｍ（１×１０－１７Ａ／μｍ）以下に
すること、及び８５℃におけるオフ電流値を１００ａＡ／μｍ（１×１０－１６Ａ／μｍ
）以下にすることが可能である。なお、一般に、アモルファスシリコンを具備するトラン
ジスタでは、室温におけるオフ電流値は１×１０－１３Ａ／μｍ以上となる。さらに、ｐ
ｎ接合がなく、ホットキャリア劣化がないため、これらにトランジスタの電気的特性が影
響を受けない。これにより、各画素１４の画像信号の保持期間を長くすることができる。
つまり、静止画を表示する際の画像信号の再書き込みの間隔を長くすることができる。例
えば、画像信号の書き込みの間隔を１０秒以上、好ましくは３０秒以上、さらに好ましく
は１分以上１０分未満とすることができる。書き込む間隔を長くすると、消費電力を抑制
する効果を高くできる。
なお、トランジスタのオフ電流の流れ難さをオフ抵抗率として表すことができる。オフ
抵抗率とは、トランジスタがオフのときのチャネル形成領域の抵抗率であり、オフ抵抗率
はオフ電流から算出することができる。
具体的には、オフ電流とドレイン電圧との値が分かればオームの法則からトランジスタ
がオフのときの抵抗値（オフ抵抗Ｒ）を算出することができる。そして、チャネル形成領
域の断面積Ａとチャネル形成領域の長さ（ソースドレイン電極間の距離に相当する）Ｌが
分かればρ＝ＲＡ／Ｌの式（Ｒはオフ抵抗）からオフ抵抗率ρを算出することができる。
ここで、断面積Ａは、チャネル形成領域の膜厚をｄとし、チャネル幅をＷとするとき、
Ａ＝ｄＷから算出することができる。また、チャネル形成領域の長さＬはチャネル長Ｌで
ある。以上のように、オフ電流からオフ抵抗率を算出することができる。
本実施の形態の酸化物半導体層を具備するトランジスタのオフ抵抗率は１×１０１１Ω
・ｃｍ以上が好ましく、さらには１×１０１２Ω・ｃｍ以上がより好ましい。
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化され
た酸化物半導体層をトランジスタのチャネル形成領域に用いたトランジスタは、オフ電流
値を極めて低くすることができる。つまり、トランジスタがオフ状態にある時、酸化物半
導体層を絶縁体とみなして回路設計を行うことができる。一方で、酸化物半導体層を具備
するトランジスタは、オン状態においては、アモルファスシリコン層を具備するトランジ
スタよりも高い電流供給能力を見込むことができる。
また、低温ポリシリコン層を具備するトランジスタでは、酸化物半導体層を具備するト
ランジスタと比べて、室温におけるオフ電流値が１００００倍程度大きい値であると見積
もって設計等を行っている。そのため、酸化物半導体層を具備するトランジスタでは、低
温ポリシリコン層を具備するトランジスタに比べて、保持容量が同等（０．１ｐＦ程度）
である際、電圧の保持期間を１００００倍程度に引き延ばすことができる。一例として、
動画表示を毎秒６０フレームで行う場合、１回の信号書き込みによる保持期間を１０００
０倍の１６０秒程度とすることができる。そして、少ない画像信号の書き込み回数でも、
表示部での静止画の表示を行うことができる。
保持期間を長くすることで、画素への画像信号の供給を行う頻度を低減することができ
る。特に、上述したような、画像信号を選択的に画素部に入力することが可能な液晶表示
装置に対しては、上述したトランジスタを適用する効果が大きい。すなわち、当該液晶表
示装置においては、長期間に渡って画像信号が画素へ入力されない可能性があるが、上述
したトランジスタを画素への画像信号の入力を制御するトランジスタとして適用すること
で、当該画素の表示の劣化（変化）を抑制することができる。
また、当該トランジスタを画素への画像信号の入力を制御するスイッチとして適用する
ことによって、画素に設けられる容量素子のサイズを縮小することが可能になる。これに
より、当該画素の開口率を向上させること及び当該画素への画像信号の入力を高速に行う
ことなどが可能になる。
＜液晶素子１６及び容量素子１７＞
画像信号の入力を制御するトランジスタ１５として上述したトランジスタを適用する場
合、液晶素子１６が有する液晶材料として固有抵抗率が高い物質を適用することが好まし
い。ここで、図３を参照してその理由について説明する。なお、図３は、アモルファスシ
リコン層を具備するトランジスタを有する画素及び上述した酸化物半導体層を具備するト
ランジスタを有する画素における画像信号のリークの経路を示した模式図である。
図１（Ｂ）に示したように、当該画素は、トランジスタ１５と、液晶素子１６と、容量
素子１７とによって構成され、トランジスタ１５がオフ状態にある場合、図３（Ａ）に示
す回路と等価である。すなわち、トランジスタ１５を抵抗（ＲＴｒ－Ｏｆｆ）によって表
し、液晶素子１６を抵抗（ＲＬＣ）及び容量（ＣＬＣ）によって表した回路と等価である
。画像信号が当該画素に入力されると、当該画像信号は、容量素子１７の容量（ＣＳ）及
び液晶素子１６の容量（ＣＬＣ）に保存される。その後、トランジスタ１５がオフ状態と
なると、図３（Ｂ）、（Ｃ）に示すようにトランジスタ１５及び液晶素子１６を介して、
画像信号がリークする。なお、図３（Ｂ）は、トランジスタ１５がアモルファスシリコン
層を具備するトランジスタである場合の画像信号のリークを表す模式図であり、図３（Ｃ
）は、トランジスタ１５が酸化物半導体層を具備するトランジスタである場合の画像信号
のリークを表す模式図である。アモルファスシリコン層を具備するトランジスタのオフ抵
抗値は、液晶素子の抵抗値より低い。そのため、図３（Ｂ）に示すように、画像信号のリ
ークは、アモルファスシリコン層を具備するトランジスタを介したリークが主となる（図
３（Ｂ）中、経路Ａ及び経路Ｂを経るリークが主となる）。一方、高純度化された酸化物
半導体層を具備するトランジスタのオフ抵抗値は、液晶素子の抵抗値より高い。そのため
、図３（Ｃ）に示すように、画像信号のリークは、液晶素子を介したリークが主となる（
図３（Ｃ）中、経路Ｃ及び経路Ｄを経るリークが主となる）。
すなわち、従来においては、液晶表示装置の各画素における画像信号の保持特性は、各
画素に設けられるトランジスタの特性を律速点としていたが、高純度化された酸化物半導
体層を具備するトランジスタを各画素に設けられるトランジスタに適用することで、液晶
素子の抵抗値が律速点になる。そのため、液晶素子１６が有する液晶材料として固有抵抗
率の高い物質を適用することが好ましい。
具体的には、画素に、高純度化された酸化物半導体層を具備するトランジスタを有する
液晶表示装置においては、液晶材料の固有抵抗率は、１×１０１２Ω・ｃｍ以上であり、
好ましくは１×１０１３Ω・ｃｍを超えていることであり、さらに好ましくは１×１０１
４Ω・ｃｍを超えていることが好ましい要件となる。なお、当該液晶材料を用いて液晶素
子を構成した場合の抵抗は、配向膜及びシール材からの不純物が混入する可能性もあり、
１×１０１１Ω・ｃｍ以上であり、より好ましくは１×１０１２Ω・ｃｍを超えているこ
とが好ましい要件となる。また、本明細書における固有抵抗率の値は、２０℃で測定した
値とする。
また、静止画表示における保持期間において、液晶素子１６の他方の端子への共通電位
（Ｖｃｏｍ）の供給を行わず、当該端子を浮遊状態とすることもできる。具体的には、当
該端子と、共通電位（Ｖｃｏｍ）を与える電源との間にスイッチを設け、書き込み期間中
はスイッチをオンにして電源から共通電位（Ｖｃｏｍ）を与えた後、残りの保持期間にお
いてはスイッチをオフにして浮遊状態とすればよい。該スイッチについても、前述した高
純度化された酸化物半導体層を具備するトランジスタを用いることが好ましい。液晶素子
１６の他方の端子を浮遊状態とすることで、不正パルスなどによる、画素１４における表
示の劣化（変化）を低減することができる。なぜなら、トランジスタ１５がオフ状態にあ
る場合にトランジスタ１５の第１端子の電位が不正パルスによって変動すると、容量結合
によって液晶素子１６の一方の端子の電位も変動する。この時、液晶素子１６の他方の端
子に共通電位（Ｖｃｏｍ）が供給された状態であると、当該変動は液晶素子１６に印加さ
れる電圧値の変化に直結するのに対し、液晶素子の他方の端子が浮遊状態にあると、当該
端子の電位も容量結合により変動する。そのため、トランジスタ１５の第１端子の電位が
不正パルスによって変動した場合であっても、液晶素子１６に印加される電圧値の変化を
低減することができ、画素１４における表示の劣化（変化）を低減することができる。
また、容量素子１７の容量（ＣＳ）の大きさは、各画素に設けられたトランジスタのオ
フ電流等を考慮して設定されるものである。ただし、上述したように、高純度化した酸化
物半導体層を具備するトランジスタを画素が有するトランジスタに適用することで、容量
素子１７の設計に要求される条件が大きく変化する。以下に具体的な数値を挙げて当該内
容について説明する。
一般的に画素が有するトランジスタとしてアモルファスシリコン層を具備するトランジ
スタを適用した場合のオフ抵抗値は、１×１０１２Ω程度であり、液晶素子の抵抗値は１
×１０１５Ω程度である。そのため、画素が有するトランジスタを高純度化された酸化物
半導体層を具備するトランジスタとすることで、当該画素における画像信号のリークを１
／１０００程度にまで低減することが可能である。すなわち、容量素子１７の容量（ＣＳ
）の大きさを１／１０００程度にまで低減すること、又は当該画素において静止画を表示
する場合の画像信号の再書き込みの頻度を１／１０００程度にまで低減することができる
。例えば、１秒間に６０回の画像信号の書き込みを行っている場合は、１５秒間に１回程
度にまで当該書き込みの頻度を低減することが可能である。また、容量素子１７として、
５０ｆＦ程度の容量を有する素子を適用することで、画素において画像信号を３０秒程度
保持し得る。一例として、各画素において画像信号を５秒以上５分以下保持するためには
、容量素子１７の容量（ＣＳ）が０．５ｐＦ以上であることが好ましく、１ｐＦ以上であ
ることがより好ましい。なお、上述した説明における各種の数値は、概算値であることを
付記する。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容若しくは該内容
の一部又は実施例の内容若しくは該内容の一部と自由に組み合わせることが可能である。
（実施の形態２）
本実施の形態では、実施の形態１に示したトランジスタの一例について図４（Ａ）～（
Ｄ）を参照して説明する。
図４（Ａ）～（Ｄ）は、実施の形態１に示したトランジスタの具体的な構成及び作製工
程の具体例を示す図である。なお、図４（Ａ）～（Ｄ）に示す薄膜トランジスタ４１０は
、チャネルエッチ型と呼ばれるボトムゲート構造の一つであり逆スタガ型薄膜トランジス
タともいう。また、図４（Ａ）～（Ｄ）には、シングルゲート構造の薄膜トランジスタを
示すが、必要に応じて、チャネル形成領域を複数有するマルチゲート構造の薄膜トランジ
スタとすることができる。
以下、図４（Ａ）～（Ｄ）を参照して、基板４００上に薄膜トランジスタ４１０を作製
する工程について説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフ
ィ工程によりゲート電極層４１１を形成する。なお、当該工程において用いられるレジス
トマスクは、インクジェット法によって形成してもよい。レジストマスクをインクジェッ
ト法で形成するとフォトマスクを使用しないため、製造コストを低減することができる。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少な
くとも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、
バリウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることが
できる。また、ガラス基板としては、後の加熱処理の温度が高い場合には、歪み点が７３
０℃以上のものを用いると良い。
下地膜となる絶縁膜を基板４００とゲート電極層４１１の間に設けてもよい。下地膜は
、基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリ
コン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜によ
る積層構造により形成することができる。
また、ゲート電極層４１１の材料は、モリブデン、チタン、クロム、タンタル、タング
ステン、アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分と
する合金材料を用いて、単層で又は積層して形成することができる。
例えば、ゲート電極層４１１の２層の積層構造としては、アルミニウム層上にモリブデ
ン層を積層した２層構造、銅層上にモリブデン層を積層した２層構造、銅層上に窒化チタ
ン層若しくは窒化タンタルを積層した２層構造、窒化チタン層とモリブデン層を積層した
２層構造とすることが好ましい。３層の積層構造としては、タングステン層または窒化タ
ングステン層と、アルミニウムとシリコンの合金層またはアルミニウムとチタンの合金層
と、窒化チタン層またはチタン層とを積層した３層構造とすることが好ましい。
次いで、ゲート電極層４１１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリ
コン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アル
ミニウム層を単層で又は積層して形成することができる。例えば、成膜ガスとして、シラ
ン（ＳｉＨ４）、酸素及び窒素を用いてプラズマＣＶＤ法により酸化窒化シリコン層を形
成すればよい。また、ゲート絶縁層として酸化ハフニウム（ＨｆＯｘ）、酸化タンタル（
ＴａＯｘ）等のＨｉｇｈ－ｋ材料を用いることもできる。ゲート絶縁層４０２の膜厚は、
１００ｎｍ以上５００ｎｍ以下とし、積層の場合は、例えば、膜厚５０ｎｍ以上２００ｎ
ｍ以下の第１のゲート絶縁層と、第１のゲート絶縁層上に膜厚５ｎｍ以上３００ｎｍ以下
の第２のゲート絶縁層とを積層して形成する。
ここでは、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以下の酸
化窒化シリコン層を形成する。
また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化シリコン膜の
形成を行ってもよい。ここで高密度プラズマ装置とは、１×１０１１／ｃｍ３以上のプラ
ズマ密度を達成できる装置を指している。例えば、３ｋＷ～６ｋＷのマイクロ波電力を印
加してプラズマを発生させて、絶縁膜の成膜を行う。
チャンバーに材料ガスとしてシラン（ＳｉＨ４）、亜酸化窒素（Ｎ２Ｏ）、及び希ガス
を導入し、１０Ｐａ～３０Ｐａの圧力下で高密度プラズマを発生させてガラス等の絶縁表
面を有する基板上に絶縁膜を形成する。その後、シラン（ＳｉＨ４）の供給を停止し、大
気に曝すことなく亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁膜表面にプラズマ処理を
行ってもよい。少なくとも亜酸化窒素（Ｎ２Ｏ）と希ガスを導入して絶縁膜表面に行われ
るプラズマ処理は、絶縁膜の成膜より後に行う。上記プロセス順序を経た絶縁膜は、膜厚
が薄く、例えば１００ｎｍ未満であっても信頼性を確保することができる絶縁膜である。
ゲート絶縁層４０２の形成の際、チャンバーに導入するシラン（ＳｉＨ４）と亜酸化窒
素（Ｎ２Ｏ）の流量比は、１：１０から１：２００の範囲とする。また、チャンバーに導
入する希ガスとしては、ヘリウム、アルゴン、クリプトン、キセノンなどを用いることが
できるが、中でも安価であるアルゴンを用いることが好ましい。
また、高密度プラズマ装置により得られた絶縁膜は、一定した厚さの膜形成ができるた
め段差被覆性に優れている。また、高密度プラズマ装置により得られる絶縁膜は、薄い膜
の厚みを精密に制御することができる。
上記プロセス順序を経た絶縁膜は、従来の平行平板型のＰＣＶＤ装置で得られる絶縁膜
とは大きく異なっており、同じエッチャントを用いてエッチング速度を比較した場合にお
いて、平行平板型のＰＣＶＤ装置で得られる絶縁膜の１０％以上または２０％以上遅く、
高密度プラズマ装置で得られる絶縁膜は緻密な膜と言える。
なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体層（高純度化された酸
化物半導体層）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との
界面は重要である。そのため高純度化された酸化物半導体層に接するゲート絶縁層は、高
品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤ装置
は、緻密で絶縁耐圧の高い高品質な絶縁膜を形成できるので好ましい。高純度化された酸
化物半導体層と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性
を良好なものとすることができるからである。ゲート絶縁層としての膜質が良好であるこ
とは勿論のこと、酸化物半導体層との界面準位密度を低減し、良好な界面を形成できるこ
とが重要である。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４
３０を形成する。なお、酸化物半導体膜４３０をスパッタ法により成膜する前に、アルゴ
ンガスを導入してプラズマを発生させる逆スパッタを行い、ゲート絶縁層４０２の表面に
付着している粉状物質（パーティクル、ゴミともいう）を除去することが好ましい。逆ス
パッタとは、ターゲット側に電圧を印加せずに、アルゴン雰囲気下で基板側にＲＦ電源を
用いて電圧を印加して基板にプラズマを形成して表面を改質する方法である。なお、アル
ゴン雰囲気に代えて窒素、ヘリウム、酸素などを用いてもよい。
酸化物半導体膜４３０は、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｏ系、Ｉｎ－Ｓｎ－
Ｚｎ－Ｏ系、Ｉｎ－Ａｌ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａｌ－Ｇａ－Ｚｎ－Ｏ
系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系
、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系の酸化物半導体膜を用いる。本実施の形態では、
酸化物半導体膜４３０として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系金属酸化物ターゲットを用いてス
パッタ法により成膜する。この段階での断面図が図４（Ａ）に相当する。また、酸化物半
導体膜４３０は、希ガス（代表的にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（
代表的にはアルゴン）及び酸素の混合雰囲気下においてスパッタ法により形成することが
できる。また、スパッタ法を用いる場合、ＳｉＯ２を２重量％以上１０重量％以下含むタ
ーゲットを用いて成膜を行い、酸化物半導体膜４３０に結晶化を阻害するＳｉＯｘ（Ｘ＞
０）を含ませ、後の工程で行う脱水化または脱水素化のための加熱処理の際に結晶化して
しまうのを抑制することができる。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ
３：ＺｎＯ＝１：１：１［ｍｏｌ］、Ｉｎ：Ｇａ：Ｚｎ＝１：１：０．５［ａｔｏｍ］）
を用いて、基板とターゲットの間との距離を１００ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）
電源０．５ｋＷ、アルゴン及び酸素（アルゴン：酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸
素流量比率４０％）雰囲気下で成膜する。なお、パルス直流（ＤＣ）電源を用いると、成
膜時に発生する粉状物質が軽減でき、膜厚分布も均一となるために好ましい。Ｉｎ－Ｇａ
－Ｚｎ－Ｏ系膜の膜厚は、５ｎｍ以上２００ｎｍ以下とする。本実施の形態では、酸化物
半導体膜として、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系金属酸化物ターゲットを用いてスパッタ法によ
り膜厚２０ｎｍのＩｎ－Ｇａ－Ｚｎ－Ｏ系膜を成膜する。また、Ｉｎ、Ｇａ、及びＺｎを
含む金属酸化物ターゲットとして、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［ａｔｏｍ］、又はＩ
ｎ：Ｇａ：Ｚｎ＝１：１：２［ａｔｏｍ］の組成比を有するターゲットを用いることもで
きる。
スパッタ法にはスパッタ用電源に高周波電源を用いるＲＦスパッタ法とＤＣスパッタ法
があり、さらにパルス的にバイアスを与えるパルスＤＣスパッタ法もある。ＲＦスパッタ
法は主に絶縁膜を成膜する場合に用いられ、ＤＣスパッタ法は主に金属膜を成膜する場合
に用いられる。
また、材料の異なるターゲットを複数設置できる多元スパッタ装置もある。多元スパッ
タ装置は、同一チャンバーで異なる材料膜を積層成膜することも、同一チャンバーで複数
種類の材料を同時に放電させて成膜することもできる。
また、チャンバー内部に磁石機構を備えたマグネトロンスパッタ法を用いるスパッタ装
置や、グロー放電を使わずマイクロ波を用いて発生させたプラズマを用いるＥＣＲスパッ
タ法を用いるスパッタ装置がある。
また、スパッタ法を用いる成膜方法として、成膜中にターゲット物質とスパッタガス成
分とを化学反応させてそれらの化合物薄膜を形成するリアクティブスパッタ法や、成膜中
に基板にも電圧をかけるバイアススパッタ法もある。
次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸化物半
導体層に加工する。また、当該工程において用いられるレジストマスクは、インクジェッ
ト法によって形成してもよい。レジストマスクをインクジェット法で形成するとフォトマ
スクを使用しないため、製造コストを低減できる。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う
第１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪
み点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半
導体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れ
ることなく、酸化物半導体層への水や水素の再混入を防ぎ、酸化物半導体層４３１を得る
（図４（Ｂ）参照）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または
熱輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａ
ｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉ
ｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａ
ｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハラ
イドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高
圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装
置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。気体には、
アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不
活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃～７００℃の高温に加熱した不活性ガス中に
基板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス
中から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能
となる。
なお、第１の加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガ
スに、水、水素などが含まれないことが好ましい。または、加熱処理装置に導入する窒素
、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以
上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を１ｐｐｍ以下、好
ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物半導体膜４３０
に対して行うこともできる。その場合には、第１の加熱処理後に、加熱装置から基板を取
り出し、第２のフォトリソグラフィ工程を行う。
酸化物半導体層に対する脱水化または脱水素化の加熱処理は、酸化物半導体層の形成後
、酸化物半導体層上にソース電極層及びドレイン電極層を積層させた後、ソース電極層及
びドレイン電極層上に保護絶縁膜を形成した後、のいずれで行っても良い。
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０
に脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定され
ずドライエッチングを用いてもよい。
ドライエッチングに用いるエッチングガスとしては、塩素を含むガス（塩素系ガス、例
えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）、四塩化シリコン（ＳｉＣｌ４）、四塩化
炭素（ＣＣｌ４）など）が好ましい。
また、フッ素を含むガス（フッ素系ガス、例えば四弗化炭素（ＣＦ４）、六弗化硫黄（
ＳＦ６）、三弗化窒素（ＮＦ３）、トリフルオロメタン（ＣＨＦ３）など）、臭化水素（
ＨＢｒ）、酸素（Ｏ２）、これらのガスにヘリウム（Ｈｅ）やアルゴン（Ａｒ）などの希
ガスを添加したガス、などを用いることができる。
ドライエッチング法としては、平行平板型ＲＩＥ（Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃ
ｈｉｎｇ）法や、ＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ：誘
導結合型プラズマ）エッチング法を用いることができる。所望の加工形状にエッチングで
きるように、エッチング条件（コイル型の電極に印加される電力量、基板側の電極に印加
される電力量、基板側の電極温度等）を適宜調節する。
ウェットエッチングに用いるエッチング液としては、燐酸と酢酸と硝酸を混ぜた溶液な
どを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）を用いてもよい。
また、ウェットエッチング後のエッチング液はエッチングされた材料とともに洗浄によ
って除去される。その除去された材料を含むエッチング液の廃液を精製し、含まれる材料
を再利用してもよい。当該エッチング後の廃液から酸化物半導体層に含まれるインジウム
等の材料を回収して再利用することにより、資源を有効活用し低コスト化することができ
る。
所望の加工形状にエッチングできるように、材料に合わせてエッチング条件（エッチン
グ液、エッチング時間、温度等）を適宜調節する。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する
。金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、
アルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ
）、モリブデン（Ｍｏ）、タングステン（Ｗ）から選ばれた元素、上述した元素を成分と
する合金、又は上述した元素を組み合わせた合金等が挙げられる。また、マンガン（Ｍｎ
）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム
（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は
、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウ
ム膜の単層構造、銅又は銅を主成分とする膜の単層構造、アルミニウム膜上にチタン膜を
積層する２層構造、窒化タンタル膜又は窒化銅膜上に銅膜を積層する２層構造、チタン膜
上にアルミニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造な
どが挙げられる。また、アルミニウム（Ａｌ）に、チタン（Ｔｉ）、タンタル（Ｔａ）、
タングステン（Ｗ）、モリブデン（Ｍｏ）、クロム（Ｃｒ）、ネオジム（Ｎｄ）、スカン
ジウム（Ｓｃ）から選ばれた元素を単数、又は複数組み合わせた膜、合金膜、もしくは窒
化膜を用いてもよい。
金属導電膜後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜に
持たせることが好ましい。
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的
にエッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂを形成した後、レ
ジストマスクを除去する（図４（Ｃ）参照）。
なお、金属導電膜のエッチングの際に、酸化物半導体層４３１は除去されないようにそ
れぞれの材料及びエッチング条件を適宜調節する。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチ
ングされ、溝部（凹部）を有する酸化物半導体層となることもある。また、当該工程にお
いて用いるレジストマスクをインクジェット法で形成してもよい。レジストマスクをイン
クジェット法で形成するとフォトマスクを使用しないため、製造コストを低減できる。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透
過した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジスト
マスクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジスト
マスクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形する
ことができるため、異なるパターンに加工する複数のエッチング工程に用いることができ
る。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対
応するレジストマスクを形成することができる。よって露光マスク数を削減することがで
き、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを
用いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表
面に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ
処理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層の一部に接する保護
絶縁膜となる酸化物絶縁層４１６を形成する。
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶
縁層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる
。酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層への侵入が生じ酸
化物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが
形成される。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、
成膜方法に水素を用いないことが重要である。
ここでは、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッタ法を
用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実施の形
態では１００℃とする。酸化シリコン膜のスパッタ法による成膜は、希ガス（代表的には
アルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰囲
気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまたは
シリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸素
、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。
次いで、不活性ガス雰囲気下、または酸素ガス雰囲気下で第２の加熱処理（好ましくは
２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う。例えば、窒素雰
囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を行うと、酸化物半
導体層の一部（チャネル形成領域）が酸化物絶縁層４１６と接した状態で加熱される。こ
れにより、酸化物半導体層の一部（チャネル形成領域）に酸素が供給される。
以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のため
の加熱処理を行った後、酸化物半導体層の一部（チャネル形成領域）を選択的に酸素過剰
な状態とする。その結果、ゲート電極層４１１と重なるチャネル形成領域４１３はＩ型と
なり、ソース電極層４１５ａに重なるソース領域４１４ａと、ドレイン電極層４１５ｂに
重なるドレイン領域４１４ｂとが自己整合的に形成される。以上の工程で薄膜トランジス
タ４１０が形成される。
８５℃、２×１０６Ｖ／ｃｍ、１２時間のゲートバイアス・熱ストレス試験（ＢＴ試験
）においては、不純物が酸化物半導体に添加されていると、不純物と酸化物半導体の主成
分との結合手が、強電界（Ｂ：バイアス）と高温（Ｔ：温度）により切断され、生成され
た未結合手がしきい値電圧（Ｖｔｈ）のドリフトを誘発することとなる。これに対して、
酸化物半導体の不純物、特に水素や水等を極力除去し、上述の高密度プラズマＣＶＤ装置
を用いて緻密で絶縁耐圧の高い高品質な絶縁膜とし、酸化物半導体との界面特性を良好に
することにより、ＢＴ試験に対しても安定なトランジスタを得ることができる。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行
ってもよい。ここでは１５０℃で１０時間加熱処理を行う。この加熱処理は一定の加熱温
度を保持して加熱してもよいし、室温から、１００℃以上２００℃の加熱温度への昇温と
、加熱温度から室温までの降温を複数回くりかえして行ってもよい。また、この加熱処理
を、酸化物絶縁膜の形成前に、減圧下で行ってもよい。減圧下で加熱処理を行うと、加熱
時間を短縮することができる。この加熱処理によって、酸化物半導体層から酸化物絶縁層
中に水素をとりこむことができる。
なお、ドレイン電極層４１５ｂと重畳した酸化物半導体層においてドレイン領域４１４
ｂを形成することにより、薄膜トランジスタの信頼性の向上を図ることができる。具体的
には、ドレイン領域４１４ｂを形成することで、ドレイン電極層４１５ｂからドレイン領
域４１４ｂ、チャネル形成領域４１３にかけて、導電性を段階的に変化させうるような構
造とすることができる。
また、酸化物半導体層におけるソース領域又はドレイン領域は、酸化物半導体層の膜厚
が１５ｎｍ以下と薄い場合は膜厚方向全体にわたって形成されるが、酸化物半導体層の膜
厚が３０ｎｍ以上５０ｎｍ以下とより厚い場合は、酸化物半導体層の一部、ソース電極層
又はドレイン電極層と接する領域及びその近傍が低抵抗化しソース領域又はドレイン領域
が形成され、酸化物半導体層においてゲート絶縁層に近い領域はＩ型とすることもできる
。
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法
を用いて窒化シリコン膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層
の成膜方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ－などの不純物
を含まず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化シリコ
ン膜、窒化アルミニウム膜、窒化酸化シリコン膜、酸化窒化アルミニウム膜などを用いる
。本実施の形態では、保護絶縁層として保護絶縁層４０３を、窒化シリコン膜を用いて形
成する（図４（Ｄ）参照）。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容若しくは該内容
の一部又は実施例の内容若しくは該内容の一部と自由に組み合わせることが可能である。
（実施の形態３）
本実施の形態では、実施の形態１で示す液晶表示装置において、タッチパネル機能を付
加した液晶表示装置の構成について、図５（Ａ）、（Ｂ）を用いて説明する。
図５（Ａ）は、本実施の形態の液晶表示装置の概略図である。図５（Ａ）には、実施の
形態１の液晶表示装置である液晶表示パネル５０１にタッチパネルユニット５０２を重畳
して設け、筐体５０３にて合着させる構成について示している。タッチパネルユニット５
０２は、抵抗膜方式、表面型静電容量方式、投影型静電容量方式等を適宜用いることがで
きる。
図５（Ａ）に示すように、液晶表示パネル５０１とタッチパネルユニット５０２とを別
々に作製し重畳することにより、タッチパネル機能を付加した液晶表示装置の作製に係る
コストの削減を図ることができる。
図５（Ａ）とは異なるタッチパネル機能を付加した液晶表示装置の構成について、図５
（Ｂ）に示す。図５（Ｂ）に示す液晶表示装置５０４は、複数設けられる画素５０５に光
センサ５０６、液晶素子５０７を有する。そのため、図５（Ａ）とは異なり、タッチパネ
ルユニット５０２を重畳して作製する必要がなく、液晶表示装置の薄型化を図ることがで
きる。なお、走査線駆動回路５０８、信号線駆動回路５０９、光センサ用駆動回路５１０
を画素５０５と同じ基板上に作製することで、液晶表示装置の小型化を図ることができる
。なお、光センサ５０６は、アモルファスシリコンなどを用いて形成し、酸化物半導体を
用いたトランジスタと重畳して形成する構成としてもよい。
タッチパネルの機能を付加した液晶表示装置において、酸化物半導体層を具備するトラ
ンジスタを用いることで、静止画の表示の際の、画像の保持特性を向上させることができ
る。そしてその間の、駆動回路部の動作を停止することで低消費電力化を図ることができ
る。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容若しくは該内容
の一部又は実施例の内容若しくは該内容の一部と自由に組み合わせることが可能である。
（実施の形態４）
本実施の形態では、実施の形態１で得られる液晶表示装置を搭載した電子機器の例につ
いて図６を参照して説明する。なお、実施の形態１に係る液晶表示装置は、電子機器にお
いて表示部として利用される。
図６（Ａ）は、ノート型のパーソナルコンピュータを示す図であり、本体２２０１、筐
体２２０２、表示部２２０３、キーボード２２０４などによって構成されている。当該パ
ーソナルコンピュータの表示部などとして実施の形態１に示した液晶表示装置を適用する
ことは、消費電力の低減のみならず、長時間使用における眼精疲労の低減という意味でも
効果が大きい。以下、その理由について述べる。パーソナルコンピュータなどは、主とし
て使用者の操作によって表示が変化する。すなわち、使用者による操作の合間には、当該
パーソナルコンピュータには静止画が表示されることになる。また、一般に液晶表示装置
においては、液晶材料の劣化を抑制するために反転駆動が行われる。静止画を表示してい
る期間において該反転駆動を行うと、使用者が画像のちらつきを視認する可能性がある。
当該ちらつきは、使用者の眼精疲労を助長することになる。一方、実施の形態１に示した
液晶表示装置は、静止画の表示期間において、各画素において画像信号を長期間に渡って
保持することが可能であり、使用者に視認されるちらつきを軽減することができる。その
ため、パーソナルコンピュータなどにおいて、実施の形態１に示した液晶表示装置を適用
することは、使用者の眼精疲労を低減する効果が大きいと言える。
図６（Ｂ）は、携帯情報端末（ＰＤＡ）を示す図であり、本体２２１１には表示部２２
１３と、外部インターフェイス２２１５と、操作ボタン２２１４等が設けられている。ま
た、操作用の付属品としてスタイラス２２１２がある。
図６（Ｃ）は、電子ペーパーの一例として、電子書籍２２２０を示す図である。電子書
籍２２２０は、筐体２２２１および筐体２２２３の２つの筐体で構成されている。筐体２
２２１および筐体２２２３は、軸部２２３７により一体とされており、該軸部２２３７を
軸として開閉動作を行うことができる。このような構成により、電子書籍２２２０は、紙
の書籍のように用いることが可能である。
筐体２２２１には表示部２２２５が組み込まれ、筐体２２２３には表示部２２２７が組
み込まれている。表示部２２２５および表示部２２２７は、続き画面を表示する構成とし
てもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とする
ことで、例えば右側の表示部（図６（Ｃ）では表示部２２２５）に文章を表示し、左側の
表示部（図６（Ｃ）では表示部２２２７）に画像を表示することができる。
また、図６（Ｃ）では、筐体２２２１に操作部などを備えた例を示している。例えば、
筐体２２２１は、電源２２３１、操作キー２２３３、スピーカー２２３５などを備えてい
る。操作キー２２３３により、頁を送ることができる。なお、筐体の表示部と同一面にキ
ーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や
側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子、またはＡＣアダプタおよびＵＳＢ
ケーブルなどの各種ケーブルと接続可能な端子など）、記録媒体挿入部などを備える構成
としてもよい。さらに、電子書籍２２２０は、電子辞書としての機能を持たせた構成とし
てもよい。
また、電子書籍２２２０は、無線で情報を送受信できる構成としてもよい。無線により
、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とするこ
とも可能である。
なお、電子ペーパーは、情報を表示するものであればあらゆる分野に適用することが可
能である。例えば、電子書籍以外にも、ポスター、電車などの乗り物の車内広告、クレジ
ットカード等の各種カードにおける表示などに適用することができる。
図６（Ｄ）は、携帯電話機を示す図である。当該携帯電話機は、筐体２２４０および筐
体２２４１の二つの筐体で構成されている。筐体２２４１は、表示パネル２２４２、スピ
ーカー２２４３、マイクロフォン２２４４、ポインティングデバイス２２４６、カメラ用
レンズ２２４７、外部接続端子２２４８などを備えている。また、筐体２２４０は、当該
携帯電話機の充電を行う太陽電池セル２２４９、外部メモリスロット２２５０などを備え
ている。また、アンテナは筐体２２４１内部に内蔵されている。
表示パネル２２４２はタッチパネル機能を備えており、図６（Ｄ）には映像表示されて
いる複数の操作キー２２４５を点線で示している。なお、当該携帯電話は、太陽電池セル
２２４９から出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路を実装して
いる。また、上記構成に加えて、非接触ＩＣチップ、小型記録装置などを内蔵した構成と
することもできる。
表示パネル２２４２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネ
ル２２４２と同一面上にカメラ用レンズ２２４７を備えているため、テレビ電話が可能で
ある。スピーカー２２４３およびマイクロフォン２２４４は音声通話に限らず、テレビ電
話、録音、再生などが可能である。さらに、筐体２２４０と筐体２２４１はスライドし、
図６（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適
した小型化が可能である。
外部接続端子２２４８はＡＣアダプタやＵＳＢケーブルなどの各種ケーブルと接続可能
であり、充電やデータ通信が可能になっている。また、外部メモリスロット２２５０に記
録媒体を挿入し、より大量のデータの保存および移動に対応できる。また、上記機能に加
えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図６（Ｅ）は、デジタルカメラを示す図である。当該デジタルカメラは、本体２２６１
、表示部（Ａ）２２６７、接眼部２２６３、操作スイッチ２２６４、表示部（Ｂ）２２６
５、バッテリー２２６６などによって構成されている。
図６（Ｆ）は、テレビジョン装置を示す図である。テレビジョン装置２２７０では、筐
体２２７１に表示部２２７３が組み込まれている。表示部２２７３により、映像を表示す
ることが可能である。なお、ここでは、スタンド２２７５により筐体２２７１を支持した
構成を示している。
テレビジョン装置２２７０の操作は、筐体２２７１が備える操作スイッチや、別体のリ
モコン操作機２２８０により行うことができる。リモコン操作機２２８０が備える操作キ
ー２２７９により、チャンネルや音量の操作を行うことができ、表示部２２７３に表示さ
れる映像を操作することができる。また、リモコン操作機２２８０に、当該リモコン操作
機２２８０から出力する情報を表示する表示部２２７７を設ける構成としてもよい。
なお、テレビジョン装置２２７０は、受信機やモデムなどを備えた構成とするのが好適
である。受信機により、一般のテレビ放送の受信を行うことができる。また、モデムを介
して有線または無線による通信ネットワークに接続することにより、一方向（送信者から
受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行
うことが可能である。
なお、本実施の形態の内容又は該内容の一部は、他の実施の形態の内容若しくは該内容
の一部又は実施例の内容若しくは該内容の一部と自由に組み合わせることが可能である。
本実施例では、評価用素子（ＴＥＧとも呼ぶ）を用いたオフ電流の測定値について以下
に説明する。
図７にＬ／Ｗ＝３μｍ／５０μｍのトランジスタを２００個並列に接続することで作製
した、Ｌ／Ｗ＝３μｍ／１００００μｍのトランジスタの初期特性を示す。また、上面図
を図８（Ａ）に示し、その一部を拡大した上面図を図８（Ｂ）に示す。図８（Ｂ）の点線
で囲んだ領域がＬ／Ｗ＝３μｍ／５０μｍ、Ｌｏｖ＝１．５μｍの１段分のトランジスタ
である。なお、ここでは、Ｌｏｖとはソース又はドレインと酸化物半導体層が重畳する領
域のチャネル長方向における長さを表している。トランジスタの初期特性を測定するため
、基板温度を室温とし、ソース－ドレイン間電圧（以下、ドレイン電圧またはＶｄという
）を１０Ｖとし、ソース－ゲート間電圧（以下、ゲート電圧またはＶｇという）を－２０
Ｖ～＋２０Ｖまで変化させたときのソース－ドレイン電流（以下、ドレイン電流またはＩ
ｄという）の変化特性、すなわちＶｇ－Ｉｄ特性を測定した。なお、図７では、Ｖｇを－
２０Ｖ～＋５Ｖまでの範囲で示している。
図７に示すようにチャネル幅Ｗが１００００μｍのトランジスタは、Ｖｄが１Ｖ及び１
０Ｖにおいてオフ電流は１×１０－１３［Ａ］以下となっており、測定機（半導体パラメ
ータ・アナライザ、Ａｇｉｌｅｎｔ ４１５６Ｃ；Ａｇｉｌｅｎｔ社製）の分解能（１０
０ｆＡ）以下となっている。すなわち、チャネル長が３μｍである場合、当該トランジス
タのチャネル幅１μｍあたりのオフ電流値は、１０ａＡ／μｍ以下であると見積もられる
。なお、チャネル長が３μｍ以上であれば、当該トランジスタのオフ電流値は１０ａＡ／
μｍ以下であると見積もられることも付記する。
測定したトランジスタの作製方法について説明する。
まず、ガラス基板上に下地層として、ＣＶＤ法により窒化珪素層を形成し、窒化珪素層
上に酸化窒化珪素層を形成した。酸化窒化珪素層上にゲート電極層としてスパッタ法によ
りタングステン層を形成した。ここで、タングステン層を選択的にエッチングしてゲート
電極層を形成した。
次に、ゲート電極層上にゲート絶縁層としてＣＶＤ法により厚さ１００ｎｍの酸化窒化
珪素層を形成した。
次に、ゲート絶縁層上に、スパッタ法によりＩｎ－Ｇａ－Ｚｎ－Ｏ系金属酸化物ターゲ
ット（モル数比で、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２）を用いて、厚さ５０
ｎｍの酸化物半導体層を形成した。ここで、酸化物半導体層を選択的にエッチングし、島
状の酸化物半導体層を形成した。
次に、酸化物半導体層に対しクリーンオーブンにて窒素雰囲気下、４５０℃、１時間の
第１の熱処理を行った。
次に、酸化物半導体層上にソース電極層及びドレイン電極層としてチタン層（厚さ１５
０ｎｍ）をスパッタ法により形成した。ここで、ソース電極層及びドレイン電極層を選択
的にエッチングし、１つのトランジスタのチャネル長Ｌを３μｍ、チャネル幅Ｗを５０μ
ｍとし、２００個を並列とすることで、Ｌ／Ｗ＝３μｍ／１００００μｍとなるようにし
た。
次に、酸化物半導体層に接するように保護絶縁層としてリアクティブスパッタ法により
酸化珪素層を膜厚３００ｎｍで形成した。ここで、保護層である酸化珪素層を選択的にエ
ッチングし、ゲート電極層、ソース電極層及びドレイン電極層上に開口部を形成した。そ
の後、窒素雰囲気下、２５０℃、１時間の第２の熱処理を行った。
そして、Ｖｇ－Ｉｄ特性を測定する前に１５０℃、１０時間の加熱を行った。
以上の工程により、ボトムゲート型のトランジスタを作製した。
図７に示すようにトランジスタのオフ電流が１×１０－１３［Ａ］程度であるのは、上
記作製工程において酸化物半導体層中における水素濃度を十分に低減できたためである。
酸化物半導体層中の水素濃度は、１×１０１６ａｔｏｍｓ／ｃｍ３以下とする。なお、酸
化物半導体層中の水素濃度の値は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒ
ｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ）で得られたものである。
また、Ｉｎ－Ｇａ－Ｚｎ－Ｏ系酸化物半導体を用いる例を示したが、特に限定されず、
他の酸化物半導体材料、例えば、Ｉｎ－Ｓｎ－Ｚｎ－Ｏ系、Ｓｎ－Ｇａ－Ｚｎ－Ｏ系、Ａ
ｌ－Ｇａ－Ｚｎ－Ｏ系、Ｓｎ－Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｚｎ－Ｏ系、Ｉｎ－Ｓｎ－Ｏ系
、Ｓｎ－Ｚｎ－Ｏ系、Ａｌ－Ｚｎ－Ｏ系、Ｉｎ－Ｏ系、Ｓｎ－Ｏ系、Ｚｎ－Ｏ系などを用
いることができる。また、酸化物半導体材料として、ＡｌＯｘを２．５～１０ｗｔ％混入
させたＩｎ－Ａｌ－Ｚｎ－Ｏ系や、ＳｉＯｘを２．５～１０ｗｔ％混入させたＩｎ－Ｚｎ
－Ｏ系を用いることもできる。
また、キャリア測定機で測定される酸化物半導体層のキャリア密度は、１×１０１４／
ｃｍ３未満、好ましくは１×１０１２／ｃｍ３以下である。即ち、酸化物半導体層のキャ
リア密度は、限りなくゼロに近くすることができる。
また、トランジスタのチャネル長Ｌを１０ｎｍ以上１０００ｎｍ以下とすることも可能
であり、回路の動作速度を高速化でき、オフ電流値が極めて小さいため、さらに低消費電
力化も図ることができる。
また、トランジスタのオフ状態において、酸化物半導体層は絶縁体とみなせて回路設計
を行うことができる。
続いて、本実施例で作製したトランジスタに対してオフ電流の温度特性を評価した。温
度特性は、トランジスタが使われる最終製品の耐環境性や、性能の維持などを考慮する上
で重要である。当然ながら、変化量が小さいほど好ましく、製品設計の自由度が増す。
温度特性は、恒温槽を用い、－３０、０、２５、４０、６０、８０、１００、及び１２
０℃のそれぞれの温度でトランジスタを形成した基板を一定温度とし、ドレイン電圧を６
Ｖ、ゲート電圧を－２０Ｖ～＋２０Ｖまで変化させてＶｇ－Ｉｄ特性を取得した。
図９（Ａ）に示すのは、上記それぞれの温度で測定したＶｇ－Ｉｄ特性を重ね書きした
ものであり、点線で囲むオフ電流の領域を拡大したものを図９（Ｂ）に示す。図中の矢印
で示す右端の曲線が－３０℃、左端が１２０℃で取得した曲線で、その他の温度で取得し
た曲線は、その間に位置する。オン電流の温度依存性はほとんど見られない。一方、オフ
電流は拡大図の図９（Ｂ）においても明かであるように、ゲート電圧が－２０Ｖ近傍を除
いて、全ての温度で測定機の分解能近傍の１×１０－１２［Ａ］以下となっており、温度
依存性も見えていない。すなわち、１２０℃の高温においても、オフ電流が１×１０－１
２［Ａ］以下を維持しており、チャネル幅Ｗが１００００μｍであることを考慮すると、
オフ電流が非常に小さいことがわかる。すなわち、チャネル長が３μｍである場合、当該
トランジスタのチャネル幅１μｍあたりのオフ電流値は、１００ａＡ／μｍ以下であると
見積もられる。なお、チャネル長が３μｍ以上であれば、当該トランジスタのオフ電流値
は１００ａＡ／μｍ以下であると見積もられることも付記する。また、図９のデータは、
本実施例で作製したトランジスタは、－３０℃以上１２０℃以下であれば、オフ電流値が
１００ａＡ／μｍ以下となることを示すものであり、当然８５℃におけるオフ電流値も１
００ａＡ／μｍとなると見積もられることを付記する。すなわち、図９のデータは、本実
施例で作製したトランジスタを各画素に設けられるトランジスタとして適用した液晶表示
装置に対して、８５℃の恒温保存試験を行った場合、当該画素の画像信号のリークが低減
され、表示の劣化（変化）が抑制されることを示しているといえる。
上記のように高純度化された酸化物半導体（ｐｕｒｉｆｉｅｄ ＯＳ）を用いたトラン
ジスタは、オフ電流の温度依存性がほとんど現れない。これは、酸化物半導体が高純度化
されることによって、導電型が限りなく真性型に近づき、フェルミ準位が禁制帯の中央に
位置するため、温度依存性を示さなくなると言える。また、これは、酸化物半導体のバン
ドギャップが大きく、熱励起キャリアが極めて少ないことにも起因する。また、ソース領
域及びドレイン領域は縮退した状態にあるのでやはり温度依存性が現れない要因となって
いる。トランジスタの動作は、縮退したソース領域から酸化物半導体に注入されたキャリ
アによるものがほとんどであり、キャリア密度の温度依存性がないことから上記特性（オ
フ電流の温度依存性無し）を説明することができる。
以上の結果は、キャリア密度を１×１０１４／ｃｍ３未満、好ましくは１×１０１２／
ｃｍ３以下としたトランジスタが、室温におけるオフ電流値が１０ａＡ／μｍ以下であり
且つ８５℃におけるオフ電流値が１００ａＡ／μｍ以下となることを示すものである。ま
た、当該トランジスタを液晶表示装置の各画素が有するトランジスタとして適用すること
で、当該液晶表示装置の消費電力を低減すること及び表示の劣化（表示品質の低下）を抑
制することが可能であることを示すものである。さらには、温度などの外部因子に起因す
る表示の劣化（変化）が低減された液晶表示装置を提供することが可能であることを示す
ものである。
１０ 制御回路
１１ 走査線駆動回路
１２ 信号線駆動回路
１３ 画素部
１４ 画素
１５ トランジスタ
１６ 液晶素子
１７ 容量素子
２０ 信号生成回路
２１ 記憶回路
２２ 比較回路
２３ 選択回路
２４ 表示制御回路
２５ メモリ
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ 薄膜トランジスタ
４１１ ゲート電極層
４１３ チャネル形成領域
４１４ａ ソース領域
４１４ｂ ドレイン領域
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
５０１ 液晶表示パネル
５０２ タッチパネルユニット
５０３ 筐体
５０４ 液晶表示装置
５０５ 画素
５０６ 光センサ
５０７ 液晶素子
５０８ 走査線駆動回路
５０９ 信号線駆動回路
５１０ 光センサ用駆動回路
２２０１ 本体
２２０２ 筐体
２２０３ 表示部
２２０４ キーボード
２２１１ 本体
２２１２ スタイラス
２２１３ 表示部
２２１４ 操作ボタン
２２１５ 外部インターフェイス
２２２０ 電子書籍
２２２１ 筐体
２２２３ 筐体
２２２５ 表示部
２２２７ 表示部
２２３１ 電源
２２３３ 操作キー
２２３５ スピーカー
２２３７ 軸部
２２４０ 筐体
２２４１ 筐体
２２４２ 表示パネル
２２４３ スピーカー
２２４４ マイクロフォン
２２４５ 操作キー
２２４６ ポインティングデバイス
２２４７ カメラ用レンズ
２２４８ 外部接続端子
２２４９ 太陽電池セル
２２５０ 外部メモリスロット
２２６１ 本体
２２６３ 接眼部
２２６４ 操作スイッチ
２２６５ 表示部（Ｂ）
２２６６ バッテリー
２２６７ 表示部（Ａ）
２２７０ テレビジョン装置
２２７１ 筐体
２２７３ 表示部
２２７５ スタンド
２２７７ 表示部
２２７９ 操作キー
２２８０ リモコン操作機

Claims (2)

  1. 走査線駆動回路によってスイッチングが制御されるトランジスタと、
    一方の端子に信号線駆動回路から前記トランジスタを介して画像信号が入力され、他方の端子に共通電位が供給されることで、前記画像信号に応じた電圧が印加される液晶素子と、
    前記液晶素子に印加される電圧を保持する容量素子と、を有する複数の画素がマトリクス状に配列された液晶表示装置であって、
    前記走査線駆動回路及び前記信号線駆動回路の動作を制御し、前記画素への前記画像信号の入力を選択する制御回路を有し、
    前記トランジスタは、チャネル形成領域が酸化物半導体層によって構成され、
    前記チャネル形成領域のキャリア密度が１×１０ １２ ／ｃｍ ３ 未満であり、
    前記トランジスタの８５℃におけるオフ電流は、１００ａＡ／μｍ以下であり、
    オフ状態の前記トランジスタを介した前記画像信号のリークが、前記液晶素子を介した前記画像信号のリークよりも小さい、液晶表示装置。
  2. 走査線駆動回路によってスイッチングが制御されるトランジスタと、
    一方の端子に信号線駆動回路から前記トランジスタを介して画像信号が入力され、他方の端子に共通電位が供給されることで、前記画像信号に応じた電圧が印加される液晶素子と、
    前記液晶素子に印加される電圧を保持する容量素子と、を有する複数の画素がマトリクス状に配列された液晶表示装置であって、
    前記走査線駆動回路及び前記信号線駆動回路の動作を制御し、前記画素への前記画像信号の入力を選択する制御回路を有し、
    前記トランジスタは、チャネル形成領域が酸化物半導体層によって構成され、
    前記酸化物半導体層のバンドギャップは２．５ｅＶ以上であり、
    前記トランジスタの８５℃におけるオフ電流は、１００ａＡ／μｍ以下であり、
    オフ状態の前記トランジスタを介した前記画像信号のリークが、前記液晶素子を介した前記画像信号のリークよりも小さい、液晶表示装置。
JP2022028966A 2009-12-18 2022-02-28 液晶表示装置 Active JP7323665B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023122126A JP2023138583A (ja) 2009-12-18 2023-07-27 液晶表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2009288312 2009-12-18
JP2009288312 2009-12-18
JP2010092111 2010-04-13
JP2010092111 2010-04-13
JP2020190796A JP2021036611A (ja) 2009-12-18 2020-11-17 トランジスタ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020190796A Division JP2021036611A (ja) 2009-12-18 2020-11-17 トランジスタ

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023122126A Division JP2023138583A (ja) 2009-12-18 2023-07-27 液晶表示装置

Publications (2)

Publication Number Publication Date
JP2022066286A JP2022066286A (ja) 2022-04-28
JP7323665B2 true JP7323665B2 (ja) 2023-08-08

Family

ID=44150572

Family Applications (11)

Application Number Title Priority Date Filing Date
JP2010276854A Active JP5025784B2 (ja) 2009-12-18 2010-12-13 液晶表示装置及び電子機器
JP2012137529A Active JP5690777B2 (ja) 2009-12-18 2012-06-19 表示装置及び電子機器
JP2012265262A Active JP5341245B2 (ja) 2009-12-18 2012-12-04 液晶表示装置及び電子機器
JP2014083315A Expired - Fee Related JP5799128B2 (ja) 2009-12-18 2014-04-15 液晶表示装置及び電子機器
JP2015164404A Active JP6126656B2 (ja) 2009-12-18 2015-08-24 液晶表示装置の作製方法
JP2017076383A Withdrawn JP2017161913A (ja) 2009-12-18 2017-04-07 液晶表示装置
JP2018189276A Active JP6598956B2 (ja) 2009-12-18 2018-10-04 トランジスタ
JP2019181256A Active JP6797263B2 (ja) 2009-12-18 2019-10-01 トランジスタ
JP2020190796A Withdrawn JP2021036611A (ja) 2009-12-18 2020-11-17 トランジスタ
JP2022028966A Active JP7323665B2 (ja) 2009-12-18 2022-02-28 液晶表示装置
JP2023122126A Pending JP2023138583A (ja) 2009-12-18 2023-07-27 液晶表示装置

Family Applications Before (9)

Application Number Title Priority Date Filing Date
JP2010276854A Active JP5025784B2 (ja) 2009-12-18 2010-12-13 液晶表示装置及び電子機器
JP2012137529A Active JP5690777B2 (ja) 2009-12-18 2012-06-19 表示装置及び電子機器
JP2012265262A Active JP5341245B2 (ja) 2009-12-18 2012-12-04 液晶表示装置及び電子機器
JP2014083315A Expired - Fee Related JP5799128B2 (ja) 2009-12-18 2014-04-15 液晶表示装置及び電子機器
JP2015164404A Active JP6126656B2 (ja) 2009-12-18 2015-08-24 液晶表示装置の作製方法
JP2017076383A Withdrawn JP2017161913A (ja) 2009-12-18 2017-04-07 液晶表示装置
JP2018189276A Active JP6598956B2 (ja) 2009-12-18 2018-10-04 トランジスタ
JP2019181256A Active JP6797263B2 (ja) 2009-12-18 2019-10-01 トランジスタ
JP2020190796A Withdrawn JP2021036611A (ja) 2009-12-18 2020-11-17 トランジスタ

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023122126A Pending JP2023138583A (ja) 2009-12-18 2023-07-27 液晶表示装置

Country Status (7)

Country Link
US (7) US8823893B2 (ja)
EP (1) EP2513893A4 (ja)
JP (11) JP5025784B2 (ja)
KR (8) KR102275522B1 (ja)
CN (3) CN105140245B (ja)
TW (5) TWI676850B (ja)
WO (1) WO2011074391A1 (ja)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5730529B2 (ja) 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
KR102275522B1 (ko) * 2009-12-18 2021-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
WO2011089844A1 (en) 2010-01-24 2011-07-28 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
KR101873730B1 (ko) * 2010-01-24 2018-07-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI493518B (zh) * 2012-02-01 2015-07-21 Mstar Semiconductor Inc 以顯示面板實現觸控螢幕的方法與相關裝置
CN102629591B (zh) 2012-02-28 2015-10-21 京东方科技集团股份有限公司 一种阵列基板的制造方法及阵列基板、显示器
WO2013146333A1 (en) 2012-03-30 2013-10-03 Semiconductor Energy Laboratory Co., Ltd. Touchscreen, driving method thereof, and touchscreen module
KR102025722B1 (ko) * 2012-05-02 2019-09-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 온도 센서 회로, 및 온도 센서 회로를 사용한 반도체 장치
US9134864B2 (en) 2012-05-31 2015-09-15 Semiconductor Energy Laboratory Co., Ltd. Electronic device with controller and touch panel for rapid restoration from power-saving mode
KR102099262B1 (ko) * 2012-07-11 2020-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치, 및 액정 표시 장치의 구동 방법
KR20140013931A (ko) * 2012-07-26 2014-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9984644B2 (en) 2012-08-08 2018-05-29 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for driving the same
KR102114212B1 (ko) 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
US9607561B2 (en) * 2012-08-30 2017-03-28 Sharp Kabushiki Kaisha Liquid crystal display device and method for driving same
US9535277B2 (en) 2012-09-05 2017-01-03 Semiconductor Energy Laboratory Co., Ltd. Conductive oxide film, display device, and method for forming conductive oxide film
WO2014077295A1 (en) * 2012-11-15 2014-05-22 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US9569992B2 (en) 2012-11-15 2017-02-14 Semiconductor Energy Laboratory Co., Ltd. Method for driving information processing device, program, and information processing device
WO2014084153A1 (en) 2012-11-28 2014-06-05 Semiconductor Energy Laboratory Co., Ltd. Display device
JP6205249B2 (ja) 2012-11-30 2017-09-27 株式会社半導体エネルギー研究所 情報処理装置の駆動方法
US20140184484A1 (en) * 2012-12-28 2014-07-03 Semiconductor Energy Laboratory Co., Ltd. Display device
TWI722545B (zh) * 2013-03-15 2021-03-21 日商半導體能源研究所股份有限公司 半導體裝置
JP2014209209A (ja) 2013-03-28 2014-11-06 株式会社半導体エネルギー研究所 表示装置
TWI636309B (zh) * 2013-07-25 2018-09-21 日商半導體能源研究所股份有限公司 液晶顯示裝置及電子裝置
TWI507948B (zh) * 2013-08-28 2015-11-11 Au Optronics Corp 具有觸控功能之基板以及採用此基板之顯示器
JP2015102596A (ja) * 2013-11-21 2015-06-04 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
JP6462208B2 (ja) * 2013-11-21 2019-01-30 ラピスセミコンダクタ株式会社 表示デバイスの駆動装置
KR102267237B1 (ko) 2014-03-07 2021-06-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 기기
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
JP2016006640A (ja) 2014-05-30 2016-01-14 株式会社半導体エネルギー研究所 検知器、入力装置、入出力装置
US9455281B2 (en) 2014-06-19 2016-09-27 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, touch panel module, and display device
JP2016066065A (ja) * 2014-09-05 2016-04-28 株式会社半導体エネルギー研究所 表示装置、および電子機器
JP6564665B2 (ja) 2014-10-02 2019-08-21 株式会社半導体エネルギー研究所 入力装置、及び入出力装置
KR102500994B1 (ko) 2014-10-17 2023-02-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US9933872B2 (en) 2014-12-01 2018-04-03 Semiconductor Energy Laboratory Co., Ltd. Touch panel
CN107003582A (zh) 2014-12-01 2017-08-01 株式会社半导体能源研究所 显示装置、包括该显示装置的显示模块以及包括该显示装置或该显示模块的电子设备
DE112016000030T5 (de) * 2015-04-13 2016-12-22 Semiconductor Energy Laboratory Co., Ltd. Anzeigefeld, Datenprozessor und Herstellungsverfahren für ein Anzeigefeld
CN106155404A (zh) * 2015-04-27 2016-11-23 上海和辉光电有限公司 显示装置
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
TWI576815B (zh) * 2015-12-10 2017-04-01 矽創電子股份有限公司 電源供應系統及方法
KR20180095836A (ko) 2015-12-18 2018-08-28 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 상기 반도체 장치를 포함한 표시 장치
KR102295315B1 (ko) 2016-04-15 2021-08-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
US10679545B2 (en) 2016-08-17 2020-06-09 Semiconductor Energy Laboratory Co., Ltd. Operation method of display device
WO2018073690A1 (en) 2016-10-21 2018-04-26 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, display device, display module, and electronic device
US10620689B2 (en) * 2016-10-21 2020-04-14 Semiconductor Energy Laboratory Co., Ltd. Display device, electronic device, and operation method thereof
JP2018072821A (ja) 2016-10-26 2018-05-10 株式会社半導体エネルギー研究所 表示装置およびその動作方法
JP7374886B2 (ja) 2018-03-30 2023-11-07 株式会社半導体エネルギー研究所 表示装置
JP7084770B2 (ja) * 2018-04-27 2022-06-15 株式会社ジャパンディスプレイ 表示装置
JP7429431B2 (ja) * 2020-02-27 2024-02-08 国立研究開発法人産業技術総合研究所 情報処理装置および情報処理装置の駆動方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058114A (ja) 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 液晶表示素子およびその駆動方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20080128689A1 (en) 2006-11-29 2008-06-05 Je-Hun Lee Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2009075385A (ja) 2007-09-21 2009-04-09 Sony Corp 表示装置及び表示装置の製造方法
JP2009141002A (ja) 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Family Cites Families (226)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3638003A (en) 1968-09-12 1972-01-25 Heller & Co Walter E Credit-accumulating arrangement
US4205518A (en) * 1975-09-27 1980-06-03 Citizen Watch Co., Ltd. Voltage conversion system for electronic timepiece
US5698864A (en) 1982-04-13 1997-12-16 Seiko Epson Corporation Method of manufacturing a liquid crystal device having field effect transistors
JP2622661B2 (ja) * 1982-04-13 1997-06-18 セイコーエプソン株式会社 液晶表示パネル
US6294796B1 (en) * 1982-04-13 2001-09-25 Seiko Epson Corporation Thin film transistors and active matrices including same
US5736751A (en) * 1982-04-13 1998-04-07 Seiko Epson Corporation Field effect transistor having thick source and drain regions
FR2527385B1 (fr) * 1982-04-13 1987-05-22 Suwa Seikosha Kk Transistor a couche mince et panneau d'affichage a cristaux liquides utilisant ce type de transistor
JPS58178564A (ja) * 1982-04-13 1983-10-19 Seiko Epson Corp 薄膜トランジスタ
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPS63186216A (ja) 1987-01-28 1988-08-01 Nec Corp アクテイブマトリツクス液晶表示器
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH023988A (ja) * 1988-06-20 1990-01-09 Sumitomo Electric Ind Ltd 半導体装置の電極構造
US5162901A (en) * 1989-05-26 1992-11-10 Sharp Kabushiki Kaisha Active-matrix display device with added capacitance electrode wire and secondary wire connected thereto
US5247375A (en) * 1990-03-09 1993-09-21 Hitachi, Ltd. Display device, manufacturing method thereof and display panel
JPH0772821B2 (ja) * 1990-06-25 1995-08-02 セイコーエプソン株式会社 液晶表示装置の製造方法
TW222345B (en) * 1992-02-25 1994-04-11 Semicondustor Energy Res Co Ltd Semiconductor and its manufacturing method
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
KR970010685B1 (ko) * 1993-10-30 1997-06-30 삼성전자 주식회사 누설전류가 감소된 박막 트랜지스터 및 그 제조방법
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
JPH11505377A (ja) 1995-08-03 1999-05-18 フィリップス エレクトロニクス ネムローゼ フェンノートシャップ 半導体装置
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
US7663607B2 (en) * 2004-05-06 2010-02-16 Apple Inc. Multipoint touchscreen
CN1089624C (zh) * 1998-06-09 2002-08-28 中国石油化工集团公司 催化裂化再生烟气管道混合燃烧技术
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3462135B2 (ja) * 1999-01-14 2003-11-05 シャープ株式会社 二次元画像検出器およびアクティブマトリクス基板並びに表示装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
EP1296174B1 (en) 2000-04-28 2016-03-09 Sharp Kabushiki Kaisha Display unit, drive method for display unit, electronic apparatus mounting display unit thereon
JP3766926B2 (ja) 2000-04-28 2006-04-19 シャープ株式会社 表示装置の駆動方法およびそれを用いた表示装置ならびに携帯機器
US7222147B1 (en) * 2000-05-20 2007-05-22 Ciena Corporation Processing network management data in accordance with metadata files
US7225244B2 (en) 2000-05-20 2007-05-29 Ciena Corporation Common command interface
US7266595B1 (en) 2000-05-20 2007-09-04 Ciena Corporation Accessing network device data through user profiles
US7240364B1 (en) * 2000-05-20 2007-07-03 Ciena Corporation Network device identity authentication
US6880086B2 (en) * 2000-05-20 2005-04-12 Ciena Corporation Signatures for facilitating hot upgrades of modular software components
US7111053B1 (en) 2000-05-20 2006-09-19 Ciena Corporation Template-driven management of telecommunications network via utilization of operations support services clients
US20020116485A1 (en) * 2001-02-21 2002-08-22 Equipe Communications Corporation Out-of-band network management channels
US20020057018A1 (en) * 2000-05-20 2002-05-16 Equipe Communications Corporation Network device power distribution scheme
US7143153B1 (en) 2000-11-09 2006-11-28 Ciena Corporation Internal network device dynamic health monitoring
US20020001307A1 (en) * 2000-05-20 2002-01-03 Equipe Communications Corporation VPI/VCI availability index
US6639910B1 (en) 2000-05-20 2003-10-28 Equipe Communications Corporation Functional separation of internal and external controls in network devices
US6934749B1 (en) * 2000-05-20 2005-08-23 Ciena Corporation Tracking distributed data retrieval in a network device
US6654903B1 (en) 2000-05-20 2003-11-25 Equipe Communications Corporation Vertical fault isolation in a computer system
US7130870B1 (en) 2000-05-20 2006-10-31 Ciena Corporation Method for upgrading embedded configuration databases
WO2001090865A1 (en) 2000-05-20 2001-11-29 Equipe Communications Corporation Time synchronization within a distributed processing system
US6760339B1 (en) * 2000-05-20 2004-07-06 Equipe Communications Corporation Multi-layer network device in one telecommunications rack
US6332198B1 (en) 2000-05-20 2001-12-18 Equipe Communications Corporation Network device for supporting multiple redundancy schemes
US6658579B1 (en) 2000-05-20 2003-12-02 Equipe Communications Corporation Network device with local timing systems for automatic selection between redundant, synchronous central timing systems
US6876652B1 (en) * 2000-05-20 2005-04-05 Ciena Corporation Network device with a distributed switch fabric timing system
US20020118031A1 (en) * 2001-02-27 2002-08-29 Equipe Communications Corporation Connector test card
US7039046B1 (en) * 2000-05-20 2006-05-02 Ciena Corporation Network device including central and distributed switch fabric subsystems
US7054272B1 (en) * 2000-07-11 2006-05-30 Ciena Corporation Upper layer network device including a physical layer test port
US6658580B1 (en) 2000-05-20 2003-12-02 Equipe Communications Corporation Redundant, synchronous central timing systems with constant master voltage controls and variable slave voltage controls
US6868092B1 (en) * 2000-05-20 2005-03-15 Ciena Corporation Network device with embedded timing synchronization
US20030120822A1 (en) * 2001-04-19 2003-06-26 Langrind Nicholas A. Isolated control plane addressing
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2002098990A (ja) 2000-09-21 2002-04-05 Toshiba Corp 液晶表示装置
JP3674488B2 (ja) * 2000-09-29 2005-07-20 セイコーエプソン株式会社 表示コントロール方法、表示コントローラ、表示ユニット及び電子機器
JP4554798B2 (ja) 2000-10-30 2010-09-29 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
KR20020038482A (ko) * 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
US7263597B2 (en) * 2001-04-19 2007-08-28 Ciena Corporation Network device including dedicated resources control plane
JP4090716B2 (ja) * 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP3845579B2 (ja) * 2001-12-26 2006-11-15 株式会社東芝 表示装置の駆動方法
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7189992B2 (en) 2002-05-21 2007-03-13 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures having a transparent channel
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
KR100587370B1 (ko) * 2003-10-29 2006-06-08 엘지.필립스 엘시디 주식회사 액정 표시 장치
KR100987859B1 (ko) * 2003-11-03 2010-10-13 엘지디스플레이 주식회사 다결정실리콘 액정표시소자 및 그 제조방법
US20050195149A1 (en) * 2004-03-04 2005-09-08 Satoru Ito Common voltage generation circuit, power supply circuit, display driver, and common voltage generation method
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
CN102354658B (zh) * 2004-03-12 2015-04-01 独立行政法人科学技术振兴机构 薄膜晶体管的制造方法
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) * 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
JP4385912B2 (ja) * 2004-10-01 2009-12-16 日本ビクター株式会社 液晶表示装置
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
EP1810335B1 (en) * 2004-11-10 2020-05-27 Canon Kabushiki Kaisha Light-emitting device
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP5118810B2 (ja) 2004-11-10 2013-01-16 キヤノン株式会社 電界効果型トランジスタ
JP5053537B2 (ja) * 2004-11-10 2012-10-17 キヤノン株式会社 非晶質酸化物を利用した半導体デバイス
EP1812969B1 (en) * 2004-11-10 2015-05-06 Canon Kabushiki Kaisha Field effect transistor comprising an amorphous oxide
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
RU2358355C2 (ru) * 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Полевой транзистор
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) * 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI505473B (zh) * 2005-01-28 2015-10-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US20090122207A1 (en) * 2005-03-18 2009-05-14 Akihiko Inoue Image Display Apparatus, Image Display Monitor, and Television Receiver
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
US8847861B2 (en) * 2005-05-20 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device, method for driving the same, and electronic device
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
US8284169B2 (en) 2005-09-01 2012-10-09 Sharp Kabushiki Kaisha Display device
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
EP1998374A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method thereof
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
KR101221951B1 (ko) * 2005-12-28 2013-01-15 엘지디스플레이 주식회사 액정표시장치용 어레이 기판 및 그 제조방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US8552989B2 (en) 2006-06-09 2013-10-08 Apple Inc. Integrated display and touch screen
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7863612B2 (en) 2006-07-21 2011-01-04 Semiconductor Energy Laboratory Co., Ltd. Display device and semiconductor device
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWM313819U (en) 2006-10-27 2007-06-11 Heng-Lan Tsau Integrated structure of a touch panel and a liquid crystal display
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101146574B1 (ko) * 2006-12-05 2012-05-16 캐논 가부시끼가이샤 산화물 반도체를 이용한 박막 트랜지스터의 제조방법 및 표시장치
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8207944B2 (en) * 2006-12-19 2012-06-26 3M Innovative Properties Company Capacitance measuring circuit and method
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
JP5508662B2 (ja) * 2007-01-12 2014-06-04 株式会社半導体エネルギー研究所 表示装置
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
TWI478347B (zh) * 2007-02-09 2015-03-21 Idemitsu Kosan Co A thin film transistor, a thin film transistor substrate, and an image display device, and an image display device, and a semiconductor device
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP4727684B2 (ja) 2007-03-27 2011-07-20 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) * 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
WO2008136505A1 (ja) * 2007-05-08 2008-11-13 Idemitsu Kosan Co., Ltd. 半導体デバイス及び薄膜トランジスタ、並びに、それらの製造方法
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
ATE490560T1 (de) * 2007-05-31 2010-12-15 Canon Kk Verfahren zur herstellung eines dünnschichttransistors mit einem oxidhalbleiter
WO2009014289A1 (en) 2007-07-25 2009-01-29 Korea Advanced Institute Of Science And Technology Method for preparing succinic acid using sucrose as a carbon source
TWI350474B (en) * 2007-09-29 2011-10-11 Au Optronics Corp Capacitive touch panel with low impedance and method of manufacturing capacitive touch panels with low impedance
JP2009099887A (ja) * 2007-10-19 2009-05-07 Hitachi Displays Ltd 表示装置
JP5357493B2 (ja) * 2007-10-23 2013-12-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5489446B2 (ja) * 2007-11-15 2014-05-14 富士フイルム株式会社 薄膜電界効果型トランジスタおよびそれを用いた表示装置
US7982216B2 (en) 2007-11-15 2011-07-19 Fujifilm Corporation Thin film field effect transistor with amorphous oxide active layer and display using the same
JPWO2009075281A1 (ja) 2007-12-13 2011-04-28 出光興産株式会社 酸化物半導体を用いた電界効果型トランジスタ及びその製造方法
JP5215158B2 (ja) * 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR100936874B1 (ko) * 2007-12-18 2010-01-14 삼성모바일디스플레이주식회사 박막 트랜지스터의 제조 방법 및 박막 트랜지스터를구비하는 유기전계발광 표시 장치의 제조 방법
TWI374379B (en) * 2007-12-24 2012-10-11 Wintek Corp Transparent capacitive touch panel and manufacturing method thereof
JP5061366B2 (ja) * 2008-01-04 2012-10-31 Ｎｅｃカシオモバイルコミュニケーションズ株式会社 ヒンジ構造、及び折り畳み式電子機器
WO2009093625A1 (ja) 2008-01-23 2009-07-30 Idemitsu Kosan Co., Ltd. 電界効果型トランジスタ及びその製造方法、それを用いた表示装置、並びに半導体装置
JP5219529B2 (ja) * 2008-01-23 2013-06-26 キヤノン株式会社 電界効果型トランジスタ及び、該電界効果型トランジスタを備えた表示装置
JP2009206508A (ja) * 2008-01-31 2009-09-10 Canon Inc 薄膜トランジスタ及び表示装置
KR100963003B1 (ko) * 2008-02-05 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5305696B2 (ja) 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
US7749820B2 (en) * 2008-03-07 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Thin film transistor, manufacturing method thereof, display device, and manufacturing method thereof
JP4555358B2 (ja) 2008-03-24 2010-09-29 富士フイルム株式会社 薄膜電界効果型トランジスタおよび表示装置
JP2009267399A (ja) 2008-04-04 2009-11-12 Fujifilm Corp 半導体装置，半導体装置の製造方法，表示装置及び表示装置の製造方法
US7998801B2 (en) * 2008-04-25 2011-08-16 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of thin film transistor having altered semiconductor layer
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP5305730B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の製造方法ならびにその製造装置
KR101344594B1 (ko) 2008-05-22 2013-12-26 이데미쓰 고산 가부시키가이샤 스퍼터링 타겟, 그것을 이용한 비정질 산화물 박막의 형성 방법, 및 박막 트랜지스터의 제조 방법
JP5616038B2 (ja) * 2008-07-31 2014-10-29 株式会社半導体エネルギー研究所 半導体装置の作製方法
TWI627757B (zh) * 2008-07-31 2018-06-21 半導體能源研究所股份有限公司 半導體裝置
KR100975204B1 (ko) * 2008-08-04 2010-08-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
WO2010050419A1 (en) * 2008-10-31 2010-05-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit and display device
KR101515468B1 (ko) 2008-12-12 2015-05-06 삼성전자주식회사 표시장치 및 그 동작방법
KR101658256B1 (ko) * 2008-12-15 2016-09-20 이데미쓰 고산 가부시키가이샤 복합 산화물 소결체 및 그것으로 이루어지는 스퍼터링 타겟
US8217913B2 (en) * 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
CN101840936B (zh) * 2009-02-13 2014-10-08 株式会社半导体能源研究所 包括晶体管的半导体装置及其制造方法
JP5185155B2 (ja) * 2009-02-24 2013-04-17 株式会社ジャパンディスプレイセントラル 液晶表示装置
JP2010243707A (ja) 2009-04-03 2010-10-28 Asahi Glass Co Ltd 液晶光学変調装置、光強度変調装置および光ヘッド装置
TWI397184B (zh) * 2009-04-29 2013-05-21 Ind Tech Res Inst 氧化物半導體薄膜電晶體
JP5195650B2 (ja) 2009-06-03 2013-05-08 セイコーエプソン株式会社 液晶表示装置、制御方法および電子機器
TWI494828B (zh) * 2009-07-29 2015-08-01 Cando Corp 具降低感測結構可視性之電容式觸控面板
WO2011027664A1 (en) * 2009-09-04 2011-03-10 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and method for manufacturing the same
JP2011070092A (ja) 2009-09-28 2011-04-07 Sharp Corp 液晶表示装置
KR101772639B1 (ko) * 2009-10-16 2017-08-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
JP5730529B2 (ja) * 2009-10-21 2015-06-10 株式会社半導体エネルギー研究所 半導体装置
WO2011052396A1 (en) * 2009-10-29 2011-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101511076B1 (ko) * 2009-12-08 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법
KR102067919B1 (ko) * 2009-12-18 2020-01-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치의 구동 방법 및 표시 장치
KR101743620B1 (ko) * 2009-12-18 2017-06-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광 센서를 포함하는 표시 장치 및 그 구동 방법
KR102275522B1 (ko) 2009-12-18 2021-07-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치 및 전자 기기
KR101791279B1 (ko) * 2010-01-15 2017-10-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
WO2011096262A1 (en) * 2010-02-05 2011-08-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102763156B (zh) * 2010-02-12 2015-11-25 株式会社半导体能源研究所 液晶显示装置和电子装置
US8830424B2 (en) * 2010-02-19 2014-09-09 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device having light-condensing means
US20110267303A1 (en) 2010-05-02 2011-11-03 Acer Incorporated Capacitive touch panel
JP5248653B2 (ja) 2010-05-27 2013-07-31 富士フイルム株式会社 導電シート及び静電容量方式タッチパネル
US8605059B2 (en) * 2010-07-02 2013-12-10 Semiconductor Energy Laboratory Co., Ltd. Input/output device and driving method thereof
JP5993141B2 (ja) * 2010-12-28 2016-09-14 株式会社半導体エネルギー研究所 記憶装置
KR102279459B1 (ko) * 2012-10-24 2021-07-19 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 제작 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003058114A (ja) 2001-08-08 2003-02-28 Matsushita Electric Ind Co Ltd 液晶表示素子およびその駆動方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
US20080128689A1 (en) 2006-11-29 2008-06-05 Je-Hun Lee Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2009075385A (ja) 2007-09-21 2009-04-09 Sony Corp 表示装置及び表示装置の製造方法
JP2009141002A (ja) 2007-12-04 2009-06-25 Canon Inc 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置

Also Published As

Publication number Publication date
WO2011074391A1 (en) 2011-06-23
KR102135817B1 (ko) 2020-07-20
JP2022066286A (ja) 2022-04-28
JP2020010061A (ja) 2020-01-16
US20220199654A1 (en) 2022-06-23
JP2019016808A (ja) 2019-01-31
US11798952B2 (en) 2023-10-24
TWI424240B (zh) 2014-01-21
JP5341245B2 (ja) 2013-11-13
KR101282383B1 (ko) 2013-07-04
JP5025784B2 (ja) 2012-09-12
JP5799128B2 (ja) 2015-10-21
KR102352590B1 (ko) 2022-01-17
TWI676850B (zh) 2019-11-11
US20160071890A1 (en) 2016-03-10
CN105140245A (zh) 2015-12-09
JP2011237760A (ja) 2011-11-24
JP2023138583A (ja) 2023-10-02
JP2021036611A (ja) 2021-03-04
JP2017161913A (ja) 2017-09-14
CN105140245B (zh) 2018-07-17
US8823893B2 (en) 2014-09-02
KR20130030827A (ko) 2013-03-27
KR101765849B1 (ko) 2017-08-08
TW201835662A (zh) 2018-10-01
EP2513893A1 (en) 2012-10-24
US9620525B2 (en) 2017-04-11
JP5690777B2 (ja) 2015-03-25
KR20180063378A (ko) 2018-06-11
KR102275522B1 (ko) 2021-07-08
JP6598956B2 (ja) 2019-10-30
US20110149185A1 (en) 2011-06-23
CN102667910B (zh) 2015-11-25
TWI533068B (zh) 2016-05-11
CN103219390A (zh) 2013-07-24
KR20200088505A (ko) 2020-07-22
KR20120105505A (ko) 2012-09-25
JP2013101350A (ja) 2013-05-23
TWI663457B (zh) 2019-06-21
KR20190083673A (ko) 2019-07-12
US9244323B2 (en) 2016-01-26
JP6797263B2 (ja) 2020-12-09
JP2013008027A (ja) 2013-01-10
JP6126656B2 (ja) 2017-05-10
JP2015222443A (ja) 2015-12-10
CN102667910A (zh) 2012-09-12
JP2014178695A (ja) 2014-09-25
TW201443534A (zh) 2014-11-16
KR20170091787A (ko) 2017-08-09
KR102197397B1 (ko) 2020-12-31
TW201202819A (en) 2012-01-16
KR101867003B1 (ko) 2018-06-12
CN103219390B (zh) 2014-11-12
KR20200145866A (ko) 2020-12-30
US20140293167A1 (en) 2014-10-02
KR20210084709A (ko) 2021-07-07
TW201619680A (zh) 2016-06-01
EP2513893A4 (en) 2016-09-07
US20240047468A1 (en) 2024-02-08
TW201324012A (zh) 2013-06-16
US20170039977A1 (en) 2017-02-09
US11282864B2 (en) 2022-03-22
US10256254B2 (en) 2019-04-09
TWI457677B (zh) 2014-10-21
US20190288013A1 (en) 2019-09-19
KR101998737B1 (ko) 2019-07-10

Similar Documents

Publication Publication Date Title
JP7323665B2 (ja) 液晶表示装置
JP7161633B2 (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230418

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230704

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230727

R150 Certificate of patent or registration of utility model

Ref document number: 7323665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150