JP7235078B2 - 半導体装置および半導体装置の製造方法 - Google Patents

半導体装置および半導体装置の製造方法 Download PDF

Info

Publication number
JP7235078B2
JP7235078B2 JP2021141610A JP2021141610A JP7235078B2 JP 7235078 B2 JP7235078 B2 JP 7235078B2 JP 2021141610 A JP2021141610 A JP 2021141610A JP 2021141610 A JP2021141610 A JP 2021141610A JP 7235078 B2 JP7235078 B2 JP 7235078B2
Authority
JP
Japan
Prior art keywords
region
accumulation
semiconductor substrate
conductivity type
doping concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021141610A
Other languages
English (en)
Other versions
JP2021192445A (ja
Inventor
達也 内藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of JP2021192445A publication Critical patent/JP2021192445A/ja
Priority to JP2023026044A priority Critical patent/JP2023054242A/ja
Application granted granted Critical
Publication of JP7235078B2 publication Critical patent/JP7235078B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate

Description

本発明は、半導体装置および半導体装置の製造方法に関する。
従来、絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）等の半導体装置が知られている（例えば、特許文献１－３参照）。
特許文献１ 特開２００７－３１１６２７号公報
特許文献２ 特表２０１４－６１０７５号公報
特許文献３ 特開２０１５－１３８８８４号公報
半導体装置においては、ターンオン損失を低減することが好ましい。
本発明の第１の態様においては、半導体装置を提供する。半導体装置は、第１導電型のドリフト領域を有する半導体基板を有してよい。半導体装置は、半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を備えてよい。半導体装置は、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第２導電型のベース領域を備えてよい。半導体装置は、半導体基板の内部においてベース領域とドリフト領域の間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の第１の蓄積領域を備えてよい。半導体装置は、半導体基板の上面からエミッタ領域、ベース領域および第１の蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部を備えてよい。半導体装置は、第１の蓄積領域よりも下方に設けられ、ゲート－コレクタ間容量を付加する容量付加部を備えてよい。
容量付加部は、２つのトレンチ部の間において、第１の蓄積領域よりも下方に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を有してよい。容量付加部は、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を、半導体基板の深さ方向において複数有してよい。第１の蓄積領域よりも下側に形成された少なくとも一つの蓄積領域は、第１の蓄積領域よりもドーピング濃度が高くてよい。
最も下側に形成された蓄積領域の半導体基板の深さ方向におけるドーピング濃度分布のピーク位置が、トレンチ部の下端よりも上側に配置されていてよい。最も下側に形成された前記蓄積領域の下端が、トレンチ部の下端よりも上側に配置されていてよい。半導体基板の深さ方向において、最も下側に形成された蓄積領域のドーピング濃度分布のピーク位置が、トレンチ部の中央よりも下側に配置されていてよい。
第１の蓄積領域以外の蓄積領域において、より下側の蓄積領域のほうが、より上側の蓄積領域よりもドーピング濃度が高くてよい。
半導体基板の深さ方向において、第１の蓄積領域と、第１の蓄積領域の次に配置された蓄積領域との間隔は、最も下側の蓄積領域と下側から２番目の蓄積領域との間隔よりも大きくてよい。第１の蓄積領域と、第１の蓄積領域の次に配置された蓄積領域との間の領域におけるドーピング濃度は、ドリフト領域のドーピング濃度よりも高くてよい。
第１の蓄積領域と、第１の蓄積領域の次に配置された蓄積領域との間の領域におけるドーピング濃度の最小値が、第１の蓄積領域のドーピング濃度のピーク値の１／１０以下であってよい。第１の蓄積領域は、ドーパントとしてリンを含み、第１の蓄積領域以外の蓄積領域は、ドーパントとして水素を含んでよい。
トレンチ部は、半導体基板の上面からエミッタ領域、ベース領域および第１の蓄積領域を貫通して設けられたトレンチと、トレンチの内壁に形成され、導電部を囲む絶縁膜とを有してよい。第１の蓄積領域よりも下側における絶縁膜の少なくとも一部は、第１の蓄積領域よりも上側における絶縁膜よりも薄く形成されてよい。第１の蓄積領域よりも下側における絶縁膜が、容量付加部として機能してよい。
トレンチ部は、半導体基板の上面からエミッタ領域、ベース領域および第１の蓄積領域を貫通して設けられたトレンチと、トレンチの内壁に形成され、導電部を囲む絶縁膜とを有してよい。第１の蓄積領域よりも下側における絶縁膜の少なくとも一部は、第１の蓄積領域よりも上側における絶縁膜よりも誘電率が高くてよい。第１の蓄積領域よりも下側における絶縁膜が、容量付加部として機能してよい。
半導体装置は、半導体基板の内部において複数のトレンチ部よりも下方に設けられた、ドリフト領域よりもドーピング濃度の高い第１導電型の高濃度領域を備えてよい。高濃度領域のドーピング濃度は、第１の蓄積領域のドーピング濃度よりも低くてよい。半導体装置は、最も下側の蓄積領域と、ドリフト領域との間に設けられた、第２導電型の底部領域を備えてよい。
複数のトレンチ部の少なくとも一つのトレンチ部は、半導体基板の上面と平行な方向における幅が上側にいくほど小さくなる第１テーパー部を有してよい。第１テーパー部は、第１の蓄積領域およびベース領域の境界の深さ位置よりも上側に配置されてよい。
少なくとも一つのトレンチ部は、下側にいくほど前記幅が大きくなる第２テーパー部を有してよい。第２テーパー部は、第１の蓄積領域およびベース領域の境界の深さ位置よりも下側に配置されてよい。
少なくとも一つのトレンチ部は、下側にいくほど前記幅が小さくなる第３テーパー部を有してよい。第３テーパー部は、第１の蓄積領域およびベース領域の境界の深さ位置よりも下側に配置されてよい。
少なくとも一つのトレンチ部は、第１テーパー部と第３テーパー部との間に、幅が最大となる最大幅部を有してよい。いずれかの蓄積領域が、最大幅部と同一の深さ位置に配置されていてよい。
複数のトレンチ部は、半導体基板の上面からエミッタ領域、ベース領域および第１の蓄積領域を貫通して設けられたトレンチを有してよい。複数のトレンチ部は、トレンチの内壁に形成され、導電部を囲む絶縁膜を有してよい。複数のトレンチ部の少なくとも一つのトレンチ部は、トレンチ部の底部を含む下側部を有してよい。当該トレンチ部は、下側部よりも上側に設けられ、絶縁膜が下側部の絶縁膜よりも薄い薄膜部を有してよい。最も上側の蓄積領域が、薄膜部と対向して配置されていてよい。
本発明の第２の態様においては、第１導電型のドリフト領域を有する半導体基板を備える半導体装置を提供する。半導体装置は、半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を有してよい。半導体装置は、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第２導電型のベース領域を有してよい。半導体装置は、半導体基板の内部においてベース領域とドリフト領域の間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を有してよい。半導体装置は、半導体基板の上面からエミッタ領域、ベース領域および蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部を有してよい。複数のトレンチ部の少なくとも一つのトレンチ部は、蓄積領域およびベース領域の境界の深さ位置よりも上側に設けられた第１テーパー部を有してよい。第１テーパー部は、半導体基板の上面と平行な面における幅が上側にいくほど小さくなってよい。当該トレンチ部は、蓄積領域およびベース領域の境界の深さ位置よりも下側に設けられた第３テーパー部を有してよい。第３テーパー部は、下側にいくほど幅が小さくなってよい。当該トレンチ部は、第１テーパー部と第３テーパー部との間に設けられ、幅が最大となる最大幅部を有してよい。蓄積領域が、最大幅部と同一の深さ位置に配置されていてよい。
半導体基板の深さ方向において、第１の蓄積領域の上端から、最も下側に配置された蓄積領域の下端までの距離をＬ１とし、最も下側に配置された蓄積領域の下端から、トレンチ部の下端までの距離をＬ２とした場合に、距離Ｌ２が距離Ｌ１の２倍以上、３倍以下であってよい。容量付加部は、第１導電型の蓄積領域を一つだけ有してよい。第１導電型の蓄積領域のドーピング濃度が、第１の蓄積領域のドーピング濃度よりも高くてよい。
本発明の第３の態様においては、半導体装置の製造方法を提供する。製造方法は、第１導電型のドリフト領域を有する半導体基板の内部においてドリフト領域の上方に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成するエミッタ領域形成段階を備えてよい。製造方法は、半導体基板の内部においてエミッタ領域とドリフト領域の間に設けられた第２導電型のベース領域を形成するベース領域形成段階を備えてよい。製造方法は、半導体基板の内部においてベース領域とドリフト領域の間に設けられ、ドリフト領域よりもドーピング濃度の高い第１導電型の第１の蓄積領域を形成する第１の蓄積領域形成段階を備えてよい。製造方法は、半導体基板の上面からエミッタ領域、ベース領域および第１の蓄積領域を貫通して設けられ、内部に導電部が設けられた複数のトレンチ部を形成するトレンチ形成段階を備えてよい。製造方法は、第１の蓄積領域よりも下方に設けられ、ゲート－コレクタ間容量を付加する容量付加部を形成する容量付加部形成段階を備えてよい。
容量付加部形成段階において、半導体基板の上面側からプロトンを注入して、ドリフト領域よりもドーピング濃度の高い第１導電型の蓄積領域を、前記第１の蓄積領域の下側に形成してよい。
上記の発明の概要は、本発明の特徴の全てを列挙したものではない。これらの特徴群のサブコンビネーションも発明となりうる。
本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。 図１におけるａ－ａ'断面の一例を示す図である。 図２のｃ－ｃ'断面におけるドーピング濃度分布の一例を示す図である。 ターンオン時におけるコレクタ電流Ｉｃの波形例を示す図である。 図２のｃ－ｃ'断面におけるドーピング濃度分布の他の例を示す図である。 図２のｃ－ｃ'断面におけるドーピング濃度分布の他の例を示す図である。 図１におけるａ－ａ'断面の他の例を示す図である。 第１の蓄積領域１６、第２の蓄積領域２６および第３の蓄積領域２８の配置例を示す図である。 半導体装置１００の製造方法の一例を示すフローチャートである。 図１におけるａ－ａ'断面の他の例を示す図である。 半導体装置１００の図１におけるａ－ａ'断面の他の例を示す図である。 図１１に示した半導体装置１００の、ｃ－ｃ'断面におけるドーピング濃度分布の一例を示す図である。 第１の蓄積領域１６のみを有する比較例における、メサ部６１近傍の電子電流および変位電流が流れる経路の一例を示す図である。 第１の蓄積領域１６、第２の蓄積領域２６および第３の蓄積領域２８を備える半導体装置１００におけるターンオン時の電子電流および変位電流を示す図である。 ターンオン時におけるゲート電圧Ｖｇおよびコレクタ・エミッタ間電圧Ｖｃｅの時間波形の一例を示す図である。 図１におけるａ－ａ'断面の他の例を示す図である。 図１６のｄ－ｄ'断面における、ドーピング濃度分布の一例を示す図である。 室温、低電流条件における、ターンオフ損失Ｅｏｆｆと、距離Ｌ２との関係を示す図である。 室温、低電流条件における、ターンオン損失Ｅｏｎと、距離Ｌ２との関係を示す図である。 室温、低電流条件における、ターンオン損失および逆回復損失の和Ｅｏｎ＋Ｅｒｒと、距離Ｌ２との関係を示す図である。 高温、大電流条件における、ターンオフ損失Ｅｏｆｆと、距離Ｌ２との関係を示す図である。 高温、大電流条件における、ターンオン損失Ｅｏｎと、距離Ｌ２との関係を示す図である。 高温、大電流条件における、ターンオン損失および逆回復損失の和Ｅｏｎ＋Ｅｒｒと、距離Ｌ２との関係を示す図である。 室温、低電流条件における、スイッチング損失と、トランジスタ部７０のオン電圧およびダイオード部８０の順方向電圧の和とのトレードオフ関係を示す図である。 高温、大電流条件における、スイッチング損失と、トランジスタ部７０のオン電圧およびダイオード部８０の順方向電圧の和とのトレードオフ関係を示す図である。 図１６のｄ－ｄ'断面における、ドーピング濃度分布の他の例を示す図である。 図１におけるａ－ａ'断面の他の例を示す図である。 本発明の他の実施形態に係る半導体装置３００の上面を部分的に示す図である。 図２８のａ－ａ'断面図である。 図２８のａ－ａ'断面図の他の例である。 図２８のａ－ａ'断面図の他の例である。 本発明の他の実施形態に係る半導体装置４００の断面の一例を示す図である。 半導体装置４００の他の例を示す図である。 本発明の他の実施形態に係る半導体装置５００の上面を部分的に示す図である。 図３４のａ－ａ'断面図である。 ゲートトレンチ部４０の断面形状を説明する図である。 ゲートトレンチ部４０の断面形状の他の例を示す図である。 図３４のｂ－ｂ'断面図である。 図３５から図３８に示したゲートトレンチ部４０の形成工程の一例を示す図である。 ゲートトレンチ部４０の断面形状の他の例を示す図である。 ゲートトレンチ部４０の断面形状を説明する図である。 ゲートトレンチ部４０の最大幅部９８の深さ位置と、第１の蓄積領域１６との関係例を示す図である。 図３４のａ－ａ'断面図の他の例である。 図４３の例において、ゲートトレンチ部４０の最大幅部９８の深さ位置と、第１の蓄積領域１６との関係例を示す図である。 第１テーパー部４５および第３テーパー部４７を有するゲートトレンチ部４０の形成工程の一例を示す図である。 ゲートトレンチ部４０の断面形状の他の例を示す図である。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本発明の実施形態に係る半導体装置１００の上面を部分的に示す図である。本例の半導体装置１００は、ＩＧＢＴ等のトランジスタを含むトランジスタ部７０、および、ＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌ Ｄｉｏｄｅ）等のダイオードを含むダイオード部８０を有する半導体チップである。ダイオード部８０は、半導体基板の上面においてトランジスタ部７０と隣接して形成される。図１においてはチップ端部周辺のチップ上面を示しており、他の領域を省略している。
また、図１においては半導体装置１００における半導体基板の活性領域を示すが、半導体装置１００は、活性領域を囲んでエッジ終端構造部を有してよい。活性領域は、半導体装置１００をオン状態に制御した場合に電流が流れる領域を指す。エッジ終端構造部は、半導体基板の上面側の電界集中を緩和する。エッジ終端構造部は、例えばガードリング、フィールドプレート、リサーフおよびこれらを組み合わせた構造を有する。
本例の半導体装置１００は、半導体基板の上面側の内部に形成されたゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５を備える。また、本例の半導体装置１００は、半導体基板の上面の上方に設けられたエミッタ電極５２およびゲート電極５０を備える。エミッタ電極５２およびゲート電極５０は互いに分離して設けられる。ゲートトレンチ部４０およびダミートレンチ部３０は、トレンチ部の一例である。
エミッタ電極５２およびゲート電極５０と、半導体基板の上面との間には層間絶縁膜が形成されるが、図１では省略している。本例の層間絶縁膜には、コンタクトホール５６、コンタクトホール５８、コンタクトホール４９およびコンタクトホール５４が、当該層間絶縁膜を貫通して形成される。
エミッタ電極５２は、コンタクトホール５４を通って、半導体基板の上面におけるエミッタ領域１２、コンタクト領域１５およびベース領域１４と接触する。また、エミッタ電極５２は、コンタクトホール５６およびコンタクトホール５８を通って、ダミートレンチ部３０内のダミー導電部と接続される。エミッタ電極５２とダミー導電部との間には、不純物がドープされたポリシリコン等の、導電性を有する材料で形成された接続部２１および接続部２５が設けられてよい。接続部２１および接続部２５は、半導体基板の上面に形成される。接続部２１および接続部２５と半導体基板との間には、熱酸化膜等の絶縁膜が形成される。
ゲート電極５０は、コンタクトホール４９を通って、ゲート配線４８と接触する。ゲート配線４８は、不純物がドープされたポリシリコン等で形成される。ゲート配線４８と半導体基板との間には、熱酸化膜等の絶縁膜が形成される。ゲート配線４８は、半導体基板の上面において、ゲートトレンチ部４０内のゲート導電部と接続される。ゲート配線４８は、ダミートレンチ部３０内のダミー導電部とは接続されない。本例のゲート配線４８は、コンタクトホール４９の下方から、ゲートトレンチ部４０の先端部４１まで形成される。先端部４１は、ゲートトレンチ部４０において、最もゲート電極５０に近い端部である。ゲートトレンチ部４０の先端部においてゲート導電部は半導体基板の上面に露出しており、ゲート配線４８と接触する。
エミッタ電極５２およびゲート電極５０は、金属を含む材料で形成される。例えば、各電極の少なくとも一部の領域はアルミニウムまたはアルミニウム‐シリコン合金で形成される。各電極は、アルミニウム等で形成された領域の下層に、チタンやチタン化合物等で形成されたバリアメタルを有してよい。さらにコンタクトホール内において、バリアメタルとアルミニウム等に接するようにタングステン等を埋め込んで形成されたプラグを有してもよい。
１以上のゲートトレンチ部４０および１以上のダミートレンチ部３０は、トランジスタ部７０の領域において所定の配列方向（短手方向）に沿って所定の間隔で配列される。トランジスタ部７０においては、配列方向に沿って１以上のゲートトレンチ部４０と、１以上のダミートレンチ部３０とが交互に形成されてよい。
本例のゲートトレンチ部４０は、配列方向と垂直な延伸方向（長手方向）に沿って延伸する２つの延伸部分３９（延伸方向に沿って直線状であるトレンチの部分）と、２つの延伸部分を接続する先端部４１を有してよい。先端部４１の少なくとも一部は曲線状に形成されることが好ましい。ゲートトレンチ部４０の２つの延伸部分３９において、延伸方向に沿った直線形状の端である端部どうしを先端部４１が接続することで、延伸部分３９の端部における電界集中を緩和できる。ゲート配線４８は、ゲートトレンチ部４０の先端部４１において、ゲート導電部と接続してよい。
本例のダミートレンチ部３０は、ゲートトレンチ部４０のそれぞれの延伸部分３９の間に設けられる。これらのダミートレンチ部３０は、延伸方向に延伸する直線形状を有してよい。
トランジスタ部７０において、ダイオード部８０と隣接する境界には、表面にエミッタ領域が形成されない中間領域９０を備える。また、トランジスタ部７０において、中間領域９０に隣接する部分には、複数のダミートレンチ部３０が連続して配列されてよい。中間領域９０に隣接する部分に形成されるダミートレンチ部３０も、延伸部分２９と先端部３１とを有してよい。先端部３１および延伸部分２９は、先端部４１および延伸部分３９と同様の形状を有する。先端部３１を有するダミートレンチ部３０と、直線形状のダミートレンチ部３０の延伸方向における長さは同一であってよい。
ダイオード部８０との境界において連続して配列されるダミートレンチ部３０の数は、ダイオード部８０と離れたトランジスタ部７０の内側において連続して配列されるダミートレンチ部３０の数よりも多くてよい。なお、トレンチ部の数とは、配列方向に配列されたトレンチ部の延伸部分の数を指す。
図１の例では、ダイオード部８０との境界におけるトランジスタ部７０（すなわち、中間領域９０およびその隣接部分）では、先端部３１および延伸部分２９を有するダミートレンチ部３０が設けられている。図１の例では、先端部３１を介して接続された２本の延伸部分２９が、延伸部分２９の延伸方向とは垂直な配列方向に連続して配列されている。これに対して、トランジスタ部７０の内側では、ゲートトレンチ部４０の延伸部分３９および直線形状のダミートレンチ部３０が１本ずつ交互に配列されている。
エミッタ電極５２は、ゲートトレンチ部４０、ダミートレンチ部３０、ウェル領域１１、エミッタ領域１２、ベース領域１４およびコンタクト領域１５の上方に形成される。ウェル領域１１は、ゲート電極５０が設けられる側の活性領域のコンタクトホール５４の長手方向の端から離れて、所定の範囲で形成される。ウェル領域１１の拡散深さは、ゲートトレンチ部４０およびダミートレンチ部３０の深さよりも深くてよい。ゲートトレンチ部４０およびダミートレンチ部３０の、ゲート電極５０側の一部の領域はウェル領域１１に形成される。直線形状のダミートレンチ部３０の延伸方向の端、および、ダミートレンチ部３０の先端部３１の底は、ウェル領域１１に覆われていてよい。
各トレンチ部に挟まれたメサ部６１には、ベース領域１４が形成される。メサ部６１とは、トレンチ部に挟まれた半導体基板の領域において、トレンチ部の最も深い底部よりも上面側の領域である。ベース領域１４は、ウェル領域１１よりもドーピング濃度の低い第２導電型である。ウェル領域１１は第２導電型である。本例のベース領域１４はＰ－型であり、ウェル領域１１はＰ＋型である。
メサ部６１のベース領域１４の上面には、ベース領域１４よりもドーピング濃度の高い第２導電型のコンタクト領域１５が形成される。本例のコンタクト領域１５はＰ＋型である。ウェル領域１１は、活性領域におけるコンタクト領域１５のうち、トレンチ部の延伸方向で最も端に配置されたコンタクト領域１５から、ゲート電極５０の方向に離れて形成されてよい。また、トランジスタ部７０においては、コンタクト領域１５の上面の一部に、半導体基板よりもドーピング濃度が高い第１導電型のエミッタ領域１２が選択的に形成される。本例のエミッタ領域１２はＮ＋型である。
コンタクト領域１５およびエミッタ領域１２のそれぞれは、隣接する一方のトレンチ部から、他方のトレンチ部まで形成される。トランジスタ部７０の１以上のコンタクト領域１５および１以上のエミッタ領域１２は、トレンチ部の延伸方向に沿って交互にメサ部６１の上面に露出するように形成される。
他の例においては、トランジスタ部７０におけるメサ部６１には、コンタクト領域１５およびエミッタ領域１２が延伸方向に沿ってストライプ状に形成されていてもよい。例えばトレンチ部に隣接する領域にエミッタ領域１２が形成され、エミッタ領域１２に挟まれた領域にコンタクト領域１５が形成される。
ダイオード部８０のメサ部６１には、エミッタ領域１２が形成されていなくてよい。また、中間領域９０のメサ部６１（本明細書では中間メサ部６０と称する）には、ダミートレンチ部３０を挟んで、トランジスタ部７０における少なくとも一つのコンタクト領域１５と対向する領域に、コンタクト領域１５が形成される。さらに中間メサ部６０の最表面のうち、ダミートレンチ部３０を挟んで隣接するトランジスタ部７０のエミッタ領域１２と互いに向き合う最表面にも、コンタクト領域１５を形成してよい。この場合、トレンチ延伸方向における中間メサ部６０の両端で露出するベース領域１４に挟まれて、コンタクト領域１５が連続して形成されてよい。
トランジスタ部７０において、コンタクトホール５４は、コンタクト領域１５およびエミッタ領域１２の各領域の上方に形成される。コンタクトホール５４は、ベース領域１４およびウェル領域１１に対応する領域には形成されない。
ダイオード部８０において、コンタクトホール５４は、コンタクト領域１５およびベース領域１４の上方に形成される。本例のコンタクトホール５４は、ダイオード部８０のメサ部６１における複数のベース領域１４のうち、最もゲート電極５０に近いベース領域１４に対しては形成されない。本例においてトランジスタ部７０のコンタクトホール５４と、ダイオード部８０のコンタクトホール５４とは、各トレンチ部の延伸方向において同一の長さを有する。
ダイオード部８０において、半導体基板の下面と隣接する領域には、Ｎ＋型のカソード領域８２が形成される。図１においては、カソード領域８２が形成される領域を点線で示している。半導体基板の下面と隣接する領域においてカソード領域８２が形成されていない領域には、Ｐ＋型のコレクタ領域が形成されてよい。
図２は、図１におけるａ－ａ'断面の一例を示す図である。本例の半導体装置１００は、当該断面において、半導体基板１０、層間絶縁膜３８、エミッタ電極５２およびコレクタ電極２４を有する。エミッタ電極５２は、半導体基板１０および層間絶縁膜３８の上面に形成される。
コレクタ電極２４は、半導体基板１０の下面に形成される。エミッタ電極５２およびコレクタ電極２４は、金属等の導電材料で形成される。本明細書において、エミッタ電極５２とコレクタ電極２４とを結ぶ方向を深さ方向と称する。
半導体基板１０は、シリコン基板であってよく、炭化シリコン基板であってよく、窒化ガリウム等の窒化物半導体基板等であってもよい。本例の半導体基板１０はシリコン基板である。当該断面の半導体基板１０の上面側には、Ｐ－型のベース領域１４が形成される。
当該断面において、トランジスタ部７０の上面側には、Ｎ＋型のエミッタ領域１２、Ｐ－型のベース領域１４およびＮ＋型の第１の蓄積領域１６が、半導体基板１０の上面側から順番に形成される。
当該断面において、ダイオード部８０の上面側には、Ｐ－型のベース領域１４が形成されている。ダイオード部８０には、第１の蓄積領域１６が形成されていない。また、トランジスタ部７０と隣接する中間メサ部６０の上面には、コンタクト領域１５が形成されている。
トランジスタ部７０において、第１の蓄積領域１６の下面にはＮ－型のドリフト領域１８が形成される。ドリフト領域１８とベース領域１４との間に、ドリフト領域１８よりも高濃度の第１の蓄積領域１６を設けることで、キャリア注入促進効果（ＩＥ効果）を高めて、オン電圧を低減することができる。
第１の蓄積領域１６は、トランジスタ部７０の各メサ部６１に形成される。第１の蓄積領域１６は、各メサ部６１におけるベース領域１４の下面全体を覆うように設けられてよい。ダイオード部８０において、ベース領域１４の下面には、ドリフト領域１８が形成される。トランジスタ部７０およびダイオード部８０の双方において、ドリフト領域１８の下面にはＮ＋型のバッファ領域２０が形成される。
バッファ領域２０は、ドリフト領域１８の下面側に形成される。バッファ領域２０のドーピング濃度は、ドリフト領域１８のドーピング濃度よりも高い。バッファ領域２０は、ベース領域１４の下面側から広がる空乏層が、Ｐ＋型のコレクタ領域２２およびＮ＋型のカソード領域８２に到達することを防ぐフィールドストップ層として機能してよい。
トランジスタ部７０において、バッファ領域２０の下面には、Ｐ＋型のコレクタ領域２２が形成される。ダイオード部８０において、バッファ領域２０の下面には、Ｎ＋型のカソード領域８２が形成される。なお、活性領域において、カソード領域８２に一致する下面の領域をダイオード部８０とする。または、半導体基板１０の上面に対して、半導体基板１０の下面と垂直な方向にカソード領域８２を投影したときの投影領域をダイオード部８０としてもよい。また、活性領域において、半導体基板の上面に対して、半導体基板１０の下面と垂直な方向にコレクタ領域２２を投影したときの投影領域であって、且つ、エミッタ領域１２およびコンタクト領域１５を含む所定の単位構成が規則的に配置された領域をトランジスタ部７０とする。
半導体基板１０の上面側には、１以上のゲートトレンチ部４０、および、１以上のダミートレンチ部３０が形成される。各トレンチ部は、半導体基板１０の上面から、ベース領域１４を貫通して、ドリフト領域１８に到達する。エミッタ領域１２、コンタクト領域１５および第１の蓄積領域１６の少なくともいずれかが設けられている領域においては、各トレンチ部はこれらの領域も貫通して、ドリフト領域１８に到達する。トレンチ部がドーピング領域を貫通するとは、ドーピング領域を形成してからトレンチ部を形成する順序で製造したものに限定されない。トレンチ部を形成した後に、トレンチ部の間にドーピング領域を形成したものも、トレンチ部がドーピング領域を貫通しているものに含まれる。
第１の蓄積領域１６のトレンチ部の延伸方向における端は、例えば図１に示した平面視においてトレンチ部の延伸方向における両端に配置されたコンタクト領域１５の内部（半導体基板１０の深さ方向ではコンタクト領域１５の下部）に位置してよい。さらに、第１の蓄積領域１６のトレンチ部の延伸方向における端は、エミッタ領域１２よりはゲート電極５０側であって、コンタクトホール５４の延伸方向における端よりはエミッタ領域１２側に位置してよい。
ゲートトレンチ部４０は、半導体基板１０の上面側に形成されたゲートトレンチ、ゲート絶縁膜４２およびゲート導電部４４を有する。ゲート絶縁膜４２は、ゲートトレンチの内壁を覆って形成される。ゲート絶縁膜４２は、ゲートトレンチの内壁の半導体を酸化または窒化して形成してよい。ゲート導電部４４は、ゲートトレンチの内部においてゲート絶縁膜４２よりも内側に形成される。つまりゲート絶縁膜４２は、ゲート導電部４４と半導体基板１０とを絶縁する。ゲート導電部４４は、ポリシリコン等の導電材料で形成される。
ゲート導電部４４は、深さ方向において、ゲート絶縁膜４２を挟んで、少なくとも隣接するベース領域１４と対向する領域を含む。当該断面におけるゲートトレンチ部４０は、半導体基板１０の上面において層間絶縁膜３８により覆われる。ゲート導電部４４に所定の電圧が印加されると、ベース領域１４のうちゲートトレンチに接する界面の表層に電子の反転層によるチャネルが形成される。
ダミートレンチ部３０は、当該断面において、ゲートトレンチ部４０と同一の構造を有してよい。ダミートレンチ部３０は、半導体基板１０の上面側に形成されたダミートレンチ、ダミー絶縁膜３２およびダミー導電部３４を有する。ダミー絶縁膜３２は、ダミートレンチの内壁を覆って形成される。ダミー導電部３４は、ダミートレンチの内部に形成され、且つ、ダミー絶縁膜３２よりも内側に形成される。ダミー絶縁膜３２は、ダミー導電部３４と半導体基板１０とを絶縁する。ダミー導電部３４は、ゲート導電部４４と同一の材料で形成されてよい。例えばダミー導電部３４は、ポリシリコン等の導電材料で形成される。ダミー導電部３４は、深さ方向においてゲート導電部４４と同一の長さを有してよい。当該断面におけるダミートレンチ部３０は、半導体基板１０の上面において層間絶縁膜３８により覆われる。なお、ダミートレンチ部３０およびゲートトレンチ部４０の底部は、下側に凸の曲面状（断面においては曲線状）であってよい。
半導体装置１００は、メサ部６１において第１の蓄積領域１６よりも下方に設けられ、ゲート－コレクタ間容量を付加する容量付加部を更に備える。つまり、容量付加部は、容量付加部を設けない場合に比べて、ゲート導電部４４と、コレクタ電極２４との間のターンオン時の過渡的なゲート－コレクタ間容量を増加させる。図２の例の半導体装置１００は、容量付加部として第２の蓄積領域２６を有する。
第２の蓄積領域２６は、２つのトレンチ部の間において、第１の蓄積領域１６よりも下方に設けられる。第２の蓄積領域２６に隣接する２つのトレンチ部のうち、少なくとも一方はゲートトレンチ部４０であってよい。また、第２の蓄積領域２６は、２つのダミートレンチ部３０の間にも設けられてよい。第２の蓄積領域２６は、ドリフト領域１８よりもドーピング濃度の高いＮ＋型である。
また、２つのトレンチ部の間には、３つ以上の蓄積領域が設けられてもよい。図２の例では、第１の蓄積領域１６と第２の蓄積領域２６の間に、第３の蓄積領域２８が設けられている。第３の蓄積領域２８は、ドリフト領域１８よりもドーピング濃度の高いＮ＋型である。
図３は、図２のｃ－ｃ'断面におけるドーピング濃度分布の一例を示す図である。図３においては、トランジスタ部７０におけるエミッタ領域１２からドリフト領域１８の上端までのドーピング濃度分布を示す。図３のように、ドーピングの濃度を示す図の縦軸は対数軸である。縦軸における一つの目盛が１０倍を示している。本明細書においてドーピング濃度とは、ドナーまたはアクセプタ化した不純物（ドーパント）の濃度を指す。図３に示す不純物濃度は、ドナーおよびアクセプタの濃度差（ネットドーピング濃度）に対応する。
深さ方向におけるドーピング濃度分布は、第１の蓄積領域１６、第３の蓄積領域２８および第２の蓄積領域２６のそれぞれにおいてピークを有する。第１の蓄積領域１６、第３の蓄積領域２８および第２の蓄積領域２６は、半導体基板１０の上面または下面から不純物を注入して形成してよい。
一例として、第１の蓄積領域１６のドーピング濃度のピーク値Ｄｃ、第３の蓄積領域２８のドーピング濃度のピーク値Ｄ２、第２の蓄積領域２６におけるドーピング濃度分布のピーク値Ｄ１は、同一である。ただし、これらのピーク値は±１０％程度の誤差を有していてもよい。
一例として、第１の蓄積領域１６のドーピング濃度のピーク位置Ｐ３、第３の蓄積領域２８のドーピング濃度のピーク位置Ｐ２、第２の蓄積領域２６におけるドーピング濃度分布のピーク位置Ｐ１は、深さ方向において等間隔に配置される。ただし、これらのピーク位置は±１０％程度の誤差を有していてもよい。ピーク位置Ｐ３と、ピーク位置Ｐ１との距離は、第１の蓄積領域１６の深さ方向における幅よりも大きくてよい。また、ピーク位置Ｐ３と、ピーク位置Ｐ２との距離も、第１の蓄積領域１６の深さ方向における幅よりも大きくてよい。ここで、第１の蓄積領域１６の深さ方向における幅、とは、例えばピーク濃度に対する半値全幅（ＦＷＨＭ）でもよく、図３の両矢印８８で示すようにピーク位置の前後でドーピング濃度が極小となる位置の間の幅であってもよい。
また、複数の蓄積領域のうち、最も下側に形成された蓄積領域（本例では第２の蓄積領域２６）は、隣接するトレンチ部の下端近傍でかつメサ部６１に設けられることが好ましい。ただし、複数の蓄積領域のうち、最も下側に形成された蓄積領域（本例では第２の蓄積領域２６）のピーク位置Ｐ１が、隣接するゲートトレンチ部４０の下端の位置Ｐｔよりも上側に配置されることが好ましい。さらには、トレンチ側壁が略直線状から曲面に変化する境界Ｐｔ２よりも上側に配置されてよい。トレンチ部に挟まれる領域に第２の蓄積領域２６を設けることで、ターンオン時の過渡的なゲート－コレクタ間容量を増大させることができる。
また、複数の蓄積領域のうち、最も下側に形成された蓄積領域（本例では第２の蓄積領域２６）の下端の位置Ｐｂが、隣接するゲートトレンチ部４０の下端位置Ｐｔよりも上側に配置されていてもよい。さらには、トレンチ側壁が略直線状から曲面に変化する境界Ｐｔ２よりも上側に配置されてよい。第２の蓄積領域２６の下端とは、第２の蓄積領域２６のピークＰ１よりも下側において、ドリフト領域１８のドーピング濃度Ｄｄの１０倍のドーピング濃度となる位置であってよい。
第１の蓄積領域１６と、第１の蓄積領域１６の次に配置された蓄積領域（本例では第３の蓄積領域２８）との間の領域におけるドーピング濃度は、ドリフト領域Ｄｄのドーピング濃度よりも高くてよい。つまり、第１の蓄積領域１６と第３の蓄積領域２８との境界におけるドーピング濃度分布の極小値Ｄ３は、ドリフト領域のドーピング濃度Ｄｄより大きくてよい。第１の蓄積領域１６以外の蓄積領域どうしの境界におけるドーピング濃度分布の極小値も、ドリフト領域のドーピング濃度Ｄｄより大きくてよい。
ただし、第１の蓄積領域１６と、第１の蓄積領域１６の次に配置された蓄積領域（本例では第３の蓄積領域２８）との境界におけるドーピング濃度分布の極小値Ｄ３が、第１の蓄積領域１６におけるドーピング濃度のピーク値Ｄｃに近すぎると、第１の蓄積領域１６と第３の蓄積領域２８が１つの蓄積領域として機能するようになる。このため、第１の蓄積領域１６の下方に設けた蓄積領域が容量付加領域として機能できなくなる。すなわち、第１の蓄積領域１６と、隣り合う容量付加領域としての蓄積領域（本例では第２の蓄積領域２６）との間のドーピング濃度は、第１の蓄積領域１６のピーク濃度よりも所定の割合で低くてよい。一例として、第１の蓄積領域１６と第３の蓄積領域２８との境界におけるドーピング濃度分布の極小値Ｄ３は、第１の蓄積領域１６のドーピング濃度のピーク値Ｄｃの１／１０以下であってよい。極小値Ｄ３は、ピーク値Ｄｃの１／１００以下であってもよい。
また、複数の蓄積領域のうち、最も下側に形成された蓄積領域（本例では第２の蓄積領域２６）のピーク位置Ｐ１が、隣接するゲートトレンチ部４０の中央よりも下側に配置されていてよい。また、第１の蓄積領域１６の次に配置された蓄積領域（本例では第３の蓄積領域２８）のピーク位置Ｐ２も、隣接するゲートトレンチ部４０の中央よりも下側に配置されていてよい。
また、複数の蓄積領域のうち、最も下側に形成された蓄積領域（本例では第２の蓄積領域２６）のピーク位置Ｐ１が、隣接するゲートトレンチ部４０の下側１／４の範囲に配置されていてよく、下側１／８の範囲に配置されていてもよい。第２の蓄積領域２６を、ゲートトレンチ部４０の底部近傍に設けることで、ターンオン時における過渡的なゲート－コレクタ間容量を増大させることができる。
なお、第２の蓄積領域２６と第３の蓄積領域２８との間で、ドーピング濃度分布が谷の形状となる部分の極小の濃度が、第１の蓄積領域１６と第２の蓄積領域２６との間でドーピング濃度分布が谷の形状となる部分の極小の濃度よりも低くてよい。これにより、ターンオン時における過渡的なゲート－コレクタ間容量を効率的に増大させることができる。
蓄積領域をベース領域１４の近傍に配置すると、負性容量が増大してしまい、過渡的なゲート－コレクタ間の正の容量を増大させることができない。これに対してそれぞれの蓄積領域の位置を例えば上記のように調整することで、過渡的なゲート－コレクタ間の正の容量を増大させることができる。
図４は、ターンオン時におけるコレクタ電流Ｉｃの波形例を示す図である。波形９３は、第１の蓄積領域１６、第２の蓄積領域２６および第３の蓄積領域２８のいずれも設けない場合のコレクタ電流Ｉｃを示している。
波形９４は、第１の蓄積領域１６を設け、第２の蓄積領域２６および第３の蓄積領域２８を設けない場合のコレクタ電流Ｉｃを示している。第１の蓄積領域１６は、ベース領域１４の近傍に設けられるので、ゲート－コレクタ間における負性容量を増加させる。このため、ターンオン時のコレクタ電流Ｉｃのｄｉ／ｄｔが増加する。第１の蓄積領域１６を設けることで、オン電圧とターンオフ損失のトレードオフを改善することができるが、ターンオン時のｄｉ／ｄｔが増大するので、ゲート抵抗を大きくして、ｄｉ／ｄｔ増加を抑えると、ターンオン損失が増大してしまう。
波形９１は、第１の蓄積領域１６および第２の蓄積領域２６を設けた場合のコレクタ電流Ｉｃを示している。第２の蓄積領域２６は、ベース領域１４から離れた位置に設けられるので、ゲート－コレクタ間における容量を増加させる。このため、ターンオン時のコレクタ電流Ｉｃのｄｉ／ｄｔが減少する。従って、オン電圧とターンオフ損失のトレードオフを改善しつつ、ターンオン損失を低減することができる。
波形９２は、第１の蓄積領域１６、第２の蓄積領域２６および第３の蓄積領域２８を設けた場合のコレクタ電流Ｉｃを示している。第３の蓄積領域２８を設けることで、ゲート－コレクタ間の容量が更に増大する。このため、オン電圧とターンオフ損失のトレードオフを改善しつつ、ターンオン損失を更に低減することができる。
図５は、図２のｃ－ｃ'断面におけるドーピング濃度分布の他の例を示す図である。本例では、第１の蓄積領域１６以外の蓄積領域において、より下側の蓄積領域のほうが、より上側の蓄積領域よりもドーピング濃度が高い。より具体的には、第２の蓄積領域２６のドーピング濃度のピーク値Ｄ１のほうが、第３の蓄積領域２８のドーピング濃度のピーク値Ｄ２よりも高い。第２の蓄積領域２６のドーピング濃度のピーク値Ｄ１は、第１の蓄積領域１６のドーピング濃度のピーク値Ｄｃよりも高くてよい。例えば、第２の蓄積領域２６のドーピング濃度のピーク値Ｄ１は第１の蓄積領域１６のドーピング濃度のピーク値Ｄｃの３倍から７倍程度とすると良い。このような構成により、第１の蓄積領域１６よる負性容量を増加の影響を緩和して、ターンオン時のコレクタ電流Ｉｃのｄｉ／ｄｔが減少させることができる。従って、第２の蓄積領域２６のドーピング濃度の高濃度化により、ＩＥ効果による蓄積効果がさらに高まることで、オン電圧とターンオフ損失のトレードオフを改善しつつ、ターンオンｄｉ／ｄｔを減少させることでさらにターンオン損失を低減することができる。
また、最も下側の第２の蓄積領域２６のドーピング濃度のピーク値Ｄ１が、第１の蓄積領域１６および第３の蓄積領域２８のドーピング濃度のピーク値Ｄ２、Ｄｃよりも小さくてよい。ベース領域１４からの距離が最も大きい蓄積領域のドーピング濃度を小さくすることで、ゲート－コレクタ間の容量付加量を効率よく減少させることができる。
図６は、図２のｃ－ｃ'断面におけるドーピング濃度分布の他の例を示す図である。本例では、半導体基板１０の深さ方向において、第１の蓄積領域１６と、第１の蓄積領域１６の次に配置された蓄積領域（本例では第３の蓄積領域２８）との間隔Ｐ２－Ｐ３は、最も下側の蓄積領域（本例では第２の蓄積領域２６）と、下側から２番目の蓄積領域（本例では第３の蓄積領域２８）との間隔Ｐ１－Ｐ２よりも大きい。
間隔Ｐ２－Ｐ３は、間隔Ｐ１－Ｐ２の１．５倍以上であってよく、２倍以上であってもよい。また、蓄積領域どうしの間隔は一定であってよい。ベース領域１４の近傍に蓄積領域を形成するとゲート－コレクタ間の負性容量が増大してしまう場合があるが、上述した構成により、ゲート－コレクタ間の負性容量を増大させずに、容量付加量を効率よく増大させることができる。
図７は、図１におけるａ－ａ'断面の他の例を示す図である。本例では、中間領域９０と、トランジスタ部７０においてダミートレンチ部３０を挟んで中間領域９０に隣接するメサ部６１における蓄積領域の数が、トランジスタ部７０の内部のメサ部６１における蓄積領域の数よりも少ない。トランジスタ部７０のメサ部６１における蓄積領域の数は、中間領域９０に近づくほど減少してよい。
図７の例では、ダミートレンチ部３０を挟んで中間領域９０に隣接するメサ部６１には、第３の蓄積領域２８が形成されているが、第２の蓄積領域２６が形成されていない。当該メサ部６１に対して、中間領域９０とは逆側に隣接するメサ部６１には、第２の蓄積領域２６および第３の蓄積領域２８が形成されている。このような構成により、蓄積領域の数を徐々に変化させることができ、境界部分における電界集中を緩和できる。
また、中間領域９０のメサ部６１（中間メサ部６０）にも、第１の蓄積領域１６が形成されていてもよい。中間メサ部６０には、他の蓄積領域が形成されていない。また、中間メサ部６０の半導体基板１０の上面近傍には、コンタクト領域１５が形成されていてよい。また、中間メサ部６０に対して、ダイオード部８０のメサ部６１には、第１の蓄積領域１６、第２の蓄積領域２６および第３の蓄積領域２８のいずれも形成されていない。このような構成により、ベース領域１４の下側に形成したＮ＋型の領域の数を徐々に変化させることができる。
図８は、第１の蓄積領域１６、第３の蓄積領域２８および第２の蓄積領域２６の配置例を示す図である。図８において横軸は半導体基板１０の深さ方向を示しており、縦軸はドーピング濃度を示している。また、ベース領域１４の下端よりも下側に突出するゲートトレンチ部４０の長さをαとし、各蓄積領域のピーク位置の間隔をβとする。
また、各蓄積領域のドーピング濃度分布において、ピーク濃度の１／１０倍の濃度になる位置の間隔をγとする。例えば、第１の蓄積領域１６のドーピング濃度分布において、ピーク位置よりも下側でピーク濃度の１／１０倍の濃度になる位置と、第３の蓄積領域２８のドーピング濃度分布において、ピーク位置よりも上側でピーク濃度の１／１０倍の濃度になる位置との間隔をγ１とする。同様に、第３の蓄積領域２８のドーピング濃度分布において、ピーク位置よりも下側でピーク濃度の１／１０倍の濃度になる位置と、第２の蓄積領域２６のドーピング濃度分布において、ピーク位置よりも上側でピーク濃度の１／１０倍の濃度になる位置との間隔をγ２とする。
それぞれのピーク位置の間隔βｋ（下面側に向かってｋ＝１、２、・・・）は、０．３α以上、０．９α以下程度である。上述したように、β１はβ２よりも大きくてよい。また、それぞれの間隔γｋは、０．２βｋ以上、０．８βｋ以下程度である。図８におけるドーピング濃度分布はガウス分布であるが、他の例では、ドーピング濃度分布は矩形等の形状を有してもよい。一例として、各領域をイオン注入で形成した場合、ドーピング濃度分布はガウス分布で近似され、各領域をエピタキシャル成長で形成した場合、ドーピング濃度分布は矩形で近似される。ドーピング濃度分布が矩形の場合、ピーク位置はドーピング濃度が極大値を示す区間の中央である。
βｋは、半導体基板１０の深さ方向で下面側に向かって深くなるほど、小さくてよい。または、βｋは、深さ方向で下面側に向かって深くなるほど、大きくてもよい。またγｋは、深さ方向で下面側に向かって深くなるほど、大きくてもよい。または、γｋは、深さ方向で下面側に向かって深くなるほど、小さくてもよい。
複数の蓄積領域は、ベース領域１４とトレンチ底との間の中点の深さに対して、トレンチ底側の蓄積領域の個数が、ベース領域１４側の蓄積領域の個数よりも大きくてよい。あるいは、複数の蓄積領域は、ベース領域１４とトレンチ底との間の中点の深さに対して、トレンチ底側の蓄積領域の個数が、ベース領域１４側の蓄積領域の個数よりも小さくてよい。
図９は、半導体装置１００の製造方法の一例を示すフローチャートである。まず工程Ｓ１２００において、半導体装置１００の上面側の構造を形成する。工程Ｓ１２００には、エミッタ領域１２およびベース領域１４を形成するドーピング領域形成段階が含まれる。ベース領域１４は、リン等のドーピングを注入して形成してよい。また、工程Ｓ１２００には、ドーピング領域形成段階の後に各トレンチ部を形成するトレンチ形成段階が含まれる。また、工程Ｓ１２００には、各トレンチ部を覆う層間絶縁膜３８を形成する層間絶縁膜形成段階が含まれる。
次に工程Ｓ１２０２において、半導体基板１０および層間絶縁膜３８の上面全体にバリアメタルを形成する。次に工程Ｓ１２０４において、半導体基板１０の上面側からプロトンを注入して第１の蓄積領域１６および他の蓄積領域（例えば、第２の蓄積領域２６および第３の蓄積領域２８）を形成する。Ｓ１２０４においては、プロトンを注入する飛程を異ならせて、プロトンを複数回注入する。注入したプロトンの一部がドナー化して、各蓄積領域を形成する。この場合、第１の蓄積領域１６および他の蓄積領域には、不純物として水素が含まれる。また、工程Ｓ１２０４においては、半導体基板１０の下面側からプロトンを注入してもよい。プロトンを注入した後、３５０℃から４５０℃程度の温度で熱処理を行ってプロトンを活性化してもよい。
プロトンは、リンイオン等に比べて容易に深い位置まで注入することができ、注入位置のばらつきも小さい。プロトンで蓄積領域を形成することで、深い位置にある蓄積領域を容易に形成することができる。また、蓄積領域のドーピング濃度分布のピークを急峻に形成できるので、狭い幅の蓄積領域を容易に形成でき、ゲート－コレクタ間容量を容易に増大させることができる。また、バリアメタルを形成した後に半導体基板１０の上面側からプロトンを注入することで、プロトンまたは水素が半導体基板１０の上面側から抜け出てしまうことを抑制できる。
次に工程Ｓ１２０６において、エミッタ電極５２を形成する。エミッタ電極５２の形成温度は、３５０℃から４５０℃程度である。プロトン注入後の熱処理を省略して、エミッタ電極５２の形成時にプロトンを活性化させてもよい。なお、工程Ｓ１２０４および工程Ｓ１２０６の順番は入れ替えてもよい。エミッタ電極５２を形成した後にプロトンを注入することで、プロトンが半導体基板１０の上面から抜け出ることを更に抑制できる。また、エミッタ電極５２を形成した後に、半導体基板１０に電子線を照射して、キャリアライフタイムを調整してもよい。
次に工程Ｓ１２０８において、半導体基板１０の下面側を研削して、半導体基板１０の厚みを調整する。半導体基板１０の厚みは、半導体装置１００が有するべき耐圧あるいは定格電圧に応じて設定される。ここで耐圧とは、例えばアバランシェ電流が所定の値で流れるときの印加電圧であってよい。
次に工程Ｓ１２１０において、半導体装置１００の下面側の構造を形成する。下面側の構造とは、例えばコレクタ領域２２およびカソード領域８２である。次に、工程Ｓ１２１２において、半導体基板１０の下面側からプロトンを注入して、バッファ領域２０を形成する。次に工程Ｓ１２１４において熱処理を行い、バッファ領域２０に注入したプロトンを活性化させる。
バッファ領域２０には、深さ位置を異ならせて複数回プロトンを注入してよい。これにより、バッファ領域２０の深さ方向におけるドーピング濃度分布には、複数のピークが形成される。バッファ領域２０のドーピング濃度分布において、半導体基板１０の下面から見て最も深い位置のピーク値は、次に深い位置のピーク値よりも大きい。このような方法により、半導体装置１００を製造することができる。
他の製造方法の例では、第１の蓄積領域１６の不純物をリンとしてもよい。この場合、工程Ｓ１２００において、第１の蓄積領域１６に不純物を注入してよい。第１の蓄積領域１６は、比較的に浅い位置に形成するので、リンで形成することができる。これに対して他の蓄積領域（例えば第２の蓄積領域２６および第３の蓄積領域２８）は、比較的に深い位置に形成される。第１の蓄積領域１６以外の蓄積領域の不純物を水素とすることで、上述したように、第１の蓄積領域１６以外の蓄積領域を容易に形成することができ、また、第１の蓄積領域１６以外の蓄積領域の幅を狭くすることができる。
また、他の製造方法の例では，第１の蓄積領域１６以外の蓄積領域のうち、少なくとも一つの蓄積領域の不純物をリンとしてもよい。例えば、第１の蓄積領域１６以外の蓄積領域のうち、最も浅い位置の蓄積領域（第３の蓄積領域２８）の不純物をリンとしてもよい。この場合、工程Ｓ１２００において、当該蓄積領域に不純物を注入してよい。工程Ｓ１２００においては、ベース領域１４にリンを注入した後、１１５０℃程度の熱処理を３時間程度行ってよい。
次に、第１の蓄積領域１６および他の１以上の蓄積領域にリンを注入する。このとき、より深い位置に注入するリンイオンの価数を、より高くしてよい。これにより、加速電圧をそれほど向上させなくとも、深い位置にリンイオンを注入することができる。第１の蓄積領域１６および他の蓄積領域にリンを注入した後、ベース領域１４よりも低温、短時間の熱処理を行う。例えば、１０００℃程度の熱処理を３０分程度行う。他の工程は、図９に示した工程と同様である。
図１０は、図１におけるａ－ａ'断面の他の例を示す図である。本例の半導体装置１００は、各トレンチ部の絶縁膜に、容量付加部３３を有する。図１０の各トレンチ部において、第１の蓄積領域１６よりも下側における絶縁膜の少なくとも一部は、第１の蓄積領域１６よりも上側における絶縁膜よりも薄く形成されている。本例では、第１の蓄積領域１６よりも下側において、厚みの小さい絶縁膜が、容量付加部３３として機能する。
第１の蓄積領域１６よりも下側における絶縁膜を薄く形成することで、第１の蓄積領域１６よりも下側において、ターンオン時の過渡的なゲート－コレクタ間容量を増大させることができる。容量付加部３３の上端（すなわち、厚みの小さい絶縁膜の部分の上端）は、第１の蓄積領域１６の下端とは、深さ方向において離れて形成されている。深さ方向における、容量付加部３３の上端と第１の蓄積領域１６の下端との距離は、第１の蓄積領域１６の深さ方向における長さの０．５倍以上であってよく、１倍以上であってもよい。
他の例では、各トレンチ部において、第１の蓄積領域１６よりも下側における絶縁膜の少なくとも一部は、第１の蓄積領域１６よりも上側における絶縁膜よりも誘電率が高く形成されている。誘電率の高い絶縁膜の部分が、容量付加部３３として機能する。容量付加部３３として機能する絶縁膜は、他の絶縁膜の部分とは異なる材料で形成されていてよい。また、容量付加部３３として機能する絶縁膜は、他の絶縁膜の部分とは異なる温度条件で形成されていてもよい。このような構成によっても、ターンオン時の過渡的なゲート－コレクタ間容量を増大させることができる。
なお、図１から図９に示したいずれかの半導体装置１００に、容量付加部３３を適用してもよい。つまり、各トレンチ部における絶縁膜に容量付加部３３を形成しつつ、複数の蓄積領域を更に形成してもよい。最も深い位置にある第２の蓄積領域２６のドーピング濃度のピーク位置は、容量付加部３３と対向する深さ範囲に設けられてよい。
図１１は、半導体装置１００の図１におけるａ－ａ'断面の他の例を示す図である。本例の半導体装置１００は、図１から図１０において説明したいずれかの態様の半導体装置１００の構成に加えて、ドリフト領域１８よりもドーピング濃度の高いＮ＋型の高濃度領域１９を更に備える。
高濃度領域１９は、半導体基板１０の内部において、複数のトレンチ部よりも下方であって、バッファ領域２０よりも上方に設けられる。高濃度領域１９は、半導体基板１０の深さ方向における中点よりも上側に配置されてよい。高濃度領域１９は、複数のトレンチ部とは離れて設けられてよい。高濃度領域１９と、それぞれのトレンチ部との間には、ドリフト領域１８が設けられてよい。
高濃度領域１９は、トランジスタ部７０の少なくとも一部の領域に設けられる。図１１の例では、高濃度領域１９がトランジスタ部７０の活性領域全体（エミッタ領域１２が規則的に形成された領域全体）に設けられている。例えば、半導体基板１０の上面と平行な面内において、高濃度領域１９は、コレクタ領域２２全体と重なるように設けられてよい。当該面内において、高濃度領域１９の端部は、コレクタ領域２２の端部と重なる位置に配置されてよい。また、高濃度領域１９の端部は、コレクタ領域２２の端部よりもトランジスタ部７０側に配置されてよく、ダイオード部８０側に配置されてもよい。
また、高濃度領域１９は、ダイオード部８０の少なくとも一部の領域には設けられていない。ただし、中間領域９０のメサ部６１（中間メサ部６０）の少なくとも一部の領域は、高濃度領域１９により覆われていないことが好ましい。中間メサ部６０には、コンタクト領域１５が設けられている。これにより、中間メサ部６０からの正孔の引き抜きを維持できる。図１１の例では、高濃度領域１９は、ダイオード部８０および中間領域９０の全体において設けられていない。
半導体装置１００においては、活性領域以外の領域で電流集中が発生して、ターンオフ時の破壊耐量（ターンオフ耐量）が低下する場合がある。特に、半導体装置１００を微細化していくと、活性領域における耐圧が高くなり、活性領域以外の領域でアバランシェ降伏が生じやすくなる。活性領域以外の領域でアバランシェブ降伏が生じると、半導体装置１００のターンオフ耐量が低下してしまう。これに対して、トランジスタ部７０に高濃度領域１９を設けることで、トランジスタ部７０における耐圧が下がる。このため、活性領域以外の領域よりも先に、比較的に面積の大きいトランジスタ部７０全体でアバランシェ降伏させることができ、半導体装置１００の耐量を改善することができる。
図１２は、図１１に示した半導体装置１００の、ｃ－ｃ'断面におけるドーピング濃度分布の一例を示す図である。上述したように、ゲートトレンチ部４０の下端位置Ｐｔよりも深い位置Ｐ１９に、高濃度領域１９が設けられる。高濃度領域１９のドーピング濃度Ｄ１９（例えばピーク濃度）は、第１の蓄積領域１６のドーピング濃度Ｄｃよりも低い。高濃度領域１９のドーピング濃度Ｄ１９は、いずれの蓄積領域のドーピング濃度よりも低くてよい。高濃度領域１９のドーピング濃度Ｄ１９は、複数の蓄積領域のドーピング濃度のうち、最も小さいドーピング濃度の半分以下であってよい。また、高濃度領域１９のドーピング濃度Ｄ１９は、複数の蓄積領域のドーピング濃度のうち、最も大きいドーピング濃度の１／１０以下であってもよい。なお、高濃度領域１９は、半導体基板１０の上面側からプロトン等を注入することで形成してよい。
なお、図２等に示した複数の蓄積領域を備える半導体装置１００においては、蓄積領域の数が１以下の半導体装置に比べて、電子電流がメサ部６１を流れる経路が異なる。これによっても、半導体装置１００は、ターンオン時の損失を低減できる。
図１３は、第１の蓄積領域１６のみを有する比較例における、メサ部６１近傍の電子電流および変位電流が流れる経路の一例を示す図である。図１３においては、ターンオン時の電流経路を示している。ターンオン時には、ゲート導電部４４の電圧が、０［Ｖ］から徐々に立上る。これにより、ベース領域１４のゲートトレンチ部４０近傍には負電荷が誘起することでチャネルが形成される。
ターンオン時の初期における電流の主体は、正孔電流ではなく電子電流である。初期とは、ゲート電圧Ｖｇｅが、閾値電圧に達する直前から、ほぼ閾値電圧の値でＶｇｅが一定となるミラー期間に入る前までの期間である。Ｖｇｅが閾値電圧に近くなると、チャネルが開きかけ、電子のドリフト領域への注入が始まる。
図１３の比較例において、チャネルから下方に向かう電子は、第１の蓄積領域１６において一旦配列方向（Ｘ軸方向、または、ゲートトレンチ部４０の近傍からメサ部６１中央に向かう方向）に流れる可能性がある。ただし、第１の蓄積領域１６よりも下方のドリフト領域１８においては、ゲートトレンチ部４０近傍は、電子の蓄積層が既に形成されているため（Ｎ型領域の電子の蓄積層が形成される閾値電圧は、Ｐ型領域の反転層の閾値電圧よりはるかに小さい）、ドリフト領域１８よりも低インピーダンスである。そのため、電子電流はゲートトレンチ部４０近傍を主として流れる。
電子が裏面のコレクタ領域２２に達すると、コレクタ領域２２からバッファ領域２０およびドリフト領域１８にかけて、正孔の注入が開始する。これにより、トレンチ部の下端近傍に正孔が蓄積される。一例として、ゲートトレンチ部４０の下端近傍から、第１の蓄積領域１６よりも下方のダミートレンチ部３０の側部にかけて、正孔が１Ｅ＋１６［ｃｍ－３］のオーダーで存在する。
正孔は、ゲートトレンチ部４０の下端と、ダミートレンチ部３０の下端に集まる。特にダミー導電部３４はエミッタ電極５２と同電位であるため、ダミートレンチ部３０の側壁には正孔の反転層が形成されやすい。コレクタ領域２２から注入された正孔は、この正孔の反転層の近傍に集まる。正孔は、ダミートレンチ部３０からゲートトレンチ部４０の下端にかけて連続的に分布する。この正孔分布に起因して、ターンオン時に、ゲートトレンチ部４０の下端近傍へ、大きな変位電流が流れる。
正孔の蓄積に起因する変位電流は、ゲート絶縁膜４２を挟んで対向するゲート導電部４４の充電を生じさせる。このゲート導電部４４の充電が、ゲート電極Ｖｇｅの瞬間的な増加を引き起こす。当該変位電流が大きいほど、ゲート導電部４４が充電されるため、ゲート導電部４４の電位がよりすばやく上昇する。その結果、ゲート導電部４４の電位がゲート閾値を瞬間的に超える。
これにより、電子と正孔の大量の注入が始まり、コレクタ・エミッタ間電流が増加する。コレクタ・エミッタ間電流の増加による電流変化率に応じて、コレクタ・エミッタ間電圧の電圧減少率（ｄＶ／ｄｔ）が増加する。変位電流が大きいほど、ｄＶ／ｄｔが大きくなる。特に、蓄積された正孔がエミッタ電極５２に流れない程、変位電流は大きく、ゲート導電部４４の電位の瞬間的な増加は大きくなる。それゆえ、図１３の比較例においては、ｄＶ／ｄｔが比較的大きくなり、電磁ノイズもまた比較的大きくなる。
図１４は、第１の蓄積領域１６、第２の蓄積領域２６および第３の蓄積領域２８を備える半導体装置１００におけるターンオン時の電子電流および変位電流を示す図である。本例においても、チャネルを通過した電子は、第１の蓄積領域１６において配列方向（Ｘ軸方向）に行きかける。ただし本例においては、第１の蓄積領域１６の下方に第３の蓄積領域２８および第２の蓄積領域２６が設けられている。
本例において、電子電流にとってのインピーダンスは、第１の蓄積領域１６の中央近傍からゲートトレンチ部４０近傍に戻って第３の蓄積領域２８に流れる経路よりも、第１の蓄積領域１６から第３の蓄積領域２８に直接流れる経路の方が低い。同様に、第３の蓄積領域２８の中央近傍からゲートトレンチ部４０近傍に戻って第２の蓄積領域２６に流れる経路よりも、第３の蓄積領域２８から第２の蓄積領域２６に直接流れる経路の方が低い。
それぞれの蓄積領域の下方のうち、ゲートトレンチ部４０に隣接するホール高濃度領域には正孔が蓄積されやすい。また、電子電流がゲートトレンチ部４０の近傍ではなく、メサ部６１中央近傍を流れることで、当該ホール高濃度領域への正孔の蓄積が促進される。このため、電子電流がメサ部６１中央近傍に流れることが促進される。図１４においては、正孔が蓄積されたホール高濃度領域を模式的に示しているが、ホール高濃度領域は、ゲートトレンチ部４０と半導体基板１０との境界近傍だけに存在していてもよい。
上述したように、本例の電子電流は、ゲートトレンチ部４０近傍に戻ることなく、ゲートトレンチ部４０とダミートレンチ部３０に挟まれたメサ部６１の中央付近を下方に進む。つまり、本例の電子電流は、ゲートトレンチ部４０近傍ではなくメサ部６１の中央付近を流れる。この電子電流がメサ部６１の中央付近を流れる効果は、複数の蓄積領域を深さ方向に配列することで生じる。
電子電流がメサ部６１の中央付近を流れると、メサ部６１の底部近傍における正孔分布は、メサ部６１中央付近で分断される。このため電子電流の経路よりもダミートレンチ部３０側の正孔は、ゲートトレンチ部４０側には流れない。このメサ部６１中央部における正孔分布の分断が、ゲートトレンチ部４０の下端における正孔の蓄積を抑制する。その結果、図１３の例と比べて、図１４の例においては、変位電流を小さくできる。変位電流を小さくできるので、ゲート導電部４４の充電も小さくなり、ゲート電極Ｖｇｅの瞬間的な増加も抑制される。これにより、コレクタ・エミッタ間電圧の電圧減少率（ｄＶ／ｄｔ）も抑制できる。
正孔がゲートトレンチ部４０の下端ならびにダミートレンチ部３０の下端および側部に主として分布し、メサ部６１の中央部にはほとんど分布しないことを、本件の発明者はシミュレーションにより確認した。一例としてゲートトレンチ部４０の下端近傍およびダミートレンチ部３０の下端近傍において正孔が１Ｅ＋１３［ｃｍ－３］のオーダーで存在し、図１３の比較例における１Ｅ＋１６［ｃｍ－３］よりも十分に低い。なお、１Ｅ＋１３とは、１×１０１３のことである。
以下の理由に限定されるものではないが、図１４の例における正孔分布は、ゲートトレンチ部４０およびダミートレンチ部３０間の正孔分布が電子電流により分断されたことに起因すると考えられる。また、当該正孔分布に起因して、ターンオン時には、ダミートレンチ部３０の下端近傍からゲートトレンチ部４０の下端近傍へ、図１３の比較例よりも小さな変位電流が流れる。
それゆえ、本例においては、図１３の比較例に比べて変位電流が小さいので、図１３の比較例に比べてｄＶ／ｄｔが小さくなり、電磁ノイズもまた小さくすることができる。また、本例においては、ゲート導電部４４の電位がすばやく上昇することを抑えることを目的とした付加的なゲート抵抗Ｒｇをゲート導電部４４に接続しなくてもよい。または、小さいゲート抵抗Ｒｇをゲート導電部４４に接続すれば、ゲート導電部４４の電位の急峻な上昇を抑制できる。従って、図１３の比較例に比べてターンオン時の電力損失を低減することができる。
なお、第２の蓄積領域２６および第３の蓄積領域２８は、ダミートレンチ部３０に直接接していなくてもよい。この場合、正孔は、ダミートレンチ部３０の下端からダミートレンチ部３０の側部における第１の蓄積領域１６の直下まで存在することができる。これにより、ターンオフ時における、エミッタ電極５２への正孔の引き抜きを促進することができる。
図１５は、ターンオン時におけるゲート電圧Ｖｇおよびコレクタ・エミッタ間電圧Ｖｃｅの時間波形の一例を示す図である。図１５においては、図１４に示した半導体装置１００の特性を実線で示し、図１３に示した比較例の特性を点線２００で示している。
図１５に示すように、半導体装置１００によれば、比較例に比べて、ターンオン時のゲート電圧Ｖｇｅおよびコレクタ・エミッタ間電圧Ｖｃｅの変動が緩やかである。このため、ターンオン損失を低減することができる。一例として半導体装置１００は、比較例に比べて、ターンオン損失を３０％以上低減できる。
図１３から図１５において説明したターンオン損失の低減は、半導体装置１００が微細化された場合により顕著になる。半導体装置１００が微細化され、トレンチピッチが小さくなると、それぞれのメサ部６１の底部近傍における正孔密度が上昇する。このため、ゲートトレンチ部４０に対して変位電流が流れやすくなる。一方で、半導体装置１００のように、複数の蓄積領域を設けて、ターンオン時の電子電流をメサ部６１の中央部に流すことで、メサ部６１の底部近傍における正孔分布を分断して、ゲートトレンチ部４０に流れる変位電流を抑制できる。このため、半導体装置１００を微細化しても、ターンオン損失を抑制できる。
図１６は、図１におけるａ－ａ'断面の他の例を示す図である。本例では、トランジスタ部７０のメサ部６１において、容量付加部が蓄積領域を一つだけ有する。つまり、トランジスタ部７０のメサ部６１には、第１の蓄積領域１６に加え、第２の蓄積領域２６が一つだけ設けられている。また、ダイオード部８０のメサ部６１には、いずれの蓄積領域も設けられていない。中間メサ部６０においては、第１の蓄積領域１６が設けられ、他の蓄積領域は設けられていない。
図１７は、図１６のｄ－ｄ'断面における、ドーピング濃度分布の一例を示す図である。ｄ－ｄ'断面は、トランジスタ部７０のメサ部６１において、半導体基板１０の上面と垂直な断面である。上述したように、メサ部６１には、第１の蓄積領域１６と、第２の蓄積領域２６とが設けられている。
半導体基板１０の深さ方向において、第１の蓄積領域１６の上端から、最も下側に配置された蓄積領域（本例では第２の蓄積領域２６）の下端までの距離をＬ１とする。本例では、第１の蓄積領域１６の上端とは、第１の蓄積領域１６とベース領域１４との境界を指す。第２の蓄積領域２６の下端は、上述したように、第２の蓄積領域２６のピークＰ１よりも下側において、ドリフト領域１８のドーピング濃度Ｄｄの１０倍のドーピング濃度となる位置であってよい。
また、最も下側に配置された蓄積領域（本例では第２の蓄積領域２６）の下端から、トレンチ部（本例ではゲートトレンチ部４０）の下端までの距離をＬ２とする。距離Ｌ２は、距離Ｌ１の２倍以上、３倍以下であることが好ましい。これにより、半導体装置１００におけるスイッチング損失を低減できる。
図１８から図２３は、図１６に示した半導体装置１００におけるスイッチング損失と、距離Ｌ２との関係を示す図である。図１８から図２３において、距離Ｌ２は、距離Ｌ１で正規化している。図１８から図２３の例では、最も下側に配置された蓄積領域の下端の位置を固定（すなわちＬ１を固定）して、ゲートトレンチ部４０の下端の位置を変化させた。一例として、最も下側に配置された蓄積領域の下端の位置は、半導体基板１０の上面から２．０μｍ以上、３．０μｍ以下程度であり、ゲートトレンチ部４０の下端の位置は、半導体基板の上面から４μｍ以上、８μｍ以下程度である。
図１８は、周囲温度が２５度、半導体装置１００の動作電流が１０Ａ／ｃｍ２の条件（室温、低電流条件と称する）における、ターンオフ損失Ｅｏｆｆと、距離Ｌ２との関係を示す図である。図１９は、室温、低電流条件における、ターンオン損失Ｅｏｎと、距離Ｌ２との関係を示す図である。図２０は、室温、低電流条件における、ターンオン損失および逆回復損失の和Ｅｏｎ＋Ｅｒｒと、距離Ｌ２との関係を示す図である。
図２１は、周囲温度が１５０度、半導体装置１００の動作電流が４００Ａ／ｃｍ２程度の条件（高温、大電流条件と称する）における、ターンオフ損失Ｅｏｆｆと、距離Ｌ２との関係を示す図である。図２２は、高温、大電流条件における、ターンオン損失Ｅｏｎと、距離Ｌ２との関係を示す図である。図２３は、高温、大電流条件における、ターンオン損失および逆回復損失の和Ｅｏｎ＋Ｅｒｒと、距離Ｌ２との関係を示す図である。
図１８から図２３に示すように、距離Ｌ２を距離Ｌ１の２倍以上、３倍以下にすることで、半導体装置１００のスイッチング損失を低減できる。特に、室温、低電流条件におけるターンオン損失および逆回復損失を低減できる。また、距離Ｌ２を距離Ｌ１の２．５倍程度にすると、半導体装置１００のスイッチング損失を極小化できる。距離Ｌ２は、距離Ｌ１の２．２５倍以上、２．７５倍以下であってもよい。
距離Ｌ２が距離Ｌ１の２．５倍より小さい領域で、距離Ｌ２を増大させていくと、ターンオン時のコレクタ－エミッタ間電圧の時間変化ｄＶ／ｄｔが大きくなり、ターンオン損失は減少する。しかし、距離Ｌ２を増大させすぎると、ゲート－コレクタ間のミラー容量が増大してしまい。ターンオン損失が増大してしまう。図１８から図２３に示すように、距離Ｌ２を適切に設定することで、スイッチング損失を極小化できる。
図２４は、室温、低電流条件における、スイッチング損失（Ｅｏｆｆ＋Ｅｏｎ＋Ｅｒｒ）と、トランジスタ部７０のオン電圧およびダイオード部８０の順方向電圧の和（Ｖｏｎ＋Ｖｆ）とのトレードオフ関係を示す図である。図２４では、メサ部６１における蓄積領域の段数を１段、２段、３段とした場合の各特性を示している。本例の距離Ｌ２は、距離Ｌ１の２．５倍程度である。
図２４に示すように、メサ部６１における蓄積領域の段数を２段（例えば、第１の蓄積領域１６および第２の蓄積領域２６の２段）にすることで、スイッチング損失とオン電圧等とのトレードオフを改善できる。なお、蓄積領域の段数が１段の場合も、トレードオフは比較的に良好であるが、ゲートに寄生する負性容量が増大してしまい、ゲート導電部４４における電圧の時間変化が急峻になりすぎてしまう。
また、蓄積領域の段数を３段にすると、蓄積領域の下側に蓄積されるキャリアの濃度が高くなりすぎてしまう。このため、ターンオフ損失が非常に大きくなってしまい、スイッチング損失が増大する。メサ部６１に設ける蓄積領域の段数は２段（すなわち、容量付加部の蓄積領域の段数が１段）であることが好ましい。
図２５は、高温、大電流条件における、スイッチング損失（Ｅｏｆｆ＋Ｅｏｎ＋Ｅｒｒ）と、トランジスタ部７０のオン電圧およびダイオード部８０の順方向電圧の和（Ｖｏｎ＋Ｖｆ）とのトレードオフ関係を示す図である。図２５に示すように、蓄積領域を２段にすることで、蓄積領域が３段の場合に比べてトレードオフが改善している。
図２６は、図１６のｄ－ｄ'断面における、ドーピング濃度分布の他の例を示す図である。図５に示した例と同様に、第２の蓄積領域２６のドーピング濃度Ｄ１は、第１の蓄積領域１６のドーピング濃度Ｄｃよりも高くてよい。第２の蓄積領域２６のドーピング濃度Ｄ１は、ベース領域１４のドーピング濃度より高くてもよい。また、第２の蓄積領域２６のドーピング濃度Ｄ１は、第１の蓄積領域１６のドーピング濃度Ｄｃより低くてもよい。
図２７は、図１におけるａ－ａ'断面の他の例を示す図である。本例の半導体装置１００は、中間メサ部６０およびダイオード部８０のメサ部６１も、図１６に示したトランジスタ部７０のメサ部６１と同様の構造を有する。つまり、メサ部６１および中間メサ部６０のそれぞれは、第１の蓄積領域１６および第２の蓄積領域２６を有する。このような構造によっても、半導体装置１００のターンオン損失を低減でき、また、スイッチング損失とオン電圧等とのトレードオフを改善できる。
図２８は、本発明の他の実施形態に係る半導体装置３００の上面を部分的に示す図である。半導体装置３００は、中間領域９０Ａとダイオード部８０との間に、新たに中間領域９０Ｂを設ける点で半導体装置１００と相違する。半導体装置３００における中間領域９０Ａは、半導体装置１００における中間領域９０に対応する。他の構造は、図１から図２７において説明したいずれかの態様の半導体装置１００と同一である。
中間領域９０Ｂでは、コンタクトホール５４の延伸方向の両端のみにコンタクト領域１５を備える。また、延伸方向の両端のコンタクト領域１５の間は、ベース領域１４が半導体基板上面に露出する。中間領域９０Ｂの上面において、ベース領域１４が露出する面積は、コンタクト領域１５の面積に対して、５倍以上であってよく、１０倍以上であってよく、２０倍以上であってよい。
また、中間領域９０Ｂの中間メサ部６０の個数は、中間領域９０Ａの中間メサ部６０の個数以上か、あるいは多くてよい。ここで中間メサ部６０の個数とは、配列方向においてトレンチ部に挟まれた中間メサ部６０の個数のことである。本例では、中間領域９０Ａの中間メサ部６０の個数は１つであり、中間領域９０Ｂの中間メサ部６０の個数は２つである。
図２９は、図２８のａ－ａ'断面図である。中間領域９０Ｂの直下の半導体基板１０下面には、中間領域９０Ａのコレクタ領域２２が延伸して形成されてよい。本例において第１の蓄積領域１６、第２の蓄積領域２６および第３の蓄積領域２８は、中間領域９０Ａおよび中間領域９０Ｂには形成されない。ダイオード部８０が順方向に導通する場合において、トランジスタ部７０の中間領域９０Ａから、ダイオード部８０のカソード領域８２に向かって正孔が流れる。中間領域９０Ａの表面はコンタクト領域１５がほぼ全面に形成されているため、正孔の注入量が多い。中間領域９０Ｂを設けることで、中間領域９０Ａとカソード領域８２との距離が長くなり、中間領域９０Ａからダイオード部８０への正孔の注入量が抑えられる。
図３０は、図２８のａ－ａ'断面図の他の例である。本例では、トランジスタ部７０からダイオード部８０に向かうに従って、各メサ部に設けられる蓄積領域の段数が減少する。他の構造は、図２９に示した半導体装置３００と同一である。図３０に示す例では、トランジスタ部７０のメサ部６１は第１の蓄積領域１６および第２の蓄積領域２６が形成され、中間領域９０Ａに隣接するトランジスタ部７０のメサ部６１は第１の蓄積領域１６のみ形成される。ダイオード部８０、中間領域９０Ａおよび中間領域９０Ｂのメサ部には蓄積領域が形成されていない。本例においても、中間領域９０Ｂを設けることで、中間領域９０Ａとカソード領域８２との距離が長くなり、中間領域９０Ａからダイオード部８０への正孔の注入量が抑えられる。
図３１は、図２８のａ－ａ'断面図の他の例である。本例では、トランジスタ部７０および中間領域９０Ａのメサ部に蓄積領域が形成され、ダイオード部８０および中間領域９０Ｂのメサ部には、蓄積領域が形成されていない。図３１に示す例では、トランジスタ部７０および中間領域９０Ａの各メサ部に、第１の蓄積領域１６と第２の蓄積領域２６が形成される。本例においても、中間領域９０Ｂを設けることで、中間領域９０Ａとカソード領域８２との距離が長くなり、中間領域９０Ａからダイオード部８０への正孔の注入量が抑えられる。
図３２は、本発明の他の実施形態に係る半導体装置４００の断面の一例を示す図である。半導体装置４００は、図１から図３１において説明した半導体装置の構成に加え、底部領域１７を更に備える。底部領域１７以外の構成は、図１から図３１において説明したいずれかの態様の半導体装置と同様である。図３２においては、図２のａ－ａ'断面の構成に、底部領域１７を追加した構成を示している。
底部領域１７は、第２導電型の不純物がドーピングされた領域である。本例の底部領域１７は、Ｐ－型である。底部領域１７のドーピング濃度のピーク値は、ベース領域１４のドーピング濃度のピーク値より小さくてよく、大きくてよく、同一であってもよい。
底部領域１７は、トランジスタ部７０の各メサにおいて、最も下側に形成された蓄積領域（図３２の例では第２の蓄積領域２６）と、ドリフト領域１８との間に設けられる。底部領域１７は、各メサの両側のトレンチ部に隣接して設けられてよい。底部領域１７は、中間領域９０およびダイオード部８０には設けられていなくてよい。
底部領域１７は、ベース領域１４およびエミッタ電極５２に対して電気的にフローティングであってよい。他の例では、底部領域１７は、Ｐ型の領域を介してベース領域１４またはエミッタ電極５２と接続されていてもよい。
底部領域１７は、半導体基板１０の深さ方向において、ゲート導電部４４と対向する範囲に設けられてよい。また、底部領域１７は、隣接するトレンチ部の底部よりも上側に配置されてよい。他の例では、底部領域１７は、隣接するトレンチ部の底部の少なくとも一部を覆ってもよい。
底部領域１７を設けることで、それぞれのメサ部６１における電界集中を緩和して、耐圧を向上できる。特に、複数の蓄積領域を設けたメサ部６１においては、メサ部６１に電界が集中しやすくなる。底部領域１７は、複数の蓄積領域が設けられたメサ部６１に設けられてよい。蓄積領域が１つだけ、または、蓄積領域が設けられていないメサ部には、底部領域１７を設けなくともよい。半導体基板１０の深さ方向において、複数の蓄積領域１６、２６、２８の間は、複数の蓄積領域１６、２６、２８のピーク濃度よりもドーピング濃度が低いＮ型でもよい。
あるいは、半導体基板１０の深さ方向において、複数の蓄積領域１６、２６、２８の間は、Ｐ型であってもよい。この場合、複数の蓄積領域１６、２６、２８の間のＰ型領域のドーピング濃度は、ベース領域１４の最大ドーピング濃度以下で底部領域１７の最大ドーピング濃度以上であってよく、または底部領域１７の最大ドーピング濃度以下であってもよい。特に、複数の蓄積領域１６、２６、２８の間のＰ型領域のドーピング濃度が底部領域１７の最大ドーピング濃度以下であれば、電子電流がメサ部６１の中央付近を流れやすくなる。
一例として、半導体装置４００におけるバッファ領域２０は、深さ方向におけるドーピング濃度分布において、複数のピーク１３を有する。ただし、バッファ領域２０におけるドーピング濃度分布は、単一のピークを有してよく、全体に渡ってほぼ均一な濃度を有していてもよい。図３２に示す半導体装置４００は、バッファ領域２０において４つのピークを有している。最も上側に配置されたピーク１３－１は、次に上側に配置されたピーク１３－２よりも高濃度であってよい。
図３３は、半導体装置４００の他の例を示す図である。図３３においては、図７のａ－ａ'断面の構成に、底部領域１７を追加した構成を示している。他の構成は、図７に示した半導体装置１００と同一である。
本例の半導体装置４００は、２つ以上の蓄積領域が形成されたメサ部６１に、底部領域１７を設けている。他のメサ部には、底部領域１７が設けられていない。
また、蓄積領域の段数が異なるメサ部６１においても、底部領域１７の下端の深さ位置は同一であってよい。つまり、蓄積領域の段数が少ないメサ部６１の底部領域１７の深さ方向における厚みは、蓄積領域の段数が多いメサ部６１の底部領域１７の厚みより大きくてよい。他の例では、それぞれの底部領域１７の厚みは、蓄積領域の段数によらず一定であってもよい。このような構造によっても、それぞれのメサ部６１における電界集中を緩和して、耐圧を向上できる。
図３４は、本発明の他の実施形態に係る半導体装置５００の上面を部分的に示す図である。半導体装置５００は、図１から図３３に説明したいずれかの半導体装置に対して、トレンチ部の断面形状が異なる。他の構造は、図１から図３３に説明したいずれかの半導体装置と同一であってよい。
図３４に示す半導体装置５００は、更に、ゲート配線４８およびコンタクトホール４９を備えない点で、図１から図３３に説明した半導体装置と相違する。図３４に示す半導体装置５００は、ゲート電極５０がゲートトレンチ部４０の先端部４１と重なる位置に配置されている。ゲート電極５０は、層間絶縁膜３８に形成されたコンタクトホール５９を通過して、ゲートトレンチ部４０のゲート導電部４４と直接接続する。ただし半導体装置５００は、図１から図３３における半導体装置と同様に、ゲート配線４８およびコンタクトホール４９を備えていてもよい。
図３５は、図３４のａ－ａ'断面図である。上述したように、半導体装置５００は、トレンチ部の断面形状が、図１から図３３の半導体装置と異なる。図３５の例では、メサ部６１には第１の蓄積領域１６および第２の蓄積領域２６が設けられ、中間メサ部６０およびダイオード部８０には、蓄積領域が設けられていない。ただし、各メサ部における蓄積領域の段数は、図１から図３３において説明したいずれかの半導体装置における蓄積領域の段数と同一であってもよい。
本例のゲートトレンチ部４０は、半導体基板１０の上面と平行な方向における幅（すなわち、ゲートトレンチ部４０の延伸方向と垂直な方向における幅）が、上側にいくほど小さくなるテーパー部を有する。ダミートレンチ部３０は、ゲートトレンチ部４０と同一の形状を有してよく、図１から図３３において説明したゲートトレンチ部４０と同一の形状を有してもよい。
図３６は、ゲートトレンチ部４０の断面形状を説明する図である。本例では、半導体基板１０の深さ方向におけるベース領域１４と第１の蓄積領域１６との境界を境界位置とする。境界位置は、ゲートトレンチ部４０と接する領域における、ベース領域１４と第１の蓄積領域１６との境界位置であってよい。
ゲートトレンチ部４０は、半導体基板１０の上面と平行な方向における幅が、上側にいくほど（すなわち半導体基板１０の上面に近づくほど）小さくなる第１テーパー部４５を、境界位置よりも上側に有する。第１テーパー部４５は、境界位置と半導体基板１０の上面との間の領域全体に渡って形成されてよく、一部だけに形成されていてもよい。第１テーパー部４５は、ベース領域１４よりも広い範囲に渡って形成されてよく、境界位置と半導体基板１０の上面との間の領域の半分以上の領域に渡って形成されていてもよい。
半導体基板１０の上面におけるゲートトレンチ部４０の幅Ｗ１は、境界位置におけるゲートトレンチ部４０の幅Ｗ１０より小さくてよい。また、ゲートトレンチ部４０の幅Ｗ１は、ゲートトレンチ部４０の底部における幅Ｗ２より小さくてもよい。半導体基板１０の上面におけるゲートトレンチ部４０の幅Ｗ１を小さくすることで、ゲートトレンチ部４０と、コンタクトホール５４との間の距離を大きくできる。このため、半導体装置５００を微細化しても、ゲートトレンチ部４０とコンタクトホール５４との距離を確保して、ゲートトレンチ部４０とエミッタ電極５２との距離を確保できる。このため、半導体装置５００を微細化することが容易になる。
本例のゲートトレンチ部４０は、下側にいくほど幅が大きくなる第２テーパー部４６を、境界位置よりも下側に有する。第２テーパー部４６は、境界位置とトレンチ底部との間の領域全体に渡って形成されてよく、一部だけに形成されていてもよい。第２テーパー部４６は、最も上側の蓄積領域（本例では第１の蓄積領域１６）の上端から、最も下側の蓄積領域（本例では第２の蓄積領域２６）の下端までの領域よりも広い範囲に形成されてよく、境界位置とトレンチ底部との間の領域の半分以上の領域に渡って形成されていてもよい。
このような構造により、半導体基板１０の上面におけるゲートトレンチ部４０の幅Ｗ１を容易に小さくできる。なお、ゲートトレンチ部４０が第２テーパー部４６を有することで、トレンチ底部におけるゲートトレンチ部４０とダミートレンチ部３０との間のメサ幅Ｗ５が小さくなる。このため、図１３および図１４に示した変位電流が流れやすくなる。これに対して、半導体装置５００によれば、複数の蓄積領域をメサ部６１に設けているので、図１４に示したように電子電流がメサ部６１の中央近傍を流れやすくなる。このため、トレンチ底部近傍における正孔分布をメサ部６１の中央で分断でき、変位電流を抑制できる。
半導体基板１０の上面におけるゲートトレンチ部４０の幅Ｗ１は、ゲートトレンチ部４０における最大幅Ｗ２（本例では、トレンチ底部における幅）の０．８倍以下であってよく、０．７倍以下であってもよい。ゲートトレンチ部４０の幅Ｗ１は、メサ部６１の最大幅Ｗ３（本例では、基板上面におけるメサ幅）より小さくてよく、メサ部６１の最小幅Ｗ５（本例では、トレンチ底部におけるメサ幅）より小さくてよく、コンタクトホール５４の幅Ｗ４より小さくてもよい。
ゲートトレンチ部４０における最大幅Ｗ２は、メサ部６１の最小幅Ｗ５より大きくてよい。ゲートトレンチ部４０における最大幅Ｗ２は、メサ部６１の最大幅Ｗ３より大きくてもよい。半導体基板１０の上面と平行な面に対する、第１テーパー部４５の側壁の角度θ１と、第２テーパー部４６の側壁の角度θ２とは、同一であってよく、異なっていてもよい。角度θ１はθ２より大きくてもよく、小さくてもよい。本例では角度θ１とθ２とは等しい。なお、角度θ１およびθ２は、それぞれのテーバー部の側壁の接線と基板上面とがなす角度のうち最大の角度であってよい。また、それぞれの角度θ１およびθ２は、それぞれのテーパー部における深さ方向の中央位置における側壁の接線の角度を用いてもよい。
図３７は、ゲートトレンチ部４０の断面形状の他の例を示す図である。本例のゲートトレンチ部４０は、トレンチ底部における角が曲線形状を有する。他の構造は、図３６に示したゲートトレンチ部４０と同一であってよい。このような構造により、トレンチ底部の角における電界を緩和できる。また、トレンチ底部におけるゲートトレンチ部４０とダミートレンチ部３０との距離を大きくでき、変位電流を抑制できる。
図３８は、図３４のｂ－ｂ'断面図である。上述したように、本例のゲート電極５０は、コンタクトホール５９を介して、ゲートトレンチ部４０の先端部４１におけるゲート導電部と直接接続される。これに対して図１に示したように、ゲート配線４８を介してゲート導電部とゲート電極５０が接続される場合、ゲート配線４８を通って基板上面と平行に流れる電荷が、ゲート導電部において基板深さ方向に流れることになる。この場合、ゲート配線４８とゲート導電部との接続点が急峻な角部を有すると、角部に電荷が集中して好ましくない。このため、ゲート配線４８とゲート導電部との接続角度を緩和すべく、ゲートトレンチ部４０は、半導体基板１０の上面近傍において、半導体基板１０の上面に近づくほど幅が大きくなる逆テーパー構造を有することが好ましい。しかし、ゲートトレンチ部４０の上端において逆テーパー構造を有すると、図３６に示した断面においてゲートトレンチ部４０とコンタクトホール５４との距離が小さくなってしまう。
本例では、ゲート電極５０がゲート導電部と直接接続するので、ゲートトレンチ部４０の上端が逆テーパー構造を有さなくともよい。このため、図３６等に示したように、ゲートトレンチ部４０に第１テーパー部４５を設け、基板上面におけるゲートトレンチ部４０の幅Ｗ１を容易に小さくできる。
なお、ゲートトレンチ部４０の上端の幅Ｗ１を小さくすると、図３８に示すように、ゲート電極５０とゲートトレンチ部４０とのアライメントが比較的に困難になる。このため、ゲート電極５０と接触する部分におけるゲートトレンチ部４０の上端の幅Ｗ６は、ゲート電極５０と接触しない部分におけるゲートトレンチ部４０の上端の幅Ｗ１より大きいことが好ましい。例えば、ゲート電極５０と接触する部分におけるゲートトレンチ部４０の幅Ｗ６は、ゲートトレンチ部４０の延伸部分３９における幅Ｗ１より大きい。
図３９は、図３５から図３８に示したゲートトレンチ部４０の形成工程の一例を示す図である。まずＳ５５０において、半導体基板１０の上面５０１に、浅い溝部５０２を形成する。溝部５０２は、半導体基板１０の上面５０１に所定のパターンのマスクを形成して、半導体基板１０の上面５０１をエッチングすることで形成できる。図３９における各溝部は異方性エッチングで形成してよく、等方性エッチングで形成してもよい。溝部５０２を形成した後、溝部５０２の側壁に窒化膜等の保護膜５０３を形成する。
Ｓ５５２において、溝部５０２の底面をエッチングして、溝部５０４を形成する。溝部５０４の幅は、溝部５０２の幅よりも大きい。溝部５０４を形成した後、溝部５０４の側壁に保護膜５０３を形成する。Ｓ５５４において、溝部の形成を繰り返す。形成すべきトレンチ部の深さに応じて、溝部の段数を調整してよい。最後に形成した溝部５０５の側壁には保護膜５０３を形成しない。
Ｓ５５５において、溝部５０５を形成した後に、それぞれの保護膜５０３を除去する。これにより、テーパー形状のトレンチ５０６を形成できる。保護膜５０３を除去した後、更に、トレンチ５０６の内壁全体を等方性エッチングすることで、トレンチ５０６内壁を滑らかな形状にしてもよい。
図４０は、ゲートトレンチ部４０の断面形状の他の例を示す図である。半導体装置５００は、ゲートトレンチ部４０の断面形状以外は、図３５から図３８において説明した例と同一の構造を有してよい。
図４１は、ゲートトレンチ部４０の断面形状を説明する図である。本例のゲートトレンチ部４０は、第１テーパー部４５と第３テーパー部４７とを有する。第１テーパー部４５は、図３５から図３８において説明した第１テーパー部４５と同様である。ただし、図３５に示した第１テーパー部４５の側壁は略直線形状であるが、本例の第１テーパー部４５の側壁は、外側に凸の曲線形状を有している。なお、図３５の例および本例における第１テーパー部４５の側壁は、直線形状および曲線形状のいずれであってもよい。
第３テーパー部４７は、境界位置よりも下側に設けられ、下側にいくほど幅が小さくなる。第３テーパー部４７は、境界位置とトレンチ底部との間の領域全体に渡って形成されてよく、一部だけに形成されていてもよい。第３テーパー部４７は、境界位置とトレンチ底部との間の領域の半分以上の領域に渡って形成されていてよい。第３テーパー部４７の側壁は、直線形状を有してよく、曲線形状を有してもよい。図４１の例における第３テーパー部４７の側壁は、外側に凸の曲線形状を有している。
ゲートトレンチ部４０が第１テーパー部４５および第３テーパー部４７を有することで、基板上面におけるゲートトレンチ部４０の幅Ｗ８を小さくしつつ、トレンチ底部におけるゲートトレンチ部４０およびダミートレンチ部３０の距離を大きくできる。このため、半導体装置５００を容易に微細化でき、且つ、変位電流を抑制できる。
ゲートトレンチ部４０は、第１テーパー部４５および第３テーパー部４７との間に、ゲートトレンチ部４０の幅が最大となる最大幅部９８を有する。最大幅部９８は、ベース領域１４および第１の蓄積領域１６の境界位置よりも下側に配置されてよい。最大幅部９８におけるゲートトレンチ部４０の幅Ｗ７は、基板上面におけるゲートトレンチ部４０の幅の１．２倍以上であってよく、１．３倍以上であってもよい。
半導体基板１０の上面と平行な面に対する、第１テーパー部４５の側壁の角度をθ１、第２テーパー部４６の側壁の角度をθ２とする。角度θ１を鋭角とすると、角度θ３は鈍角となる。すなわちθ１とθ３は互いにどちらかが鋭角でどちらかが鈍角となる関係であってよい。なお、角度θ１およびθ３は、それぞれのテーバー部の側壁の接線と基板上面とがなす角度のうち最大値であってよい。また、第１テーパー部４５の深さ方向の任意の位置において角度θ１は鋭角であってよい。第３テーパー部４７の深さ方向の任意の位置において角度θ３は鈍角であってよい。また、それぞれの角度θ１およびθ２は、それぞれのテーパー部における深さ方向の中央位置における側壁の接線の角度を用いてもよい。第１テーパー部４５の側壁は、上側に凸の形状を有してよい。第３テーパー部４７の側壁は、下側に凸の形状を有してよい。
いずれかの蓄積領域は、最大幅部９８と同一の深さ位置に配置されてよい。図４１の例では、第１の蓄積領域１６が最大幅部９８と同一の深さ位置に配置されている。最大幅部９８が設けられている領域は、メサ部６１の幅が小さくなる。当該位置に蓄積領域を設けることで、狭い領域に正孔を蓄積することになるので、蓄積領域により蓄積される正孔の濃度を大きくできる。
図４２は、ゲートトレンチ部４０の最大幅部９８の深さ位置と、第１の蓄積領域１６との関係例を示す図である。上述したように、第１の蓄積領域１６は、最大幅部９８と同一の深さ位置に配置されている。本例では、ベース領域１４と第１の蓄積領域１６との境界から、第１の蓄積領域１６と第２の蓄積領域２６との境界までを、第１の蓄積領域１６の範囲Ｒ１とする。最大幅部９８の位置（最大幅位置）は、第１の蓄積領域１６の範囲Ｒ１内に配置されてよい。
また、第１の蓄積領域１６の深さ方向におけるドーピング濃度分布の半値幅の範囲Ｒ２に、最大幅部９８が配置されていてもよい。また、第１の蓄積領域１６の深さ方向におけるドーピング濃度分布のピーク位置と、最大幅部９８の深さ位置とが重なっていてもよい。
図４３は、図３４のａ－ａ'断面図の他の例である。本例の半導体装置５００は、図４０から図４２において説明した半導体装置５００に対して、メサ部６１における蓄積領域の段数が異なる。他の構造は、図４０から図４２において説明した半導体装置５００と同一である。
本例の半導体装置５００は、メサ部６１において蓄積領域を一つだけ有する（本例では第１の蓄積領域１６）。本例のゲートトレンチ部４０は、トレンチ底部の幅が小さいので、トレンチ底部におけるダミートレンチ部３０との距離が大きい。このため、変位電流を抑制できる。従って、蓄積領域を１段だけにしても、大きな変位電流が流れない。
図４４は、図４３の例において、ゲートトレンチ部４０の最大幅部９８の深さ位置と、第１の蓄積領域１６との関係例を示す図である。本例においても、第１の蓄積領域１６は、最大幅部９８と同一の深さ位置に配置されていてよい。本例では、ベース領域１４と第１の蓄積領域１６との境界から、第１の蓄積領域１６とドリフト領域１８との境界までを、第１の蓄積領域１６の範囲Ｒ１とする。最大幅部９８の位置（最大幅位置）は、第１の蓄積領域１６の範囲Ｒ１内に配置されてよい。
また、第１の蓄積領域１６の深さ方向におけるドーピング濃度分布の半値幅の範囲Ｒ２に、最大幅部９８が配置されていてもよい。また、第１の蓄積領域１６の深さ方向におけるドーピング濃度分布のピーク位置と、最大幅部９８の深さ位置とが重なっていてもよい。
図４５は、第１テーパー部４５および第３テーパー部４７を有するゲートトレンチ部４０の形成工程の一例を示す図である。Ｓ５５０およびＳ５５２の工程は、図３９における工程と同様である。ゲートトレンチ部４０を形成すべき深さに応じて、Ｓ５５２の工程を繰り返して幅が徐々に増大する複数の溝部５０４を形成してよい。
Ｓ５５６において、各溝部の保護膜５０３を除去する。Ｓ５５７において、各溝部の側壁および底面全体を等方性エッチングしてトレンチ５１０を形成する。これにより、溝部が形成されていた領域に第１テーパー部４５を形成し、溝部よりも下側に第３テーパー部４７を形成できる。
図４６は、ゲートトレンチ部４０の断面形状の他の例を示す図である。本例のゲートトレンチ部４０は、ゲートトレンチ部４０の底部を含む下側部８６と、下側部８６よりも上側に設けられ、ゲート絶縁膜４２が下側部８６のゲート絶縁膜４２よりも薄い薄膜部８４とを有する。トレンチ底部のゲート絶縁膜４２を厚くすることで、電界が集中しやすいトレンチ底部におけるゲート絶縁膜４２の耐圧を大きくできる。
薄膜部８４および下側部８６の間には、ゲート絶縁膜４２の厚みが連続的に変化する中間部８７が設けられてよい。薄膜部８４におけるゲート絶縁膜４２の厚みは略一定であってよい。下側部８６におけるゲート絶縁膜４２の厚みは略一定であってよい。中間部８７におけるゲート絶縁膜４２の膜厚変化の傾きは、薄膜部８４および下側部８６におけるゲート絶縁膜４２の膜厚変化の傾きより大きい。
本例のメサ部６１には、複数の蓄積領域が設けられる。図４６の例では、第１の蓄積領域１６および第２の蓄積領域２６が設けられている。蓄積領域のうち、最も上側に配置された第１の蓄積領域１６は、薄膜部８４と対向して配置されてよい。第１の蓄積領域１６が薄膜部８４と対向するとは、第１の蓄積領域１６の深さ方向におけるドーピング濃度分布のピーク位置が、薄膜部８４と対向して配置されていることを指す。第１の蓄積領域１６の全体が、薄膜部８４と対向して配置されてもよい。
蓄積領域のうち、最も下側に配置された第２の蓄積領域２６は、容量付加部としても機能する。第２の蓄積領域２６は、中間部８７および下側部８６の少なくとも一方と対向して配置されてよい。第２の蓄積領域２６は、深さ方向におけるドーピング濃度分布のピーク位置が下側部８６と対向して配置されてよく、全体が下側部８６と対向して配置されてもよい。第２の蓄積領域２６は、下側部８６のゲート絶縁膜４２を厚くしたことにより減少するゲート－コレクタ間容量を補える程度に、ゲート－コレクタ間容量を増大させることが好ましい。第２の蓄積領域２６のドーピング濃度のピーク値は、第１の蓄積領域１６のドーピング濃度のピーク値よりも高くてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０・・・半導体基板、１１・・・ウェル領域、１２・・・エミッタ領域、１４・・・ベース領域、１５・・・コンタクト領域、１６・・・第１の蓄積領域、１７・・・底部領域、１８・・・ドリフト領域、１９・・・高濃度領域、２０・・・バッファ領域、２１・・・接続部、２２・・・コレクタ領域、２４・・・コレクタ電極、２５・・・接続部、２６・・・第２の蓄積領域、２８・・・第３の蓄積領域、２９・・・延伸部分、３０・・・ダミートレンチ部、３１・・・先端部、３２・・・ダミー絶縁膜、３３・・・容量付加部、３４・・・ダミー導電部、３８・・・層間絶縁膜、３９・・・延伸部分、４０・・・ゲートトレンチ部、４１・・・先端部、４２・・・ゲート絶縁膜、４４・・・ゲート導電部、４５・・・第１テーパー部、４６・・・第２テーパー部、４７・・・第３テーパー部、４８・・・ゲート配線、４９・・・コンタクトホール、５０・・・ゲート電極、５２・・・エミッタ電極、５４・・・コンタクトホール、５６、５８、５９・・・コンタクトホール、６０・・・中間メサ部、６１・・・メサ部、７０・・・トランジスタ部、８０・・・ダイオード部、８２・・・カソード領域、８４・・・薄膜部、８６・・・下側部、８７・・・中間部、８８・・・両矢印、９０・・・中間領域、９１、９２、９３、９４・・・波形、９８・・・最大幅部、１００・・・半導体装置、２００・・・点線、３００・・・半導体装置、４００・・・半導体装置、５００・・・半導体装置、５０１・・・上面、５０２・・・溝部、５０３・・・保護膜、５０４・・・溝部、５０５・・・溝部、５０６・・・トレンチ、５１０・・・トレンチ

Claims (20)

  1. トランジスタ部およびダイオード部を備える半導体装置であって、
    第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記半導体基板において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板において前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の複数の蓄積領域と、
    前記半導体基板のおもて面から裏面側に延伸して設けられ、内部に導電部が設けられた複数のトレンチ部と、
    を備え、
    前記複数の蓄積領域は、第１の蓄積領域と、前記半導体基板の深さ方向において、前記第１の蓄積領域よりも下方に設けられた第２の蓄積領域とを有し、
    前記第１の蓄積領域および前記第２の蓄積領域は、前記トランジスタ部および前記ダイオード部のそれぞれに設けられる
    半導体装置。
  2. 前記半導体基板の深さ方向に設けられる前記複数の蓄積領域の個数は、前記トランジスタ部と前記ダイオード部とで等しい
    請求項１に記載の半導体装置。
  3. 前記トランジスタ部において、前記ダイオード部と隣接する領域に設けられた中間領域を備え、
    前記中間領域は、
    前記ドリフト領域と、
    前記ドリフト領域の上方に設けられた前記ベース領域と、
    前記半導体基板の裏面に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコレクタ領域と
    を有し、
    前記複数の蓄積領域は、前記中間領域にも設けられる
    請求項１に記載の半導体装置。
  4. 前記半導体基板の深さ方向に設けられる前記複数の蓄積領域の個数は、前記トランジスタ部、前記ダイオード部および前記中間領域とで等しい
    請求項３に記載の半導体装置。
  5. 前記複数のトレンチ部は、
    前記導電部がゲート電位に設定されたゲートトレンチ部と、
    前記導電部がゲート電位とは異なる電位に設定されたダミートレンチ部と
    を含み、
    前記中間領域の前記ベース領域は、前記ダミートレンチ部に接して設けられ、
    前記中間領域は、前記ダミートレンチ部に挟まれたメサ部を有する
    請求項３または４に記載の半導体装置。
  6. トランジスタ部およびダイオード部を備える半導体装置であって、
    第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記半導体基板において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板において前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の複数の蓄積領域と、
    前記半導体基板のおもて面から裏面側に延伸して設けられ、内部に導電部が設けられた複数のトレンチ部と、
    前記トランジスタ部において、前記ダイオード部と隣接する領域に設けられた中間領域と、
    を備え、
    前記複数の蓄積領域は、第１の蓄積領域と、前記半導体基板の深さ方向において、前記第１の蓄積領域よりも下方に設けられた第２の蓄積領域とを有し、
    前記第１の蓄積領域および前記第２の蓄積領域は、前記トランジスタ部に設けられるが、前記ダイオード部には設けられず、
    前記中間領域は、
    前記ドリフト領域と、
    前記ドリフト領域の上方に設けられた前記ベース領域と、
    前記半導体基板の裏面に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコレクタ領域と
    を有し、
    前記複数の蓄積領域のうち少なくとも１つの蓄積領域は、中間領域にも設けられ、
    前記トランジスタ部において前記半導体基板の深さ方向に設けられる前記複数の蓄積領域の個数は、前記中間領域における前記少なくとも１つの蓄積領域の個数よりも大きい、
    半導体装置。
  7. トランジスタ部およびダイオード部を備える半導体装置であって、
    第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記半導体基板において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板において前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の複数の蓄積領域と、
    前記半導体基板のおもて面から裏面側に延伸して設けられ、内部に導電部が設けられた複数のトレンチ部と、
    前記トランジスタ部において、前記ダイオード部と隣接する領域に設けられた中間領域と、
    前記半導体基板の上方に設けられ、前記中間領域において、前記半導体基板のおもて面と接するエミッタ電極と、
    を備え、
    前記複数の蓄積領域は、第１の蓄積領域と、前記半導体基板の深さ方向において、前記第１の蓄積領域よりも下方に設けられた第２の蓄積領域とを有し、
    前記第１の蓄積領域および前記第２の蓄積領域は、前記トランジスタ部に設けられるが、前記ダイオード部には設けられず、
    前記中間領域は、
    前記ドリフト領域と、
    前記ドリフト領域の上方に設けられた前記ベース領域と、
    前記半導体基板の裏面に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコレクタ領域と
    を有し、
    前記複数の蓄積領域のうち少なくとも１つの蓄積領域は、中間領域にも設けられ、
    前記トランジスタ部において前記半導体基板の深さ方向に設けられる前記複数の蓄積領域の個数は、前記中間領域における前記少なくとも１つの蓄積領域の個数と等しい、
    半導体装置。
  8. トランジスタ部およびダイオード部を備える半導体装置であって、
    第１導電型のドリフト領域を有する半導体基板と、
    前記半導体基板において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域と、
    前記半導体基板において前記ドリフト領域の上方に設けられた第２導電型のベース領域と、
    前記半導体基板において前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の複数の蓄積領域と、
    前記半導体基板のおもて面から裏面側に延伸して設けられ、内部に導電部が設けられた複数のトレンチ部と、
    前記トランジスタ部において、前記ダイオード部と隣接する領域に設けられた中間領域と、
    を備え、
    前記複数の蓄積領域は、第１の蓄積領域と、前記半導体基板の深さ方向において、前記第１の蓄積領域よりも下方に設けられた第２の蓄積領域とを有し、
    前記第１の蓄積領域および前記第２の蓄積領域は、前記トランジスタ部に設けられるが、前記ダイオード部には設けられず、
    前記中間領域は、
    前記ドリフト領域と、
    前記ドリフト領域の上方に設けられた前記ベース領域と、
    前記半導体基板の裏面に設けられ、前記ベース領域よりもドーピング濃度の高い第２導電型のコレクタ領域と
    を有し、
    前記中間領域には、前記複数の蓄積領域が設けられていない、
    半導体装置。
  9. 前記第２の蓄積領域のドーピング濃度が、前記第１の蓄積領域のドーピング濃度よりも高い、請求項６から８のいずれか一項に記載の半導体装置。
  10. 前記半導体基板の深さ方向において、前記第１の蓄積領域の上端から、前記第２の蓄積領域の下端までの距離をＬ１とし、前記第２の蓄積領域の下端から、前記複数のトレンチ部の下端までの距離をＬ２とした場合に、距離Ｌ２が距離Ｌ１の２倍以上、３倍以下である、請求項６から９のいずれか一項に記載の半導体装置。
  11. 前記複数のトレンチ部は、
    前記導電部がゲート電位に設定されたゲートトレンチ部と、
    前記導電部がゲート電位とは異なる電位に設定されたダミートレンチ部と
    を含み、
    前記中間領域の前記ベース領域は、前記ダミートレンチ部に接して設けられ、
    前記中間領域は、前記ダミートレンチ部に挟まれたメサ部を有する
    請求項６から１０のいずれか一項に記載の半導体装置。
  12. 前記複数の蓄積領域は、前記半導体基板の深さ方向において、前記第１の蓄積領域と前記第２の蓄積領域との間に設けられた第３の蓄積領域を有する
    請求項１から１１のいずれか一項に記載の半導体装置。
  13. 前記半導体基板の深さ方向において、前記複数の蓄積領域のうち最も下方の蓄積領域と、前記ドリフト領域との間に設けられた、第２導電型の底部領域を備える
    請求項１から１２のいずれか一項に記載の半導体装置。
  14. 前記底部領域は、前記トランジスタ部に設けられるが、前記ダイオード部には設けられない
    請求項１３に記載の半導体装置。
  15. 前記複数の蓄積領域の間のＰ型領域のドーピング濃度が前記底部領域の最大ドーピング濃度以下である
    請求項１３または１４に記載の半導体装置。
  16. 前記半導体基板の深さ方向において、前記底部領域の厚みは、前記複数の蓄積領域の段数によらず一定である
    請求項１３から１５のいずれか一項に記載の半導体装置。
  17. トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
    第１導電型のドリフト領域を有する半導体基板において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成するエミッタ領域形成段階と、
    前記半導体基板において前記ドリフト領域の上方に設けられた第２導電型のベース領域を形成するベース領域形成段階と、
    前記半導体基板において前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の複数の蓄積領域を形成する蓄積領域形成段階と、
    前記半導体基板のおもて面から裏面側に延伸して設けられ、内部に導電部が設けられた複数のトレンチ部を形成するトレンチ形成段階と、
    を備え、
    前記蓄積領域形成段階は、第１の蓄積領域を形成する段階と、前記半導体基板の深さ方向において、前記第１の蓄積領域よりも下方に設けられた第２の蓄積領域を形成する段階とを有し、
    前記第１の蓄積領域および前記第２の蓄積領域は、前記トランジスタ部および前記ダイオード部のそれぞれに設けられる
    半導体装置の製造方法。
  18. トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
    第１導電型のドリフト領域を有する半導体基板において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成するエミッタ領域形成段階と、
    前記半導体基板において前記ドリフト領域の上方に設けられた第２導電型のベース領域を形成するベース領域形成段階と、
    前記半導体基板において前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の複数の蓄積領域を形成する蓄積領域形成段階と、
    前記半導体基板の裏面において、前記ベース領域よりもドーピング濃度の高い第２導電型のコレクタ領域を形成するコレクタ領域形成段階と、
    前記半導体基板のおもて面から裏面側に延伸して設けられ、内部に導電部が設けられた複数のトレンチ部を形成するトレンチ形成段階と、
    を備え、
    前記蓄積領域形成段階は、第１の蓄積領域を形成する段階と、前記半導体基板の深さ方向において、前記第１の蓄積領域よりも下方に設けられた第２の蓄積領域を形成する段階とを有し、
    前記第１の蓄積領域および前記第２の蓄積領域は、前記トランジスタ部に設けられるが、前記ダイオード部には設けられず、
    前記蓄積領域形成段階は、前記トランジスタ部において、前記ダイオード部と隣接する領域に設けられた中間領域に、前記複数の蓄積領域のうち少なくとも１つの蓄積領域を形成する段階を有し、
    前記トランジスタ部において前記半導体基板の深さ方向に設けられる前記複数の蓄積領域の個数は、前記中間領域における前記少なくとも１つの蓄積領域の個数よりも大きい、
    半導体装置の製造方法。
  19. トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
    第１導電型のドリフト領域を有する半導体基板において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成するエミッタ領域形成段階と、
    前記半導体基板において前記ドリフト領域の上方に設けられた第２導電型のベース領域を形成するベース領域形成段階と、
    前記半導体基板において前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の複数の蓄積領域を形成する蓄積領域形成段階と、
    前記半導体基板の裏面において、前記ベース領域よりもドーピング濃度の高い第２導電型のコレクタ領域を形成するコレクタ領域形成段階と、
    前記半導体基板のおもて面から裏面側に延伸して設けられ、内部に導電部が設けられた複数のトレンチ部を形成するトレンチ形成段階と、
    前記半導体基板の上方に、金属を含む材料からなるエミッタ電極を形成するエミッタ電極形成段階と、
    を備え、
    前記蓄積領域形成段階は、第１の蓄積領域を形成する段階と、前記半導体基板の深さ方向において、前記第１の蓄積領域よりも下方に設けられた第２の蓄積領域を形成する段階とを有し、
    前記第１の蓄積領域および前記第２の蓄積領域は、前記トランジスタ部に設けられるが、前記ダイオード部には設けられず、
    前記蓄積領域形成段階は、前記トランジスタ部において、前記ダイオード部と隣接する領域に設けられた中間領域に、前記複数の蓄積領域のうち少なくとも１つの蓄積領域を形成する段階を有し、
    前記トランジスタ部において前記半導体基板の深さ方向に設けられる前記複数の蓄積領域の個数は、前記中間領域における前記少なくとも１つの蓄積領域の個数と等しく、
    前記エミッタ電極は、前記中間領域において、前記半導体基板のおもて面と接する、
    半導体装置の製造方法。
  20. トランジスタ部およびダイオード部を備える半導体装置の製造方法であって、
    第１導電型のドリフト領域を有する半導体基板において前記ドリフト領域の上方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型のエミッタ領域を形成するエミッタ領域形成段階と、
    前記半導体基板において前記ドリフト領域の上方に設けられた第２導電型のベース領域を形成するベース領域形成段階と、
    前記半導体基板において前記ベース領域の下方に設けられ、前記ドリフト領域よりもドーピング濃度の高い第１導電型の複数の蓄積領域を形成する蓄積領域形成段階と、
    前記半導体基板の裏面において、前記ベース領域よりもドーピング濃度の高い第２導電型のコレクタ領域を形成するコレクタ領域形成段階と、
    前記半導体基板のおもて面から裏面側に延伸して設けられ、内部に導電部が設けられた複数のトレンチ部を形成するトレンチ形成段階と、
    を備え、
    前記蓄積領域形成段階は、第１の蓄積領域を形成する段階と、前記半導体基板の深さ方向において、前記第１の蓄積領域よりも下方に設けられた第２の蓄積領域を形成する段階とを有し、
    前記第１の蓄積領域および前記第２の蓄積領域は、前記トランジスタ部に設けられるが、前記ダイオード部と、前記トランジスタ部において前記ダイオード部と隣接する領域に設けられた中間領域と、には設けられない
    半導体装置の製造方法。
JP2021141610A 2016-08-12 2021-08-31 半導体装置および半導体装置の製造方法 Active JP7235078B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023026044A JP2023054242A (ja) 2016-08-12 2023-02-22 半導体装置

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
JP2016158680 2016-08-12
JP2016158680 2016-08-12
JP2017025389 2017-02-14
JP2017025389 2017-02-14
JP2017111218 2017-06-05
JP2017111218 2017-06-05
JP2017119106 2017-06-16
JP2017119106 2017-06-16
JP2020082256A JP6939946B2 (ja) 2016-08-12 2020-05-07 半導体装置および半導体装置の製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020082256A Division JP6939946B2 (ja) 2016-08-12 2020-05-07 半導体装置および半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023026044A Division JP2023054242A (ja) 2016-08-12 2023-02-22 半導体装置

Publications (2)

Publication Number Publication Date
JP2021192445A JP2021192445A (ja) 2021-12-16
JP7235078B2 true JP7235078B2 (ja) 2023-03-08

Family

ID=61162339

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2018533520A Active JP6702423B2 (ja) 2016-08-12 2017-08-08 半導体装置および半導体装置の製造方法
JP2020082256A Active JP6939946B2 (ja) 2016-08-12 2020-05-07 半導体装置および半導体装置の製造方法
JP2021141610A Active JP7235078B2 (ja) 2016-08-12 2021-08-31 半導体装置および半導体装置の製造方法
JP2023026044A Pending JP2023054242A (ja) 2016-08-12 2023-02-22 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2018533520A Active JP6702423B2 (ja) 2016-08-12 2017-08-08 半導体装置および半導体装置の製造方法
JP2020082256A Active JP6939946B2 (ja) 2016-08-12 2020-05-07 半導体装置および半導体装置の製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023026044A Pending JP2023054242A (ja) 2016-08-12 2023-02-22 半導体装置

Country Status (5)

Country Link
US (4) US10847640B2 (ja)
JP (4) JP6702423B2 (ja)
CN (1) CN108604594B (ja)
DE (1) DE112017000297T5 (ja)
WO (1) WO2018030440A1 (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6702423B2 (ja) 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2018151227A1 (ja) * 2017-02-15 2018-08-23 富士電機株式会社 半導体装置
WO2019097836A1 (ja) * 2017-11-16 2019-05-23 富士電機株式会社 半導体装置
US10847617B2 (en) 2017-12-14 2020-11-24 Fuji Electric Co., Ltd. Semiconductor device
JP2019160877A (ja) * 2018-03-08 2019-09-19 トヨタ自動車株式会社 半導体装置
WO2019176327A1 (ja) * 2018-03-15 2019-09-19 富士電機株式会社 半導体装置
JP2019186311A (ja) * 2018-04-04 2019-10-24 富士電機株式会社 半導体装置
CN111418068B (zh) * 2018-06-21 2023-09-26 富士电机株式会社 半导体装置及制造方法
DE112019001123B4 (de) 2018-10-18 2024-03-28 Fuji Electric Co., Ltd. Halbleitervorrichtung und herstellungsverfahren davon
WO2020213254A1 (ja) 2019-04-16 2020-10-22 富士電機株式会社 半導体装置および製造方法
US11257943B2 (en) 2019-06-17 2022-02-22 Fuji Electric Co., Ltd. Semiconductor device
US11450734B2 (en) 2019-06-17 2022-09-20 Fuji Electric Co., Ltd. Semiconductor device and fabrication method for semiconductor device
JP6989061B2 (ja) * 2019-09-11 2022-01-05 富士電機株式会社 半導体装置および製造方法
WO2021049351A1 (ja) 2019-09-13 2021-03-18 富士電機株式会社 半導体装置
DE102019125676B3 (de) * 2019-09-24 2021-01-21 Infineon Technologies Ag Stromspreizgebiet enthaltende halbleitervorrichtung
WO2021161668A1 (ja) 2020-02-12 2021-08-19 富士電機株式会社 半導体装置およびその製造方法
JP7470008B2 (ja) 2020-10-19 2024-04-17 株式会社東芝 半導体装置
WO2022107368A1 (ja) * 2020-11-17 2022-05-27 富士電機株式会社 半導体装置の製造方法および半導体装置
WO2022239284A1 (ja) * 2021-05-11 2022-11-17 富士電機株式会社 半導体装置
DE112022000506T5 (de) * 2021-09-16 2024-03-07 Fuji Electric Co., Ltd. Bipolartransistor mit isolierter gatterelektrode

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210047A (ja) 2003-12-24 2005-08-04 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007311627A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013048230A (ja) 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2015103697A (ja) 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置
WO2016030966A1 (ja) 2014-08-26 2016-03-03 三菱電機株式会社 半導体素子
JP2016096222A (ja) 2014-11-13 2016-05-26 三菱電機株式会社 半導体装置

Family Cites Families (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2871216B2 (ja) * 1991-08-21 1999-03-17 日産自動車株式会社 半導体装置の製造方法
JP2001230414A (ja) 2000-02-16 2001-08-24 Toyota Central Res & Dev Lab Inc 縦型半導体装置およびその製造方法
DE10131707B4 (de) * 2001-06-29 2009-12-03 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors und dessen Verwendung zur Herstellung einer integrierten Schaltung
DE10131705B4 (de) * 2001-06-29 2010-03-18 Atmel Automotive Gmbh Verfahren zur Herstellung eines DMOS-Transistors
DE10262418B3 (de) 2002-02-21 2015-10-08 Infineon Technologies Ag MOS-Transistoreinrichtung
DE10345347A1 (de) * 2003-09-19 2005-04-14 Atmel Germany Gmbh Verfahren zur Herstellung eines DMOS-Transistors mit lateralem Driftregionen-Dotierstoffprofil
JP2008078397A (ja) 2006-09-21 2008-04-03 Sanyo Electric Co Ltd 絶縁ゲート型半導体装置の製造方法
JP5089191B2 (ja) 2007-02-16 2012-12-05 三菱電機株式会社 半導体装置およびその製造方法
JP5916978B2 (ja) 2009-04-17 2016-05-11 富士電機株式会社 半導体装置
JP2011159763A (ja) * 2010-01-29 2011-08-18 Toshiba Corp 電力用半導体装置
EP2402997B1 (en) 2010-06-30 2012-02-08 ABB Research Ltd. Power semiconductor device
JP5246302B2 (ja) 2010-09-08 2013-07-24 株式会社デンソー 半導体装置
JP2012064849A (ja) 2010-09-17 2012-03-29 Toshiba Corp 半導体装置
JP5510309B2 (ja) * 2010-12-22 2014-06-04 株式会社デンソー 炭化珪素半導体装置およびその製造方法
JP5821320B2 (ja) * 2011-06-23 2015-11-24 トヨタ自動車株式会社 ダイオード
JP6011696B2 (ja) * 2011-07-27 2016-10-19 トヨタ自動車株式会社 ダイオード、半導体装置およびｍｏｓｆｅｔ
JP5609939B2 (ja) 2011-09-27 2014-10-22 株式会社デンソー 半導体装置
JP5817686B2 (ja) 2011-11-30 2015-11-18 株式会社デンソー 半導体装置
JP6061504B2 (ja) * 2012-06-07 2017-01-18 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
JP6102092B2 (ja) 2012-06-22 2017-03-29 サンケン電気株式会社 半導体装置及びその製造方法
US9048214B2 (en) * 2012-08-21 2015-06-02 Semiconductor Components Industries, Llc Bidirectional field effect transistor and method
JP2014061075A (ja) 2012-09-20 2014-04-10 Maruhon Industry Co Ltd パチンコ遊技機
JP6077385B2 (ja) 2013-05-17 2017-02-08 トヨタ自動車株式会社 半導体装置
JP5941448B2 (ja) 2013-09-11 2016-06-29 株式会社東芝 半導体装置
US9960165B2 (en) 2013-11-05 2018-05-01 Toyota Jidosha Kabushiki Kaisha Semiconductor device having adjacent IGBT and diode regions with a shifted boundary plane between a collector region and a cathode region
US9543389B2 (en) 2013-12-11 2017-01-10 Infineon Technologies Ag Semiconductor device with recombination region
JP6421570B2 (ja) 2013-12-20 2018-11-14 株式会社デンソー 半導体装置
JP6164099B2 (ja) 2014-01-22 2017-07-19 株式会社デンソー 半導体装置の製造方法
US9553179B2 (en) 2014-01-31 2017-01-24 Infineon Technologies Ag Semiconductor device and insulated gate bipolar transistor with barrier structure
JP6158123B2 (ja) 2014-03-14 2017-07-05 株式会社東芝 半導体装置
US9666665B2 (en) 2014-04-09 2017-05-30 Infineon Technologies Ag Semiconductor device with semiconductor mesa including a constriction
JP2016012637A (ja) 2014-06-27 2016-01-21 株式会社東芝 半導体装置
WO2016042955A1 (ja) 2014-09-17 2016-03-24 富士電機株式会社 半導体装置および半導体装置の製造方法
WO2016080288A1 (ja) * 2014-11-17 2016-05-26 富士電機株式会社 炭化珪素半導体装置の製造方法
DE102014226161B4 (de) 2014-12-17 2017-10-26 Infineon Technologies Ag Halbleitervorrichtung mit Überlaststrombelastbarkeit
JP6524666B2 (ja) 2015-01-15 2019-06-05 富士電機株式会社 半導体装置
JP6472714B2 (ja) 2015-06-03 2019-02-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
DE102015111347B4 (de) 2015-07-14 2020-06-10 Infineon Technologies Ag Entsättigbare halbleitervorrichtung mit transistorzellen und hilfszellen
US10468510B2 (en) 2015-07-16 2019-11-05 Fuji Electric Co., Ltd. Semiconductor device and manufacturing method of the same
JP6582762B2 (ja) 2015-09-03 2019-10-02 株式会社デンソー 半導体装置
DE102016112721B4 (de) 2016-07-12 2022-02-03 Infineon Technologies Ag n-Kanal-Leistungshalbleitervorrichtung mit p-Schicht im Driftvolumen
JP6702423B2 (ja) 2016-08-12 2020-06-03 富士電機株式会社 半導体装置および半導体装置の製造方法
DE102017107174B4 (de) 2017-04-04 2020-10-08 Infineon Technologies Ag IGBT mit dV/dt-Steuerbarkeit und Verfahren zum Verarbeiten eines IGBT
JP2019012762A (ja) 2017-06-30 2019-01-24 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法
DE102017124872B4 (de) 2017-10-24 2021-02-18 Infineon Technologies Ag Verfahren zur Herstellung eines IGBT mit dV/dt-Steuerbarkeit
DE102017124871B4 (de) 2017-10-24 2021-06-17 Infineon Technologies Ag Leistungshalbleiter-Vorrichtung und Verfahren zum Herstellen einer Leistungshalbleiter-Vorrichtung
US11114528B2 (en) 2018-03-29 2021-09-07 Infineon Technologies Austria Ag Power transistor with dV/dt controllability and tapered mesas
DE102018107568B4 (de) 2018-03-29 2021-01-07 Infineon Technologies Ag Leistungshalbleitertransistor, sowie Verfahren zur Verarbeitung eines Leistungshalbleitertransistors

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005210047A (ja) 2003-12-24 2005-08-04 Toyota Central Res & Dev Lab Inc 半導体装置
JP2007311627A (ja) 2006-05-19 2007-11-29 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2013048230A (ja) 2011-07-27 2013-03-07 Toyota Central R&D Labs Inc ダイオード、半導体装置およびｍｏｓｆｅｔ
JP2015103697A (ja) 2013-11-26 2015-06-04 三菱電機株式会社 半導体装置
WO2016030966A1 (ja) 2014-08-26 2016-03-03 三菱電機株式会社 半導体素子
JP2016096222A (ja) 2014-11-13 2016-05-26 三菱電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN108604594A (zh) 2018-09-28
US11923444B2 (en) 2024-03-05
US11552185B2 (en) 2023-01-10
JP6939946B2 (ja) 2021-09-22
US10847640B2 (en) 2020-11-24
WO2018030440A1 (ja) 2018-02-15
JP2023054242A (ja) 2023-04-13
US20180350961A1 (en) 2018-12-06
JP6702423B2 (ja) 2020-06-03
JP2021192445A (ja) 2021-12-16
CN108604594B (zh) 2021-10-08
JP2020115596A (ja) 2020-07-30
JPWO2018030440A1 (ja) 2018-12-06
US20240128361A1 (en) 2024-04-18
US20230142388A1 (en) 2023-05-11
US20210074836A1 (en) 2021-03-11
DE112017000297T5 (de) 2018-11-15

Similar Documents

Publication Publication Date Title
JP7235078B2 (ja) 半導体装置および半導体装置の製造方法
US11735584B2 (en) Semiconductor device
JP6311723B2 (ja) 半導体装置および半導体装置の製造方法
WO2015022989A1 (ja) 半導体装置
JP7279770B2 (ja) 半導体装置
JP6679892B2 (ja) 半導体装置
CN109219888B (zh) 半导体装置
JP6673502B2 (ja) 半導体装置
JP6805655B2 (ja) 半導体装置
JPWO2018092738A1 (ja) 半導体装置
CN109314130B (zh) 绝缘栅极功率半导体器件以及用于制造这种器件的方法
JP7056031B2 (ja) 半導体装置
JP7325931B2 (ja) 半導体装置
JP2022059083A (ja) 半導体装置
JP5838176B2 (ja) 半導体装置
JP6173987B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210831

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220809

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221007

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230124

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230206

R150 Certificate of patent or registration of utility model

Ref document number: 7235078

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150