JP6140776B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6140776B2
JP6140776B2 JP2015153061A JP2015153061A JP6140776B2 JP 6140776 B2 JP6140776 B2 JP 6140776B2 JP 2015153061 A JP2015153061 A JP 2015153061A JP 2015153061 A JP2015153061 A JP 2015153061A JP 6140776 B2 JP6140776 B2 JP 6140776B2
Authority
JP
Japan
Prior art keywords
transistor
wiring
circuit
gate
potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015153061A
Other languages
English (en)
Other versions
JP2016026367A (ja
Inventor
敦司 梅崎
敦司 梅崎
木村　肇
肇 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2015153061A priority Critical patent/JP6140776B2/ja
Publication of JP2016026367A publication Critical patent/JP2016026367A/ja
Application granted granted Critical
Publication of JP6140776B2 publication Critical patent/JP6140776B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G11C19/287—Organisation of a multiplicity of shift registers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Description

本発明の一形態は表示装置に関する。例えば液晶表示装置が例示され、その他にゲート信
号線とソース信号線とによって画素が選択され画像が表示されるような表示装置を技術分
野の１つとして含む。また、表示装置に用いられる駆動回路などの半導体装置、表示装置
を用いた電子機器も技術分野の１つとして含む。
アモルファスシリコントランジスタ（ａ−Ｓｉ ＴＦＴともいう）により構成されるゲー
トドライバ回路の開発が進められている。このようなゲートドライバ回路では、ゲート線
の電位を低電位（Ｌレベルともいう）に維持するためのトランジスタ（プルダウントラン
ジスタともいう）の閾値電圧がシフトすることにより、誤動作してしまうといった問題が
ある。この問題を解決するために、ゲート線の電位を低電位に維持するための期間におい
て、プルダウントランジスタがオン状態とオフ状態とを繰り返すゲートドライバ回路が開
示されている（例えば特許文献１及び特許文献２）。これにより、プルダウントランジス
タがオン状態になる時間を短くすることができるので、プルダウントランジスタの劣化を
抑制することができる。
また、アモルファスシリコントランジスタにより構成されるゲートドライバ回路は、ゲー
ト線に高電圧を出力するタイミングを制御するトランジスタ（プルアップトランジスタと
もいう）を有する。プルアップトランジスタは、ソース及びドレインの一方がクロック信
号線と接続され、ソース及びドレインの他方がゲート信号線と接続される。そして、プル
アップトランジスタのゲートの電位を容量結合によりクロック信号のＨレベルの電位より
も高い値まで上昇させる駆動方法が用いられる。これを実現するために、プルアップトラ
ンジスタのゲートを浮遊状態にする必要がある。そのため、プルアップトランジスタのゲ
ートと接続される全てのトランジスタをオフ状態にする必要がある。
特開２００７−２０７４１３号公報 特開２００８−００９３９３号公報
従来の技術では、プルダウントランジスタがオン状態とオフ状態とを繰り返すためには、
プルダウントランジスタの導通状態を制御するための回路が必要となる。そのため、半導
体装置の回路規模の縮小には限界があった。また、プルアップトランジスタのゲートと接
続される全てのトランジスタがオフ状態になっても、該トランジスタのオフ電流により、
プルアップトランジスタのゲートが保持する電荷は、時間と共に失われていた。そのため
、ゲートドライバ回路等の半導体装置の駆動周波数を低くすることが困難であった。また
、半導体装置が動作することができる駆動周波数の範囲が狭くなっていた。その結果、半
導体装置の駆動能力の向上に限界があった。
上記問題点に鑑み、本発明の一態様は、半導体装置の回路規模を縮小することを課題の一
とする。また、本発明の一態様は、半導体装置の駆動能力の向上を図ることを課題の一と
する。なお、本発明の一態様は、上述した課題のすべてを解決する必要はないものとする
。
上述した課題は、当該プルアップトランジスタ又は当該プルダウントランジスタとして酸
化物半導体によりチャネル領域が形成されるトランジスタを適用することによって解決で
きる。なお、当該酸化物半導体は、電子供与体（ドナー）となる不純物（水素又は水など
）を徹底的に除去することにより高純度化された酸化物半導体である。
当該酸化物半導体は、２．０ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３．
０ｅＶ以上のバンドギャップを有する。そのため、当該酸化物半導体によりチャネル領域
が形成されるトランジスタでは、衝突イオン化ならびにアバランシェ降伏が起きにくい。
つまり、酸化物半導体中のキャリア（電子）は、容易に高速化されない。したがって、酸
化物半導体によりチャネル領域が形成されるトランジスタでは、キャリア（電子）のゲー
ト絶縁層への注入に起因するトランジスタのしきい値電圧の変動（いわゆる、ホットキャ
リア劣化）を抑制することができる。
また、当該酸化物半導体によりチャネル領域が形成されるトランジスタでは、キャリアが
極めて少ない。そのため、チャネル幅１μｍ当たりのオフ電流を１ａＡ（１×１０−１８
Ａ）以下とすることが可能である（これを１ａＡ／μｍと表す）。
すなわち、本発明の一態様は、複数のゲート信号線と、複数のソース信号線と、前記ゲー
ト信号線と前記ソース信号線との交差領域に各々配置される画素と、前記複数のゲート信
号線と電気的に接続されるゲートドライバ回路とを有し、前記ゲートドライバ回路は、第
１のトランジスタと、第２のトランジスタと、インバータ回路とを有し、前記第１のトラ
ンジスタの第１の端子は、第１の配線と電気的に接続され、前記第１のトランジスタの第
２の端子は、第２の配線と電気的に接続され、前記第２のトランジスタの第１の端子は、
第３の配線と電気的に接続され、前記第２のトランジスタの第２の端子は、前記第２の配
線と電気的に接続され、前記インバータ回路の入力端子は、前記第１のトランジスタのゲ
ートと電気的に接続され、前記インバータ回路の出力端子は、前記第２のトランジスタの
ゲートと電気的に接続され、前記第１のトランジスタ及び前記第２のトランジスタは、酸
化物半導体によりチャネル領域が形成され、前記第１のトランジスタ及び前記第２のトラ
ンジスタのオフ電流が１ａＡ／μｍ以下である表示装置である。
また、本発明の一態様は、複数のゲート信号線と、複数のソース信号線と、前記ゲート信
号線と前記ソース信号線との交差領域に各々配置される画素と、前記複数のゲート信号線
と電気的に接続されるゲートドライバ回路とを有し、前記ゲートドライバ回路は、第１の
トランジスタと、第２のトランジスタと、インバータ回路とを有し、前記第１のトランジ
スタの第１の端子は、第１の配線と電気的に接続され、前記第１のトランジスタの第２の
端子は、第２の配線と電気的に接続され、前記第２のトランジスタの第１の端子は、第３
の配線と電気的に接続され、前記第２のトランジスタの第２の端子は、前記第１のトラン
ジスタのゲートと電気的に接続され、前記インバータ回路の入力端子は、前記第１のトラ
ンジスタのゲートと電気的に接続され、前記インバータ回路の出力端子は、前記第２のト
ランジスタのゲートと電気的に接続され、前記第１のトランジスタ及び前記第２のトラン
ジスタは、酸化物半導体によりチャネル領域が形成され、前記第１のトランジスタ及び前
記第２のトランジスタのオフ電流が１ａＡ／μｍ以下である表示装置である。
また、本発明の一態様は、複数のゲート信号線と、複数のソース信号線と、前記ゲート信
号線と前記ソース信号線との交差領域に各々配置される画素と、前記複数のゲート信号線
と電気的に接続されるゲートドライバ回路とを有し、前記ゲートドライバ回路は、第１の
トランジスタと、第２のトランジスタと、第３のトランジスタと、インバータ回路とを有
し、前記第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、前記第１
のトランジスタの第２の端子は、第２の配線と電気的に接続され、前記第２のトランジス
タの第１の端子は、第３の配線と電気的に接続され、前記第２のトランジスタの第２の端
子は、前記第２の配線と電気的に接続され、前記第３のトランジスタの第１の端子は、第
４の配線と電気的に接続され、前記第３のトランジスタの第２の端子は、前記第１のトラ
ンジスタのゲートと電気的に接続され、前記第３のトランジスタのゲートは、前記第４の
配線と電気的に接続され、前記インバータ回路の入力端子は、前記第１のトランジスタの
ゲートと電気的に接続され、前記インバータ回路の出力端子は、前記第２のトランジスタ
のゲートと電気的に接続され、前記第１のトランジスタ乃至前記第３のトランジスタは、
酸化物半導体によりチャネル領域が形成され、前記第１のトランジスタ乃至前記第３のト
ランジスタのオフ電流が１ａＡ／μｍ以下である表示装置である。
また、本発明の一態様は、複数のゲート信号線と、複数のソース信号線と、前記ゲート信
号線と前記ソース信号線との交差領域に各々配置される画素と、前記複数のゲート信号線
と電気的に接続されるゲートドライバ回路とを有し、前記ゲートドライバ回路は、第１の
トランジスタと、第２のトランジスタと、第３のトランジスタと、インバータ回路とを有
し、前記第１のトランジスタの第１の端子は、第１の配線と電気的に接続され、前記第１
のトランジスタの第２の端子は、第２の配線と電気的に接続され、前記第２のトランジス
タの第１の端子は、第３の配線と電気的に接続され、前記第２のトランジスタの第２の端
子は、前記第２の配線と電気的に接続され、前記第３のトランジスタの第１の端子は、前
記第３の配線と電気的に接続され、前記第３のトランジスタの第２の端子は、前記第１の
トランジスタのゲートと電気的に接続され、前記第３のトランジスタのゲートは、第４の
配線と電気的に接続され、前記インバータ回路の入力端子は、前記第１のトランジスタの
ゲートと電気的に接続され、前記インバータ回路の出力端子は、前記第２のトランジスタ
のゲートと電気的に接続され、前記第１のトランジスタ乃至前記第３のトランジスタは、
酸化物半導体によりチャネル領域が形成され、前記第１のトランジスタ乃至前記第３のト
ランジスタのオフ電流が１ａＡ／μｍ以下である表示装置である。
また、本発明の一態様は、複数のゲート信号線と、複数のソース信号線と、前記ゲート信
号線と前記ソース信号線との交差領域に各々配置される画素と、前記複数のゲート信号線
と電気的に接続されるゲートドライバ回路とを有し、前記ゲートドライバ回路は、第１の
トランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと
、インバータ回路とを有し、前記第１のトランジスタの第１の端子は、第１の配線と電気
的に接続され、前記第１のトランジスタの第２の端子は、第２の配線と電気的に接続され
、前記第２のトランジスタの第１の端子は、第３の配線と電気的に接続され、前記第２の
トランジスタの第２の端子は、前記第２の配線と電気的に接続され、前記第３のトランジ
スタの第１の端子は、第４の配線と電気的に接続され、前記第３のトランジスタの第２の
端子は、前記第１のトランジスタのゲートと電気的に接続され、前記第３のトランジスタ
のゲートは、前記第４の配線と電気的に接続され、前記第４のトランジスタの第１の端子
は、前記第３の配線と電気的に接続され、前記第４のトランジスタの第２の端子は、前記
第１のトランジスタのゲートと電気的に接続され、前記第４のトランジスタのゲートは、
第５の配線と電気的に接続され、前記インバータ回路の入力端子は、前記第１のトランジ
スタのゲートと電気的に接続され、前記インバータ回路の出力端子は、前記第２のトラン
ジスタのゲートと電気的に接続され、前記第１のトランジスタ乃至前記第４のトランジス
タは、酸化物半導体によりチャネル領域が形成され、前記第１のトランジスタ乃至前記第
４のトランジスタのオフ電流が１ａＡ／μｍ以下である表示装置である。
また、上記の表示装置と、前記表示装置の画像を操作する操作スイッチとを具備する電子
機器も本発明の一態様である。
本明細書等において、明示的に単数として記載されているものについては、単数であるこ
とが望ましい。ただし、これに限定されず、複数であることも可能である。同様に、明示
的に複数として記載されているものについては、複数であることが望ましい。ただし、こ
れに限定されず、単数であることも可能である。
本明細書等において、第１、第２、第３などの語句は、様々な要素、部材、領域、層、区
域を他のものと区別して記述するために用いられる。よって、第１、第２、第３などの語
句は、要素、部材、領域、層、区域などの数を限定するものではない。さらに、例えば、
「第１の」を「第２の」又は「第３の」などと置き換えることが可能である。
本発明の一態様は、酸化物半導体によりチャネル領域が形成されるトランジスタをプルダ
ウントランジスタとして適用する。これにより、当該プルダウントランジスタにおけるホ
ットキャリア劣化を抑制することができる。そのため、プルダウントランジスタとして機
能するトランジスタの個数を低減することができる。また、これに付随して、プルダウン
トランジスタのスイッチングを制御するための回路の規模を低減することができる。その
結果、当該プルダウントランジスタを有する半導体装置の回路規模を縮小することができ
る。
また、本発明の一態様は、プルアップトランジスタのゲートを、酸化物半導体によりチャ
ネル領域が形成されるトランジスタのスイッチングによって浮遊状態とする。これにより
、当該プルアップトランジスタのゲートが保持する電荷を長期間に渡って保持することが
できる。そのため、当該プルアップトランジスタを有する半導体装置の駆動周波数を低く
することできる。また、半導体装置が動作することができる駆動周波数の範囲を広くする
ことができる。その結果、半導体装置の駆動能力の向上を図ることができる。
実施の形態１に係わる回路の構成を説明する図。 実施の形態１に係わる回路の動作を説明するためのタイミングチャート、及び実施の形態１に係わる回路の動作を説明するための模式図。 実施の形態１に係わる回路の動作を説明するための模式図。 実施の形態１に係わる回路の動作を説明するための模式図。 実施の形態１に係わる回路の構成を説明する図。 実施の形態１に係わる回路の構成を説明する図。 実施の形態１に係わる回路の構成を説明する図。 実施の形態１に係わる回路の構成を説明する図。 実施の形態１に係わる回路の動作を説明するためのタイミングチャート。 実施の形態１に係わる回路の構成を説明する図。 実施の形態２に係わるシフトレジスタ回路の構成を説明する図。 実施の形態２に係わるシフトレジスタ回路の動作を説明するためのタイミングチャート。 実施の形態３に係わるトランジスタの作製工程を説明するための図の一例。 実施の形態４に係わる表示装置の構成を説明する図。 本発明の技術的思想を具現化した機器の態様を例示する図。 本発明の技術的思想を具現化した機器の態様を例示する図。
以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異な
る態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及
び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って実施の形態の
記載内容に限定して解釈されるものではない。なお、以下に説明する構成において、同一
部分又は同様な機能を有する部分は異なる図面間で共通の符号を用いて示し、同一部分又
は同様な機能を有する部分の詳細な説明は省略する。参照する図面において、大きさ、層
の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもその
スケールに限定されない。
（実施の形態１）
本実施の形態では、本発明の一態様である表示装置に係わる回路について説明する。
図１（Ａ）は、トランジスタ１０１、トランジスタ１０２、トランジスタ１０３、トラン
ジスタ１０４、トランジスタ１０５及び回路２００を有する回路の構成例を示す。図１（
Ａ）に示す回路を構成するトランジスタは、Ｎチャネル型とする。Ｎチャネル型のトラン
ジスタは、ゲートとソースとの間の電位差が閾値電圧よりも大きい場合に、オン状態にな
るトランジスタである。
なお、図１（Ａ）に示す回路を構成するトランジスタの半導体層としては、酸化物半導体
を用いることができる。この酸化物半導体は、水素濃度が十分に低減されて高純度化され
、キャリア密度が十分に小さい、真性（ｉ型）または実質的に真性（ｉ型）にされたもの
であるとよい。これにより、トランジスタのＳ値の低減を図ることができる。トランジス
タのオフ電流を小さくすることができる。トランジスタの耐圧の向上を図ることができる
。トランジスタの温度特性の向上を図ることができる。トランジスタの劣化を抑制するこ
とができる。具体的には、トランジスタの閾値電圧のシフト量を低減することができる。
なお、一部のトランジスタの半導体層として上記酸化物半導体を用い、それ以外のトラン
ジスタの半導体層として上記酸化物半導体以外の半導体（例えばシリコン（非晶質シリコ
ン、微結晶シリコン又は多結晶シリコン等）、有機半導体など）を用いることができる。
ただし、少なくともソース又はドレインがトランジスタ１０１のゲートと接続されるトラ
ンジスタの半導体層としては、上記酸化物半導体を用いる。
図１（Ａ）に示す回路の接続関係について説明する。トランジスタ１０１の第１の端子は
、配線１１１と接続される。トランジスタ１０１の第２の端子は、配線１１２と接続され
る。トランジスタ１０２の第１の端子は、配線１１３と接続される。トランジスタ１０２
の第２の端子は、配線１１２と接続される。トランジスタ１０３の第１の端子は、配線１
１３と接続される。トランジスタ１０３の第２の端子は、トランジスタ１０１のゲートと
接続される。トランジスタ１０３のゲートは、トランジスタ１０２のゲートと接続される
。トランジスタ１０４の第１の端子は、配線１１４と接続される。トランジスタ１０４の
第２の端子は、トランジスタ１０１のゲートと接続される。トランジスタ１０４のゲート
は、配線１１４と接続される。トランジスタ１０５の第１の端子は、配線１１３と接続さ
れる。トランジスタ１０５の第２の端子は、トランジスタ１０１のゲートと接続される。
トランジスタ１０５のゲートは、配線１１５と接続される。回路２００の入力端子は、ト
ランジスタ１０１のゲートと接続される。回路２００の出力端子は、トランジスタ１０２
のゲートと接続される。なお、トランジスタ１０１のゲートをノード１１と示し、トラン
ジスタ１０２のゲートをノード１２と示す。なお、回路２００は、その構成に応じて、任
意の配線又は任意のノードと接続することができる。例えば、回路２００は、配線１１１
、配線１１２、配線１１３、配線１１４、配線１１５、ノード１１及びノード１２の中の
１つ以上と接続することが可能である。
なお、トランジスタのソース及びドレインは、トランジスタの構造や動作条件等によって
替わるため、いずれがソース又はドレインであるかを特定することが困難である。そこで
、本書類においては、ソース及びドレインの一方を第１の端子、ソース及びドレインの他
方を第２の端子と表記し、区別することとする。
回路２００の構成の一例について、図１（Ｂ）を参照して説明する。回路２００は、トラ
ンジスタ２０１、トランジスタ２０２、トランジスタ２０３及びトランジスタ２０４を有
する。トランジスタ２０１の第１の端子は、配線１１６と接続される。トランジスタ２０
１の第２の端子は、ノード１２と接続される。トランジスタ２０２の第１の端子は、配線
１１３と接続される。トランジスタ２０２の第２の端子は、ノード１２と接続される。ト
ランジスタ２０２のゲートは、ノード１１と接続される。トランジスタ２０３の第１の端
子は、配線１１６と接続される。トランジスタ２０３の第２の端子は、トランジスタ２０
１のゲートと接続される。トランジスタ２０３のゲートは、配線１１６と接続される。ト
ランジスタ２０４の第１の端子は、配線１１３と接続される。トランジスタ２０４の第２
の端子は、トランジスタ２０１のゲートと接続される。トランジスタ２０４のゲートは、
ノード１１と接続される。
配線１１１には、クロック信号が入力される。配線１１２には、本実施の形態の回路の出
力信号が入力される。配線１１３には、電圧Ｖ２が供給される。配線１１４には、スター
トパルスが入力される。配線１１５には、リセット信号が入力される。配線１１６には、
電圧Ｖ１が供給される。ここで、配線１１１、配線１１２、配線１１４及び配線１１５に
入力される信号のＨレベルの電位を便宜上電位Ｖ１とし、配線１１１、配線１１２、配線
１１４及び配線１１５に入力される信号のＬレベルの電位を便宜上電位Ｖ２とする。
配線１１１は、コントローラ等の外部回路から本実施の形態の回路に、クロック信号等の
信号を伝達するための配線であり、信号線又はクロック信号線としての機能を有する。配
線１１２は、画素回路又はデマルチプレクサ等の回路に本実施の形態の回路の出力信号を
伝達するための配線であり、信号線又はゲート信号線としての機能を有する。配線１１３
は、電源回路等の外部回路から本実施の形態の回路に、電圧Ｖ２等の電源電圧を供給する
ための配線であり、電源線、負電源線又はグラウンド線としての機能を有する。配線１１
４は、タイミングコントローラ等の外部回路又は別の回路から本実施の形態の回路に、ス
タート信号を伝達するための配線であり、信号線としての機能を有する。配線１１５は、
タイミングコントローラ等の外部回路又は別の回路から本実施の形態の回路に、リセット
信号を伝達するための配線であり、信号線としての機能を有する。配線１１６は、電源回
路等の外部回路から本実施の形態の回路に、電圧Ｖ１等の電源電圧を供給するための配線
であり、電源線又は正電源線としての機能を有する。
トランジスタ１０１は、配線１１１と配線１１２との導通状態を制御するスイッチとして
の機能を有する。また、トランジスタ１０１は、第２の端子とゲートとの容量結合により
、ノード１１の電位を上昇させるタイミングを制御する機能を有する。トランジスタ１０
２は、配線１１３と配線１１２との間の導通状態を制御するスイッチとしての機能を有す
る。
トランジスタ１０３は、配線１１３とノード１１との間の導通状態を制御するスイッチと
しての機能を有する。トランジスタ１０４は、配線１１４とノード１１との間の導通状態
を制御するスイッチとしての機能を有する。また、トランジスタ１０４は、入力端子が配
線１１４と接続され、出力端子がノード１１と接続されたダイオードとしての機能を有す
る。トランジスタ１０５は、配線１１３とノード１１との間の導通状態を制御するスイッ
チとしての機能を有する。トランジスタ２０１は、配線１１６とノード１２との間の導通
状態を制御するスイッチとしての機能を有する。また、トランジスタ２０１は、第２の端
子とゲートとの容量結合により、ノード２１の電位を上昇させるタイミングを制御する機
能を有する。トランジスタ２０２は、配線１１３とノード１２との間の導通状態を制御す
るスイッチとしての機能を有する。トランジスタ２０３は、配線１１６とのノード１２と
の間の導通状態を制御するスイッチとしての機能を有する。また、トランジスタ２０３は
、入力端子が配線１１６と接続され、出力端子がノード２１と接続されたダイオードとし
ての機能を有する。トランジスタ２０４は、配線１１３とノード２１との間の導通状態を
制御するスイッチとしての機能を有する。
回路２００は、ノード１２の電位を制御し、トランジスタ１０２及びトランジスタ１０３
の導通状態を制御する制御回路としての機能を有する。また、回路２００は、ノード１１
の電位を反転してノード１２に出力するインバータ回路としての機能を有する。
次に、図１（Ａ）及び図１（Ｂ）に示す回路の動作の例について、図２（Ａ）に示すタイ
ミングチャートを参照して説明する。ここでは、図１（Ｂ）に示す回路を例にして説明す
る。図２（Ａ）に示すタイミングチャートは、期間Ａ、期間Ｂ、期間Ｃ、及び期間Ｄを有
する。
期間Ａでは、配線１１１の電位（電位Ｖ１１１と示す）はＶ２になり、配線１１４の電位
（電位Ｖ１１４と示す）はＶ１になり、配線１１５の電位（電位Ｖ１１５と示す）はＶ２
になる。これにより、トランジスタ１０４はオン状態になり、配線１１４とノード１１と
は導通状態になる。トランジスタ１０５はオフ状態になる。このとき、回路２００は、ノ
ード１２の電位（電位Ｖ１２と示す）をＶ２にする。これにより、トランジスタ１０２は
オフ状態になり、配線１１３と配線１１２とは非導通状態になる。トランジスタ１０３は
オフ状態になり、配線１１３とノード１１とは非導通状態になる。よって、ノード１１に
は配線１１４の電位が供給され、ノード１１の電位（電位Ｖ１１と示す）は上昇し始める
。やがて、ノード１１の電位は、Ｖ２＋Ｖｔｈ１０１（Ｖｔｈ１０１はトランジスタ１０
１の閾値電圧）よりも高くなる。これにより、トランジスタ１０１はオン状態になり、配
線１１１と配線１１２とは導通状態になる。よって、配線１１２には配線１１１の電位が
供給され、配線１１２の電位（電位Ｖ１１２と示す）はＶ２と等しくなる（図２（Ｂ）参
照）。
その後、ノード１１の電位は、さらに上昇を続ける。やがて、ノード１１の電位は、Ｖ１
−Ｖｔｈ１０４（Ｖｔｈ１０４はトランジスタ１０４の閾値電圧）に到達する。これによ
り、トランジスタ１０４はオフ状態になり、配線１１４とノード１１とは非導通状態にな
る。よって、ノード１１は浮遊状態になり、ノード１１の電位はＶ１−Ｖｔｈ１０４（Ｖ
１−Ｖｔｈ１０４は、Ｖ２＋Ｖｔｈ１０１よりも高い値）と等しい値を維持する（図３（
Ａ）参照）。
期間Ｂでは、配線１１１の電位はＶ１になり、配線１１４の電位はＶ２になり、配線１１
５の電位はＶ２のままである。これにより、トランジスタ１０４はオフ状態のままであり
、配線１１４とノード１１とは非導通状態のままである。トランジスタ１０５はオフ状態
のままであり、配線１１３とノード１１とは非導通状態のままである。このとき、回路２
００は、ノード１２の電位をＶ２と等しいままにする。これにより、トランジスタ１０２
はオフ状態のままであり、配線１１３と配線１１２とは非導通状態のままである。トラン
ジスタ１０３はオフ状態のままであり、配線１１３とノード１１とは非導通状態のままで
ある。よって、ノード１１は浮遊状態のままであるため、ノード１１の電位はＶ１−Ｖｔ
ｈ１０４と等しい値のままである。これにより、トランジスタ１０１はオン状態のままで
あり、配線１１１と配線１１２とは導通状態のままである。このとき、配線１１１の電位
はＶ１になる。そのため、配線１１２の電位は上昇し始める。すると、ノード１１は浮遊
状態なので、ノード１１の電位は、トランジスタ１０１のゲートと第２の端子との間の寄
生容量により上昇し始める。最終的には、ノード１１の電位は、Ｖ１＋Ｖｔｈ１０１＋Ｖ
ａ（Ｖａは正の電位）まで到達する。これにより、配線１１２の電位はＶ１と等しい値ま
で上昇することができる（図３（Ｂ）参照）。このような動作をブートストラップ動作と
いう。
期間Ｃでは、配線１１１の電位はＶ２になり、配線１１４の電位はＶ２のままであり、配
線１１５の電位はＶ１になる。これにより、トランジスタ１０４はオフ状態のままであり
、配線１１４とノード１１とは非導通状態のままである。トランジスタ１０５はオン状態
になり、配線１１３とノード１１とは導通状態になる。よって、ノード１１には配線１１
３の電位が供給され、ノード１１の電位はＶ２と等しくなる。これにより、トランジスタ
１０１はオフ状態になり、配線１１１と配線１１２とは非導通状態になる。このとき、回
路２００は、ノード１２の電位をＶ１と等しくする。これにより、トランジスタ１０２は
オン状態になり、配線１１３と配線１１２とは導通状態になる。トランジスタ１０３はオ
ン状態になり、配線１１３とノード１１とは導通状態になる。よって、配線１１２には配
線１１３の電位が供給されるので、配線１１２の電位はＶ２になる（図４（Ａ）参照）。
期間Ｄでは、配線１１１の電位はＶ１とＶ２とを順番に繰り返し、配線１１４の電位はＶ
２のままであり、配線１１５の電位はＶ２になる。これにより、トランジスタ１０４はオ
フ状態のままであり、配線１１４とノード１１とは非導通状態のままである。トランジス
タ１０５はオフ状態になり、配線１１３とノード１１とは非導通状態になる。このとき、
回路２００は、ノード１２の電位をＶ１のままにする。これにより、トランジスタ１０２
はオン状態のままであり、配線１１３と配線１１２とは導通状態のままである。トランジ
スタ１０３はオン状態のままであり、配線１１３とノード１１とは導通状態のままである
。よって、ノード１１には、配線１１３の電位が供給されるままであるため、ノード１１
の電位はＶ２のままである。これにより、トランジスタ１０１はオフ状態のままであるた
め、配線１１１と配線１１２とは非導通状態のままである。よって、配線１１２には配線
１１３の電位が供給されるままであるため、配線１１２の電位はＶ２のままである（図４
（Ｂ）参照）。
次に、回路２００の動作について具体的に説明する。例えば、ノード１１の電位が、Ｖ２
＋Ｖｔｈ２０２（Ｖｔｈ２０２はトランジスタ２０２の閾値電圧）以上であり、且つＶ２
＋Ｖｔｈ２０４（Ｖｔｈ２０４はトランジスタ２０４の閾値電圧）以上であるとする。こ
れにより、トランジスタ２０２はオン状態になり、配線１１３とノード１２とは導通状態
になる。トランジスタ２０４はオン状態になり、配線１１３とノード２１とは導通状態に
なる。このとき、トランジスタ２０３はオン状態になり、配線１１６とノード２１とは導
通状態になる。よって、ノード２１には、配線１１６の電位と配線１１３の電位とが供給
され、ノード２１の電位（電位Ｖ２１と示す）は、Ｖ２よりも高く、Ｖ１よりも低い電位
になる。このノード２１の電位は、トランジスタ２０３の電流供給能力（例えばチャネル
長、チャネル幅、移動度など）と、トランジスタ２０４の電流供給能力とによって決まる
。ここでは、ノード２１の電位は、Ｖ２＋Ｖｔｈ２０１（Ｖｔｈ２０１はトランジスタ２
０１の閾値電圧）よりも低い値とする。これにより、トランジスタ２０１はオフ状態にな
り、配線１１６とノード１２とは非導通状態になる。よって、ノード１２には配線１１３
の電位が供給され、ノード１２の電位はＶ２と等しくなる（例えば期間Ａ及び期間Ｂ）。
一方、例えば、ノード１１の電位が、Ｖ２＋Ｖｔｈ２０２未満であり、且つＶ２＋Ｖｔｈ
２０４未満であるとする。これにより、トランジスタ２０２はオフ状態になり、配線１１
３とノード１２とは非導通状態になる。トランジスタ２０４はオフ状態になり、配線１１
３とノード２１とは非導通状態になる。このとき、トランジスタ２０３はオン状態になり
、配線１１６とノード２１とは導通状態になる。よって、ノード２１には配線１１６の電
位が供給され、ノード２１の電位は上昇する。そして、ノード２１の電位は、最終的には
Ｖ１＋Ｖｔｈ２０１＋Ｖｂ（Ｖｂは正の電位）になる。これにより、トランジスタ２０１
はオン状態になり、配線１１６とノード１２とは導通状態になる。よって、ノード１２に
は配線１１６の電位が供給され、ノード１２の電位はＶ１になる（例えば期間Ｃ及び期間
Ｄ）。
以上のように、図１（Ａ）及び図１（Ｂ）に示す回路は、ブートストラップ動作を用いる
ことにより、配線１１２の電位を配線１１１の電位と等しい値とすることができる。さら
に、期間Ｂにおいて、トランジスタ１０１のゲートとソースとの間の電位差（Ｖｇｓ）を
大きくすることができるので、Ｖ１１２の立ち上がり時間を短くすることができる。
なお、従来の技術では、トランジスタのＳ値は大きいものであった。そのため、配線１１
４の電位がＶ１になってから、トランジスタ１０４がオン状態になるまでの時間が長くな
っていた。また、期間Ａを長くする必要があるため、駆動周波数を高くすることが困難で
あった。また、Ｖ１１２の立ち上がり時間が長くなっていた（出力信号の立ち上がり時間
が長くなっていた）。また、配線１１２に接続できる負荷が小さくなっていた。また、ト
ランジスタ１０１のチャネル幅が大きくなっていた。また、レイアウト面積が大きくなっ
ていた。
これに対し、本実施の形態では、トランジスタのＳ値は小さい。そのため、駆動能力の向
上を図ることができる。例えば、トランジスタ１０４のＳ値が小さいことにより、配線１
１４の電位がＶ１になってから、トランジスタ１０４がオン状態になるまでの時間を短く
することができる。そのため、期間Ａの時間を短くすることができる。これにより、駆動
周波数の向上を図ることができる。別の例として、トランジスタ１０１のＳ値が小さいこ
とにより、Ｖ１１２の立ち上がり時間を短くすることができる。また、配線１１２に大き
い負荷を接続しても、該負荷を駆動することができる。また、トランジスタ１０１のチャ
ネル幅を小さくすることができるので、レイアウト面積を小さくすることができる。
なお、従来の技術では、トランジスタのオフ電流は大きいものであった。そのため、時間
の経過と共にノード１１から失われる電荷の量が多かった。また、ノード１１の電位が低
下していた。また、ノード１１の電位をトランジスタ１０１がオン状態になる電位以上に
維持できる時間が短くなっていた。また、駆動周波数を低くすることが困難であった。ま
た、動作することができる駆動周波数の範囲が狭くなっていた。
これに対し、本実施の形態では、トランジスタのオフ電流は小さい。そのため、駆動能力
の向上を図ることができる。例えば、トランジスタ１０３、トランジスタ１０４及びトラ
ンジスタ１０５のオフ電流が小さいことにより、ノード１１から失われる電荷の量を少な
くすることができる。そのため、ノード１１の電位の低下を抑制することができる。つま
り、ノード１１の電位をトランジスタ１０１がオン状態になる電位以上に維持できる時間
を、長くすることができる。これにより、駆動周波数を低くすることができるので、動作
することができる駆動周波数の範囲を広くすることができる。
なお、従来の技術では、トランジスタは劣化しやすく、トランジスタの閾値電圧のシフト
量が大きかった。そのため、トランジスタがオン状態とオフ状態とを繰り返すように駆動
していた。また、２つのトランジスタを並列に接続し、これらの２つのトランジスタを交
互にオン状態にしていた。また、トランジスタの導通状態を制御するための回路が複雑に
なっていた。また、トランジスタの数が増えていた。また、トランジスタの劣化を抑制す
るために、トランジスタのチャネル幅を大きくする必要があった。また、トランジスタの
劣化を抑制するために、トランジスタのチャネル長を大きくする必要があった。また、レ
イアウト面積が大きくなっていた。
これに対し、本実施の形態では、トランジスタの閾値電圧のシフト量は小さい。そのため
、駆動能力の向上を図ることができる。例えば、トランジスタ１０２及びトランジスタ１
０３の閾値電圧のシフト量が小さいことにより、これらのトランジスタがオン状態になる
時間を長くすることができる。そのため、トランジスタ１０２及びトランジスタ１０３の
導通状態を制御する回路を簡単にすることができる。これにより、トランジスタの数を減
らすことができるので、レイアウト面積を小さくすることができる。また、トランジスタ
１０２及びトランジスタ１０３の閾値電圧のシフト量が小さいことにより、これらのトラ
ンジスタのチャネル幅又はチャネル長を小さくすることができる。これにより、レイアウ
ト面積を小さくすることができる。また、トランジスタの閾値電圧のシフト量が小さいこ
とにより、動作することが可能な時間を長くすることができる。
本発明の一態様である表示装置に係わる回路は、図１（Ａ）及び図１（Ｂ）に示す回路に
限定されず、他にも様々な構成の回路を用いることができる。その一例について以下に説
明する。
例えば、図１（Ａ）、図１（Ｂ）に示す回路において、図５（Ａ）に示すように、回路２
００の入力端子は、配線１１２と接続することが可能である。具体的には、トランジスタ
２０２のゲートは配線１１２と接続し、トランジスタ２０４のゲートは配線１１２と接続
することが可能である。なお、図５（Ａ）は、図１（Ａ）に示す回路において、回路２０
０の入力端子が配線１１２と接続される場合の構成を示す図である。
別の例として、図１（Ａ）、図１（Ｂ）及び図５（Ａ）に示す回路において、図５（Ｂ）
に示すように、トランジスタ１０３の第１の端子は、配線１１２と接続し、トランジスタ
１０３のゲートは、配線１１１と接続することが可能である。こうすれば、トランジスタ
１０３がオンになる時間を短くすることができるため、トランジスタ１０３の劣化を抑制
することができる。また、期間Ｂにおいて、ノード１１の電位が高くなり過ぎることを防
止することができるため、ノード１１と電気的に接続されたトランジスタ（例えば、トラ
ンジスタ１０１、トランジスタ１０４、トランジスタ１０５又は回路２００を構成するト
ランジスタ等）の破壊の防止又は劣化の抑制等を図ることができる。なお、図５（Ｂ）は
、図１（Ａ）に示す回路において、トランジスタ１０３の第１の端子が、配線１１２と接
続され、トランジスタ１０３のゲートが、配線１１１と接続される場合の構成を示す図で
ある。
別の例として、図１（Ａ）、図１（Ｂ）、図５（Ａ）及び図５（Ｂ）に示す回路において
、図５（Ｃ）に示すように、トランジスタ１０４の第１の端子は、配線１１６と接続する
ことが可能である。なお、図５（Ｃ）は、図１（Ａ）に示す回路において、トランジスタ
１０４の第１の端子が、配線１１６と接続される場合の構成を示す図である。
図１（Ａ）、図１（Ｂ）、図５（Ａ）、図５（Ｂ）及び図５（Ｃ）に示す回路には、トラ
ンジスタ又は容量素子等の様々な素子を設けることができる。その一例について以下に説
明する。
例えば、図１（Ａ）、図１（Ｂ）、図５（Ａ）、図５（Ｂ）及び図５（Ｃ）に示す回路に
おいて、図６（Ａ）に示すように、第１の端子が配線１１３と接続され、第２の端子が配
線１１２と接続され、ゲートが配線１１５と接続されるトランジスタ１２１を設けること
が可能である。トランジスタ１２１は、期間Ｃにおいてオン状態になり、配線１１３の電
位が配線１１２に供給される。よって、Ｖ１１２の立ち下がり時間を短くすることができ
る。なお、図６（Ａ）は、図１（Ａ）に示す回路にトランジスタ１２１を設ける場合の構
成を示す図である。
別の例として、図１（Ａ）、図１（Ｂ）、図５（Ａ）、図５（Ｂ）、図５（Ｃ）及び図６
（Ａ）に示す回路において、図６（Ｂ）に示すように、第１の端子が配線１１３と接続さ
れ、第２の端子がノード１２と接続され、ゲートが配線１１４と接続されるトランジスタ
１２２を設けることが可能である。トランジスタ１２２は、期間Ａにおいてオン状態にな
り、配線１１３の電位がノード１２に供給される。これにより、期間Ａにおいて、Ｖ１２
の立ち下がり時間を短くすることができ、トランジスタ１０３がオフ状態になるタイミン
グを早くすることができる。よって、ノード１１の電位がＶ１−Ｖｔｈ１０４に到達する
タイミングを早くすることができるため、期間Ａを短くすることができる。その結果、駆
動周波数を高くすることができる。なお、図６（Ｂ）は、図１（Ａ）に示す回路にトラン
ジスタ１２２を設ける場合の構成を示す図である。
別の例として、図１（Ａ）、図１（Ｂ）、図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６（
Ａ）及び図６（Ｂ）に示す回路において、図６（Ｃ）に示すように、第１の端子が配線１
１６と接続され、第２の端子がノード１２と接続され、ゲートが配線１１５と接続される
トランジスタ１２３を設けることが可能である。トランジスタ１２３は、期間Ｃにおいて
オン状態になり、配線１１６の電位がノード１２に供給される。これにより、期間Ｃにお
いて、Ｖ１２の立ち上がり時間を短くすることができる。そのため、トランジスタ１０２
及びトランジスタ１０３がオン状態になるタイミングを早くすることができる。その結果
、配線１１３の電位が配線１１２に供給されるタイミングを早くすることができるため、
Ｖ１１２の立ち下がり時間を短くすることができる。なお、図６（Ｃ）は、図１（Ａ）に
示す回路にトランジスタ１２３を設ける場合の構成を示す図である。
別の例として、図１（Ａ）、図１（Ｂ）、図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６（
Ａ）、図６（Ｂ）及び図６（Ｃ）に示す回路において、図７（Ａ）に示すように、第１の
端子が配線１１１と接続され、第２の端子が配線１１７と接続され、ゲートがノード１１
と接続されるトランジスタ１２４と、第１の端子が配線１１３と接続され、第２の端子が
配線１１７と接続され、ゲートがノード１２と接続されるトランジスタ１２５とを設ける
ことが可能である。これにより、配線１１７の電位を、配線１１２の電位が変化するタイ
ミングと等しいタイミングで変化させることができる。例えば、配線１１２及び配線１１
７の一方を負荷と接続し、配線１１２及び配線１１７の他方を別の回路と接続するとよい
。なお、トランジスタ１２５を省略することが可能である。なお、図７（Ａ）は、図１（
Ａ）に示す回路にトランジスタ１２４及びトランジスタ１２５を設ける場合の構成を示す
図である。
別の例として、図１（Ａ）、図１（Ｂ）、図５（Ａ）、図５（Ｂ）、図５（Ｃ）、図６（
Ａ）、図６（Ｂ）、図６（Ｃ）及び図７（Ａ）に示す回路において、図７（Ｂ）に示すよ
うに、トランジスタ１０１のゲートと第２の端子との間に容量素子１２６を設けることが
可能である。なお、トランジスタ１２４のゲートと第２の端子との間にも、容量素子１２
６を設けることが可能である。なお、図７（Ｂ）は、図１（Ａ）に示す回路に容量素子１
２６を設ける場合の構成を示す図である。
回路２００は、図１（Ｂ）に示す構成に限定されず、他にも様々な構成とすることができ
る。別の構成の一例について説明する。例えば、図８（Ａ）に示すように、トランジスタ
２０１とトランジスタ２０２とを省略することが可能である。なお、図８（Ａ）に示す回
路２００において、図８（Ｂ）に示すように、トランジスタ２０３のゲートは、ノード１
２と接続することが可能である。また、図８（Ａ）に示す回路２００において、図８（Ｃ
）に示すように、トランジスタ２０３のゲートは、配線１１８と接続することが可能であ
る。配線１１８には、配線１１１に入力される信号の反転信号（反転クロック信号）、又
は配線１１１に入力される信号とは位相がずれた（例えば１８０°、９０°、４５°など
位相がずれた）信号が入力されるとする。そのため、配線１１８は、信号線、クロック信
号線又は反転クロック信号線としての機能を有するとする。ただし、回路２００が有する
機能を実現できれば、回路２００は、前述する構成に限定されない。
上記の回路には、図２（Ａ）に示すタイミングチャートに限定されず、他にも様々なタイ
ミングチャートを用いることができる。その一例について説明する。例えば、図９（Ａ）
に示すように、配線１１１に入力される信号は、非平衡であることが可能である。これに
より、期間Ｃにおいて、配線１１１の電位がＶ２になるタイミングよりも、配線１１５の
電位がＶ１になるタイミングを遅くすることができるため、Ｖ１１２の立ち下がり時間を
短くすることができる。別の例として、図９（Ｂ）に示すように、配線１１１に入力する
信号は、多相のクロック信号とすることが可能である。これにより、消費電力の削減を図
ることができる。なお、図９（Ｂ）は、配線１１１に４相のクロック信号を入力する場合
のタイミングチャートの一例を示す図である。
トランジスタ１０１のＷ／Ｌ（Ｗ：チャネル幅、Ｌ：チャネル長）比は、トランジスタ１
０２、トランジスタ１０３、トランジスタ１０４、トランジスタ１０５のＷ／Ｌ比よりも
大きいことが好ましい。特に、トランジスタ１０１のＷ／Ｌ比は、トランジスタ１０４の
Ｗ／Ｌ比の１．５倍以上、１０倍以下であることが好ましい。より好ましくは、１．８倍
以上、７倍以下である。さらに好ましくは、２倍以上、４倍以下である。また、トランジ
スタ１０２のＷ／Ｌ比は、トランジスタ１０３のＷ／Ｌ比よりも大きいことが好ましい。
なぜなら、トランジスタ１０２の負荷（例えば配線１１２）よりも、トランジスタ１０３
の負荷（例えばノード１１）の方が小さいからである。特に、トランジスタ１０２のＷ／
Ｌ比は、トランジスタ１０３のＷ／Ｌ比の１．５倍以上、８倍以下であることが好ましい
。より好ましくは、２倍以上、６倍以下である。さらに好ましくは、２倍以上、５倍以下
である。また、トランジスタ１０２のチャネル長及びトランジスタ１０３のチャネル長の
少なくとも１つは、トランジスタ１０５のチャネル長よりも大きいことが好ましい。特に
、トランジスタ１０２のチャネル長及びトランジスタ１０３のチャネル長の少なくとも１
つは、トランジスタ１０５のチャネル長の１倍より大きく、４倍以下であることが好まし
い。より好ましくは、１．３倍以上、３倍以下である。さらに好ましくは、１．８倍以上
、２．５倍以下である。
配線１１１の配線幅は、トランジスタ１０１のチャネル幅、トランジスタ１０２のチャネ
ル幅及びトランジスタ１０４のチャネル幅の少なくとも１つよりも小さいことが好ましい
。また、配線１１１の配線幅は、配線１１６の少なくとも一部の配線幅よりも大きい部分
を含むことが好ましい。
本実施の形態で説明される回路として、以下の構成を本発明の一態様として含む。トラン
ジスタ１０１と、トランジスタ１０２と、回路２００を有する半導体装置（図１０（Ａ）
参照）。トランジスタ１０１と、トランジスタ１０３と、回路２００を有する半導体装置
（図１０（Ｂ）参照）。トランジスタ１０１と、トランジスタ１０２と、トランジスタ１
０３と、回路２００を有する半導体装置（図１０（Ｃ）参照）。トランジスタ１０１と、
トランジスタ１０２と、トランジスタ１０４と、回路２００を有する半導体装置（図１０
（Ｄ）参照）。
（実施の形態２）
本実施の形態では、本発明の一態様である表示装置に係わるシフトレジスタ回路について
説明する。本実施の形態のシフトレジスタ回路は、実施の形態１で説明される回路を含む
ことができる。また、本実施の形態のシフトレジスタ回路は、ゲートドライバ回路及び／
又はソースドライバ回路等の表示装置の駆動回路に用いることができる。
図１１は、Ｎ（Ｎは自然数）個の回路３０１（回路３０１＿１乃至３０１＿Ｎと示す）を
有するシフトレジスタ回路の構成例を示す図である。回路３０１としては、実施の形態１
で説明される回路を用いることができる。図１１は、回路３０１として図１（Ａ）に示す
回路が用いられる場合の例を示す。
図１１に示すシフトレジスタ回路の接続関係について説明する。回路３０１＿ｉ（ｉは２
以上Ｎ−１未満の自然数）の接続関係を例にして説明する。回路３０１＿ｉは、配線３１
１＿ｉ、配線３１１＿ｉ−１、配線３１１＿ｉ＋１、配線３１２及び配線３１３の一方、
及び配線３１４と接続される。具体的には、回路３０１＿ｉにおいて、配線１１２は配線
３１１＿ｉと接続され、配線１１４は配線３１１＿ｉ−１と接続され、配線１１５は配線
３１１＿ｉ＋１と接続され、配線１１１は配線３１２及び配線３１３の一方と接続され、
配線１１３は配線３１４と接続される。なお、回路３０１＿ｉにおいて、配線１１１が配
線３１２と接続される場合、回路３０１＿ｉ＋１及び回路３０１＿ｉ−１において、配線
１１１は配線３１３と接続される。なお、回路３０１＿１は、配線１１４が配線３１５と
接続されるところが回路３０１＿ｉと異なる。また、回路３０１＿Ｎは、配線１１５がダ
ミー回路（回路３０１＿Ｄと示す）の出力端子と接続されるところが回路３０１＿ｉと異
なる。なお、回路３０１＿Ｄとしては、回路３０１と同様の構成を用いることが可能であ
るし、回路３０１の構成の一部を用いることが可能である。
図１１に示すシフトレジスタ回路の動作について、図１２に示すタイミングチャートを参
照して説明する。
回路３０１＿ｉの動作を例にして説明する。まず、配線３１１＿ｉ−１の電位（電位Ｖ３
１１＿ｉ−１と示す）がＶ１になる。すると、回路３０１＿ｉは、実施の形態１において
説明した期間Ａにおける動作を行い、配線３１１＿ｉの電位（電位Ｖ３１１＿ｉと示す）
はＶ２になる。その後、配線３１２の電位（電位Ｖ３１２と示す）及び配線３１３の電位
（電位Ｖ３１３と示す）が反転する。すると、回路３０１＿ｉは、実施の形態１において
説明した期間Ｂにおける動作を行い、配線３１１＿ｉの電位はＶ１になる。その後、配線
３１２の電位及び配線３１３の電位が反転し、配線３１１＿ｉ＋１の電位（電位Ｖ３１１
＿ｉ＋１と示す）がＶ１になる。すると、回路３０１＿ｉは、実施の形態１において説明
した期間Ｃにおける動作を行い、配線３１１＿ｉの電位はＶ２になる。その後、回路３０
１＿ｉは、再び配線３１１＿ｉ−１の電位がＶ１になるまで、実施の形態１において説明
した期間Ｄにおける動作を行い、配線３１１＿ｉの電位はＶ２のままである。ただし、回
路３０１＿１は、配線３１５の電位（電位Ｖ３１５と示す）がＶ１になると、期間Ａにお
ける動作を行うところが回路３０１＿ｉと異なる。また、回路３０１＿Ｎは、回路３０１
＿Ｄの出力信号がＶ１になると、期間Ｃにおける動作を行うところが回路３０１＿ｉと異
なる。
以上のように、配線３１１＿１の電位（電位Ｖ３１１＿１と示す）から配線３１１＿Ｎの
電位（電位Ｖ３１１＿Ｎと示す）を順にＶ１にすることができる。そして、実施の形態１
で説明される回路により構成されることにより、図１１に示すシフトレジスタ回路は、実
施の形態１で説明される回路と同様のメリットを得ることができる。
配線３１１（配線３１１＿１から配線３１１＿Ｎのうちの一つ）には、シフトレジスタ回
路の出力信号が入力される。配線３１２には、クロック信号が入力される。配線３１３に
は、配線３１２に入力されるクロック信号とは位相が異なるクロック信号、又は配線３１
２に入力されるクロック信号の反転信号が入力される。配線３１４には、電圧Ｖ２が供給
される。配線３１５には、スタート信号が入力される。
配線３１１は、画素回路又はデマルチプレクサ等の回路にシフトレジスタ回路の出力信号
を伝達するための配線であり、信号線又はゲート信号線としての機能を有する。配線３１
２及び配線３１３は、コントローラ等の外部回路から本実施の形態のシフトレジスタ回路
に、クロック信号等の信号を伝達するための配線であり、信号線又はクロック信号線とし
ての機能を有する。配線３１４は、電源回路等の外部回路から本実施の形態のシフトレジ
スタ回路に、電圧Ｖ２等の電源電圧を供給するための配線であり、電源線、負電源線又は
グラウンド線としての機能を有する。配線３１５は、コントローラ等の外部回路から本実
施の形態のシフトレジスタ回路に、スタート信号を伝達するための配線であり、信号線と
しての機能を有する。
（実施の形態３）
本実施の形態では、実施の形態１又は２で説明される回路を構成するトランジスタの一例
について説明する。具体的には、チャネル領域が酸化物半導体によって形成されるトラン
ジスタの構造及び作製工程の一例について説明する。
酸化物半導体としては、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半
導体、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、Ｉｎ−Ｓｎ−Ｚｎ
−Ｏ系酸化物半導体、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系酸
化物半導体、Ａｌ−Ｇａ−Ｚｎ−Ｏ系酸化物半導体、若しくはＳｎ−Ａｌ−Ｚｎ−Ｏ系酸
化物半導体、又は二元系金属酸化物であるＩｎ−Ｚｎ−Ｏ系酸化物半導体、Ｓｎ−Ｚｎ−
Ｏ系酸化物半導体、Ａｌ−Ｚｎ−Ｏ系酸化物半導体、Ｚｎ−Ｍｇ−Ｏ系酸化物半導体、Ｓ
ｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｍｇ−Ｏ系酸化物半導体、Ｉｎ−Ｏ系酸化物半導体
、Ｓｎ−Ｏ系酸化物半導体、若しくはＺｎ−Ｏ系酸化物半導体などの酸化物半導体を用い
ることができる。また、上記酸化物半導体にＳｉＯ２を添加した酸化物半導体でもよい。
また、酸化物半導体は、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でない）で表
記される物質を用いることができる。ここで、Ｍは、Ｇａ、Ａｌ、ＭｎおよびＣｏから選
ばれた一または複数の金属元素を示す。例えばＭとして、Ｇａ、Ｇａ及びＡｌ、Ｇａ及び
Ｍｎ、またはＧａ及びＣｏなどがある。ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然
数でない）で表記される構造の酸化物半導体のうち、ＭとしてＧａを含む構造の酸化物半
導体を、Ｉｎ−Ｇａ−Ｚｎ−Ｏ酸化物半導体とよび、その薄膜をＩｎ−Ｇａ−Ｚｎ−Ｏ系
膜ともよぶこととする。また、本明細書でいうＩｎ−Ｇａ−Ｚｎ−Ｏで表記される酸化物
半導体材料は、ＩｎＧａＯ３（ＺｎＯ）ｍ（ｍ＞０、且つｍは自然数でない）であり、ｍ
が自然数でないことは、ＩＣＰ−ＭＳ分析や、ＲＢＳ分析を用いて確認することができる
。
チャネル領域が酸化物半導体によって形成されるトランジスタの作製方法の一形態を、図
１３を参照して説明する。
図１３（Ａ）乃至（Ｄ）は、トランジスタの断面構造の一例を示す図である。図１３（Ｄ
）に示すトランジスタ４１０は、チャネルエッチ型と呼ばれるボトムゲート構造の一つで
ある。
また、図１３（Ｄ）には、シングルゲート構造のトランジスタを示すが、必要に応じて、
チャネル領域を複数有するマルチゲート構造のトランジスタとすることができる。
以下、図１３（Ａ）乃至（Ｄ）を用い、基板４００上にトランジスタ４１０を作製する工
程を説明する。
まず、絶縁表面を有する基板４００上に導電膜を形成した後、第１のフォトリソグラフィ
工程によりゲート電極層４１１を形成する。
絶縁表面を有する基板４００に使用することができる基板に大きな制限はないが、少なく
とも、後の加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、バ
リウムホウケイ酸ガラスやアルミノホウケイ酸ガラスなどのガラス基板を用いることがで
きる。また、後の加熱処理の温度が高い場合には、歪み点が７３０℃以上のガラス基板を
用いると良い。
下地膜となる絶縁膜を基板４００とゲート電極層４１１の間に設けてもよい。下地膜は、
基板４００からの不純物元素の拡散を防止する機能があり、窒化シリコン膜、酸化シリコ
ン膜、窒化酸化シリコン膜、又は酸化窒化シリコン膜から選ばれた一又は複数の膜による
積層構造により形成することができる。
また、ゲート電極層４１１は、モリブデン、チタン、クロム、タンタル、タングステン、
アルミニウム、銅、ネオジム、スカンジウム等の金属材料又はこれらを主成分とする合金
材料を用いて、単層で又は積層して形成することができる。
次いで、ゲート電極層４１１上にゲート絶縁層４０２を形成する。
ゲート絶縁層４０２は、プラズマＣＶＤ法又はスパッタリング法等を用いて、酸化シリコ
ン層、窒化シリコン層、酸化窒化シリコン層、窒化酸化シリコン層、若しくは酸化アルミ
ニウム層を単層で又は積層して形成することができる。また、ゲート絶縁層として酸化ハ
フニウム（ＨｆＯｘ）、酸化タンタル（ＴａＯｘ）等のＨｉｇｈ−ｋ材料を用いることも
できる。ゲート絶縁層４０２の膜厚は、１００ｎｍ以上５００ｎｍ以下とし、積層の場合
は、例えば、膜厚５０ｎｍ以上２００ｎｍ以下の第１のゲート絶縁層と、第１のゲート絶
縁層上に膜厚５ｎｍ以上３００ｎｍ以下の第２のゲート絶縁層の積層とする。
本実施の形態では、ゲート絶縁層４０２としてプラズマＣＶＤ法により膜厚１００ｎｍ以
下の酸化窒化シリコン層を形成する。
また、ゲート絶縁層４０２として、高密度プラズマ装置を用い、酸化窒化珪素層の形成を
行ってもよい。ここで高密度プラズマ装置は、１×１０１１／ｃｍ３以上のプラズマ密度
を達成できる装置を指している。例えば、３ｋＷ〜６ｋＷのマイクロ波電力を印加してプ
ラズマを発生させて、絶縁層の成膜を行う。高密度プラズマ装置により得られた絶縁層は
、一定した厚さの膜形成ができるため段差被覆性に優れている。また、高密度プラズマ装
置により得られる絶縁層は、薄い膜の厚みを精密に制御することができる。
高密度プラズマ装置により得られる絶縁層は、従来の平行平板型のＰＣＶＤ装置で得られ
る絶縁層とは膜質が大きく異なっており、同じエッチャントを用いてエッチング速度を比
較した場合において、平行平板型のＰＣＶＤ装置で得られる絶縁層の１０％以上または２
０％以上エッチング速度が遅く、高密度プラズマ装置で得られる絶縁層は緻密な層と言え
る。
なお、後の工程でｉ型化又は実質的にｉ型化される酸化物半導体（高純度化された酸化物
半導体）は界面準位、界面電荷に対して極めて敏感であるため、ゲート絶縁層との界面は
重要である。そのため高純度化された酸化物半導体に接するゲート絶縁層（ＧＩ）は、高
品質化が要求される。従ってμ波（２．４５ＧＨｚ）を用いた高密度プラズマＣＶＤは、
緻密で絶縁耐圧の高い高品質な絶縁層を形成できるので好ましい。高純度化された酸化物
半導体と高品質ゲート絶縁層が密接することにより、界面準位を低減して界面特性を良好
なものとすることができるからである。ゲート絶縁層としての膜質が良好であることは勿
論のこと、酸化物半導体との界面準位密度を低減し、良好な界面を形成できることが重要
である。
次いで、ゲート絶縁層４０２上に、膜厚２ｎｍ以上２００ｎｍ以下の酸化物半導体膜４３
０を形成する。酸化物半導体膜４３０は、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系やＩｎ−Ｚｎ−Ｏ系な
どの酸化物半導体膜を用いる。本実施の形態では、酸化物半導体膜４３０として、Ｉｎ−
Ｇａ−Ｚｎ−Ｏ系酸化物半導体ターゲットを用いてスパッタ法により成膜する。この段階
での断面図が図１３（Ａ）に相当する。また、酸化物半導体膜４３０は、希ガス（代表的
にはアルゴン）雰囲気下、酸素雰囲気下、又は希ガス（代表的にはアルゴン）及び酸素の
混合雰囲気下においてスパッタ法により形成することができる。
ここでは、Ｉｎ、Ｇａ、及びＺｎを含む金属酸化物ターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３
：ＺｎＯ＝１：１：１［ｍｏｌ数比］）を用いて、基板とターゲットの間との距離を１０
０ｍｍ、圧力０．２Ｐａ、直流（ＤＣ）電源０．５ｋＷ、アルゴン及び酸素（アルゴン：
酸素＝３０ｓｃｃｍ：２０ｓｃｃｍ、酸素流量比率４０％）雰囲気下で成膜する。なお、
パルス直流（ＤＣ）電源を用いると、成膜時に発生する粉状物質が軽減でき、膜厚分布も
均一となるために好ましい。Ｉｎ−Ｇａ−Ｚｎ−Ｏ系膜の膜厚は、５ｎｍ以上２００ｎｍ
以下とする。本実施の形態では、酸化物半導体膜として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系金属酸
化物ターゲットを用いてスパッタ法により膜厚２０ｎｍのＩｎ−Ｇａ−Ｚｎ−Ｏ系膜を成
膜する。次いで、酸化物半導体膜４３０を第２のフォトリソグラフィ工程により島状の酸
化物半導体層に加工する。
次いで、酸化物半導体層の脱水化または脱水素化を行う。脱水化または脱水素化を行う第
１の加熱処理の温度は、４００℃以上７５０℃以下、好ましくは４００℃以上基板の歪み
点未満とする。ここでは、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導
体層に対して窒素雰囲気下４５０℃において１時間の加熱処理を行った後、大気に触れる
ことなく、酸化物半導体層への水や水素の混入を防ぎ、酸化物半導体層４３１を得る（図
１３（Ｂ）参照）。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱
輻射によって、被処理物を加熱する装置を備えていてもよい。例えば、ＧＲＴＡ（Ｇａｓ
Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａ
ｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒ
ｍａｌ Ａｎｎｅａｌｉｎｇ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンラ
ンプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナト
リウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処
理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置で
ある。気体には、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理
物と反応しない不活性気体が用いられる。
例えば、第１の加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基
板を移動させて入れ、数分間加熱した後、基板を移動させて高温に加熱した不活性ガス中
から出すＧＲＴＡを行ってもよい。ＧＲＴＡを用いると短時間での高温加熱処理が可能と
なる。
なお、第１の加熱処理の雰囲気においては、窒素、またはヘリウム、ネオン、アルゴン等
の希ガス、乾燥空気に、水、水素などが含まれないことが好ましい。例えば、加熱処理装
置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９
．９９９９％）以上、好ましくは７Ｎ（９９．９９９９９％）以上、（即ち不純物濃度を
１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、酸化物半導体層の第１の加熱処理は、島状の酸化物半導体層に加工する前の酸化物
半導体膜４３０に対して行うこともできる。その場合には、第１の加熱処理後に、加熱装
置から基板を取り出し、第２のフォトリソグラフィ工程を行う。
また、ゲート絶縁層４０２に開口部を形成する場合、その工程は酸化物半導体膜４３０に
脱水化または脱水素化処理を行う前でも行った後に行ってもよい。
なお、ここでの酸化物半導体膜４３０のエッチングは、ウェットエッチングに限定されず
ドライエッチングを用いてもよい。
ドライエッチングに用いる酸化物半導体膜４３０のエッチングガスとしては、塩素を含む
ガス（例えば塩素（Ｃｌ２）、三塩化硼素（ＢＣｌ３）など）が好ましい。
ウェットエッチングに用いる酸化物半導体膜４３０のエッチング液としては、燐酸と酢酸
と硝酸を混ぜた溶液、アンモニア過水（３１重量％過酸化水素水：２８重量％アンモニア
水：水＝５：２：２）などを用いることができる。また、ＩＴＯ０７Ｎ（関東化学社製）
を用いてもよい。
次いで、ゲート絶縁層４０２、及び酸化物半導体層４３１上に、金属導電膜を形成する。
金属導電膜をスパッタ法や真空蒸着法で形成すればよい。金属導電膜の材料としては、ア
ルミニウム（Ａｌ）、クロム（Ｃｒ）、銅（Ｃｕ）、タンタル（Ｔａ）、チタン（Ｔｉ）
、モリブデン（Ｍｏ）、タングステン（Ｗ）、ネオジム（Ｎｄ）、スカンジウム（Ｓｃ）
から選ばれた元素、上述した元素を成分とする合金、又は上述した元素を組み合わせた合
金等が挙げられる。また、上述した元素の窒化膜を用いてもよい。また、マンガン（Ｍｎ
）、マグネシウム（Ｍｇ）、ジルコニウム（Ｚｒ）、ベリリウム（Ｂｅ）、イットリウム
（Ｙ）のいずれか一または複数から選択された材料を用いてもよい。また、金属導電膜は
、単層構造でも、２層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウ
ム膜の単層構造、アルミニウム膜上にチタン膜を積層する２層構造、チタン膜上にアルミ
ニウム膜を積層し、さらにアルミニウム膜上にチタン膜を積層する３層構造などが挙げら
れる。
金属導電膜形成後に加熱処理を行う場合には、この加熱処理に耐える耐熱性を金属導電膜
に持たせることが好ましい。
第３のフォトリソグラフィ工程により金属導電膜上にレジストマスクを形成し、選択的に
エッチングを行ってソース電極層４１５ａ、ドレイン電極層４１５ｂを形成した後、レジ
ストマスクを除去する（図１３（Ｃ）参照）。
本実施の形態では、金属導電膜としてチタン膜を用いて、酸化物半導体層４３１にはＩｎ
−Ｇａ−Ｚｎ−Ｏ系酸化物を用いて、エッチャントとしてアンモニア過水（アンモニア、
水、過酸化水素水の混合液）を用いる。
なお、第３のフォトリソグラフィ工程では、酸化物半導体層４３１は一部のみがエッチン
グされ、溝部（凹部）を有する酸化物半導体層となることもある。
また、フォトリソグラフィ工程で用いるフォトマスク数及び工程数を削減するため、透過
した光が複数の強度となる露光マスクである多階調マスクによって形成されたレジストマ
スクを用いてエッチング工程を行ってもよい。多階調マスクを用いて形成したレジストマ
スクは複数の膜厚を有する形状となり、アッシングを行うことでさらに形状を変形するこ
とができるため、異なるパターンに加工する複数のエッチング工程に用いることができる
。よって、一枚の多階調マスクによって、少なくとも二種類以上の異なるパターンに対応
するレジストマスクを形成することができる。よって露光マスク数を削減することができ
、対応するフォトリソグラフィ工程も削減できるため、工程の簡略化が可能となる。
次いで、亜酸化窒素（Ｎ２Ｏ）、窒素（Ｎ２）、またはアルゴン（Ａｒ）などのガスを用
いたプラズマ処理を行う。このプラズマ処理によって露出している酸化物半導体層の表面
に付着した吸着水などを除去する。また、酸素とアルゴンの混合ガスを用いてプラズマ処
理を行ってもよい。
プラズマ処理を行った後、大気に触れることなく、酸化物半導体層４３１の一部に接する
保護絶縁膜となる酸化物絶縁層４１６を形成する。
酸化物絶縁層４１６は、少なくとも１ｎｍ以上の膜厚とし、スパッタ法など、酸化物絶縁
層４１６に水、水素等の不純物を混入させない方法を適宜用いて形成することができる。
酸化物絶縁層４１６に水素が含まれると、その水素の酸化物半導体層への侵入が生じ酸化
物半導体層４３１のバックチャネルが低抵抗化（Ｎ型化）してしまい、寄生チャネルが形
成される。よって、酸化物絶縁層４１６はできるだけ水素を含まない膜になるように、成
膜方法に水素を用いないことが重要である。
本実施の形態では、酸化物絶縁層４１６として膜厚２００ｎｍの酸化シリコン膜をスパッ
タ法を用いて成膜する。成膜時の基板温度は、室温以上３００℃以下とすればよく、本実
施の形態では１００℃とする。酸化珪素膜のスパッタ法による成膜は、希ガス（代表的に
はアルゴン）雰囲気下、酸素雰囲気下、または希ガス（代表的にはアルゴン）及び酸素雰
囲気下において行うことができる。また、ターゲットとして酸化シリコンターゲットまた
はシリコンターゲットを用いることができる。例えば、シリコンターゲットを用いて、酸
素、及び窒素雰囲気下でスパッタ法により酸化シリコン膜を形成することができる。
次いで、不活性ガス雰囲気下、乾燥空気雰囲気下、または酸素ガス雰囲気下で第２の加熱
処理（好ましくは２００℃以上４００℃以下、例えば２５０℃以上３５０℃以下）を行う
。例えば、窒素雰囲気下で２５０℃、１時間の第２の加熱処理を行う。第２の加熱処理を
行うと、酸化物半導体層の一部（チャネル領域）が酸化物絶縁層４１６と接した状態で加
熱される。これにより、酸化物半導体層の一部（チャネル領域）に酸素が供給される。
以上の工程を経ることによって、酸化物半導体層に対して脱水化または脱水素化のための
加熱処理を行った後、酸化物半導体層の一部（チャネル領域）を選択的に酸素過剰な状態
とする。以上の工程でトランジスタ４１０が形成される。
さらに大気中、１００℃以上２００℃以下、１時間以上３０時間以下での加熱処理を行っ
てもよい。本実施の形態では１５０℃で１０時間加熱処理を行う。この加熱処理は一定の
加熱温度を保持して加熱してもよいし、室温から、１００℃以上２００℃以下の加熱温度
への昇温と、加熱温度から室温までの降温を複数回くりかえして行ってもよい。
酸化物絶縁層４１６上にさらに保護絶縁層を形成してもよい。例えば、ＲＦスパッタ法を
用いて窒化珪素膜を形成する。ＲＦスパッタ法は、量産性がよいため、保護絶縁層の成膜
方法として好ましい。保護絶縁層は、水分や、水素イオンや、ＯＨ−などの不純物を含ま
ず、これらが外部から侵入することをブロックする無機絶縁膜を用い、窒化珪素膜、窒化
アルミニウム膜、窒化酸化珪素膜、酸化窒化アルミニウム膜などを用いる。本実施の形態
では、保護絶縁層として保護絶縁層４０３を、窒化珪素膜を用いて形成する（図１３（Ｄ
）参照）。
本実施の形態においてトランジスタ４１０の酸化物半導体層は、ｎ型不純物である水素を
酸化物半導体から除去し、酸化物半導体の主成分以外に不純物が極力含まれないように高
純度化することにより真性（ｉ型）とし、又は実質的に真性型としたものである。すなわ
ち、不純物を添加してｉ型化するのでなく、水素や水等の不純物を極力除去したことによ
り、高純度化されたｉ型（真性半導体）又はそれに近づけることを特徴としている。そう
することにより、フェルミ準位（Ｅｆ）を真性フェルミ準位（Ｅｉ）と同じレベルにまで
することができる。
酸化物半導体のバンドギャップ（Ｅｇ）が３．１５ｅＶであり、電子親和力（χ）は４．
３ｅＶであると言われている。ソース電極層及びドレイン電極層を構成するチタン（Ｔｉ
）の仕事関数は、酸化物半導体の電子親和力（χ）とほぼ等しい。この場合、金属−酸化
物半導体界面において、電子に対してショットキー型の障壁は形成されない。
例えば、トランジスタのチャネル幅Ｗが１×１０４μｍでチャネル長Ｌが３μｍの素子で
あっても、室温において、オフ電流が１０−１３Ａ以下であり、Ｓ値が０．１Ｖ／ｄｅｃ
ａｄｅ（ゲート絶縁層膜厚１００ｎｍ）であることが可能である。
このように、酸化物半導体の主成分以外に不純物が極力含まれないように高純度化するこ
とにより、トランジスタ４１０の動作を良好なものとすることができる。
上述した酸化物半導体は、電気的特性変動を抑止するため、変動要因となる水素、水分、
水酸基又は水素化物（水素化合物ともいう）などの不純物を意図的に排除し、かつ不純物
の排除工程によって同時に減少してしまう酸化物半導体を構成する主成分である酸素を供
給することから高純度化及び電気的にＩ型（真性）化された酸化物半導体である。
よって酸化物半導体中の水素は少なければ少ないほどよい。また、高純度化された酸化物
半導体中にはキャリアが極めて少なく（ゼロに近い）、キャリア密度は１×１０１２／ｃ
ｍ３未満、好ましくは１×１０１１／ｃｍ３未満である。即ち、酸化物半導体層のキャリ
ア密度は、限りなくゼロに近くする。酸化物半導体層中にキャリアが極めて少ないため、
トランジスタでは、オフ電流を少なくすることができる。オフ電流は少なければ少ないほ
ど好ましい。トランジスタは、チャネル幅（ｗ）１μｍあたりの電流値が１００ａＡ以下
、好ましくは１０ｚＡ（ゼプトアンペア）以下、更に好ましくは１ｚＡ以下である。さら
に、ｐｎ接合がなく、ホットキャリア劣化がないため、これらにトランジスタの電気的特
性が影響を受けない。
このように酸化物半導体層に含まれる水素を徹底的に除去することにより高純度化された
酸化物半導体をチャネル領域に用いたトランジスタは、オフ電流を極めて小さくすること
ができる。つまり、トランジスタの非導通状態において、酸化物半導体層は絶縁体とみな
せて回路設計を行うことができる。一方で、酸化物半導体層は、トランジスタの導通状態
においては、非晶質シリコンで形成される半導体層よりも高い電流供給能力を見込むこと
ができる。
また、低温ポリシリコンを具備するトランジスタでは、酸化物半導体を用いて作製された
トランジスタと比べて、オフ電流が１００００倍程度大きい値であると見積もって設計を
行っている。そのため、酸化物半導体を有するトランジスタでは、低温ポリシリコンを具
備するトランジスタに比べて、保持容量が同等（０．１ｐＦ程度）である際、電圧の保持
期間を１００００倍程度に引き延ばすことができる。一例として、動画表示を毎秒６０フ
レームで行う場合、１回の信号書き込みによる保持期間を１００００倍の１６０秒程度と
することができる。そして、少ない画像信号の書き込み回数でも、表示部での静止画の表
示を行うことができる。
（実施の形態４）
本実施の形態では、本発明の一態様に係わる表示装置の例について説明する。
図１４（Ａ）は、実施の形態２のシフトレジスタ回路が用いられる表示装置の例を示す。
図１４（Ａ）に示す表示装置は、タイミングコントローラ５３６０と、ソースドライバ回
路５３６２、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２を有
する駆動回路５３６１と、画素部５３６４とを有する。画素部５３６４には、ソースドラ
イバ回路５３６２から複数のソース信号線５３７１が延伸して配置され、ゲートドライバ
回路５３６３＿１及びゲートドライバ回路５３６３＿２から複数のゲート信号線５３７２
が延伸して配置されている。複数のソース信号線５３７１と複数のゲート信号線５３７２
との交差領域には、各々、画素５３６７がマトリクス状に配置される。
なお、表示装置は、照明装置とその制御回路などを有することができる。この場合、画素
５３６７は、液晶素子を有するとよい。
なお、ゲートドライバ回路５３６３＿１とゲートドライバ回路５３６３＿２との一方を省
略することができる。
タイミングコントローラ５３６０は、駆動回路５３６１に制御信号を供給することにより
、駆動回路５３６１の動作を制御する機能を有する回路である。例えば、タイミングコン
トローラ５３６０は、ソースドライバ回路５３６２に、スタート信号ＳＳＰ、クロック信
号ＳＣＫ、反転クロック信号ＳＣＫＢ、映像信号ＤＡＴＡ、ラッチ信号ＬＡＴ等の制御信
号を供給する。また、タイミングコントローラ５３６０は、ゲートドライバ回路５３６３
＿１及びゲートドライバ回路５３６３＿２に、スタート信号ＧＳＰ、クロック信号ＧＣＫ
、反転クロック信号ＧＣＫＢ等の制御信号を供給する。
ソースドライバ回路５３６２は、複数のソース信号線５３７１に映像信号をそれぞれ出力
する機能を有する回路であり、駆動回路又は信号線駆動回路などと呼ぶことができる。映
像信号は、画素５３６７に入力され、画素５３６７を構成する表示素子は、映像信号に応
じた階調となる。
ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２は、各行の画素５
３６７を順番に選択する機能を有する回路であり、駆動回路又は走査線駆動回路と呼ぶこ
とができる。画素５３６７を選択するタイミングの制御は、ゲートドライバ回路５３６３
＿１及びゲートドライバ回路５３６３＿２がゲート信号線５３７２にゲート信号を出力す
ることにより行われる。
なお、図１４（Ａ）に示す表示装置において、ゲートドライバ回路５３６３＿１及びゲー
トドライバ回路５３６３＿２は、画素部５３６４と同じ基板に形成することができる。図
１４（Ｂ）は、画素部５３６４と同じ基板（基板５３８０と示す）に、ゲートドライバ回
路５３６３＿１及びゲートドライバ回路５３６３＿２が形成される場合の例を示す。なお
、基板５３８０と外部回路とは、端子５３８１を介して接続される。
なお、図１４（Ａ）に示す表示装置において、ソースドライバ回路５３６２の一部（例え
ばスイッチ、マルチプレクサ、シフトレジスタ回路、デコーダ回路、インバータ回路、バ
ッファ回路、及び／又はレベルシフタ回路など）は、画素部５３６４と同じ基板に形成す
ることができる。図１４（Ｃ）は、画素部５３６４と同じ基板（基板５３８０と示す）に
、ゲートドライバ回路５３６３＿１及びゲートドライバ回路５３６３＿２とソースドライ
バ回路５３６２の一部（５３６２ａと示す）が形成され、ソースドライバ回路５３６２の
別の部分（５３６２ｂと示す）は基板５３８０とは異なる基板に形成される場合の例を示
す。
表示装置の駆動回路又は駆動回路の一部として、実施の形態２で説明されるシフトレジス
タ回路を用いることができる。特に、表示装置の駆動回路が実施の形態３で説明されるト
ランジスタにより構成される場合、実施の形態２で説明されるシフトレジスタ回路を用い
ることで、駆動回路の駆動能力の向上を図ることができる。そのため、表示装置を大型に
することができる。または、表示装置の解像度の向上を図ることができる。または、駆動
回路のレイアウト面積を小さくすることができるので、表示装置の額縁を小さくすること
ができる。
（実施の形態５）
本実施の形態においては、電子機器の例について説明する。
図１５（Ａ）乃至図１５（Ｈ）、図１６（Ａ）乃至図１６（Ｄ）は、電子機器を示す図で
ある。これらの電子機器は、筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤ
ランプ５００４、操作キー５００５（電源スイッチ、又は操作スイッチを含む）、接続端
子５００６、センサ５００７（力、変位、位置、速度、加速度、角速度、回転数、距離、
光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、
流量、湿度、傾度、振動、におい又は赤外線を測定する機能を有する）、マイクロフォン
５００８、等を有することができる。
図１５（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９、
赤外線ポート５０１０、等を有することができる。図１５（Ｂ）は記録媒体を備えた携帯
型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表示
部５００２、記録媒体読込部５０１１、等を有することができる。図１５（Ｃ）はゴーグ
ル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２、
イヤホン５０１３、等を有することができる。図１５（Ｄ）は携帯型遊技機であり、上述
したものの他に、記録媒体読込部５０１１、等を有することができる。図１５（Ｅ）はプ
ロジェクタであり、上述したものの他に、光源５０３３、投射レンズ５０３４、等を有す
ることができる。図１５（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部
５００２、記録媒体読込部５０１１、等を有することができる。図１５（Ｇ）はテレビ受
像機であり、上述したものの他に、チューナ、画像処理部、等を有することができる。図
１５（Ｈ）は持ち運び型テレビ受像機であり、上述したものの他に、信号の送受信が可能
な充電器５０１７、等を有することができる。図１６（Ａ）はディスプレイであり、上述
したものの他に、支持台５０１８、等を有することができる。図１６（Ｂ）はカメラであ
り、上述したものの他に、外部接続ポート５０１９、シャッターボタン５０１５、受像部
５０１６、等を有することができる。図１６（Ｃ）はコンピュータであり、上述したもの
の他に、ポインティングデバイス５０２０、外部接続ポート５０１９、リーダ／ライタ５
０２１、等を有することができる。図１６（Ｄ）は携帯電話機であり、上述したものの他
に、アンテナ、ワンセグ（携帯電話・移動端末向けの１セグメント部分受信サービス）用
チューナ、等を有することができる。
図１５（Ａ）乃至図１５（Ｈ）、図１６（Ａ）乃至図１６（Ｄ）に示す電子機器は、様々
な機能を有することができる。例えば、様々な情報（静止画、動画、テキスト画像など）
を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する
機能、様々なソフトウェア（プログラム）によって処理を制御する機能、無線通信機能、
無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を
用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又
はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の
表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一
つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した
画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、
受像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影
した画像を自動または手動で補正する機能、撮影した画像を記録媒体（外部又はカメラに
内蔵）に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる
。なお、図１５（Ａ）乃至図１５（Ｈ）、図１６（Ａ）乃至図１６（Ｄ）に示す電子機器
が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
図１６（Ｅ）に、表示装置を、建造物と一体にして設けた例について示す。図１６（Ｅ）
は、筐体５０２２、表示部５０２３、操作部であるリモコン装置５０２４、スピーカ５０
２５等を含む。表示装置は、壁かけ型として建物と一体となっており、広い設置スペース
を必要とすることなく設置可能である。
図１６（Ｆ）に、建造物内に表示装置を、建造物と一体にして設けた別の例について示す
。表示パネル５０２６は、ユニットバス５０２７と一体に取り付けられており、入浴者は
表示パネル５０２６の視聴が可能になる。
なお、本実施の形態において、建造物として壁、ユニットバスを例としたが、本実施の形
態はこれに限定されず、様々な建造物に表示装置を設置することができる。
次に、表示装置を、移動体と一体にして設けた例について示す。
図１６（Ｇ）は、表示装置を、自動車に設けた例について示した図である。表示パネル５
０２８は、自動車の車体５０２９に取り付けられており、車体の動作又は車体内外から入
力される情報をオンデマンドに表示することができる。なお、ナビゲーション機能を有し
ていてもよい。
図１６（Ｈ）は、表示装置を、旅客用飛行機と一体にして設けた例について示した図であ
る。図１６（Ｈ）は、旅客用飛行機の座席上部の天井５０３０に表示パネル５０３１を設
けたときの、使用時の形状について示した図である。表示パネル５０３１は、天井５０３
０とヒンジ部５０３２を介して一体に取り付けられており、ヒンジ部５０３２の伸縮によ
り乗客は表示パネル５０３１の視聴が可能になる。表示パネル５０３１は乗客が操作する
ことで情報を表示する機能を有する。
なお、本実施の形態において、移動体としては自動車車体、飛行機機体について例示した
がこれに限定されず、自動二輪車、自動四輪車（自動車、バス等を含む）、電車（モノレ
ール、鉄道等を含む）、船舶等、様々なものに設置することができる。
本実施の形態に示す電子機器に、実施の形態２のシフトレジスタ回路を搭載することが好
ましい。特に、電子機器の表示部を駆動するための回路として、実施の形態２のシフトレ
ジスタ回路を搭載することが好ましい。実施の形態２のシフトレジスタ回路を電子機器の
表示部を駆動するための回路として搭載することで、駆動回路の面積を縮小することがで
き、表示部を大型化することができる。また、表示部の解像度の向上を図ることができる
。
１１ ノード
１２ ノード
２１ ノード
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１０５ トランジスタ
１１１ 配線
１１２ 配線
１１３ 配線
１１４ 配線
１１５ 配線
１１６ 配線
１１７ 配線
１１８ 配線
１２１ トランジスタ
１２２ トランジスタ
１２３ トランジスタ
１２４ トランジスタ
１２５ トランジスタ
１２６ 容量素子
２００ 回路
２０１ トランジスタ
２０２ トランジスタ
２０３ トランジスタ
２０４ トランジスタ
３０１ 回路
３１１ 配線
３１２ 配線
３１３ 配線
３１４ 配線
３１５ 配線
４００ 基板
４０２ ゲート絶縁層
４０３ 保護絶縁層
４１０ トランジスタ
４１１ ゲート電極層
４１５ａ ソース電極層
４１５ｂ ドレイン電極層
４１６ 酸化物絶縁層
４３０ 酸化物半導体膜
４３１ 酸化物半導体層
５０００ 筐体
５００１ 表示部
５００２ 第２表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ 支持台
５０１９ 外部接続ポート
５０２０ ポインティングデバイス
５０２１ リーダ／ライタ
５０２２ 筐体
５０２３ 表示部
５０２４ リモコン装置
５０２５ スピーカ
５０２６ 表示パネル
５０２７ ユニットバス
５０２８ 表示パネル
５０２９ 車体
５０３０ 天井
５０３１ 表示パネル
５０３２ ヒンジ部
５３６０ タイミングコントローラ
５３６１ 回路
５３６２ 回路
５３６２ａ 回路
５３６２ｂ 回路
５３６３＿１ 回路
５３６３＿２ 回路
５３６４ 画素部
５３６７ 画素
５３７１ ソース信号線
５３７２ ゲート信号線
５３８０ 基板
５３８１ 端子

Claims (3)

  1. 第１乃至第６のトランジスタを有し、
    前記第１乃至第６のトランジスタのそれぞれは、チャネル形成領域に酸化物半導体を有し、
    前記第１のトランジスタのソース又はドレインの一方には、第１のクロック信号が入力され、
    前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのゲートには、第２のクロック信号が入力され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第３のトランジスタのＷ／Ｌよりも大きいことを特徴とする半導体装置。
  2. 第１乃至第６のトランジスタを有し、
    前記第１乃至第６のトランジスタのそれぞれは、チャネル形成領域に酸化物半導体を有し、
    前記第１のトランジスタのソース又はドレインの一方には、第１のクロック信号が入力され、
    前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのゲートには、第２のクロック信号が入力され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第３のトランジスタのＷ／Ｌの１．５倍以上、８倍以下であることを特徴とする半導体装置。
  3. 第１乃至第６のトランジスタを有し、
    前記第１乃至第６のトランジスタのそれぞれは、チャネル形成領域に酸化物半導体を有し、
    前記第１のトランジスタのソース又はドレインの一方には、第１のクロック信号が入力され、
    前記第１のトランジスタのソース又はドレインの他方は、第１の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
    前記第３のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、前記第１の配線と電気的に接続され、
    前記第３のトランジスタのゲートは、前記第１のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの一方は、前記第１のトランジスタのゲートと電気的に接続され、
    前記第４のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの一方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第５のトランジスタのゲートには、第２のクロック信号が入力され、
    前記第６のトランジスタのソース又はドレインの一方は、前記第２の配線と電気的に接続され、
    前記第６のトランジスタのソース又はドレインの他方は、前記第２のトランジスタのゲートと電気的に接続され、
    前記第６のトランジスタのゲートは、前記第１のトランジスタのゲートと電気的に接続され、
    前記第２のトランジスタのＷ／Ｌ（Ｗはチャネル幅、Ｌはチャネル長）は、前記第３のトランジスタＷ／Ｌの２倍以上、５倍以下であることを特徴とする半導体装置。
JP2015153061A 2010-02-18 2015-08-03 半導体装置 Active JP6140776B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2015153061A JP6140776B2 (ja) 2010-02-18 2015-08-03 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010033669 2010-02-18
JP2010033669 2010-02-18
JP2015153061A JP6140776B2 (ja) 2010-02-18 2015-08-03 半導体装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2011031880A Division JP6013706B2 (ja) 2010-02-18 2011-02-17 半導体装置

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2017056821A Division JP6138394B1 (ja) 2010-02-18 2017-03-23 半導体装置及び半導体装置の作製方法
JP2017090938A Division JP6353116B2 (ja) 2010-02-18 2017-05-01 半導体装置及び半導体装置の作製方法

Publications (2)

Publication Number Publication Date
JP2016026367A JP2016026367A (ja) 2016-02-12
JP6140776B2 true JP6140776B2 (ja) 2017-05-31

Family

ID=44369335

Family Applications (8)

Application Number Title Priority Date Filing Date
JP2011031880A Active JP6013706B2 (ja) 2010-02-18 2011-02-17 半導体装置
JP2015153061A Active JP6140776B2 (ja) 2010-02-18 2015-08-03 半導体装置
JP2017056821A Active JP6138394B1 (ja) 2010-02-18 2017-03-23 半導体装置及び半導体装置の作製方法
JP2017090938A Active JP6353116B2 (ja) 2010-02-18 2017-05-01 半導体装置及び半導体装置の作製方法
JP2018109329A Active JP6678202B2 (ja) 2010-02-18 2018-06-07 半導体装置及び電子機器
JP2020045040A Active JP6920495B2 (ja) 2010-02-18 2020-03-16 半導体装置
JP2021121547A Active JP7274536B2 (ja) 2010-02-18 2021-07-26 半導体装置
JP2023075718A Pending JP2023109784A (ja) 2010-02-18 2023-05-01 半導体装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2011031880A Active JP6013706B2 (ja) 2010-02-18 2011-02-17 半導体装置

Family Applications After (6)

Application Number Title Priority Date Filing Date
JP2017056821A Active JP6138394B1 (ja) 2010-02-18 2017-03-23 半導体装置及び半導体装置の作製方法
JP2017090938A Active JP6353116B2 (ja) 2010-02-18 2017-05-01 半導体装置及び半導体装置の作製方法
JP2018109329A Active JP6678202B2 (ja) 2010-02-18 2018-06-07 半導体装置及び電子機器
JP2020045040A Active JP6920495B2 (ja) 2010-02-18 2020-03-16 半導体装置
JP2021121547A Active JP7274536B2 (ja) 2010-02-18 2021-07-26 半導体装置
JP2023075718A Pending JP2023109784A (ja) 2010-02-18 2023-05-01 半導体装置

Country Status (5)

Country Link
US (8) US8605073B2 (ja)
JP (8) JP6013706B2 (ja)
KR (10) KR101774470B1 (ja)
TW (7) TWI522994B (ja)
WO (1) WO2011102227A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120162121A1 (en) 2010-12-22 2012-06-28 Shih Chang Chang Slew rate and shunting control separation
CN102654982B (zh) * 2011-05-16 2013-12-04 京东方科技集团股份有限公司 移位寄存器单元电路、移位寄存器、阵列基板及液晶显示器
US9319036B2 (en) * 2011-05-20 2016-04-19 Apple Inc. Gate signal adjustment circuit
US8736315B2 (en) 2011-09-30 2014-05-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2013093565A (ja) 2011-10-07 2013-05-16 Semiconductor Energy Lab Co Ltd 半導体装置
JP6099372B2 (ja) 2011-12-05 2017-03-22 株式会社半導体エネルギー研究所 半導体装置及び電子機器
US9058892B2 (en) * 2012-03-14 2015-06-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and shift register
US9070546B2 (en) * 2012-09-07 2015-06-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US10068543B2 (en) 2013-06-28 2018-09-04 Sharp Kabushiki Kaisha Unit shift register circuit, shift register circuit, method for controlling unit shift register circuit, and display device
JP6426402B2 (ja) * 2013-08-30 2018-11-21 株式会社半導体エネルギー研究所 表示装置
KR102226235B1 (ko) * 2013-10-07 2021-03-11 엘지디스플레이 주식회사 쉬프트 레지스터
US10223975B2 (en) * 2013-10-18 2019-03-05 Apple Inc. Organic light emitting diode displays with improved driver circuitry
TW202307813A (zh) 2014-02-21 2023-02-16 日商半導體能源研究所股份有限公司 半導體裝置及電子裝置
KR102175405B1 (ko) * 2014-02-28 2020-11-06 엘지디스플레이 주식회사 쉬프트 레지스터
TWI532033B (zh) * 2014-04-08 2016-05-01 友達光電股份有限公司 顯示面板與閘極驅動器
US10199006B2 (en) * 2014-04-24 2019-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display module, and electronic device
JP6521794B2 (ja) 2014-09-03 2019-05-29 株式会社半導体エネルギー研究所 半導体装置、及び電子機器
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9537338B2 (en) 2014-09-16 2017-01-03 Navitas Semiconductor Inc. Level shift and inverter circuits for GaN devices
WO2016047544A1 (ja) * 2014-09-22 2016-03-31 シャープ株式会社 シフトレジスタ、それを備えた表示装置、およびシフトレジスタの駆動方法
US9780157B2 (en) * 2014-12-23 2017-10-03 Lg Display Co., Ltd. Flexible display device with gate-in-panel circuit
KR102282028B1 (ko) 2015-01-14 2021-07-29 삼성디스플레이 주식회사 게이트 구동 회로
US10296121B2 (en) * 2015-07-09 2019-05-21 Sharp Kabushiki Kaisha Shift register, display device provided with same, and shift register driving method
CN105185412A (zh) * 2015-10-19 2015-12-23 京东方科技集团股份有限公司 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置
CN105185345B (zh) * 2015-10-23 2018-09-07 京东方科技集团股份有限公司 一种栅极驱动电路及其驱动方法、显示面板
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
CN107561806B (zh) * 2017-09-29 2020-07-03 厦门天马微电子有限公司 阵列基板及显示面板
CN108492791B (zh) * 2018-03-26 2019-10-11 京东方科技集团股份有限公司 一种显示驱动电路及其控制方法、显示装置
CN109166544B (zh) * 2018-09-27 2021-01-26 京东方科技集团股份有限公司 栅极驱动电路及驱动方法、阵列基板、显示装置
CN112634974A (zh) * 2020-12-24 2021-04-09 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路、显示面板以及控制方法

Family Cites Families (167)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
EP0820644B1 (en) * 1995-08-03 2005-08-24 Koninklijke Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) * 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
IL131873A0 (en) * 1997-03-13 2001-03-19 First Opinion Corp Disease management system
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) * 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP3777894B2 (ja) 1999-08-06 2006-05-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
JP2003050405A (ja) 2000-11-15 2003-02-21 Matsushita Electric Ind Co Ltd 薄膜トランジスタアレイ、その製造方法およびそれを用いた表示パネル
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
TW525139B (en) 2001-02-13 2003-03-21 Samsung Electronics Co Ltd Shift register, liquid crystal display using the same and method for driving gate line and data line blocks thereof
KR100752602B1 (ko) 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP3997731B2 (ja) * 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) * 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) * 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) * 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) * 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) * 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
WO2003104879A2 (en) * 2002-06-01 2003-12-18 Samsung Electronics Co., Ltd. Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same
JP2004022625A (ja) * 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
AU2003240026A1 (en) 2002-06-15 2003-12-31 Samsung Electronics Co., Ltd. Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7105868B2 (en) * 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
KR100797522B1 (ko) 2002-09-05 2008-01-24 삼성전자주식회사 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
US7067843B2 (en) * 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
KR100910562B1 (ko) * 2002-12-17 2009-08-03 삼성전자주식회사 표시 장치의 구동 장치
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) * 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7486269B2 (en) * 2003-07-09 2009-02-03 Samsung Electronics Co., Ltd. Shift register, scan driving circuit and display apparatus having the same
US7262463B2 (en) * 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
TWI263191B (en) * 2003-11-18 2006-10-01 Ind Tech Res Inst Shift-register circuit
JP4645047B2 (ja) * 2004-03-05 2011-03-09 カシオ計算機株式会社 シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
CN1998087B (zh) 2004-03-12 2014-12-31 独立行政法人科学技术振兴机构 非晶形氧化物和薄膜晶体管
US7145174B2 (en) * 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) * 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) * 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) * 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006005294A (ja) 2004-06-21 2006-01-05 Renesas Technology Corp 半導体装置
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) * 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) * 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7453065B2 (en) * 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) * 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057339B (zh) * 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
KR20070085879A (ko) * 2004-11-10 2007-08-27 캐논 가부시끼가이샤 발광 장치
US7791072B2 (en) * 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CN101057338B (zh) * 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7863611B2 (en) * 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) * 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI472037B (zh) * 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI390735B (zh) * 2005-01-28 2013-03-21 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) * 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
JP4019284B2 (ja) * 2005-02-04 2007-12-12 セイコーエプソン株式会社 面発光型装置及びその製造方法
US7948171B2 (en) * 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) * 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) * 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) * 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) * 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) * 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
CN100399379C (zh) * 2005-05-31 2008-07-02 友达光电股份有限公司 显示面板以及相关的电子装置与驱动方法，图像显示装置
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) * 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) * 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) * 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) * 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) * 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) * 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP2007073705A (ja) * 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) * 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP4850457B2 (ja) * 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
US20070054467A1 (en) 2005-09-07 2007-03-08 Amberwave Systems Corporation Methods for integrating lattice-mismatched semiconductor structure on insulators
KR101189273B1 (ko) 2005-09-07 2012-10-09 삼성디스플레이 주식회사 표시 장치의 구동 장치 및 이를 포함하는 표시 장치
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) * 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) * 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
TW200735027A (en) 2006-01-05 2007-09-16 Mitsubishi Electric Corp Shift register and image display apparatus containing the same
JP2007207411A (ja) * 2006-01-05 2007-08-16 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
JP5164383B2 (ja) 2006-01-07 2013-03-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
US7867636B2 (en) * 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) * 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) * 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) * 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5128102B2 (ja) * 2006-02-23 2013-01-23 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
WO2007105778A1 (en) * 2006-03-10 2007-09-20 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
JP4912000B2 (ja) * 2006-03-15 2012-04-04 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR100719670B1 (ko) 2006-04-06 2007-05-18 삼성에스디아이 주식회사 데이터 구동부 및 이를 이용한 유기 전계발광 표시장치
KR20070101595A (ko) * 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
JP4912023B2 (ja) 2006-04-25 2012-04-04 三菱電機株式会社 シフトレジスタ回路
JP5079350B2 (ja) * 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
US20070252928A1 (en) * 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP2007317288A (ja) * 2006-05-25 2007-12-06 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
US8330492B2 (en) 2006-06-02 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
JP5386069B2 (ja) 2006-06-02 2014-01-15 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5028033B2 (ja) * 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) * 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) * 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
KR101255269B1 (ko) 2006-08-11 2013-04-15 엘지디스플레이 주식회사 쉬프트 레지스터 및 그의 구동방법과 그를 이용한 표시장치
EP1895545B1 (en) 2006-08-31 2014-04-23 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP5079425B2 (ja) * 2006-08-31 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
TWI349908B (en) * 2006-09-14 2011-10-01 Au Optronics Corp Shift register, shift register array circuit, and flat display apparatus
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) * 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) * 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5116277B2 (ja) * 2006-09-29 2013-01-09 株式会社半導体エネルギー研究所 半導体装置、表示装置、液晶表示装置、表示モジュール及び電子機器
JP5468196B2 (ja) * 2006-09-29 2014-04-09 株式会社半導体エネルギー研究所 半導体装置、表示装置及び液晶表示装置
JP4932415B2 (ja) 2006-09-29 2012-05-16 株式会社半導体エネルギー研究所 半導体装置
TWI651701B (zh) 2006-09-29 2019-02-21 日商半導體能源研究所股份有限公司 顯示裝置和電子裝置
US7622371B2 (en) * 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
TWI427602B (zh) 2006-10-17 2014-02-21 Semiconductor Energy Lab 脈衝輸出電路、移位暫存器及顯示裝置
JP5079301B2 (ja) 2006-10-26 2012-11-21 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
US7772021B2 (en) * 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) * 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
JP2008140489A (ja) * 2006-12-04 2008-06-19 Seiko Epson Corp シフトレジスタ、走査線駆動回路、データ線駆動回路、電気光学装置及び電子機器
WO2008069255A1 (en) 2006-12-05 2008-06-12 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
JP5305630B2 (ja) 2006-12-05 2013-10-02 キヤノン株式会社 ボトムゲート型薄膜トランジスタの製造方法及び表示装置の製造方法
US8143115B2 (en) 2006-12-05 2012-03-27 Canon Kabushiki Kaisha Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR101303578B1 (ko) * 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) * 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
JP4912186B2 (ja) 2007-03-05 2012-04-11 三菱電機株式会社 シフトレジスタ回路およびそれを備える画像表示装置
KR100851215B1 (ko) * 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
JP2008235403A (ja) 2007-03-19 2008-10-02 Toshiba Corp 半導体装置およびその製造方法
JP5244331B2 (ja) 2007-03-26 2013-07-24 出光興産株式会社 非晶質酸化物半導体薄膜、その製造方法、薄膜トランジスタの製造方法、電界効果型トランジスタ、発光装置、表示装置及びスパッタリングターゲット
JP2008251094A (ja) 2007-03-30 2008-10-16 Mitsubishi Electric Corp シフトレジスタ回路およびそれを備える画像表示装置
TWI385624B (zh) * 2007-04-11 2013-02-11 Wintek Corp 移位暫存器及其位準控制器
US7795613B2 (en) * 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) * 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) * 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) * 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) * 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
JP2008276849A (ja) * 2007-04-27 2008-11-13 Mitsubishi Electric Corp 画像表示装置および半導体装置
KR101345376B1 (ko) * 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8081178B2 (en) * 2007-07-10 2011-12-20 Sony Corporation Electro-optical device, driving circuit, and electronic apparatus
US8330887B2 (en) * 2007-07-27 2012-12-11 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic device
US8248353B2 (en) 2007-08-20 2012-08-21 Au Optronics Corporation Method and device for reducing voltage stress at bootstrap point in electronic circuits
JP5561899B2 (ja) * 2007-10-19 2014-07-30 キヤノン株式会社 表示装置の製造方法
US8202365B2 (en) * 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5433966B2 (ja) * 2008-03-31 2014-03-05 カシオ計算機株式会社 シフトレジスタおよびそれを用いた表示装置
KR101529288B1 (ko) 2008-04-17 2015-06-17 삼성디스플레이 주식회사 표시장치
KR101468591B1 (ko) 2008-05-29 2014-12-04 삼성전자주식회사 산화물 반도체 및 이를 포함하는 박막 트랜지스터
US8314765B2 (en) 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
JP2010033690A (ja) 2008-06-30 2010-02-12 Mitsubishi Electric Corp シフトレジスタ回路
JP5096250B2 (ja) * 2008-07-18 2012-12-12 出光興産株式会社 酸化物焼結体の製造方法、酸化物焼結体、スパッタリングタ−ゲット、酸化物薄膜、薄膜トランジスタの製造方法及び半導体装置
JP5345349B2 (ja) * 2008-07-24 2013-11-20 富士フイルム株式会社 薄膜電界効果型トランジスタ
KR101361507B1 (ko) * 2008-08-22 2014-02-10 삼성전자 주식회사 웹서버가 내장된 화상형성장치, 클라이언트 및 화상형성시스템의 제어방법
JP4623179B2 (ja) * 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) * 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5361328B2 (ja) * 2008-10-27 2013-12-04 株式会社東芝 不揮発性半導体記憶装置の製造方法
KR20220070340A (ko) 2008-11-28 2022-05-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 표시 장치 및 표시 장치를 포함하는 전자 장치
KR101022092B1 (ko) * 2009-01-12 2011-03-17 삼성모바일디스플레이주식회사 쉬프트 레지스터 및 이를 이용한 유기전계발광 표시장치
JP5751762B2 (ja) * 2009-05-21 2015-07-22 株式会社半導体エネルギー研究所 半導体装置

Also Published As

Publication number Publication date
KR20180100731A (ko) 2018-09-11
KR102376342B1 (ko) 2022-03-18
KR102139209B1 (ko) 2020-07-29
US20210390922A1 (en) 2021-12-16
TWI701654B (zh) 2020-08-11
KR20130001247A (ko) 2013-01-03
JP2011191754A (ja) 2011-09-29
TWI654596B (zh) 2019-03-21
JP2021192328A (ja) 2021-12-16
KR101774470B1 (ko) 2017-09-04
TW202205248A (zh) 2022-02-01
JP2016026367A (ja) 2016-02-12
US20110199365A1 (en) 2011-08-18
JP2018173647A (ja) 2018-11-08
US20240005888A1 (en) 2024-01-04
KR20220039826A (ko) 2022-03-29
TW201137848A (en) 2011-11-01
US11170728B2 (en) 2021-11-09
US20160254281A1 (en) 2016-09-01
KR102197498B1 (ko) 2021-01-04
KR102070537B1 (ko) 2020-01-29
US10153303B2 (en) 2018-12-11
KR101897447B1 (ko) 2018-09-10
WO2011102227A1 (en) 2011-08-25
KR20230069242A (ko) 2023-05-18
JP6138394B1 (ja) 2017-05-31
JP2017168843A (ja) 2017-09-21
KR102586642B1 (ko) 2023-10-11
US20190096921A1 (en) 2019-03-28
US9337191B2 (en) 2016-05-10
JP6920495B2 (ja) 2021-08-18
KR20170102374A (ko) 2017-09-08
KR20230145240A (ko) 2023-10-17
TW201610974A (zh) 2016-03-16
TW201810236A (zh) 2018-03-16
KR101840617B1 (ko) 2018-03-20
US20200175938A1 (en) 2020-06-04
US11455969B2 (en) 2022-09-27
KR102528702B1 (ko) 2023-05-08
KR20210002114A (ko) 2021-01-06
JP7274536B2 (ja) 2023-05-16
TWI780931B (zh) 2022-10-11
US8605073B2 (en) 2013-12-10
US20230005446A1 (en) 2023-01-05
US11769462B2 (en) 2023-09-26
JP2020144370A (ja) 2020-09-10
TW201928937A (zh) 2019-07-16
JP2017208536A (ja) 2017-11-24
JP2023109784A (ja) 2023-08-08
TW202044223A (zh) 2020-12-01
JP6013706B2 (ja) 2016-10-25
KR20200009141A (ko) 2020-01-29
TWI742771B (zh) 2021-10-11
US20140048810A1 (en) 2014-02-20
US10586505B2 (en) 2020-03-10
JP6678202B2 (ja) 2020-04-08
KR20200091949A (ko) 2020-07-31
TWI596594B (zh) 2017-08-21
TWI522994B (zh) 2016-02-21
TW202320042A (zh) 2023-05-16
KR20180028553A (ko) 2018-03-16
TWI828350B (zh) 2024-01-01
JP6353116B2 (ja) 2018-07-04

Similar Documents

Publication Publication Date Title
JP6353116B2 (ja) 半導体装置及び半導体装置の作製方法
JP6667711B1 (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160916

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161220

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170323

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170418

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170501

R150 Certificate of patent or registration of utility model

Ref document number: 6140776

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250