JP4250379B2 - 半導体デバイス用レジスタ制御ディレイロックループ - Google Patents
半導体デバイス用レジスタ制御ディレイロックループ Download PDFInfo
- Publication number
- JP4250379B2 JP4250379B2 JP2002181633A JP2002181633A JP4250379B2 JP 4250379 B2 JP4250379 B2 JP 4250379B2 JP 2002181633 A JP2002181633 A JP 2002181633A JP 2002181633 A JP2002181633 A JP 2002181633A JP 4250379 B2 JP4250379 B2 JP 4250379B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- dll
- delay
- signal
- lock loop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 29
- 230000015654 memory Effects 0.000 claims description 28
- 230000004044 response Effects 0.000 claims description 19
- 230000001360 synchronised effect Effects 0.000 claims description 15
- 239000000872 buffer Substances 0.000 claims description 13
- 238000012544 monitoring process Methods 0.000 claims description 11
- 230000003139 buffering effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 13
- 230000000630 rising effect Effects 0.000 description 8
- 230000004913 activation Effects 0.000 description 7
- 230000002093 peripheral effect Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 101150070189 CIN3 gene Proteins 0.000 description 1
- 101100286980 Daucus carota INV2 gene Proteins 0.000 description 1
- 101100508840 Daucus carota INV3 gene Proteins 0.000 description 1
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000009849 deactivation Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00019—Variable delay
- H03K2005/00058—Variable delay controlled by a digital setting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00097—Avoiding variations of delay using feedback, e.g. controlled by a PLL
- H03K2005/00104—Avoiding variations of delay using feedback, e.g. controlled by a PLL using a reference signal, e.g. a reference clock
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Pulse Circuits (AREA)
- Power Sources (AREA)
Description
【０００１】
【発明が属する技術分野】
この発明は、半導体回路技術に関し、特に、ディレイロックループ(delay-locked loop:DLL)に関し、より詳細には、レジスタ制御ディレイロックループ(register-controlled DLL)に関する。
【０００２】
【従来の技術】
通常、システムや回路において、クロック信号は、動作タイミングを合わせるための基準信号として用いられており、エラーなしに高速動作させることを保証するためにも用いられる。外部回路から入力されるクロックが内部回路で用いられる場合、内部回路による時間遅延（クロックスキュー(clock skew)）が発生するが、そのような時間遅延を補償して、内部クロックが外部クロックと同じ位相を有するようにするために、ＤＬＬが用いられている。
【０００３】
一方、ＤＬＬは、従来用いられてきたフェイズロックループ（ＰＬＬ）に比べて、雑音(noise)の影響をあまり受けないという長所があって、ＤＤＲ−ＳＤＲＡＭ(Double Data Rate Synchronous DRAM)を始めとする同期式半導体メモリ等の半導体デバイスで広く用いられており、その中でもレジスタ制御ＤＬＬ(register-controlled DLL)が最も一般的に用いられている。
【０００４】
添付の図面中、図８は、従来の技術に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬのブロック線図である。図８を参照しながら説明すると、従来の技術に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、反転外部クロック/clkを入力として外部クロックclkの立下りエッジに同期された内部クロックfall_clkを生成する第１クロックバッファ１１と、外部クロックclkを入力として外部クロックclkの立上りエッジに同期された内部クロックrise_clkを生成する第２クロックバッファ１２と、外部クロックclkの立上りエッジに同期された内部クロックrise_clkを１／ｎ（ｎは正の整数であり、典型的にはｎ＝８）に分周して、遅延監視クロック信号dly_in及び基準クロック信号refを出力するクロック分周器１３と、外部クロックclkの立下りエッジに同期された内部クロックfall_clkを入力とする第１遅延ライン１４と、外部クロックclkの立上りエッジに同期された内部クロックrise_clkを入力とする第２遅延ライン１５と、遅延監視クロックdly_inを入力とする第３遅延ライン１６と、第１、第２、第３の遅延ライン１４、１５、１６の遅延量を決定するためのシフトレジスタ１７と、第１遅延ライン１４の出力ifclkを受けてＤＬＬクロックfclk_dllを生成する第１ＤＬＬドライバ２０と、第２遅延ライン１５の出力irclkを受けてＤＬＬクロックrclk_dllを生成する第２ＤＬＬドライバ２１と、第３遅延ライン１６の出力feedback_dlyを入力としてクロック信号feedback_dlyが実際のクロック信号伝搬経路と同じ遅延を被るように構成された遅延モデル回路２２と、遅延モデル２２の出力feedbackと基準クロック信号refの位相とを比較する位相比較器１９と、位相比較器１９から出力された制御信号ctrlに応答してシフトレジスタ１７のシフト方向を制御するためのシフト制御信号SR、SL及びディレイロック(delay locking)がなされたことを表すディレイロック信号dll_lockbを出力するシフト制御器１８を備えて構成されている。
【０００５】
ここで、遅延モデル２２は、ダミークロックバッファ、ダミー出力バッファ、及びダミーロードを含んでおり、レプリカ回路(replica circuit)とも呼ばれる。そして、シフトレジスタ１７及びシフト制御器１８は、遅延調整手段２３を形成し、遅延ユニット１０内の第１、第２及び第３の遅延ライン１４、１５及び１６を調整制御する。
【０００６】
以下、上記のように構成された従来のレジスタ制御ＤＬＬの動作について説明する。まず、第１クロックバッファ１１は、反転外部クロック/clkを受けて外部クロックclkの立下りエッジに同期された内部クロックfall_clkを発生させ、第２クロックバッファ１２は、外部クロックclkを受けて外部クロックclkの立上りエッジに同期された内部クロックrise_clkを発生させている。クロック分周器１３は、外部クロックclkの立上りエッジに同期された内部クロックrise_clkを１／ｎ分周して、外部クロックclkのｎ番目のパルスごとに一回ずつ同期される基準クロックref及び遅延監視クロックdly_inを形成している。
【０００７】
まず、動作の最初として、遅延監視クロックdly_inは、遅延ユニット１０の第３遅延ライン１６を通過して、遅延クロックfeedback_dlyとして出力され、この遅延クロックがさらに遅延モデル２２を経て遅延されて、別の遅延クロックfeedbackとして出力される。
【０００８】
一方、位相比較器１９は、基準クロック信号refの立上りエッジと上記別の遅延クロックfeedbackの立上りエッジとを比較して、制御信号ctrlを生成してシフト制御器１８に供給し、シフト制御器１８はその制御信号ctrlに応答して、シフトレジスタ１７のシフト方向を制御するためのシフト制御信号SR及びSLを出力する。シフトレジスタ１７は、シフト制御信号SR、SLに応答して、第１、第２及び第３遅延ライン１４、１５及び１６の遅延量を決定する。この場合、SR(shift right)が入力されれば、シフトレジスタ１７を右にシフトさせ、SL(shift left)が入力されれば、シフトレジスタ１７を左にシフトさせる。以後、遅延量が制御されたクロック信号feedbackと基準クロックrefとを比較しながら、二つのクロックが最小のジッタを有する瞬間、ディレイロック(delay locking)がなされ、シフト制御器１８からディレイロック信号dll_lockbが出力される。この状態で、第１及び第２のＤＬＬドライバ２０、２１からは、外部クロックの立下り及び立上りとそれぞれ同じ位相を有するＤＬＬクロックfclk_dll及びrclk_dllが得られる。
【０００９】
一旦、位相ロック状態に入ると、ＤＬＬクロックは、リフレッシュやパワーダウンモードである場合を除いては、図９に示すように、トグリング(toggling)（反転動作）をし続けるために、無用な電流の消耗をもたらした。特に、高周波動作の際に、電流の消耗が増加するという問題点があった。図９において、ACT はアクティブ指令、WT は書込み指令、PRE はプリチャージ指令、RD は読出し指令をそれぞれ表す。図９は、以上の指令の有無に無関係に、ＤＬＬクロックがトグリングし続ける状態を示している。
【００１０】
他方、半導体メモリの周辺回路との関係においては、通常、クロック信号のスロープ(slope)を保持するために、図１０に示すように、多段の中継器(repeater)１が設けられているが、中継器１は、そのサイズが大きいため、比較的大きな電流の消耗を来す。典型的には、１０個の中継器があれば、１０ｍＡ程度の電流が消耗される。したがって、ＤＬＬクロックが続けてトグリングすれば、周辺回路での電流の消耗も増加する。
【００１１】
【発明が解決しようとする技術的な課題】
そこで、この発明は、前記従来の技術の問題点に鑑みてなされたものであって、ＤＬＬクロックの無用なトグリングによる電流の消耗を減らすことができるレジスタ制御ディレイロックループ及びそれを備えた半導体デバイスを提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の技術的な課題を達成するためのこの発明の一側面によれば、半導体デバイス用のレジスタ制御ディレイロックループにおいて、外部クロックのクロックエッジに同期された内部クロック、遅延監視クロック及び基準クロックを生成する内部クロック生成手段と、前記遅延監視クロックに実際の内部クロック経路の遅延条件を反映させる遅延モデルと、前記遅延モデルの出力信号と前記基準クロックの位相とを比較する位相比較手段と、前記位相比較手段の比較結果に応答して前記分周クロックと前記内部クロックの遅延量を制御するための遅延調整手段と、遅延量が制御された前記内部クロックを入力としてＤＬＬクロックを生成するためのＤＬＬクロック駆動手段と、前記半導体デバイスに対する作動信号に応答してＤＬＬクロックをイネーブルさせ、非作動信号に応答してディスエーブルさせるためのイネーブル信号を生成するＤＬＬクロックイネーブル信号生成手段と、前記内部クロック生成手段と前記遅延調整手段との間に設けられ、前記ＤＬＬクロックイネーブル信号に応答して前記内部クロックを前記遅延調整手段に選択的に伝達するたクロック制御手段とを備えてなり、前記半導体デバイスに対する作動信号は、メモリに対して作動を指令するアクティブ指令であり、前記半導体デバイスに対する非作動信号は、メモリに対して非作動を指令するプリチャージ指令であり、前記ＤＬＬクロックイネーブル信号が作動指示レベルであるか非作動指示レベルであるかに関係なく、前記監視クロックは前記遅延調整手段に伝達されることを特徴とする半導体デバイス用のレジスタ制御ディレイロックループが提供される。その場合、前記半導体デバイスに対する作動信号は、メモリに対するアクティブ指令、読出し指令、列アドレスストローブ信号又は行アドレスストローブ信号であることができ、前記半導体デバイスに対する非作動信号は、メモリに対するプリチャージ指令であることができる。
【００１５】
この発明は、ＤＬＬクロックをイネーブルさせたりディスエーブルさせたりするためのクロックイネーブル信号を生成する回路を設けることによって、ＤＬＬクロック信号が必要な区間に限ってトグリングするようにしている。すなわち、半導体デバイスにおいて、ＤＬＬクロックが使用されない非作動状態では、ＤＬＬクロックをマスキングして、ＤＬＬクロックの無用なトグリングによる電流の消耗を大きく減らすことができる。
【００１６】
【発明の実施の形態】
以下、この発明の最も好ましい実施例を図面を参照しながら説明する。
【００１７】
図１は、この発明の一実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬのブロック線図である。図１を参照すれば、この実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、第１クロックバッファ４１、第２クロックバッファ４２、クロック分周器４３、位相比較器４９、遅延ユニット４０、遅延モデル５２、第１ＤＬＬドライバ５０，第２ＤＬＬドライバ５１を備え、シフトレジスタ４７及びシフト制御器４８により形成される遅延調整ユニット５３と、第１、第２、第３の遅延ライン４４、４５、４６を含む遅延ユニット４０により構成されており、前記図８に示した従来のＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬの基本的な構成に従っている。したがって、これらの構成関係に関する詳細な説明は、省略する。
【００１８】
ただし、この実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、ＤＬＬクロックイネーブル信号dll_enを生成するＤＬＬクロックイネーブル信号発生器５４と、第１及び第２のクロックバッファ４１及び４２と第１及び第２の遅延ライン４４及び４５の間の経路上に設けられＤＬＬクロックイネーブル信号dll_enに応答して内部クロックfall_clk、rise_clkを選択的にオン／オフさせる第１及び第２のクロック制御部５５及び５６とを、さらに備えている。ＤＬＬクロックイネーブル信号発生器５４で生成されるＤＬＬクロックイネーブル信号dll_enは、素子の動作状態に応じて、ＤＬＬクロックclk_dllをイネーブルしたりディスエーブルしたりする役割をし、この実施例ではハイレべルを作動化状態として用いる。
【００１９】
図２は、前記図１のＤＬＬクロックイネーブル信号発生器５４の回路構成を示す回路図である。図２を参照すれば、例示されたＤＬＬクロックイネーブル信号発生器は、大きく区分すると、ドライバ部６０、リセット部６２及び出力部６４から構成されている。
【００２０】
ドライバ部６０は、プリチャージパルスpcgzをゲート入力とするプルアップＰＭＯＳトランジスタＭ１と、インバータＩＮＶ１によって反転された行アドレスストローブ活性化パルスact_raszをゲート入力とするプルダウンＮＭＯＳトランジスタＭ２を備えている。プルアップＰＭＯＳトランジスタＭ１は、供給電源とドライバ出力端ｎ０との間に接続され、プルダウンＮＭＯＳトランジスタＭ２は、接地電源とドライバ出力端ｎ０との間に接続されている。ここで、行アドレスストローブ活性化パルスact_raszは、多数のバンクの中で一つのバンクでも活性化される場合に発生する信号であり、プリチャージパルスpcgzは、全てのバンク(bank)をプリチャージする場合に発生する信号である。
【００２１】
リセット部６２は、パワーアップ信号pwrupをゲート入力とするプルアップＰＭＯＳトランジスタＭ３により構成される。プルアップＰＭＯＳトランジスタＭ３は、供給電源とドライバ出力端ｎ０との間に接続されている。
【００２２】
出力部６４は、二つのインバータＩＮＶ２及びＩＮＶ３で構成された反転ラッチと、反転ラッチの出力信号をバッファリングしてＤＬＬクロックイネーブル信号dll_enを出力するためのインバータＩＮＶ４及びＩＮＶ５で構成されている。
【００２３】
図３及び図４は、前記図１の第１クロック制御部５５のそれぞれ別の回路構成例を示す。図３を参照すれば、第１クロック制御部５５は、第１クロックバッファ４１から出力された内部クロックfall_clkとＤＬＬクロックイネーブル信号dll_enとを入力とするＮＡＮＤゲートＮＤと、ＮＡＮＤゲートＮＤの出力を反転させるインバータＩＮＶ６で構成されている。図４を参照すれば、第１クロック制御部５５は、ＤＬＬクロックイネーブル信号dll_enを入力とするインバータＩＮＶ７と、ＤＬＬクロックイネーブル信号dll_en及びその反転信号に応答して内部クロックfall_clkをスイッチングするトランスファゲートＴＧで構成されている。
【００２４】
上記図３及び図４に例示した第１クロック制御部５５の回路は、いずれも、ＤＬＬクロックイネーブル信号dll_enがハイレべル（作動化状態）である場合にのみ内部クロックfall_clkを通過させる構成である。第２クロック制御部５６の場合も、上記第１クロック制御部５５の場合と同様に構成することができる。
【００２５】
図５は、図２に内部回路構成を例示したＤＬＬクロックイネーブル信号発生器５４の入出力信号のタイミング図である。図５を参照すれば、最初に、電源がメモリに印加され、パワーアップ信号pwrup（図２）がローレベルに作動指示されれば、プルアップＰＭＯＳトランジスタＭ３がターンオンされ、ドライバ出力端ｎ０を供給電源レベルに引き上げて、出力部６４を介して極性が反転されて、論理レベルローのＤＬＬクロックイネーブル信号dll_enが出力される。その後、パワーアップ信号pwrupが再び論理レベルハイに遷移されるが、この場合、反転ラッチに保持された値が続けて出力されるため、ＤＬＬクロックイネーブル信号dll_enは、論理レベルローの状態を保持し続ける。
【００２６】
この状態でバンク作動信号が入力されて、行アドレスストローブ活性化パルスact_raszがレベルローに遷移されれば、プルダウンＮＭＯＳトランジスタＭ２がターンオンされ、ドライバ出力端ｎ０を放電させることになり、これによって、ＤＬＬクロックイネーブル信号dll_enが論理レベルハイに遷移される。
【００２７】
次に、行アドレスストローブ活性化パルスact_raszが論理レベルハイに遷移されると、出力部６４のラッチに保持された値を続けて出力して、ＤＬＬクロックイネーブル信号dll_enは、ハイレべルを維持することになる。その後、読出し指令や書込み指令が印加されると、メモリはＤＬＬクロックに合わせて読出し又は書込みの動作を行う。
【００２８】
一方、メモリに対するアクセス動作が終了すると、非作動化信号であるプリチャージ指令が印加され、メモリのビットラインに対するプリチャージ動作を行う。この場合、プリチャージパルスpcgzはローに遷移され、これによってプルアップＰＭＯＳトランジスタＭ１がターンオンされて、ドライバ出力端ｎ０を論理レベルハイに充電し、出力部６４のラッチの値が論理レベルローに変わることになる。そして、プリチャージパルスpcgzが再び論理レベルハイに遷移されても、ラッチに保持された論理レベルローの値が出力され続けるために、ＤＬＬクロックイネーブル信号dll_enはローの非作動化状態を維持することになる。すなわち、ＤＬＬクロックイネーブル信号dll_enは、メモリに対するアクティブ指令とプリチャージ指令との間の区間でのみクロックを供給させる。
【００２９】
図６は、前記図１に示したＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬのタイミング図である。図６を参照すれば、まずＤＬＬクロックイネーブル信号dll_enの作動指示の如何とは関係なく、クロック分周器４３、位相比較器４９、シフト制御器４８、シフトレジスタ４７、遅延モデル５２で構成されたループは、続けて動作を行って、遅延量が制御されたクロックfeedback_dlyを出力し続ける。
【００３０】
この場合、メモリが非作動状態、すなわち、読出しや書込みの動作を行わない場合には、ＤＬＬクロックイネーブル信号dll_enが非作動指示状態になって、第１及び第２のクロック制御部５５及び５６がそれぞれ内部クロックfall_clk及びrise_clkを遮断するために、第１及び第２のＤＬＬドライバ５０及び５１の出力が制限される。
【００３１】
一方、メモリを作動させるアクティブ指令ACTが印加されると、ＤＬＬクロックイネーブル信号dll_enが作動指示レベルを呈し、これによって、第１及び第２のクロック制御部５５及び５６がそれぞれ内部クロックfall_clk及びrise_clkを通過させて、それぞれ第１及び第２の遅延ライン４４及び４５に伝達することによって、第１及び第２のＤＬＬドライバ５０及び５１からそれぞれＤＬＬクロックfclk_dll及びrclk_dllが出力され、メモリは次いで印加される読出し指令RDによって、読出し動作を行う。その後、メモリに対するアクセスが完了し、プリチャージ指令PREが印加されると、これに応答して、ＤＬＬクロックイネーブル信号dll_enが再び非作動指示レベルを呈し、これによって、第１及び第２のクロック制御部５５及び５６がそれぞれ内部クロックfall_clk及びrise_clkを再び遮断し、次の作動指令が印加されるまで、ＤＬＬクロックfclk_dll及びrclk_dllの出力が制限される。
【００３２】
以上のように、動作するこの実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、メモリに対するアクティブ指令とプリチャージ指令との間の区間でのみＤＬＬクロックをイネーブルし、残りの区間ではＤＬＬクロックをディスエーブルして、無要な電流の消耗を最小限にする。また、この実施例によれば、第１及び第２の遅延ラインをそれぞれ通過するクロックによる電流の消耗も低減することができる。
【００３３】
図７は、この発明の他の実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬのブロック線図である。図７を参照すれば、この実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、前述の実施例のように、基本的なレジスタ制御ＤＬＬの構成に従っている。ただし、ＤＬＬクロックイネーブル信号発生器９０が第１及び第２のＤＬＬドライバ５０及び５１の前端に配置され、ＤＬＬクロックイネーブル信号dll_enは、図１におけるような別途のクロック制御部５５、５６を介さず、直接に第１及び第２のＤＬＬドライバ５０及び５１をイネーブルしたりディスエーブルしたりする構成となっている点が、図１の場合と異なる。
【００３４】
この場合、第１及び第２のＤＬＬドライバ５０及び５１のプルアップ端及びプルダウン端にそれぞれＤＬＬクロックイネーブル信号dll_enにより制御されるスイッチを追加すれば良い。
【００３５】
この実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、前記図６に示したのと同様の動作をする。すなわち、メモリが非作動状態である場合は、ＤＬＬクロックイネーブル信号dll_enがローレベルを呈するために、第１及び第２のＤＬＬドライバ５０及び５１がディスエーブルされて、ＤＬＬクロックfclk_dll及びrclk_dllの出力が制限され、メモリが作動状態である場合は、ＤＬＬクロックイネーブル信号dll_enがハイレバルを呈するために、第１及び第２のＤＬＬドライバ５０及び５１がイネーブルされて、ＤＬＬクロックfclk_dll及びrclk_dllが出力される。
【００３６】
この場合、前述の実施例と比較して、第１及び第２の遅延ライン４４及び４５をそれぞれ通過するクロックによる電流の消耗は低減することはできないが、ＤＬＬクロックの無要なトグリングを抑制することによって、その分だけ電流の消耗を低減することができる。
【００３７】
この発明のさらに別の実施例としては、メモリの周辺回路の入口にＤＬＬクロックイネーブル信号発生器と、ＤＬＬクロックイネーブル信号dll_enに応答してＤＬＬクロックを選択的にオン／オフするクロック制御部（図１を参照）を配置することができる。ＤＬＬクロックイネーブル信号発生器をＤＬＬ回路に含めた場合が電流の消耗を低減することに対してより効果的であるが、このように周辺回路の入口にＤＬＬクロックイネーブル信号発生器とクロック制御部を配置する場合にも、周辺回路の中継器で消耗される電流を大きく低減することができる。
【００３８】
また、この発明のＤＬＬクロックイネーブル信号発生器は、必要に応じて、読出し動作時にのみＤＬＬクロックがトグリングするように制御することができる。すなわち、読出し動作の際にのみＤＬＬクロックを用いる素子の場合、読出し命令を最短経路で受け取ってＤＬＬクロックをイネーブルさせて、バースト動作(burst operation)が終わるか、読出し状態ではない他の状態になる場合、ＤＬＬクロックをディスエーブルさせる必要がある。この場合、前記図２に示したＤＬＬクロックイネーブル信号発生器で、インバータＩＮＶ１の入力で行アドレスストローブ活性化パルスact_raszの代わりに読出し指令信号Rdbとして使用すればよい。読出し指令信号Rdbは、指令バッファ(command buffer)の出力信号を組み合わせて作った作動指令信号である。一方、この場合、データがデータ出力バッファを通過する時点を考慮して、ＤＬＬクロックをディスエーブルさせるように設計すべきであり、メモリ内で読出し動作を行う間には、いかなる信号が印加されても、ＤＬＬクロックイネーブル信号dll_enはローレベルを呈してはいけない。このことは、前記図３〜４の構成の場合においても同様である。
【００３９】
なお、この発明は、上記の実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で、多様に変更実施することが可能である。例えば、上述した実施例では、ＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬを一例として説明したが、この発明のレジスタ制御ＤＬＬは、他の同期式半導体メモリやその他の同期式ロジックにも適用できる。また、上述した実施例では、半導体デバイスに対する作動信号としてメモリに対する行アドレスストローブ活性化パルス又は読出し指令信号を用い、半導体デバイスに対する非作動信号としてメモリに対するプリチャージパルスを用いる場合を一例として説明したが、この発明は、半導体デバイスに対する作動信号としてメモリに対するアクティブ指令、列アドレスストローブ信号、書込みイネーブル信号などを用いることができ、半導体デバイスに対する非作動信号として当該半導体デバイスに所定の動作を停止させる又は禁止することを指示する他の信号を用いる場合にも適用することができる。
【００４０】
【発明の効果】
この発明によれば、無用な電流の消耗を最小限にして、低電力素子の開発に大きく寄与すると期待される。
【図面の簡単な説明】
【図１】 この発明の一実施例に係るＤＤＲ−ＳＤＲＡＭ用のレジスタ制御ＤＬＬのブック線図である。
【図２】 図１のＤＬＬクロックイネーブル信号発生器の回路構成を例示する回路図である。
【図３】 図１の第１クロック制御部または第２クロック制御部の回路構成の一例を示す回路図である。
【図４】 図１の第１クロック制御部または第２クロック制御部の回路構成の他の例を示す回路図である。
【図５】 図２のＤＬＬクロックイネーブル信号発生器の入出力信号の波形を示すタイミング図である。
【図６】 図１のＤＤＲ−ＳＤＲＡＭ用のレジスタ制御ＤＬＬにおける信号波形を示すタイミング図である。
【図７】 この発明の他の実施例に係るＤＤＲ−ＳＤＲＡＭ用のレジスタ制御ＤＬＬのブロック線図である。
【図８】 従来技術によるＤＤＲ−ＳＤＲＡＭ用のレジスタ制御ＤＬＬのブロック線図である。
【図９】 従来技術におけるＤＬＬクロック信号の波形図である。
【図１０】 半導体メモリの周辺回路に配置される中継器の関係を示すブロック線図である。
【符号の説明】
５４…ＤＬＬクロックイネーブル信号発生器、５５…第１クロック制御部、５６…第２クロック制御部、dll_en…ＤＬＬクロックイネーブル信号。
【発明が属する技術分野】
この発明は、半導体回路技術に関し、特に、ディレイロックループ(delay-locked loop:DLL)に関し、より詳細には、レジスタ制御ディレイロックループ(register-controlled DLL)に関する。
【０００２】
【従来の技術】
通常、システムや回路において、クロック信号は、動作タイミングを合わせるための基準信号として用いられており、エラーなしに高速動作させることを保証するためにも用いられる。外部回路から入力されるクロックが内部回路で用いられる場合、内部回路による時間遅延（クロックスキュー(clock skew)）が発生するが、そのような時間遅延を補償して、内部クロックが外部クロックと同じ位相を有するようにするために、ＤＬＬが用いられている。
【０００３】
一方、ＤＬＬは、従来用いられてきたフェイズロックループ（ＰＬＬ）に比べて、雑音(noise)の影響をあまり受けないという長所があって、ＤＤＲ−ＳＤＲＡＭ(Double Data Rate Synchronous DRAM)を始めとする同期式半導体メモリ等の半導体デバイスで広く用いられており、その中でもレジスタ制御ＤＬＬ(register-controlled DLL)が最も一般的に用いられている。
【０００４】
添付の図面中、図８は、従来の技術に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬのブロック線図である。図８を参照しながら説明すると、従来の技術に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、反転外部クロック/clkを入力として外部クロックclkの立下りエッジに同期された内部クロックfall_clkを生成する第１クロックバッファ１１と、外部クロックclkを入力として外部クロックclkの立上りエッジに同期された内部クロックrise_clkを生成する第２クロックバッファ１２と、外部クロックclkの立上りエッジに同期された内部クロックrise_clkを１／ｎ（ｎは正の整数であり、典型的にはｎ＝８）に分周して、遅延監視クロック信号dly_in及び基準クロック信号refを出力するクロック分周器１３と、外部クロックclkの立下りエッジに同期された内部クロックfall_clkを入力とする第１遅延ライン１４と、外部クロックclkの立上りエッジに同期された内部クロックrise_clkを入力とする第２遅延ライン１５と、遅延監視クロックdly_inを入力とする第３遅延ライン１６と、第１、第２、第３の遅延ライン１４、１５、１６の遅延量を決定するためのシフトレジスタ１７と、第１遅延ライン１４の出力ifclkを受けてＤＬＬクロックfclk_dllを生成する第１ＤＬＬドライバ２０と、第２遅延ライン１５の出力irclkを受けてＤＬＬクロックrclk_dllを生成する第２ＤＬＬドライバ２１と、第３遅延ライン１６の出力feedback_dlyを入力としてクロック信号feedback_dlyが実際のクロック信号伝搬経路と同じ遅延を被るように構成された遅延モデル回路２２と、遅延モデル２２の出力feedbackと基準クロック信号refの位相とを比較する位相比較器１９と、位相比較器１９から出力された制御信号ctrlに応答してシフトレジスタ１７のシフト方向を制御するためのシフト制御信号SR、SL及びディレイロック(delay locking)がなされたことを表すディレイロック信号dll_lockbを出力するシフト制御器１８を備えて構成されている。
【０００５】
ここで、遅延モデル２２は、ダミークロックバッファ、ダミー出力バッファ、及びダミーロードを含んでおり、レプリカ回路(replica circuit)とも呼ばれる。そして、シフトレジスタ１７及びシフト制御器１８は、遅延調整手段２３を形成し、遅延ユニット１０内の第１、第２及び第３の遅延ライン１４、１５及び１６を調整制御する。
【０００６】
以下、上記のように構成された従来のレジスタ制御ＤＬＬの動作について説明する。まず、第１クロックバッファ１１は、反転外部クロック/clkを受けて外部クロックclkの立下りエッジに同期された内部クロックfall_clkを発生させ、第２クロックバッファ１２は、外部クロックclkを受けて外部クロックclkの立上りエッジに同期された内部クロックrise_clkを発生させている。クロック分周器１３は、外部クロックclkの立上りエッジに同期された内部クロックrise_clkを１／ｎ分周して、外部クロックclkのｎ番目のパルスごとに一回ずつ同期される基準クロックref及び遅延監視クロックdly_inを形成している。
【０００７】
まず、動作の最初として、遅延監視クロックdly_inは、遅延ユニット１０の第３遅延ライン１６を通過して、遅延クロックfeedback_dlyとして出力され、この遅延クロックがさらに遅延モデル２２を経て遅延されて、別の遅延クロックfeedbackとして出力される。
【０００８】
一方、位相比較器１９は、基準クロック信号refの立上りエッジと上記別の遅延クロックfeedbackの立上りエッジとを比較して、制御信号ctrlを生成してシフト制御器１８に供給し、シフト制御器１８はその制御信号ctrlに応答して、シフトレジスタ１７のシフト方向を制御するためのシフト制御信号SR及びSLを出力する。シフトレジスタ１７は、シフト制御信号SR、SLに応答して、第１、第２及び第３遅延ライン１４、１５及び１６の遅延量を決定する。この場合、SR(shift right)が入力されれば、シフトレジスタ１７を右にシフトさせ、SL(shift left)が入力されれば、シフトレジスタ１７を左にシフトさせる。以後、遅延量が制御されたクロック信号feedbackと基準クロックrefとを比較しながら、二つのクロックが最小のジッタを有する瞬間、ディレイロック(delay locking)がなされ、シフト制御器１８からディレイロック信号dll_lockbが出力される。この状態で、第１及び第２のＤＬＬドライバ２０、２１からは、外部クロックの立下り及び立上りとそれぞれ同じ位相を有するＤＬＬクロックfclk_dll及びrclk_dllが得られる。
【０００９】
一旦、位相ロック状態に入ると、ＤＬＬクロックは、リフレッシュやパワーダウンモードである場合を除いては、図９に示すように、トグリング(toggling)（反転動作）をし続けるために、無用な電流の消耗をもたらした。特に、高周波動作の際に、電流の消耗が増加するという問題点があった。図９において、ACT はアクティブ指令、WT は書込み指令、PRE はプリチャージ指令、RD は読出し指令をそれぞれ表す。図９は、以上の指令の有無に無関係に、ＤＬＬクロックがトグリングし続ける状態を示している。
【００１０】
他方、半導体メモリの周辺回路との関係においては、通常、クロック信号のスロープ(slope)を保持するために、図１０に示すように、多段の中継器(repeater)１が設けられているが、中継器１は、そのサイズが大きいため、比較的大きな電流の消耗を来す。典型的には、１０個の中継器があれば、１０ｍＡ程度の電流が消耗される。したがって、ＤＬＬクロックが続けてトグリングすれば、周辺回路での電流の消耗も増加する。
【００１１】
【発明が解決しようとする技術的な課題】
そこで、この発明は、前記従来の技術の問題点に鑑みてなされたものであって、ＤＬＬクロックの無用なトグリングによる電流の消耗を減らすことができるレジスタ制御ディレイロックループ及びそれを備えた半導体デバイスを提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記の技術的な課題を達成するためのこの発明の一側面によれば、半導体デバイス用のレジスタ制御ディレイロックループにおいて、外部クロックのクロックエッジに同期された内部クロック、遅延監視クロック及び基準クロックを生成する内部クロック生成手段と、前記遅延監視クロックに実際の内部クロック経路の遅延条件を反映させる遅延モデルと、前記遅延モデルの出力信号と前記基準クロックの位相とを比較する位相比較手段と、前記位相比較手段の比較結果に応答して前記分周クロックと前記内部クロックの遅延量を制御するための遅延調整手段と、遅延量が制御された前記内部クロックを入力としてＤＬＬクロックを生成するためのＤＬＬクロック駆動手段と、前記半導体デバイスに対する作動信号に応答してＤＬＬクロックをイネーブルさせ、非作動信号に応答してディスエーブルさせるためのイネーブル信号を生成するＤＬＬクロックイネーブル信号生成手段と、前記内部クロック生成手段と前記遅延調整手段との間に設けられ、前記ＤＬＬクロックイネーブル信号に応答して前記内部クロックを前記遅延調整手段に選択的に伝達するたクロック制御手段とを備えてなり、前記半導体デバイスに対する作動信号は、メモリに対して作動を指令するアクティブ指令であり、前記半導体デバイスに対する非作動信号は、メモリに対して非作動を指令するプリチャージ指令であり、前記ＤＬＬクロックイネーブル信号が作動指示レベルであるか非作動指示レベルであるかに関係なく、前記監視クロックは前記遅延調整手段に伝達されることを特徴とする半導体デバイス用のレジスタ制御ディレイロックループが提供される。その場合、前記半導体デバイスに対する作動信号は、メモリに対するアクティブ指令、読出し指令、列アドレスストローブ信号又は行アドレスストローブ信号であることができ、前記半導体デバイスに対する非作動信号は、メモリに対するプリチャージ指令であることができる。
【００１５】
この発明は、ＤＬＬクロックをイネーブルさせたりディスエーブルさせたりするためのクロックイネーブル信号を生成する回路を設けることによって、ＤＬＬクロック信号が必要な区間に限ってトグリングするようにしている。すなわち、半導体デバイスにおいて、ＤＬＬクロックが使用されない非作動状態では、ＤＬＬクロックをマスキングして、ＤＬＬクロックの無用なトグリングによる電流の消耗を大きく減らすことができる。
【００１６】
【発明の実施の形態】
以下、この発明の最も好ましい実施例を図面を参照しながら説明する。
【００１７】
図１は、この発明の一実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬのブロック線図である。図１を参照すれば、この実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、第１クロックバッファ４１、第２クロックバッファ４２、クロック分周器４３、位相比較器４９、遅延ユニット４０、遅延モデル５２、第１ＤＬＬドライバ５０，第２ＤＬＬドライバ５１を備え、シフトレジスタ４７及びシフト制御器４８により形成される遅延調整ユニット５３と、第１、第２、第３の遅延ライン４４、４５、４６を含む遅延ユニット４０により構成されており、前記図８に示した従来のＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬの基本的な構成に従っている。したがって、これらの構成関係に関する詳細な説明は、省略する。
【００１８】
ただし、この実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、ＤＬＬクロックイネーブル信号dll_enを生成するＤＬＬクロックイネーブル信号発生器５４と、第１及び第２のクロックバッファ４１及び４２と第１及び第２の遅延ライン４４及び４５の間の経路上に設けられＤＬＬクロックイネーブル信号dll_enに応答して内部クロックfall_clk、rise_clkを選択的にオン／オフさせる第１及び第２のクロック制御部５５及び５６とを、さらに備えている。ＤＬＬクロックイネーブル信号発生器５４で生成されるＤＬＬクロックイネーブル信号dll_enは、素子の動作状態に応じて、ＤＬＬクロックclk_dllをイネーブルしたりディスエーブルしたりする役割をし、この実施例ではハイレべルを作動化状態として用いる。
【００１９】
図２は、前記図１のＤＬＬクロックイネーブル信号発生器５４の回路構成を示す回路図である。図２を参照すれば、例示されたＤＬＬクロックイネーブル信号発生器は、大きく区分すると、ドライバ部６０、リセット部６２及び出力部６４から構成されている。
【００２０】
ドライバ部６０は、プリチャージパルスpcgzをゲート入力とするプルアップＰＭＯＳトランジスタＭ１と、インバータＩＮＶ１によって反転された行アドレスストローブ活性化パルスact_raszをゲート入力とするプルダウンＮＭＯＳトランジスタＭ２を備えている。プルアップＰＭＯＳトランジスタＭ１は、供給電源とドライバ出力端ｎ０との間に接続され、プルダウンＮＭＯＳトランジスタＭ２は、接地電源とドライバ出力端ｎ０との間に接続されている。ここで、行アドレスストローブ活性化パルスact_raszは、多数のバンクの中で一つのバンクでも活性化される場合に発生する信号であり、プリチャージパルスpcgzは、全てのバンク(bank)をプリチャージする場合に発生する信号である。
【００２１】
リセット部６２は、パワーアップ信号pwrupをゲート入力とするプルアップＰＭＯＳトランジスタＭ３により構成される。プルアップＰＭＯＳトランジスタＭ３は、供給電源とドライバ出力端ｎ０との間に接続されている。
【００２２】
出力部６４は、二つのインバータＩＮＶ２及びＩＮＶ３で構成された反転ラッチと、反転ラッチの出力信号をバッファリングしてＤＬＬクロックイネーブル信号dll_enを出力するためのインバータＩＮＶ４及びＩＮＶ５で構成されている。
【００２３】
図３及び図４は、前記図１の第１クロック制御部５５のそれぞれ別の回路構成例を示す。図３を参照すれば、第１クロック制御部５５は、第１クロックバッファ４１から出力された内部クロックfall_clkとＤＬＬクロックイネーブル信号dll_enとを入力とするＮＡＮＤゲートＮＤと、ＮＡＮＤゲートＮＤの出力を反転させるインバータＩＮＶ６で構成されている。図４を参照すれば、第１クロック制御部５５は、ＤＬＬクロックイネーブル信号dll_enを入力とするインバータＩＮＶ７と、ＤＬＬクロックイネーブル信号dll_en及びその反転信号に応答して内部クロックfall_clkをスイッチングするトランスファゲートＴＧで構成されている。
【００２４】
上記図３及び図４に例示した第１クロック制御部５５の回路は、いずれも、ＤＬＬクロックイネーブル信号dll_enがハイレべル（作動化状態）である場合にのみ内部クロックfall_clkを通過させる構成である。第２クロック制御部５６の場合も、上記第１クロック制御部５５の場合と同様に構成することができる。
【００２５】
図５は、図２に内部回路構成を例示したＤＬＬクロックイネーブル信号発生器５４の入出力信号のタイミング図である。図５を参照すれば、最初に、電源がメモリに印加され、パワーアップ信号pwrup（図２）がローレベルに作動指示されれば、プルアップＰＭＯＳトランジスタＭ３がターンオンされ、ドライバ出力端ｎ０を供給電源レベルに引き上げて、出力部６４を介して極性が反転されて、論理レベルローのＤＬＬクロックイネーブル信号dll_enが出力される。その後、パワーアップ信号pwrupが再び論理レベルハイに遷移されるが、この場合、反転ラッチに保持された値が続けて出力されるため、ＤＬＬクロックイネーブル信号dll_enは、論理レベルローの状態を保持し続ける。
【００２６】
この状態でバンク作動信号が入力されて、行アドレスストローブ活性化パルスact_raszがレベルローに遷移されれば、プルダウンＮＭＯＳトランジスタＭ２がターンオンされ、ドライバ出力端ｎ０を放電させることになり、これによって、ＤＬＬクロックイネーブル信号dll_enが論理レベルハイに遷移される。
【００２７】
次に、行アドレスストローブ活性化パルスact_raszが論理レベルハイに遷移されると、出力部６４のラッチに保持された値を続けて出力して、ＤＬＬクロックイネーブル信号dll_enは、ハイレべルを維持することになる。その後、読出し指令や書込み指令が印加されると、メモリはＤＬＬクロックに合わせて読出し又は書込みの動作を行う。
【００２８】
一方、メモリに対するアクセス動作が終了すると、非作動化信号であるプリチャージ指令が印加され、メモリのビットラインに対するプリチャージ動作を行う。この場合、プリチャージパルスpcgzはローに遷移され、これによってプルアップＰＭＯＳトランジスタＭ１がターンオンされて、ドライバ出力端ｎ０を論理レベルハイに充電し、出力部６４のラッチの値が論理レベルローに変わることになる。そして、プリチャージパルスpcgzが再び論理レベルハイに遷移されても、ラッチに保持された論理レベルローの値が出力され続けるために、ＤＬＬクロックイネーブル信号dll_enはローの非作動化状態を維持することになる。すなわち、ＤＬＬクロックイネーブル信号dll_enは、メモリに対するアクティブ指令とプリチャージ指令との間の区間でのみクロックを供給させる。
【００２９】
図６は、前記図１に示したＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬのタイミング図である。図６を参照すれば、まずＤＬＬクロックイネーブル信号dll_enの作動指示の如何とは関係なく、クロック分周器４３、位相比較器４９、シフト制御器４８、シフトレジスタ４７、遅延モデル５２で構成されたループは、続けて動作を行って、遅延量が制御されたクロックfeedback_dlyを出力し続ける。
【００３０】
この場合、メモリが非作動状態、すなわち、読出しや書込みの動作を行わない場合には、ＤＬＬクロックイネーブル信号dll_enが非作動指示状態になって、第１及び第２のクロック制御部５５及び５６がそれぞれ内部クロックfall_clk及びrise_clkを遮断するために、第１及び第２のＤＬＬドライバ５０及び５１の出力が制限される。
【００３１】
一方、メモリを作動させるアクティブ指令ACTが印加されると、ＤＬＬクロックイネーブル信号dll_enが作動指示レベルを呈し、これによって、第１及び第２のクロック制御部５５及び５６がそれぞれ内部クロックfall_clk及びrise_clkを通過させて、それぞれ第１及び第２の遅延ライン４４及び４５に伝達することによって、第１及び第２のＤＬＬドライバ５０及び５１からそれぞれＤＬＬクロックfclk_dll及びrclk_dllが出力され、メモリは次いで印加される読出し指令RDによって、読出し動作を行う。その後、メモリに対するアクセスが完了し、プリチャージ指令PREが印加されると、これに応答して、ＤＬＬクロックイネーブル信号dll_enが再び非作動指示レベルを呈し、これによって、第１及び第２のクロック制御部５５及び５６がそれぞれ内部クロックfall_clk及びrise_clkを再び遮断し、次の作動指令が印加されるまで、ＤＬＬクロックfclk_dll及びrclk_dllの出力が制限される。
【００３２】
以上のように、動作するこの実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、メモリに対するアクティブ指令とプリチャージ指令との間の区間でのみＤＬＬクロックをイネーブルし、残りの区間ではＤＬＬクロックをディスエーブルして、無要な電流の消耗を最小限にする。また、この実施例によれば、第１及び第２の遅延ラインをそれぞれ通過するクロックによる電流の消耗も低減することができる。
【００３３】
図７は、この発明の他の実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬのブロック線図である。図７を参照すれば、この実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、前述の実施例のように、基本的なレジスタ制御ＤＬＬの構成に従っている。ただし、ＤＬＬクロックイネーブル信号発生器９０が第１及び第２のＤＬＬドライバ５０及び５１の前端に配置され、ＤＬＬクロックイネーブル信号dll_enは、図１におけるような別途のクロック制御部５５、５６を介さず、直接に第１及び第２のＤＬＬドライバ５０及び５１をイネーブルしたりディスエーブルしたりする構成となっている点が、図１の場合と異なる。
【００３４】
この場合、第１及び第２のＤＬＬドライバ５０及び５１のプルアップ端及びプルダウン端にそれぞれＤＬＬクロックイネーブル信号dll_enにより制御されるスイッチを追加すれば良い。
【００３５】
この実施例に係るＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬは、前記図６に示したのと同様の動作をする。すなわち、メモリが非作動状態である場合は、ＤＬＬクロックイネーブル信号dll_enがローレベルを呈するために、第１及び第２のＤＬＬドライバ５０及び５１がディスエーブルされて、ＤＬＬクロックfclk_dll及びrclk_dllの出力が制限され、メモリが作動状態である場合は、ＤＬＬクロックイネーブル信号dll_enがハイレバルを呈するために、第１及び第２のＤＬＬドライバ５０及び５１がイネーブルされて、ＤＬＬクロックfclk_dll及びrclk_dllが出力される。
【００３６】
この場合、前述の実施例と比較して、第１及び第２の遅延ライン４４及び４５をそれぞれ通過するクロックによる電流の消耗は低減することはできないが、ＤＬＬクロックの無要なトグリングを抑制することによって、その分だけ電流の消耗を低減することができる。
【００３７】
この発明のさらに別の実施例としては、メモリの周辺回路の入口にＤＬＬクロックイネーブル信号発生器と、ＤＬＬクロックイネーブル信号dll_enに応答してＤＬＬクロックを選択的にオン／オフするクロック制御部（図１を参照）を配置することができる。ＤＬＬクロックイネーブル信号発生器をＤＬＬ回路に含めた場合が電流の消耗を低減することに対してより効果的であるが、このように周辺回路の入口にＤＬＬクロックイネーブル信号発生器とクロック制御部を配置する場合にも、周辺回路の中継器で消耗される電流を大きく低減することができる。
【００３８】
また、この発明のＤＬＬクロックイネーブル信号発生器は、必要に応じて、読出し動作時にのみＤＬＬクロックがトグリングするように制御することができる。すなわち、読出し動作の際にのみＤＬＬクロックを用いる素子の場合、読出し命令を最短経路で受け取ってＤＬＬクロックをイネーブルさせて、バースト動作(burst operation)が終わるか、読出し状態ではない他の状態になる場合、ＤＬＬクロックをディスエーブルさせる必要がある。この場合、前記図２に示したＤＬＬクロックイネーブル信号発生器で、インバータＩＮＶ１の入力で行アドレスストローブ活性化パルスact_raszの代わりに読出し指令信号Rdbとして使用すればよい。読出し指令信号Rdbは、指令バッファ(command buffer)の出力信号を組み合わせて作った作動指令信号である。一方、この場合、データがデータ出力バッファを通過する時点を考慮して、ＤＬＬクロックをディスエーブルさせるように設計すべきであり、メモリ内で読出し動作を行う間には、いかなる信号が印加されても、ＤＬＬクロックイネーブル信号dll_enはローレベルを呈してはいけない。このことは、前記図３〜４の構成の場合においても同様である。
【００３９】
なお、この発明は、上記の実施例に限られるものではない。この発明の趣旨から逸脱しない範囲内で、多様に変更実施することが可能である。例えば、上述した実施例では、ＤＤＲ−ＳＤＲＡＭのレジスタ制御ＤＬＬを一例として説明したが、この発明のレジスタ制御ＤＬＬは、他の同期式半導体メモリやその他の同期式ロジックにも適用できる。また、上述した実施例では、半導体デバイスに対する作動信号としてメモリに対する行アドレスストローブ活性化パルス又は読出し指令信号を用い、半導体デバイスに対する非作動信号としてメモリに対するプリチャージパルスを用いる場合を一例として説明したが、この発明は、半導体デバイスに対する作動信号としてメモリに対するアクティブ指令、列アドレスストローブ信号、書込みイネーブル信号などを用いることができ、半導体デバイスに対する非作動信号として当該半導体デバイスに所定の動作を停止させる又は禁止することを指示する他の信号を用いる場合にも適用することができる。
【００４０】
【発明の効果】
この発明によれば、無用な電流の消耗を最小限にして、低電力素子の開発に大きく寄与すると期待される。
【図面の簡単な説明】
【図１】 この発明の一実施例に係るＤＤＲ−ＳＤＲＡＭ用のレジスタ制御ＤＬＬのブック線図である。
【図２】 図１のＤＬＬクロックイネーブル信号発生器の回路構成を例示する回路図である。
【図３】 図１の第１クロック制御部または第２クロック制御部の回路構成の一例を示す回路図である。
【図４】 図１の第１クロック制御部または第２クロック制御部の回路構成の他の例を示す回路図である。
【図５】 図２のＤＬＬクロックイネーブル信号発生器の入出力信号の波形を示すタイミング図である。
【図６】 図１のＤＤＲ−ＳＤＲＡＭ用のレジスタ制御ＤＬＬにおける信号波形を示すタイミング図である。
【図７】 この発明の他の実施例に係るＤＤＲ−ＳＤＲＡＭ用のレジスタ制御ＤＬＬのブロック線図である。
【図８】 従来技術によるＤＤＲ−ＳＤＲＡＭ用のレジスタ制御ＤＬＬのブロック線図である。
【図９】 従来技術におけるＤＬＬクロック信号の波形図である。
【図１０】 半導体メモリの周辺回路に配置される中継器の関係を示すブロック線図である。
【符号の説明】
５４…ＤＬＬクロックイネーブル信号発生器、５５…第１クロック制御部、５６…第２クロック制御部、dll_en…ＤＬＬクロックイネーブル信号。
Claims (7)
- 半導体デバイス用のレジスタ制御ディレイロックループであって、
外部クロックのクロックエッジに同期された内部クロック、遅延監視クロック及び基準クロックを生成する内部クロック生成手段と、
前記遅延監視クロックに実際の内部クロック経路の遅延条件を反映させて出力する遅延モデルと、
前記遅延モデルの出力信号と前記基準クロックの位相とを比較する位相比較手段と、
前記位相比較手段の比較結果に応答して前記遅延監視クロック及び前記内部クロックの遅延量を制御する遅延調整手段と、
遅延量が制御された前記内部クロックを入力としてＤＬＬクロックを生成するＤＬＬクロック駆動手段と、
前記半導体デバイスに対する作動信号に応答してＤＬＬクロックに対する作動指示レベルを呈し前記半導体デバイスに対する非作動信号に応答してＤＬＬクロックに対する非作動指示レベルを呈するＤＬＬクロックイネーブル信号を生成するＤＬＬクロックイネーブル信号生成手段と、
前記内部クロック生成手段と前記遅延調整手段との間に設けられ、前記ＤＬＬクロックイネーブル信号の作動指示レベルに応答して前記内部クロックを前記遅延調整手段に伝達し、前記ＤＬＬクロックイネーブル信号の非作動指示レベルに応答して前記内部クロックを前記遅延調整手段に伝達しないためのクロック制御手段とを備えてなり、
前記半導体デバイスに対する作動信号は、メモリに対して作動を指令するアクティブ指令であり、前記半導体デバイスに対する非作動信号は、メモリに対して非作動を指令するプリチャージ指令であることを特徴とし、
前記ＤＬＬクロックイネーブル信号が作動指示レベルであるか非作動指示レベルであるかに関係なく、前記監視クロックは前記遅延調整手段に伝達されることを特徴とする
レジスタ制御ディレイロックループ。 - 請求項１に記載のレジスタ制御ディレイロックループにおいて、
前記ＤＬＬクロックイネーブル信号生成手段は、
前記アクティブ指令又は前記プリチャージ指令に応答してプルダウン又はプルアップ動作を行う駆動手段と、
前記半導体デバイスに対するパワーアップ信号に応答して前記駆動手段の出力ノードをリセットするリセット手段と、
前記駆動手段の前記出力ノードに印加された信号をラッチし、バッファリングして出力する出力手段を備えてなる
ことを特徴とするレジスタ制御ディレイロックループ。 - 請求項１または２に記載のレジスタ制御ディレイロックループにおいて、
前記クロック制御手段は、前記ＤＬＬクロックイネーブル信号と前記内部クロックとの論理積を得る論理積ゲートを有している
ことを特徴とするレジスタ制御ディレイロックループ。 - 請求項１または２に記載のレジスタ制御ディレイロックループにおいて、
前記クロック制御手段は、前記ＤＬＬクロックイネーブル信号及びその反転信号に応答して前記内部クロックをスイッチングするトランスファゲートを有している
ことを特徴とするレジスタ制御ディレイロックループ。 - 請求項２に記載のレジスタ制御ディレイロックループにおいて、
前記半導体デバイスに対する作動信号は、メモリに対するアクティブ指令、読出し指令、列アドレスストローブ信号又は行アドレスストローブ信号である
ことを特徴とするレジスタ制御ディレイロックループ。 - 請求項２に記載のレジスタ制御ディレイロックループにおいて、
前記半導体デバイスに対する非作動信号は、メモリに対するプリチャージ指令である
ことを特徴とするレジスタ制御ディレイロックループ。 - 請求項１に記載のレジスタ制御ディレイロックループにおいて、
前記内部クロック生成手段は、
前記外部クロックを入力として前記内部クロックを生成するクロックバッファと、
前記内部クロックを分周して、前記遅延監視クロック及び前記基準クロックを生成するためのクロック分周器を備えている
ことを特徴とするレジスタ制御ディレイロックループ。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR2001-038872 | 2001-06-30 | ||
| KR10-2001-0038872A KR100422572B1 (ko) | 2001-06-30 | 2001-06-30 | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007134665A Division JP2007295592A (ja) | 2001-06-30 | 2007-05-21 | レジスタ制御ディレイロックループを備えた半導体デバイス |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2003132680A JP2003132680A (ja) | 2003-05-09 |
| JP2003132680A5 JP2003132680A5 (ja) | 2005-10-06 |
| JP4250379B2 true JP4250379B2 (ja) | 2009-04-08 |
Family
ID=19711639
Family Applications (3)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002181633A Expired - Fee Related JP4250379B2 (ja) | 2001-06-30 | 2002-06-21 | 半導体デバイス用レジスタ制御ディレイロックループ |
| JP2007134665A Pending JP2007295592A (ja) | 2001-06-30 | 2007-05-21 | レジスタ制御ディレイロックループを備えた半導体デバイス |
| JP2011052054A Pending JP2011147165A (ja) | 2001-06-30 | 2011-03-09 | レジスタ制御ディレイロックループを備えた半導体デバイス |
Family Applications After (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007134665A Pending JP2007295592A (ja) | 2001-06-30 | 2007-05-21 | レジスタ制御ディレイロックループを備えた半導体デバイス |
| JP2011052054A Pending JP2011147165A (ja) | 2001-06-30 | 2011-03-09 | レジスタ制御ディレイロックループを備えた半導体デバイス |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US6768690B2 (ja) |
| JP (3) | JP4250379B2 (ja) |
| KR (1) | KR100422572B1 (ja) |
| TW (1) | TW577087B (ja) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671211B2 (en) * | 2001-04-17 | 2003-12-30 | International Business Machines Corporation | Data strobe gating for source synchronous communications interface |
| KR100422572B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 |
| JP4599000B2 (ja) * | 2001-07-24 | 2010-12-15 | ユニ・チャーム株式会社 | 使い捨て着用物品 |
| DE10149512B4 (de) * | 2001-10-08 | 2006-08-03 | Infineon Technologies Ag | Verfahren und Vorrichtung zur Synchronisation der Datenübertragung zwischen zwei Schaltungen |
| KR100502675B1 (ko) * | 2001-12-12 | 2005-07-22 | 주식회사 하이닉스반도체 | 레지스터 제어형 지연고정루프회로 |
| KR100477836B1 (ko) * | 2002-05-30 | 2005-03-23 | 주식회사 하이닉스반도체 | 클럭 드라이버 |
| US6814801B2 (en) | 2002-06-24 | 2004-11-09 | Cree, Inc. | Method for producing semi-insulating resistivity in high purity silicon carbide crystals |
| US7601441B2 (en) | 2002-06-24 | 2009-10-13 | Cree, Inc. | One hundred millimeter high purity semi-insulating single crystal silicon carbide wafer |
| US6795365B2 (en) * | 2002-08-23 | 2004-09-21 | Micron Technology, Inc. | DRAM power bus control |
| DE10330796B4 (de) * | 2002-10-30 | 2023-09-14 | Hynix Semiconductor Inc. | Registergesteuerter Delay Locked Loop mit Beschleunigungsmodus |
| US6850458B2 (en) * | 2002-11-14 | 2005-02-01 | Wen Li | Controlling data strobe output |
| KR100500929B1 (ko) * | 2002-11-27 | 2005-07-14 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로 |
| KR100520657B1 (ko) * | 2003-03-19 | 2005-10-13 | 주식회사 하이닉스반도체 | 지연 고정 루프 회로에 적용되는 위상 비교기 |
| US6853231B2 (en) * | 2003-03-31 | 2005-02-08 | Mosaid Technologies Incorporated | Timing vernier using a delay locked loop |
| KR100522433B1 (ko) | 2003-04-29 | 2005-10-20 | 주식회사 하이닉스반도체 | 도메인 크로싱 회로 |
| KR100631164B1 (ko) * | 2003-05-31 | 2006-10-02 | 주식회사 하이닉스반도체 | 전력 소모를 줄인 레지스터 제어 지연고정루프 |
| KR100543925B1 (ko) * | 2003-06-27 | 2006-01-23 | 주식회사 하이닉스반도체 | 지연 고정 루프 및 지연 고정 루프에서의 클럭 지연 고정방법 |
| JP4632114B2 (ja) * | 2003-11-25 | 2011-02-16 | エルピーダメモリ株式会社 | 半導体集積回路装置 |
| KR100550633B1 (ko) * | 2003-12-04 | 2006-02-10 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 지연 고정 루프 및 그의 제어 방법 |
| KR100596433B1 (ko) * | 2003-12-29 | 2006-07-05 | 주식회사 하이닉스반도체 | 반도체 기억 장치에서의 지연 고정 루프 및 그의 록킹 방법 |
| US7230495B2 (en) | 2004-04-28 | 2007-06-12 | Micron Technology, Inc. | Phase-locked loop circuits with reduced lock time |
| KR100612952B1 (ko) * | 2004-04-30 | 2006-08-14 | 주식회사 하이닉스반도체 | 전력소모를 줄인 동기식 반도체메모리소자 |
| KR100605577B1 (ko) | 2004-06-30 | 2006-07-31 | 주식회사 하이닉스반도체 | 레지스터 제어형 지연 고정 루프 및 그의 제어 방법 |
| KR100636929B1 (ko) * | 2004-11-15 | 2006-10-19 | 주식회사 하이닉스반도체 | 메모리 장치의 데이터 출력 회로 |
| KR100638747B1 (ko) * | 2004-12-28 | 2006-10-30 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 클럭 생성 장치 및 방법 |
| KR100695525B1 (ko) | 2005-01-31 | 2007-03-15 | 주식회사 하이닉스반도체 | 반도체 기억 소자의 지연 고정 루프 |
| JP2006275990A (ja) * | 2005-03-30 | 2006-10-12 | Nec Electronics Corp | 半導体装置 |
| US7184327B2 (en) * | 2005-04-14 | 2007-02-27 | Micron Technology, Inc. | System and method for enhanced mode register definitions |
| KR100673904B1 (ko) * | 2005-04-30 | 2007-01-25 | 주식회사 하이닉스반도체 | 반도체메모리소자 |
| US7212053B2 (en) * | 2005-05-12 | 2007-05-01 | Micron Technology, Inc. | Measure-initialized delay locked loop with live measurement |
| KR100733420B1 (ko) | 2005-06-30 | 2007-06-29 | 주식회사 하이닉스반도체 | 동기식 반도체 메모리 장치 |
| KR100808052B1 (ko) * | 2005-09-28 | 2008-03-07 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
| KR100834400B1 (ko) * | 2005-09-28 | 2008-06-04 | 주식회사 하이닉스반도체 | Ｄｒａｍ의 동작 주파수를 높이기 위한 지연고정루프 및 그의 출력드라이버 |
| JP5086572B2 (ja) * | 2005-09-29 | 2012-11-28 | エスケーハイニックス株式会社 | 遅延固定ループのクロックドライバー制御装置 |
| US7605622B2 (en) * | 2005-09-29 | 2009-10-20 | Hynix Semiconductor Inc. | Delay locked loop circuit |
| JP2007095265A (ja) | 2005-09-29 | 2007-04-12 | Hynix Semiconductor Inc | 遅延固定ループ回路 |
| JP4764270B2 (ja) * | 2005-09-29 | 2011-08-31 | 株式会社ハイニックスセミコンダクター | ロックフェイル防止のための遅延固定ループクロックの生成方法及びその装置 |
| JP4775141B2 (ja) * | 2005-09-29 | 2011-09-21 | 株式会社ハイニックスセミコンダクター | 遅延固定ループ回路 |
| KR100668861B1 (ko) * | 2005-10-06 | 2007-01-16 | 주식회사 하이닉스반도체 | Ｄｌｌ 회로 |
| KR100776906B1 (ko) * | 2006-02-16 | 2007-11-19 | 주식회사 하이닉스반도체 | 파워다운 모드 동안 주기적으로 락킹 동작을 실행하는기능을 가지는 ｄｌｌ 및 그 락킹 동작 방법 |
| DE102006016249A1 (de) * | 2006-03-31 | 2007-10-04 | Robert Bosch Gmbh | Stator für eine Elektromaschine und Verfahren zur Herstellung |
| KR100812602B1 (ko) * | 2006-09-29 | 2008-03-13 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
| KR100807116B1 (ko) * | 2006-10-31 | 2008-02-26 | 주식회사 하이닉스반도체 | 지연 고정 루프 |
| US7716510B2 (en) * | 2006-12-19 | 2010-05-11 | Micron Technology, Inc. | Timing synchronization circuit with loop counter |
| US7656745B2 (en) | 2007-03-15 | 2010-02-02 | Micron Technology, Inc. | Circuit, system and method for controlling read latency |
| KR100910853B1 (ko) | 2007-03-29 | 2009-08-06 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 그 구동방법 |
| US7633322B1 (en) * | 2007-04-06 | 2009-12-15 | Altera Corporation | Digital loop circuit for programmable logic device |
| KR100894486B1 (ko) * | 2007-11-02 | 2009-04-22 | 주식회사 하이닉스반도체 | 디지털 필터, 클록 데이터 복구 회로 및 그 동작방법, 반도체 메모리 장치 및 그의 동작방법 |
| KR100917641B1 (ko) * | 2008-04-15 | 2009-09-17 | 주식회사 하이닉스반도체 | 지연회로 |
| KR100940849B1 (ko) | 2008-08-08 | 2010-02-09 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그 제어 방법 |
| KR100930416B1 (ko) | 2008-08-11 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 집적 회로 및 그 제어 방법 |
| US8151132B2 (en) * | 2008-08-13 | 2012-04-03 | Integrated Device Technology, Inc. | Memory register having an integrated delay-locked loop |
| KR100980413B1 (ko) * | 2008-10-13 | 2010-09-07 | 주식회사 하이닉스반도체 | 클럭 버퍼 및 이를 이용하는 반도체 메모리 장치 |
| TWI401693B (zh) * | 2009-01-05 | 2013-07-11 | Nanya Technology Corp | 電壓提供電路、以及使用此電壓提供電路的訊號延遲系統 |
| JP5441208B2 (ja) * | 2009-06-19 | 2014-03-12 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
| KR101138831B1 (ko) * | 2010-05-27 | 2012-05-10 | 에스케이하이닉스 주식회사 | 오픈 루프 타입의 지연 고정 루프 |
| US8984320B2 (en) | 2011-03-29 | 2015-03-17 | Micron Technology, Inc. | Command paths, apparatuses and methods for providing a command to a data block |
| US8552776B2 (en) | 2012-02-01 | 2013-10-08 | Micron Technology, Inc. | Apparatuses and methods for altering a forward path delay of a signal path |
| US9166579B2 (en) | 2012-06-01 | 2015-10-20 | Micron Technology, Inc. | Methods and apparatuses for shifting data signals to match command signal delay |
| US9054675B2 (en) | 2012-06-22 | 2015-06-09 | Micron Technology, Inc. | Apparatuses and methods for adjusting a minimum forward path delay of a signal path |
| US9001594B2 (en) | 2012-07-06 | 2015-04-07 | Micron Technology, Inc. | Apparatuses and methods for adjusting a path delay of a command path |
| US9329623B2 (en) | 2012-08-22 | 2016-05-03 | Micron Technology, Inc. | Apparatuses, integrated circuits, and methods for synchronizing data signals with a command signal |
| US8913448B2 (en) | 2012-10-25 | 2014-12-16 | Micron Technology, Inc. | Apparatuses and methods for capturing data in a memory |
| JP6179206B2 (ja) * | 2013-06-11 | 2017-08-16 | 株式会社リコー | メモリ制御装置 |
| US9508417B2 (en) | 2014-02-20 | 2016-11-29 | Micron Technology, Inc. | Methods and apparatuses for controlling timing paths and latency based on a loop delay |
| US9530473B2 (en) | 2014-05-22 | 2016-12-27 | Micron Technology, Inc. | Apparatuses and methods for timing provision of a command to input circuitry |
| JP6296932B2 (ja) * | 2014-07-18 | 2018-03-20 | 株式会社東芝 | 遅延回路 |
| KR20160057728A (ko) | 2014-11-14 | 2016-05-24 | 에스케이하이닉스 주식회사 | 지연 고정 루프 회로 및 그 동작방법 |
| US9531363B2 (en) | 2015-04-28 | 2016-12-27 | Micron Technology, Inc. | Methods and apparatuses including command latency control circuit |
| US9813067B2 (en) | 2015-06-10 | 2017-11-07 | Micron Technology, Inc. | Clock signal and supply voltage variation tracking |
| US9601170B1 (en) | 2016-04-26 | 2017-03-21 | Micron Technology, Inc. | Apparatuses and methods for adjusting a delay of a command signal path |
| US9865317B2 (en) | 2016-04-26 | 2018-01-09 | Micron Technology, Inc. | Methods and apparatuses including command delay adjustment circuit |
| KR102573131B1 (ko) * | 2016-07-04 | 2023-09-01 | 에스케이하이닉스 주식회사 | 고속 데이터 전송을 위한 메모리 장치 |
| US9997220B2 (en) | 2016-08-22 | 2018-06-12 | Micron Technology, Inc. | Apparatuses and methods for adjusting delay of command signal path |
| US10224938B2 (en) | 2017-07-26 | 2019-03-05 | Micron Technology, Inc. | Apparatuses and methods for indirectly detecting phase variations |
| US10388362B1 (en) | 2018-05-08 | 2019-08-20 | Micron Technology, Inc. | Half-width, double pumped data path |
| US11049543B2 (en) * | 2019-09-03 | 2021-06-29 | Micron Technology, Inc. | Apparatuses and methods for deactivating a delay locked loop update in semiconductor devices |
| US11004499B1 (en) * | 2020-05-08 | 2021-05-11 | Winbond Electronics Corp. | Latency control circuit and method |
Family Cites Families (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691426B2 (ja) * | 1987-07-20 | 1994-11-14 | シャープ株式会社 | 論理回路装置 |
| JPH01276915A (ja) * | 1988-04-28 | 1989-11-07 | Nec Corp | 論理回路 |
| US5337285A (en) | 1993-05-21 | 1994-08-09 | Rambus, Inc. | Method and apparatus for power control in devices |
| JPH07176196A (ja) | 1993-12-17 | 1995-07-14 | Hitachi Ltd | 一括消去型不揮発性記憶装置 |
| US5440514A (en) | 1994-03-08 | 1995-08-08 | Motorola Inc. | Write control for a memory using a delay locked loop |
| US5440515A (en) | 1994-03-08 | 1995-08-08 | Motorola Inc. | Delay locked loop for detecting the phase difference of two signals having different frequencies |
| TW367656B (en) | 1994-07-08 | 1999-08-21 | Hitachi Ltd | Semiconductor memory device |
| JP3592386B2 (ja) * | 1994-11-22 | 2004-11-24 | 株式会社ルネサステクノロジ | 同期型半導体記憶装置 |
| JP2982659B2 (ja) | 1995-06-29 | 1999-11-29 | 日本電気株式会社 | 位相検出回路 |
| JP3688392B2 (ja) * | 1996-05-31 | 2005-08-24 | 三菱電機株式会社 | 波形整形装置およびクロック供給装置 |
| TW353176B (en) | 1996-09-20 | 1999-02-21 | Hitachi Ltd | A semiconductor device capable of holding signals independent of the pulse width of an external clock and a computer system including the semiconductor |
| JPH10171774A (ja) | 1996-12-13 | 1998-06-26 | Fujitsu Ltd | 半導体集積回路 |
| US6104209A (en) | 1998-08-27 | 2000-08-15 | Micron Technology, Inc. | Low skew differential receiver with disable feature |
| JPH10275465A (ja) | 1997-03-31 | 1998-10-13 | Hitachi Ltd | 半導体集積回路装置 |
| KR100260556B1 (ko) | 1997-08-22 | 2000-07-01 | 윤종용 | 내부 클럭 발생회로 |
| JPH11120769A (ja) * | 1997-10-13 | 1999-04-30 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP4006072B2 (ja) | 1997-12-16 | 2007-11-14 | 富士通株式会社 | 半導体集積回路装置 |
| JP3789222B2 (ja) | 1998-01-16 | 2006-06-21 | 富士通株式会社 | Ｄｌｌ回路及びそれを内蔵するメモリデバイス |
| JP4031859B2 (ja) | 1998-02-03 | 2008-01-09 | 富士通株式会社 | 半導体装置 |
| JPH11306757A (ja) | 1998-04-27 | 1999-11-05 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| US6069506A (en) * | 1998-05-20 | 2000-05-30 | Micron Technology, Inc. | Method and apparatus for improving the performance of digital delay locked loop circuits |
| JP4178225B2 (ja) * | 1998-06-30 | 2008-11-12 | 富士通マイクロエレクトロニクス株式会社 | 集積回路装置 |
| JP2000076852A (ja) | 1998-08-25 | 2000-03-14 | Mitsubishi Electric Corp | 同期型半導体記憶装置 |
| JP3973308B2 (ja) * | 1998-11-27 | 2007-09-12 | 富士通株式会社 | セルフタイミング制御回路を内蔵する集積回路装置 |
| JP2000195263A (ja) * | 1998-12-25 | 2000-07-14 | Nec Corp | 半導体記憶装置 |
| JP3279274B2 (ja) * | 1998-12-28 | 2002-04-30 | 日本電気株式会社 | 半導体装置 |
| KR100616490B1 (ko) * | 1999-06-28 | 2006-08-25 | 주식회사 하이닉스반도체 | 레지스터-제어 디지털 지연동기루프 |
| JP4397076B2 (ja) * | 1999-08-20 | 2010-01-13 | 株式会社ルネサステクノロジ | 半導体装置 |
| KR20010027123A (ko) * | 1999-09-10 | 2001-04-06 | 윤종용 | 동작 전류 소모가 감소된 고속 메모리장치 |
| KR100321755B1 (ko) * | 1999-12-24 | 2002-02-02 | 박종섭 | 록킹 시간이 빠른 지연고정루프 |
| KR20010000425A (ko) | 2000-09-28 | 2001-01-05 | 김대진 | 트랙킹필터에 의한 엠알아이용 모뎀에서의알에프가변필터회로 |
| KR100422572B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 |
-
2001
- 2001-06-30 KR KR10-2001-0038872A patent/KR100422572B1/ko active IP Right Grant
-
2002
- 2002-01-15 TW TW091100460A patent/TW577087B/zh not_active IP Right Cessation
- 2002-06-21 JP JP2002181633A patent/JP4250379B2/ja not_active Expired - Fee Related
- 2002-06-28 US US10/183,666 patent/US6768690B2/en not_active Expired - Lifetime
-
2004
- 2004-06-14 US US10/865,860 patent/US6914798B2/en not_active Expired - Lifetime
-
2007
- 2007-05-21 JP JP2007134665A patent/JP2007295592A/ja active Pending
-
2011
- 2011-03-09 JP JP2011052054A patent/JP2011147165A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| US20040233700A1 (en) | 2004-11-25 |
| TW577087B (en) | 2004-02-21 |
| JP2011147165A (ja) | 2011-07-28 |
| JP2003132680A (ja) | 2003-05-09 |
| US20030002357A1 (en) | 2003-01-02 |
| US6914798B2 (en) | 2005-07-05 |
| US6768690B2 (en) | 2004-07-27 |
| KR100422572B1 (ko) | 2004-03-12 |
| JP2007295592A (ja) | 2007-11-08 |
| KR20030002131A (ko) | 2003-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4250379B2 (ja) | 半導体デバイス用レジスタ制御ディレイロックループ | |
| US6842396B2 (en) | Semiconductor memory device with clock generating circuit | |
| JP4345204B2 (ja) | 半導体記憶装置 | |
| JP4707461B2 (ja) | 半導体記憶素子のクロック生成装置 | |
| US7196966B2 (en) | On die termination mode transfer circuit in semiconductor memory device and its method | |
| JP4907601B2 (ja) | プリアンブル機能を有する半導体メモリ装置 | |
| JP5055448B2 (ja) | ディレイロックループのディレイロック状態の情報の使用が可能な半導体素子 | |
| US8363503B2 (en) | Semiconductor memory device, memory controller that controls the same, and information processing system | |
| US20190189168A1 (en) | Apparatuses and methods for providing active and inactive clock signals | |
| US7414447B2 (en) | Semiconductor memory device including delay-locked-loop control circuit and control method for effective current consumption management | |
| US6538956B2 (en) | Semiconductor memory device for providing address access time and data access time at a high speed | |
| JP2004047066A (ja) | パワーダウン脱出を選択することができる装置及びその方法 | |
| JP4104886B2 (ja) | 半導体装置 | |
| CN112119460B (zh) | 用于切换存储器电路中的刷新状态的设备及方法 | |
| US6519188B2 (en) | Circuit and method for controlling buffers in semiconductor memory device | |
| US6711090B2 (en) | Semiconductor storage unit | |
| JP4323009B2 (ja) | 半導体装置 | |
| US8369165B2 (en) | Synchronous signal generating circuit | |
| US6822924B2 (en) | Synchronous semiconductor memory device having clock synchronization circuit and circuit for controlling on/off of clock tree of the clock synchronization circuit | |
| KR20040100249A (ko) | 동기식 반도체 메모리 소자의 지연고정루프 | |
| KR101007986B1 (ko) | 지연고정루프회로의 클럭트리 회로 | |
| KR100668516B1 (ko) | 지연고정루프를 구비하는 반도체메모리소자 | |
| KR20040090842A (ko) | 클럭활성화 시점을 선택하는 반도체메모리장치 | |
| KR20060087009A (ko) | 지연고정루프회로의 클럭트리 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050513 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050513 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070208 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070521 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080304 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080812 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081107 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081217 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090113 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090119 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4250379 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120123 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130123 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |