KR100260556B1 - 내부 클럭 발생회로 - Google Patents
내부 클럭 발생회로 Download PDFInfo
- Publication number
- KR100260556B1 KR100260556B1 KR1019970040275A KR19970040275A KR100260556B1 KR 100260556 B1 KR100260556 B1 KR 100260556B1 KR 1019970040275 A KR1019970040275 A KR 1019970040275A KR 19970040275 A KR19970040275 A KR 19970040275A KR 100260556 B1 KR100260556 B1 KR 100260556B1
- Authority
- KR
- South Korea
- Prior art keywords
- clock
- internal clock
- level
- unit
- signal
- Prior art date
Links
- 230000001360 synchronised effect Effects 0.000 claims abstract description 26
- 230000004044 response Effects 0.000 claims abstract description 22
- 230000003111 delayed effect Effects 0.000 claims abstract description 9
- 230000007704 transition Effects 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 230000001934 delay Effects 0.000 claims description 10
- 230000005540 biological transmission Effects 0.000 claims description 7
- 230000004913 activation Effects 0.000 claims description 6
- 230000000903 blocking effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 13
- 101100351264 Candida albicans (strain SC5314 / ATCC MYA-2876) PDC11 gene Proteins 0.000 description 8
- 101150050255 PDC1 gene Proteins 0.000 description 8
- 101100272276 Schizosaccharomyces pombe (strain 972 / ATCC 24843) bdc1 gene Proteins 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 3
- 101100455873 Arabidopsis thaliana MKK7 gene Proteins 0.000 description 2
- 101100476033 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RSR1 gene Proteins 0.000 description 2
- 101150110652 PDC2 gene Proteins 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
- G11C7/222—Clock generating, synchronizing or distributing circuits within memory device
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/10—Distribution of clock signals, e.g. skew
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/133—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals using a chain of active delay devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
- H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
- H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Nonlinear Science (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
본 발명은 외부 클럭과 내부 클럭의 위상이 일치시 불필요한 소자들의 구동을 차단하여 전류소모를 줄일 수 있는 내부 클럭 발생회로에 관한 것으로, 이러한 내부 클럭 발생회로는 스위칭제어부를 더 구비하여 외부 클럭과 내부 클럭의 위상이 일치되었을 때부터 불필요한 구동을 억제하는 것을 특징으로 한다.
Description
본 발명은 외부로 부터 공급되는 시스템 클럭에 응답하여 동기된 내부 클럭을 얻기 위한 동기식 반도체 메모리 장치(Synchronous DRAM)용 클럭 발생회로에 관한 것으로, 특히 전류소모를 줄일 수 있는 동기식 반도체 메모리 장치의 내부 클럭 발생회로에 관한 것이다.
일반적으로, 내부 클럭 발생회로는 시스템과 메모리 칩간의 사용전압이 다른관계로 이에 대한 완충역할을 하는 회로이다. 즉 내부 클럭 발생회로는 시스템에서 TTL(Transistor Transistor Logic)레벨로 출력되는 외부클럭인 시스템 클럭에 동기된 CMOS(Complementary Metal Oxide Semiconductor)레벨의 내부클럭을 발생하기 위한 회로이다. 상기 시스템 클럭에 동기하는 내부 클럭의 역할은 칩 외부에서 입력 되어지는 신호인
,
,
등 외부 클럭의 상태를 칩 내부로 받아들이는 시점을 정의하며, 또한 출력되는 시점도 정의하게 된다. 이에 대한 개략적인 동작을 살펴보면, 동기식 반도체 메모리 장치에서는 시스템 클럭에 응답하여 내부 클럭을 발생하고, 이 내부 클럭은 선택된 메모리 소자에 데이타를 기입(Write)하고 독출(Read)하는 모든 제반 동작을 제어하는 기준신호가 된다. 상기 내부 클럭을 생성하기 위하여 통상적으로 동기식 반도체 메모리 장치에서는 외부로 부터 공급되는 시스템 클럭에 응답하는 클럭 버퍼를 채용하고 있다. 이러한 클럭 버퍼의 사용으로 인해 상기 시스템 클럭은 상기 내부클럭과 동일한 위상차를 가질 수 없게 된다. 따라서, 상기 시스템 클럭을 상기 메모리 칩에 인가하게 되면 칩의 내부 동작은 항상 상기 위상차 만큼 지연된후 동작하게 된다. 이러한 위상차의 지연으로 인하여, 외부로 부터 공급되는 시스템 클럭과 동일한 위상을 가지기 위한 내부클럭을 생성하기 위한 연구가 본 분야에서 꾸준히 진행되고 있다. 이러한 진행과정에서 위상차를 없애기 위한 종래의 초기방법들로는 위상동기루프(Phase Locked Loop)와 지연동기루프(Delay Locked Loop) 등을 사용하여 시스템 클럭과 내부클럭간의 스큐(Skew)를 최소화하는 방법이 개시되어 왔다. 그러나, 상기와 같은 위상동기루프, 지연동기루프등을 이용하는 기술들의 클럭동기 방법은 위상을 일치시키데 많은 시간을 요구되며, 디바이스가 동작하지 않는 대기상태(Stand-by)시에도 전체적인 대기전류를 증가시키는 원인이 되어 고속의 동기식 반도체 메모리 장치에는 적합하지 않음을 인식하여 그 이후에 개발된 것이 디지탈 지연동기방식을 채용한 내부 클럭 발생회로이다. 이러한 디지탈 지연동기방식을 채용한 종래의 내부클럭 발생회로는 도 1에 도시된 바와 같이, 단위지연기와 위상검출기를 이용한 회로이다.
도 1을 참조하면, 직렬 접속된 인버어터들로 구성될 수 있는 클럭 버퍼 BDC는 TTL레벨의 외부 클럭 CLK에 응답하여 소정시간 지연된 CMOS레벨의 클럭 PCLK-M을 출력하는 회로이다. 이 클럭 PCLK-M은 메인 지연기 MDC와 위상검출기들 PDCi(i=자연수) 및 단위지연기 BUD1의 입력단자에 접속된다. 상기 메인 지연기 MDC는 상기 클럭 버퍼 BDC와 동일한 지연폭을 가지는 회로로서, 상기 클럭 PCLK-M에 응답하여 지연된 클럭 MD를 출력한다. 이 메인 지연기 MDC의 출력단자에는 동일한 지연폭을 가지는 다수의 단위 지연기들 FUD1-FUDn이 제2동기지연라인으로서 직렬 접속되며, 이 단위 지연기들 FUD1-FUDn은 각기 클럭들 D1-Dn을 출력한다. 상기 위상 검출기들 PDC1-PDCi(i=n+1, 상기 단위지연기들의 개수 보다 1개 더 많은 수로 이루어짐)은 입력되는 상기 클럭들 MD, D1-Dn을 상기 클럭 PCLK-M에 응답하여 래치한후 전단의 위상검출기의 출력과 상기 래치된 신호를 비교하여 위상이 일치할 경우에만 활성화된 신호 Fj(불특정 신호를 나타냄)를 출력한다. 상기 위상검출기들 PDC1-PDCi은 입력되는 신호들 T1-Ti에 의해 활성화 및 비활성화가 이루어진다. 즉 상기 신호들 T1-Ti은 상기 외부클럭 CLK과 내부 클럭 PCLK의 위상이 일치하였을 경우 활성화되는 신호 Fj(불특정 신호를 나타냄)를 출력하는 위상검출기의 뒷단 위상검출기들을 디세이블시키기 위한 신호이다.
한편, 상기 클럭 버퍼 BDC의 출력단자에는 동일한 지연폭을 가지는 다수의 단위 지연기들 BUD1-BUDn이 제1동기지연라인으로서 직렬 접속되며, 이 단위 지연기들 BUD1-BUDn은 각기 클럭들 D1'-Dn'을 출력한다. 상기 내부클럭 PCLK이 출력되는 단자와 상기 단위지연기들 BUD1-BUDn의 입력단자사이에는 각기 스위치들 SW1-SWn이 접속되며, 이 스위치들 SW1-SWi의 스위칭동작은 각기 대응되는 상기 신호들 F1-Fi의 제어를 받는다.
도 2는 도 1에 대한 출력 타이밍 관계를 나타낸 도면이다.
도 1과 도 2를 참조하여 동작을 상세히 살펴보면, 먼저 내부 클럭 발생회로의 입력단자를 통해 시스템 클럭인 외부클럭 CLK이 입력되면 클럭 버퍼 BDC에서 이를 소정시간 지연한후 클럭 PCLK-M으로 출력한다. 이 클럭 PCLK-M은 상기 클럭 버퍼 BDC의 지연에 상응하는 지연폭을 갖는 상기 메인 지연기 MDC에 의해 지연되어 클럭 MD으로 출력된다. 또한, 상기 클럭 PCLK-M은 다수의 위상검출기들 PDC1-PDCi(i=n+1, n은 단위지연기들의 갯수)의 입력단자에 공급됨과 동시에 제1동기지연라인을 구성하는 단위지연기들 BUD1-BUDn중 첫번째 단위지연기 BUD1에 입력된다. 상기 클럭 MD은 상기 메인 지연기 MDC의 출력단자에 순차적으로 직렬 접속된 단위 지연기들 FUD1-FUDn에 의해 소정폭 지연된 클럭들 D1-Dn을 각기 출력한다. 여기서, 상기 단위지연기들 FUD1-FUDn의 각각의 지연폭은 서로 동일하며, 또한 제1동기지연라인을 구성하는 단위지연기들 BUD1-BUDn도 상기 단위 지연기들 FUD1-FUDn과 각기 동일한 지연폭을 갖는다. 상기 클럭들 MD, D1-Dn은 다수의 위상검출기들 PDC1-PDCi의 입력단자에 공급되며, 이 클럭들 MD, D1-Dn은 상기 클럭 PCLK-M의 제어를 받아 상기 위상검출기들 PDC1-PDCi에 각기 래치되며, 이 래치된 신호들의 위상과 상기 위상검출기들 PDC1-PDCi중 비교동작을 수행하려는 위상검출기의 앞단 위상검출기의 출력신호의 위상을 비교하여 일치되었을 경우에 활성화된 클럭 Fi으로 출력된다. 상기 클럭 Fi이 활성화되면, 이 클럭 Fi를 입력으로 하는 스위치들 SW1-SWi중 활성화된 클럭 Fi를 입력으로 하는 스위치만 턴온되고, 나머지 스위치들은 턴오프된 상태를 유지하게 된다. 이렇게 턴온된 스위치 SWi를 통해 출력되는 단위 지연된 클럭 Dn'을 상기 내부클럭 PCLK으로 사용한다. 이 내부클럭 PCLK은 상기 외부클럭 CLK과 동기되는 신호로서 동작하게 된다.
전술한 바와 같은 동작에 의해 상기 내부클럭 PCLK이 외부클럭 CLK에 동기하는데 소요되는 시간은 상기 외부 클럭 CLK의 두 주기 만큼의 시간이며, 이 두 주기 이후부터는 지연차 없이 외부클럭 CLK과 동일한 위상으로 연속되게 출력된다. 즉 이러한 동기지연방식을 이용한 내부클럭 발생회로는 종래의 위상동기루프나 지연동기루프보다 빠른 시간내에 외부클럭 PCLK과 동기하므로 지연시간 단축이라는 커다란 이점을 가진다. 그러나, 전술한 지연시간의 단축이라는 이점은 있지만 아직도 해결해야하는 여러가지 제반의 문제가 내재되어 있다. 이것은 도 1에 대한 구체회로도를 나타낸 도 3에서 살펴볼 것이다.
도 3은 도 1에 도시된 내부 클럭 발생회로의 구체적인 회로도로써, 전술한 클럭 버퍼 BDC의 지연폭을 분할하여 상기 외부 클럭 CLK이 입력되는 단자와 상기 내부클럭 PCLK이 출력되는 라인에 접속한 도면이다. 즉, 메인지연기 MDC의 지연폭은 도시되지 않은 클럭 버퍼 BDC1와 내부지연기 ID의 지연폭을 더한 값과 같다. 상기 클럭 버퍼 BDC1는 상기 외부클럭 CLK이 입력되는 단자에 접속되고, 상기 내부 지연기 ID는 상기 스위치들 SW1-SWi의 출력단자에 접속된다. 이러한 도면은 도 1에 대한 실시예를 보여주는 도면으로, 도 1에서와 같이 상기 클럭 버퍼 BDC의 지연폭을 분할함이 없이 메인 지연기 MDC와 동일한 지연폭을 가지도록 설계할 수도 있다. 그리고, 상기 내부 클럭 발생회로는 상기 클럭버퍼 BDC1의 출력단자와 상기 메인지연기 MDC사이에 접속되며, 독출이나 기입동작시 활성화되는 스위칭 제어신호 PSDLE에 의해 제어되는 논리제어부를 더 구비한다.
상기 논리제어부는 상기 클럭 PCLK-M과 상기 스위칭 제어신호 PSDLE를 두 입력으로 하는 낸드게이트 NG4와, 클럭 451.57-M을 인버어터 I23를 통해 반전시킨 클럭과 상기 스위칭 제어신호 PSDLE를 두 입력으로 하는 낸드게이트 NG3로 구성된다. 상기 낸드게이트 NG4의 출력단자는 상기 위상검출기들 PDC1-PDCi의 입력단자와 접속되고, 상기 낸드게이트 NG3의 출력단자는 제1동기지연라인 및 메인지연기 MDC의 입력단자와 접속된다.
도 3을 참조하여 상세한 구성설명 및 동작을 살펴보면, 메인 지연기 MDC는 서로 직렬로 접속되는 인버어터들 I1-I6로 이루어진다. 상기 인버터 I1의 입력단은 인버터 I23, 낸드 게이트 NG3를 통하여 상기 도 1의 클럭 버퍼 BDC1의 출력단자와 접속된다. 내부 지연기 ID는 출력라인에 접속되며, 인버어터들 I21, I22로 구성된다. 그리고 동일한 지연폭을 가지는 상기 단위 지연기들 FUD1-FUDn, BUD1-BUDn은 각기 두 개의 인버어터들 I11, I12로 구성된다. 또한, 상기 위상검출기들 PDC1-PDCi은 각각 전송게이트들 TG1, TG2, 래치회로 L1,L2, 인버어터들 I16, I19 및 낸드게이트들 NG1, NG2로 이루어 진다. 상기 위상검출기들 PDC1-PDCi중 하나의 위상검출기 PDC1을 예로 들어 설명하면, 상기 위상검출기 PDC1를 구성하는 상기 전송게이트 TG1는 피모오스 트랜지스터와 엔모오스 트랜지스터로 구성되며, 이 엔모오스 트랜지스터의 게이트는 상기 클럭 PCLK-M에 응답하여 스위칭되며, 이 피모오스 트랜지스터의 게이트는 클럭 PCLK-M을 반전시킨 신호에 의해 스위칭된다. 이러한 반전신호는 상기 클럭 버퍼 BDC1의 출력단자와 상기 위상 검출기들 PDC1-PDCi의 입력단자사이에 접속된 인버어터 낸드 게이트 NG4에 의해 만들어진다. 상기 위상검출기들 PDC1-PDCi내에서 상기 제2동기지연라인으로 부터 출력되는 신호 Dn은 상기 클럭 PCLK-M의 하이레벨로의 천이에 응답하여 스위칭되는 전송게이트 TG1를 통과하여 래치회로 L1에 일시적으로 저장된다. 이 래치회로 L1은 상기 전송게이트 TG1의 출력단자에 접속되며, 두 개의 인버어터 I14, I15로 구성된다. 이 래치회로 L1에 래치된 신호를 반전시키기 위한 인버어터 I16가 상기 래치회로 L1과 전송게이트 TG2의 일 입력단자사이에 접속된다. 이 전송게이트 TG2는 상기 TG1과는 상반되는 클럭 PCLK-M에 응답하여 스위칭동작을 하는 회로이다. 즉 상기 전송게이트 TG2를 구성하는 피모오스 트랜지스터의 게이트는 상기 클럭 PCLK-M에 응답하여 스위칭되고, 엔모오스 트랜지스터의 게이트는 상기 인버어터 I13'에 의해 반전되는 클럭에 응답하여 스위칭된다. 상기 전송게이트 TG2의 출력단자에는 래치회로 L2의 일측이 접속되며, 이 래치회로 L2의 타측에는 낸드게이트 NG1의 제1입력단자가 접속된다. 이 낸드게이트 NG1의 제2입력단자는 전단의 위상검출기 PDCi의 출력신호 Ti가 제공된다. 한편, 첫번째 위상검출기 PDC1의 제2입력단자로 유입되는 신호 T1은 미리 설정된 전압인 하이레벨의 전압이다.
상기 낸드게이트 NG1의 출력단자를 통해 출력되는 신호와 상기 신호 T1를 입력으로 하는 낸드게이트 NG2가 로우레벨의 신호를 출력할 때 상기 스위치 SW1가 구동된다. 이러한 낸드게이트 NG2는 두 입력이 하이레벨일 경우에만 활성화되는 회로이다. 그리고 상기 낸드게이트 NG2의 출력단자에는 인버어터 I19가 접속되어 있으며, 이 인버어터 I19를 통해서는 후단의 위상검출기 PDC2의 활성화를 제어하기 위한 신호 T2가 제공된다. 그리고 상기 래치회로 L1의 일측단자에 접속되는 엔형 모오스 트랜지스터 NT1와 상기 래치회로 L2의 일측단자에 접속되는 엔형 모오스 트랜지스터 NT2는 상기 위상검출기 PDC1의 초기화 레벨을 설정하기 위한 소자이다. 이들 트랜지스터 NT1, NT2의 게이트로는 파워업되는 것보다 더 빠르게 인에이블되는 신호 VCCHB가 인가된다. 나머지 위상검출기들 PDC2-PDCi도 전술한 위상검출기 PDC1와 동일한 구성을 가진다.
상기 스위치들 SW1-SWi은 대응되는 상기 위상검출기들 PDC1-PDCi내의 낸드게이트 NG2의 출력단자에 접속되며, 각기 상기 낸드게이트 NG2의 출력단자에 접속된 인버어터 I20와, 이 인버어터 I20에 의해 반전된 신호에 의해 스위칭동작을 하는 엔모오스 트랜지스터와, 상기 낸드게이트 NG2의 출력신호에 의해 스위칭동작을 하는 피모오스 트랜지스터로 구성된다. 이들 스위치들 SW1-SWi을 구성하는 피모오스 트랜지스터와 엔모오스 트랜지스터는 전송게이트 TG3로 구현되며, 이 전송게이트 TG3는 각기 단위지연기들 BUD1-BUDn의 입력단자와 내부지연기 ID의 입력단자사이에 접속된다.
타이밍도를 나타낸 도 2에서와 같이, 상기 클럭 PCLK-M이 하이레벨로 천이됨에 따라 전송게이트 TG1가 턴온된 상태에서 하이레벨의 상기 클럭 D11이 상기 위상검출기들 PDC1-PDCi중 상기 위상검출기 PDC12로 유입됨에 따라 상기 신호 T13는 활성화 상태인 하이레벨에서 로우레벨로 천이하여 뒷단의 위상검출기들 PDC13-PDCi을 디세이블시킨다. 즉 뒷단의 위상검출기들 PDC13-PDCi은 낸드게이트 NG2를 통해 하이레벨을 출력하게 되며, 이러한 출력을 인가받는 스위치들 SW13-SWi은 턴오프되어 스위칭되지 않는다. 따라서, 클럭 버퍼 BDC1와 단위 지연기들 BUD1-BUD11 및 내부 지연기 ID를 경유시킨 외부클럭 CLK이 상기 내부클럭 PCLK으로 사용된다. 이러한 내부 클럭 PCLK은 외부 클럭 CLK과의 위상 지연차없이 동기되는 신호이다.
전술한 내부 클럭 발생회로는 통상적으로 많은 단위 지연기들 FUD1-FUDn, BUD1-BUDn과 위상검출기들 PDC1-PDCi을 구비하여야 하기에, 이로 인한 전류소모가 상당량일 것이라는 예측은 쉽게 할 수 있다. 또한 저 주파수 마진을 확보하기 위해서는 좀 더 많은 단위지연기들 FUD1-FUDn, BUD1-BUDn과 위상검출기들 PDC1-PDCi이 요구되기에 그에 따라 더 많은 전류 소모를 하게 된다.
전술한 바와 같은 문제점을 해소하기 위한 본 발명의 목적은 외부클럭과 내부클럭의 동기시 다음 사이클 부터 전류소모를 줄일 수 있는 내부 클럭 발생회로를 제공함에 있다.
본 발명의 다른 목적은 외부 클럭과 내부 클럭의 위상이 일치시 불필요한 소자들의 구동을 차단하여 전류소모를 줄일 수 있는 내부 클럭 발생회로를 제공함에 있다.
도 1은 종래기술에 따라 구현되는 내부 클럭 발생회로의 개략적인 블럭도이고,
도 2는 도 1에 도시된 블록도의 출력 타이밍도이고,
도 3은 종래기술에 따라 구현되는 내부 클럭 발생회로의 구체 회로도이고,
도 4는 본 발명에 따라 구현되는 내부 클럭 발생회로의 구체 회로도이고,
도 5는 도 4에 도시된 내부 클럭 발생회로의 출력 타이밍도이다.
<도면의 주요 부분에 대한 부호의 설명>
BDC: 클럭 버퍼 MDC: 메인 지연기
PDC: 위상 검출기 SW: 스위치
FUD, BUD: 단위지연기
상기한 바와 같은 목적을 달성하기 위한 본 발명의 기술적 사상에 따르면, 외부 클럭에 동기된 내부 클럭을 발생하기 위한 내부 클럭 발생회로는 상기 외부 클럭을 소정시간 동안 지연하여 제1클럭으로 출력하는 클럭 버퍼와; 상기 클럭 버퍼와 동일한 지연폭을 가지며, 상기 제1클럭에 응답하여 지연된 제2클럭을 출력하는 메인 지연기와; 상기 제1 및 제2클럭을 미리 설정된 단위 시간동안 각기 지연하여 출력하기 위해 직렬로 연결된 복수개의 단위 지연기들을 각기 구비하는 제1 및 제2동기지연라인과; 기입이나 독출시에 활성화되는 스위칭제어신호가 제1레벨에서 제2레벨로 천이되는 구간에서 상기 제2동기지연라인을 구성하는 상기 단위 지연기들을 통해 출력되는 신호들을 각기 래치하여, 이 래치된 신호의 위상과 상기 제1클럭의 위상이 일치될때 활성화신호를 출력하는 다수개의 위상검출기들과; 상기 제1동기지연라인내의 상기 단위 지연기들 각각의 출력단자에 각기 접속되며, 상기 제2레벨의 활성화신호에 응답하여 대응되는 상기 단위 지연기의 출력신호를 상기 내부 클럭으로서 출력하는 제1스위치들과; 상기 스위칭제어신호가 제1레벨에서 제2레벨로 천이되는 구간에서 상기 제1클럭에 응답하여 상기 제1클럭에 대응되는 클럭을 발생하는 논리제어부와; 상기 논리제어부의 출력단자와 상기 메인지연기의 입력단자사이에 접속되는 제2스위치와; 상기 논리제어부의 출력단자와 상기 위상검출기들의 입력단자사이에 접속되는 제3스위치와; 상기 스위칭제어신호가 제1레벨에서 제2레벨로 천이됨에 따라 상기 제2,3스위치를 턴온시켜 상기 제1클럭을 상기 제2동기지연라인과 상기 위상검출기들의 입력단자에 공급하고, 상기 제1클럭과 상기 내부 클럭의 위상이 일치되었을때 상기 내부 클럭에 의해 상기 제2,3스위치를 턴오프시켜 상기 제2동기지연라인과 위상검출기들의 입력단자로 공급되는 상기 제1클럭의 공급경로를 차단하는 스위칭제어부를 구비함을 특징으로 한다.
이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 우선 각 도면의 구성요소들에 참조부호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한한 동일한 부호를 가지도록 하고 있음에 유의해야 한다. 또한, 하기 설명에서는 구체적인 구성소자와 같은 특정 사항들이 나타나고 있는데, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공될 것일뿐 이러한 특정 사항들 없이 본 발명이 실시 가능함은 통상의 지식을 가진자에게는 자명하다. 그리고, 본 발명을 설명함에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다.
도 4는 본 발명에 따라 구현되는 내부 클럭 발생회로의 구체 회로도이다.
도 4를 참조하면, 도 3에서 설명되었던 회로를 그대로 적용하면서, 부가적으로 스위칭을 위한 전송게이트들 TG4, TG5과 스위칭제어부를 구비하는 제어부(400)가 메인 지연기 MDC의 전단에 설치된다. 이 제어부(400)는 상기 스위칭제어부의 출력단자에 접속되어 상기 제2동기지연라인으로 공급되는 클럭경로와 상기 위상검출기들 PDC1-PDCi의 입력단자로 공급되는 클럭경로를 임의대로 차단 및 연결시키기 위한 것이다. 즉 상기 제어부(400)는 클럭 PCLK-M과 내부클럭 PCLK의 위상이 일치하였을 때는 상기 전송게이트들 TG4, TG5를 통한 클럭경로를 차단하여 전류 소모를 줄이고자 하는 것이다.
도 5는 도 4에 대한 출력 타이밍도이다.
도 4와 도 5를 참조하면, 초기상태에서 클럭 PCLK-M과 신호 PSDLE가 로우레벨이면, 상기 스위치들 TG4-TG6은 모두 턴온되어, 상기 클럭 PCLK-M을 받아들일 수 있는 상태가 되고, 상기 신호 PSDLE가 하이레벨로 천이되어도 여전히 턴온되어 있는 상기 스위치들 TG4-TG6을 통해 입력되는 상기 클럭 PCLK-M에 응답하여 상기 단위지연기들 FUD1-FUDn, BUD1-BUDn 및 위상검출기들 PDC1-PDCi이 구동된다. 그러나 상기 메인 지연기 MDC와 단위지연기들 FUD1-FUDn을 거치면서 상기 클럭 PCLK-M과 일치하는 클럭 Dj(j는 불특정 신호를 나타냄)에 의해 내부클럭 PCLK이 발생하게 되면 하이레벨의 상기 내부 클럭 PCLK에 의해 상기 스위치들 TG4-TG6이 모두 턴오프되어 다음 사이클 부터는 상기 제2동기지연라인과 상기 위상검출기들 PDC1-PDCi이 동작을 멈추게 된다. 이후 다시 상기 신호 PSDLE가 로우레벨이 되면 스위치들 TG4-TG6이 모두 턴온되면서 대기 상태가 된다.
전술한 동작은 제어부(400)에 관련한 동작만을 중점적으로 설명한 것으로, 나머지 주변동작은 종래와 동일하기에 간략하게 설명하면, 상기 외부클럭 CLK에 응답하여 소정시간 지연된 클럭 PCLK-M이 하이레벨로 천이됨에 따라 전송게이트 TG1가 턴온된 상태에서 하이레벨의 상기 클럭 D11이 상기 위상검출기들 PDC1-PDCi중 상기 위상검출기 PDC12로 유입됨에 따라 상기 신호 T13는 활성화 상태인 하이레벨에서 로우레벨로 천이하여 뒷단의 위상검출기들 PDC13-PDCi을 디세이블시킨다. 즉 뒷단의 위상검출기들 PDC13-PDCi은 낸드게이트 NG2를 통해 하이레벨을 출력하게 되며, 이러한 출력을 인가받는 스위치들 SW13-SWi은 턴오프되어 스위칭되지 않는다. 따라서, 클럭 버퍼 BDC1와 단위 지연기들 BUD1-BUD11 및 내부 지연기 ID를 경유시킨 외부클럭 CLK이 상기 내부클럭 PCLK으로 사용된다. 이러한 내부 클럭 PCLK은 외부 클럭 CLK과의 위상 지연차없이 동기되는 신호이다. 여기서, 상기 내부클럭과 상기 외부 클럭 CLK간의 위상이 일치하였을때부터 상기 전송게이트들 TG4, TG4이 턴오프됨으로 인해 종래와 같이 단위지연기들 FUD1-FUDn 및 위상검출기들 PDC1-PDCi도 턴오프됨을 알 수 있다.
전술한 바와 같이, 본 발명에 의하면 외부클럭과 내부클럭의 동기시 그 다음의 사이클 부터 지정된 소자들의 동작을 차단하여 전류소모를 줄일 수 있는 이점을 가진다.
Claims (17)
- 외부 클럭에 동기된 내부 클럭을 발생하기 위한 내부 클럭 발생회로에 있어서;상기 외부 클럭을 소정시간 동안 지연하여 제1클럭으로 출력하는 클럭 버퍼와;상기 클럭 버퍼와 동일한 지연폭을 가지며, 상기 제1클럭에 응답하여 지연된 제2클럭을 출력하는 메인 지연기와;상기 제1 및 제2클럭을 미리 설정된 단위 시간동안 각기 지연하여 출력하기 위해 직렬로 연결된 복수개의 단위 지연기들을 각기 구비하는 제1 및 제2동기지연라인과;기입이나 독출시에 활성화되는 스위칭제어신호가 제1레벨에서 제2레벨로 천이되는 구간에서 상기 제2동기지연라인을 구성하는 상기 단위 지연기들을 통해 출력되는 신호들을 각기 래치하여, 이 래치된 신호의 위상과 상기 제1클럭의 위상이 일치될때 활성화신호를 출력하는 다수개의 위상검출기들과;상기 제1동기지연라인내의 상기 단위 지연기들 각각의 출력단자에 각기 접속되며, 상기 제2레벨의 활성화신호에 응답하여 대응되는 상기 단위 지연기의 출력신호를 상기 내부 클럭으로서 출력하는 제1스위치들과;상기 스위칭제어신호가 제1레벨에서 제2레벨로 천이되는 구간에서 상기 제1클럭에 응답하여 상기 제1클럭에 대응되는 클럭을 발생하는 논리제어부와;상기 논리제어부의 출력단자와 상기 메인지연기의 입력단자사이에 접속되는 제2스위치와;상기 논리제어부의 출력단자와 상기 위상검출기들의 입력단자사이에 접속되는 제3스위치와;상기 스위칭제어신호가 제1레벨에서 제2레벨로 천이됨에 따라 상기 제2,3스위치를 턴온시켜 상기 제1클럭을 상기 제2동기지연라인과 상기 위상검출기들의 입력단자에 공급하고, 상기 제1클럭과 상기 내부 클럭의 위상이 일치되었을때 상기 내부 클럭에 의해 상기 제2,3스위치를 턴오프시켜 상기 제2동기지연라인과 위상검출기들의 입력단자로 공급되는 상기 제1클럭의 공급경로를 차단하는 스위칭제어부를 구비함을 특징으로 하는 내부 클럭 발생회로.
- 제1항에 있어서; 상기 위상검출기들은각각 제1데이타래치부와, 제1레벨로 천이하는 상기 제1클럭에 응답하여 상기 제2동기지연라인내의 상기 단위 지연기들의 출력신호들을 상기 제1데이타래치부에 래치하는 제1전송게이트와, 상기 제1클럭이 하이레벨로 천이되는 구간동안 상기 제1데이타래치부의 출력을 전송하는 제2전송게이트와, 상기 제2전송게이트로 부터 전송되는 출력을 래치하는 제2데이타래치부와, 상기 제2데이타래치부의 출력신호와 상기 위상검출기들중 전단 위상검출기로 부터 출력되는 제어펄스에 응답하여 상기 제1레벨의 활성화신호 및 상기 위상검출기들중 후단 위상검출기를 제어하는 상기 제어펄스를 출력하는 논리회로부로 구성됨을 특징으로 하는 내부 클럭 발생회로.
- 제2항에 있어서; 상기 논리회로부는상기 제2데이타래치부의 출력단자와 접속된 제1입력단자와 상기 제어펄스를 입력으로 하는 제2입력단자를 가지는 제1논리게이트와, 상기 제어펄스를 입력으로 하는 제1입력단자와 상기 제1논리게이트의 출력단자와 접속된 제2입력단자를 가지는 제2논리게이트와, 상기 제1논리게이트의 출력단자를 통해 출력되는 신호를 반전시켜 상기 제어펄스로서 출력하는 인버어터로 구성됨을 특징으로 하는 내부 클럭 발생회로.
- 제3항에 있어서; 상기 제1논리게이트는 낸드게이트임을 특징으로 하는 내부 클럭 발생회로.
- 제3항에 있어서; 상기 제2논리게이트는 낸드게이트임을 특징으로 하는 내부 클럭 발생 회로.
- 제2항에 있어서; 상기 제1데이타래치부는 데이타 래치와, 이 데이타 래치의 출력단에 접속된 인버어터로 구성됨을 특징으로 하는 내부 클럭 발생회로.
- 제2항에 있어서, 상기 활성화되는 위상검출기의 후단 위상검출기들은 제1레벨의 상기 제어펄스에 응답하여 디세이블됨을 특징으로 하는 내부 클럭 발생회로.
- 제7항에 있어서, 상기 제1레벨은 로우레벨일 때 상기 제2레벨은 하이레벨임을 특징으로 하는 내부 클럭 발생회로.
- 제3항에 있어서, 상기 위상검출기들중 첫번째 위상검출기의 상기 제1 및 제2논리게이트의 한 입력단자를 통해 입력되는 신호인 상기 제어신호는 제2레벨로 미리 설정됨을 특징으로 하는 내부 클럭 발생회로.
- 제9항에 있어서, 상기 제2레벨은 하이레벨임을 특징으로 하는 내부 클럭 발생회로.
- 제1항에 있어서, 상기 반전부는 인버어터로 이루어진 회로임을 특징으로 하는 내부 클럭 발생회로.
- 제1항에 있어서, 상기 제2,3스위치는 각기 전송게이트임을 특징으로 하는 내부 클럭 발생회로.
- 제1항에 있어서, 상기 논리제어부는 상기 제1클럭과 상기 스위칭 제어신호를 두 입력으로 하는 제3논리게이트와, 상기 반전된 제1클럭과 상기 스위칭 제어신호를 두 입력으로 하는 제4논리게이트로 구성됨을 특징으로 하는 내부 클럭 발생회로.
- 제13항에 있어서, 상기 제3,4논리게이트는 각기 낸드게이트임을 특징으로 하는 내부 클럭 발생회로.
- 제1항에 있어서, 상기 스위칭 제어부는 상기 내부클럭이 유입되는 단자와 상기 제2,3스위치의 공통 제어단자사이에 채널이 직렬로 접속되는 제1전송게이트와, 상기 제2,3스위치의 공통 제어단자로 유입되는 신호와 상기 스위칭제어신호를 두 입력으로 하여 상기 제1전송게이트를 제어하는 제5논리게이트와, 반전된 상기 스위칭제어신호와 상기 제2,3스위치의 공통 제어단자로 유입되는 신호를 반전시킨 신호를 두 입력으로 하여 상기 제2,3스위치를 제어하는 제6논리게이트로 구성됨을 특징으로 하는 내부 클럭 발생회로.
- 제15항에 있어서, 상기 제5논리게이트가 낸드게이트임을 특징으로 하는 내부 클럭 발생회로.
- 제16항에 있어서, 상기 제6논리게이트는 노아게이트임을 특징으로 하는 내부 클럭 발생회로.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970040275A KR100260556B1 (ko) | 1997-08-22 | 1997-08-22 | 내부 클럭 발생회로 |
| TW087103507A TW406266B (en) | 1997-08-22 | 1998-03-10 | Internal clock generator |
| US09/136,871 US6147527A (en) | 1997-08-22 | 1998-08-19 | Internal clock generator |
| JP23733398A JP3686265B2 (ja) | 1997-08-22 | 1998-08-24 | 内部クロック発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970040275A KR100260556B1 (ko) | 1997-08-22 | 1997-08-22 | 내부 클럭 발생회로 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990017369A KR19990017369A (ko) | 1999-03-15 |
| KR100260556B1 true KR100260556B1 (ko) | 2000-07-01 |
Family
ID=19518230
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970040275A KR100260556B1 (ko) | 1997-08-22 | 1997-08-22 | 내부 클럭 발생회로 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US6147527A (ko) |
| JP (1) | JP3686265B2 (ko) |
| KR (1) | KR100260556B1 (ko) |
| TW (1) | TW406266B (ko) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100422572B1 (ko) * | 2001-06-30 | 2004-03-12 | 주식회사 하이닉스반도체 | 레지스터 제어 지연고정루프 및 그를 구비한 반도체 소자 |
| KR100399941B1 (ko) | 2001-06-30 | 2003-09-29 | 주식회사 하이닉스반도체 | 디디알 에스디램의 레지스터 제어 지연고정루프 |
| US6930525B2 (en) * | 2002-06-12 | 2005-08-16 | Micron Technology, Inc. | Methods and apparatus for delay circuit |
| US6759885B2 (en) * | 2002-07-30 | 2004-07-06 | Faraday Technology Corp. | Self-calibrating clock generator for generating process and temperature independent clock signals |
| US6956415B2 (en) * | 2003-11-19 | 2005-10-18 | International Business Machines Corporation | Modular DLL architecture for generating multiple timings |
| JP4488872B2 (ja) * | 2004-11-29 | 2010-06-23 | 株式会社ルネサステクノロジ | 位相同期回路及び半導体集積回路装置 |
| KR100839499B1 (ko) * | 2006-12-22 | 2008-06-19 | 삼성전자주식회사 | 딜레이 제어 장치 및 방법 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408200A (en) * | 1992-12-18 | 1995-04-18 | Storage Technology Corporation | Intelligent phase detector |
| US5712884A (en) * | 1995-03-31 | 1998-01-27 | Samsung Electronics Co., Ltd. | Data receiving method and circuit of digital communication system |
| KR0179779B1 (ko) * | 1995-12-18 | 1999-04-01 | 문정환 | 클럭신호 모델링 회로 |
| KR100197563B1 (ko) * | 1995-12-27 | 1999-06-15 | 윤종용 | 동기 지연라인을 이용한 디지탈 지연 동기루프 회로 |
-
1997
- 1997-08-22 KR KR1019970040275A patent/KR100260556B1/ko not_active IP Right Cessation
-
1998
- 1998-03-10 TW TW087103507A patent/TW406266B/zh not_active IP Right Cessation
- 1998-08-19 US US09/136,871 patent/US6147527A/en not_active Expired - Lifetime
- 1998-08-24 JP JP23733398A patent/JP3686265B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6147527A (en) | 2000-11-14 |
| TW406266B (en) | 2000-09-21 |
| JPH11161363A (ja) | 1999-06-18 |
| JP3686265B2 (ja) | 2005-08-24 |
| KR19990017369A (ko) | 1999-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4040953B2 (ja) | 同期式半導体メモリ装置のデータ入力回路及びデータ入力方法 | |
| KR100540487B1 (ko) | 데이터 출력제어회로 | |
| US5793227A (en) | Synchronizing logic avoiding metastability | |
| JP3281306B2 (ja) | メモリ装置のディジタル遅延同期回路 | |
| KR100260556B1 (ko) | 내부 클럭 발생회로 | |
| KR100344597B1 (ko) | 외부 신호에 동기한 내부 신호를 발생하는 동기 회로 | |
| US5896341A (en) | Synchronous semiconductor memory circuit | |
| US6577554B2 (en) | Semiconductor memory device for providing margin of data setup time and data hold time of data terminal | |
| KR100807111B1 (ko) | 출력 제어장치 | |
| USRE46141E1 (en) | Semiconductor device and timing control method for the same | |
| US6781919B2 (en) | Address selection circuit and semiconductor memory device with synchronous and asynchronous address signal paths | |
| KR100399070B1 (ko) | 링 오실레이터를 이용한 더블 록킹형 지연고정루프클럭 생성장치 | |
| US8295121B2 (en) | Clock buffer and a semiconductor memory apparatus using the same | |
| KR100279726B1 (ko) | 내부 클럭 발생회로 | |
| KR100314414B1 (ko) | 반도체메모리장치 | |
| KR100316184B1 (ko) | 자동 프리차지 제어장치 | |
| KR100546272B1 (ko) | 데이터 스트로우브 신호를 사용한 데이터 입력 회로 | |
| KR100486199B1 (ko) | 반도체메모리장치의하이임피던스제어신호발생회로 | |
| KR100283191B1 (ko) | 반도체장치의내부클럭발생회로 | |
| KR100228528B1 (ko) | 동기형 반도체 메모리 장치의 전력소모를 저감하기 위한 디지탈 지연 동기회로 | |
| KR100832023B1 (ko) | 반도체 메모리 소자의 지연 고정 루프 | |
| KR100206725B1 (ko) | 전력소모를 저감하기 위한 디지탈 지연 동기회로 | |
| JP3831142B2 (ja) | 半導体集積回路 | |
| KR100303996B1 (ko) | 멀티위상 검출장치 | |
| KR100474734B1 (ko) | 동기형반도체메모리장치에적합한클럭발생회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| LAPS | Lapse due to unpaid annual fee |